DE10311965A1 - Flip-Chip Anordnung auf einem Substratträger - Google Patents
Flip-Chip Anordnung auf einem Substratträger Download PDFInfo
- Publication number
- DE10311965A1 DE10311965A1 DE10311965A DE10311965A DE10311965A1 DE 10311965 A1 DE10311965 A1 DE 10311965A1 DE 10311965 A DE10311965 A DE 10311965A DE 10311965 A DE10311965 A DE 10311965A DE 10311965 A1 DE10311965 A1 DE 10311965A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- contact elements
- substrate
- substrate carrier
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10W72/20—
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- H10W70/66—
-
- H10W70/699—
-
- H10W72/30—
-
- H10W74/012—
-
- H10W74/15—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/251—
-
- H10W72/5522—
-
- H10W72/856—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Anordnung mit einem Substratträger (S) mit einer ersten Oberfläche (01), auf der Außenkontaktelemente (AK) angebracht sind, einer zweiten gegenüberliegenden Oberfläche (02), auf der Chipkontaktelemente (CK) angebracht sind, wobei die Kontaktelemente beider Oberflächen durch das Substrat (S) hindurch miteinander elektrisch verbunden sind (D) und mit einem Chip (IC), dessen mit Kontaktstellen (B) versehene Seite (K) der zweiten Oberfläche zugewandt ist und mit den Chipkontaktelementen (CK) elektrisch verbunden ist, und wobei die Dicke (D2) des Chips größer als die Dicke des Substrats (S) ist. DOLLAR A Dadurch ist eine hohe dynamische und statische Biegezuverlässigkeit erreichbar.
Description
- Die Erfindung betrifft eine Anordnung mit einem Substratträger und einem darauf angebrachten Chip.
- Die steigende Zahl an Anwendungen von Chipkarten erfordern eine zunehmende mechanische Belastbarkeit der Substratträger mit den darauf angebrachten Chips. Ein bekanntes Ausführungsbeispiel eines Substratträgers mit darauf angebrachtem Chip, beispielsweise für Telefonkarten oder Chipkarten (Smartcards) für Sicherheitsanwendungen zeigt
2 . Dort ist ein Chip auf einem Substratträger mittels eines Klebers festgeklebt. Auf der gegenüberliegenden Seite des Substratträgers befinden sich Außenkontakte, die beispielsweise mit einem Chipkartenleser verbunden werden können. Das Substrat weist Öffnungen an der Stelle dieser Außenkontakte auf, so daß die Außenkontakte mit Drähten verbunden sind, die zu den Kontaktstellen an der Oberseite des Chips führen. - Zum Schutz gegen Oxidation sind diese Drähte meist mit einer Goldschicht überzogen oder direkt aus Gold gebildet. Der Substratträger mit dem darauf befindlichen Chip wird dann in eine Chipkarte so eingesetzt, daß der Chip geschützt ist. Zur innigen Verbindung der Golddrähte mit den Außenkontakten bzw. den Chipkontakten bieten sich Bondverfahren an. Dazu wird der Golddraht sowie die Kontaktstelle lokal erhitzt, was zu einer innigen elektrischen Verbindung zwischen Golddraht und Kontaktstelle führt. Um die Golddrähte bei einer mechanischen Belastung der Chipkarte vor dem Abreißen zu schützen, werden diese meist zusätzlich in ein Harz eingebettet.
- Die hohen Verarbeitungstemperaturen einer solchen Kontaktierung benötigen jedoch ein temperaturstabiles Substrat bzw. einen temperaturstabilen Chip und verursachen demnach einen höheren Platz- und Kostenaufwand.
- Die Aufgabe der vorliegenden Erfindung besteht darin, eine Anordnung ohne die genannten Nachteile vorzusehen.
- Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 gelöst. Dazu ist eine Anordnung aus einem Substratträger mit zwei gegenüberliegenden Oberflächen vorgesehen. Die eine Oberfläche weist Außenkontaktelemente auf, die durch das Substrat mit Chipkontakt-elementen auf der gegenüberliegenden Oberfläche elektrisch und mechanisch verbunden sind. Die Anordnung weist ferner einen mit Kontaktstellen versehenen Chip auf, der so mit dem Substratträger verbunden ist, daß dessen mit Kontaktstellen versehene Seite der mit den Chipkontaktelementen versehenen Oberfläche des Substratträgers zugewandt und mit den Chipkontaktelementen elektrisch verbunden ist. Die Dicke des Chips ist dabei größer als die Dicke des Substrats. Dadurch ist eine hohe mechanische Stabilität gegenüber statischen Biegungen erreichbar. Durch den direkten Kontakt zwischen Chip und den Chipkontaktelementen ohne zusätzliche Drahtverbindungen wird der Platzbedarf deutlich reduziert.
- Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
- In einer Weiterentwicklung der Erfindung ist die Dicke des Chips immer größer als die Summe der Dicken des Substrats der Außenkontaktelemente und der Chipkontaktelemente. Der Substratträger selbst ist vorteilhaft aus einem dünnen Kunststoff gebildet. Eine alternative Ausgestaltungsform ist die Ausbildung des Substratträgers durch Papier. Dadurch ist eine höchstmögliche Zuverlässigkeit in mechanisch, dynamischen Biegeprozessen gewährleistet.
- Eine vorteilhafte Ausgestaltung der Kontaktierung ist die Ausbildung der Kontaktelemente durch eine Gold-Nickel-Kupfer- Metallisierungsschicht, in der Gold die jeweils oberste Teilschicht bildet.
- Der erfindungsgemäße Gegenstand läßt sich vorteilhaft mit einem Kartenkörper, der eine Aussparung aufweist, zu einer Datenträgerkarte verbinden.
- Im folgenden wird die Erfindung unter Bezugnahme auf eine Zeichnung im Detail erläutert. Es zeigen:
-
1 ein Ausführungsbeispiel der Erfindung, -
2 ein bekanntes Ausführungsbeispiel. - In
1 ist ein Substratträger S dargestellt, der zwei Oberflächen O1 und O2 aufweist. Des weiteren enthält das Substrat durchführende Löcher D, so daß die Löcher das Substrat vollständing durchbohren. Auf der ersten Oberfläche O1 weist das Substrat S Außenkontaktelemente AK auf, die aus einer Metallschicht bestehen. Auf der zweiten Oberfläche O2 enthält der Substratträger Chipkontaktelemente CK, die durch die Durchführungslöcher D mit den Außenkontaktelementen AK elektrisch verbunden sind. Die Durchführungslöcher D sind hierbei vollständig mit einem Metall aufgefüllt, daß auch Bestandteil der Metallschicht ist. - Außenkontaktelemente AK, die Substratschicht sowie die Kontaktelemente CK besitzen zusammen eine Dicke D1 in der Größenordnung 100 μm. Der Substratträger S, der als Basismaterial einen Kunststoff beispielsweise PEN, PET, PI oder SR4 verwendet, besitzt eine Schichtdicke von ca. 75 μm. Alternativ läßt sich dieser Substratträger auch durch Papier oder ein anderes biegsames Material realisieren.
- Die Kontaktschichten AK und CK sind aus einer dreikomponentigen Metallisierungsschicht aufgebaut. Zwei ca. 10 μm dicke Kupfer-Metallisierungsschichten sind mit den beiden Oberflä chen des Substrats sowie direkt miteinander über die Durchführungslöcher D verbunden. Auf jede Kupferschicht wird eine ca. 2 μm dicke Nickelschicht aufgebracht. Zum Schutz vor Oxydation ist auf diesen Kontakten eine dünne Goldschicht aufgebracht, die typischerweise 0,05 μm bzw. als Flash-Schicht ausgebildet ist. Neben dieser Ausführungsvariante sind jedoch auch andere Metallschichten und auch Legierungen verwendbar, beispielsweise Palladium.
- Durch Variation der Dicke läßt sich gegebenenfalls eine erhöhte Stabilität des Substratträgers erreichen. Die Abscheidung der Metalle erfolgt galvanisch. Durch diese Präparierung mit Metallschichten sehr geringer Dicke ist ein flexibler Substratträger mit großer Zuverlässigkeit in mechanisch, dynamischen Biegeprozessen realisiert.
- Die Anordnung weist ferner einen Chip IC auf, dessen Kontakte mit den Chipkontaktelementen CK über die Bumps B verbunden ist. Dazu ist die mit den Kontaktstellen versehene Seite des Chips IC der mit den Chipkontaktelementen CK versehenen Oberfläche O2 des Substratträgers S zugewandt und bildet somit einen Flip-Chip. Die Bumps B sind erhöhte Kontaktierungsstellen, die aus Metall bestehen, das einen unterschiedlichen Härtegrad gegenüber den Chipkontaktelemente CK aufweist. Beispielsweise kann das Chipkontaktelement CK aus einem weicheren Material als die Bumps B bestehen. Durch Ausübung eines Drucks beim Kontaktieren des Chips IC mit den Chipkontaktelementen CK werden somit die Bumps B leicht in die Chipkontaktelemente CK gedrückt. Dadurch ist ein inniger elektrischer Kontakt erreicht. Natürlich ist es ebenso möglich, für die Bumps B und die Chipkontaktelemente CK die gleichen Metalle zu verwenden. Eine weitere alternative Ausgestaltung ist die Verwendung elektrischer Klebeverbindungen, wie Leitsilber, um die Kontaktierung zu verstärken.
- Zur Befestigung des Chips IC auf dem Substrat S ist ein Klebstoff G vorgesehen. Dieser kann beispielsweise ein Harz oder auch ein weicher Kunststoff sein. Es ist sinnvoll, den Klebstoff um die Chipkontaktelemente CK herum anzuordnen, um einerseits den elektrischen Kontakt zwischen Chip IC und Chipkontaktelement CK zu schützen und andererseits den Chip IC mit dem Substrat zu verbinden. Zur Erhöhung der Kontaktierungsfestigkeit können die Kontaktflächen wieder vorher mit Leitsilber oder einer ähnlichen Substanz bestrichen werden.
- Die Dicke D2 des in dieser Anordnung sogenannten Flip-Chips IC ist deutlich größer als die Dicke D1 der Summe des Substrats S, sowie der Kontaktelemente CK und AK. Dadurch ist auch bei einer mechanischen statischen Belastung die Zuverlässigkeit der Anordnung gegeben. Durch den direkten Kontakt des Chips IC mit den Chipkontaktelementen CK und den Verzicht auf zusätzliche Kontaktdrähte sind dadurch insgesamt dünnere Module fertigbar, ohne eine geringere Belastbarkeit in Kauf nehmen zu müssen.
- Dadurch ist beispielsweise eine Datenträgerkarte herstellbar, die einen Kartenkörper mit einer Aussparung aufweist sowie die erfindungsgemäße Substratträgeranordnung. Der Substratträger ist dabei so in der Aussparung angeordnet, daß der auf ihm plazierte Chip in die Aussparung hinein reicht. Dadurch ist insgesamt eine dünnere Datenträgerkarte realisierbar. Dem ist hinzuzufügen, daß die Erfindung nicht auf die Anordnung mit einer Datenträgerkarte beschränkt ist. Kerngedanke ist vielmehr die Anordnung zwischen einem Träger und einem darauf befindlichen Chip, der so angeordnet ist, daß sich seine Kontakte auf der dem Träger zugewandten Seite befinden und wobei der Chip dabei immer eine größere Dicke als der Träger besitzt.
-
- (IC):
- Chip
- (CK):
- Chipkontaktelemente
- (W):
- Draht
- (G):
- Klebemittel
- (S):
- Substratträger
- (AK):
- Außenkontaktelemente
- (B):
- Bump
- (D1):
- Dicke des Substratträgers
- (D2):
- Dicke des Chips
- (O1, O2):
- Oberflächen
- (D):
- Durchführungen
- (K):
- Kontaktseite
Claims (9)
- Anordnung mit einem Substratträger (S) mit einer ersten Oberfläche (O1), auf der Außenkontaktelemente (AK) angebracht sind, einer zweiten gegenüberliegenden Oberfläche (O2), auf der Chipkontaktelemente (CK) angebracht sind, wobei die Kontaktelemente beider Oberflächen durch das Substrat (S) hindurch miteinander elektrisch verbunden sind (D), und mit einem Chip (IC), dessen mit Kontaktstellen (B) versehene Seite (K) der zweiten Oberfläche zugewandt ist und mit den Chipkontaktelementen (CK) elektrisch verbunden ist, und wobei die Dicke (D2) des Chips größer als die Dicke des Substrats (S) ist.
- Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke (D2) des Chip (IC) größer ist als die Summe der Dicken (D1) aus Substrat (S), den Außenkontaktelementen (AK) und den Chipkontaktelemente (CK).
- Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Substratträger (S) aus einem Kunststoff gebildet ist.
- Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Substratträger (S) aus Papier gebildet ist.
- Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Zwischenräume zwischen den Chipkontaktelementen (CK) und dem Chip (IC) mit einem elastischen Klebstoff (G) aufgefüllt sind, der den Chip (IC) mit dem Substratträger (S) innig verbindet.
- Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Kontaktstellen (B) des Chips (IC) aus einem Metall ausgebildet sind, das einen zu den Chipkontaktelementen (CK) unterschiedlichen Härtegrad aufweist.
- Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Kontaktstellen (B) des Chips (IC) mit einem elektrisch leitfähigen Klebstoff ausgebildet sind.
- Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Kontaktelemente aus einer Gold-Nickel-Kupfer Metallisierungsschicht ausgebildet sind, wobei Gold jeweils die oberste Teilschicht bildet.
- Anordnung nach einem der Ansprüche 1. bis 8, dadurch gekennzeichnet, daß einen Kartenkörper, der eine Aussparung aufweist, in die der Substratträger so eingebracht ist, daß der Chip in die Aussparung hinein ragt.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10311965A DE10311965A1 (de) | 2003-03-18 | 2003-03-18 | Flip-Chip Anordnung auf einem Substratträger |
| PCT/DE2004/000504 WO2004084303A2 (de) | 2003-03-18 | 2004-03-12 | Flip-chip anordnung auf einem substratträger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10311965A DE10311965A1 (de) | 2003-03-18 | 2003-03-18 | Flip-Chip Anordnung auf einem Substratträger |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10311965A1 true DE10311965A1 (de) | 2004-10-14 |
Family
ID=32980617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10311965A Ceased DE10311965A1 (de) | 2003-03-18 | 2003-03-18 | Flip-Chip Anordnung auf einem Substratträger |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10311965A1 (de) |
| WO (1) | WO2004084303A2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015059915A1 (ja) * | 2013-10-22 | 2017-03-09 | 凸版印刷株式会社 | Icモジュール及びicカード、icモジュール基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0863567A (ja) * | 1994-08-19 | 1996-03-08 | Citizen Watch Co Ltd | Icカード用モジュール |
| WO2002093649A2 (fr) * | 2001-05-11 | 2002-11-21 | Valtronic S.A. | Module electronique et son procede d'assemblage |
| DE10139395A1 (de) * | 2001-08-10 | 2003-03-06 | Infineon Technologies Ag | Kontaktierung von Halbleiterchips in Chipkarten |
| DE10145752A1 (de) * | 2001-09-17 | 2003-04-30 | Infineon Technologies Ag | Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302858A (ja) * | 1994-04-28 | 1995-11-14 | Toshiba Corp | 半導体パッケージ |
| FR2736452B1 (fr) * | 1995-07-05 | 1997-09-19 | Solaic Sa | Procede de fabrication d'une carte intelligente comprenant un corps en matiere fibreuse, et carte intelligente ainsi obtenue |
| FR2740935B1 (fr) * | 1995-11-03 | 1997-12-05 | Schlumberger Ind Sa | Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire electronique |
| EP0905657B1 (de) * | 1997-09-23 | 2003-05-28 | STMicroelectronics S.r.l. | Banknote mit einer integrierten Schaltung |
| FR2773642B1 (fr) * | 1998-01-13 | 2000-03-03 | Schlumberger Ind Sa | Procede de connexion de plots d'un composant a circuits integres a des plages de connexion d'un substrat plastique au moyen de protuberances |
-
2003
- 2003-03-18 DE DE10311965A patent/DE10311965A1/de not_active Ceased
-
2004
- 2004-03-12 WO PCT/DE2004/000504 patent/WO2004084303A2/de not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0863567A (ja) * | 1994-08-19 | 1996-03-08 | Citizen Watch Co Ltd | Icカード用モジュール |
| WO2002093649A2 (fr) * | 2001-05-11 | 2002-11-21 | Valtronic S.A. | Module electronique et son procede d'assemblage |
| DE10139395A1 (de) * | 2001-08-10 | 2003-03-06 | Infineon Technologies Ag | Kontaktierung von Halbleiterchips in Chipkarten |
| DE10145752A1 (de) * | 2001-09-17 | 2003-04-30 | Infineon Technologies Ag | Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015059915A1 (ja) * | 2013-10-22 | 2017-03-09 | 凸版印刷株式会社 | Icモジュール及びicカード、icモジュール基板 |
| EP3062266A4 (de) * | 2013-10-22 | 2017-07-19 | Toppan Printing Co., Ltd. | Ic-modul, ic-karte und ic-modulsubstrat |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004084303A3 (de) | 2004-12-23 |
| WO2004084303A2 (de) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1433129B1 (de) | Chipkarte mit display | |
| DE102013107725A1 (de) | Chipkartenmodul | |
| DE102005006333A1 (de) | Halbleiterbauteil mit mehreren Bondanschlüssen und Verfahren zur Herstellung desselben | |
| EP0996932B1 (de) | Kontaktlos betreibbarer datenträger | |
| DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
| DE3881360T2 (de) | Verfahren zum anbringen eines elektronischen bauelementes auf einem substrat. | |
| DE10311965A1 (de) | Flip-Chip Anordnung auf einem Substratträger | |
| EP1247250B1 (de) | Chipkartenanordnung | |
| DE19625466C1 (de) | Kontaktbehaftete Chipkarte | |
| WO2008138531A1 (de) | Kontaktloses übertragungssystem und verfahren zum herstellen desselben | |
| DE60036784T2 (de) | Integrierte schaltungsanordnung, elektronisches modul für chipkarte, das die anordnung benutzt, und verfahren zu deren herstellung | |
| DE102005043657B4 (de) | Chipmodul, Verfahren zur Verkapselung eines Chips und Verwendung eines Verkapselungsmaterials | |
| DE102005007643A1 (de) | Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat | |
| EP3259709A1 (de) | Bandförmiges substrat zur herstellung von chipkartenmodulen | |
| WO2000014679A1 (de) | Verfahren zur kontaktierung eines schaltungschips | |
| WO2003058713A2 (de) | Chipmodul für chipkarten | |
| DE102004042145A1 (de) | Chipmodul | |
| DE10219353B4 (de) | Halbleiterbauelement mit zwei Halbleiterchips | |
| EP2595095B1 (de) | Portabler Datenträger | |
| DE10024052C2 (de) | Chipkarte | |
| DE102005013500A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE102007019795B4 (de) | Chipmodul und Verfahren zum Herstellen dieses Chipmoduls | |
| DE10131011B4 (de) | Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat | |
| DE102022133451A1 (de) | Wafer-Level Package-Sensoreinrichtung, Chipkartenmodul, Verfahren zum Bilden einer Wafer-Level Package-Sensoreinrichtung und Verfahren zum Bilden eines Chipkartenmoduls | |
| EP1351299A2 (de) | Flexibler dünner Schaltungsaufbau |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |