-
Die
Erfindung betrifft einen Gleichstrom-Gleichstrom-Wandler, vorzugsweise zur Verwendung
in einer CDI-Einheit, d.h. in einer "Capacitor Discharge Ignition"-Einheit, also in
einer Einheit zur Zündung
mittels Kondensatorentladung, wie dies beispielsweise bei Kraftfahrzeugen
und sonstigen Einrichtungen mit einer Brennkraftmaschine vorgesehen wird.
-
Aus
der
US 3 853 107 A ist
ein Gleichstrom-Gleichstrom-Wandler
bekannt, bei welchem ein Strom einer Primärwicklung eines von einer Stromquelle
versorgten Verstärkertransformators durch
einen Leistungs-Transistor intermittierend durch den Wandler fließt, und
ein Zündkondensator unter
Verwendung einer Spannung der Sekundärspule des Verstärkertransformators
geladen wird, wobei die Ladespannung durch eine Rücklaufspannung
einer Spule verstärkt
wird. Dieser Gleichstrom-Gleichstrom-Wandler umfasst sowohl eine Stromdetektoreinheit
zum Feststellen des Ladestroms des Leistungs-Transistors als auch
eine Steuereinheit zum vorübergehenden
Ausschalten des Leistungs-Transistors für eine festgelegte Zeitspanne,
wenn der von der Detektoreinheit festgestellte Ladestrom einen vorgegebenen
Grenzwert übersteigt.
-
Eine
im Prinzip ähnliche
Einrichtung ist auch aus der
US
4 699 115 A bekannt.
-
Die
Verwendung eines Leistungs-Transistors ist an sich beispielsweise
aus der
EP 0 766 003
A2 bekannt.
-
Aus
der
JP 2 927 128 B ist
ein getrennt angeregter Gleichstrom-Gleichstromwandler bekannt, der
auf der Primärseite
eines Transformators einen Oszillationsleistungs-MOS-FET zum Schalten
verwendet und als Verstärkerschaltung
zum elektrischen Aufladen eines Zündkondensators in einer Zündvorrichtung
zum Laden eines Pols des Zündkondensators
zum Akkumulieren der Zündenergie dient,
welche auf der Primärseite
einer Zündspule
bereitgestellt wird, um die elektrische Ladung im Kondensator durch
eine Primärspule
der Zündspule
während
der Zündperiode
zu entladen, so dass in einer Sekundärspule der Zündspule
eine Zünd-Hochspannung
induziert wird. Dieser Gleichstrom-Gleichstromwandler bewirkt das
Ausführen
der Oszillation und Verstärken
in sich durch Bereitstellen eines Oszillationssignals an einen Steueranschluss
eines Leistungs-MOS-FET von einer Oszillationsschaltung, die vorgesehen
ist, um eine gewünschte
Frequenz zu erhalten.
-
Jedoch
kann eine Stromquelleneinheit für Automobile,
Zweiradfahrzeuge oder Außenbordmotoren
nicht unbedingt einem Gleichstrom-Gleichstromwandler eine stabile
Spannung zuführen.
Daher kann die Stromquellenspannung abhängig vom Zustand der als Stromquelleneinheit
verwendeten Batterien steigen oder sinken. Insbesondere in Zweiradfahrzeugen
ist das batterielose System vorhanden und daher kann in einigen
Fällen
nur eine komplett instabile Stromquelle erwartet werden.
-
Die
ansteigende Flanke eines Laststroms ID wird groß, wenn die Stromquellenspannung
in einem getrennt angeregten, einen MOS-FET verwendenden Gleichstrom-Gleichstromwandler
hoch gewesen ist, da der MOS-FET nicht abgeschaltet wird, bis eine vorgegebene
Zeit erreicht ist. Ein größerer Laststrom ID
wird im Vergleich zur Periode der normalen Stromquellenspannung
veranlasst, durch den MOS-FET zu fließen. In diesem Fall wird die
Leistung des Wandlers mehr erhöht
als im Normalbetrieb notwendig, so dass die Gefahr steigt, dass
eine thermisch bedingte Beeinträchtigung
der Vorrichtung auftritt.
-
Andererseits
wird, auch wenn die Stromquellenspannung niedrig ist, die Flanke
des Laststroms ID klein und daher wird kein hinreichender Laststrom ID
dazu veranlasst, durch den MOS-FET zu fließen, der den MOS-FET abgeschaltet,
wenn die vorgegebene Zeit erreicht ist, so dass des Ausgangsleistung des
Wandlers merklich vermindert ist.
-
Zusätzlich wird
beim Beginn des Ladens des Zündkondensators
mit Elektrizität
der Schaltstrom-MOS-FET eingeschaltet, bevor die auf der Primärseite erzeugte
Energie hinreichend auf die Sekundärseite übertragen ist. Daher wird während des Einschaltens
etwas von dem Laststrom ID veranlasst, durch den MOS-FET zu fließen, wodurch
während
des Ausschaltens der Wert des Laststroms ID größer wird als im Normalbetrieb,
um die Erwärmung zu
vergrößern. Dann
wird, falls die Erwärmung
die Spezifikation des MOS-FET überschreitet,
der MOS-FET beschädigt
werden.
-
Der
vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Gleichstrom-Gleichstrom-Wandler zu
schaffen, der unabhängig
von einer Fluktuation einer Betriebsspannung eine stabile Ausgangsleistung liefert
und eine hohe Zuverlässigkeit
aufweist.
-
Erfindungsgemäß wird diese
Aufgabe mit einem Gleichstrom-Gleichstrom-Wandler
gemäß dem Patentanspruch
1 gelöst.
-
Weiterbildungen
der Erfindung ergeben sich aus den Unteransprüchen.
-
Ein
Gleichstrom-Gleichstromwandler gemäß der vorliegenden Erfindung
ist vorzugsweise so ausgelegt, dass ein Strom einer Primärspule eines
Verstärkungstransformators,
der von einer Stromquelleneinheit versorgt wird, periodisch bzw.
intermittierend von einem Leistungs-MOS-FET dazu veranlasst wird,
durch den Wandler zu fließen
und ein Zündungskondensator
durch eine Gleichrichterdiode unter Verwendung einer Spannung einer
Sekundärspule
des Verstärkertransformators
mit Elektrizität
geladen wird, der durch eine Rücklaufspannung
einer Spule verstärkt
wird. Weiterhin ist der Gleichstrom-Gleichstromwandler durch das
Einschließen einer
Stromdetektoreinheit zum Feststellen eines Laststrom des Leistungs-MOS-FET
und einer Steuereinheit zum Abschalten des Leistungs-MOS-FET für eine vorgegebene
Zeitperiode, wenn der von der Stromdetektoreinheit festgestellte
Laststrom einen vorgegebenen Schwellenwert übersteigt, wobei nach Ablauf
dieser Zeitperiode ein Wiederanschalten des Leistungs-MOS-FET erfolgt.
-
Bevorzugte
Ausführungsformen
der Erfindung werden im folgenden anhand der beigefügten Zeichnungen
näher beschrieben.
-
In
den Zeichnungen zeigen:
-
1 ein
Schaltbild, welches eine Konfiguration eines Gleichstrom-Gleichstromwandlers
gemäß der vorliegenden
Erfindung zeigt,
-
2A bis 2C jeweilige
Zeitdiagramme, welche Verhältnisse
am Leistungs-MOS-FET 2 des in 1 gezeigten
Gleichstrom-Gleichstromwandlers bei normaler Spannung, hoher Spannung
und niedriger Spannung zeigen;
-
3 ein
Diagramm zum Erläutern
eines Laststroms ID und eines Steuer-(Gate-)Stroms VG ist, wenn
das Aufladen in dem in 1 gezeigten Gleichstrom-Gleichstromwandler
beginnt;
-
4 ein
Diagramm zum Erläutern
des Laststroms ID und der Steuerspannung VG, wenn das Aufladen in
dem in 1 gezeigten Gleichstrom-Gleichstromwandler beginnt;
-
5 ein
weiteres Diagramm zum Erläutern des
Laststroms ID und der Steuerspannung VG ist, wenn das Aufladen des
in 1 gezeigten Gleichstrom-Gleichstromwandler beginnt;
-
6 ein
Schaltbild, welches einen Gleichstrom-Gleichstromwandler gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung zeigt;
-
7 ein
Zeitdiagramm ist, welches die elektrischen Potentiale jeweiliger
Vorrichtungen der Ausführungsform
gemäß 6 zeigt;
-
8 ein
Schaltbild, welches einen Gleichstrom-Gleichstromwandler gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung zeigt; und
-
9 ein
Zeitdiagramm ist, welches elektrische Potentiale entsprechender
Vorrichtungen der Ausführungsform
gemäß 8 zeigt.
-
Die
bevorzugten Ausführungsformen
der vorliegenden Erfindung werden im Folgenden detailliert unter
Bezugnahme auf die beigefügten
Zeichnungen beschrieben.
-
1 zeigt
ein Schaltbild zur Darstellung des Aufbaus eines erfindungsgemäßen Gleichstrom-Gleichstromwandlers.
Bei dem dort dargestellte Gleichstrom-Gleichstromwandler wird ein
Strom einer Primärspule
eines Verstärker-Transformators 1, der
von einer Stromversorgungseinheit zugeführt wird, periodisch bzw. intermittierend
unter der Wirkung eines Leistungs-MOS-FET 2 veranlasst
wird, durch den Wandler zu fließen
und dass ein Zündkondensator 4 durch
eine Gleichrichterdiode 3 unter Verwendung einer Spannung
einer Sekundärspule
des Verstärkertransformators 1 geladen
wird, der durch eine Rücklaufspannung
einer Spule verstärkt
wird, bei der für
die Oszillation des Leistungs-MOS-FET 2, wenn ein Laststrom
ID des Leistungs-MOS-FET 2 einen gewissen Schwellenwert übersteigt,
der Leistungs-MOS-FET 2 für eine vorgegebene Zeitperiode ausgeschaltet
wird und dann wieder eingeschaltet wird, wodurch das extreme Ansteigen
der Ausgabe, wenn die Stromquellenspannung hoch ist, und das extreme
Sinken der Ausgabe, wenn die Stromquellenspannung niedrig ist, vermieden
wird.
-
Das
bedeutet, dass der Gleichstrom-Gleichstromwandler enthält: Eine
Stromdetektorschaltung 5 zum Feststellen des Laststroms
ID des Leistungs-MOS-FET 2 als eine Stromdetektoreinheit; eine
Einzelschusspulsausgabeschaltung 6 zum Ausgeben, wenn ein
durch die Stromdetektorschaltung 5 festgestellter Stromwert
den Schwellenwert übersteigt,
eines Abwärts-Einzelschuss-Rechteckpulses mit
diesem Zeitpunkt als Auslöser,
als eine Steuereinheit und eine AND-Schaltung 7 zum Zuführen einer
Spannung VG, die zum Antrieb eines Gatters des Leistungs-MOS-FET 2 verwendet
wird, auf der Basis des logischen Produkts einer Ausgabe der Einzelschusspulsausgabeschaltung 6 und
eines von der Stromversorgungseinheit zugeführten Signals.
-
Die 2A bis 2C sind
jeweils Zeitdiagramme, welche ein Verfahren zum Treiben des Leistungs-MOS-FET 2 bei
Normalspannung, Hochspannung und Niedrigspannung des in 1 gezeigten Gleichstrom-Gleichstromwandlers
zeigen. Wie in den 2A bis 2C gezeigt,
wird zu dem Zeitpunkt, an dem der Laststrom ID des Leistungs-MOS-FET 2 einen
Schwellenwert überschreitet,
ein Abwärtseinzelschusspuls
als Steuerspannung VG zugeführt
und in Bezug auf einen Überstrom,
wie auch beim Starten des Ladens der Sekundärseite, ist es möglich, zu
verhindern, dass der Laststrom ID gleich oder größer als der Schwellenwert ist.
-
3 zeigt
den Laststrom ID und die Gatterspannung VG beim Starten des Ladens.
Wie in 3 gezeigt, wird zu dem Zeitpunkt, wenn der Laststrom ID
graduell gesteigert wird, um den Schwellenwert zu erreichen, die
aufgrund des Abwärtseinzelschusspulses
erzeugte Steuerspannung VG dem Steueranschluss des Leistungs-MOS-FET 2 zugeführt.
-
Nun
kann bei diesem Verfahren, wenn der MOS-FET 2 bei Niedrigspannung
nicht hinreichend eingeschaltet werden kann, wie in 4 gezeigt,
der Laststrom ID gesättigt
werden, ohne in einigen Fällen bis
zum Schwellenwert zu steigen. In solchen Fällen gibt es kein Mittel zum
Abschalten des MOS-FET 2 und daher bleibt es dabei, dass
der Laststrom ID veranlasst wird, zu fließen. Daher gibt es die Gefahr, dass
Erhitzung und Beschädigung
der Vorrichtung eintritt.
-
Um
dies zu verhindern, ist bei der vorliegenden Erfindung die Ein-Zeit
des MOS-FET 2 begrenzt und selbst falls der Laststrom ID
nicht den Schwellenwert erreicht, wird nach dem Verstreichen eines
feststehenden Zeitperiode der MOS-FET 2 abgeschaltet, um
die oben erwähnte
thermische Beschädigung
zu verhindern.
-
5 zeigt
den Laststrom und die Steuerspannung VG beim Starten des Aufladens.
Wie in 5 gezeigt, wird, während der Laststrom ID graduell
beim Starten des Ladens steigt, wenn er noch nicht den Schwellenwert
erreicht (bei der Niederspannung), der Abwärtseinzelschusspuls zugeführt, um
so die Steuerspannung VG zuzuführen,
die verwendet wird, um die Ein-Zeit des MOS-FET 2 zu begrenzen.
Dann wird, selbst falls der Laststrom ID noch nicht den Schwellenwert
erreicht, nach dem Verstreichen einer feststehenden Zeitperiode
der MOS-FET 2 abgeschaltet, wodurch verhindert wird, dass
der MOS-FET 2 weiter eingeschaltet bleibt, um den Laststrom
ID zu veranlassen, zu welchem Zustand auch immer zu fließen, bei
dem der MOS-FET 2 gesättigt
ist.
-
Untenstehend
wird eine Beschreibung in Bezug auf ein Beispiel einer konkreten
Schaltungskonfiguration gegeben. 6 ist ein
Schaltungsdiagramm, welches einen Gleichstrom-Gleichstromwandler gemäß einer
ersten Ausführungsform
zeigt. Bei dem in 6 gezeigten Gleichstrom-Gleichstromwandler
werden Batterien Batt als Stromversorgungseinheit verwendet und
es wird ein Leistungs-MOS-FET (MOS-FET) 2, der mit der
Primärseite
eines Verstärkertransformators 1 verbunden
ist, durch einen Widerstand R6 geerdet. Zusätzlich wird der MOS-FET 2, um
den Laststrom ID festzustellen, mit einem (–)-Anschluss eines ersten Komparators COMP1 über einen
Widerstand R7 verbunden und wird ein (+)-Anschluss des ersten Komparators COMP1
mit einem Spannungsteilerpunkt zwischen Spannungsteilerwiderständen R9
und R10 verbunden. Ein Ausgang des ersten Komparators COMP1 wird
mit einem (–)-Anschluss
eines zweiten Komparators COMP2 durch einen Verbindungspunkt zwischen
einem Widerstand R8 und einem Kondensator C1 verbunden und wird
ein (+)-Anschluss des zweiten Komparators COMP2 mit einem Spannungsteilerpunkt
zwischen Spannungsteilerwiderständen
R11 und R12 verbunden.
-
Darüber hinaus
werden ein Ausgangsanschluss des zweiten Komparators COMP2 mit einer Basis
eines Transistors Q1 verbunden, der mit den Batterien Batt (der
Primärseite
des Verstärkertransformators)
durch einen Widerstand R1 verbunden ist, ein Widerstand R2 zwischen
einem Kollektor des Transistors Q1 und den Batterien Batt vorgesehen und
ein Emitter des Transistors Q1 geerdet. Zusätzlich werden der Kollektor
des Transistors Q1 mit jeder der Basen der Transistoren Q2 und Q3
verbunden, ein Kollektor des Transistors Q2 mit den Batterien Batt
(der Primärseite
des Verstärkungstransformators)
verbunden und ein Emitter des Transistors Q2 mit einem Gatter des
Leistungs-MOS-FET 2 durch einen Widerstand R3 verbunden.
Zusätzlich
wird ein Kollektor des Transistors Q3 geerdet und wird ein Emitter
des Transistors Q3 mit dem Steueranschluss des Leistungs-MOS-FET 2 durch
einen Widerstand R4 verbunden. Auch wird der Steueranschluss des Leistungs-MOS-FET 2 durch
einen Widerstand R5 geerdet.
-
Als
nächstes
ist 7 ein Zeitverlaufsdiagramm, welches elektrische
Potentiale der in 6 gezeigten jeweiligen Vorrichtungen
zeigt. Da direkt nach Anlegen der Stromversorgung der zum Fließen in den
MOS-FET 2 veranlasste Laststrom ID 0[A] ist, ist das elektrische
Potential am Eingangsanschluss INPUT(–) des ersten Komparators COMP1
auch 0. Demzufolge wird, während
das elektrische Potential am Ausgangsanschluss OUTPUT des ersten
Komparators COMP1, d.h. dem Eingangsanschluss INPUT(–) des zweiten
Komparators COMP2 als Hoch (HIGH) beabsichtigt ist, da der Kondensator
C1 die Rolle einer Integrationsschaltung durchführt, das elektrische Potential
des Eingangsanschlusses INPUT(–)
des zweiten Komparators COMP2 graduell erhöht (vgl. A in 7).
-
Da über eine
Zeitperiode, in der das elektrische Potential des Eingangsanschlusses
INPUT(–) des
zweiten Komparators COMP2 niedriger ist als das an seinem Eingangsanschluss
INPUT(+), das elektrische Potential am Ausgangsanschluss OUTPUT
des zweiten Komparators COMP2 Hoch ist und die Gatterspannung VG
des MOS-FET 2 Tief (LOW) wird, wodurch der MOS-FET in einem
Aus-Zustand gehalten wird.
-
In
kurzer Zeit übersteigt
das elektrische Potential am Eingangsanschluss INPUT(–) des zweiten Komparators
COMP2 das elektrische Potential an seinem Eingangsanschluss INPUT(+)
(vg. B in 7) und das elektrische Potential
am Ausgangsanschluss OUTPUT des zweiten Komparators COMP2 wird 0.
Dann wird, da die Steuerspannung VG des MOS-FET 2 Hoch
wird und daher der durch den MOS-FET 2 zu fließend veranlasste
Laststrom ID graduell erhöht
wird, das elektrische Potential am Eingangsanschluss INPUT(–) des ersten
Komparators COMP1 zusammen damit erhöht (vgl. C in 7).
-
Zu
dem Zeitpunkt, an dem das elektrische Potential am Eingangsanschluss
INPUT(–)
des ersten Komparators COMP1 das elektrische Potential an seinem
Eingangsanschluss INPUT(+) übersteigt (vgl.
D in 7), da das elektrische Potential am Ausgangsanschluss
OUTPUT des ersten Komparators COMP1, d.h., am Eingangsanschluss
INPUT(–) des
zweiten Komparators COMP2 bis auf 0 abgesenkt ist, ist das elektrische
Potential am Ausgangsanschluss OUTPUT des zweiten Komparators COMP2
Hoch und die Steuerspannung VG des MOS-FET 2 wird Tief,
wodurch der MOS-FET 2 abgeschaltet wird.
-
Da
der MOF-FET 2 abgeschaltet wird und der Laststrom ID 0[A]
wird, wird das elektrische Potential am Eingangsanschluss INPUT(–) des ersten Komparators
COMP1 wieder niedriger als das an seinem Eingangsanschluss INPUT(+)
und das elektrische Potential am Ausgangsanschluss OUTPUT des zweiten
Komparators COMP2 ist beabsichtigt, Hoch zu werden. Jedoch wird, ähnlich wie
beim Vorstehenden, das elektrische Potential an ihm aufgrund der Bereitstellung
des Kondensators C1 nicht unmittelbar erhöht, sondern steigt graduell.
-
Zu
dem Zeitpunkt, an dem das elektrische Potential am Eingangsanschluss
INPUT(–)
des zweiten Komparators COMP2 das elektrische Potential an seinem
Eingangsanschluss INPUT(+) wieder übersteigt (vgl. F in 7),
wird ähnlich
wie im Vorstehenden der MOS-FET 2 wieder eingeschaltet.
-
Durch
wiederholtes Ausführen
des oben erwähnten
Verfahrens wird der MOS-FET 2 eingeschaltet und daher wird
der Stromfluss ID erhöht,
um einen bestimmten Schwellenwert zu überschreiten, und nachdem der
MOS-FET 2 für
eine festgelegte Zeitperiode im Aus-Zustand gehalten wird, wird
er wieder angeschaltet, um die Oszillation und das Verstärken durchzuführen.
-
Als
nächstes
ist 8 ein Schaltkreisdiagramm, welches einen Gleichstrom-Gleichstromwandler
gemäß einer
zweiten Ausführungsform zeigt.
Beim in 8 gezeigten Gleichstrom-Gleichstromwandler
werden weiterhin die folgenden Bestandteilselemente der Konfiguration
des Gleichstrom-Gleichstromwandlers
gemäß der in 6 gezeigten
ersten Ausführungsform
hinzugefügt.
Das heißt,
der Gleichstrom-Gleichstromwandler
der vorliegenden Ausführungsform
enthält
weiterhin einen dritten Komparator COMP3 mit einem Eingangsanschluss
(–), der
mit dem Ausgangsanschluss des zweiten Komparators COMP2 verbunden
ist und einem Eingangsanschluss (+), der mit einem Spannungsteilerpunkt
zwischen den Spannungsteilerwiderständen R13 und R14 verbunden
ist und einem vierten Komparator COMP4 mit einem Eingangsanschluss
(–), der
mit einem Ausgangsanschluss des dritten Komparators COMP3 durch
einen Verbindungspunkt zwischen einem Widerstand R15 und einem Kondensator
C2 verbunden ist und einem Eingangsanschluss (+), der mit einem
Spannungsteilerpunkt zwischen Spannungsteilerwiderständen R13 und
R14 verbunden ist und einem Ausgangsanschluss, der mit dem Eingangsanschluss
des ersten Komparators COMP1 verbunden ist.
-
Der
Gleichstrom-Gleichstromwandler gemäß der oben erwähnten, in 6 gezeigten
ersten Ausführungsform
ist dergestalt, dass, wenn der Laststrom ID gesättigt ist, ohne bis zum Schwellenwert
für den
Fall zu steigen, bei dem die Stromversorgungsspannung niedrig ist
und daher der MOS-FET 2 nicht hinreichend angeschaltet
werden kann, der Laststrom ID weiterhin veranlasst wird, durch den MOS-FET 2 zu
fließen,
ohne den MOS-FET 2 abzuschalten. Dann wird bei dem in 8 gezeigten Gleichstrom-Gleichstromwandler
ein Schaltkreis dem in 6 gezeigten Gleichstrom-Gleichstromwandler
hinzugefügt,
der verhindert, dass sich der MOS-FET 2 im Ein-Zustand festsetzt.
-
9 ist
ein Zeitdiagramm, welches sich mit dem in 8 gezeigten
Gleichstrom-Gleichstromwandler beschäftigt, wenn die Stromversorgungsspannung
niedrig ist. In 9 fängt der Laststrom ID zu dem
Zeitpunkt, an dem die Stromversorgung angelegt wird, ähnlich wie
im Fall von 7, an, veranlasst zu werden,
durch den MOS-FET 2 zu fließen (vgl. A in 9).
Da jedoch in 9 die Stromversorgungsspannung
niedrig ist, wird kein hinreichender Stromfluss veranlasst, durch
den MOS-FET 2 zu
fließen
und daher übersteigt,
wie in B gezeigt, das elektrische Potential am Eingangsanschluss
INPUT(–) des
ersten Komparators COMP1 nicht das elektrische Potential an seinem
Eingangsanschluss INPUT(+).
-
Der
Gleichstrom-Gleichstromwandler beinhaltet den Mechanismus zum Erzeugen
eines Einzelschusspulses zu einem Zeitpunkt, an dem der Laststrom
anfängt,
zum Fließen
veranlasst zu werden, d.h. zu einem Zeitpunkt, an dem der Signalpegel
am Ausgangsanschluss OUPUT des zweiten Komparators COMP2 als ein
Auslöser
fällt (vgl.
C in 9), um den MOS-FET 2 am Ende des Pulses
abzuschalten.
-
Da
zu der Zeit, zu der der Signalpegel am Ausgangsanschluss OUTPUT
des zweiten Komparators COMP2, d.h. das Signal am Eingangsanschluss INPUT(–) des dritten
Komparators COMP3 fällt
(vgl. C in 9), ist sein elektrisches Potential
niedriger als das an seinem Eingangsanschluss INPUT(+) und daher
ist beabsichtigt, dass der Signalpegel am Ausgangsanschluss OUTPUT
des dritten Komparators COMP3, d.h. der Signalpegel an dem Eingangsanschluss
INPUT(–)
des vierten Komparators COMP4 Hoch ist. Jedoch wird das elektrische
Potential daran aufgrund des Effekts der Integrationsschaltung mit dem
Kondensator C3 graduell gesteigert (vgl. D in 9).
-
Da
zu der Zeit, zu der das elektrische Potential am Eingangsanschluss
INPUT(–)
des vierten Komparators COMP4 das elektrische Potential an seinem
Eingangsanschluss INPUT(+) übersteigt
(vgl. E in 9), das elektrische Potential
am Ausgangsanschluss OUTPUT des vierten Komparators COMP4 auf Tief
fällt (vgl.
F in 9) und damit das elektrische Potential am Eingangsanschluss
INPUT(–)
des zweiten Komparators COMP2 niedriger ist als an seinem Eingangsanschluss
INPUT(+), wird das elektrische Potential am Ausgangsanschluss OUTPUT
des zweiten Komparators COMP2 Hoch und wird die Steuerspannung VG
des MOS-FET 2 Tief, um den MOS-FET 2 abzuschalten.
Danach wird, ähnlich
wie in 7, nach dem Verstreichen einer festen Zeitperiode
der MOS-FET 2 wieder eingeschaltet. Durch wiederholtes
Ausführen
dieses Verfahrens ist es möglich,
den Laststrom daran zu hindern, weiterhin veranlasst zu werden,
zu fließen, selbst
wenn der Laststrom des MOS-FET 2 nicht hinreichend veranlasst
wird, zu fließen.
-
Wie
oben dargelegt, kann gemäß der vorliegenden
Erfindung, da ein Laststrom festgestellt wird und zu einer Zeit,
zu der der Laststrom einen bestimmten Schwellenwert erreicht, ein
MOS-FET mit diesem
Zeitpunkt als Auslöser
abgeschaltet wird, ein festgelegter Stromfluss zum Fließen veranlasst
werden, unabhängig
von der Größenordnung
der Stromquellenspannung, um eine stabile Ausgabe zu erhalten und
auch die Zuverlässigkeit
der Vorrichtung sicherzustellen. Da viele anscheinend gänzlich unterschiedliche
Ausführungsformen
dieser Erfindung ohne Abweichen vom Geist und Schutzumfang gemacht
werden können,
versteht sich, dass die Erfindung nicht auf ihre spezifischen Ausführungsformen beschränkt ist,
außer
wie in den anhängenden
Ansprüchen
definiert.