DE102007020268B3

DE102007020268B3 - Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht

Info

Publication number: DE102007020268B3
Application number: DE102007020268A
Authority: DE
Inventors: Kai Frohberg; Sven Mueller; Frank Feustel
Original assignee: Advanced Micro Devices Inc
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2007-04-30
Filing date: 2007-04-30
Publication date: 2008-11-06
Anticipated expiration: 2027-05-01
Also published as: US20080265365A1; US7741191B2

Abstract

Dicht gepackte Gates von Feldeffekttransistoren führen für gewöhnlich zu Hohlräumen in einem Kontaktzwischenschichtdielektrikum. Wenn ein derartiger Hohlraum durch ein Kontaktloch geöffnet und mit leitendem Material gefüllt wird, kann ein elektrischer Kurzschluss zwischen benachbarten Kontaktgebieten von benachbarten Tranistoren auftreten. Durch Bilden einer Vertiefung zwischen zwei benachbarten Kontaktgebieten kann sich der Hohlraum bei einer tieferen Position ausbilden. Somit kann eine Öffnung des Hohlraums durch die Kontaktlöcher verhindert werden.

Description

Gebiet der vorliegenden Erfindung
Die vorliegende Erfindung betrifft das Gebiet der Halbleiterherstellung und betrifft insbesondere die Herstellung eines Halbleiterbauelements, das eine geringere Neigung aufweist, elektrische Kurzschlüsse aufgrund von Hohlräumen in der Kontaktdielektrikumszwischenschicht (ILD) zu bilden.
Beschreibung des Stands der Technik
Moderne integrierte Schaltungen enthalten eine Vielzahl von Schaltungselementen, etwa Widerstände, Kondensatoren, Transistoren, und dergleichen. Typischerweise werden diese Schaltungselemente auf und in einer Halbleiterschicht hergestellt, etwa einer Siliziumschicht, wobei es für gewöhnlich notwendig ist, benachbarte Halbleitergebiete, in denen die einzelnen Schaltungselemente ausgebildet sind, im wesentlichen elektrisch von einander zu trennen. Ein repräsentatives Beispiel in dieser Hinsicht ist ein Feldeffekttransistor, dessen aktiver Bereich, d. h. die stark dotierten Drain- und Sourcegebiete und einem dazwischenliegenden leicht invers dotierten Kanalgebiet, durch eine Isolationsstruktur definiert ist, das in dem Halbleitermaterial ausgebildet ist.
Da die kritischen Strukturgrößen der Schaltungselemente, etwa die Gatelänge von Feldeffekttransistoren, ständig abnimmt, wird auch die Fläche, die von den Isolationsstrukturen umschlossen wird, sowie auch die Isolationsstrukturen selbst, in ihrer Größe verringert. Unter den zahlreichen Verfahren zur Herstellung der Isolationsstrukturen hat sich die sogenannte Flachgrabenisolations(-STI)technik als die zuverlässigste erwiesen und ist nunmehr die am häufigsten eingesetzte Technik zur Herstellung von Isolationsstrukturen in modernsten integrierten Schaltungen.
Gemäß der STI-Technik werden einzelne Schaltungselemente durch flache Graben, die in das Siliziummaterial geätzt werden, voneinander isoliert. Dieses Halbleitermaterial kann ein Halbleitersubstrat sein, wenn Vollsubstratbauelemente betrachtet werden. Alternativ kann eine Halbleiterschicht auf einem isolierenden Substrat hergestellt werden, wie dies beispielsweise bei Silizium-auf-Isolator-(SOI)Substraten der Fall ist, wobei die Schaltungselemente in der Halbleiterschicht gebildet sind. Die Gräben werden nachfolgend mit einem dielektrischen Material, etwa einem Oxid, gefüllt, um die erforderliche elektrische Isolierung benachbarter Schaltungselemente zu erreichen.
Andererseits müssen die Schaltungselemente elektrisch kontaktiert werden. Ein typisches Beispiel eines derartigen elektrischen Kontakts bei der Herstellung von Halbleiterbauelementen ist die Herstellung von Kontaktelementen bzw. Kontaktpfropfen, wobei eine Öffnung, die sich durch ein Zwischenschichtdielektrikum (ILD) erstreckt, mit einem leitenden Material gefüllt wird, um eine elektrische Verbindung zu dem jeweiligen Schaltungselement herzustellen. Ein Unterseitengebiet und Seitenwandgebiet der Öffnung werden typischerweise mit einer geeigneten Zwischenschicht versehen, d. h. einer leitenden Schicht, so dass ein nachfolgend abgeschiedenes leitendes Material eine gute Haftung zu der umgebenden dielektrischen Schicht aufweist und eine unerwünschte Wechselwirkung des leitendenden Materials mit der umgebenen dielektrischen Schicht während der weiteren Bearbeitung sowie während des Betriebs des Halbleiterbauelements vermieden wird. In modernen Halbleiterbauelementen sind die Verbindungspfropfen typischerweise aus einem Metall auf Wolframbasis hergestellt, das in einer Zwischenschicht in den dielektrischen Stapel vorgesehen ist, der typischerweise aus Siliziumdioxid aufgebaut ist, wobei eine untere Ätzstoppschicht, die typischerweise aus Siliziumnitrid besteht, vorgesehen ist.
In modernen integrierten Schaltungen werden Öffnungen, sogenannte Kontaktlöcher, ausgebildet, die ein Aspektverhältnis aufweisen, das bis zu ungefähr 8:1 oder mehr betragen kann, und die Öffnung kann einen Durchmesser von 0,1 μm oder kleiner aufweisen. Ferner führt die hohe Integrationsdichte bzw. die Packungsdichte der Schaltungselemente und insbesondere die hohe Packungsdichte von Feldeffekttransistoren auch zu einem großen Aspektverhältnis zwischen den Gateelektroden benachbarter Transistoren. Die Ätzstoppschicht, die über den Schaltungselementen ausgebildet ist, erhöht dieses Aspektverhältnis noch weiter. Daher ist in hoch integrierten Schaltungen der ILD-Abscheideprozess nicht in der Lage, die hervorgerufene Spalte zwischen benachbarten Schaltungselementen, beispielsweise zwischen benachbarten Gateelektroden von Feldeffekttransistoren, zu füllen und es werden Hohlräume entlang benachbarter Gates hervorgerufen.
Mit Bezug zu den 1a–1d wird nunmehr ein typischer konventioneller Prozess zur Herstellung von Kontakten zu benachbarten Schaltungselementen gemäß gut etablierter Wolframtechnologien detaillierter beschrieben, um die Probleme bei der Herstellung eines zuverlässigen Halbleiterbauelements mit hoher Ausbeute darzulegen.
1a zeigt schematisch ein Halbleiterbauelement 100 während einer Fertigungsphase für die Herstellung eines Kontaktzwischenschichtdielektrikums über zwei benachbarten Schaltungselementen etwa Transistoren 110, die über einem geeigneten Halbleitersubstrat 101 ausgebildet sind. Jedes Schaltungselement 110 umfasst ein oder mehrere Kontaktgebiete, etwa ein Kontaktgebiet einer Gateelektrode 111 und von Drain- und Sourcegebieten 112. Die Kontaktgebiete enthalten einen Silizidbereich 111a, 112a, der für einen guten und zuverlässigen elektrischen Kontakt sorgt. Die Schaltungselemente 110 werden von einem dielektrischen Material bedeckt, dass eine Kontaktätzstoppschicht 102 aufweist, die aus Siliziumnitrid ausgebildet sein kann. Die Schaltungselemente 110 sind elektrisch durch eine flache Grabenisolation 114 getrennt. Die flache Grabenisolation 114 kann geringfügig abgesenkt sein in Bezug auf die Kontaktgebiete 112a der Source- und Draingebiete 112. Obwohl einer anfänglichen Fertigungsphase die flache Grabenisolation entsprechend der Oberfläche der Halbleiterschicht 101 eingeebnet wird, kann eine geringfügige Absenkung des STI aufgrund des Materialabtrags aus dem STI während der Herstellung der Schaltungselemente 110, beispielsweise durch Ätz- oder Reinigungsprozesse, stattfinden.
In hoch integrierten Schaltungen, wie sie in 1a gezeigt sind, führt der geringe Abstand zwischen den Gateelektroden 111 der Schaltungselemente 110 zu einem großen Aspektverhältnis des Spalts 116 zwischen den Gateelektroden 111. Die Ätzstoppschicht 102 sowie die leichte Vertiefung der flachen Grabenisolation 114 vergrößert dieses Aspektverhältnis noch weiter.
1b zeigt das Halbleiterbauelement 100 aus 1a in einem weiter fortgeschrittenen Herstellungsstadium, wobei Siliziumdioxid 103 auf der Ätzstoppschicht 102 auf der Grundlage gut bekannter Verfahren abgeschieden wird, beispielsweise durch plasmaunterstütze CVD-Verfahren, etwa auf der Grundlage von TEOS (Tetraethylorthosilikat, Si(OC₂H₅)₄), wodurch eine dichte und kompakte Materialschicht geschaffen wird.
Die Erfinder erkannten, dass durch schmale Spalte 116 der Abscheideprozess für das Zwischenschichtdielektrikum 103 nicht in der Lage ist, diese Spalte 116 vollständig zu füllen, sondern dass ein Hohlraum 118 entsteht, wie dies schematisch in 1c gezeigt ist, die das Halbleiterbauelement 100 während einer weiter fortgeschrittenen Herstellungsphase zeigt. Es sollte beachtet werden, dass die 1a–1d nicht maßstabsgetreu sind, sondern zu einem gewissen Maße für Darstellungszwecke überzeichnet sind.
1d zeigt das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase. Dabei ist die Herstellung des Zwischenschichtdielektrikums 103 abgeschlossen. Nach optionalem Einebnungsprozessen zum Einebnen der Schicht 103 wurde eine fotolithographische Sequenz ausgeführt auf der Grundlage gut etablierter Verfahren, woran sich anisotrope Ätzrezepte und Techniken zur Herstellung der Kontaktöffnungen 104 in der Schicht 103 anschließen. Der Prozess zur Herstellung der Kontaktöffnungen 104 kann zuverlässig auf der Grundlage der Ätzstoppschicht 102 gesteuert werden. Danach kann ein weiterer Ätzprozess ausgeführt werden, um schließlich die Kontaktätzstoppsicht 102 auf Grundlage gut etablierter Verfahren zu öffnen. Danach wird die Titanschicht, beispielsweise eine Ti/TiN Schicht auf der Grundlage einer ionisierten physikalischen Dampfabscheidung, etwa einer Sputter-Abscheidung 105, ausgebildet. Der Betriff „Sputtern" oder „Sputter-Abscheidung" beschreibt einen Mechanismus, in welchem Atome aus einer Oberfläche eines Zielmaterials beim Auftreffen ausreichen energetischer Teilchen herausgelöst werden. Obwohl im Prinzip die Barrierenschicht 105 auch unter Anwendung von CVD-Verfahren hergestellt werden kann, wird die Sputter-Abscheidung häufig für das Abscheiden der Barrierenschicht 105 aus den folgenden Gründen eingesetzt.
Die Sputter-Abscheidung erlaubt die relativ gleichförmige Abscheidung von Schichten über große Substratflächen hinweg, da das Sputtern auf der Grundlage großflächiger Zielmaterialien erreicht werden kann. Die Steuerung der Schichtdicke durch die Sputter-Abscheidung ist relativ einfach, im Vergleich zu einer CVD-Abscheidung und kann durch Auswahl eines konstanten Satzes an Betriebsbedingungen erreicht werden, wobei die Abscheidezeit so eingestellt wird, dass die gewünschte Schichtdicke erhalten wird. Ferner kann die Zusammensetzung von Verbindungen, etwa Titannitrid, die in der Barrierenschicht 105 verwendet werden, einfacher und präziser in Sputter-Abscheideprozessen im Vergleich zu CVD-Prozessen gesteuert werden. Des weiteren können die Oberflächen der Substrate die bearbeitet werden, vor dem eigentlichen Abscheiden der Schicht durch Sputtern gereinigt werden, so dass Kontaminationen der Oberfläche effizient abgetragen werden können und eine Rekontamination vor dem eigentlichen Abscheidprozess in wirksamer Weise unterdrückt werden kann. Für eine effiziente Abscheidung eines moderat dünnen Materials innerhalb der Kontaktöffnungen 104 mit einem relativ großen Aspektverhältnis werden sogenannte ionisierte Sputter-Abscheideverfahren eingesetzt, in denen die Zielmaterialatome, die aus dem Zielmaterial freigesetzt werden, in effizienter Weise durch eine entsprechende Plasmaumgebung ionisiert werden, während sie sich in Richtung auf das Substrat zu bewegen. Auf der Grundlage einer DC(Gleichspannungs-) oder RF(Hochfrequenz-)Vorspannung wird die Richtungstreue der sich bewegenden ionisierten Zielatome deutlich verbessert, wodurch das Abscheiden des Zielmaterials an der Unterseite der Kontaktöffnungen 104 selbst für hohe Aspektverhältnisse ermöglicht wird.
Wie in 1d gezeigt ist, wird der Hohlraum 118, der in der dielektrischen Zwischenschicht 103 gebildet ist, durch zwei benachbarte Kontaktöffnungen 104 geöffnet. Die nachfolgende Ti/TiN-Barrierenschicht kann die Öffnung 120 in der Kontaktdurchführung 104 nicht verschließen. Daher wird bei der folgenden Abscheidung von Wolfram 112 der Hohlraum 118 (zumindest teilweise) gefüllt und ein elektrischer Kurzschluss zwischen benachbarten Kontakten wird hervorgerufen. Ein derartiger elektrischer Kurzschluss reduziert die Gesamtausbeute.
Das US-Patent US 5,789,314 A betrifft ein Verfahren für eine Oberseiten- und Zwischenmetalloxidbeschichtung bei dem eine Hohlraumbildung während der Herstellung von integrierten Schaltungen unterdrückt oder eliminiert wird. Diese Druckschrift offenbart die Herstellung von Intermetallisolierungen für Leitungen aus Substraten aus Silizium, worin eine Vertiefung in einer konformen Oxidschicht gebildet wird, um die Lage eines Hohlraumes gezielt in der Höhe zu den Leitungen einzustellen oder zu vermeiden.
US-Patent US 6,740,549 B1 betrifft Gatestrukturen mit Seitenwandspacern, bei denen selektive Abscheideverfahren verwendet wurden. in dieser Offenbarung wird zwischen Gateelektroden selektiv eine Isolierung gebildet, um dadurch die Bildung von Hohlräumen zu verhindern bzw. zu unterdrücken.
Die europäische Patentanmeldung EP0736896 A2 betrifft ein Verfahren zur Herstellung von Niedrigverlustkontakten. Die Druckschrift zeigt eine abgesenkte Grabenisolierung zwischen Transistoren eines CMOS mit Kontakten.
Das US-Patent US 4,945,070 A betrifft ein Verfahren zur Herstellung einer CMOS-Vorrichtung mit flachen Source- und Drain-Anschlüssen. Diese Druckschrift zeigt eine abgesenkte Isolierung einer CMOS-Schaltung.
Die US-Patentanmeldung US 2002/0036349 A1 betrifft eine Halbleitervorrichtung und deren Herstellung. In dieser Druckschrift werden Hohlräume gezielt eingebaut, indem der Dotierstoff und die „Reflow"-Temperatur gesteuert wird. Weiterhin zeigt diese Offenbarung die Bildung der Hohlräume um Leitungen der ersten Metallisierung.
Die US-Patentanmeldung US 2004/0094821 A1 betrifft Lückenstrukturen aus Luft für Dual-Damaszener-Anwendungen. In dieser Druckschrift werden in höheren Metalllagen Lücken aus Luft („Air gaps") gebildet, wobei sich die „Air gaps" dann auch bis in unterliegende Metalllagen erstrecken können.
Die vorliegende Offenbarung richtet sich an diverse Verfahren und Bauelemente, die die Auswirkungen eines oder mehrerer der zuvor erkannten Probleme vermeiden oder zumindest reduzieren.
Überblick über die Erfindung
Im Allgemeinen richtet sich die vorliegende Offenbarung an eine Technik, die die Herstellung eines Halbleiterbauelements und insbesondere die Herstellung von Kontaktpfropfen in Halbleiterbauelementen ermöglicht, die direkt die Schaltungselemente, etwa Transistoren, miteinander verbinden, wobei die Ausbildung von Kurzschlüssen aufgrund geöffneter Hohlräume in dem Kontaktzwischenschichtdielektrikum durch Ausbilden einer Vertiefung zwischen den jeweiligen benachbarten Schaltungselementen deutlich verringert wird. Folglich kann im Vergleich zu konventionellen Techniken, in denen beabsichtigt keine Vertiefung zwischen zwei benachbarten Schaltungselementen gebildet wird, sondern in denen vielmehr versucht wird, die Ausbildung einer Vertiefung aufgrund des Entfernens von Material des Isolationsgrabens zu vermeiden, durch Anwenden der Prinzipien der vorliegenden Erfindung selbst für sehr stark größenreduzierte Halbleiterbauelemente eine deutlich geringere Ausbildung von elektrischen Kurzschlüssen erreicht werden. Die neue Technik ermöglicht damit eine sehr hohe Integrationsdichte und einen sehr geringen Abstand zwischen benachbarten Gates, wobei dennoch zuverlässige Halbleiterbauelemente bei hoher Ausbeute bereitgestellt werden.
Ein anschauliches Verfahren umfasst die Merkmale des Anspruches 1.
Ein weiteres anschauliches Verfahren umfasst das selektive Ätzen einer Grabenisolation, die zwischen zwei Schaltungselementen angeordnet ist, so dass in einem nachfolgend ausgebildeten Zwischenschichtdielektrikum ein Hohlraum gebildet wird, der von Kontaktstrecken beabstandet ist, entlang denen Kontaktelemente zum Kontaktieren von Kontaktgebieten der Schaltungselemente durch das Zwischenschichtdielektrikumsmaterial gebildet werden, gemäß Anspruch 8.
Ein anschauliches Halbleiterbauelement umfasst die Merkmale des Anspruches 13.
Kurze Beschreibung der Zeichnungen
Weitere Ausführungsformen sind hierin offenbart und in den angefügten Patentansprüchen definiert und gehen deutlich aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
1a–1d schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung einer Kontakt-ILD und von Kontaktpfropfen auf der Grundlage einer konventionellen Technologie zeigen;
2a–2e schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung einer Kontakt-ILD und von Kontaktpfropfen in diversen Fertigungsphasen zeigen;
3a–3c schematisch Querschnittsansichten eines Halbleiterbauelements während des Absenkens eines flachen Grabenisolation in diversen Fertigungsphasen zeigen;
4a und 4b schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung einer Kontakt-ILD und von Kontaktpfropfen in zwei Fertigungsphasen darstellen; und
5 schematisch eine Querschnittsansicht eines hierin beschriebenen Halbleiterbauelements zeigt.
Detaillierte Beschreibung
Obwohl der vorliegende Gegenstand mit Bezug zu Ausführungsformen beschrieben wird, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen angegeben sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
Im Allgemeinen betrifft der hierin offenbarte Gegenstand eine verbesserte Technik zur Verhinderung der Ausbildung elektrischer Kurzschlüsse zwischen Kontaktpfropfen, die jeweilige Kontaktgebiete von Schaltungselementen etwa von Transistoren, Kondensato ren und dergleichen, verbinden. Zu diesem Zweck wird eine Vertiefung zwischen zwei benachbarten Schaltungselementen gebildet, beispielsweise zwischen zwei benachbarten Kontaktgebieten benachbarter Schaltungselemente, wodurch der Ort eines Hohlraums abgesenkt wird, der sich augrund des geringen Abstands zwischen zwei benachbarten Schaltungselementen während des Abscheidens eines Kontaktzwischenschichtdielektrikumsmaterials ausbildet. In einigen anschaulichen Ausführungsformen wird die Vertiefung gebildet, in dem Material von einer Grabenisolation zwischen zwei benachbarten Elementen abgetragen wird. Gemäß weiterer anschaulicher Ausführungsformen ist die Grabenisolation eine flache Grabenisolation. Das Absenken der Position des Hohlraums in der Kontakt-ILD reduziert die Wahrscheinlichkeit, dass der Hohlraum während der Herstellung von Kontaktelementen geöffnet wird, was wiederum zu einer geringeren Wahrscheinlichkeit eines elektrischen Kurzschlusses zwischen benachbarten Kontaktelementen zweier benachbarter Schaltungselemente führt. Die Technik der vorliegenden Erfindung kann in effizienter Weise auf die Herstellung von Kontaktstrukturen von selbst sehr hoch integrierten Halbleiterbauelementen ausgedehnt werden, die kritische Abmessungen von 100 nm und deutlich kleiner aufweisen, beispielsweise 65 nm und kleiner.
Das Absenken der Position des Hohlraums, der in der Kontakt-ILD ausgebildet wird, in Bezug auf Kontaktgebiete der jeweiligen Schaltungselemente vereinfacht die Herstellung, da die Ausbildung von Kontaktlöchern und damit die Herstellung von Kontaktpfropfen weniger kritisch ist. Des weiteren erhöht das Absenken der Lage des Hohlraums, der in der Kontakt-ILD gebildet wird, die Ausbeute, so dass die Herstellungskosten verringert werden. Durch das Ermöglichen einer dichteren Packung benachbarter Schaltungselemente kann die Schaltungsgeschwindigkeit des Halbleiterbauelements erhöht werden. Ferner eröffnet die Erfindung die Möglichkeit die Genauigkeit und Präzision bei der Kontaktherstellung zu verbessern. Ferner ermöglicht es die Erfindung, die Zuverlässigkeit und/oder Effizienz des Halbleiterbauelements zu erhöhen.
Mit Bezug zu den 2a–2e werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nunmehr detaillierter beschrieben.
2a zeigt schematisch ein Halbleiterbauelement 200, das zwei Schaltungselemente 210 aufweist, etwa Kondensatoren, Wiederstände, oder ein anderes Schaltungselement. In einer anschaulichen Ausführungsform repräsentiert jedes Schaltungselement 210 ein Transistorelement, das über einem Substrat 201 ausgebildet ist. Das Substrat 201 kann ein beliebiges geeignetes Substrat repräsentieren, um darauf Halbleiterbauelemente herzustellen, etwa ein SOI-(Silizium-auf-Isolator)Substrat, ein Halbleitervollsubstrat, oder ein beliebiges anderes Trägermaterial mit einer darauf ausgebildeten geeigneten Halbleiterschicht, um darauf und darin Schaltungselemente herzustellen.
Das in 2a gezeigte Halbleiterbauelement 200 kann gemäß gut etablierter Verfahren zur Herstellung von Schaltungselementen, etwa die Schaltungselemente 210, auf der Grundlage geeigneter kristalliner, polykristalliner und amorpher Halbleitermaterialien gebildet werden. In anschaulichen Ausführungsformen repräsentieren die Schaltungselemente 210 ein modernes Halbleiterbauelement auf Siliziumbasis, wobei die minimalen kritischen Abmessungen, etwa eine Gatelänge, d. h. in 2a die horizontale Abmessung der Gateleketrode 211, 90 nm und weniger oder 50 nm und weniger für modernste Bauelemente betragen kann. In einigen anschaulichen Ausführungsformen umfasst die Herstellung der Schaltungselemente 210 moderne Silizidierungsprozesse zur Bereitstellung von Kontaktgebieten. Die Schaltungselemente 210 enthalten ein oder mehrere Kontaktgebiete 211a, 212a, die in dem gezeigten Beispiel durch entsprechende Metallsilizidbereiche 235 einer Gateelektrode 211 und von Source- und Draingebieten 212 repräsentiert sind. In anderen Ausführungsformen können die Kontaktgebiete 211a, 212a direkt durch die Gateelektrode 211 und die Source- und Draingebiete 212 gebildet sein, wobei die Silizidgebiete 235 weggelassen werden.
Gemäß einer anschaulichen Ausführungsform ist das Silizid 235 ein sehr gut leitenden Metallsilizid, beispielsweise Nickelsilizid, das durch eine chemische Reaktion zwischen einer abgeschiedenen Nickelschicht und dem darunter liegenden Silizium enthaltenen Material gebildet wird. Auf diese Weise wird ein großer Anteil an Nickelmonosilizid erzeugt, wobei im wesentlichen das Ausbilden des weniger leitenden Nickelsilizid vermieden wird. Währen der Ausbildung der entsprechenden Nickelsilizidgebiete wird eine Wärmebehandlung ausgeführt, um damit die entsprechende chemische Reaktion in Gang zu setzen und die geeignete Phase des Nickelsilizids zu stabilisieren. Beispielsweise sollte in nachfolgenden Prozessschritten eine gewisse Temperatur nicht überschritten werden, etwa ungefähr 400°C, um damit nicht in unerwünschter Weise weiter Nickelmonosilizid in unerwünschtes Nickelsilizid umzuwandeln.
Das Halbleiterbauelement 200 umfasst ferner eine flache Grabenisolation 214. Die Grabenisolation 214 kann gemäß gut bekannter Rezepte und Verfahren hergestellt werden, beispielsweise durch Ätzen eines Grabens 214a in die Halbleiterschicht 201 und nachfolgendes Auffüllen des Grabens 214a mit einem geeigneten isolierenden Material 214b, etwa Siliziumdioxid. Nach dem Einfüllen des isolierenden Materials 214b in den Graben 214a wird typischerweise die Oberfläche der sich ergebenden Struktur eingeebnet, beispielsweise durch chemisch mechanisches Polieren (CMP). Auf der resultierenden Struktur, in der die Grabenisolation 214 nunmehr ausgebildet ist, werden die Schaltungselemente 210 unter Anwendung gut bekannter Techniken und Rezepte hergestellt.
Nach dem Ende der Herstellung der Schaltungselemente 210 werden die Schaltungselemente typischerweise mit einer Ätzstoppschicht und einem Kontaktzwischenschichtdielektrikum abgedeckt. Jedoch werden gemäß einer Ausführungsform, die in 2a gezeigt ist, nach der Herstellung des Silizids in den Kontaktgebieten 212a, 211a die Schaltungselemente 210 mit einer geeigneten Maskierungsschicht 225 abgedeckt, die nachfolgend so strukturiert wird, dass der Isolationsgraben 214 freigelegt wird. Das Abscheiden und Strukturieren der Maskierungsschicht 225 kann auf der Grundlage gut etablierter Prozesse und Rezepte erfolgen. Es sollte beachtet werden, dass der Isolationsgraben 214 bereits in Bezug auf die Kontaktgebiete 212a der Source- und Draingebiete der Transistoren 210 aufgrund vorhergehender Ätz- oder Reinigungsprozesse abgesenkt sein kann, die zum Abtrag einer gewissen Materialmenge 214b des Isolationsgrabens 214 beigetragen haben. Der Prozess 230 zum Ätzen der Grabenisolation wird unter Anwendung bekannter Techniken und Rezepte für das jeweilige Grabenisolationsmaterial 214b ausgeführt, beispielsweise mittels nass-chemischer oder trocken-chemischer Techniken, und der Prozess wird so ausgeführt, dass eine gewünschte Tiefe der Vertiefung 231 (2b) erreicht wird. In 2b ist die Maskierungsschicht 225 unter Anwendung gut etablierter Prozesse und Rezepte entfernt.
In der in 2b gezeigten Ausführungsform erstreckt sich die Vertiefung 231 bis hinab zu einer Tiefe d, die in einigen Fällen ungefähr einer Tiefe eines Dotierstoffprofils der Source- und Draingebiete 212 entspricht. Gemäß anderer Ausführungsformen erstreckt sich die Vertiefung 231 bis zu einer Tiefe d, die unterhalb des Dotierstoffprofils 213 der Source- und Draingebiete 212 liegt. In noch anderen Ausführungsformen erstreckt sich die Vertiefung 231 bis zu einer Tiefe d, die innerhalb des Dotierstoffprofils 213 liegt. Es sollte ferner beachtet werden, dass gemäß anschaulicher Ausführungsformen die Vertiefung 231 im wesentlichen senkrecht zu einer Gatelänge der Transistoren 210 gebildet ist, wie dies in den 2a–2e gezeigt ist.
2c zeigt das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem eine Kontaktätzstoppschicht 202 auf der Grundlage gut etab lierter Techniken abgeschieden wurde, die typischerweise eine CVD-Technik mit oder ohne plasmaunterstützter Abscheideatmosphäre beinhalten. Die Kontaktätzstoppschicht vergrößert das Aspektverhältnis des Spalts 216 zwischen den Gatestrukturen, die die Gateelektrode 211 und Abstandshalterelemente 232 beinhalten, noch weiter. Die Erfinder erkannten, dass es für gewöhnlich nicht möglich ist, die Ausbildung von Hohlräumen in dem Spalt zwischen dicht liegenden Gateelektroden und aufgrund von ungünstig geformten Abstandshalterprofilen zu vermeiden.
2d zeigt das Halbleiterbauelement 200 in einer Fertigungsphase während des Abscheidens des Zwischenschichtdielektrikums 203, wobei die Ausführung des Hohlraums 218 abgeschlossen ist. Die Kontakt-ILD 203 kann gemäß gut etablierter Verfahren hergestellt werden, beispielsweise mittels CVD-Techniken. Das Material der Kontakt-ILD kann Siliziumdioxid sein oder kann ein Material auf Basis von Siliziumdioxid sein. Das Siliziumdioxid wird auf der Grundlage von TEOS gebildet, wodurch eine dichte und kompakte Materialschicht geschaffen wird. Obwohl die Ausbildung eines Hohlraums aufgrund der Vertiefung 231 in 2d nicht vermieden wurde, findet die Ausbildung eines Hohlraums 218 in dem Zwischenschichtdielektrikummaterial 203 bei einer größeren Tiefe in Bezug auf die benachbarten Kontaktbereiche 212a in Vergleich zu einem Hohlraum statt, der ohne die Vertiefung 231 gebildet würde. Aufgrund der tieferen Lage des Hohlraums sind Kontaklochwege (die durch die gepunkteten Linien 219 in 2d angezeigt sind), entlang denen Kontaktlöcher zum Kontaktieren der Kontaktgebiete 212a durch das Zwischenschichtdielektrikumsmaterial 203 hindurch gebildet werden, und die sich von den benachbarten Kontaktbereichen 212a nach oben erstrecken, von dem Hohlraum 218 beabstandet. Es sollte beachtet werden, dass die Tiefe d der Vertiefung 231 entsprechend der angewendeten Technologie angepasst ist. Um beispielsweise die geeignete Tiefe d der Vertiefung 231 zu bestimmen, können eine Sequenz aus Bauelementen 200 mit unterschiedlichen Tiefen d für die Vertiefungen 231 hergestellt und entsprechende Bilder von Querschnittsaufnahmen des Bauelements 200 erstellt werden, um eine optimale Tiefe d für die aktuelle Geometrie der benachbarten Schaltungselemente 210, der Schichtdicken, der Abscheideparameter, etc., zu bestimmen.
2e zeigt das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei das Zwischenschichtdielektrikum 203 bis zu seiner endgültigen Dicke abgeschieden ist. Nach der Herstellung des Zwischenschichtdielektrikumsmaterials 203 kann dessen Oberfläche mittels eines geeigneten Verfahrens, beispielsweise chemisches mechanisches Polieren (CMP) eingeebnet werden. Gemäß anderer anschauli cher Ausführungsformen wird ein Einebnungsschritt weggelassen. Nach der Herstellung des Zwischenschichtdielektrikumsmaterials 203 werden Kontaktlöcher 204 durch Fotolithographie und moderne Ätztechniken hergestellt, wobei abhängig von den Entwurfserfordernissen eine Breite der Öffnungen 204 in der gleichen Größenordnung liegen kann, wie für die entsprechenden kritischen Abmessungen, d. h. die jeweilige Gatelänge der Schaltungselemente 210. Nach der Herstellung der Kontaktöffnungen wird das Bauelement 200 in eine Umgebung für eine Vorbehandlung eingebracht, um damit Ätznebenprodukte zu entfernen, die sich auf den freiliegenden Bereichen der Kontaktgebiete 211 und 212 ausgebildet haben können. Danach wird einen Barrierenschicht 205 auf der Unterseite und den Seitenwänden der Kontaktöffnungen 204 gebildet. Die Barrierenschicht 205 kann eine einzelne Schicht oder zwei oder mehr Schichten aufweisen. Zum Beispiel umfasst die Barrierenschicht 205 eine Titanbeschichtung und eine Titannitridschicht in einer Wolframkontakttechnologie, die in 2e gezeigt ist. Das Abscheiden der Barrierenschicht kann durch gut etablierte Verfahren bewerkstelligt werden, etwa durch einen Sputter-Prozess. Nachfolgend wird die Kontaktöffnung mit einem Material auf Wolframbasis, beispielsweise unter Anwendung von CVD (chemische Dampfabscheidung) gefüllt. Gemäß anderen anschaulichen Ausführungsformen können andere Kontakttechnologien eingesetzt werden, beispielsweise können Kupferpfropfen anstelle von Wolframpfropfen mit einem geeigneten Barrierenmaterial, etwa Tantal und/oder Tantalnitrid, verwendet werden. Wie in 2e gezeigt ist, ist der Hohlraum 218 relativ tief im Hinblick auf die benachbarten Kontaktgebiete 212a der benachbarten Schaltungselemente 210 angeordnet. Folglich stört der Hohlraum 218 die Kontaktlöcher 204 nicht und somit wird der Hohlraum 218 bei der Ausbildung der Kontaktlöcher 204 nicht geöffnet. Somit führt der Hohlraum 218, obwohl er in dem Halbleiterbauelement 200 vorhanden ist, nicht zur Ausbildung eines elektrischen Kurzschlusses zwischen benachbarten Kontaktgebieten 212a von benachbarten Schaltungselementen 210.
Die 3a–3c zeigen eine weitere Ausführungsform eines Fertigungsprozesses für ein Halbleiterbauelement 300. Die in 3a gezeigte Fertigungsphase ist ähnlich zur Fertigungsphase des Halbleiterbauelements 200, das in 2a gezeigt ist, so dass die Details davon nicht wiederholt werden. Das Halbleiterbauelement 200 in 3a unterscheidet sich von dem Halbleiterbauelement 200 in 2a dahingehend, dass kein Silizid in den Kontaktgebieten 211a, 212a gebildet ist, bevor die Schaltungselemente 210 mit der Maskierungsschicht 225 bedeckt werden. Ähnlich zu dem in 2a dargestellten Prozess wird ein Ätzprozess 230 an dem Halbleiterbauelement 200, das in 3a gezeigt ist, ausgeführt, um Material von der Grabenisolation 214 abzutragen.
3b zeigt das Halbleiterbauelement 300 aus 3a, wobei die Maskierungsschicht 225 entfernt ist und wobei die Grabenisolation 214 bis zu einer vorbestimmten Tiefe d in Bezug auf benachbarte Kontaktgebiete 212a benachbarter Schaltungselemente 210 geätzt ist, wodurch eine Vertiefung 231 über der Grabenisolation 214 gebildet wird.
3c zeigt das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, wobei ein Metallsilizid 235 in benachbarten Kontaktgebieten 212a der benachbarten Schaltungselemente 210 gebildet ist. Das Silizid 235 kann so hergestellt werden, wie dies in Bezug auf 2a beschrieben ist.
Da die Vertiefung 231 über der Grabenisolation 214 entfernt wurde, bevor das Kontaktsilizid 235 der Schaltungselemente 210 gebildet wird, kann das Kontaktsilizid 235 auch an den Seitenwänden 231a der Vertiefung 231 gebildet werden. Da auf diese Weise die Fläche des Kontaktsilizids 235 vergrößert wird, kann der Gesamtwiderstand des Schaltungselements 210 verringert werden. Dies ist Vorteilhaft im Hinblick auf die Bauteilgeschwindigkeit und die Leistungsaufnahme des Halbleiterbauelements 300. Nach der in 3c dargestellten Fertigungsphase können die in den 2c–2e gezeigten Schritte an dem Halbleiterbauelement 300, das in 3c gezeigt ist, ausgeführt werden.
Der hierin offenbarte Gegenstand schafft die Möglichkeit, den Abstand zwischen zwei benachbarten Schaltungselementen 210, z. B. den Abstand zwischen zwei benachbarten Gates 211, wie dies beispielhaft in 4a gezeigt ist, noch weiter zu verringern. Die Transistoren der 4a enthalten kein Kontaktgebiet neben den Seitenwandabstandshaltern 232. Vielmehr wird zum elektrischen Kontaktieren der Source- und Draingebiete 212 der Schaltungselemente 210 des Halbleiterbauelements 400 ein Ätzverfahren durchgeführt, um Kontaktlöcher 204 durch die Seitenwandabstandshalter 232 zu den Source-/Draingebieten 212 zu ätzen. Obwohl dies zu sehr dicht liegenden Kontaktlöchern 204 führt, tritt aufgrund der Ausbildung des Hohlraums 218 in dem Zwischenschichtdielektrikums 203 bei einer sehr geringen Tiefe gemäß den hierin offenbarten anschaulichen Ausführungsformen ein elektrischer Kurzschluss nicht auf, selbst in sehr dicht gepackten Halbleiterbauelementen 400, wie sie in den 4a und 4b gezeigt sind. In 4b ist mindestens ein Teil des Hohlraums 218 vertikal auf dem gleichen Niveau wie die Schaltungselemente angeordnet.
Gemäß einer weiteren Ausführungsform, die in 5 gezeigt ist, werden die Geometrie und die Prozessbedingungen für die Herstellung des Zwischenschichtdielektrikums 203 so gewählt, dass der Hohlraum 218 zumindest teilweise vertikal unter den benachbarten Kontaktgebieten 212a der benachbarten Schaltungselemente 210 gebildet wird. Diese Ausführungsform liefert eine sehr sichere und zuverlässige Ausbildung von Kontaktlöchern 204 in dem Zwischenschichtdielektrikum 203, ohne dass die Gefahr besteht, dass ein elektrischer Kurzschluss zwischen den benachbarten Kontaktgebieten 212 der benachbarten Schaltungselemente 210 hervorgerufen wird.
Es gilt also: Der vorliegende Gegenstand hält eine verbesserte Technik bereit, die die Ausbildung von Halbleiterbauelementen ermöglicht, die eine geringere Neigung aufweisen, einen elektrischen Kurzschluss zwischen benachbarten Kontaktgebieten von benachbarten Schaltungselementen zu erzeugen. Es wurde erkannt, dass es schwierig ist, die Ausbildung von Hohlräumen in Spalten zwischen dicht gepackten Schaltungselementen zu vermeiden, insbesondere zwischen dicht gepackten Polygates mit ungünstig geformten Abstandshalterprofilen. Jedoch ist es durch die Anwendung der Prinzipien der vorliegenden Erfindung möglich, das öffnen der Hohlräume in dem Spalt durch ein Kontaktloch zu vermeiden. Der Hohlraum ist sehr tief in dem Zwischenschichtdielektrikum 203 anzuordnen, selbst im Graben einer Grabenisolation, wie dies in einigen anschaulichen Ausführungsformen der Fall ist. Gemäß einigen anschaulichen Ausführungsformen wird der Hohlraum des Spalts sehr tief und nahe an dem abgesenkten STI angeordnet. Gemäß einer Ausführungsform wird nach dem Herstellen eines Kontaktsilizids der STI in den kritischen Gebieten durch nass-chemische oder trocken-chemische Prozesse entfernt. Daher ist das Höheniveau, bei welchem sich der Hohlraum ausbildet, wesentlich tiefer und der Hohlraum kann durch ein Kontaktloch nicht geöffnet werden. Gemäß einer weiteren Ausführungsform wird das Abtragen des STI-Materials in den kritischen Gebieten vor der Herstellung des Silizids ausgeführt. Dies führt zur Ausbildung von einem Kontaktsilizid an den Seitenwänden der Vertiefung über dem STI und somit wird eine gute elektrische Verbindung und ein geringer Wiederstand der Kontaktgebiete des Schaltungselements erreicht. Daher ermöglicht die Erfindung eines großes Aspektverhältnis für den Spalt zwischen benachbarten Schaltungselementen und bietet daher die Möglichkeit, Halbleiterbauelemente im Hinblick auf die Arbeitsgeschwindigkeit, Zuverlässigkeit und Effizienz weiter zu verbessern. Ferner wird die Herstellung vereinfacht und die Kosten werden verringert. Ferner werden Genauigkeit und/oder Präzision des Halbleiterbauelements verbessert.
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für den Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims

Verfahren mit: Bereitstellen eines Halbleiterbauelements mit mindestens zwei Schaltungselementen, wobei die Schaltungselemente Kontaktgebiete aufweisen; Bilden einer Vertiefung zwischen zwei benachbarten Schaltungselementen, wobei die Vertiefung eine vorbestimmte Tiefe in Bezug auf ein Kontaktgebiet der Schaltungselemente aufweist und wobei die Vertiefung durch Entfernen eines Teils einer Grabenisolation gebildet wird, die zwischen den benachbarten Schaltungselementen angeordnet ist, so dass in einem nachfolgend ausgebildeten Zwischenschichtdielektrikum ein Hohlraum oberhalb der Grabenisolation gebildet wird, der von Kontaktlochstrecken beabstandet ist, entlang welchem Kontaktlöcher zum Kontaktieren der Kontaktgebiete der Schaltungselemente durch das Zwischenschichtdielektrikumsmaterial gebildet werden.
Verfahren nach Anspruch 1, wobei die Vertiefung durch selektives Ätzen des Grabenisolation bis zu einer vorbestimmten Tiefe gebildet wird.
Verfahren nach Anspruch 2, das ferner umfasst: Bilden einer Maske über den benachbarten Schaltungselementen vor dem selektiven Ätzen der Grabenisolation, wobei die Maske nur ein selektiv zu ätzendes Gebiet frei lässt.
Verfahren nach Anspruch 1, das umfasst: Bilden der Vertiefung nach dem Bilden eines Kontaktsilizids der Schaltungselemente.
Verfahren nach Anspruch 1, das umfasst: Bilden der Vertiefung vor dem Bilden von Kontaktsilizid der Schaltungselemente.
Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Ätzstoppschicht über den Schaltungselementen und in der Vertiefung; und Füllen eines Raumbereichs über der Vertiefung mit einem dielektrischen Material.
Verfahren nach Anspruch 1, wobei die Schaltungselemente Transistoren sind; und die Vertiefung im wesentlichen senkrecht zu einer Gatelänge der Transistoren gebildet wird.
Verfahren mit: Selektives Ätzen einer Grabenisolation, die zwischen zwei Schaltungselementen angeordnet ist, derart, dass in einem nachfolgend gebildeten Zwischenschichtdielektrikum ein Hohlraum gebildet wird, der von Kontaktlochstrecken beabstandet ist, entlang denen Kontaktlöcher für das Kontaktieren von Kontaktgebieten der Schaltungselemente durch das Zwischenschichtdielektrikumsmaterial gebildet werden.
Verfahren nach Anspruch 8, das umfasst: Selektives Ätzen der Grabenisolation, während die zwei Schaltungselemente mit einer Ätzmaske bedeckt sind.
Verfahren nach Anspruch 8, das ferner umfasst: Bilden der Grabenisolation in einer Halbleiterschicht; und zumindest teilweise Bilden zweier Schaltungselemente in und/oder über der Halbleiterschicht auf gegenüberliegenden Seiten der Grabenisolation vor dem selektiven Ätzen der Grabenisolation.
Verfahren nach Anspruch 8, wobei die Schaltungselemente Transistoren sind.
Verfahren nach Anspruch 11, wobei die Transistoren Kompaktgebiete zum elektrischen Kontaktieren der Transistoren aufweisen und wobei die Grabenisolation selektiv bis zu einer Tiefe unterhalb der Kontaktgebiete geätzt wird.
Halbleiterbauelement mit: zwei Schaltungselementen mit Kontaktgebieten; einer Grabenisolation, die zwischen den Schaltungselementen gebildet ist; einem Zwischenschichtdielektrikum, das über den Schaltungselementen gebildet ist; wobei das Zwischenschichtdielektrikum Kontaktlöcher und einen Hohlraum oberhalb der Grabenisolation aufweist, wobei die Kontaktlöcher die Kontaktgebiete der Schaltungselemente kontaktieren; wobei die Grabenisolation in Bezug auf die Kontaktgebiete derart abgesenkt ist, so dass der in dem Zwischenschichtdielektrikum gebildete Hohlraum von den Kontaktlöchern, die in dem Zwischenschichtdielektrikum gebildet sind, beabstandet ist.
Halbleiterbauelement nach Anspruch 13, wobei zumindest ein Teil des Hohlraums vertikal auf dem gleichen Niveau wie die Schaltungselemente angeordnet ist.
Halbleiterbauelement nach Anspruch 13, wobei zumindest ein Teil des Hohlraums vertikal unter den Kontaktgebieten der Schaltungselemente angeordnet ist.
Halbleiterbauelement nach Anspruch 13, wobei die Kontaktgebiete ein Metallsilizid aufweisen; und die vertiefte Grabenisolation eine Öffnung bildet, die mit dem Zwischenschichtdielektrikum gefüllt; und das Metallsilizid sich entlang der Seitenwände der Öffnung erstreckt.
Halbleiterbauelement nach Anspruch 13, wobei die Kontaktgebiete Metallsilizid aufweisen; die abgesenkte Grabenisolation eine Öffnung erzeugt, die mit dem Zwischenschichtdielektrikum gefüllt ist; und Seitenwände der Öffnung kein Metallsilizid aufweisen.
Halbleiterbauelement nach Anspruch 13, wobei die Schaltungselemente Transistoren sind; und die Vertiefung sich im wesentlichen senkrecht zu einer Gatelänge der Transistoren erstreckt.
Halbleiterbauelement nach Anspruch 13, wobei die Grabenisolation eine flache Grabenisolation ist.