DE10254187A1 - Dekodiereinrichtung mit einem Turbodekodierer und einem RS-Dekodierer in Reihenschaltung und hiermit Durchgeführtes Dekodierverfahren - Google Patents
Dekodiereinrichtung mit einem Turbodekodierer und einem RS-Dekodierer in Reihenschaltung und hiermit Durchgeführtes DekodierverfahrenInfo
- Publication number
- DE10254187A1 DE10254187A1 DE10254187A DE10254187A DE10254187A1 DE 10254187 A1 DE10254187 A1 DE 10254187A1 DE 10254187 A DE10254187 A DE 10254187A DE 10254187 A DE10254187 A DE 10254187A DE 10254187 A1 DE10254187 A1 DE 10254187A1
- Authority
- DE
- Germany
- Prior art keywords
- iterations
- decoder
- decoding
- signal
- turbo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2966—Turbo codes concatenated with another code, e.g. an outer block code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Es werden eine Dekodiereinrichtung mit einem Turbodekodierer und einem RS-Dekodierer in Reihenschaltung sowie ein Verfahren zum Dekodieren mit einer derartigen Dekodiereinrichtung vorgeschlagen. Ein Turbodekodierer dekodiert empfangene Daten eines Kanals und ein RS-Dekodierer führt eine RS-Dekodierung der Turbo-dekodierten Daten durch. Eine Steuerung steuert den Turbodekodierer so, dass dieser eine iterative Turbodekodierung der Daten entsprechend einer Anzahl an Iterationen durchführt, die durch eine gespeicherte Anzahl an Iterationen bestimmt wird und mit Turbodekodierung aufhört, falls ein Fehlerkorrekturbeendigungssignal von dem RS-Dekodierer empfangen wird. Die Steuerung verringert die Anzahl an Iterationen für einen nächsten Rahmen der Daten, falls das Beendigungssignal innerhalb der vorbestimmten Anzahl an Iterationen empfangen wird, und erhöht die Anzahl an Iterationen für einen nächsten Rahmen, wenn das Beendigungssignal nicht innerhalb der vorbestimmten Anzahl an Iterationen empfangen wird. Die Anzahl an Iterationen kann sich innerhalb einer Maximal- und einer Minimalgrenze ändern und kann in speziellen Fällen die Maximalgrenze überschreiten.
Description
- Die vorliegende Anmeldung beansprucht die Priorität der koreanischen Anmeldung Nr. 2002-1813, die am 11. Januar 2002 im koreanischen Amt für gewerblichen Rechtsschutz eingereicht wurde, und deren Offenbarung in die vorliegende Anmeldung durch Bezugnahme eingeschlossen wird.
- Die vorliegende Erfindung betrifft eine Dekodiereinrichtung, bei der ein Turbodekodierer und ein RS-Dekodierer in Reihe geschaltet sind, und insbesondere eine Einrichtung zum Dekodieren eines Signals, mit dem sowohl eine RS-Kodierung als eine Turbokodierung durchgeführt wurde, sowie ein entsprechendes Dekodierverfahren.
- Üblicherweise verwendet zur Korrektur eines Fehlers in einem Kanal ein drahtloses digitales Kommunikationssystem ein Verfahren, bei dem ein Fehlerkorrekturcode bei einem sendenden Endgerät hinzugefügt wird, sowie ein Verfahren, mit welchem der Fehler in einem empfangenen Empfangsgerät korrigiert wird. Eines der hierzu verwendeten Kodierverfahren zur Fehlerkorrektur ist ein Turbocode. Der Turbocode wird bei einem Kanal, für den eine hohe Datenrate gefordert wird, beispielsweise CDMA 2000, der in den USA eingesetzt wird, und W-CDMA verwendet, der in Europa verwendet wird.
- Fig. 1 ist ein Blockschaltbild einer herkömmlichen Dekodiereinrichtung zum Dekodieren eines empfangenen Turbocodes.
- Ein über einen Kanal empfangenes Signal geht durch einen Eingangspuffer 10 und wird einem Turbodekodierer 20 zugeführt. Der Turbodekodierer 20 dekodiert einen Turbocode, durch ein iteratives Dekodierverfahren, und das dekodierte Signal wird an einen Ausgangspuffer 70 übertragen.
- Bei dem Turbocode ändert sich die Fehlerkorrekturkapazität entsprechend der Anzahl an Iterationen des iterativen Dekodiervorgangs. Mit wachsender Anzahl an Iterationen nimmt die Möglichkeit der Fehlerkorrektur zu. Ist die Anzahl an Iterationen zu groß, wird jedoch die Dekodierzeit lang, und nimmt der Energieverbrauch für das Dekodieren zu. Daher stoppt eine Steuerung 40 die iterative Dekodierung, sobald die Fehlerkorrektur über ein bestimmtes Niveau hinaus durchgeführt wurde.
- Zwei herkömmliche Festlegungsverfahren für Kriterien zum Stoppen der iterativen Dekodierung sind nachstehend angegeben.
- Das erste Verfahren besteht darin, die Anzahl an Iterationen vorzugeben, und die iterative Dekodierung zu stoppen, wenn die Anzahl an Iterationen die vorbestimmte Anzahl an Iterationen erreicht. Allerdings kann dieses Verfahren die Dekodierzeit und den Energieverbrauch erhöhen, da es geschehen kann, dass eine unnötige iterative Dekodierung erfolgt, obwohl ein Fehler ausreichend korrigiert wurde.
- Weiterhin besteht bei diesem Verfahren das Problem, dass möglicherweise die gewünschte Fehlerkorrekturleistung nicht erreicht wird, da die iterative Dekodierung gestoppt wurde, obwohl die Fehlerkorrektur nicht beendet ist.
- Das zweite Verfahren besteht darin, einen getrennten Berechner für das LLR (logarithmisches Wahrscheinlichkeitsverhältnis) oder einen Generator 30 für CRC (zyklische Redundanzüberprüfung) einzusetzen, wie dies in Fig. 1 gezeigt ist. Anders ausgedrückt wird bei diesem Verfahren mittels Durchführung der CRC bei dem Signal, das während der iterativen Turbodekodierung dekodiert wurde, oder durch Erzeugung des LLR in Bezug auf die Dekodierergebnisse die Dekodierung gestoppt, wenn festgestellt wird, dass die Fehlerkorrektur fertiggestellt ist, entsprechend dem CRC-Ergebnis, oder wenn der Minimalwert unter den Absolutwerten des LLR höher ist als ein vorbestimmter Schwellenwert.
- Bei dem Verfahren, das die CRC verwendet, müßte jedoch der Turbocode erneut entsprechend dem CRC-Verfahren kodiert werden, was zu einem Datenratenverlust führen kann, und einem nicht korrekten CRC-Ergebnis.
- Weiterhin besteht bei dem Verfahren, welches das LLR verwendet, die Schwierigkeit, einen richtigen Schwellenwert zum Stoppen der Iteration zu bestimmen, und können immer noch Fehler auftreten, obwohl die LLR-Bedingungen erfüllt sind.
- Die Iterationssteuerung des Turbokodierers mit den voranstehend geschilderten Verfahren kann selbst dann eingesetzt werden, wenn die Fehlerkorrektur allein von dem Turbodekodierer durchgeführt wird. Vor kurzem wurde ein neues Fehlerkorrekturverfahren vorgeschlagen, das sowohl einen Turbokodierer als auch einen Reed-Solomon-Dekodierer (RS-Dekodierer) verwendet (US-Patent Nr. 6,298,461), wobei ein Dekodierergebnis eines RS-Dekodierers dazu verwendet wird, die Iteration des Turbokodierers zu steuern, um ein besseres Dekodierergebnis zu erhalten.
- Die vorliegende Erfindung wurde zur Überwindung der voranstehend geschilderten Schwierigkeiten entwickelt, und daher besteht ein Vorteil der vorliegenden Erfindung in der Bereitstellung einer Dekodiereinrichtung, die das unnötige und unzureichende Dekodieren von Signalen verhindert, die mit dem RS-Kodierer und einem Turbokodierer kodiert werden, und welche die Fehlerkorrekturleistung optimiert.
- Zusätzliche Ziele und Vorteile der Erfindung werden teilweise in der nachstehenden Beschreibung erläutert, ergeben sich teilweise aus der Beschreibung, oder werden bei der Umsetzung der Erfindung in die Praxis erkannt.
- Um die voranstehenden und weitere Vorteile der Erfindung zu erzielen weist eine Dekodiereinrichtung gemäß der vorliegenden Erfindung einen ersten Dekodierer auf, der ein Eingangssignal auf eine vorbestimmte erste Art und Weise dekodiert, einen zweiten Dekodierer, der das von dem ersten Dekodierer dekodierte Eingangssignal auf eine vorbestimmte zweite Art und Weise dekodiert, und ein Beendigungssignal ausgibt, wenn eine Fehlerkorrektur durch das Dekodieren auf die zweite Art und Weise beendet ist, sowie eine Steuerung, die den ersten Dekodierer so steuert, dass er eine Dekodierung so häufig durchführt, wie einer vorbestimmten Anzahl an Iterationen entspricht, und das Dekodieren stoppt, wenn das Beendigungssignal in dem zweiten Dekodierer auftritt. Ein Beispiel für den ersten Dekodierer ist hierbei ein Turbokodierer, und ein Beispiel für den zweiten Dekodierer ist ein RS-Dekodierer.
- Die Steuerung verringert die Anzahl an Iterationen, wenn das Beendigungssignal bei dem zweiten Dekodierer deswegen auftaucht, dass die zweite Dekodierung der Turbo-dekodierten Eingangssignale von dem Turbokodierer so häufig erfolgt ist wie die Anzahl an Iterationen, und erhöht die Anzahl an Iterationen, wenn das Beendigungssignal nicht empfangen wird. Daher wird die Dekodierleistung durch adaptive Änderungen der Anzahl an Iterationen entsprechend dem Kanalzustand optimiert.
- Die Steuerung kann die Anzahl an Iterationen innerhalb vorbestimmter minimaler und maximaler Iterationsgrenzen steuern. Die Steuerung stellt einen Minimalwert als Anzahl an Iterationen ein, falls die Anzahl an Iterationen kleiner würde als der Minimalwert, und stellt einen Maximalwert für die Anzahl an Iterationen ein, falls die Anzahl an Iterationen größer würde als dieser Maximalwert. Daher wird die minimale Anzahl an Iterationen für die Turbokodierung sichergestellt, und werden Iterationen, die übermäßig größer als das vorbestimmte Maximum an Iterationen oder kleiner als das vorbestimmte Minimum an Iterationen sind, vermieden, mit Ausnahme spezieller Fälle, die nachstehend erläutert werden.
- Die Dekodiereinrichtung gemäß der vorliegenden Erfindung weist weiterhin einen Eingangspuffer auf, der zeitweilig Eingangsdaten für den Turbodekodierer speichert, sowie einen Ausgangspuffer, der zeitweilig ein Ausgangssignal des RS-Dekodierers speichert. Die Steuerung kann die Anzahl an Iterationen auf einen höheren Wert als den vorbestimmten Maximalwert einstellen, falls der Eingangspuffer verfügbare Speicherkapazitäten aufweist, oder der Ausgangspuffer keine verfügbare Speicherkapazität hat. Dies ermöglicht eine Fehlerkorrektur mit besserer Leistung ohne unnötige zeitliche Verzögerungen.
- Die momentane Anzahl an Iterationen und die vorbestimmten Minimal- und Maximalwerte werden in einem Speicher gespeichert, und die gespeicherte Anzahl an Iterationen wird für einen nächsten Rahmen verwendet.
- Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
- Fig. 1 ein Blockschaltbild einer herkömmlichen Turbodekodiereinrichtung;
- Fig. 2 ein Blockschaltbild einer Dekodiereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung; und
- Fig. 3 ein Flußdiagramm eines Dekodierverfahrens der in Fig. 2 dargestellten Dekodiereinrichtung.
- Nunmehr werden die vorliegenden Ausführungsformen der vorliegenden Erfindung im Einzelnen erläutert, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind, in welchen gleiche Bezugszeichen gleiche Bestandteile bezeichnen.
- Die Dekodiereinrichtung gemäß der vorliegenden Erfindung dekodiert Signale, die von einem RS-Kodierer und einem Turbokodierer kodiert wurden. Anders ausgedrückt weist ein Signalsender einen RS-Kodierer und einen Turbokodierer auf, so dass die zu übertragenden Signale von dem RS-Kodierer so kodiert werden, dass ein Blockcode entsteht, und dann erneut von dem Turbokodierer kodiert werden.
- Fig. 2 ist ein Blockschaltbild der Dekodiereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Die Dekodiereinrichtung weist einen Eingangspuffer 110 auf, einen Turbokodierer 120, einen RS-Dekodierer 150, einen Ausgangspuffer 170, eine Steuerung 140, sowie einen Speicher 180. Der Eingangspuffer 110 speichert temporär die Eingangssignale (Eingangsdaten), und die gespeicherten Signalen werden an den Turbokodierer 120 weitergeleitet. Der Ausgangspuffer 170 speichert temporär Signale (RS-dekodierte Daten), die von dem RS-Dekodierer 150 dekodiert wurden. Der Turbokodierer 120 führt eine iterative Turbokodierung des von dem Eingangspuffer 110 zugeführten Signals durch (der Turbodekodierten Daten).
- Der RS-Dekodierer 150 führt eine RS-Dekodierung des Signals durch, bei dem eine Turbokodierung mit dem Turbokodierer 120 durchgeführt wurde. Wenn eine Fehlerkorrektur durch den RS-Dekodiervorgang bei dem RS-Dekodierer 150 beendet ist, gibt der RS-Dekodierer 150 ein Fehlerkorrekturbeendigungssignal (EC-Beendigungssignal) aus. Falls alle Fehler durch den RS-Dekodierer 150 korrigiert wurden, wird die Fehlerkorrektur durch den Turbokodierer 120 als ausreichend angesehen. Daher wird, falls der RS-Dekodierer 150 das Fehlerkorrekturbeendigungssignal ausgibt, die Fehlerkorrektur als ausreichend angesehen, die von dem Turbodekodierer 120 und dem RS-Dekodierer 150 durchgeführt wurde.
- Der Speicher 180 speichert eine Anzahl an Iterationen des Turbokodierers 120 sowie vorbestimmte maximale und minimale Iterationswerte in Bezug auf die Anzahl an Iterationen. Die Steuerung 140 steuert den Turbodekodierer 120 so, dass der Turbokodierer 120 eine Dekodierung so häufig durchführt, wie der Anzahl an Iterationen entspricht, die in dem Speicher 180 gespeichert ist. Weiterhin aktualisiert die Steuerung 140 die Anzahl an Iterationen, die in dem Speicher 180 gespeichert ist, entsprechend dem Beendigungssignal von dem RS-Dekodierer 150.
- Als nächstes wird das Dekodierverfahren gemäß der vorliegenden Erfindung beschrieben.
- Gemäß Fig. 3 wird das empfangene Signal (der Turbocode) dem Turbodekodierer 120 zugeleitet, nachdem es im Eingangspuffer 110 gespeichert wurde, im Schritt S10. Der Turbokodierer 120 führt eine Turbokodierung bei dem empfangenen Signal im Schritt S20 durch (S20). Der Turbokodierer 120 wird von der Steuerung 140 gesteuert, und die Steuerung 140 steuert den Turbokodierer 120 so, dass die Dekodierung so häufig durchgeführt wird, wie der Anzahl an Iterationen entspricht, die in dem Speicher 180 voreingestellt ist.
- Das Turbo-dekodierte Signal (Turbo-dekodierte Daten) wird dem RS-Dekodierer 150 zugeführt, damit die RS-Dekodierung bei dem Eingangssignal im Schritt 25 durchgeführt werden kann, um RS-dekodierte Daten auszugeben. Der RS-Dekodierer 150 stellt fest, ob die Fehlerkorrektur beendet ist, und gibt das Fehlerkorrekturbeendigungssignal im Schritt S30 aus, falls die Fehlerkorrektur beendet ist. Das Fehlerkorrekturbeendigungssignal wird der Steuerung 140 zugeführt, um die Beendigung der Fehlerkorrektur anzuzeigen.
- Falls die Steuerung 140 das Beendigungssignal empfängt, stellt die Steuerung 140 fest, ob die in dem Speicher 180 gespeicherte Anzahl an Iterationen größer ist als der vorbestimmte Minimalwert, der in dem Speicher gespeichert ist, im Schritt S40. Ist die gespeicherte Anzahl an Iterationen höher als der vorbestimmte Minimalwert, verringert die Steuerung die Anzahl an Iterationen in dem Speicher 180 um Eins, im Schritt S50. Falls die Verkleinerung der Anzahl an Iterationen dazu führen würde, dass die Anzahl an Iterationen kleiner oder gleich dem vorbestimmten Minimalwert im Schritt S40 wird, verringert die Steuerung 140 die Anzahl an Iterationen nicht.
- Falls das Beendigungssignal nicht nach der RS-Dekodierung empfangen wird, so wird angenommen, dass nach der RS-Dekodierung immer noch einige Fehler vorhanden sind. Die Steuerung 140 stellt im Schritt S60 fest, ob die Anzahl an Iterationen größer oder gleich dem vorbestimmten Maximalwert ist, im Schritt S60. Ist die Anzahl an Iterationen nicht größer oder gleich dem vorbestimmten Maximalwert, erhöht die Steuerung 140 die Anzahl an Iterationen in dem Speicher 180 im Schritt S70 um Eins, und steuert den Turbodekodierer 120 so, dass die Turbodekodierung bei einem momentanen Rahmen des empfangenen Signals im Schritt S80 fortgesetzt wird, da die Fehlerkorrektur noch nicht ausreichend fertiggestellt ist. Falls im Schritt S60 die Anzahl an Iterationen größer oder gleich dem vorbestimmten Maximalwert werden würde, falls sie erhöht würde, stellt die Steuerung 140 im Schritt S75 fest, ob überschüssige Kapazität in dem Eingangspuffer 110 vorhanden ist. Ist überschüssige Kapazität in dem Eingangspuffer 110 vorhanden, erhöht die Steuerung die Anzahl an Iterationen im Schritt S78. Ist keine überschüssige Kapazität in dem Eingangspuffer 110 vorhanden, steuert die Steuerung im Schritt S80 den Turbodekodierer 120 so, dass die Turbokodierung beim momentanen Rahmen des empfangenen Signals fortgesetzt wird.
- Die Anzahl an Iterationen, die in den Schritten S50, S70 oder S78 aktualisiert wird, wird als Anzahl an Iterationen des Turbokodierers beim nächsten Rahmen der empfangenen Signale verwendet.
- Ist der Zustand des Kanals gut, über welchen das Signal übertragen wird, sind bei den Daten weniger Fehler vorhanden. Ist der Zustand des Kanals jedoch nicht gut, sind in den empfangenen Signalen mehr Fehler vorhanden. Je mehr Fehler vorhanden sind, desto größer sollte die Anzahl an Iterationen bei der Turbokodierung sein, um eine bessere Fehlerkorrekturfähigkeit zu erzielen. Bei weniger vorhandenen Fehlern kann eine gute Qualität der Fehlerkorrektur mit weniger Iterationen der Turbokodierung erreicht werden.
- Gemäß der vorliegenden Erfindung wird, wie voranstehend erläutert, die Anzahl an Iterationen des Turbokodierers 120 in dem Speicher 180 voreingestellt, und wenn die Fehlerkorrektur durch Dekodieren der Daten so häufig, wie der vorbestimmten Anzahl an Iterationen entspricht, ausreichend ist, so wird der momentane Kanal so angesehen, dass bei ihm eine gute Fehlerkorrektur mit der vorbestimmten Anzahl an Iterationen erzielt werden kann. Daher wird eine um Eins geringere Anzahl an Iterationen für die Turbokodierung beim nächsten Rahmen der Signale versucht. Ist im Gegensatz das Ergebnis der Fehlerkorrektur unzureichend, so werden die Fehler in dem momentanen Kanal so angesehen, dass sie zu schwerwiegend für die Fehlerkorrektur mit der vorbestimmten Anzahl an Iterationen des Turbokodierers sind. Daher wird eine um Eins erhöhte Anzahl an Iterationen für die Turbokodierung beim nächsten Rahmen der Signale versucht.
- Wie aus den Schritten S40 und S50 hervorgeht, nimmt die Anzahl an Iterationen nicht auf unterhalb des vorbestimmten Minimalwerts ab, obwohl der Zustand des momentanen Kanals gut ist. Andererseits nimmt, wie aus den Schritten S60 und S70 hervorgeht, obwohl der Zustand des momentanen Kanals schlecht ist, die Anzahl an Iterationen nicht auf oberhalb des vorbestimmten Maximalwertes zu. Obwohl die Fehlerkorrektur in gewissem Ausmaß unzureichend ist, werden Zeitverzögerungen und Energieverbrauch infolge zu häufiger Iterationen verhindert, und wird eine Anzahl an Iterationen garantiert, die für eine normale Turbokodierung benötigt wird, nämlich so, dass sie innerhalb der vorbestimmten Maximalgrenze und Minimalgrenze liegt.
- Falls der Eingangspuffer 110 eine überschüssige Speicherkapazität aufweist, so kann zugelassen werden, dass die Anzahl an Iterationen auf oberhalb der vorbestimmten Maximalgrenze ansteigt. In diesem Fall tritt das Problem einer Zeitverzögerung infolge zu häufiger Iterationen nicht auf. Dies liegt daran, dass dann, falls im Schritt S75 die Feststellung erfolgt, dass der Eingangspuffer 110 überschüssige Speicherkapazität aufweist, eine Zeitverzögerung des Dekodiervorgangs im allgemeinen nicht auftritt, während ein in dem Eingangspuffer 110 empfangenes Signal zusätzlich gespeichert wird, obwohl eine Verzögerung durch den Dekodiervorgang des Turbodekodierers 120 auftritt. Hat der Eingangspuffer 110 überschüssige Speicherkapazität, kann die Anzahl an Iterationen im Schritt S78 erhöht werden, selbst wenn die Anzahl an Iterationen die vorbestimmte Maximalgrenze überschreitet.
- Falls die Anzahl an Iterationen auf oberhalb der vorbestimmten Maximalgrenze zunimmt, und der Ausgangspuffer 170 keine überschüssige Speicherkapazität aufweist, stellt die durch zu häufige Iterationen hervorgerufene Zeitverzögerung keinen begrenzenden Faktor beim Dekodieren dar. Hat der Ausgangspuffer 170 keine überschüssige Speicherkapazität, so tritt, obwohl ein vollständig Turbo-dekodiertes und RS-dekodiertes Signal an den Ausgangspuffer 170 übertragen wird, eine Zeitverzögerung ohnehin auf, da das vollständig Turbo-dekodierte und RS-dekodierte Signal nicht in dem Ausgangspuffer 170 gespeichert werden kann. Hat daher der Ausgangspuffer 170 keine überschüssige Speicherkapazität, so kann die Leistung der Fehlerkorrektur dadurch verbessert werden, dass die Anzahl an Iterationen erhöht wird, selbst wenn die Anzahl an Iterationen den Maximalwert überschreitet.
- Gemäß der vorliegenden Erfindung wird die Turbodekodierung durch Iterationen entsprechend dem momentanen Kanalzustand adaptiv durch die Beendung der Fehlerkorrektur von dem RS-Dekodierer erzielt. Daher wird die Leistung der Dekodierung verbessert. Die minimale Leistung des Turbokodierers wird durch die vorbestimmte minimale Anzahl an Iterationen sichergestellt, und eine übermäßige Zeitverzögerung wird durch die vorbestimmte maximale Anzahl an Iterationen verhindert.
- Die vorliegende Erfindung wurde bei der voranstehenden Ausführungsform einer Dekodiereinrichtung verdeutlicht, bei welcher ein Turbodekodierer und ein RS-Dekodierer in Reihe geschaltet sind, jedoch läßt sich die vorliegende Erfindung auch bei anderen Dekodiereinrichtungen einsetzen, bei denen ein erster Dekodierer vorgesehen ist, der eine iterative Dekodierung durchführt, sowie ein zweiter Dekodierer, der das Signal von dem ersten Dekodierer dekodiert.
- Zwar wurden einige wenige Ausführungsformen der vorliegenden Erfindung dargestellt und beschrieben, jedoch wissen Fachleute auf diesem Gebiet, dass sich bei diesen Ausführungsformen Änderungen vornehmen lassen, ohne vom Wesen und Umfang der Erfindung abzuweichen, die sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben und von den beigefügten Patentansprüchen umfaßt sein sollen. FIGURENBESCHRIFTUNG Fig. 1
10 Eingangspuffer
20 Turbodekodierer
30 LLC-Berechner, CRC-Untersuchungseinrichtung
40 Steuerung
70 Ausgangspuffer
Fig. 2
110 Eingangspuffer
120 Turbodekodierer
140 Steuerung
150 RS-Dekodierer
170 Ausgangspuffer
180 Speicher
Fig. 3
Y Ja
N Nein
S10 Turbocode empfangen
S20 Turbodekodierung eine festgesetzte Anzahl an Iterationen durchführen
S25 RS-Dekodierung durchführen
S30 Fehlerkorrektur beendet?
S40 Anzahl an Iterationen ≤ einem Minimalwert?
S50 Verringern der Anzahl an Iterationen
S60 Anzahl an Iterationen größer oder gleich Maximalwert?
S70 Anzahl an Iterationen erhöhen
S75 Ist in dem Eingangspuffer überschüssige Kapazität vorhanden?
S78 Anzahl an Iterationen erhöhen
S80 Dekodierung fortsetzen
END Ende
Claims (28)
1. Dekodiereinrichtung, welche aufweist:
einen ersten Dekodierer, der ein Eingangssignal auf eine vorbestimmte erste Art und Weise dekodiert, und ein dekodiertes Ergebnis ausgibt;
einen zweiten Dekodierer, der das dekodierte Ergebnis weiterhin auf eine vorbestimmte zweite Art und Weise dekodiert, und ein Beendigungssignal ausgibt, falls eine Fehlerkorrektur durch den zweiten Dekodierer beendet ist; und
eine Steuerung, die den ersten Dekodierer so steuert, dass er das Dekodieren des Eingangssignals so häufig durchführt, wie einer vorbestimmten Anzahl an Iterationen entspricht, und mit dem Dekodieren des Eingangssignals aufhört, falls der zweite Dekodierer das Beendigungssignal ausgibt.
einen ersten Dekodierer, der ein Eingangssignal auf eine vorbestimmte erste Art und Weise dekodiert, und ein dekodiertes Ergebnis ausgibt;
einen zweiten Dekodierer, der das dekodierte Ergebnis weiterhin auf eine vorbestimmte zweite Art und Weise dekodiert, und ein Beendigungssignal ausgibt, falls eine Fehlerkorrektur durch den zweiten Dekodierer beendet ist; und
eine Steuerung, die den ersten Dekodierer so steuert, dass er das Dekodieren des Eingangssignals so häufig durchführt, wie einer vorbestimmten Anzahl an Iterationen entspricht, und mit dem Dekodieren des Eingangssignals aufhört, falls der zweite Dekodierer das Beendigungssignal ausgibt.
2. Dekodiereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass der erste
Dekodierer ein Turbodekodierer und der zweite Dekodierer
ein RS-Dekodierer ist.
3. Dekodiereinrichtung nach Anspruch 2,
dadurch gekennzeichnet, dass die
Steuerung die Anzahl an Iterationen verringert, wenn das
Beendigungssignal innerhalb einer Anzahl an Iterationen
auftritt, welche der Anzahl an Iterationen entspricht.
4. Dekodiereinrichtung nach Anspruch 3,
dadurch gekennzeichnet, dass die
Steuerung die Anzahl an Iterationen auf einen
vorbestimmten Minimalwert einstellt, falls die Anzahl an
Iterationen infolge der Verringerung kleiner würde als
der vorbestimmte Minimalwert.
5. Dekodiereinrichtung nach Anspruch 2,
dadurch gekennzeichnet, dass die
Steuerung die Anzahl an Iterationen erhöht, falls das
Beendigungssignal nicht innerhalb einer Anzahl an
Iterationen auftritt, welche der Anzahl an Iterationen
entspricht.
6. Dekodiereinrichtung nach Anspruch 5,
dadurch gekennzeichnet, dass die
Steuerung die Anzahl an Iterationen auf einen
vorbestimmten Maximalwert einstellt, falls die Anzahl an
Iterationen infolge der Erhöhung größer würde als der
vorbestimmte Maximalwert.
7. Dekodiereinrichtung nach Anspruch 6,
gekennzeichnet durch:
einen Eingangspuffer, der temporär Eingangsdaten entsprechend dem Eingangssignal zum Turbodekodierer speichert, wobei die Steuerung die Anzahl an Iterationen so einstellt, dass sie größer ist als der vorbestimmte Maximalwert, falls der Eingangspuffer zum Empfang der Eingangsdaten verfügbare Speicherkapazität aufweist.
einen Eingangspuffer, der temporär Eingangsdaten entsprechend dem Eingangssignal zum Turbodekodierer speichert, wobei die Steuerung die Anzahl an Iterationen so einstellt, dass sie größer ist als der vorbestimmte Maximalwert, falls der Eingangspuffer zum Empfang der Eingangsdaten verfügbare Speicherkapazität aufweist.
8. Dekodiereinrichtung nach Anspruch 6,
gekennzeichnet durch:
einen Ausgangspuffer, der temporär ein Ausgabeergebnis des RS-Dekodierers speichert, wobei die Steuerung die Anzahl an Iterationen auf höher als den vorbestimmten Maximalwert einstellt, falls der Ausgangspuffer keine zum Speichern des Ausgabeergebnisses verfügbare Speicherkapazität aufweist.
einen Ausgangspuffer, der temporär ein Ausgabeergebnis des RS-Dekodierers speichert, wobei die Steuerung die Anzahl an Iterationen auf höher als den vorbestimmten Maximalwert einstellt, falls der Ausgangspuffer keine zum Speichern des Ausgabeergebnisses verfügbare Speicherkapazität aufweist.
9. Dekodiereinrichtung nach Anspruch 2,
dadurch gekennzeichnet, dass die
Steuerung den Turbodekodierer so steuert, dass er
zusätzliche Iterationen durchführt, falls das
Beendigungssignal nicht innerhalb einer Anzahl an
Iterationen entsprechend der Anzahl an Iterationen
ausgegeben wird.
10. Dekodiereinrichtung nach Anspruch 2,
gekennzeichnet durch einen Speicher, der
die Anzahl an Iterationen speichert.
11. Dekodierverfahren, mit folgenden Schritten:
erste Dekodierung eines empfangenen Signals so häufig, wie einer vorbestimmten Anzahl an Iterationen entspricht;
zweite Dekodierung des zuerst dekodierten Signals;
Feststellung, ob eine Fehlerkorrektur mit der zweiten Dekodierung beendet ist; und
Stoppen der ersten Dekodierung des Signals, falls die Fehlerkorrektur beendet ist.
erste Dekodierung eines empfangenen Signals so häufig, wie einer vorbestimmten Anzahl an Iterationen entspricht;
zweite Dekodierung des zuerst dekodierten Signals;
Feststellung, ob eine Fehlerkorrektur mit der zweiten Dekodierung beendet ist; und
Stoppen der ersten Dekodierung des Signals, falls die Fehlerkorrektur beendet ist.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, dass die erste
Dekodierung eine Turbodekodierung ist, und die zweite
Dekodierung eine RS-Dekodierung.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, dass die Anzahl
an Iterationen verringert wird, falls die
Fehlerkorrektur beendet ist.
14. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, dass die
Verringerung der Anzahl an Iterationen die Einstellung
eines Minimalwertes als Anzahl an Iterationen umfaßt,
falls die Anzahl an Iterationen als Ergebnis der
Verringerung kleiner würde als der Minimalwert.
15. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, dass die Anzahl
an Iterationen erhöht wird, falls die Fehlerkorrektur
nicht beendet ist.
16. Verfahren nach Anspruch 15,
dadurch gekennzeichnet, dass die
Erhöhung der Anzahl an Iterationen weiterhin die
Einstellung eines Maximalwertes als Anzahl an
Iterationen umfaßt, falls die Anzahl an Iterationen
infolge der Erhöhung größer würde als der Maximalwert.
17. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, dass die
Erhöhung der Anzahl an Iterationen weiterhin die
Einstellung der Anzahl an Iterationen auf höher als den
Maximalwert umfaßt, falls bei einem Eingangspuffer zum
temporären Speichern des empfangenen Signals
Speicherkapazität verfügbar ist.
18. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, dass die
Erhöhung der Anzahl an Iterationen weiterhin die
Einstellung der Anzahl an Iterationen auf höher als den
Maximalwert umfaßt, falls ein Ausgangspuffer zum
temporären Speichern des RS-dekodierten Signals keine
verfügbare Speicherkapazität aufweist.
19. Einrichtung zum Dekodieren von Eingangsdaten, die in
Rahmen angeordnet sind, wobei die Einrichtung aufweist:
einen Turbodekodierer, der iterativ einen momentanen Rahmen der Eingangsdaten entsprechend einer Anzahl an Iterationen dekodiert, und die Iterationen in Reaktion auf ein Beendigungssignal stoppt; und
einen RS-Dekodierer, der die Turbo-dekodierten Daten dekodiert, und das Beendigungssignal ausgibt, falls die Fehlerkorrektur fertig ist.
einen Turbodekodierer, der iterativ einen momentanen Rahmen der Eingangsdaten entsprechend einer Anzahl an Iterationen dekodiert, und die Iterationen in Reaktion auf ein Beendigungssignal stoppt; und
einen RS-Dekodierer, der die Turbo-dekodierten Daten dekodiert, und das Beendigungssignal ausgibt, falls die Fehlerkorrektur fertig ist.
20. Einrichtung nach Anspruch 19,
gekennzeichnet durch:
eine Steuerung, welche die Anzahl an Iterationen für einen nächsten Rahmen der Eingangsdaten verringert, wenn das Beendigungssignal innerhalb der Anzahl an Iterationen ausgegeben wird, die für den momentanen Rahmen festgelegt ist.
eine Steuerung, welche die Anzahl an Iterationen für einen nächsten Rahmen der Eingangsdaten verringert, wenn das Beendigungssignal innerhalb der Anzahl an Iterationen ausgegeben wird, die für den momentanen Rahmen festgelegt ist.
21. Einrichtung nach Anspruch 20,
dadurch gekennzeichnet, dass die
Steuerung die Anzahl an Iterationen für den nächsten
Rahmen der Eingangsdaten auf einen Minimalwert
einstellt, falls die Verringerung der Anzahl an
Iterationen die Anzahl an Iterationen für den nächsten
Rahmen auf eine Anzahl verringern würde, die kleiner ist
als der Minimalwert.
22. Einrichtung nach Anspruch 19,
gekennzeichnet durch:
eine Steuerung, welche die Anzahl an Iterationen für einen nächsten Rahmen der Eingangsdaten erhöht, falls das Beendigungssignal nicht innerhalb der Anzahl an Iterationen ausgegeben wird, die für den momentanen Rahmen festgelegt ist.
eine Steuerung, welche die Anzahl an Iterationen für einen nächsten Rahmen der Eingangsdaten erhöht, falls das Beendigungssignal nicht innerhalb der Anzahl an Iterationen ausgegeben wird, die für den momentanen Rahmen festgelegt ist.
23. Einrichtung nach Anspruch 22,
dadurch gekennzeichnet, dass die
Steuerung die Anzahl an Iterationen für den nächsten
Rahmen der Eingangsdaten auf einen Maximalwert
einstellt, falls die Erhöhung der Anzahl an Iterationen
die Anzahl an Iterationen für den nächsten Rahmen auf
eine Anzahl erhöhen würde, die größer ist als der
Maximalwert.
24. Einrichtung nach Anspruch 22,
dadurch gekennzeichnet, dass die
Steuerung den Turbodekodierer so steuert, dass die
Iteration bei dem momentanen Rahmen fortgesetzt wird,
falls das Beendigungssignal nicht innerhalb der
vorbestimmten Anzahl an Iterationen ausgegeben wird, die
für den momentanen Rahmen festgelegt ist.
25. Einrichtung nach Anspruch 24,
gekennzeichnet durch:
einen Eingangspuffer, der temporär die Eingangsdaten speichert;
wobei die Steuerung die Anzahl an Iterationen für den momentanen Rahmen auf eine Anzahl erhöht, die höher ist als der vorbestimmte Maximalwert, falls bei dem Eingangspuffer überschüssige Speicherkapazität verfügbar ist.
einen Eingangspuffer, der temporär die Eingangsdaten speichert;
wobei die Steuerung die Anzahl an Iterationen für den momentanen Rahmen auf eine Anzahl erhöht, die höher ist als der vorbestimmte Maximalwert, falls bei dem Eingangspuffer überschüssige Speicherkapazität verfügbar ist.
26. Einrichtung nach Anspruch 23,
gekennzeichnet durch:
einen Ausgangspuffer, der die RS-dekodierten Daten temporär speichert;
wobei die Steuerung die Anzahl an Iterationen für den momentanen Rahmen auf eine Anzahl erhöht, die größer ist als der vorbestimmte Maximalwert, falls bei dem Ausgangspuffer keine überschüssige Speicherkapazität verfügbar ist.
einen Ausgangspuffer, der die RS-dekodierten Daten temporär speichert;
wobei die Steuerung die Anzahl an Iterationen für den momentanen Rahmen auf eine Anzahl erhöht, die größer ist als der vorbestimmte Maximalwert, falls bei dem Ausgangspuffer keine überschüssige Speicherkapazität verfügbar ist.
27. Einrichtung nach Anspruch 21,
gekennzeichnet durch:
einen Speicher, der den Minimalwert und einen Wert entsprechend der Anzahl an Iterationen speichert.
einen Speicher, der den Minimalwert und einen Wert entsprechend der Anzahl an Iterationen speichert.
28. Einrichtung nach Anspruch 23,
gekennzeichnet durch:
einen Speicher, der den Maximalwert und einen Wert entsprechend der Anzahl an Iterationen speichert.
einen Speicher, der den Maximalwert und einen Wert entsprechend der Anzahl an Iterationen speichert.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0001813A KR100444571B1 (ko) | 2002-01-11 | 2002-01-11 | 터보디코더와 알에스디코더가 연접된 디코딩장치 및 그의디코딩방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10254187A1 true DE10254187A1 (de) | 2003-07-24 |
Family
ID=19718409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10254187A Ceased DE10254187A1 (de) | 2002-01-11 | 2002-11-20 | Dekodiereinrichtung mit einem Turbodekodierer und einem RS-Dekodierer in Reihenschaltung und hiermit Durchgeführtes Dekodierverfahren |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7222286B2 (de) |
| JP (1) | JP3638930B2 (de) |
| KR (1) | KR100444571B1 (de) |
| CN (1) | CN1290267C (de) |
| DE (1) | DE10254187A1 (de) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1700381B1 (de) * | 2003-12-22 | 2008-07-02 | Koninklijke Philips Electronics N.V. | Siso-decoder mit subblockverarbeitung und auf subblock basierendem stoppkriterium |
| JP2005210238A (ja) * | 2004-01-21 | 2005-08-04 | Nec Corp | ターボ復号装置及びその方法並びにその動作プログラム |
| US20050193320A1 (en) * | 2004-02-09 | 2005-09-01 | President And Fellows Of Harvard College | Methods and apparatus for improving performance of information coding schemes |
| KR20060029495A (ko) * | 2004-10-01 | 2006-04-06 | 삼성전자주식회사 | 리드-솔로몬 부호의 복호 장치 및 방법 |
| US7516389B2 (en) * | 2004-11-04 | 2009-04-07 | Agere Systems Inc. | Concatenated iterative and algebraic coding |
| US7712013B2 (en) * | 2005-03-18 | 2010-05-04 | Intel Corporation | Block decoding methods and apparatus |
| KR100651847B1 (ko) * | 2005-09-05 | 2006-12-01 | 엘지전자 주식회사 | 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법 |
| US8069397B2 (en) * | 2006-07-10 | 2011-11-29 | Broadcom Corporation | Use of ECC with iterative decoding for iterative and non-iterative decoding in a read channel for a disk drive |
| US8065588B2 (en) * | 2007-01-17 | 2011-11-22 | Broadcom Corporation | Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave |
| JP4803057B2 (ja) * | 2007-02-06 | 2011-10-26 | 富士通株式会社 | 誤り訂正符号復号装置 |
| US8332718B2 (en) * | 2007-03-29 | 2012-12-11 | Sirius Xm Radio Inc. | Efficient implementation to perform iterative decoding with large iteration counts |
| KR20090041224A (ko) | 2007-10-23 | 2009-04-28 | 삼성전자주식회사 | 연접 디코더 및 연접 디코딩 방법 |
| CN101442316B (zh) * | 2007-11-21 | 2010-12-15 | 中国科学院微电子研究所 | 动态调整最大迭代次数的低密度奇偶校验码迭代译码方法 |
| KR20090083758A (ko) * | 2008-01-30 | 2009-08-04 | 삼성전자주식회사 | 연접 부호 복호화 방법 및 장치 |
| JP2010011398A (ja) * | 2008-06-30 | 2010-01-14 | Fujitsu Ltd | 反復型の誤り訂正復号器及び、データ復号処理システム |
| US8514984B2 (en) * | 2009-09-02 | 2013-08-20 | Qualcomm Incorporated | Iterative decoding architecture with HARQ combining and soft decision directed channel estimation |
| US8976903B2 (en) * | 2009-09-02 | 2015-03-10 | Qualcomm Incorporated | Unified iterative decoding architecture using joint LLR extraction and a priori probability |
| US8989320B2 (en) * | 2009-09-02 | 2015-03-24 | Qualcomm Incorporated | Hardware simplification of sic-MIMO decoding by use of a single hardware element with channel and noise adaptation for interference cancelled streams |
| US8301987B2 (en) * | 2009-10-29 | 2012-10-30 | Sandisk Il Ltd. | System and method of decoding data with reduced power consumption |
| US8199034B2 (en) * | 2010-04-20 | 2012-06-12 | Qualcomm Incorporated | Method and apparatus for soft symbol determination |
| JP2012244305A (ja) * | 2011-05-17 | 2012-12-10 | Toshiba Corp | メモリコントローラ、半導体メモリ装置、および復号方法 |
| US8781008B2 (en) | 2012-06-20 | 2014-07-15 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
| US8571146B1 (en) | 2012-06-20 | 2013-10-29 | MagnaCom Ltd. | Method and system for corrupt symbol handling for providing high reliability sequences |
| US8982984B2 (en) | 2012-06-20 | 2015-03-17 | MagnaCom Ltd. | Dynamic filter adjustment for highly-spectrally-efficient communications |
| WO2014016677A2 (en) | 2012-06-20 | 2014-01-30 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
| US9088400B2 (en) | 2012-11-14 | 2015-07-21 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US8811548B2 (en) | 2012-11-14 | 2014-08-19 | MagnaCom, Ltd. | Hypotheses generation based on multidimensional slicing |
| US9118519B2 (en) | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
| US8804879B1 (en) | 2013-11-13 | 2014-08-12 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
| JP6335547B2 (ja) * | 2014-02-27 | 2018-05-30 | 三菱電機株式会社 | 復調装置および受信装置 |
| US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
| US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
| US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
| US9966972B1 (en) * | 2014-09-02 | 2018-05-08 | Marvell International Ltd. | Systems and methods for dynamic iteration control in a low-density parity-check (LDPC) decoder |
| US9276619B1 (en) | 2014-12-08 | 2016-03-01 | MagnaCom Ltd. | Dynamic configuration of modulation and demodulation |
| US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
| CN108540142B (zh) * | 2017-03-06 | 2021-11-12 | 瑞昱半导体股份有限公司 | 接收装置及其控制方法 |
| CN111049619A (zh) * | 2018-10-12 | 2020-04-21 | 瑞昱半导体股份有限公司 | 解码装置及解码方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6029264A (en) | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
| CA2474859C (en) * | 1998-04-06 | 2007-06-19 | Nortel Networks Limited | Encoding and decoding methods and apparatus |
| EP1009098A1 (de) | 1998-12-10 | 2000-06-14 | Sony International (Europe) GmbH | Fehlerkorrektur mit Turbokodierung und CRC |
| JP3239870B2 (ja) | 1998-12-28 | 2001-12-17 | 日本電気株式会社 | データ誤り訂正システム |
| DE19940666C2 (de) | 1999-08-27 | 2003-02-20 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Dekodierung von über einen Übertragungskanal übertragenen kanalkodierten Daten |
| JP2001186023A (ja) | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | 通信装置および通信方法 |
| JP4364405B2 (ja) | 2000-06-12 | 2009-11-18 | 三菱電機株式会社 | 通信装置および通信方法 |
| GB2366159B (en) * | 2000-08-10 | 2003-10-08 | Mitel Corp | Combination reed-solomon and turbo coding |
-
2002
- 2002-01-11 KR KR10-2002-0001813A patent/KR100444571B1/ko not_active Expired - Fee Related
- 2002-10-02 US US10/261,444 patent/US7222286B2/en not_active Expired - Lifetime
- 2002-10-24 JP JP2002309858A patent/JP3638930B2/ja not_active Expired - Fee Related
- 2002-11-14 CN CNB02151464XA patent/CN1290267C/zh not_active Expired - Fee Related
- 2002-11-20 DE DE10254187A patent/DE10254187A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CN1431781A (zh) | 2003-07-23 |
| US7222286B2 (en) | 2007-05-22 |
| JP3638930B2 (ja) | 2005-04-13 |
| CN1290267C (zh) | 2006-12-13 |
| KR20030061246A (ko) | 2003-07-18 |
| US20030135809A1 (en) | 2003-07-17 |
| KR100444571B1 (ko) | 2004-08-16 |
| JP2003218706A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10254187A1 (de) | Dekodiereinrichtung mit einem Turbodekodierer und einem RS-Dekodierer in Reihenschaltung und hiermit Durchgeführtes Dekodierverfahren | |
| DE69803994T2 (de) | Verfahren zur übertragung von sprachinaktivität signalen mit reduzierter leistung in einer tdma anordnung | |
| EP1232596A2 (de) | Verfahren zur anpassung der datenrate in einer kommunikationsvorrichtung und entsprechende kommunikationsvorrichtung | |
| DE69735360T3 (de) | Verfahren, system, sender und empfänger zur übertragung von daten | |
| DE19815597B4 (de) | Datenübertragungssystem, mobile Station und Verfahren zum Verringern der Rahmenfehlerrate bei einer in Form von Datenrahmen erfolgenden Datenübertragung | |
| EP1198913B1 (de) | Verfahren zum fehlerschutz eines datenbitstromes | |
| DE602004012417T2 (de) | Dekodierungsvorrichtung und dekodierungsverfahren | |
| DE60030531T2 (de) | Datenübertragungsverfahren, datenübertragungseinrichtung, sendeinrichtung und empfangseinrichtung | |
| DE69617077T2 (de) | Mobile Kommunikationseinrichtung | |
| DE60219572T2 (de) | Verfahren zür Kodierung und Dekodierung von Steuerinformationen in einem drahtlosen Kommunikationssystem | |
| DE69916726T2 (de) | Kodierungsvorrichtung und -Verfahren | |
| EP1249958B1 (de) | Verfahren und Vorrichtung zur adaptiven Turbo Dekodierung mehrerer Funkkanäle unter Bestimmung eines CRC am Ende jeder Iteration | |
| DE10238841A1 (de) | Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen | |
| DE69911847T2 (de) | Verfahren zum Identifizieren von Datenrahmen zur Löschung in einem digitalen Datenübertragungssystem | |
| DE102004026800B4 (de) | Verfahren zum Verändern einer Tiefe einer Interleaver-Vorrichtung oder Deinterleaver-Vorrichtung sowie entsprechende Interleaver-Vorrichtung, Deinterleaver-Vorrichtung und Kommunikationseinrichtung | |
| EP1130788A2 (de) | Verfahren zum Speichern von Pfadmetriken in einem Viterbi-Decodierer | |
| DE3852569T2 (de) | Verfahren und Gerät zur Dekodierung von blockkodierten Daten, beeinträchtigt durch Ersatz, Einfügungen und Verlust von Symbolen. | |
| DE10256462A1 (de) | Vorrichtung und Verfahren zum Minimieren der durch Puncturing verursachten Ausgangsverzögerung | |
| EP1142185B1 (de) | Verfahren und anordnung zur kanalcodierung bzw. decodierung von in rahmen strukturierten informationen | |
| DE19940666C2 (de) | Verfahren und Vorrichtung zur Dekodierung von über einen Übertragungskanal übertragenen kanalkodierten Daten | |
| WO2001026273A1 (de) | Verfahren zur anpassung der datenrate in einer kommunikationsvorrichtung | |
| WO2002082662A1 (de) | Verfahren zur kanalcodierung | |
| DE102018204730B3 (de) | Verfahren zur Übertragung von Daten | |
| DE10328077B3 (de) | Verfahren zur Synchronisation eines Empfängers in einem Mobilfunksystem auf ein Empfangssignal | |
| WO2002056479A1 (de) | Verfahren und anordnung zur codierung bzw. decodierung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |