DE10245575A1

DE10245575A1 - Feldeffekttransistor

Info

Publication number: DE10245575A1
Application number: DE2002145575
Authority: DE
Inventors: Frank Dr. Wirbeleit
Original assignee: Zentrum Mikroelektronik Dresden GmbH
Current assignee: IDT Europe GmbH
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2004-04-15

Abstract

Der Erfindung, die einen Feldeffekttransistor, bestehend aus einem Halbleitersubstrat und zwei Kontaktregionen, die im Vergleich zu dem umgebenden Material eine hohe Ladungsträgerdichte und entgegengesetzt gepolte Ladungsträger aufweisen, und einer Gate-Isolation, die mit einer Gate-Elektrode kontaktiert ist, ein Verfahren zur Herstellung des Feldeffekttransistors und die Verwendung des Feldeffekttransistors in einer Signalwandlerschaltung, in einer Schwellwertschaltung, in einer Oszillatorschaltung und einer Schaltung als stationärer Speicher betrifft, liegt die Aufgabe zugrunde, mit einem Feldeffekttransistor, der über ein, gegenüber den bekannten Feldeffekttransistoren, komplexeres, stabiles Übertragungsverhalten verfügt, die Anwendungsbreite der Feldeffekttransistoren zu erhöhen und den Aufwand bekannter elektronischer Schaltungsanordnungen zu minimieren, wobei die Herstellung dieses Feldeffekttransistors in das bestehende Technologieniveau integrierbar ist. DOLLAR A Dies wird dadurch gelöst, dass unter dem Bereich des Kanals des Feldeffekttransistors eine Dotierinsel als ein im Vergleich zum Bereich des Kanals entgegengesetzt leitfähiges Gebiet mit einer Ladungsträgerdichte in der gleichen Größenordnung wie die Ladungsträgerdichte der hochdotierten Kontaktregionen von den Kontaktregionen getrennt eingebracht wird.

Description

Die Erfindung betrifft einen Feldeffekttransistor, bestehend aus einem Halbleitersubstrat geringer Ladungsträgerdichte und zumindest zwei bis zur Substratoberfläche reichenden Kontaktregionen, die in das Halbleitersubstrat oder in ein wiederum in dieses Halbleitersubstrat dotiertes Gebiet mit vergleichbar geringer Ladungsträgerdichte dotiert sind, wobei die Kontaktregionen, die im Vergleich zu dem umgebenden Material eine hohe Ladungsträgerdichte und zu dem umgebenden Material entgegengesetzt gepolte Ladungsträger aufweisen, mit jeweils einer Elektrode kontaktiert sind und der Zwischenraum zwischen den Kontaktregionen auf der Substratoberseite zur Erzeugung eines in seiner Leitfähigkeit steuerbaren Kanals zwischen den Kontaktregion mit einer Gate-Isolation versehen ist, die mit einer Gate-Elektrode kontaktiert ist.
Die Erfindung betrifft ebenso ein Verfahren zur Herstellung des Feldeffekttransistors, in dem ein Bereich des Halbleitersubstrates in der Größe des Feldeffekttransistors mittels einer Maskierungstechnik und mittels Dotierungsverfahren mit einer Gate-Isolationen und zwei hochdotierten Kontaktregionen versehen wird und durch Aufdampfen und Ätzen einer Metallschicht Verbindungen zwischen diesen hochdotierten Kontaktregionen sowie elektrische Kontakte an diesen sowie an der Gate-Isolation hergestellt werden.
Für die Dotierung selbst sind verschiedene Verfahren bekannt.
Während bei dem Diffundieren ein Gas des Dotierstoffes über das mit der Maske überzogene Halbleitersubstrat strömt und sich an der Substratoberfläche zersetzt, so dass die Dotieratome an den maskenfreien Stellen in das Halbleitersubstrat diffundieren können, werden bei der Implantation die ionisierten Dotieratome zum Halbleitersubstrat beschleunigt und dringen an den maskenfreien Stellen ein. Das Dotierungsprofil wird bei dem Diffundieren über die Dotierstoffkonzentration und die Temperatur sowie bei der Implantation über die Geschwindigkeit der Dotierionen mittels Beschleunigungsspannung und den Ionenstrom gesteuert.
Feldeffekttransistoren sind, je nach Anlage des Kanals in den Ausführungen als Anreicherungs- und Verarmungstyp bekannt. Der Anreicherungstyp weist, unabhängig von der gewählten Form der Dotierung und damit vorhandenen Art der Ladungsträger, ohne Spannung an der Steuerelektrode einen hochohmigen Kanal zwischen den Kontaktregionen auf, da der Kanal durch das undotierte Halbleitersubstrat mit geringer Ladungsträgerdichte bzw. ein implantiertes Gebiet vergleichbarer elektrischer Leitfähigkeit gebildet wird. Mit steigender Steuerspannung sinkt, ab einem bestimmten Schwellwert der Steuerspannung, der Kanalwiderstand. Das elektrische Feld, das sich an der Steuerelektrode aufbaut, bewirkt die Verschiebung der Minoritätsladungsträger in der Raumladungszone unter der Gate-Isolation und zwischen den Kontaktregionen, bis deren Konzentration die Konzentration der Majoritätsladungsträger übersteigt und ein Stromfluss in dem Kanal zwischen den beiden Kontaktregionen einsetzt. Die Übertragungskennlinie, die den Stromfluss zwischen den Elektroden, welche an den beiden hochdotierten Kontaktregionen angeschlossen sind, über den Kanal in Abhängigkeit von der Steuerspannung darstellt, ist ab der Schwellspannung nahezu eine gleichmäßig ansteigende Gerade.
Im Verarmungstyp ist der Kanal analog den Kontaktregionen dotiert, so dass in dem Kanal ohne Steuerspannung ein definierter, von 0 verschiedener Stromfluss zu messen ist, der mit zu nehmender Steuerspannung bis zu einer bestimmten Wert stetig sinkt, da infolge des elektrischen Feldes an der Steuerelektrode Ladungsträgerverschiebungen im Halbleitersubstrat erfolgen, die die Leitfähigkeit im Kanal herabsetzen. Die Übertragungskennlinie ist eine nahezu gleichmäßig abfallende Gerade.
Unabhängig von der Ausführung des Feldeffekttransistors ist auf Grund dieser Übertragungskennlinien durch ihn als digitales Schaltelement in integrierten Schaltungen stets nur ein Schaltungszustand zu realisieren, so dass für jeden weiteren Schaltungszustand ein weiterer Transistor notwendig ist. Diese Tatsache wirkt sich sehr nachteilig auf die Größe und Taktzeiten der integrierten Schaltungen, vor allem bei komplizierten Schaltungen aus.
Komplexere Schaltzustände infolge unsteter Übertragungskennlinien sind bei Feldeffekttransistoren und ähnlich aufgebauten, auf der Basis von Gallium/Arsen-Strukturen arbeitenden Transistoren bekannt, die mit Ladungsträgerschichten im Bereich einiger Nanometer arbeiten und die Wechselwirkungen von Kernund Elektronenspins in diesen Nanostrukturen ausnutzen. Derartige Quanten- oder Spintransistoren arbeiten nur bei tiefen Temperaturen und stellen sehr hohe Anforderungen an die Reinheit und Regelmäßigkeit der Schichtstrukturen, was erheblichen technologischen Aufwand bedingt. Ein weiterer Nachteil dieser Transistoren ist die Störanfälligkeit des Übertragungsverhaltens gegenüber äußeren Einflüssen.
Der Erfindung liegt demzufolge die Aufgabe zugrunde, mit einem Feldeffekttransistor, der über ein, gegenüber den bekannten Feldeffekttransistoren, komplexeres, stabiles Übertragungsverhalten verfügt, die Anwendungsbreite der Feldeffekttransistoren zu erhöhen und den Aufwand bekannter elektronischer Schaltungsanordnungen zu minimieren, wobei die Herstellung dieses Feldeffekttransistors in das bestehende Technologieniveau integrierbar ist.
Anordnungsseitig wird die Aufgabe erfindungsgemäß dadurch gelöst, dass unter dem Bereich des Kanals des Feldeffekttransistors eine Dotierinsel als ein im Vergleich zum Bereich des Kanals entgegengesetzt leitfähiges Gebiet, von den Kontaktregionen getrennt angeordnet ist.
Dieser Feldeffekttransistor verhält sich bei dem Anlegen einer kleinen Steuerspannung an die Steuerelektrode zunächst wie ein Feldeffekttransistor ohne Dotierinsel, d.h. der Stromfluss im Kanal steigt ab einer Schwellspannung mit zunehmender Steuerspannung stetig an. Ab einem bestimmten Betrag der Steuerspannung erhöht sich der Kanalwiderstand im Kanal, da unter Einfluss des elektrischen Feldes in der Dotierinsel Ladungsträgerverschiebungen stattfinden, die wiederum die Ladungsträgerverteilung im Kanal beeinflusst und gemeinsam mit dem elektrischen Feld der Steuerelektrode die elektrische Leitfähigkeit im Kanal herabsetzt. In diesem Abschnitt weist die Übertragungskennlinie einen annähernd geradlinigen Abfall der Stromstärke mit zunehmender Steuerspannung auf. Erst durch eine weiter ansteigende Steuerspannung können Ladungsträger aus dem Bereich unterhalb der Dotierinsel zum Anstieg des Stromflusses zwischen den Kontaktregionen beitragen, indem durch die Ladungsträgerverschiebung in der Dotierinsel die Ladungsträgerverteilung auch in diesem Bereich beeinflusst und die elektrische Leitfähigkeit erhöht wird. Somit geht der Feldeffekttransistor wieder in das bekannte Übertragungsverhalten über. Eine derartige Übertragungskennlinie mit wechselndem positivem und negativem Anstieg tritt mit Vorhandensein der Dotierinsel sowohl bei den bekannten Anreicherungs- als auch Verarmungstypen auf, wobei Anstieg und Abfall der Stromstärke sich im Vergleich der beiden Feldeffekttransistortypen unabhängig von der Art der Dotierung gegensätzlich verhalten. Sie ermöglicht die Realisierung mehrerer Schaltzustände durch einen Transistor.
In einer weiteren Ausgestaltung der Erfindung ist zumindest eine weitere Dotierinsel vorhanden, so dass die Dotierinseln unter dem Kanalbereich und untereinander liegend, voneinander so wie von den Kontaktregionen getrennt angeordnet sind.
Bei niedrigeren Steuerspannungen ist das beschriebene Übertragungsverhalten zu beobachten, wie es durch das Vorhandensein einer Dotierinsel auftritt. Mit kontinuierlich steigender Steuerspannung setzt sich die beschriebene Übertragungskennlinie des erfindungsgemäßen Feldeffekttransistors periodisch fort, da unterhalb der weiteren Dotierinsel durch die dargestellten Ladungsträgerverschiebung der Kanal erneut ausgeweitet wird. Das Schaltverhalten eines derartigen Feldeffekttransistors ähnelt dem der beschriebenen Quantentransistoren.
Ebenso kann in einer weiteren Ausführung der Erfindung durch zumindest eine weitere Dotierinsel, die in der Umgebung der vorhandenen Dotierinsel angeordnet ist, eine komplexere Übertragungskennlinie und damit detailliertes Schaltverhalten bewirkt werden. Somit können komplizierte elektronische Schaltungen mit weniger Schaltungsaufwand realisiert und neue Schaltungsprinzipien erschlossen werden.
Verfahrensseitig wird die Aufgabe erfindungsgemäß dadurch gelöst, dass mit den benannten Dotierungsverfahren nach der Dotierung des Halbleitersubstrats und vor jeder weiteren Dotierung die Dotierung einer Dotierinsel erfolgt, die unterhalb des Bereichs des Kanals liegt. Der besondere Vorteil der Erfindung ist darin begründet, dass die nachfolgende Dotierung der Kontaktregionen sowie andere Kanaldotierungen zur allseitigen Einengung der Dotierinsel und somit zur elektrischen Isolierung von den späteren Kontaktregionen führen. Dadurch weist die Dotierinsel eine kleinere Abmessung als der Zwischenraum zwischen den Kontaktregionen auf, ohne dass in der Geometrie des Herstellungsprozesses kleinere Abstände realisiert werden müssen. Des Weiteren kann die Dotierinsel mit den bekannten Verfahren für die Dotierung in tieferen Ebenen, insbesondere der Implantation, erzeugt werden.
Da die Trennung der Dotierinsel nicht durch veränderte Geomet rien der zu dotierenden Gebiete, sondern durch Einengung der Dotierinseln infolge der anschließenden Dotierungen im Prozessablauf selbst erfolgt, wird in einer besonders vorteilhaften Ausführung der Erfindung für die Bildung der Dotierfenster an den zur Dotierung der Dotierinseln vorgesehenen Bereichen eine der Masken oder deren inverse Maske verwendet, die zur Herstellung der Feldeffekttransistoren erforderlich sind. Welche der Masken verwendet werden kann, ist abhängig vom Typ des Feldeffekttransistors, jedoch können beide Masken mit der für die Gate-Isolierung hergestellten Schablone mittels der bekannten Maskierungstechnik erzeugt werden.
In einer weiteren Gestaltung der Erfindung erfolgt die Dotierung der Dotierinsel und weiterer Dotierinseln durch Implantation mit veränderlichem Implantationswinkel bezüglich der Substratoberfläche. Die Änderung des Implantationswinkels in diskreten Schritten führt zur Erzeugung jeweils einer weiteren Dotierinsel, wobei sich alle so erzeugten Dotierinseln in einer parallel zur Substratoberfläche liegenden Ebene befinden.
Ebenso stellt die Dotierung der Dotierinsel und weiterer Dotierinseln durch Implantation mit veränderlicher Implantationsenergie eine weitere Gestaltung der Erfindung dar. Die diskrete Variation dieses Prozessparameters führt zu mindestens einer weiteren Dotierinsel, die unterhalb der ersten Dotierinsel liegt. Der Abstand der Dotierinseln ist durch den Sprung der Implantationsenergie bestimmt.
In einer vorteilhaften Ausgestaltung der Erfindung wird die Dotierinsel durch zwei nacheinander folgende Implantationen derart ausgeführt, dass die erste Implantation mit einem Winkel größer als 0 Grad und kleiner als 90 Grad, gemessen zur Substratoberfläche, und die zweite Implantation spiegelbildlich zur ersten Implantation, bezogen auf das Lot zur Substratoberfläche als Spiegelachse, durchgeführt wird. Damit wird eine weitere Einengung der Dotierinsel bewirkt, was deren elektrische Isolation verstärkt. Diese Einengung der Dotierinseln ist besonders für die benannte Dotierung mehrerer Dotierinseln neben- oder untereinander von Bedeutung.
Die Aufgabe wird erfindungsgemäß auch durch eine Verwendung des erfindungsgemäßen Feldeffekttransistors in einer Signalwandlerschaltung gelöst, wobei die Gate-Elektrode den Eingang der Signalwandlerschaltung und Source einen Betriebsspannungseingang bildet und Drain auf Masse gelegt ist. Entsprechend der beschriebenen Übertragungskennlinie wird ein linear ansteigendes Eingangssignal in ein Dreiecksignal transformiert, das für nachfolgende Schaltungen zur Verfügung steht.
Die Aufgabe wird weiterhin durch eine Verwendung des erfindungsgemäßen Feldeffekttransistors in einer Schwellwertschaltung gelöst, in der die Gate-Elektrode den Eingang der Schwellwertschaltung und Source einen Betriebsspannungseingang bildet und Drain zum einen über einen ersten Widerstand an Masse und zum anderen an einem ersten logischen Eingang einer konjunktiv oder negiert konjunktiv verknüpfenden Logikschaltung liegt, deren zweiter logischer Eingang der Eingang für eine Referenzspannung und deren Ausgang der Ausgang der Schwellwertschaltung ist.
Die logisch verknüpfende Schaltung erzeugt am Ausgang einen High- bzw. im Falle der Invertierung einen Low-Zustand, wenn am ersten logischen Eingang ab einer Schwellspannung ein High-Zustand erkannt wird, da der zweite logische Eingang durch die entsprechend bemessene Referenzspannung auf High liegt. In vorteilhafter Weise ist hierbei der erste Widerstand so eingestellt, dass die über ihn abfallende Spannung bei dem Wert des Source-Drain-Stromes I_DS von I_S der Schwellspannung entspricht. Da I_S dem ersten Umkehrpunkt in der Übertragungskennlinie entspricht, führt sowohl ein weiterer Anstieg als auch ein Abfall der Gate-Source-Spannung U_GS zum Abfall des Source-Drain-Stromes I_DS und damit zu einem Abfall der Spannung am ersten Widerstand unter die Schwellspannung. Damit wird am logischen Ausgang der Schwellwertschaltung mit der benannten Einstellung des ersten Widerstandes genau bei der Spannung V_S und nicht, wie in den bekannten Schwellwertschaltungen bei der Spannung gleich oder größer V_S ein High-Signal erzeugt. Wird dagegen der erste Widerstand so eingestellt, dass die über ihn abfallende Spannung V_Tor kleiner als V_S ist, so wird am logischen Ausgang solange ein High-Zustand erzeugt, solange der Source-Drain-Strom I_DS größer als I_Tor ist, wodurch die Erzeugung eines Torimpulses für nachfolgende Schaltungen möglich ist.
Die erfindungsgemäße Aufgabenstellung wird auch durch eine Verwendung eines erfindungsgemäßen Feldeffekttransistors in einer Oszillatorschaltung gelöst, in der die Gate-Elektrode den Eingang der Oszillatorschaltung bildet, Drain auf Masse gelegt ist sowie Source zum einen einen Betriebsspannungseingang bildet, zum zweiten auf das Gate rückgekoppelt ist und zum dritten den Ausgang der Oszillatorschaltung bildet.
Die Rückkopplung bewirkt ein selbständiges Einschwingen einer derartigen Oszillatorschaltung um die Spannung V_S, indem mit anfänglich steigender Gate-Source-Spannung U_GS und damit steigendem Source-Drain-Strom I_DS die Rückkopplung auf Gate eine weitere Erhöhung von U_GS über V_S hinaus bewirkt, wodurch wiederum I_DS entsprechend des Kennlinienverlaufs deutlich abfällt. Das führt erneut über die Rückkopplung zum Abfall von U_GS und somit dem Anstieg von I_DS und so zu einer periodischen Fortsetzung des Übertragungsverhaltens im Spannungsbereich um V_S.
Schließlich wird die erfindungsgemäße Aufgabenstellung durch eine Verwendung des erfindungsgemäßen Feldeffekttransistors in einer statischen Speicherzelle gelöst, in der die Gate-Elektrode den Eingang der Speicherzelle und Source einen Betriebsspannungseingang bildet und Drain über einen zweiten Widerstand an Masse liegt und mit dem Eingang Gate verbunden ist.
Ist der zweite Widerstand so eingestellt, dass die über ihn abfallende Spannung im Bereich zwischen V_T und V_H liegt, den Ga te-Source-Spannungswerten bei der I_DS Null ist und im weiteren Verlauf einen Minimalwert einnimmt, führt die Verbindung von Drain mit Gate in dieser Schaltungsausführung dazu, dass nach der Initialisierung mit einer Gate-Source-Spannung größer V_T zum Nachführen der Spannung U_GS führt, bis V_S erreicht ist. Der folgende Abfall von I_DS führt wiederum zum Abfall von U_GS, wodurch sich nach einer bestimmten Zeit ein Gleichgewichtszustand bei V_S einstellt, ohne dass am Gate eine Spannung anliegt. Dieser Speicherzustand wird erst durch Anlegen einer Spannung am Gate, die kleiner V_T ist, gelöscht. Der über den zweiten Widerstand im Speicherzustand fließende Strom kann deutlich unter dem Wert der üblichen stationären Speicher liegen.
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. In den zugehörigen Zeichnungen zeigt
1 den Querschnitt eines schematisch dargestellten Feldeffekttransistors des Anreicherungstyps,
2 die prinzipielle Darstellung einer Übertragungskennlinie eines Feldeffekttransistors nach 1,
3 das Halbleitersubstrat zur Herstellung des Feldeffekttransistors nach 1,
4 die Implantation eines thermisch ausgeheilten Wannenprofiles im Halbleitersubstrat nach 3,
5 das dotierte Halbleitersubstrat nach 4 mit der Hartmaske zur Dotierinselimplantation,
6 das Halbleitersubstrat nach 4 mit implantierter Dotierinsel und Oxidschicht,
7 das Halbleitersubstrat nach 6 mit der elektrisch getrennten Gate-Elektrode
8 das Halbleitersubstrat nach 7 mit den implantierten Kontaktregionen,
9 das Halbleitersubstrat nach 8 mit seitlicher Gate-Isolation,
10 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als Signalwandler,
11 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als Schwellwertschalter,
12 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als Oszillator und
13 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als statischer Speicher.
Wie in 1 dargestellt weist der Feldeffekttransistor ein schwach dotiertes p-leitendes Halbleitersubstrat, im Folgenden Bulk 1 genannt, auf, in das oberflächlich zwei hochdotierte nleitende Kontaktregionen, im Folgenden Source 2 und Drain 3 genannt, dotiert wurden. Der Zwischenraum zwischen Source 2 und Drain 3 wird durch die Steuerelektrode, im Folgenden Gate-Elektrode 4 genannt, durch eine Halbleiteroxidschicht, im Folgenden Gate-Isolation 5 genannt, elektrisch isoliert abgedeckt. Unter der Gate-Elektrode 4, in einer Ebene unterhalb von Source 2 und Drain 3 weist der Feldeffekttransistor eine nlietende Dotierinsel 6 auf, die ein im Vergleich zur umgebenden Dotierung entgegengesetzt leitfähiges Gebiet mit im Vergleich zu Source- und Draindotierung vergleichbarer Dotierkonzentration darstellt. Source 2 und Drain 3 ist von der Dotierinsel 6 auf Grund deren Größe durch ein p-leitendes Gebiet des Bulks 1 elektrisch isoliert. Gate-Elektrode 4, Source 2 und Drain 3 sind durch Aluminiumkontakte 7 elektrische kontaktiert. Im Betrieb ist Source 2 mit dem Substrat verbunden und liegt am Minuspol, während Drain 3 über einen Arbeitswiderstand mit dem Pluspol einer Spannungsquelle verbunden ist. Liegt an der Gate-Elektrode 4 keine Steuerspannung an, fliest kein Strom zwischen Source 2 und Drain 3. Mit steigender positiver Steuerspannung tritt auf Grund der geringen Dicke der Gate-Isolation 5 an der Gate-Elektrode 4 bereits bei kleinen Spannungswerten eine hohe elektrische Feldstärke an der Oberfläche des Substrates auf. Das führt im p-leitenden Substrat zur Verschiebung der Elektronen an die Oberfläche bis deren Konzentration die Konzentration der Fehlstellen überschreitet, so dass unter der Gate-Isolation 5 ein dünner n-leitender Kanal 8 entsteht und der Stromfluss einsetzt. Unter Einfluss des elektrischen Feldes finden ab einer bestimmten Steuerspannung in der Dotierinsel 6 ebenfalls Ladungsträgerverschiebungen statt, die wiederum die Ladungsträgerverteilung im Kanal 8 beeinflusst und gemeinsam mit dem elektrischen Feld der Gate-Elektrode 4 die elektrische Leitfähigkeit im Kanal 8 herabsetzt. Mit weiter steigender Steuerspannung entsteht unter der Dotierinsel 6 ebenso wie unter der Gate-Isolation 5 ein n-leitender Kanal 8, der zum erneuten Anstieg des Stromflusses führt, so dass das Übertragungsverhalten erneut dem eines bekannten Feldeffekttransistors des Anreicherungstyps entspricht.
Der in 1 dargestellte und beschriebene Feldeffekttransistor wird integriert in die elektronische Schaltung gemeinsam mit den anderen Bauteilen aus einem, wie in 3 dargestellten, schwach p-dotierten Silizium-Halbleitersubstrat hergestellt.
In 4 ist das Halbleitersubstrat nach einer Implantation eines oberflächennahen, aber vergleichsweise tiefen Profiles mit im Vergleich zum Halbleitersubstrat höherer Dotierkonzentration, der Wannenimplantation, und anschließender thermischer Ausheilungsprozesse des Wannenprofiles dargestellt. Infolge der thermischen Prozesse wird auf der Oberfläche des Substrats eine nicht näher dargestellte parasitäre Oxidschicht gebildet, die im folgenden Prozessablauf wieder entfernt und durch eine Oxidschicht 9 ersetzt wird, die als Gate-Isolation 5 ersetzt wird.
5 stellt das derart implantierte Halbleitersubstrat, der Bulk 1, mit der Oxidschicht 9 dar, nachdem mittels einer Maskiertechnik eine Hartmaske 10 aufgetragen und in dem Bereich der Gate-Elektrode 4 ein Fenster erzeugt wurde, durch das in einer Ebene unterhalb der zukünftigen Source- und Draindotierung eine n-leitende Dotierinsel 6 implantiert wird, die der Ausdehnung des Maskenfensters 11 entspricht.
In 6 ist die anschließend mit den bekannten Implantations verfahren erzeugte Dotierinsel 6 im Bereich und in der Größe der späteren Gate-Elektrode 4 nach der Entfernung der Hartmaske 10 mittels eines nicht näher beschriebenen Verfahrens und nach einer thermischen Aktivierung der Dotanden der Dotierinsel 6 zu sehen, nachdem die in der Transistortechnologie typischen flachen Kanalimplantationen ausgeführt wurden.
Auf die vorhandene Oxidschicht 9 des Bulks 1 wird, wie in 7 ersichtlich, durch geeignete, nicht näher beschriebene Abscheideverfahren ein Polysilizium aufgetragen, das mittels erneuter Maskierungsschritte derart strukturiert wird, dass die Gate-Elektrode 4 und die Implantationsfenster 12 für die nachfolgende Implantation von Source 2 und Drain 3 gebildet sind.
Die in 8 dargestellte Implantation der Gebiete von Source 2 und Drain 3 führt deutlich sichtbar zu der beschriebenen Eingrenzung der Dotierinsel 6 infolge der weiteren Implantationsprozesse.
Abschließend wird, wie in 9 zu sehen, die Gate-Elektrode 4 seitlich zu Source und Drain hin isoliert 13, damit gleichzeitig deren Kontaktfenster 14 erzeugt und beide Kontaktregionen 2, 3 abschließend implantiert sowie thermisch aktiviert. Diese erneute Implantation führt zur weiteren allseitigen Einengung und damit zur elektrischen Trennung der Dotierinsel 6 gegen Source 2 und Drain 3. Durch das anschließende, nicht näher beschriebene Aufbringen von Aluminiumkontakten 7 ist die elektrische Kontaktierung von Source 2, Drain 3 und Gate-Elektrode 4 vorbereitet und deren Verbindung entsprechend der integrierten Schaltung hergestellt.
10 stellt die Verwendung des Feldeffekttransistors 15 in einer Signalwandlerschaltung dar, wobei die Gate-Elektrode 4 den Eingang 16 der Signalwandlerschaltung und Source 2 einen Betriebsspannungseingang 17 bildet und Drain 3 auf Masse gelegt ist. Wie in 2 dargestellt führt eine gleichmäßig ansteigende Gate-Source-Spannung U_GS zu einer anfangs gleichmäßig an steigenden Ausgangsspannung, die ab der Steuerspannung Vs wieder gleichmäßig abfällt, so dass ein linear ansteigendes Eingangssignal in ein Dreiecksignal transformiert und für nachfolgende Schaltungen zur Verfügung steht.
Die erfindungsgemäße Verwendung des erfindungsgemäßen Feldeffekttransistors 15 in einer Schwellwertschaltung wird in 11 dargestellt. In dieser Schwellwertschaltung bildet die Gate-Elektrode 4 den Eingang 16 der Schwellwertschaltung und Source 2 einen Betriebsspannungseingang 17. Drain 3 liegt zum einen über einen ersten Widerstand 19 an Masse und zum anderen an einem ersten logischen Eingang 20 einer konjunktiv oder negiert konjunktiv verknüpfenden Logikschaltung 21, deren zweiter logischer Eingang 22 der Eingang für eine Referenzspannung und deren Ausgang der Ausgang 18 der Schwellwertschaltung ist. Wird der zweite logische Eingang 22 durch eine entsprechend bemessene Referenzspannung auf High gesetzt, erzeugt die logisch verknüpfende Schaltung 21 am Ausgang 18 einen High- bzw. im Falle der Invertierung einen Low-Zustand, wenn am ersten logischen Eingang 20 ab einer Schwellspannung ein High-Zustand erkannt wird. In vorteilhafter Weise ist hierbei der erste Widerstand 19 so eingestellt, dass gemäß der in 2 dargestellten Übertragungskennlinie die über ihn abfallende Spannung bei dem Source-Drain-Stromwert I_S der Schwellspannung entspricht. Da I_S dem ersten Umkehrpunkt in der Übertragungskennlinie entspricht, führt sowohl ein weiterer Anstieg der Gate-Source-Spannung Ucs als auch deren Abfall zum Absinken des Source-Drain-Stromes I_DS und damit zu einem Abfall der Spannung am ersten Widerstand 19 unter die Schwellspannung. Damit wird am logischen Ausgang 18 der Schwellwertschaltung genau bei der Spannung V_S und nicht, wie in den bekannten Schwellwertschaltungen bei der Spannung gleich oder größer V_S ein High-Signal erzeugt. Wird dagegen der erste Widerstand 19 so eingestellt, dass die über ihn abfallende Spannung V_Tor über V_S hinaus ansteigt, so wird am logischen Ausgang 18 ein High-Zustand erzeugt, so lange der Source-Drain-Strom I_DS ausreicht, um einen High-Zustand am ersten logischen Eingang 20 zu erzeugen, wodurch die Erzeugung eines Torimpulses für nachfolgende Schaltungen möglich ist.
In 12 wird eine Oszillatorschaltung, den erfindungsgemäßen Feldeffekttransistor 15 enthaltend, dargestellt. Hierin bildet die Gate-Elektrode 4 den Eingang 16 der Oszillatorschaltung, ist Drain 3 auf Masse gelegt und stellt Source 2 zum einen einen Betriebsspannungseingang 17 dar, ist zum zweiten auf die Gate-Elektrode 4 rückgekoppelt und bildet zum dritten den Ausgang 18 der Oszillatorschaltung. Die Rückkopplung bewirkt ein selbständiges Einschwingen der Oszillatorschaltung um die Spannung V_S, indem mit anfänglich steigender Gate-Source-Spannung U_GS und damit steigendem Source-Drain-Strom I_DS die Rückkopplung auf die Gate-Elektrode 4 eine weitere Erhöhung von U_GS über V_S hinaus bewirkt, wodurch wiederum I_DS entsprechend des Übertragungskennlinienverlaufs in 2 deutlich abfällt. Das führt erneut über die Rückkopplung zum Abfall von U_GS und somit dem Anstieg von I_DS und so zu einer periodischen Fortsetzung des Übertragungsverhaltens im Spannungsbereich um V_S.
13 stellt eine weitere Verwendung des erfindungsgemäßen Feldeffekttransistors 15 als statischen Speicher dar. In dieser Schaltung ist Drain 3 mit der Gate-Elektrode 4 verbunden, die als Eingang 16 der Speicherzelle fungiert, und liegt über einen zweiten Widerstand 23 an Masse während Source 2 einen Betriebsspannungseingang 17 bildet. Ist dieser zweite Widerstand 23 so eingestellt, dass die über ihn abfallende Spannung im Bereich der in 2 dargestellten Übertragungskennlinie zwischen V_T und V_H liegt, führt die Verbindung von Drain 3 mit der Gate-Elektrode 4 dazu, dass nach der Initialisierung mit einer Gate-Source-Spannung, die größer V_T ist, zum Nachführen der Spannung U_GS bis V_S erreicht ist. Der folgende Abfall von I_DS führt wiederum zum Abfall von U_GS, wodurch sich nach einer bestimmten Zeit ein Gleichgewichtszustand bei V_S einstellt, ohne dass an der Gate-Elektrode 4 eine Spannung anliegt. Dieser Speicherzustand wird erst durch Anlegen einer Spannung am Gate, die kleiner V_T ist, gelöscht.

1: Bulk
2: Source
3: Drain
4: Gate-Elektrode
5: Gate-Isolation
6: Dotierinsel
7: Aluminiumkontakte
8: Kanal
9: Oxidschicht
10: Hartmaske
11: Maskenfenster
12: Implantationsfenster von Source und Drain
13: seitliche Isolation der Gate-Elektrode
14: Kontaktfenster
15: Feldeffekttransistor
16: Eingang
17: Betriebsspannungseingang
18: Ausgang
19: erster Widerstand
20: erster logischer Eingang
21: verknüpfende Logikschaltung
22: zweiter logischer Eingang
23: zweiter Widerstand

Claims

Feldeffekttransistor, bestehend aus einem Halbleitersubstrat geringer Ladungsträgerdichte und zumindest zwei bis zur Substratoberfläche reichenden Kontaktregionen, die in das Halbleitersubstrat oder in ein wiederum in dieses Halbleitersubstrat dotiertes Gebiet mit vergleichbar geringer Ladungsträgerdichte dotiert sind, wobei die Kontaktregionen, die im Vergleich zu dem umgebenden Material eine hohe Ladungsträgerdichte und zu dem umgebenden Material entgegengesetzt gepolte Ladungsträger aufweisen, mit jeweils einer Elektrode kontaktiert sind und der Zwischenraum zwischen den Kontaktregionen auf der Substratoberseite zur Erzeugung eines in seiner Leitfähigkeit steuerbaren Kanals zwischen den Kontaktregion mit einer Gate-Isolation versehen ist, die mit einer Gate-Elektrode kontaktiert ist, dadurch gekennzeichnet, dass unter dem Bereich des Kanals (8) des Feldeffekttransistors eine Dotierinsel (6) als ein im Vergleich zum Bereich des Kanals (8) entgegengesetzt leitfähiges Gebiet, von den Kontaktregionen getrennt angeordnet ist.
Feldeffekttransistor nach Anspruch 1 dadurch gekennzeichnet, dass zumindest eine weitere Dotierinsel (6) vorhanden ist, so dass die Dotierinseln (6) unter dem Bereich des Ka nals (8) und untereinander liegend, voneinander sowie von den Kontaktregionen getrennt angeordnet sind.
Feldeffekttransistor nach Anspruch 1 dadurch gekennzeichnet, dass zumindest eine weitere Dotierinsel (6) in der seitlichen Umgebung der vorhandenen Dotierinsel (6) angeordnet ist.
Verfahren zur Herstellung eines Feldeffekttransistors, in dem ein Bereich des Halbleitersubstrates in der Größe des Feldeffekttransistors mittels einer Maskierungstechnik und mittels Dotierungsverfahren mit einer Gate-Isolationen und zwei hochdotierten Kontaktregionen versehen wird und durch Aufdampfen und Ätzen einer Metallschicht Verbindungen zwischen diesen hochdotierten Kontaktregionen sowie elektrische Kontakte an diesen sowie an der Gate-Isolation hergestellt werden, dadurch gekennzeichnet, dass nach der Dotierung des Halbleitersubstrats und vor jeder weiteren Dotierung die Dotierung einer Dotierinsel (6) erfolgt, die unterhalb des Bereichs des Kanals (8) liegt.
Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 dadurch gekennzeichnet, dass für die Bildung der Dotierfenster an den zur Dotierung der Dotierinseln (6) vorgesehenen Bereichen eine der Masken oder deren inverse Maske verwendet wird, die zur Herstellung der Feldeffekttransistoren (12) erforderlich sind.
Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 oder 5 dadurch gekennzeichnet, dass die Dotierung der Dotierinsel (6) und weiterer Dotierinseln (6) durch Implantation mit veränderlichem Implantationswinkel bezüglich der Substratoberfläche erfolgt.
Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 oder 5 dadurch gekennzeichnet, dass die Dotierung der Dotierinsel (6) und weiterer Dotierinseln (6) durch Implantation mit veränderlicher Implantationsenergie erfolgt.
Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 dadurch gekennzeichnet, dass die Dotierinsel (6) durch zwei nacheinander ausgeführte Implantationen derart erfolgt, dass die erste Implantation mit einem Winkel größer als 0 Grad und kleiner als 90 Grad, gemessen zur Substratoberfläche, und die zweite Implantation spiegelbildlich zur ersten Implantation, bezogen auf das Lot zur Substratoberfläche als Spiegelachse, durchgeführt wird.
Verwendung des Feldeffekttransistors nach Anspruch 1 oder 2 in einer Signalwandlerschaltung dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Signalwandlerschaltung und Source (2) einen Betriebsspannungseingang (17) bildet und Drain (3) auf Masse gelegt ist.
Verwendung des Feldeffekttransistors nach Anspruch 1 bis 3 in einer Schwellwertschaltung dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Schwellwertschaltung und Source (2) einen Betriebsspannungseingang (17) bildet und Drain (3) zum einen über einen ersten Widerstand (19) an Masse und zum anderen an einem ersten logischen Eingang (20) einer konjunktiv oder negiert konjunktiv verknüpfenden Logikschaltung (21) liegt, deren zweiter logischer Eingang (22) der Eingang für eine Referenzspannung und deren Ausgang der Ausgang (18) der Schwellwertschaltung ist.
Verwendung des Feldeffekttransistors nach Anspruch 1 bis 3 in einer Oszillatorschaltung dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Oszillatorschaltung bildet, Drain (3) auf Masse gelegt ist und Source (2) zum einen einen Betriebsspannungseingang (17) bildet, zum zweiten auf die Gate-Elektrode (4) rückgekoppelt ist und zum dritten den Ausgang (18) der Oszillatorschaltung bildet.
Verwendung des Feldeffekttransistors nach Anspruch 1 bis 3 als statische Speicherzelle dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Speicherzelle und Source (2) einen Betriebsspannungseingang (17) bildet und Drain (3) über einen zweiten Widerstand (23) an Masse liegt sowie mit dem Eingang (16) Gate-Elektrode (4) verbunden ist.