[go: up one dir, main page]

DE10237084A1 - Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements - Google Patents

Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements Download PDF

Info

Publication number
DE10237084A1
DE10237084A1 DE10237084A DE10237084A DE10237084A1 DE 10237084 A1 DE10237084 A1 DE 10237084A1 DE 10237084 A DE10237084 A DE 10237084A DE 10237084 A DE10237084 A DE 10237084A DE 10237084 A1 DE10237084 A1 DE 10237084A1
Authority
DE
Germany
Prior art keywords
layer
connection
areas
hardened
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10237084A
Other languages
English (en)
Inventor
Jörg SORG
Gertrud Dr. Kräuter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE10237084A1 publication Critical patent/DE10237084A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10P72/74
    • H10W70/05
    • H10W74/014
    • H10W74/016
    • H10W74/114
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10P72/7424
    • H10P72/7438
    • H10W70/458
    • H10W72/0198
    • H10W72/07251
    • H10W72/075
    • H10W72/20
    • H10W72/5363
    • H10W72/551
    • H10W72/884
    • H10W72/951
    • H10W74/00
    • H10W74/10
    • H10W74/111
    • H10W90/754
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00Chemistry: analytical and immunological testing
    • Y10T436/17Nitrogen containing
    • Y10T436/173076Nitrite or nitrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00Chemistry: analytical and immunological testing
    • Y10T436/18Sulfur containing
    • Y10T436/188Total or elemental sulfur

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines elektrischen Leiterrahmens (10), insbesondere für ein Leuchtdiodenbauelement, mit mindestens einem ersten (2) und einem zweiten elektrischen Anschlussleiter (3). Das Verfahren weist folgende Verfahrensschritte auf: DOLLAR A a) Herstellen eines Schichtverbundes aus einer elektrisch isolierenden Trägerschicht (101) und einer elektrisch leitenden Anschlussleiterschicht (102); DOLLAR A b) Strukturieren der Trägerschicht (101), derart, dass in ihr mindestens ein Kontaktierungsfenster (7) zur Anschlussleiterschicht (102) hin erzeugt wird; DOLLAR A c) Strukturieren der Anschlussleiterschicht (102), derart, dass der erste (2) und der zweite elektrische Anschlussleiter (3) erzeugt werden, von denen mindestens einer durch das Kontaktierungsfenster (7) hindurch elektrisch anschließbar ist. DOLLAR A Die Erfindung bezieht sich weiterhin auf einen Leiterrahmenstreifen mit einer Anschlussleiterschicht und einer Anschlussträgerschicht, auf dem ein Feld mit einer Vielzahl von Bauelementbereichen ausgebildet ist, wobei die Anschlussleiterschicht entlang von Trennlinien zwischen zwei benachbarten Bauelementbereichen zumindest teilweise entfernt ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines elektrischen Leiterrahmens, insbesondere für ein oberflächenmontierbares Halbleiterbauelement mit einem Halbleiterchip, mindestens zwei externen elektrischen Anschlüssen, die mit mindestens zwei elektrischen Kontakten des Halbleiterchips elektrisch leitend verbunden sind, und einer Chipumhüllung. Sie betrifft weiterhin ein Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements.
  • Zur Erweiterung der Einsatzgebiete und zur Reduzierung der Herstellungskosten wird versucht, Halbleiterbauelemente in immer kleineren Baugrößen herzustellen. Sehr kleine Lumineszenzdioden sind beispielsweise für die Hintergrundbeleuchtung der Tasten von Mobiltelefonen erforderlich.
  • Inzwischen sind Lumineszenzdioden-Gehäuse mit einer Stellfläche der Abmessung 0402 (entsprechend 0,5 mm × 1,0 mm) und einer Bauteilhöhe von 400 μm – 600 μm verfügbar. Siehe Datenblatt von FAIRCHILD SEMICONDUCTOR® zur Bauform QTLP690C-x. Das entsprechende Bauteilkonzept ist in der Druckschrift US 4,843,280 beschrieben.
  • Eine weitere Verminderung der Bauteilhöhe gestaltet sich mit den herkömmlich verfügbaren Gehäusekonzepten äußerst schwierig.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Konzept für ein oberflächenmontierbares Halbleiterbauelement, insbesondere eine oberflächenmontierbare Miniatur-Lumineszenzdiode und/oder Photodiode zur Verfügung zu stellen, das eine weitergehende Verkleinerung der Baugröße erlaubt.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst. Ein Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements ist im Anspruch 19 bzw. im Anspruch 21 angegeben. Eine grundsätzlich vorteilhafte Ausgestaltung eines Leiterrahmens ist im Anspruch 37 abgegeben.
  • Vorteilhafte Weiterbildungen und Ausgestaltungen des Halbleiterbauelements und des Verfahrens gehen aus den Unteransprüchen hervor.
  • Weitere Vorteile und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 5 näher erläuterten Ausführungsbeispielen.
  • Es zeigen:
  • 1 eine schematische Schnittdarstellung eines ersten Ausführungsbeispieles für ein nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelement;
  • 2 eine schematische Schnittdarstellung eines zweiten Ausführungsbeispieles für ein nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelement;
  • 3a bis 3f eine schematische Darstellung eines ersten Ausführungsbeispieles für einen Verfahrensablauf gemäß der Erfindung;
  • 4a bis 4e eine schematische Darstellung eines zweiten Ausführungsbeispieles für einen Verfahrensablauf gemäß der Erfindung;
  • 5a und 5b eine schematische Draufsicht von unten bzw. eine schematische Draufsicht von oben auf einen Leiterrahmen gemäß der Erfindung.
  • In den Figuren sind gleiche und gleichwirkende Bestandteile der Ausführungsbeispiele jeweils mit den gleichen Bezugszeichen versehen.
  • Das Verfahren zum Herstellen eines Leiterrahmens für ein oberflächenmontierbares Halbleiterbauelement gemäß 1, welches ein Leuchtdiodenbauelement ist, weist folgende auf:
    • a) Herstellen eines Schichtverbundes aus einer elektrisch isolierenden Trägerschicht 101 und einer elektrisch leitenden Anschlußleiterschicht 102;
    • b) Strukturieren der Trägerschicht 101 derart, dass in ihr mindestens ein Kontaktierungsfenster 7 zur Anschlußleiterschicht 102 hin erzeugt wird;
    • c) Strukturieren der Anschlußleiterschicht 102, derart, dass der erste 2 und der zweite elektrische Anschlußleiter 3 erzeugt werden, von denen mindestens einer durch das Kontaktierungsfenster 7 hindurch elektrisch anschließbar ist.
  • Der Schritt c) kann alternativ vor dem Schritt b) erfolgen. Die Anschlußträgerschicht 101 ist vorzugsweise eine mittels Maskierungs- und Ätztechniken strukturierbare Kunststoffschicht. Bevorzugt ist die Anschlußträgerschicht 101 eine Kunststoff-Folie und die Anschlußleiterschicht 102 eine Metall-Folie. Die Dicke der Anschlußträgerschicht 101 beträgt vorzugsweise weniger als 80 μm und liegt besonders bevorzugt zwischen einschließlich 30 μm und einschließlich 60 μm. Gleiches gilt für die Dicke der Anschlußleiterschicht 102. In der Anschlußträgerschicht 101 wird ein erstes 7 und ein zweites Kontaktierungsfenster 8 ausgebildet, die zum ersten Anschlußleiter 2 bzw. zum zweiten Anschlußleiter 3 führen.
  • Die Anschlußträgerschicht 101 besteht vorzugsweise vor dem Strukturieren zumindest in den zu strukturierenden Bereichen aus einer ungehärteten und ätzbaren Kunststoffschicht und wird bis auf die Flächen der Kontaktierungsfenster 7,8 und ggf. übriger nachfolgend wieder zu entfernender Bereiche anoder ausgehärtet. Die nicht an- oder ausgehärteten Bereiche der Kontaktierungsfenster 7,8 werden nachfolgend entfernt.
  • Zum Strukturieren der Kunststoffschicht wird zunächst auf diese eine Maskenschicht 103, insbesondere eine Photolackschicht, aufgebracht, die derart strukturiert wird oder strukturiert aufgebracht wird, dass die Bereiche 70,80 der Kontaktierungsfenster 7,8 von der Maskenschicht 103 bedeckt sind. Die Kunststoffschicht wird in den Bereichen, die auf der Anschlußleiterschicht 102 verbleiben sollen, an- oder ausgehärtet und nachfolgend werden zumindest in den Bereichen 70,80 der Kontaktierungsfenster 7,8 die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht 102 entfernt.
  • Alternativ wird zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photomaske 104 angeordnet, die die Bereiche 70,80 der Kontaktierungsfenster 7,8 abschattet, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht 102 verbleiben sollen, an- oder ausgehärtet, nachfolgend die Photomaskenschicht 104 abgehoben und danach in den Bereichen 70,80 der Kontaktierungsfenster 7,8 die Kunststoffschicht von der Anschlußleiterschicht 102 entfernt.
  • Die Kunststoffschicht ist vorzugsweise mittels W-Strahlung 105 an- oder aushärtbar. Alternativ kann sie mittels Wärmestrahlung an- oder aushärtbar sein. Sie besteht beispiels weise aus Polyimid-Monomer.
  • Die nicht an- oder ausgehärtete Kunststoffschicht wird bevorzugt mittels Ätzen 106 von der Anschlußleiterschicht 102 entfernt.
  • Bei einem Verfahren zum Herstellen eines Leiterrahmenstreifens mit einer Vielzahl von Bauelementbereichen werden in jedem Bauelementbereich mittels eines der vorhergend beschriebenen Verfahren mindestens ein Kontaktierungsfenster 7 und mindestens zwei elektrische Anschlußteile 2,3 ausgebildet.
  • Entlang von Trennungslinien 110 zwischen jeweils zwei benachbarten Bauelementbereichen weist die Anschlußleiterschicht vorzugsweise Ausnehmungen auf, in denen die Anschlußleiterschicht entfernt ist.
  • Bei einem Verfahren zum Herstellen eines oberflächenmontierbaren Leuchtdiodenbauelements gemäß 1 mit mindestens einem Leuchtdioden- oder Laserdiodenchip (1), mindestens zwei externen elektrischen Anschlußleitern (2,3), die mit mindestens zwei elektrischen Kontakten (4,5) des Halbleiterchips (1) verbunden sind, und mit einem Chipgehäuse (11), das einen Anschlußträger (9) und eine Chipumhüllung (6) aufweist, wird:
    • a) zunächst auf eine elektrisch leitende Anschlußleiterschicht (102) eine elektrisch isolierende Trägerschicht (101) aufgebracht und nachfolgend in der Trägerschicht (101) mindestens ein Chipfenster (7) und mindestens ein Drahtanschlußfenster (8) und in die Anschlußleiterschicht (102) die externen elektrischen Anschlußleiter (2,3) strukturiert;
    • b) der Halbleiterchip (1) in das Chipfenster (7) montiert;
    • c) mindestens ein elektrischer Kontakt (5) des Halbleiterchips (1) mittels eines Bonddrahtes (50) durch das Drahtanschlußfenster (8) hindurch mit einem Anschlußleiter (3) elektrisch verbunden;
    • d) der Verbund aus strukturierter Anschlußleiterschicht (102), strukturierter Trägerschicht (101), Halbleiterchip (1) und Bonddraht (50) in eine Spritzform gelegt wird; und
    • e) der Halbleiterchip (1) einschließlich Bonddraht (50) mit einem Umhüllmaterial (6) umspritzt wird, das nachfolgend zumindest teilweise ausgehärtet oder angehärtet.
  • Im Schritt a) wird in einem Verbund mit einer Anschlußleiterschicht (102) und einer Trägerschicht (101) ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) mit jeweils mindestens einem Chipfenstern (7), mindestens einem Drahtanschlußfenstern (8) und mindestens zwei externen elektrischen Anschlußteilen (2,3) hergestellt;
    In den Schritten b) und c) wird eine Vielzahl von Halbleiterchips (1) in die Chipfenster (7) montiert und werden elektrische Kontakte (5) der Halbleiterchips (1) mittels einer Vielzahl von Bonddrähten (50) mit externen elektrischen Anschlüssen (3) verbunden;
    In Schritt d) wird das Feld in eine Spritzform (500) eingelegt, in der für das gesamte Feld (201) eine einzige sämtliche Bauelementbereiche (202) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips (1) hohlraumbildenden Kavität (501) vorgesehen ist.
  • In Schritt e) wird Umhüllmaterial (60) in die Kavität (501) eingespritzt wird und dort zumindest teilweise aus- oder angehärtet.
  • Nachfolgend wird das Feld (201) aus der Spritzform (500) herausgenommen und unter Durchtrennen des Umhüllmaterials (60) und der Anschlußträgerschicht (101) in voneinander getrennte Halbleiterbauelemente vereinzelt.
  • Bei dem Verfahren zum Herstellen eines oberflächenmontierbaren Leuchtdiodenbauelements gemäß 2 mit mindestens einem Leuchtdioden- oder Laserdiodenchip (1), mindestens zwei externen elektrischen Anschlußleitern (2,3), die mit mindestens zwei elektrischen Kontakten (4,5) des Halbleiterchips (1) verbunden sind, und mit einem Chipgehäuse (11), das einen Anschlußträger (9) und eine Chipumhüllung (6) aufweist, wird:
    • a) zunächst auf eine elektrisch leitende Anschlußleiterschicht (102) eine elektrisch isolierende Trägerschicht (101) aufgebracht und nachfolgend in der Trägerschicht (101) mindestens ein Chipfenster (7) und in die Anschlußleiterschicht (102) die externen elektrischen Anschlußleiter (2,3) strukturiert, wobei beide Anschlußleiter (2,3) mit dem Chipfenster (7) teilweise überlappen;
    • b) der Halbleiterchip im Chipfenster (7) auf die externen elektrischen Anschlußleiter (2,3) montiert wird, derart, dass ein erster Kontakt (4) und ein zweiter Kontakt (5) des Halbleiterchips (1) dem ersten (2) bzw. den zweiten der beiden Anschlußleiter (3) aufliegt und mit diesen elektrisch verbunden;
    • c) der Verbund aus strukturierter Anschlußleiterschicht (102), strukturierter Trägerschicht (101) und Halbleiterchip (1) in eine Spritzform (500) gelegt; und
    • d) der Halbleiterchip (1) mit einem Umhüllmaterial (6) umspritzt wird, das nachfolgend zumindest teilweise ausgehärtet oder angehärtet.
  • Im Schritt a) wird in einem Verbund mit einer Anschlußleiterschicht (102) und einer Trägerschicht (101) ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) mit jeweils mindestens einem Chipfenstern (7) und mindestens zwei externen elektrischen Anschlußteilen (2,3) hergestellt;
    Im Schritt b) wird eine Vielzahl von Halbleiterchips (1) in die Chipfenster (7) montiert und mit den zugehörigen Anschlußleitern (2,3) verbunden.
  • Im Schritt c) wird das Feld in eine Spritzform (500) eingelegt, in der für das gesamte Feld (201) eine einzige sämtliche Halbleiterchips (1) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips (1) hohlraumbildenden Kavität (501) vorgesehen ist.
  • In Schritt d) wird Umhüllmaterial (50) in die Kavität (501) eingespritzt und dort zumindest teilweise aus- oder angehärtet.
  • Nachfolgend wird das Feld (201) aus der Spritzform (500) herausgenommen und unter Durchtrennen des Umhüllmaterials (60) und der Anschlußträgerschicht (101) in voneinander getrennte Halbleiterbauelemente vereinzelt.
  • Die Leuchtdiodenchips 1 werden dabei umgedreht mit ihrer lichterzeugenden Epitaxieschicht zu den externen elektrischen Anschlüssen gewandt auf diese montiert.
  • Die Anschlußträgerschicht (101) ist eine mittels Maskierungsund Ätztechniken strukturierbare Kunststoff-Folie und die Anschlußleiterschicht (102) ist eine Folie, die im Wesentlichen aus Metall besteht.
  • Die Dicke der Anschlußträgerschicht (101) beträgt weniger als 80 μm und liegt insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm. Das gleiche gilt für die Anschlußleiterschicht 102.
  • Bei dem Verfahren wird zum Strukturieren der Kunststoffschicht zunächst auf diese eine Maskenschicht (103), insbesondere eine Photolackschicht, aufgebracht, die Maskenschicht (103) derart strukturiert oder strukturiert aufgebracht, dass die Bereiche (70,80) der Kontaktierungsfenster (7,8) von der Maskenschicht (103) bedeckt sind, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet und nachfolgend zumindest in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht (102) entfernt.
  • Bei einem alternativen Verfahren wird zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photomaske (104) angeordnet, die die Bereiche (70,80) der Kontaktierungsfenster (7,8) abschattet, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet, nachfolgend die Photo maskenschicht (104) abgehoben und danach in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Kunststoffschicht von der Anschlußleiterschicht (102) entfernt.
  • Die Kunststoffschicht ist vorzugsweise mittels W-Strahlung (105) an- oder aushärtbar. Alternativ kann sie mittels Wärmestrahlung an- oder aushärtbar sein. Sie besteht vorzugsweise aus Polyimid-Monomer.
  • Bei einem Leiterrahmenstreifen (200) gemäß der Erfindung mit einer Anschlußleiterschicht (102) und einer Anschlußträgerschicht (101), auf dem ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) ausgebildet ist, ist die Anschlußleiterschicht (101) entlang von Trennlinien (203) zwischen zwei benachbarten Bauelementbereichen (202) zumindest teilweise entfernt. Die Anschlußleiterschicht (102) ist vorzugsweise aus einer strukturierten Metallfolie gefertigt und die Anschlußträgerschicht (101) aus einer strukturierten Kunststoff-Folie, die bevorzugt Polyimidmaterial aufweist, das mittels Photolitographietechnik strukturiert ist.

Claims (40)

  1. Verfahren zum Herstellen eines elektrischen Leiterrahmens (10), insbesondere für ein Leuchtdiodenbauelement, mit mindestens einem ersten (2) und einem zweiten elektrischen Anschlußleitern (3), das folgende Verfahrensschritte aufweist: a) Herstellen eines Schichtverbundes aus einer elektrisch isolierenden Trägerschicht (101) und einer elektrisch leitenden Anschlußleiterschicht (102); b) Strukturieren der Trägerschicht (101) derart, dass in ihr mindestens ein Kontaktierungsfenster (7) zur Anschlußleiterschicht (102) hin erzeugt wird; c) Strukturieren der Anschlußleiterschicht (102), derart, dass der erste (2) und der zweite elektrische Anschlußleiter (3) erzeugt werden, von denen mindestens einer durch das Kontaktierungsfenster (7) hindurch elektrisch anschließbar ist.
  2. Verfahren nach Anspruch 1, bei dem der Schritt c) vor dem Schritt b) erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Trägerschicht (101) eine mittels Maskierungs- und Ätztechniken strukturierbare Kunststoffschicht ist.
  4. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Anschlußträgerschicht (101) eine Kunststoff-Folie und die Anschlußleiterschicht (102) eine Folie ist, die im Wesentlichen aus Metall besteht.
  5. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Dicke der Anschlußträgerschicht (101) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
  6. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Dicke der Anschlußleiterschicht (102) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
  7. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem in der Anschlußträgerschicht (101) ein erstes (7) und ein zweites Kontaktierungsfenster (8) ausgebildet werden, die zum ersten Anschlußleiter (2) bzw. zum zweiten Anschlußleiter (3) führen.
  8. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Anschlußträgerschicht (101) vor dem Strukturieren zumindest in den zu strukturierenden Bereichen aus einer ungehärteten und ätzbaren Kunststoffschicht besteht und bis auf die Flächen der Kontaktierungsfenster (7,8) und ggf. übrige nachfolgend wieder zu entfernende Bereiche an- oder ausgehärtet wird und die nicht an- oder ausgehärteten Bereiche der Kontaktierungsfenster (7,8) nachfolgend entfernt werden.
  9. Verfahren nach Anspruch 8, bei dem zum Strukturieren der Kunststoffschicht zunächst auf diese eine Maskenschicht (103), insbesondere eine Photolackschicht, aufgebracht wird, die Maskenschicht (103) derart strukturiert wird oder strukturiert aufgebracht wird, dass die Bereiche (70,80) der Kontaktierungsfenster (7,8) von der Maskenschicht (103) bedeckt sind, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird und nachfolgend zumindest in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht (102) entfernt werden.
  10. Verfahren nach Anspruch 8, bei dem zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photomaske (104) angeordnet wird, die die Bereiche (70,80) der Kontaktierungsfenster (7,8) abschattet, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird, nachfolgend die Photomaskenschicht (104) abgehoben wird und danach in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Kunststoffschicht von der Anschlußleiterschicht (102) entfernt wird.
  11. Verfahren nach Anspruch 9 oder 10, bei dem die Kunststoffschicht mittels UV-Strahlung (105) an- oder aushärtbar ist.
  12. Verfahren nach Anspruch 9 oder 10, bei dem die Kunststoffschicht mittels Wärmestrahlung an- oder aushärtbar ist.
  13. Verfahren nach mindestens einem der Ansprüche 9 bis 12, bei dem die Kunststoffschicht Polyimid-Monomer aufweist.
  14. Verfahren nach mindestens einem der Ansprüche 9 bis 13, bei dem die nicht an- oder ausgehärtete Kunststoffschicht mittels Ätzen (106) von der Anschlußleiterschicht (102) entfernt wird.
  15. Verfahren zum Herstellen eines Leiterrahmenstreifens mit einer Vielzahl von Bauelementbereichen, wobei in jedem Bauelementbereich mittels eines Verfahrens nach einem der vorangehenden Ansprüche mindestens ein Kontaktierungsfenster (7) und mindestens zwei elektrische Anschlußteile (2,3) ausgebildet werden.
  16. Verfahren nach Anspruch 15, bei dem die Anschlußleiterschicht (102) entlang von Trennungslinien (110) zwischen jeweils zwei benachbarten Bauelementbereichen zumindest teilweise entfernt wird.
  17. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Anschlußleiterschicht aus einer Metallfolie gefertigt wird.
  18. Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements mit mindestens einem Halbleiterchip (1), mindestens zwei externen elektrischen Anschlußleitern (2,3), die mit mindestens zwei elektrischen Kontakten (4,5) des Halbleiterchips (1) verbunden sind, und mit einem Chipgehäuse (11), das einen Anschlußträger (9) und eine Chipumhüllung (6) aufweist, wobei: a) zunächst auf eine elektrisch leitende Anschlußleiterschicht (102) eine elektrisch isolierende Trägerschicht (101) aufgebracht wird und nachfolgend in der Trägerschicht (101) mindestens ein Chipfenster (7) und mindestens ein Drahtanschlußfenster (8) und in die Anschlußleiterschicht (102) die externen elektrischen Anschlußleiter (2,3) strukturiert werden; b) der Halbleiterchip (1) in das Chipfenster (7) montiert wird; c) mindestens ein elektrischer Kontakt (5) des Halbleiterchips (1) mittels eines Bonddrahtes (50) durch das Drahtanschlußfenster (8) hindurch mit einem Anschlußleiter (3) elektrisch verbunden wird; d) der Verbund aus strukturierter Anschlußleiterschicht (102), strukturierter Trägerschicht (101), Halbleiterchip (1) und Bonddraht (50) in eine Spritzform gelegt wird; und e) der Halbleiterchip (1) einschließlich Bonddraht (50) mit einem Umhüllmaterial (6) umspritzt wird, das nachfolgend zumindest teilweise ausgehärtet oder angehärtet wird.
  19. Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements mit mindestens einem Halbleiterchip (1), mindestens zwei externen elektrischen Anschlußleitern (2,3), die mit mindestens zwei elektrischen Kontakten (4,5) des Halbleiterchips (1) verbunden sind, und mit einem Chipgehäuse (11), das einen Anschlußträger (9) und eine Chipumhüllung (6) aufweist, wobei: a) zunächst auf eine elektrisch leitende Anschlußleiterschicht (102) eine elektrisch isolierende Trägerschicht (101) aufgebracht wird und nachfolgend in der Trägerschicht (101) mindestens ein Chipfenster (7) und in die Anschlußleiterschicht (102) die externen elektrischen Anschlußleiter (2,3) strukturiert werden, wobei beide Anschlußleiter (2,3) mit dem Chipfenster (7) teilweise überlappen; b) der Halbleiterchip im Chipfenster (7) auf die externen elektrischen Anschlußleiter (2,3) montiert wird, derart, dass ein erster Kontakt (4) und ein zweiter Kontakt (5) des Halbleiterchips (1) dem ersten (2) bzw. den zweiten der beiden Anschlußleiter (3) aufliegt und mit diesen elektrisch verbunden werden; c) der Verbund aus strukturierter Anschlußleiterschicht (102), strukturierter Trägerschicht (101) und Halbleiterchip (1) in eine Spritzform (500) gelegt wird; und d) der Halbleiterchip (1) mit einem Umhüllmaterial (6) umspritzt wird, das nachfolgend zumindest teilweise ausgehärtet oder angehärtet wird.
  20. Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen unter Anwendung eines Verfahrens gemäß Anspruch 18, bei dem: – im Schritt a) in einem Verbund mit einer Anschlußleiterschicht (102) und einer Trägerschicht (101) ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) mit jeweils mindestens einem Chipfenstern (7), mindestens einem Drahtanschlußfenstern (8) und mindestens zwei externen elektrischen Anschlußteilen (2,3) hergestellt wird; – in den Schritten b) und c) eine Vielzahl von Halbleiterchips (1) in die Chipfenster (7) montiert wird und elektrische Kontakte (5) der Halbleiterchips (1) mittels einer Vielzahl von Bonddrähten (50) mit externen elektrischen Anschlüssen (3) verbunden werden; – in Schritt d) das Feld in eine Spritzform (500) eingelegt wird, in der für das gesamte Feld (201) eine einzige sämtliche Bauelementbereiche (202) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips (1) hohlraumbildenden Kavität (501) vorgesehen ist, – in Schritt e) Umhüllmaterial (60) in die Kavität (501) eingespritzt wird und dort zumindest teilweise aus- oder angehärtet wird, – nachfolgend das Feld (201) aus der Spritzform (500) herausgenommen und unter Durchtrennen des Umhüllmaterials (60) und der Anschlußträgerschicht (101) in voneinander getrennte Halbleiterbauelemente vereinzelt wird.
  21. Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen unter Anwendung eines Verfahrens gemäß Anspruch 19, bei dem: – im Schritt a) in einem Verbund mit einer Anschlußleiterschicht (102) und einer Trägerschicht (101) ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) mit jeweils mindestens einem Chipfenstern (7) und mindestens zwei externen elektrischen Anschlußteilen (2,3) hergestellt wird; – im Schritt b) eine Vielzahl von Halbleiterchips (1) in die Chipfenster (7) montiert und mit den zugehörigen Anschlußleitern (2,3) verbunden wird; – im Schritt c) das Feld in eine Spritzform (500) eingelegt wird, in der für das gesamte Feld (201) eine einzige sämtliche Halbleiterchips (1) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips (1) hohlraumbildenden Kavität (501) vorgesehen ist, – in Schritt d) Umhüllmaterial (50) in die Kavität (501) eingespritzt und dort zumindest teilweise aus- oder angehärtet wird, – nachfolgend das Feld (201) aus der Spritzform (500) herausgenommen und unter Durchtrennen des Umhüllmaterials (60) und der Anschlußträgerschicht (101) in voneinander getrennte Halbleiterbauelemente vereinzelt wird.
  22. Verfahren nach mindestens einem der Ansprüche 18 bis 21, bei dem die Halbleiterchips (1) Leuchtdiodenchips sind.
  23. Verfahren nach Anspruch 22 unter Rückbezug auf Anspruch 19 oder 21, bei dem die Leuchtdiodenchips umgedreht mit ihrer lichterzeugenden Epitaxieschicht zu den externen elektrischen Anschlüssen gewandt auf diese montiert werden.
  24. Verfahren nach mindestens einem der Ansprüche 18 bis 23, bei dem die Anschlußträgerschicht (101) eine mittels Maskierungs- und Ätztechniken strukturierbare Kunststoffschicht ist.
  25. Verfahren nach mindestens einem der Ansprüche 18 bis 24, bei dem die Anschlußträgerschicht (101) eine Kunststoff-Folie und die Anschlußleiterschicht (102) eine Folie ist, die im Wesentlichen aus Metall besteht.
  26. Verfahren nach mindestens einem der Ansprüche 18 bis 25, bei dem die Dicke der Anschlußträgerschicht (101) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
  27. Verfahren nach mindestens einem der Ansprüche 18 bis 26, bei dem die Dicke der Anschlußleiterschicht (102) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
  28. Verfahren nach mindestens einem der Ansprüche 18, 20 und 22 bis 27, bei dem in der Anschlußträgerschicht (101) ein erstes (7) und ein zweites Kontaktierungsfenster (8) ausgebildet werden, die zum ersten Anschlußleiter (2) bzw. zum zweiten Anschlußleiter (3) führen.
  29. Verfahren nach mindestens einem der Ansprüche 18 bis 28, bei dem die Trägerschicht (101) vor dem Strukturieren zumindest in den zu strukturierenden Bereichen aus einer ungehärteten und ätzbaren Kunststoffschicht besteht und bis auf die Flächen der Kontaktierungsfenster (7,8) und ggf. übrige nachfolgend wieder zu entfernende Bereiche an- oder ausgehärtet wird und die nicht an- oder ausgehärteten Bereiche der Kontaktierungsfenster (7,8) nachfolgend entfernt werden.
  30. Verfahren nach Anspruch 29, bei dem zum Strukturieren der Kunststoffschicht zunächst auf diese eine Maskenschicht (103), insbesondere eine Photolackschicht, aufgebracht wird, die Maskenschicht (103) derart strukturiert wird oder strukturiert aufgebracht wird, dass die Bereiche (70,80) der Kontaktierungsfenster (7,8) von der Maskenschicht (103) bedeckt sind, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird und nachfolgend zumindest in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht (102) entfernt werden.
  31. Verfahren nach Anspruch 29, bei dem zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photomaske (104) angeordnet wird, die die Bereiche (70,80) der Kontaktierungsfenster (7,8) abschattet, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird, nachfolgend die Photomaskenschicht (104) abgehoben wird und danach in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Kunststoffschicht von der Anschlußleiterschicht (102) entfernt wird.
  32. Verfahren nach Anspruch 30 oder 31, bei dem die Kunststoffschicht mittels W-Strahlung (105) an- oder aushärtbar ist.
  33. Verfahren nach Anspruch 30 oder 31, bei dem die Kunststoffschicht mittels Wärmestrahlung an- oder aushärtbar ist.
  34. Verfahren nach mindestens einem der Ansprüche 30 bis 33, bei dem die Kunststoffschicht Polyimid-Monomer aufweist.
  35. Verfahren nach mindestens einem der Ansprüche 30 bis 34, bei dem die nicht an- oder ausgehärtete Kunststoffschicht mittels Ätzen (106) von der Anschlußleiterschicht (102) entfernt wird.
  36. Leiterrahmenstreifen (200) mit einer Anschlußleiterschicht (102) und einer Anschlußträgerschicht (101), auf dem ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) ausgebildet ist, wobei die Anschlußleiterschicht (101) entlang von Trennlinien (203) zwischen zwei benachbarten Bauelementbereichen (202) zumindest teilweise entfernt ist.
  37. Leiterrahmenstreifen nach Anspruch 36, bei dem die Anschlußleiterschicht (102) aus einer strukturierten Metallfolie gefertigt ist.
  38. Leiterrahmenstreifen nach Anspruch 36 oder 37, bei dem die Anschlußträgerschicht (101) aus einer strukturierten Kunststoff-Folie gefertigt ist.
  39. Leiterrahmenstreifen nach Anspruch 38, bei dem die Kunststoff-Folie Polyimidmaterial aufweist.
  40. Leiterrahmenstreifen nach Anspruch 39, bei dem die Kunststoff-Folie mittels Photolitographietechnik strukturiert ist.
DE10237084A 2002-08-05 2002-08-09 Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements Withdrawn DE10237084A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40127302P 2002-08-05 2002-08-05
US60/401273 2002-08-05

Publications (1)

Publication Number Publication Date
DE10237084A1 true DE10237084A1 (de) 2004-02-19

Family

ID=30771237

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10237084A Withdrawn DE10237084A1 (de) 2002-08-05 2002-08-09 Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
DE10306557A Withdrawn DE10306557A1 (de) 2002-08-05 2003-02-17 Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10306557A Withdrawn DE10306557A1 (de) 2002-08-05 2003-02-17 Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen

Country Status (3)

Country Link
US (2) US6995029B2 (de)
JP (1) JP5436137B2 (de)
DE (2) DE10237084A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250911B4 (de) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
US11942738B2 (en) 2021-01-12 2024-03-26 Rockwell Collins, Inc. Assembly for chassis electrical and mechanical right-angle connection

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137656A1 (en) * 2003-01-15 2004-07-15 Gurbir Singh Low thermal resistance light emitting diode package and a method of making the same
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
TWI228304B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Method for manufacturing ball grid package
US7217583B2 (en) 2004-09-21 2007-05-15 Cree, Inc. Methods of coating semiconductor light emitting elements by evaporating solvent from a suspension
US7635418B2 (en) * 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US20060201910A1 (en) * 2004-12-22 2006-09-14 Nordson Corporation Methods for removing extraneous amounts of molding material from a substrate
US7842223B2 (en) * 2004-12-22 2010-11-30 Nordson Corporation Plasma process for removing excess molding material from a substrate
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN101460779A (zh) 2005-12-21 2009-06-17 科锐Led照明技术公司 照明装置
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US20080212625A1 (en) * 2007-01-15 2008-09-04 Kabusiki Kaisha Y.Y.L. Semiconductor device
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
DE102007043183A1 (de) * 2007-09-11 2009-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines solchen
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
DE202008005708U1 (de) 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
CN101499446B (zh) * 2009-02-26 2013-10-16 光宝电子(广州)有限公司 导线架料片、封装结构以及发光二极管封装结构
DE102009023854B4 (de) * 2009-06-04 2023-11-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement
KR101034054B1 (ko) * 2009-10-22 2011-05-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
DE102009060781A1 (de) * 2009-12-22 2011-06-30 Automotive Lighting Reutlingen GmbH, 72762 Lichtmodul für eine Beleuchtungseinrichtung eines Kraftfahrzeugs sowie Beleuchtungseinrichtung mit einem solchen Lichtmodul
DE102010024864B4 (de) * 2010-06-24 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
BR112013012333A2 (pt) 2010-11-19 2019-03-06 Koninklijke Philips Electronics N.V método, dispositivo emissor de luz e quadro condutor carregador isolado para dispositivo emissor de luz
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
US8637887B2 (en) 2012-05-08 2014-01-28 Advanced Semiconductor Engineering, Inc. Thermally enhanced semiconductor packages and related methods
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
DE102012110774A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US9618191B2 (en) 2013-03-07 2017-04-11 Advanced Semiconductor Engineering, Inc. Light emitting package and LED bulb
DE102013110733A1 (de) * 2013-09-27 2015-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102014110719A1 (de) * 2014-07-29 2016-02-04 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
EP3453055B1 (de) * 2016-05-02 2021-06-09 Lumileds LLC Thermische blockanordnung, leuchtdiodenanordnung mit dieser und verfahren zur herstellung dieser thermischen blockanordnung
DE102017105235B4 (de) * 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
US10994990B1 (en) 2018-11-13 2021-05-04 United States Of America As Represented By The Secretary Of The Air Force Inline spectroscopy for monitoring chemical vapor deposition processes

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2178231A (en) 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
US4843280A (en) 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
JP2663987B2 (ja) 1989-08-28 1997-10-15 住友金属鉱山株式会社 二層フィルムキャリアの製造方法
JPH0437042A (ja) 1990-06-01 1992-02-07 Hitachi Ltd フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5156716A (en) 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
JPH07506935A (ja) 1992-11-17 1995-07-27 新光電気工業株式会社 リードフレーム及びそれを用いた半導体装置
US5748658A (en) * 1993-10-22 1998-05-05 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and optical pickup head
WO1995026047A1 (fr) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Procede de fabrication des boitiers a semi-conducteurs et boitiers a semi-conducteurs
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP3992301B2 (ja) 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
JPH0982752A (ja) * 1995-09-14 1997-03-28 Sony Corp 半導体装置
DE19621124A1 (de) * 1996-05-24 1997-11-27 Siemens Ag Optoelektronischer Wandler und dessen Herstellungsverfahren
US5861235A (en) 1996-06-26 1999-01-19 Dow Corning Asia, Ltd. Ultraviolet-curable composition and method for patterning the cured product therefrom
DE19632813C2 (de) * 1996-08-14 2000-11-02 Siemens Ag Verfahren zur Herstellung eines Chipkarten-Moduls, unter Verwendung dieses Verfahrens hergestellter Chipkarten-Modul und diesen Chipkarten-Modul enthaltende Kombi-Chipkarte
DE19640304C2 (de) 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
US6088901A (en) * 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips
AU8242998A (en) 1997-07-18 1999-02-10 Dainippon Printing Co. Ltd. IC module, iC card, sealing resin for IC module, and method for manufacturing I C module
JPH11126803A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd Tabテープの製造方法
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
US6184544B1 (en) * 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer
KR100378917B1 (ko) * 1998-05-20 2003-04-07 로무 가부시키가이샤 반도체장치
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
JP2000049382A (ja) * 1998-07-27 2000-02-18 Matsushita Electron Corp 半導体発光装置及びその製造方法
JP3901427B2 (ja) 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP4649701B2 (ja) 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2001354938A (ja) 2000-06-12 2001-12-25 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた接着剤シート、半導体接続用基板ならびに半導体装置
JP2002026192A (ja) 2000-07-03 2002-01-25 Dainippon Printing Co Ltd リードフレーム
DE10041328B4 (de) 2000-08-23 2018-04-05 Osram Opto Semiconductors Gmbh Verpackungseinheit für Halbleiterchips
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
JP4565727B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 半導体装置の製造方法
JP2002176123A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
US20030057421A1 (en) * 2001-09-27 2003-03-27 Tzer-Perng Chen High flux light emitting diode having flip-chip type light emitting diode chip with a transparent substrate
US6634543B2 (en) * 2002-01-07 2003-10-21 International Business Machines Corporation Method of forming metallic z-interconnects for laminate chip packages and boards
DE10228634A1 (de) 2002-06-26 2004-01-22 Osram Opto Semiconductors Gmbh Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung
DE10234978A1 (de) 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250911B4 (de) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
US11942738B2 (en) 2021-01-12 2024-03-26 Rockwell Collins, Inc. Assembly for chassis electrical and mechanical right-angle connection

Also Published As

Publication number Publication date
JP2010021570A (ja) 2010-01-28
JP5436137B2 (ja) 2014-03-05
US20060099741A1 (en) 2006-05-11
US6995029B2 (en) 2006-02-07
US7695990B2 (en) 2010-04-13
US20040106234A1 (en) 2004-06-03
DE10306557A1 (de) 2004-02-26

Similar Documents

Publication Publication Date Title
DE10237084A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
EP0911886B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2163145B1 (de) Elektronikmodul und verfahren zur herstellung eines elektronikmoduls
DE102014116133B4 (de) Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
WO2015040107A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
EP1527479A1 (de) VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2011080058A1 (de) Strahlungsemittierende lichtleitervorrichtung für die beleuchtung, modul mit einer solchen vorrichtung und verfahren zur herstellung einer solchen
DE102014208958A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
EP2614538A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE10234978A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE19640006B4 (de) Verfahren zum Herstellen eines elektronischen Bauelements
WO2015059030A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE20008346U1 (de) Elektrische Anordnung mit mehreren elektrischen Bauteilen
DE112015005080B4 (de) Verfahren zum Herstellen eines Trägers und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2016016302A1 (de) Herstellung einer vorrichtung mit streifenförmigem leiterrahmen
WO2012019867A1 (de) Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers

Legal Events

Date Code Title Description
8141 Disposal/no request for examination