DE10236187A1

DE10236187A1 - Halbleitervorrichtung

Info

Publication number: DE10236187A1
Application number: DE10236187A
Authority: DE
Inventors: Tadaaki Yamauchi; Takeo Okamoto; Junko Matsumoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-10-29
Filing date: 2002-08-07
Publication date: 2003-05-15
Also published as: CN1249723C; US6744298B2; US20030080787A1; JP3889954B2; TW574686B; CN1416134A; KR100493228B1; KR20030035832A; JP2003133941A

Abstract

In der Ausgangsschaltung (903) ist in einer Stufe, die einer Gatterschaltung (30, 32) folgt, die mit einer zu einer ersten Versorgungsspannung (EXVDD) in Beziehung stehenden Versorgungsspannung arbeitet, eine aus einer Inverterschaltung (2, 5, 22) und einem MOS-Transistor (3, 6, 23) gebildete Verriegelungsschaltung angeordnet und mit einer zweiten Versorgungsspannung (VDDQ) als Betriebsversorgungsspannung versorgt. Eine Ausgangspufferschaltung (912) wird entsprechend einem Ausgangssignal der Verriegelungsschaltung gesteuert. Wenn die erste Versorgungsspannung heruntergefahren wird, hält die Verriegelungsschaltung, die die zweite Versorgungsspannung empfängt und mit ihr arbeitet, eine in einem Bereitschaftszustand zu erhaltende Signalspannung fest, und somit wird die Ausgangspufferschaltung zuverlässig in einem Zustand mit hoher Ausgangsimpedanz gehalten. In einer Halbleitervorrichtung mit doppeltem Versorgungsspannungsaufbau kann die Ausgangspufferschaltung zuverlässig in einen Zustand mit hoher Ausgangsimpedanz gesetzt werden, auch wenn eine Versorgungsspannung heruntergefahren wird.

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und besonders auf den Aufbau einer Ausgangsschaltung, die entsprechend einem internen Signal eine externe Bussignalleitung treibt. Insbesondere bezieht sich die vorliegende Erfindung auf einen Aufbau einer Signalausgangsschaltung einer Halbleitervorrichtung, die jeweils getrennt mit einer zum Ausgeben eines Signals verwendeten Ausgangsversorgungsspannung und einer zum Treiben einer internen Schaltung verwendeten externen Versorgungsspannung versorgt werden.
Fig. 11 ist eine schematische Darstellung eines Aufbaus eines Hauptabschnitts einer bekannten Halbleitervorrichtung. Die Halbleitervorrichtung 900 beinhaltet: eine interne Spannungsversorgungsschaltung 901, die aus einer externen Versorgungsspannung EXVDD verschiedene Arten interner Spannungen erzeugt; eine Speicherschaltung 902, die entsprechend den verschiedenen Arten interner Spannungen arbeitet, die durch die interne Spannungsversorgungsschaltung 901 erzeugt werden; und eine Ausgangsschaltung 903, die eine extern zugeführte Ausgangsversorgungsspannung VDDQ empfängt als Betriebsversorgungsspannung zum Puffern von aus der Speicherschaltung 902 gelesenen Daten und zum externen Ausgeben der Daten.
Die interne Spannungsversorgungsschaltung 901 erzeugt eine interne Versorgungsspannung, die von der Speicherschaltung 902 als eine Betriebsversorgungsspannung verwendet wird, eine mittlere Spannung, eine Referenzspannung und andere. Zum Vereinfachen der Abbildung zeigt Fig. 11 jedoch in typischer Weise eine periphere Versorgungsspannung VDDP, die durch die interne Spannungsversorgungsschaltung 901 erzeugt wird. Normalerweise ist die externe Versorgungsspannung EXVDD zum Beispiel nicht kleiner als 2,5 Volt und die Ausgangsversorgungsspannung VDDQ ist zum Beispiel 1,8 Volt. Wenn die externe Versorgungsspannung EXVDD 2,5 Volt beträgt, wird die externe Versorgungsspannung EXVDD als periphere Versorgungsspannung VDDP verwendet. In diesem Fall wird eine von einem in der Speicherschaltung 902 enthaltenen Speicherzellenfeld verwendete Feldversorgungsspannung durch Abwärtsumwandlung der externen Versorgungsspannung EXVDD erzeugt. Die periphere Versorgungsspannung VDDP ist angegeben, um in der Beschreibung die periphere Versorgungsspannung VDDP von der externen Versorgungsspannung EXVDD zu unterscheiden.
Die Speicherschaltung 902 beinhaltet das Speicherzellenfeld, eine Zeilen- und Spaltenauswahlschaltung, die eine Speicherzelle aus dem Speicherzellenfeld auswählen, eine interne Datenleseschaltung und andere.
Dadurch, dass die Ausgangsversorgungsspannung VDDQ ausschließlich an die Ausgangsschaltung 903 angelegt wird, kann die Speicherschaltung 902 stabil mit der internen Versorgungsspannung VDDP betrieben werden, die aus der externen Versorgungsspannung EXVDD erzeugt wird, auch wenn die Ausgangsversorgungsspannung VDDQ sich durch einen Betrieb der Ausgangsschaltung 903 ändert, der Ausgangsversorgungsspannung VDDQ verbraucht. Auch wenn Mehrbitdaten DQ zum Übertragen erzeugt werden, kann die Speicherschaltung 902 ohne Einfluss durch die Änderung der Ausgangsversorgungsspannung VDDQ stabil betrieben werden.
Dadurch, dass die Ausgangsversorgungsspannung VDDQ ausschließlich der Ausgangsschaltung 903 zugeführt wird, kann die Ausgangsschaltung 903 hinreichend mit einer Betriebsversorgungsspannung versehen werden, und die Ausgangsschaltung 903 kann so in stabiler Weise betrieben werden.
Fig. 12 ist eine schematische Darstellung eines Aufbaus eines Abschnitts der Ausgangsschaltung 903, die in Beziehung steht mit der Ausgabe eines Datenbits. In Fig. 12 beinhaltet die Ausgangsschaltung 903: eine NAND-Schaltung 906, die von einer in der Speicherschaltung 902 enthaltenen internen Leseschaltung 905 ausgelesene Lesedaten RD und ein Ausgangsfreigabesignal OEM empfängt; eine Gatterschaltung 907, die die internen Lesedaten RD und das Ausgangsfreigabesignal OEM empfängt; eine Pegelumwandlungsschaltung 908, die die Amplitude eines von der NAND- Schaltung 906 ausgegebenen Signals auf den Pegel der Ausgangsversorgungsspannung VDDQ umwandelt; eine Pegelumwandlungsschaltung 909, die die Amplitude eines von der Gatterschaltung 907 ausgegebenen Signals auf den Pegel der externen Versorgungsspannung EXVDD umwandelt; eine Inverterschaltung 910, die ein von der Pegelumwandlungsschaltung 909 ausgegebenes Signal invertiert; und eine Ausgangspufferschaltung 912, die entsprechend einem von der Pegelumwandlungsschaltung 908 ausgegebenen Signal und einem von dem Inverter 910 ausgegebenen Signal einen Ausgangsknoten 920 steuert.
Die interne Leseschaltung 905 ist in der in Fig. 11 abgebildeten Speicherschaltung 902 enthalten, beinhaltet eine Vorverstärkerschaltung und andere, empfängt die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung und erzeugt interne Lesedaten RD mit der Amplitude des peripheren Versorgungsspannungspegels VDDP.
Die NAND-Schaltung 906 und die Gatterschaltung 907 empfangen die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung. Wenn das Ausgangsfreigabesignal OEM sich auf logischem LOW-Pegel oder L-Pegel befindet, gibt die NAND- Schaltung 906 ein Signal mit einem logischen HIGH-Pegel oder H-Pegel aus. Wenn das Ausgangsfreigabesignal OEM einen H-Pegel erhält, arbeitet die NAND-Schaltung 906 als Inverter zum Invertieren der internen Lesedaten RD.
Wenn das Ausgangsfreigabesignal OEM auf L-Pegel liegt, gibt die Gatterschaltung 907 ein Signal mit H-Pegel aus, und wenn das Ausgangsfreigabesignal OEM den H-Pegel erhält, arbeitet die Gatterschaltung 907 als eine Pufferschaltung und erzeugt entsprechend den internen Lesedaten RD ein Ausgangssignal.
Die Pegelumwandlungsschaltung 908 empfängt die Ausgangsversorgungsspannung VDDQ als eine Betriebsversorgungsspannung, und die Pegelumwandlungsschaltung 909 empfängt die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung.
Die Pegelumwandlungsschaltungen 908 und 909 führen lediglich die Umwandlung des Spannungspegels (bzw. der Amplitude) durch und keine Umwandlung des Logikpegels.
Die Ausgangspufferschaltung 912 beinhaltet einen p-Kanal MOS- Transistor (einen Feldeffekttransistor mit isoliertem Gate) TP, der zwischen einen Ausgangsspannungsversorgungsknoten und einen Ausgangsknoten 920 geschaltet ist und an seinem Gate ein von der Pegelumwandlungsschaltung 908 ausgegebenes Signal empfängt, und einen n-Kanal MOS-Transistor TN, der zwischen den Ausgangsknoten 920 und einen Masseknoten geschaltet ist und an seinem Gate ein von der Inverterschaltung 910 ausgegebenes Signal empfängt.
Wenn das Ausgangsfreigabesignal OEM auf L-Pegel liegt, geben sowohl die NAND-Schaltung 906 als auch die Gatterschaltung 907 beide ein Signal mit H-Pegel aus, die Pegelumwandlungsschaltung 908 gibt ein Signal mit dem Ausgangsversorgungsspannungspegel VDDQ aus, und die Pegelumwandlungsschaltung 909 ein Signal mit dem externen Versorgungsspannungspegel EXVDD. Der Inverter 910, der die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung empfängt und ein von der Pegelumwandlungsschaltung 909 ausgegebenes Signal invertiert, gibt ein Signal mit L-Pegel aus.
Die MOS-Transistoren TP und TN in der Ausgangspufferschaltung 912 sind beide ausgeschaltet, und die Ausgangspufferschaltung 912 erhält so einen Zustand mit hohem Ausgangswiderstand.
Wenn das Ausgangsfreigabesignal OEM den H-Pegel erhält, arbeitet die NAND-Schaltung 906 als Inverter, während die Gatterschaltung 907 als Pufferschaltung arbeitet. Wenn der interne Lesedatenwert RD auf H-Pegel liegt, gibt die NAND-Schaltung 906 ein Signal mit L-Pegel aus und die Gatterschaltung 907 ein Signal mit H-Pegel. Somit gibt die Pegelumwandlungsschaltung 908 ein Signal mit L-Pegel aus und die Inverterschaltung 910 ein Signal mit L-Pegel. Somit wird in der Ausgangspufferschaltung 912 der MOS-Transistor TP eingeschaltet und der MOS-Transistor TN ausgeschaltet. In diesem Zustand wird der Ausgangsknoten 920 über den MOS-Transistor TP auf den Ausgangsversorgungsspannungspegel VDDQ getrieben.
Wenn der interne Lesedatenwert RD auf L-Pegel liegt, gibt die NAND-Schaltung 906 ein Signal mit H-Pegel aus und die Gatterschaltung 907 ein Signal mit L-Pegel. Dementsprechend gibt der Inverter 910 ein Signal mit dem externen Versorgungsspannungspegel EXVDD aus, in der Ausgangspufferschaltung 912 ist der MOS-Transistor TP ausgeschaltet und der MOS-Transistor TN eingeschaltet, und der Ausgangsknoten 920 wird über den MOS-Transistor TN auf den Massespannungspegel getrieben. Dadurch, dass über die Inverterschaltung 910 ein Signal mit dem externen Versorgungsspannungspegel EXVDD an das Gate des MOS-Transistors TN angelegt wird, wird die Stromsteuerfähigkeit des MOS- Transistors TN verbessert zum schnellen Entladen des Ausgangsknotens 920 auf den Massespannungspegel.
Fig. 13 zeigt einen beispielhaften Aufbau der Pegelumwandlungsschaltung 908. In Fig. 13 beinhaltet die Pegelumwandlungsschaltung 908: einen Inverter 908a, der ein von der NAND-Schaltung 906 ausgegebenes Signal SIN empfängt; einen n-Kanal MOS- Transistor 908b, der zwischen einen internen Knoten NA und einen Masseknoten geschaltet ist und an seinem Gate das von der NAND-Schaltung 906 ausgegebene Signal SIN empfängt; einen n-Kanal MOS-Transistor 908c, der zwischen einen internen Knoten NB und einen Masseknoten geschaltet ist und an seinem Gate ein von dem Inverter 908a ausgegebenes Signal empfängt; einen p- Kanal MOS-Transistor 908d, der zwischen einen Ausgangsversorgungsspannungsknoten und den internen Knoten NA geschaltet ist und dessen Gate mit dem internen Knoten NB verbunden ist; und einen p-Kanal MOS-Transistor 908e, der zwischen einen Ausgangsversorgungsspannungsknoten und den internen Knoten NB geschaltet ist und dessen Gate mit dem internen Knoten NA verbunden ist. An dem internen Knoten NB wird ein Signal SOUT erzeugt, das von der Pegelumwandlungsschaltung 908 ausgegeben wird.
Wenn das Signal SIN auf H-Pegel liegt, wird MOS-Transistor 908b eingeschaltet und 908c ausgeschaltet. Somit wird der interne Knoten NA über den MOS-Transistor 908b zum Verringern des Spannungspegels entladen. Als Reaktion darauf schaltet sich der MOS-Transistor 908e zum Aufladen des internen Knotens NB ein, und der interne Knoten NB steigt im Spannungspegel auf den Ausgangsversorgungsspannungspegel VDDQ.
Wenn der interne Knoten NP den Ausgangsversorgungsspannungspegel VDDQ erhält, schaltet sich der MOS-Transistor 908d aus. Das Signal SIN mit dem peripheren Versorgungsspannungspegel VDDP wird so in das Signal SOUT mit dem Ausgangsversorgungsspannungspegel VDDQ umgewandelt.
Wenn das Signal SIN auf L-Pegel liegt, wird MOS-Transistor 908b ausgeschaltet und 908c eingeschaltet. In diesem Zustand wird der interne Knoten NB über den MOS-Transistor 908c entladen und verringert seinen Spannungspegel. Als Reaktion darauf schaltet der MOS-Transistor 908d ein zum Aufladen des internen Knotens NA auf den Ausgangsversorgungsspannungspegel VDDQ, und der MOS- Transistor 908e schaltet dementsprechend ab. Somit gibt in diesem Zustand der interne Knoten NB das Signal SOUT mit L-Pegel aus.
Wie oben beschrieben, wandelt die Pegelumwandlungsschaltung 908 das Signal SIN mit der Amplitude des peripheren Versorgungsspannungspegels VDDP in ein Signal mit der Amplitude des Ausgangsversorgungsspannungspegels VDDQ um und führt keine Umwandlung des logischen Pegels durch.
Die Verwendung der Pegelumwandlungsschaltung 908 ermöglicht es, dass eine interne Schaltung mit dem peripheren Versorgungsspannungspegel VDDP betrieben wird und dass die Ausgangspufferschaltung 912 ein Signal mit dem Ausgangsversorgungsspannungspegel erzeugt.
Wenn weiterhin die periphere Versorgungsspannung VDDP der externen Versorgungsspannung EXVDD gleich ist und größer als die Ausgangsversorgungsspannung VDDQ, wird ein an die Ausgangspufferschaltung 912 angelegtes Signal in seiner Amplitude auf den Ausgangsversorgungsspannungspegel VDDQ umgewandelt, um die Anstiegs- und Abfalleigenschaften des Signals an der Ausgangspufferschaltung auszugleichen. Durch Steuern des Ausgangsknotens 920 durch die Ausgangspufferschaltung 912 wird angestrebt, die Anstiegs- und Abfalleigenschaften einander anzugleichen.
Fig. 14 ist eine schematische Darstellung eines beispielhaften Datenverarbeitungssystems. In dem in Fig. 14 dargestellten Verarbeitungssystem sind eine Verarbeitungseinheit 950, eine Halbleiterspeichervorrichtung 952, die von der Verarbeitungseinheit 950 verwendete Daten speichert, und ein Speicher 954, der von der Halbleiterspeichervorrichtung 952 getrennt ist, miteinander über einen Bus 956 verbunden.
Die Verarbeitungseinheit 950 empfängt die Versorgungsspannungen VDDL und VDDQ als Betriebsversorgungsspannungen. Die Halbleiterspeichervorrichtung 952 empfängt die Versorgungsspannungen EXVDD und VDDQ als Betriebsversorgungsspannungen. Der Speicher 954 empfängt die Versorgungsspannung VDDL als eine Betriebsversorgungsspannung. Wenn die Verarbeitungseinheit 950 über den Bus 956 Daten an die Halbleiterspeichervorrichtung 952 sendet, überträgt die Verarbeitungseinheit 950 ein Signal entsprechend der Ausgangsversorgungsspannung VDDQ, um die Signalschnittstelle an die Halbleiterspeichervorrichtung 952 anzupassen.
Wenn in einem solchen Datenverarbeitungssystem für eine lange Zeitspanne kein Zugriff auf die Halbleiterspeichervorrichtung 952 durchgeführt wird, beendet die Verarbeitungseinheit 950 über eine (nicht dargestellte) Leistungsversorgungsverwaltungseinheit die Zufuhr der externen Versorgungsspannung EXVDD zumindest zu der Halbleiterspeichervorrichtung 952. Zum Ausführen einer Verarbeitung verwendet die Verarbeitungseinheit 950 in dem Speicher 954 gespeicherte Daten.
Da über den Bus 956 Daten/ein Signal zwischen dem Speicher 954 und der Verarbeitungseinheit 950 übertragen werden, muss die in Fig. 12 dargestellte Ausgangspufferschaltung 912 in einem Zustand mit hoher Ausgangsimpedanz bleiben, auch wenn der Halbleiterspeichervorrichtung 952 keine externe Versorgungsspannung EXVDD mehr zugeführt wird, während ihr die Ausgangsversorgungsspannung VDDQ zugeführt wird. Ein MOS-Transistor schaltet sich aus, wenn der Betrag seiner Gate-Source-Spannung eine Schwellspannung unterschreitet. Wenn zum Beispiel in der in Fig. 13 dargestellten Anordnung die aus der externen Versorgungsspannung EXVDD erzeugte periphere Versorgungsspannung VDDP entsprechend dem Ende der Zufuhr der externen Versorgungsspannung EXVDD im Pegel sinkt, kann ein Fall auftreten, in dem das auf H-Pegel gesetztes Signal SIN in einem Bereitschaftszustand nicht auf den Massespannungspegel entladen wird, und das Signal SIN auf einem mittleren Spannungspegel gehalten wird. In ähnlicher Weise kann das Ausgangssignal des Inverters 908 auf einem mittleren Spannungspegel gehalten werden. Wenn in diesem Fall in der Pegelumwandlungsschaltung 908 die MOS-Transistoren 908b und 908c beide ein- oder ausgeschaltet sind, haben die internen Knoten NA und NB eine Spannung mit einem ungewissen Pegel, und die Pegelumwandlungsschaltung 908 gibt ein Signal SOUT aus, das nicht auf dem Ausgangsversorgungsspannungspegel VDDQ gehalten wird, sondern auf einem mittleren Spannungspegel. Wenn ein solcher Zustand auftritt, würde der MOS-Transistor TP in der Ausgangspufferschaltung 912 möglicherweise dem Ausgangsknoten 920 einen Strom zuführen.
In ähnlicher Weise könnte auch in der in Fig. 12 dargestellten Anordnung beim Beenden der Zufuhr der externen Versorgungsspannung EXVDD das Ausgangssignal des Inverters 910 nicht vollständig auf Massespannungspegel entladen werden, und die Pegelumwandlungsschaltung 909 würde ein Ausgangssignal mit einem auf einem mittleren Spannungspegel schwebenden Pegel haben. Als Reaktion darauf tritt der Inverter 910 in einen Zustand ein, in dem ein auf einem mittleren Spannungspegel gehaltenes Signal ausgegeben wird, und der Entlade-MOS-Transistor TN wird leitend. So hat die Ausgangspufferschaltung 912 auch in diesem Zustand einen leitend gemachten MOS-Transistor TN und treibt den Ausgangsknoten 920 auf den Massespannungspegel, und die Ausgangspufferschaltung 912 tritt nicht in den Zustand mit hoher Ausgangsimpedanz ein.
Wenn die Ausgangspufferschaltung 912 in einen anderen Zustand versetzt wird als in den Zustand mit hoher Ausgangsimpedanz, würde ein zwischen dem Speicher 954 und der Verarbeitungseinheit 950 übertragenes Signal/ein Datenwert durch die von der Ausgangspufferschaltung 912 ausgegebenen Daten nachteilig beeinflusst, und dadurch kann ein Signal/ein Datenwert nicht korrekt übertragen werden.
Es wird nun der folgende Zustand betrachtet: Die Verarbeitungseinheit 950 und die Halbleiterspeichervorrichtung 952 sind über den Bus 956 miteinander verbunden, und die Verarbeitungseinheit 950 ist mit dem Speicher 954 über einen anderen Bus verbunden. Außerdem hat der Bus, der die Verarbeitungseinheit 950 und die Halbleiterspeichervorrichtung 952 verbindet, eine Signalleitung, die mit einer Spannung abgeschlossen ist, deren Pegel sich von dem Ausgangsversorgungsspannungspegel VDDQ unterscheidet. Wenn die Ausgangspufferschaltung 912 in einen anderen Zustand versetzt als den Zustand mit der Ausgangsimpedanz, würde auch in diesem Fall ein Strom zwischen der Ausgangspufferschaltung 912 und der abschließenden Spannungsquelle fließen, und somit würde der Stromverbrauch nachteilhaft ansteigen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichervorrichtung bereitzustellen, die eine Ausgangspufferschaltung aufweist, die zuverlässig in einem Zustand mit hoher Ausgangsimpedanz gehalten wird, auch wenn eine externe Versorgungsspannung unterbrochen wird, während eine Ausgangsversorgungsspannung zugeführt wird.
Die Aufgabe wird erfüllt durch eine Halbleitervorrichtung gemäß Anspruch 1 bzw. 11. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung: eine erste Ausgangstreibersignalerzeugungsschaltung, die eine erste Versorgungsspannung als ihre Betriebsversorgungsspannung empfängt, zum Erzeugen eines ersten Ausgangstreibersignals als Reaktion zumindest auf ein internes Signal; eine erste Verriegelungsschaltung, die eine zweite Versorgungsspannung als eine Betriebsversorgungsspannung empfängt und das erste Ausgangstreibersignal verriegelt und überträgt; und einen ersten Ausgangstransistor, der die zweite Versorgungsspannung als eine Betriebsversorgungsspannung empfängt und auf ein von der ersten Verriegelungsschaltung ausgegebenes Signal reagiert zum Treiben eines Ausgangsknotens.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung: eine erste Schaltung, die eine erste Versorgungsspannung als ihre Betriebsversorgungsspannung empfängt und entsprechend einem empfangenen Signal ein erstes Signal erzeugt; und eine zweite Schaltung, die eine zweite Versorgungsspannung als ihre Betriebsversorgungsspannung empfängt und entsprechend dem ersten Signal ein zweites Signal erzeugt. Die zweite Schaltung beinhaltet eine Verriegelungsschaltung, die das erste Signal an einem Eingang empfängt und eine Signalspannung an dem Eingang verriegelt.
Entsprechend der Anordnung der vorliegenden Erfindung ist die Verriegelungsschaltung bereitgestellt, die die zweite Versorgungsspannung als Betriebsversorgungsspannung empfängt, und der Ausgangstransistor oder eine Ausgangstreiberschaltung wird entsprechend dem von der Verriegelungsschaltung ausgegebenen Signal angesteuert. Auch wenn die Zufuhr der ersten Versorgungsspannung unterbrochen wird, verriegelt die Verriegelungsschaltung den Zustand des Signals unmittelbar vor der Unterbrechung der Zufuhr der ersten Versorgungsspannung. So kann der Ausgangstransistor bzw. die Ausgangstreiberschaltung in dem Zustand gehalten werden, die er/sie unmittelbar vor der Unterbrechung der ersten Versorgungsspannung hatte, um den Zustand mit hoher Ausgangsimpedanz zu halten. Dementsprechend kann die Ausgangsschaltung bei Unterbrechung der Zufuhr der ersten Versorgungsspannung zuverlässig in dem Zustand mit hoher Ausgangsimpedanz gehalten werden, um zu verhindern, dass Kollision mit einem Signal/mit Daten auf einem externen Bus auftritt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
Von den Figuren zeigen:
Fig. 1 einen Aufbau einer Ausgangsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 ein Signalverlaufsdiagramm, das einen Betrieb der in Fig. 1 abgebildeten Ausgangsschaltung darstellt;
Fig. 3 einen Aufbau der Ausgangsschaltung gemäß einer ersten Abänderung der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 4 einen Aufbau der Ausgangsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 5 eine schematische Darstellung eines Aufbaus eines Hauptabschnitts der Ausgangsschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 6 eine schematische Darstellung der Eingangs- und Ausgangseigenschaften einer in Fig. 5 abgebildeten Inverterschaltung;
Fig. 7 eine schematische Darstellung eines Aufbaus der Ausgangsschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 8 eine schematische Darstellung eines Aufbaus eines in Fig. 7 abgebildeten Abschnitts zum Erzeugen eines Einschalterfasssignals;
Fig. 9 ein Signalverlaufsdiagramm, das einen Betrieb eines in Fig. 1 abgebildeten Einschalterfassabschnitts darstellt;
Fig. 10 eine schematische Darstellung eines Aufbaus eines Hauptabschnitts der Ausgangsschaltung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
Fig. 11 eine schematische Darstellung eines Gesamtaufbaus einer bekannten Halbleitervorrichtung;
Fig. 12 eine schematische Darstellung der in Fig. 11 abgebildeten Ausgangsschaltung;
Fig. 13 eine Darstellung eines Beispiels für einen Aufbau der in Fig. 12 abgebildeten Pegelumwandlungsschaltung;
Fig. 14 eine schematische Darstellung eines Aufbaus eines bekannten Datenverarbeitungssystems.
Mit Bezug auf Fig. 1 beinhaltet die Ausgangsschaltung 903 eine Inverterschaltung 1, die ein Ausgangssignal einer NAND- Schaltung 906 empfängt; eine Inverterschaltung 2, die ein Ausgangssignal der Inverterschaltung 1 empfängt; einen n-Kanal MOS-Transistor 3, der entsprechend einem von der Inverterschaltung 2 ausgegebenen Signal mit H-Pegel leitend gemacht wird zum Treiben eines Eingangsknotens ND der Inverterschaltung 2 auf einen Massespannungspegel; eine Inverterschaltung 4, die ein von einer Gatterschaltung 907 ausgegebenes Signal empfängt; eine Inverterschaltung 5, die ein von der Inverterschaltung 4 ausgegebenes Signal empfängt; einen n-Kanal MOS-Transistor 6, der entsprechend einem von der Inverterschaltung 5 ausgegebenen Signal mit H-Pegel leitend gemacht wird zum Halten eines Knotens NF auf Massespannungspegel; eine Inverterschaltung 7, die ein von der Inverterschaltung 6 ausgegebenes Signal empfängt; und eine Ausgangspufferschaltung 912 zum Treiben eines Ausgangsknotens 920 entsprechend den von den Inverterschaltungen 2 und 7 ausgegebenen Signalen.
Die NAND-Schaltung 906 empfängt die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung, und sie empfängt die internen Lesedaten RD von der internen Leseschaltung 905 und das Ausgangsfreigabesignal OEM als Eingangssignale.
Die Gatterschaltung 907 empfängt die internen Lesedaten RD und das Ausgangsfreigabesignal OEM als Eingangssignale und die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung.
Die periphere Versorgungsspannung VDDP kann auf demselben Spannungspegel liegen wie die externe Versorgungsspannung EXVDD, oder sie kann durch Abwärtsumwandlung der externen Versorgungsspannung EXVDD erzeugt werden. Die in Fig. 1 dargestellte Ausführungsform wird mit der Annahme beschrieben, dass die periphere Versorgungsspannung VDDP durch Abwärtsumwandlung der externen Versorgungsspannung EXVDD erzeugt wird.
Ein Ausgangssignal der Inverterschaltung 2 wird dem Gate eines p-Kanal MOS-Transistors TP in der Ausgangspufferschaltung 912 zugeführt, und ein Ausgangssignal der Inverterschaltung 7 dem Gate eines n-Kanal MOS-Transistors TN in der Ausgangspufferschaltung 912.
Die Inverterschaltungen 1 und 4 erhalten die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung und invertieren jeweils die von der NAND-Schaltung 906 und der Gatterschaltung 907 ausgegebenen Signale. Wenn die periphere Versorgungsspannung VDDP einen anderen Spannungspegel hat als die externe Versorgungsspannung EXVDD, würden die Inverterschaltungen 1 und 4 eine Pegelumwandlungsfunktion aufweisen, oder in jeder jeweils vorhergehenden Stufe würde eine Pegelumwandlungsschaltung angeordnet sein.
Es sei angemerkt, dass die Inverterschaltungen 1 und 4 auch die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung empfangen können. In der folgenden Beschreibung wird ein undefinierter Zustand eines internen Signals beschrieben, wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird. Daher sind die Inverterschaltungen 1 und 4 so dargestellt, dass sie die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung erhalten, um die Stabilisierung eines Signals in einem Grenzabschnitt zu beschreiben zwischen einer Schaltung, die als eine Betriebsversorgungsspannung eine interne Versorgungsspannung erhält, die der externen Versorgungsspannung entspricht, und einer Schaltung, die die Ausgangsversorgungsspannung VDDQ als eine Betriebsversorgungsspannung erhält.
Die Inverterschaltungen 2, 5 und 7 erhalten die Ausgangsversorgungsspannung VDDQ als eine Betriebsversorgungsspannung. Die interne Leseschaltung 905 erhält die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung.
Es wird jetzt ein Fall betrachtet, wie er in Fig. 2 dargestellt ist, bei dem die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird, während die Ausgangsversorgungsspannung VDDQ zugeführt wird. Die Zufuhr der externen Versorgungsspannung EXVDD wird unterbrochen, wenn sich die Halbleiterspeichervorrichtung in einem Bereitschaftszustand befindet.
Die periphere Versorgungsspannung VDDP wird aus der externen Versorgungsspannung EXVDD erzeugt. Wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird, fällt dementsprechend auch der Pegel der peripheren Versorgungsspannung VDDP ab. Wenn die periphere Versorgungsspannung VDDP auf den Pegel einer Schwellspannung eines MOS-Transistors eines Bestandteils oder von etwas Ähnlichem abfällt, tritt eine Schaltung, die die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung empfängt, in einen betriebsunfähigen Zustand ein, und eine periphere Schaltung, die die interne Lesedaten RD, das Ausgangsfreigabesignal OEM und Ähnliches ausgibt, gibt ein Signal mit einem ungewissen Spannungspegel aus. Wenn zum Beispiel in der NAND-Schaltung 906 und in der Gatterschaltung 907 ein Eingangssignal einen Spannungspegel erreicht, der einem Schwellwert eines n-Kanal Transistors in einem ihrer Bestandteile entspricht, empfängt der n-Kanal MOS-Transistor in einem leitenden Zustand an seinem Gate ein Signal mit einem Spannungspegel, der dem Pegel der Schwellspannung gleich ist oder nahe liegt, und der n-Kanal MOS-Transistor im leitenden Zustand wird nichtleitend. So gelangt das Ausgangssignal der NAND- Schaltung 906 und der Gatterschaltung 907 in einen ungewissen Zustand.
Entsprechend dem Ausgangssignal des ungewissen Zustands, erhalten die Inverterschaltungen 1 und 4, die die externe Leistungsversorgungsspannung EXVDD als eine Betriebsversorgungsspannung erhalten, in ähnlicher Weise ein Ausgangssignal mit einem ungewissen Spannungspegel.
In einem Bereitschaftszustand halten die Inverterschaltung 2 und der MOS-Transistor 3 gemeinsam den Ausgangsknoten ND der Inverterschaltung 1 auf Massespannungspegel, und die Inverterschaltung 5 und der MOS-Transistor 6 halten zusammen den Ausgangsknoten NF der Inverterschaltung 4 auf L-Pegel. Auch wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird und die Eingangsknoten der Inverterschaltungen 1 und 4 Spannungen in einem ungewissen Zustand haben, wird in diesem Zustand die Ausgangsversorgungsspannung VDDQ weiter zugeführt, der Inverter 2 und der MOS-Transistor 3 arbeiten, um den Knoten ND auf Massespannungspegel zu halten, und der Inverter 5 und der MOS-Transistor 6 arbeiten, um den Knoten NF auf Massespannungspegel zu halten. Wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird und die NAND-Schaltung 906, die Inverterschaltung 1, die Gatterschaltung 907 und die Inverterschaltung 4 in einen betriebsunfähigen Zustand eintreten, können sie die internen Knoten ND und NF weiter auf Massespannungspegel gehalten werden.
In diesem Zustand hat der Ausgangsknoten NE der Inverterschaltung 2 eine Spannung mit H-Pegel und der Ausgangsknoten NG der Inverterschaltung 7, die ein von dem Inverter 5 ausgegebenes Signal empfängt, wird auf einer Spannung mit L-Pegel gehalten, in der Ausgangspufferschaltung 912 werden die MOS-Transistoren TP und TN beide in einem nichtleitenden Zustand gehalten, und die Ausgangspufferschaltung 912 kann weiter in einem Zustand mit hoher Ausgangsimpedanz gehalten werden, wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird.
Es sei angemerkt, dass in Fig. 1 die Inverterschaltungen 1 und 4 Inverterschaltungen mit einer Pegelumwandlungsfunktion sein können, die ein Signal mit einer Amplitude des Ausgangsversorgungsspannungspegels VDDQ erzeugen. Wenn die NAND-Schaltung 906 und die Gatterschaltung 907 Signale mit einem ungewissen Zustand ausgeben, empfangen die Pegelumwandlungsschaltungen auch in diesem Aufbau das Signal in einem ungewissen Zustand und geben ein Signal in einem ungewissen Zustand aus. Auch in diesem Fall kann durch die Verwendung der aus einem nachfolgenden Inverter und MOS-Transistor gebildeten Verriegelungsschaltung zum Halten eines Ausgangsknotens der Pegelumwandlungsschaltung auf einem Spannungspegel des Bereitschaftszustands die Ausgangspufferschaltung zuverlässig in den Zustand mit hohen Ausgangswiderstand versetzt werden, wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird.
Wenn die Inverterschaltungen 1 und 4 die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung erhalten, ist weiterhin die Versorgungsspannung VDDP eine abwärts umgewandelte Spannung der externen Versorgungsspannung EXVDD, und eine ähnliche Funktion und Wirkung kann erreicht werden.
Fig. 3 ist eine schematische Darstellung eines Aufbaus einer ersten Abänderung der ersten Ausführungsform der vorliegenden Erfindung. In dem in Fig. 3 dargestellten Aufbau wird externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung zum Betreiben einer peripheren Schaltung zugeführt. Zusätzlich wird zum besseren Verständnis ein Beispiel für die Versorgungsspannungen angegeben, in dem die externe Versorgungsspannung EXVDD als periphere Versorgungsspannung VDDP zugeführt wird. Wenn zum Beispiel die externe Versorgungsspannung EXVDD 2,5 Volt beträgt und die Ausgangsversorgungsspannung VDDQ 1,8 Volt, wird die externe Versorgungsspannung EXVDD an die periphere Schaltung als eine Betriebsversorgungsspannung angelegt.
Eine interne Leseschaltung 10 empfängt die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung und erzeugt interne Lesedaten mit dem externen Versorgungsspannungspegel EXVDD. Eine NAND-Schaltung 11, die das Ausgangsfreigabesignal OEM und die internen Lesedaten RD empfängt, erhält ebenfalls die externe Versorgungsspannung EXVDD als ihre Betriebsversorgungsspannung. Eine Gatterschaltung 12, die die internen Lesedaten RD und das Ausgangsfreigabesignal OEM empfängt, erhält ebenfalls die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung. Eine Inverterschaltung 13, die ein von der NAND-Schaltung 11 ausgegebenes Signal empfängt, erhält ebenfalls die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung. Eine Inverterschaltung 14, die ein von der Gatterschaltung 12 ausgegebenes Signal empfängt, erhält ebenfalls die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung. In diesem Fall haben die Inverterschaltungen 13 und 14 keine Pegelumwandlungsfunktion. Der restliche Aufbau der in Fig. 3 dargestellten Ausgangsschaltung 903 ist mit dem der in Fig. 1 dargestellten Ausgangsschaltung 903 identisch, gleiche Komponenten werden durch gleiche Bezugszeichen bezeichnet und die detaillierte Beschreibung wird nicht wiederholt.
Wenn die Zufuhr der als Betriebsversorgungsspannung für eine interne Schaltung zugeführten externen Versorgungsspannung EXVDD unterbrochen wird und die Inverterschaltungen 13 und 14 Signale mit ungewissem Zustand ausgegeben, halten wie in Fig. 3 dargestellt die Inverterschaltung 2 und der MOS-Transistor 3 gemeinsam den Knoten ND auf einem Spannungspegel im Bereitschaftszustand bzw. auf dem Massespannungspegel, und die Inverterschaltung 5 und der MOS-Transistor 6 halten gemeinsam den Knoten NF auf einem Spannungspegel im Bereitschaftszustand wie in dem in Fig. 1 dargestellten Aufbau.
Wenn die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung für eine interne Schaltung verwendet wird, halten eine aus der Inverterschaltung 2 und dem MOS-Transistor 3 gebildete Verriegelschaltung und eine aus Inverterschaltung 5 und MOS-Transistor 6 gebildete Verriegelungsschaltung, die jeweils an den Ausgängen der Schaltungen 13 und 14 bereitgestellt sind, die die externe Versorgungsspannung EXVDD als Betriebsversorgungsspannung erhalten, die Ausgangspufferschaltung 912 zuverlässig in dem Zustand mit hoher Ausgangsimpedanz, wenn die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird, während die Ausgangsversorgungsspannung VDDQ zugeführt wird.
Wie bisher beschrieben ist entsprechend der ersten Ausführungsform eine Verriegelungsschaltung, die eine Ausgangsversorgungsspannung als Betriebsversorgungsspannung empfängt, an der Ausgangsstufe einer Schaltung angeordnet, die als Betriebsversorgungsspannung eine Versorgungsspannung empfängt, die mit einer externen Versorgungsspannung in Beziehung steht. So kann eine Ausgangspufferschaltung zuverlässig in einem Zustand mit hoher Ausgangsimpedanz gehalten werden, wenn die Zufuhr der externen Versorgungsspannung unterbrochen wird, während die Ausgangsversorgungsspannung zugeführt wird.
Fig. 4 zeigt einen Aufbau der Ausgangsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. In Fig. 4 wird die externe Versorgungsspannung EXVDD als periphere Versorgungsspannung zum Betreiben einer internen Schaltung verwendet.
Zum Steuern des p-Kanal MOS-Transistors TP der Ausgangspufferschaltung 912 sind bereitgestellt: ein NAND-Gatter 11, das die internen Lesedaten RD und das Ausgangsfreigabesignal OEM empfängt, eine Inverterschaltung 13, die ein von der NAND- Schaltung 11 ausgegebenes Signal empfängt, und eine Inverterschaltung 2, die ein von der Inverterschaltung 13 ausgegebenes Signal empfängt. Der n-Kanal MOS-Transistor 3 ist bereitgestellt, um entsprechend einem von der Inverterschaltung 2 ausgegebenen Signal den Eingangsknoten ND der Inverterschaltung 2 auf dem Massepegel zu halten. Der in Fig. 4 dargestellte p-Kanal MOS-Transistor TP wird durch die Schaltung mit einem Aufbau angesteuert, der identisch zu dem in Fig. 3 dargestellten ist.
Zum Treiben des in der Ausgangspufferschaltung 912 enthaltenen n-Kanal MOS-Transistors TN sind bereitgestellt: eine Gatterschaltung 12, die die internen Lesedaten RD und das Ausgangsfreigabesignal OEM empfängt, und eine Inverterschaltung 20, die das Gate des MOS-Transistors TN entsprechend einem von der Gatterschaltung 12 ausgegebenen Signal ansteuert. Die Inverterschaltung 20 empfängt die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung. Dadurch, dass die Gatespannung des Ausgangs-MOS-Transistors TN zum Leitendmachen des MOS- Transistors TN auf den externen Versorgungsspannungspegel EXVDD gelegt wird, wird die Stromsteuerfähigkeit des MOS-Transistors TN erhöht, um den Ausgangsknoten schnell zu entladen.
Zum Steuern des n-Kanal MOS-Transistors TN sind weiter bereitgestellt: eine Inverterschaltung 21, die ein von der Gatterschaltung 12 ausgegebenes Signal empfängt, eine Inverterschaltung 22, die ein von der Inverterschaltung 21 ausgegebenes Signal empfängt, ein n-Kanal MOS-Transistor 24, der entsprechend dem von der Inverterschaltung 22 ausgegebenen Signal arbeitet, um einen Ausgangsknoten NG der Inverterschaltung 20 auf den Massespannungspegel zu treiben, und ein n-Kanal MOS-Transistor 23, der entsprechend einem von der Inverterschaltung 22 ausgegebenes Signal arbeitet, um einen Eingangsknoten NH der Inverterschaltung 22 auf dem Massespannungspegel zu halten.
In dem in Fig. 4 dargestellten Aufbau bilden die Inverterschaltung 2 und der MOS-Transistor 3 eine Verriegelungsschaltung. Wenn die Zufuhr einer externen Versorgungsspannung EXVDD in dem Bereitschaftszustand unterbrochen wird, halten die Inverterschaltung 2 und der MOS-Transistor 3 den Ausgangsknoten NE der Inverterschaltung 2 wie in der ersten Ausführungsform auf dem Ausgangsversorgungsspannungspegel VDDQ.
Die Gatterschaltung 12 und die Inverterschaltungen 20 und 21 empfangen die externe Versorgungsspannung EXVDD jeweils als Betriebsversorgungsspannung, und die Inverterschaltung 22 empfängt die Ausgangsversorgungsspannung VDDQ als eine Betriebsversorgungsspannung. Wenn daher die Zufuhr der externen Versorgungsspannung EXVDD unterbrochen wird, halten die Inverterschaltung 22 und der MOS-Transistor 23 den Eingangsknoten NH der Inverterschaltungen 22 auf dem Massespannungspegel und den Ausgangsknoten NI der Inverterschaltung 22 auf dem Ausgangsversorgungsspannungspegel VDDQ. Somit bleibt der MOS-Transistor 24 in einem leitenden Zustand, der Knoten NG wird unabhängig von dem Zustand des Ausgangssignals der Inverterschaltung 20 auf dem Massespannungspegel gehalten, und in der Ausgangspufferschaltung 912 wird der MOS-Transistor TN zuverlässig in einem nichtleitenden Zustand gehalten.
In dem in Fig. 4 dargestellten Aufbau ist die Verriegelungsschaltung, die die Ausgangsversorgungsspannung VDDQ als eine Betriebsversorgungsspannung empfängt, an einem Ausgang der Inverterschaltung 21 angeordnet, die die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung empfängt, und daher können in der Ausgangspufferschaltung 912 die p- und n-Kanal MOS-Transistoren TP und TN beide in einem nichtleitenden Zustand gehalten werden, um den Ausgangsknoten 920 in den Zustand mit hoher Ausgangsimpedanz zu versetzen.
Es sei angemerkt, dass in dem oben beschriebenen Aufbau die periphere Versorgungsspannung VDDP aus der externen Versorgungsspannung EXVDD erzeugt werden kann und wie in dem in Fig. 1 dargestellten Aufbau von der peripheren Schaltung als eine Betriebsversorgungsspannung verwendet werden kann. In dem Aufbau, bei dem die periphere Versorgungsspannung VDDP als eine Betriebsversorgungsspannung verwendet wird, werden die Schaltungen außer der Inverterschaltung 20 in der in Fig. 4 dargestellten Anordnung anstatt von der externen Versorgungsspannung EXVDD von der peripheren Versorgungsspannung VDDP versorgt, auch wenn die Inverterschaltungen 13, 20 und 21 jeweils aus einem Inverter mit einer Pegelumwandlungsfunktion ausgebildet sind.
In dem Aufbau, in dem die periphere Versorgungsspannung VDDP durch Abwärtsumwandlung einer externen Versorgungsspannung EXVDD erzeugt wird, wird die periphere Versorgungsspannung VDDP aus der externen Versorgungsspannung EXVDD erzeugt, und daher kann in ähnlicher Weise mit Hilfe einer Verriegelungsschaltung ein Signal, das möglicherweise in einen ungewissen oder undefinierten Zustand eintritt, auf einem Signal in einem definierten Zustand gehalten werden.
Wie bis hierher beschrieben ist gemäß der zweiten Ausführungsform in dem Aufbau, in dem das Gate des MOS-Transistors, der einen Ausgangsknoten auf die Massespannung entlädt, durch ein Signal mit einer Amplitude des externen Versorgungsspannungspegels EXVDD angesteuert wird, eine Verriegelungsschaltung, die eine Ausgangsversorgungsspannung als eine Betriebsversorgungsspannung empfängt, in einem Pfad angeordnet, der das Gate des den Ausgangsknoten entladenden MOS-Transistors TN auf den Massespannungspegel treibt, und so kann der entladende MOS- Transistor zuverlässig in einem nichtleitenden Zustand gehalten werden, um die Ausgangsschaltung in dem Zustand mit hoher Ausgangsimpedanz zu halten, wenn die Zufuhr einer externen Versorgungsspannung EXVDD unterbrochen wird.
Fig. 5 ist eine schematische Darstellung eines Aufbaus der Verriegelungsschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die in Fig. 5 dargestellte Verriegelungsschaltung verriegelt ein Signal, das von einem Inverter IV1 ausgegeben wird, der die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung empfängt. Diese Verriegelungsschaltung beinhaltet eine Inverterschaltung IV2, die die Ausgangsversorgungsspannung VDDQ als eine Betriebsversorgungsspannung empfängt und ein von dem Inverter IV1 ausgegebenes Signal invertiert, und einen n-Kanal MOS-Transistor QN, der entsprechend einem von der Inverterschaltung IV2 ausgegebenen Signal arbeitet, um einen Eingangsknoten NJ der Inverterschaltung IV2 auf den Massespannungspegel zu treiben. Die Inverterschaltung IV2 und der n-Kanal MOS-Transistor QN vertreten allgemein die in Fig. 1 bis 3 dargestellten Verriegelungsschaltungen.
Die vorhergehende Inverterschaltung IV1 und eine Schaltung in einer der Inverterschaltung IV1 vorhergehenden Stufe empfangen jeweils die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung. Wenn die externe Versorgungsspannung EXVDD auf den Pegel einer Schwellspannung Vth eines n-Kanal MOS-Transistors abfällt, tritt ein Schaltungsabschnitt, der die externe Versorgungsspannung EXVDD als eine Betriebsversorgungsspannung empfängt, in einen betriebsunfähigen Zustand ein. Insbesondere wird in einer CMOS-Schaltung, wenn die Betriebsversorgungsspannung eine Schwellspannung des MOS-Transistors eines Bestandteils nicht überschreitet, kein Pfad für das Fließen eines Betriebsstroms gebildet, und die Schaltung kann nicht arbeiten.
Wenn zum Beispiel eine CMOS-Inverterschaltung ein Signal mit H-Pegel ausgibt und die Versorgungsspannung abgeschaltet wird, ist ein entladender n-Kanal MOS-Transistor der Schaltung in einem nichtleitenden Zustand und führt keinen Entladevorgang durch, während in diesem Zustand der p-Kanal MOS-Transistor nichtleitend wird, wenn seine Gate-Source-Spannung ihren Schwellwert erreicht. Das Ausgangssignal, dessen Pegel entsprechend dem Versorgungsspannungspegel sinkt, sinkt nicht unter einen Absolutwert der Schwellspannung des p-Kanal MOS- Transistors.
Wenn die Spannungsversorgung abgeschaltet wird, während die CMOS-Inverterschaltung ein Signal mit L-Pegel ausgibt, und die Spannung des Eingangssignals des CMOS-Inverters schneller abfällt als eine Betriebsversorgungsspannung, wird der p-Kanal MOS-Transistor leitend zum Erhöhen des Spannungspegel des Ausgangssignals, während der n-Kanal MOS-Transistor entsprechend dem Eingangssignal nichtleitend wird. So kann die erhöhte Spannung des Ausgangssignals nicht entladen werden. Auch wenn der p-Kanal MOS-Transistor eine Gate-Source-Spannung hat, die den Betrag seiner Schwellspannung erreicht, und ausschaltet, könnte das Ausgangssignal nicht entsprechend dem Absinken der Betriebsversorgungsspannung abfallen, da das Ausgangssignal von der Betriebsversorgung getrennt ist und daher den Spannungspegel auf einem erhöhten Pegel beibehält.
So ist es entsprechend dem Verhältnis zwischen der Rate, mit der die Versorgungsspannung EXVDD abfällt, und der, mit der sich ein Eingangs-/Ausgangssignal des Inverters IV1 ändert, möglich, dass das Ausgangssignal der Inverterschaltung IV1 einen Pegel erhält, der maximal einem Betragwert einer Schwellspannung (als Schwellspannung bezeichnet) Vth eines MOS- Transistors eines Bestandteiles entspricht. Die Inverterschaltung IV2 ist aus einer Verhältnisschaltung ausgebildet und die PMOS- und NMOS-Transistoren ihrer Bestandteile sind in der Größe (Beta-Verhältnis) so eingestellt, dass auch wenn der Ausgangsknoten NJ des Inverters IV1 einen Spannungspegel des Schwellspannungspegels Vth erhält, ein Signal mit der Ausgangsversorgungsspannung VDDQ ausgegeben wird.
Anders ausgedrückt ist wie in Fig. 6 dargestellt in einer CMOS- Inverterschaltung typischerweise ein Eingangsschwellwert auf die Hälfte eines Spannungspegels einer Betriebsversorgungsspannung gesetzt, und die Schaltung ist in vielen Fällen aus einer verhältnisfreien Schaltung ausgebildet. In diesem Fall nimmt bei einer Ausgangsversorgungsspannung VDDQ von 1,8 Volt eine logische Eingangsschwelle den Wert VDDQ/2 oder 0,9 Volt an. Wenn die Schwellspannung Vth 0,8 Volt beträgt und wenn das Eingangssignal IN den Schwellspannungspegel Vth leicht überschreitet, wie in Fig. 6 durch eine Kurve A angezeigt, sinkt der Spannungspegel des Ausgangssignals OUT schnell ab. Wenn zum Beispiel entsprechend einem von der Inverterschaltung IV1 ausgegebenen Signal das Ausgangssignal der Inverterschaltung IV2 schnell absinkt, zum Beispiel auf den halben Pegel der Ausgangsversorgungsspannung VDDQ, verringert sich das Ausgangssignal der Inverterschaltung IV2 auf einen Spannungspegel, der nah bei der Schwellspannung des n-Kanal MOS-Transistors QN liegt, der MOS-Transistor QN wird unzureichend leitend gemacht, und es könnte ein Fall auftreten, in dem der Knoten NJ nicht auf dem Massespannungspegel gehalten werden kann.
Weiterhin fließt durch die Inverterschaltung IV2 Strom, wenn der Knoten NJ auf einem solchen mittleren Spannungspegel gehalten wird. Dementsprechend ist die Inverterschaltung IV2 aus einer Verhältnisschaltung ausgebildet zum Hochsetzen ihrer logischen Eingangsschwellspannung, um sicherzustellen, dass eine Spannung mit dem Ausgangsversorgungsspannungspegel VDDQ ausgegeben wird, auch wenn ein Eingangssignal (oder die Spannung eines Signals an Knoten NJ auf dem Schwellspannungspegel Vth liegt, wie in Fig. 6 durch eine Kurve B dargestellt.
Im allgemeinen hängen die logische Eingangsschwellspannung VT und die Größe eines MOS-Transistors eines Bestandteils so voneinander ab, wie es in dem folgenden Ausdruck dargestellt ist:
Darin bedeuten Vthn und Vthp jeweils eine Schwellspannung des n-Kanal MOS-Transistors bzw. des p-Kanal MOS-Transistors, und βP und βN sind Koeffizienten, die jeweils durch die Größen (oder das Verhältnis zwischen Kanalweite und Kanallänge W/L) der p- und n-Kanal MOS-Transistoren festgelegt sind.
Da der Koeffizient βP durch das Verhältnis zwischen Kanalweite und Kanallänge des p-Kanal MOS-Transistors und der Koeffizient βN durch das Verhältnis zwischen der Kanalweite und der Kanallänge des n-Kanal MOS-Transistors festgelegt sind, werden die p- und n-Kanal MOS-Transistoren in ihre Größe so eingestellt, dass die logische Eingangsschwellspannung höher liegt als typisch. Wenn eine Schaltung in einer vorhergehenden Stufe, die eine externe Versorgungsspannung EXVDD empfängt, betriebsunfähig gemacht wird und der Spannungspegel am Knoten NJ ansteigt, kann die Inverterschaltung IV2 somit weiterhin ein Signal ausgeben, das auf den Ausgangsversorgungsspannungspegel VDDQ gesetzt ist, und der MOS-Transistor QN kann dementsprechend leitend gehalten werden, um den Knoten NJ auf dem Massespannungspegel zu halten.
Es sei angemerkt, dass der in Fig. 5 dargestellte Inverter IV1 als seine Betriebsversorgungsspannung die externe Versorgungsspannung EXVDD empfängt. Der Inverter IV1 könnte jedoch auch die periphere Versorgungsspannung VDDP als seine Betriebsversorgungsspannung empfangen, auch wenn dann eine Pegelumwandlungsschaltung in einer dem Inverter IV1 nachfolgenden Stufe angeordnet werden muss.
Wie bisher beschrieben, ist gemäß der dritten Ausführungsform eine Inverterschaltung in einer Verriegelungsschaltung, die eine Ausgangsversorgungsspannung als Betriebsversorgungsspannung empfängt, aus einer Verhältnisschaltung gebildet und mit einer solchen logischen Eingangsschwellspannung ausgebildet, dass ein Eingangssignal mit einem Spannungspegel der Schwellspannung von dem MOS-Transistor oder Ähnlichem als L-Pegel bestimmt wird und ein Signal mit dem Ausgangsversorgungsspannungspegel VDDQ ausgegeben wird. So wird, auch wenn das Eingangssignal des Inverters der Verriegelungsschaltung bei Unterbrechen der externen Versorgungsspannung im Spannungspegel ansteigt, das Eingangssignal des Inverters auf L-Pegel gehalten, um die Ausgangsschaltung zuverlässig in einem Zustand mit hoher Ausgangsimpedanz zu halten.
Fig. 7 zeigt einen Aufbau der Ausgangsschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. In dem in Fig. 7 dargestellten Aufbau wird die externe Versorgungsspannung EXVDD als Betriebsversorgungsspannung zum Betreiben einer internen Schaltung verwendet.
Mit Bezug auf Fig. 7 unterscheidet sich die in Fig. 7 dargestellte Ausgangsschaltung von der in Fig. 4 dargestellten Ausgangsschaltung in dem folgenden Aufbau: Die ein von der NAND- Schaltung 11 ausgegebenes Signal empfangende Inverterschaltung 13 ist durch eine NOR-Schaltung 30 ersetzt, die ein Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPROEX und ein von der NAND-Schaltung 11 ausgegebenes Signal empfängt. Die NOR-Schaltung 30 gibt ein Signal aus, das an die die Verriegelungsschaltung bildende Inverterschaltung 2 angelegt wird. Weiterhin ist die ein von der Gatterschaltung 12 ausgegebenes Signal empfangende Inverterschaltung 21 durch eine NOR-Schaltung 32 ersetzt, die das Signal ZPOREX und ein von der Gatterschaltung 12 ausgegebenes Signal empfängt. Die NOR- Schaltung 32 gibt ein Signal aus, das an die die Verriegelungsschaltung bildende Inverterschaltung 22 angelegt wird. Der restliche Aufbau der in Fig. 7 dargestellten Ausgangsschaltung ist identisch mit dem der in Fig. 4 dargestellten Ausgangsschaltung, gleiche Bestandteile werden mit gleichen Bezugszeichen bezeichnet, und die detaillierte Beschreibung wird nicht wiederholt.
Das Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX behält denselben Spannungspegel wie die externe Versorgungsspannung EXVDD, bis die externe Versorgungsspannung EXVDD stabilisiert ist. Wenn die externe Versorgungsspannung EXVDD stabilisiert ist, wird das Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX auf L-Pegel gesetzt. Wenn die externe Versorgungsspannung EXVDD eingeschaltet wird, bestimmen die NOR-Schaltungen 30 und 31, dass das Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX auf H-Pegel liegt, sie können Signale mit L-Pegel ausgeben, und die Ausgangssignale der NOR-Schaltungen werden daran gehindert, einen ungewissen Zustand anzunehmen. Wenn die externe Versorgungsspannung EXVDD stabilisiert ist, erhält das Signal zum Erfassen des Einschaltens ZPOREX L-Pegel, und die NOR-Schaltungen 30 und 32 arbeiten als Inverterschaltungen.
Wenn die externe Versorgungsspannung EXVDD eingeschaltet wird, wird die Ausgangsversorgungsspannung VDDQ zugeführt und die Inverterschaltung 2 und der MOS-Transistor 3 können zusammen den Knoten ND auf Massespannungspegel halten. In ähnlicher Weise können der Inverter 22 und der MOS-Transistor 23 zusammen den Knoten NH auf Massespannungspegel halten. Wenn die externe Versorgungsspannung EXVDD eingeschaltet wird, geben auch die NOR- Schaltungen 30 und 32 auf L-Pegel gehaltene Signale aus, bis das Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX L-Pegel erhält. So können die NOR- Schaltungen 30 und 32 während des Hochlaufens der externen Versorgungsspannung EXVDD daran gehindert werden, Signale in einem ungewissen Zustand auszugeben, wie die Ausgangssignale der Inverterschaltungen 20 und 22 nachteilig beeinflussen.
Wenn die externe Versorgungsspannung EXVDD hochgefahren wird, um wieder Zugriff auf die Halbleiterspeichervorrichtung zu haben, nachdem die externe Versorgungsspannung abgeschaltet wurde, kann die Ausgangsschaltung daran gehindert werden, zum nachteiligen Beeinflussen von Daten/eines Signals auf einem externen Datenbus in einen anderen Zustand einzutreten als in den Zustand mit hoher Ausgangsimpedanz.
Fig. 8 zeigt beispielhaft einen Aufbau eines Abschnitts, der ein Signal zum Erfassen des Einschaltens der externen Versorgungsspannung erzeugt. Wie in Fig. 8 dargestellt, beinhaltet der Abschnitt zum Erfassen externen Einschaltens: eine Einschalterfasseinheit 40 zum Erfassen des Hochfahrens der externen Versorgungsspannung EXVDD und eine Inverterschaltung 42, die das von der Einschalterfassschaltung 40 ausgegebene Einschalterfasssignal POR invertiert. Die Inverterschaltung 42 empfängt die externe Versorgungsspannung EXVDD als Betriebsversorgungsspannung und sie empfängt und invertiert das von der Einschalterfassschaltung 40 ausgegebene Einschalterfasssignal POR zum Erzeugen eines Signals zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX, das anzeigt, dass die externe Versorgungsspannung hochgefahren wird.
Fig. 9 ist ein Signalverlaufsdiagramm, das einen Betrieb des in Fig. 8 dargestellten Einschalterfassabschnitts darstellt. Mit Bezug auf Fig. 9 wird jetzt der Betrieb des in Fig. 8 dargestellten Abschnitts zum Erfassen externen Einschaltens beschrieben.
Wenn die externe Versorgungsspannung EXVDD eingeschaltet wird, steigt ihr Spannungspegel in Abhängigkeit von der Last an einer externen Versorgungsleitung langsam an. Die Einschalterfassschaltung 40 hat einen bekannten Aufbau, und das Ausgangssignal der Einschalterfassschaltung 40 hat beim Einschalten der externen Versorgungsspannung einen leicht erhöhten Spannungspegel wie der Anstieg der externen Versorgungsspannung und wird unmittelbar danach durch eine interne Schaltung (Inverter) auf den L-Pegel des Massespannungspegels getrieben.
Während die Einschalterfassschaltung 40 das Einschalterfasssignal POR mit L-Pegel ausgibt, erhöht die Inverterschaltung 42 den Spannungspegel des Signals zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX entsprechend dem Spannungspegel der externen Versorgungsspannung EXVDD.
Wenn die externe Versorgungsspannung EXVDD einen vorgesehenen Spannungspegel erreicht oder sich stabilisiert, hebt die Einschalterfassschaltung 40 das Einschalterfasssignal POR auf H- Pegel, und als Reaktion darauf gibt die Inverterschaltung 42 das Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX mit L-Pegel aus.
Wenn die externe Versorgungsspannung EXVDD eingeschaltet wird und das Signal zum Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX eine Schwellspannung von in den NOR- Schaltungen 30 und 32 enthaltenen n-Kanal MOS-Transistoren überschreitet, geben die NOR-Schaltungen 30 und 32 zuverlässig auf L-Pegel gehaltene Signale aus. Beim Einschalten geben die NOR-Schaltungen 30 und 32 zuverlässig auf L-Pegel festgehaltene Signale aus und haben keinen nachteiligen Einfluss auf die verriegelte Signalspannung einer Verriegelungsschaltung, die aus einer Inverterschaltung und einem MOS-Transistor gebildet wird.
Es sei angemerkt, dass in der obigen Beschreibung die externe Versorgungsspannung EXVDD als Betriebsversorgungsspannung für eine periphere Schaltung verwendet wird. Es kann jedoch auch die periphere Versorgungsspannung VDDP, die durch Abwärtsumwandlung der externen Versorgungsspannung EXVDD erzeugt wird, als Betriebsversorgungsspannung für die periphere Schaltung verwendet werden. In diesem Aufbau empfangen die Schaltungen außer der Inverterschaltung 20 anstelle der externen Versorgungsspannung EXVDD die periphere Versorgungsspannung VDDP als Betriebsversorgungsspannung, wie in Fig. 7 in Klammern dargestellt. Wenn die periphere Versorgungsspannung VDDP als Betriebsversorgungsspannung für die periphere Schaltung verwendet wird, kann anstelle des Signals zur Erfassen des Einschaltens der externen Versorgungsspannung ZPOREX ein Signal zum Erfassen des Einschaltens der peripheren Versorgungsspannung verwendet werden, das erfasst, dass eine periphere Versorgungsspannung eingeschaltet wird.
Wie bisher beschrieben, empfängt gemäß der vierten Ausführungsform eine Gatterschaltung, die in einer der Verriegelungsschaltung vorausgehenden Stufe angeordnet ist und als Betriebsversorgungsspannung eine Spannung empfängt, die einer externen Versorgungsspannung entspricht, ein Signal zum Erfassen des Einschaltens der Versorgungsspannung. So kann das Ausgangssignal der Gatterschaltung beim Einschalten der externen Versorgungsspannung auf einem vorherbestimmten Spannungspegel gehalten werden, und dadurch kann die nachteilige Beeinflussung des Verriegelungsvorgangs der Verriegelungsschaltung bei Einschalten der externen Versorgungsspannung zuverlässig verhindert werden. Demzufolge wird bei Wiedereinschalten der externen Versorgungsspannung die Ausgangsschaltung zuverlässig in den Zustand mit hoher Ausgangsimpedanz gesetzt.
Die obige Beschreibung gibt einen Vorgang wieder, bei dem die Versorgungsspannung wieder hochgefahren wird, während die Ausgangsversorgungsspannung VDDQ zugeführt wird. Auch beim Einschalten wie zum Beispiel bei einem System-Reset, kann jedoch in einer Einschaltsequenz, in der zuerst die Ausgangsversorgungsspannung VDDQ und dann die externe Versorgungsspannung EXVDD hochgefahren wird, die Ausgangsschaltung zuverlässig in den Zustand mit hoher Ausgangsimpedanz initialisiert werden, um einen Fehlbetrieb des gesamten Systems und eine falsche Initialisierung der Halbleiterspeichervorrichtung zu verhindern.
Fig. 10 ist eine schematische Darstellung eines Hauptabschnitts der Ausgangsschaltung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. In Fig. 10 bilden die Inverterschaltung IV2 und der n-Kanal MOS-Transistor QN zusammen ein halbes Latch (eine Verriegelungsschaltung). Die durch die Inverterschaltung IV2 und den MOS-Transistor QN gebildete Verriegelungsschaltung kann eine beliebige Verriegelungsschaltung der ersten bis vierten Ausführungsform sein. Der Verriegelungsschaltung geht in der Anordnung eine Pegelumwandlungsschaltung 52 voran, die eine Amplitude eines internen Signals auf den Ausgangsversorgungsspannungspegel VDDQ umwandelt. Die Pegelumwandlungsschaltung 52 wandelt die Amplitude eines Signals um, das von einer vorhergehenden Gatterschaltung 50 ausgegeben wird, die eine interne Versorgungsspannung (oder die periphere Versorgungsspannung) VDDP als Betriebsversorgungsspannung empfängt. Anders ausgedrückt empfängt eine interne Schaltung eine Betriebsversorgungsspannung, die geringer ist als die Ausgangsversorgungsspannung VDDQ. Der Aufbau der Pegelumwandlungsschaltung 52 ist derselbe wie der der in Fig. 13 dargestellten Pegelumwandlungsschaltung. Zwischen einem Eingangsknoten der Pegelumwandlungsschaltung 52 und einem Ausgangsknoten der Pegelumwandlungsschaltung 52 ist ein Übertragungsgatter 50 angeordnet, das aus einem n-Kanal MOS-Transistor gebildet wird, der an seinem Gate die Ausgangsversorgungsspannung VDDQ empfängt.
Das Übertragungsgatter 54 hat eine geringe Schwellspannung Vthn und ist ein Transistor mit geringer Schwellspannung (L-Vth- Transistor). In einem Bereitschaftszustand halten die Inverterschaltung IV2 und der MOS-Transistor QN gemeinsam einen Ausgangsknoten NK der Pegelumwandlungsschaltung 52 auf den Massespannungspegel.
Auch wenn in diesem Zustand die Zufuhr der externen Versorgungsspannung EXVDD beendet wird und der Spannungspegel der peripheren Versorgungsspannung VDDP entsprechend abfällt und bewirkt, dass ein Ausgangssignal der vorangehenden Gatterschaltung 50 in einen ungewissen Spannungspegel gerät, kann das Übertragungsgatter 54 die Spannung des Ausgangsknotens NK der Pegelumwandlungsschaltung 52 (den Massespannungspegel) zu dem Ausgangsknoten der vorhergehenden Gatterschaltung 50 (bzw. dem Eingangsknoten der Pegelumwandlungsschaltung 52) übertragen. Wenn in der in Fig. 13 dargestellten Pegelumwandlungsschaltung, in der der Knoten NB dem Ausgangsknoten NK der Pegelumwandlungsschaltung 52 entspricht, die vorhergehende Gatterschaltung 50 ein Signal SIN in einem ungewissen Zustand ausgibt, die MOS- Transistoren 908b und 908c unstabil werden und die internen Knoten NA und NB auf einen Spannungspegel mit einem mittleren Pegel ziehen, wird der Ausgangsknoten NK der Pegelumwandlungsschaltung 52 mittels der Inverterschaltung IV1 und des MOS- Transistors QN auf dem Massespannungspegel gesetzt, um den Spannungsanstieg an dem internen Knoten der Pegelumwandlungsschaltung 52 zu unterdrücken.
Wenn es eine Möglichkeit gibt, dass der in Fig. 13 dargestellte interne Knoten NA einen mittleren Spannungspegel erhält, dient das Übertragungsgatter 54 dazu, das in Fig. 13 dargestellte Signal SIN auf dem Massespannungspegel zu halten, um den in Fig. 13 dargestellten MOS-Transistor 908b zuverlässig in einen nichtleitenden Zustand zu versetzen. So kann der interne Knoten NA auf dem Ausgangsversorgungsspannungspegel VDDQ gehalten werden, um die Pegelumwandlungsschaltung 52 zuverlässig in einem Verriegelzustand zu halten, und so kann verhindert werden, dass ein Strom durchfließt. Weiterhin kann verhindert werden, dass die Pegelumwandlungsschaltung 52 ein Signal ausgibt, dessen Spannungspegel bei einem mittleren Pegel schwebt, um zu verhindern, dass durch den Inverter IV2 ein Durchgangsstrom fließt.
Auch wenn eine interne Schaltung mit einer Betriebsversorgungsspannung arbeitet, die durch die periphere Versorgungsspannung VDDP bereitgestellt ist, die einen kleineren Pegel hat als die Ausgangsversorgungsspannung VDDQ, und die Pegelumwandlungsschaltung 52 bereitgestellt ist, stellt eine aus der Inverterschaltung IV2 und dem MOS-Transistor QN gebildete Verriegelungsschaltung sicher, dass bei Unterbrechung der Zufuhr der externen Versorgungsspannung EXVDD (oder der peripheren Versorgungsspannung VDDP) verhindert werden kann, dass die Pegelumwandlungsschaltung 52 ein Signal in einem ungewissen Zustand ausgibt, und so ist sichergestellt, dass die Ausgangspufferschaltung in einen Zustand mit hoher Ausgangsimpedanz gesetzt werden kann.
Weiterhin kann das Übertragungsgatter 54 verhindern, dass die vorhergehende Gatterschaltung 50 ein Signal mit einem unsicheren Zustand ausgibt.
In der obigen Beschreibung wird ein Vorgang beschrieben, der auftritt, wenn die externe Versorgungsspannung ausgeschaltet wird. Die vorliegende Erfindung stellt jedoch auch sicher, dass beim Wiedereinschalten der externen Versorgungsspannung die Eingangs- und Ausgangsknoten der Pegelumwandlungsschaltung 52 auf den Spannungspegeln des Bereitschaftszustands gehalten werden können.
Der in Fig. 10 dargestellte Aufbau kann auf den Aufbau angewendet werden, in dem die periphere Versorgungsspannung durch Abwärtsumwandlung der externen Versorgungsspannung erzeugt wird und als Betriebsversorgungsspannung für die peripheren Schaltungen in den Anordnungen der ersten bis vierten Ausführungsform verwendet wird.
In der ersten bis fünften Ausführungsform ist eine aus einer Inverterschaltung und einem MOS-Transistor gebildete Verriegelungsschaltung aufgebaut, um einen Eingangsknoten auf Massespannungspegel zu halten. Es kann jedoch eine Inverterschaltung und ein p-Kanal MOS-Transistor verwendet werden, um eine Verriegelungsschaltung zu bilden, die einen Eingangsknoten auf dem Ausgangsversorgungsspannungspegel hält. In diesem Fall muss die Anzahl der Inverterstufen angeglichen werden, um zu ermöglichen, dass in der Ausgangspufferschaltung die p- bzw. n-Kanal MOS-Transistoren TP und TN beide nichtleitend gemacht werden.
Während in der obigen Beschreibung der Aufbau einer Ausgangsschaltung von Halbleiterspeichervorrichtungen angegeben ist, kann die vorliegende Erfindung weiterhin auf allgemeine Halbleitervorrichtungen angewendet werden, die eine interne Schaltung beinhalten, die eine mit einer externen Versorgungsspannung in Beziehung stehende Betriebsversorgungsspannung verwenden, und eine Ausgangspufferschaltung, die eine ausschließlich zugeführte Versorgungsspannung verwendet.
Somit ist entsprechend der vorliegenden Erfindung in einer Halbleiterspeichervorrichtung, die eine Ausgangsversorgungsspannung zur Verwendung in einer Ausgangsschaltung und eine externe Versorgungsspannung zur Verwendung in einer internen Schaltung empfängt, eine Verriegelungsschaltung in einer Stufe angeordnet, die der Schaltung nachfolgt, die eine von der externen Versorgungsspannung abhängende Betriebsversorgungsspannung empfängt, und sie ist so aufgebaut, dass sie die Ausgangsversorgungsspannung als Betriebsversorgungsspannung empfängt.
Somit wird ein interner Knoten in einem Bereitschaftszustand so gehalten, dass die Ausgangsschaltung in einen Zustand mit hohem Ausgangswiderstand gesetzt wird, auch wenn die externe Versorgungsspannung unterbrochen wird, während die Ausgangsversorgungsspannung zugeführt wird.

Claims

1. Halbleitervorrichtung mit:
einer ersten Ausgangstreibersignalerzeugungsschaltung (1, 906; 11, 13; 11, 30; IV1; 50), die eine erste Versorgungsspannung (VDDP; EXVDD) als ihre Betriebsversorgungsspannung empfängt und zumindest auf ein internes Signal (RD) reagiert zum Erzeugen eines ersten Ausgangstreibersignals;
einer ersten Verriegelungsschaltung (2, 3; IV2, QN), die eine zweite Versorgungsspannung (VDDQ) als ihre Betriebsversorgungsspannung empfängt, zum Verriegeln und Übertragen des ersten Ausgangstreibersignals; und
einem ersten Ausgangstransistor (TP), der die zweite Versorgungsspannung als seine Betriebsversorgungsspannung empfängt und auf ein von der ersten Verriegelungsschaltung ausgegebenes Signal reagiert, zum Treiben eines Hauptausgangsknotens (920).

2. Halbleitervorrichtung nach Anspruch 1 mit:
einer zweiten Ausgangstreibersignalerzeugungsschaltung (907, 4; 12, 21; IV1; 50), die die erste Versorgungsspannung (VDDP; EXVDD) als ihre Betriebsversorgungsspannung empfängt und zumindest auf das internes Signal (RD) reagiert, zum Erzeugen eines zweiten Ausgangstreibersignals;
einer zweiten Verriegelungsschaltung (5, 6; 22, 23; IV2, QN), die die zweite Versorgungsspannung (VDDQ) als ihre Betriebsversorgungsspannung empfängt, zum Verriegeln und Übertragen des zweiten Ausgangstreibersignals; und
einer Ausgangstreiberschaltung (7, TN; 20, 24, TN) zum Treiben des Hauptausgangsknotens (920) als Reaktion zumindest auf ein von der zweiten Verriegelungsschaltung ausgegebenes Signal, wobei die Ausgangstreiberschaltung beim Treiben des Hauptausgangsknotens den Hauptausgangsknoten entsprechend dem internen Signal komplementär zu dem ersten Ausgangstransistor (TP) treibt.

3. Halbleitervorrichtung nach Anspruch 2, bei der die Ausgangstreiberschaltung (7, TN; 20, TN) beinhaltet:
eine Pufferschaltung (7), die die zweite Versorgungsspannung (VDDQ) als ihre Betriebsversorgungsspannung empfängt, zum Puffern des Ausgangssignals der zweiten Verriegelungsschaltung (5, 6); und
einen zweiten Ausgangstransistor (TN), der entsprechend einem von der Pufferschaltung ausgegebenen Signal selektiv leitend gemacht wird zum Treiben des Hauptausgangsknotens (920) im leitendend Zustand auf einen in der Polarität von der zweiten Versorgungsspannung verschiedenen Spannungspegel.

4. Halbleitervorrichtung nach Anspruch 2, bei der die Ausgangstreiberschaltung (20, 24, TN) beinhaltet:
eine Hilfstreiberschaltung (20), die die erste Versorgungsspannung (VDDP; EXVDD) als ihre Betriebsversorgungsspannung empfängt, zum Erzeugen eines Signals mit demselben logischen Pegel wie das zweite Ausgangstreibersignal entsprechend dem internen Signal (RD);
einen Hilfstransistor (24), der auf ein von der zweiten Verriegelungsschaltung (22, 23) ausgegebenes Signal reagiert, zum selektiven Verbinden eines Ausgangsknotens der Hilfstreiberschaltung mit einem Referenzspannungsknoten, der eine Spannung mit einer von der zweiten Versorgungsspannung (VDDQ) verschiedenen Polarität zuführt; und
einen zweiten Ausgangstransistor (TN), der entsprechend einer Spannung an dem Ausgangsknoten der Hilfstreiberschaltung selektiv leitend gemacht wird, zum Treiben des Hauptausgangsknotens (920) im leitendend Zustand auf einen Spannungspegel des Referenzspannungsknotens.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die erste Verriegelungsschaltung (IV2, QN) einen Inverter (IV2) beinhaltet, dessen logische Eingangsschwellenspannung auf einen Pegel gesetzt ist, der größer ist als die erste Versorgungsspannung (VDDP; EXVDD), was zumindest die erste Ausgangstreibersignalerzeugungsschaltung (IV1) betriebsunfähig macht.

6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, bei der die zweite Verriegelungsschaltung (IV2, QN) einen Inverter (IV2) beinhaltet, dessen logische Eingangsschwellspannung auf einen Pegel gesetzt ist, der größer ist als die erste Versorgungsspannung (VDDP; EXVDD), was zumindest die zweite Ausgangstreibersignalerzeugungsschaltung (IV1) betriebsunfähig macht.

7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6 mit:
einer Einschalterfassschaltung (40,42) zum Erfassen des Einschaltens der ersten Versorgungsspannung (VDDP; EXVDD) zum Erzeugen eines Einschalterfasssignals (ZPOREX);
wobei die erste Ausgangstreibersignalerzeugungsschaltung (30) das erste Ausgangstreibersignal entsprechend dem internen Signal (RD) und dem Einschalterfasssignal erzeugt.

8. Halbleitervorrichtung nach einem der Ansprüche 2 bis 7 mit:
einer Einschalterfassschaltung (40,42) zum Erfassen des Einschaltens der ersten Versorgungsspannung (VDDP; EXVDD) zum Erzeugen eines Einschalterfasssignals (ZPOREX) beim Einschalten der ersten Versorgungsspannung;
wobei die zweite Ausgangstreibersignalerzeugungsschaltung (32) das zweite Ausgangstreibersignal entsprechend dem internen Signal (RD) und dem Einschalterfasssignal erzeugt.

9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8 mit:
einer Pegelumwandlungsschaltung (52), die zwischen der ersten Ausgangstreibersignalerzeugungsschaltung (50) und die erste Verriegelungsschaltung (IV2, QN) geschaltet ist und ein von der ersten Ausgangstreibersignalerzeugungsschaltung ausgegebenes Signal empfängt, zum Amplitudenumwandeln des empfangenen Signals auf einen Pegel der zweiten Versorgungsspannung (VDDQ) zum Übertragen an die erste Verriegelungsschaltung; und
einem Übertragungsgatter (54), das zwischen einen Eingang und einen Ausgang der Pegelumwandlungsschaltung geschaltet ist und an einem Gate die zweiten Versorgungsspannung empfängt.

10. Halbleitervorrichtung nach einem der Ansprüche 2 bis 9 mit:
einer Pegelumwandlungsschaltung (52), die zwischen die zweite Ausgangstreibersignalerzeugungsschaltung (50) und die zweite Verriegelungsschaltung (IV2, QN) geschaltet ist und ein von der zweiten Ausgangstreibersignalerzeugungsschaltung ausgegebenes Signal empfängt, zum Amplitudenumwandeln des empfangenen Signals auf einen Pegel der zweiten Versorgungsspannung (VDDQ) zum Übertragen an die zweite Verriegelungsschaltung; und
einem Übertragungsgatter (54), das zwischen einen Eingang und einen Ausgang der Pegelumwandlungsschaltung geschaltet ist und an einem Gate die zweiten Versorgungsspannung empfängt.

11. Halbleitervorrichtung mit
einer ersten Schaltung (1, 4, 13, 14, 21, IV1, 30, 32, 50), die eine erste Versorgungsspannung (VDDP; EXVDD) als ihre Betriebsversorgungsspannung empfängt und entsprechend einem empfangenen Signal ein erstes Signal erzeugt; und
einer zweiten Schaltung (2, 3, TP; 5, 6, TN; IV2, QN; 22, 23), die eine zweite Versorgungsspannung (VDDQ) als ihre Betriebsversorgungsspannung empfängt und die das erste Signal von der ersten Schaltung empfängt zum Erzeugen eines zweiten Signals entsprechend dem ersten Signal;
wobei die zweite Schaltung eine Verriegelungsschaltung (2, 3; 5, 6; IV2, QN; 22, 23) beinhaltet, die das erste Signal an einem Eingang empfängt und eine Signalspannung an dem Eingang verriegelt.