DE10236682A1

DE10236682A1 - Halbleitervorrichtung

Info

Publication number: DE10236682A1
Application number: DE10236682A
Authority: DE
Inventors: Kazuo Tomita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-12-10
Filing date: 2002-08-09
Publication date: 2003-06-26
Also published as: US20030107133A1; US6724085B2; TW550687B; KR100491458B1; JP2003179132A; KR20030047693A; CN1426106A

Abstract

Eine Halbleitervorrichtung gestattet die Miniaturisierung der Flächengrößen von Speicherzellen und eines peripheren Schaltungsabschnitts für eine Logikschaltung und die Verringerung des Verdrahtungswiderstandes und die Sicherstellung des Freiraums beim Layout von Verdrahtungen auf einem Zwischenlagen-Isolationsfilm. Die Halbleitervorrichtung weist eine aktive Region (8) in einem auf einem Halbleitersubstrat (1) gebildeten Transistor, eine auf dem Halbleitersubstrat gebildete Verdrahtung (54), einen die aktive Region (8) und die Verdrahtung (54) bedeckenden Zwischenlagen-Isolationsfilm (9) und eine Pfropfenverdrahtung (15, 15a) mit einer Gestalt, die in der Ebene sowohl mit der Verdrahtung als auch mit der aktiven Region überlappt, auf und die Pfropfenverdrahtung verbindet die Verdrahtung und die aktive Region elektrisch miteinander.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und spezieller auf eine Halbleitervorrichtung, die eine Pfropfenverdrahtung bzw. Pfropfenmetallisierung, die eine in einem Transistor enthaltene aktive Region und eine Verdrahtung miteinander verbindet, wobei eine Verfeinerung und eine Verringerung des Widerstands der Pfropfenmetallisierung verwirklicht wird.
In letzter Zeit wurde eine Halbleitervorrichtung so verfeinert, hoch integriert und ihre Geschwindigkeit wurde so erhöht, daß Pfropfenverdrahtungen niedrigen Widerstands bei einem kleinen Rastermaß sehr wichtig sind. Fig. 43 ist eine Draufsicht auf eine der Anmelderin bekannte Halbleitervorrichtung in einem Zustand des Bildens einer Verdrahtung einer zweiten Lage 114 und Fig. 44 ist eine Querschnittsansicht entlang der Linie XLIV-XLIV in Fig. 43. Bezugnehmend auf die Fig. 43 und 44 wird auf einem Siliziumsubstrat 101 ein Elementisolationsfilm 102 zum Trennen von Elementregionen voneinander vorgesehen.
Auf einem auf dem Siliziumsubstrat 101 vorgesehenen Gateoxidfilm 103 ist eine Gate-Elektrode 104 gebildet. Eine Verdrahtung einer ersten Lage 154, die parallel zu der Gate-Elektrode 104 vorgesehen ist und den gleichen Aufbau wie die Gate- Elektrode 104 aufweist, ist auf dem Elementisolationsfilm 102 angeordnet. Ein Ausläufer 106 einer niedrig dotierten n-Region ist dergestalt angeordnet, daß er zwischen sich und einem anderen Ausläufer 106 eine unter dem Gateoxidfilm 103 angeordnete Kanalregion enthält. Eine aktive Region (Source/Drain- Region) 108 einer hoch dotierten n⁺-Region ist im Anschluß an den Ausläufer 106 ausgebildet. Die aktive Region weist sowohl die vorstehend erwähnte hoch dotierte n⁺-Region als auch den Ausläufer 106 auf.
Seitenwand-Isolationsfilme 107 sind dergestalt ausgebildet, daß sie die Seitenflächen der Gateelektrode 104 und die Oberflächenabschnitte des an ihren Bodenflächen angeordneten Siliziumsubstrats 101 bedecken. Zum Bedecken dieser Elemente ist ein Zwischenlagen-Isolationsfilm 109 ausgebildet. Die Verdrahtung der zweiten Lage 114 ist auf dem Zwischenlagen- Isolationsfilm 109 ausgebildet. Zwei Kontaktlöcher 119 und 131 sind in dem Zwischenlagen-Isolationsfilm 109 geöffnet. Eine Pfropfenmetallisierung 129 ist in dem Kontaktloch 119 zum elektrischen Verbinden der Verdrahtung der zweiten Lage 114 und der Verdrahtung der ersten Lage 154 eingebettet. In dem anderen Kontaktloch 131 ist eine andere Pfropfenverdrahtung 133 zum elektrischen Verbinden der Verdrahtung der zweiten Lage 114 und der aktiven Region 108 eingebettet. Barrierenmetallschichten 129a und 133a sind auf den Seitenflächen und den Bodenflächen der Pfropfenverdrahtungen 129 bzw. 133 vorgesehen, während eine Barrierenmetallschicht 114a ebenfalls auf dem Bodenabschnitt der Verdrahtung der zweiten Lage 114 vorgesehen ist.
Wie in den Fig. 43 und 44 gezeigt ist, kann der Abstand zwischen der Pfropfenverdrahtung 133, die in Kontakt mit der aktiven Region 108 ist, und der Pfropfenverdrahtung 129, die in Kontakt mit der Verdrahtung der ersten Lage 154 ist, nicht unter das minimale Rastermaß L in der Ebene verkleinert werden. Deshalb ist der Abstand zwischen einer auf einem aktiven Transistor vorgesehenen Gateelektrode 104 und der auf dem Elementisolationsfilm 102 vorgesehenen Gateelektrode 154 auf ungefähr das 1,5-fache bis 2-fache des minimalen Rastermaßes L vergrößert, wodurch beispielsweise nachteilhaft die Größe der Fläche (Layout) einer Speicherzelle oder eines peripheren Schaltungsabschnitts einer Logikschaltung eines SRAM (statischer Direktzugriffsspeicher) vergrößert wird.
Wenn die Dicke des Zwischenlagen-Isolationsfilms 109 vergrößert ist und die Größe der Kontaktlöcher 119 und 131 verkleinert ist, ist beispielsweise der Widerstand von Verdrahtungen, die die Pfropfenverdrahtungen 129 und 133 aufweisen und die aktive Region 108 und die Gateelektrode 104 miteinander verbinden, in nachteilhafter Weise außerordentlich erhöht.
Weiterhin begrenzt eine in der Verdrahtung der zweiten Lage 114 auf dem Zwischenlagen-Isolationsfilm 109 enthaltene lokale Verdrahtung zum Verbinden der auf der aktiven Region 108 vorgesehenen Pfropfenverdrahtung 133 und der auf der Verdrahtung der ersten Lage 154 vorgesehenen Pfropfenverdrahtung 129 nachteilhaft den Freiheitsgrad im Layout der verbleibenden Verdrahtungen.

Eine Aufgabe der vorliegenden Erfindung ist es, die Größe der Fläche einer Speicherzelle oder eines peripheren Schaltungsabschnitts einer Logikschaltung einer Halbleitervorrichtung zu verkleinern. Weiterhin soll der elektrische Widerstand einer Verdrahtung, die eine Pfropfenverdrahtung aufweist, verkleinert werden und der Freiheitsgrad im Layout der Verdrahtung auf einem Zwischenlagen-Isolationsfilm vergrößert werden.

Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist eine in einem auf einem Halbleitersubstrat gebildeten Transistor enthaltene aktive Region, eine auf dem Halbleitersubstrat gebildete Verdrahtung, eine die aktive Region und die Verdrahtung bedeckende Zwischenlagen-Isolationsschicht und eine Pfropfenverdrahtung durch den Zwischenlagen-Isolationsfilm mit einer Gestalt, durch die sie sowohl mit der Verdrahtung als auch mit der aktiven Region in der Ebene überlappt, zum elektrischen Verbinden der Verdrahtung und der aktiven Region miteinander, auf.

Gemäß dieses Aufbaus kann der elektrische Widerstand der Pfropfenverdrahtung verringert werden. Weiterhin kann die Miniaturisierung der Größe der Fläche der Halbleitervorrichtung, wie zum Beispiel einer Speicherzelle eines SRAM, die allgemein durch den Raum zwischen den Kontaktlöchern begrenzt ist, weiter vorangetrieben werden. Es ist keine zweite Verdrahtungslage erforderlich, die lediglich die aktive Region und die vorstehend erwähnte Verdrahtung miteinander verbindet. Deshalb kann der Freiheitsgrad im Layout der Verdrahtung der zweiten Lage auf dem Zwischenlagen-Isolationsfilm vergrößert werden. Der vorstehend erwähnte Transistor kann irgendein Transistor sein, wie zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter- Feldeffekttransistor), solange selbiger ein Feldeffekttransistor ist. Beispielsweise kann die Verdrahtung gemäß der vorliegenden Erfindung irgendeine Verdrahtung sein, solange selbige nicht eine Gateelektrode in dem die aktive Region aufweisenden Transistor ist.

In der Halbleitervorrichtung gemäß der vorliegenden Erfindung kann die Verdrahtung die Gateelektrode eines angrenzend an den die aktive Region aufweisenden Transistor angeordneten Transistors sein.

Gemäß dieses Aufbaus kann die Miniaturisierung eines SRAMs, eines mehrstufigen Verstärkers, einer verdrahteten Logikschaltung oder dergleichen vorangetrieben werden. Weiterhin kann der elektrische Widerstand der Pfropfenverdrahtung selbst verringert werden.

In der Halbleitervorrichtung gemäß der vorliegenden Erfindung kann die Verdrahtung auf einem Elementisolationsfilm angeordnet sein, der eine Elementregion, welcher der die aktive Region aufweisende Transistor angehört, von einer anderen Elementregion isoliert.

Gemäß dieses Aufbaus kann zum Vorantreiben der Miniaturisierung der Halbleitervorrichtung die elektrische Verbindung zwischen der aktiven Region und der Verdrahtung durch einen einzigen Pfropfen verwirklicht werden. Weiterhin muß lediglich zum elektrischen Verbinden der aktiven Region und der Verdrahtung miteinander nicht eine zweite Verdrahtungslage vorgesehen werden.

In der Halbleitervorrichtung gemäß der vorliegenden Erfindung kann die Seitenfläche der Verdrahtung mit einer Isolationsschicht bedeckt sein, die ohne Unterbrechung die Seitenfläche der Verdrahtung und einen Oberflächenabschnitt des in einem Querschnitt der Verdrahtung an der Bodenfläche der Seitenfläche angeordneten Halbleitersubstrats bedeckt.

Gemäß dieses Aufbaus ist es möglich, die Oberfläche einer Erweiterungsregion vor Beschädigung zu schützen, wenn ein Seitenwand-Außenlagen-Abstandshalter von der Gateelektrode entfernt wird.

In der Halbleitervorrichtung gemäß der vorliegenden Erfindung kann die Seitenfläche der Verdrahtung mit einer Isolationsschicht bedeckt werden, die in einem Querschnitt der Verdrahtung lediglich die Seitenfläche der Verdrahtung bedeckt.

Gemäß dieser Struktur kann der Kontaktbereich zwischen der Pfropfenverdrahtung und der aktiven Region zum Verringern des elektrischen Widerstands an der Grenzfläche zwischen der Pfropfenverdrahtung und der aktiven Region vergrößert werden.

Die Halbleitervorrichtung gemäß der vorliegenden Erfindung kann weiterhin eine zweite aktive Region aufweisen, die in einem Transistor enthalten ist, der unterschiedlich zu dem Transistor ist, der die aktive Region enthält und angrenzend an die Verdrahtung angeordnet ist, während die Pfropfenverdrahtung zum elektrischen Verbinden der Verdrahtung und der aktiven Region mit der zweiten aktiven Region in einer Gestalt vorgesehen werden kann, durch die sie zusätzlich zu der Verdrahtung und der aktiven Region ebenfalls mit der zweiten aktiven Region in der Ebene überlappt.

Gemäß diesem Aufbau ist die Fläche des Querschnitts des Pfropfenverdrahtung vergrößert und der elektrische Widerstand der Pfropfenverdrahtung ist verringert, während drei Pfropfen in einem Pfropfen integriert sind, so daß eine beachtliche Verfeinerung verwirklicht werden kann.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung werden im Folgenden unter Bezugnahme auf die Figuren anhand von Ausführungsbeispielen beschrieben. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Von den Figuren zeigen:
Fig. 1 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine Querschnittsansicht entlang der Linie II-II in Fig. 1;
Fig. 3 eine Draufsicht, die einen Zustand des Ausbildens einer Gateelektrode und einer niedrigdotierten Verunreinigungsschicht bei der Herstellung der in Fig. 1 gezeigten Halbleitervorrichtung zeigt;
Fig. 4 eine Querschnittsansicht entlang der Linie IV-IV in Fig. 3;
Fig. 5 eine Querschnittsansicht in einem Zustand des Ausbildens einer hochdotierten Verunreinigungsschicht durch die Seitenwand- Isolationsfilme, die als Masken verwendet werden;
Fig. 6 eine Draufsicht in einem Zustand des Öffnens eines Kontaktlochs in einem Zwischenlagen- Isolationsfilm;
Fig. 7 eine Querschnittsansicht entlang der Linie VII-VII in Fig. 6;
Fig. 8 eine Draufsicht in einem Zustand des Ausbildens einer leitenden Schicht für einen Pfropfen in dem Kontaktloch;
Fig. 9 eine Querschnittsansicht entlang der Linie IX-IX in Fig. 8;
Fig. 10 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 11 eine Querschnittsansicht entlang der Linie XI-XI in Fig. 10;
Fig. 12 eine Draufsicht in einem Zustand des Ausbildens einer Gateelektrode und einer niedrig dotierten Verunreinigungsschicht bei der Herstellung der in Fig. 10 gezeigten Halbleitervorrichtung;
Fig. 13 eine Querschnittsansicht entlang der Linie XIII-XIII in Fig. 12;
Fig. 14 eine Querschnittsansicht in einem Zustand des Ausbildens einer hoch dotierten Verunreinigungsschicht durch Seitenwand- Isolationsfilme, die als Masken verwendet werden;
Fig. 15 eine Draufsicht in einem Zustand des Öffnens eines Kontaktlochs in einem Zwischenlagen- Isolationsfilm;
Fig. 16 eine Querschnittsansicht entlang der Linie XVI-XVI in Fig. 15;
Fig. 17 eine Draufsicht in einem Zustand des Ausbildens einer leitenden Schicht für einen Pfropfen in dem Kontaktloch;
Fig. 18 eine Querschnittsansicht entlang der Linie XVIII-XVIII in Fig. 17;
Fig. 19 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 20 eine Querschnittsansicht entlang der Linie XX-XX in Fig. 19;
Fig. 21 eine Draufsicht in einem Zustand des Ausbildens einer Gateelektrode und einer niedrig konzentrierten Verunreinigungsschicht bei der Herstellung der in Fig. 19 gezeigten Halbleitervorrichtung;
Fig. 22 eine Querschnittsansicht entlang der Linie XXII-XXII in Fig. 21;
Fig. 23 eine Querschnittsansicht in einem Zustand des Ausbildens einer hoch dotierten Verunreinigungsschicht durch Seitenwand- Isolationsfilme, die als Masken verwendet werden;
Fig. 24 eine Draufsicht in einem Zustand des Öffnens eines Kontaktlochs in dem Zwischenlagen- Isolationsfilm;
Fig. 25 eine Querschnittsansicht entlang der Linie XXV-XXV in Fig. 24;
Fig. 26 eine Draufsicht in einem Zustand des Ausbildens einer leitenden Schicht für einen Pfropfen in dem Kontaktloch;
Fig. 27 eine Querschnittsansicht entlang der Linie XXVII-XXVII in Fig. 26;
Fig. 28 eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 29 eine Querschnittsansicht entlang der Linie XXIX-XXIX in Fig. 28;
Fig. 30 eine Draufsicht in einem Zustand des Ausbildens eines ersten Kontaktlochs in einem Zwischenlagen-Isolationsfilm bei der Herstellung der in Fig. 28 gezeigten Halbleitervorrichtung;
Fig. 31 eine Querschnittsansicht entlang der Linie XXXI-XXXI in Fig. 30;
Fig. 32 eine Draufsicht in einem Zustand des Ausbildens eines zweiten Kontaktlochs in dem Zwischenlagen-Isolationsfilm bei der Herstellung der in Fig. 28 gezeigten Halbleitervorrichtung;
Fig. 33 eine Querschnittsansicht entlang der Linie XXXIII-XXXIII in Fig. 32;
Fig. 34 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
Fig. 35 eine Querschnittsansicht entlang der Linie XXXV-XXXV in Fig. 32;
Fig. 36 eine Querschnittsansicht in einem Zustand des Ausbildens einer hoch dotierten Verunreinigungsschicht durch Seitenwand- Isolationsfilme, die als Masken verwendet werden;
Fig. 37 eine Querschnittsansicht entlang der Linie XXXVII-XXXVII in Fig. 36;
Fig. 38 eine Draufsicht in einem Zustand des Öffnens eines ersten Kontaktlochs in einem Zwischenlagen-Isolationsfilm bei der Herstellung der in Fig. 36 gezeigten Halbleitervorrichtung;
Fig. 39 eine Querschnittsansicht entlang der Linie XXXIX-XXXIX in Fig. 38;
Fig. 40 eine Draufsicht in einem Zustand des Öffnens eines zweiten Kontaktlochs in dem Zwischenlagen-Isolationsfilm bei der Herstellung der in Fig. 36 gezeigten Halbleitervorrichtung;
Fig. 41 eine Draufsicht in einem Zustand des Ausbildens einer leitenden Schicht für einen Pfropfen in dem Kontaktloch;
Fig. 42 eine Querschnittsansicht entlang der Linie XLII-XLII in Fig. 41;
Fig. 43 eine Draufsicht, die eine der Anmelderin bekannte Halbleitervorrichtung zeigt und
Fig. 44 eine Querschnittsansicht entlang der Linie XLIV-XLIV in Fig. 43.
Ausführungsformen der vorliegenden Erfindung werden jetzt unter Bezugnahme auf die Zeichnungen beschrieben.

Erste Ausführungsform

Fig. 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung und Fig. 2 ist eine Querschnittsansicht entlang der Linie II-II in Fig. 1. Bezugnehmend auf Fig. 1 ist auf einem Siliziumsubstrat 1 eine aktive Region 8 vorgesehen und auf der aktiven Region ist eine Gateelektrode 4 angeordnet. Eine Verdrahtung (Verdrahtung der ersten Lage) 54 mit dem gleichen Aufbau wie die Gateelektrode 4 ist parallel zu der Gateelektrode 4 ausgebildet. Eine Pfropfenverdrahtung 15 ist zum elektrischen Verbinden der aktiven Region 8 und der Verdrahtung der ersten Lage 54 miteinander in Kontakt sowohl mit der aktiven Region 8 als auch der Verdrahtung der ersten Lage 54. Eine Verdrahtung einer zweiten Lage 14 ist in Kontakt mit dem oberen Abschnitt der Pfropfenverdrahtung 15 vorgesehen.
Bezugnehmend auf Fig. 2 ist das Siliziumsubstrat 1 eine Siliziumscheibe aus p-Silizium mit einem spezifischen Widerstand von beispielsweise 10 Ω.cm. Die Gateelektrode 4 ist auf einem Gateoxidfilm 3 angeordnet, während die Verdrahtung der ersten Lage 54 mit dem gleichen Querschnittsaufbau wie die Gateelektrode 4 auf einem Elementisolationsfilm 2 vorgesehen ist. Der Elementisolationsfilm 2 ist durch Einbetten eines Plasmaoxidfilms (HDP(Hochdichte-Plasma)-Film) von 300 nm mittels Grabenisolation ausgebildet. Ein Oxinitrid-Film (SiON-Film) von 3 nm kann für den Gateoxidfilm 3 verwendet werden. Wenn der Gateoxidfilm 3 durch einen Oxidationsvorgang oder dergleichen gebildet wird, wird lediglich eine außerordentlich dünne Oxidschicht auf dem Elementisolationsfilm 2 neben der aktiven Region 8 gebildet. Bezugnehmend auf Fig. 2, ist der auf dem Elementisolationsfilm 2 angeordnete Abschnitt des Gateoxidfilms 3 in der Dicke übertrieben dargestellt. Wenn eine Gasphasenabscheidung verwendet wird, ist jedoch der Gateoxidfilm 3 mit einer klar erkennbaren vorgeschriebenen Dicke nicht nur auf der aktiven Region 8, sondern auch auf dem Elementisolationsfilm 2 ausgebildet.
Die Gateelektrode 4 besteht aus 100 nm Polysilizium. 100 nm nichtdotiertes Polysilizium werden abgeschieden und in einer n-Region bzw. einer p-Region strukturiert. Danach wird Phosphor (P⁺) mit einer Energie von 10 keV und einer Dosis von 5E15 cm^-2 in die n-Region implantiert. Weiterhin wird Bor (B⁺) mit einer Energie von 3 keV und einer Dosis von 5E15 cm^-2 in die p-Region implantiert. Nachfolgend wird die Gateelektrode 4 der entsprechenden Regionen gebildet. Auf dem Siliziumsubstrat 1 ist ein Ausläufer 6 einer niedrig konzentrierten n^--Schicht vorgesehen. Dieser Ausläufer 6 wird durch Einbringen von Arsen mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° gebildet. Die Seitenflächen der Gateelektrode 4 und die an deren Bodenflächen angeordneten Oberflächenabschnitte des Siliziumsubstrats 1 werden mit Seitenwand- Innenlagen-Isolationsfilmen 7, bei denen es sich um L-förmige Nitridfilme von 10 nm Dicke handelt, bedeckt.
Eine hoch dotierte n⁺-Schicht 8 ist an der Oberfläche des Siliziumsubstrats 1 unmittelbar im Anschluß an den Ausläufer 6 gebildet. Diese hoch dotierte n⁺-Schicht 8 wird durch Einbringen von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet. Zum Bedecken dieser Elemente ist ein Zwischenlagen-Isolationsfilm 9 vorgesehen. Dieser Zwischenlagen- Isolationsfilm 9 ist durch Abscheiden eines HDP-Oxidfilms von 700 nm ausgebildet.
In dem Zwischenlagen-Isolationsfilm 9 ist zum Erreichen der Lage der ersten Verdrahtung 54 und der aktiven Region 8 ein Kontaktloch 12 geöffnet. Die Pfropfenverdrahtung 15 (15a) ist zum Ausfüllen des Kontaktlochs 12 gebildet. Die Pfropfenverdrahtung 15 (15a) verbindet die Gateelektrode 4 und die aktive Region 8 elektrisch miteinander. Diese Pfropfenverdrahtung 15 (15a) ist durch eine eine äußere Schicht bildende Barrierenmetallschicht 15a und eine innerhalb der Barrierenmetallschicht 15a gebildete innere Schicht 15 gebildet. Die Barrierenmetallschicht 15a ist eine aus einer TiN-Schicht von 20 nm und einer Ti-Schicht von 20 nm bestehende zusammengesetzte Schicht. Zum Bilden eines Wolfram-Pfropfens 15 ist Wolfram (W) in der Barrierenmetallschicht 15a mittels CVD (chemische Gasphasenabscheidung) eingebettet.
Die Verdrahtung der zweiten Lage 14 ist auf der Pfropfenverdrahtung 15 (15a) zur elektrischen Verbindung mit derselben ausgebildet. Die Verdrahtung der zweiten Lage 14 wird durch eine Wolfram(W)-Schicht 14 von 100 nm Dicke und einen mehrlagigen Film 14a aus einer TiN-Schicht von 20 nm und einer Ti- Schicht von 20 nm gebildet.
Somit sind die aktive Region 8 und die Gateelektrode 4 durch den Pfropfen 15 (15a) mit einer weiten Querschnittsgestalt miteinander verbunden, wodurch der elektrische Widerstand des Pfropfens 15 (15a) verringert werden kann. Weiterhin kann die Layout-Fläche eines Abschnitts, der allgemein mit einem Loch- Rastermaß bemessen wird, verringert werden.
Im Folgenden wird ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform unter Bezugnahme auf die Fig. 3 bis 9 beschrieben. Wie in den Fig. 3 und 4 gezeigt, wird der Elementisolationsfilm 2 von 300 nm auf dem Siliziumsubstrat 1 mittels STI (flache Grabenisolation) gebildet. Danach wird der Gateoxidfilm 3, beispielsweise aus Oxinitrid (SiON) mit 3 nm gebildet. Zum Ausbilden der Gateelektrode 4 werden darauf 100 nm nichtdotiertes Polysilizium abgeschieden. Die Verdrahtung der ersten Lage 54 mit dem gleichen Aufbau wie die Gateelektrode 4 wird parallel zu dieser Ausbildung der Gateelektrode 4 gebildet.
Danach wird zum Öffnen der n-Region ein Resist strukturiert und beispielsweise Phosphor (P⁺) mit einer Energie von 10 keV und einer Dosis von 5E15 cm^-2 implantiert. Auf ähnliche Weise wird beispielsweise Bor (B⁺) mit einer Energie von 3 keV und einer Dosis von 5E15 cm^-2 in die p-Region implantiert. Danach wird zum Bilden der Gateelektrode 4 der Resist durch Trockenätzen strukturiert. Danach wird die niedrig dotierte n^-- Schicht 6 zum Festlegen des Ausläufers durch Einbringen von beispielsweise Arsen (As⁺) mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° ausgebildet.
Wie in Fig. 5 gezeigt, werden Nitridfilme mit 10 nm als Seitenwand-Innenlagen-Isolationsfilme 7 gebildet. Danach werden Oxidfilme zum Ausbilden der Seitenwand-Außenlagen- Abstandshalter 17 mit 80 nm ausgebildet und rückgeätzt. Danach wird die hoch dotierte n⁺-Schicht 8 durch Einbringen von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet.
Danach werden durch Naßätzen lediglich die Seitenwand- Außenlagen-Abstandshalter 17 entfernt. In dieser Zeit werden die Nitridfilme der Seitenwand-Innenlagen-Isolationsfilme 7 nicht naßgeätzt, sondern in der L-Gestalt belassen. Danach wird ein HDP-Oxidfilm zum Bilden des Zwischenlagen- Isolationsfilms 9 mit einer Dicke von 1000 nm abgeschieden und durch CMP (chemisch-mechanisches Polieren) über 300 nm poliert. Danach wird, wie in den Fig. 6 und 7 gezeigt, das Kontaktloch 12 mit 0.2 µm Durchmesser mittels Trockenätzens durch eine Resist-Maske geöffnet. In dieser Zeit wird das Trockenätzen unter Bedingungen zum Erreichen von hinreichend hohen Ätzselektivitäten bezüglich der Gateelektrode 4 und der hoch dotierten n⁺-Schicht 8 und dem Zwischenlagen-Isolationsfilm 9 durchgeführt.
Wie in den Fig. 8 und 9 gezeigt, werden die TiN-Schicht von 20 nm Dicke und die Ti-Schicht von 20 nm Dicke zum Ausbilden der Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 (15a) gebildet. Danach werden zum Bilden des Wolframpfropfens 15 200 nm Wolfram (W) mittels CVD abgeschieden und mittels CMP poliert.
Danach werden die obere Wolframschicht 14 von 100 nm Dicke und der aus der TiN-Schicht von 20 nm Dicke und der Ti-Schicht von 20 nm Dicke bestehende untere mehrlagige Film 14a abgeschieden und zum Definieren der Verdrahtung der zweiten Lage 14 strukturiert.
Wie hier im Vorstehenden beschrieben, werden die aktive Region 8 und die Gateelektrode 4 durch die Pfropfenverdrahtung 15 (15a) mit einer weiten Querschnittsgestalt miteinander verbunden. Dadurch kann der elektrische Widerstand der Pfropfenverdrahtung 15 (15a) verringert werden. Weiterhin kann die Layout-Fläche des Abschnitts, der allgemein mit einem Kontaktloch-Rastermaß bemessen wird, verringert werden.
Die Elemente (a1) bis (a10), die die Halbleitervorrichtung gemäß dieser Erfindung bilden, können beispielsweise wie folgt abgewandelt werden. Natürlich sind innerhalb des Bereichs der vorliegenden Erfindung auch andere Abwandlungen denkbar.

1. Gateelektrode: Die Gateelektrode 4, die in dieser Ausführungsform aus Polysilizium besteht, kann alternativ aus dotiertem Polysilizium hergestellt werden. Ein Schichtstapel aus Polysilizid und Silizid, wie zum Beispiel WSi₂, CoSi₂ oder Ni- Si₂, kann ebenfalls als Material für die Gateelektrode 4 verwendet werden. Weiterhin kann ein Schichtstapel aus einem Polymetall und einem Metall, wie zum Beispiel W, Al, Ru oder Pt, oder ein Metall, wie zum Beispiel W oder Al, selbst verwendet werden.
2. aktive Region: Die Pfropfenverdrahtung 15 ist in dieser Ausführungsform elektrisch direkt mit der hoch dotierten n⁺- Schicht der aktiven Region 8 verbunden. Die Oberflächenschicht der aktiven Region 8 kann zum Verringern des elektrischen Widerstands von der aktiven Region 8 zu der Pfropfenverdrahtung 15 alternativ aus einem Silizid, wie zum Beispiel WSi₂, CoSi₂ oder NiSi₂ bestehen.
3. Pfropfenverdrahtung: Die Pfropfenverdrahtung 15 besteht in dieser Ausführungsform aus Wolfram. Die Pfropfenverdrahtung 15 kann alternativ aus polykristallinem Silizium oder einem Metall, wie zum Beispiel Al, TiN oder Ru, bestehen.
4. Barrierenmetallschicht der Pfropfenverdrahtung: Wie hier im Vorstehenden beschrieben, wird die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels CVD gebildet. Alternativ kann die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels Sputterns gebildet werden. Wenn die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 durch einen mehrlagigen Film aus TiN oder Ti mittels CVD oder Sputterns gebildet wird, sind die Dicken der Ti-Schicht bzw. der TiN-Schicht vorzugsweise 1 bis 100 nm.
5. Verdrahtung der zweiten Lage: Wie hier im Vorstehenden beschrieben wird die Verdrahtung der zweiten Lage 14 auf die Ausbildung der Pfropfenverdrahtung 15 (15a) folgend ausgebildet. In diesem Fall kann nach dem Öffnen des Kontaktlochs 12 zum Bilden der Verdrahtung der zweiten Lage 14 als solcher ein Wolframfilm gebildet werden. Die Verdrahtung der zweiten Lage 14 muß nicht gebildet werden, wenn die Gateelektrode 4 und die aktive Region 8 auf einfache Weise miteinander verbunden sind.
6. Oberschicht-Isolationsfilm für die Gateelektrode: Obwohl die Gateelektrode 4 in dieser Ausführungsform aus Polysilizium besteht, können darauf ein Oxidfilm, ein Nitridfilm und ein mehrlagiger Film aus Oxid und Nitrid als eine harte Maske angeordnet werden. In diesem Fall kann die Pfropfenverdrahtung 15 durch Optimieren der Ätzbedingungen beim Ausbilden der Pfropfenverdrahtung 15 auf einfache Weise elektrisch mit der Gateelektrode 4 verbunden werden.
7. Zwischenlagen-Isolationsfilm: Gemäß dieser Ausführungsform wird zum Ausbilden des Zwischenlagen-Isolationsfilms 9 der HDP-Oxidfilm direkt zum Bedecken der Gateelektrode 4 und der aktiven Region 8 gebildet, gefolgt von dem Öffnen des Kontaktlochs 12. Alternativ kann ein Nitridfilm oder ein mehrlagiger Film aus Nitrid und Oxid zum nachfolgenden Öffnen des Kontaktlochs 12 mittels Ätzen in einem SAC(selbstjustierter Kontakt)-System gebildet werden.
8. Elementisolationsfilm etc. Während der Elementisolationsfilm-2 und der Zwischenlagenisolationsfilm 9 in dieser Ausführungsform durch HDP-Oxidfilme gebildet werden, können alternativ FSG(F-dotiertes Silikatglas)-Filme, BPSG-Filme, PSG-Filme, SiOC-Filme, organische Filme, SiON-Filme, SiC-Filme oder SiCF- Filme verwendet werden.
9. Seitenwand-Innenlagen-Isolationsfilm: Während die Nitridfilme zum Definieren des Seitenwand-Innenlagen-Isolationsfilme 7 in dieser Ausführungsform 10 nm dick sind, können die Nitridfilme alternativ 1 bis 50 nm dick sein. Wenn beim Entfernen der Seitenwand-Außenlagen-Abstandshalter 17 eine große Ätzselektivität gewählt werden kann, können Oxidfilme oder ein Mehrlagenaufbau aus Oxinitrid-Filmen und Oxidfilmen für die Seitenwand-Isolationsfilme 7 verwendet werden.
10. Seitenwand-Außenlagen-Abstandshalter: Während die Seitenwand-Außenlagen-Abstandshalter 17 in dieser Ausführungsform durch Oxidfilme gebildet sind, können alternativ PSG(Phosphorsilikatglas)- oder BPSG(Bor-Phosphorsilikatglas)- Filme verwendet werden, wenn beim Entfernen der Seitenwand- Außenlagen-Abstandshalter 17 eine große Ätzselektivität gewählt wird.

Zweite Ausführungsform

Fig. 10 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung und Fig. 11 ist eine Querschnittsansicht entlang der Linie XI-XI in Fig. 10. Diese Ausführungsform ist eine Abwandlung der ersten Ausführungsform und dadurch gekennzeichnet, daß drei Pfropfen in einen einzigen gemeinsamen Kontaktpfropfen integriert sind.
Bezugnehmend auf Fig. 10 weist die Halbleitervorrichtung zwei Gateelektroden 4 und 24 und eine Verdrahtung (Verdrahtung der ersten Lage 54) parallel zu den Gateelektroden 4 und 24 auf. Eine aktive Region 8 ist dergestalt angeordnet, daß sie zwischen sich und einer anderen aktiven Region 8 die rechte Gateelektrode 4 aufweist und eine aktive Region 28 ist dergestalt angeordnet, daß sie zwischen sich und einer anderen aktiven Region 28 die linke Gateelektrode 24 aufweist. Eine Pfropfenverdrahtung 25 ist in Kontakt mit mindestens drei Abschnitten, d. h. der zentralen Verdrahtung der ersten Lage 54 und den aktiven Regionen 8 und 28, die auf beiden Seiten davon angeordnet sind. Dadurch werden diese Elemente elektrisch miteinander verbunden. Eine Verdrahtung einer zweiten Lage 14 ist auf der Pfropfenverdrahtung 25 angeordnet.
Bezugnehmend auf Fig. 11 ist ein Siliziumsubstrat 1 beispielsweise durch einen p-Siliziumwafer gebildet. Auf dem Siliziumsubstrat 1 ist ein Elementisolationsfilm 2, der Elementregionen voneinander isoliert, vorgesehen. Dieser Elementisolationsfilm 2 ist durch Einbetten eines Plasma-Oxidfilms von 300 nm Dicke durch Grabenisolation gebildet. Ein beispielsweise durch einen Oxinitrid-Film (SiON-Film) von 3 nm Dicke gebildeter Gateoxidfilm 3 ist unter der Gateelektrode 4 vorgesehen. Die auf dem Gateoxidfilm 4 angeordnete Gateelektrode 4 besteht aus Polysilizium von 100 nm Dicke. Die Seitenwand-Innenlagen- Isolationsfilme 7 sind dergestalt angeordnet, daß sie Seitenflächen der Gateelektrode 4 und die an ihren Bodenflächen angeordneten Oberflächenabschnitte des Siliziumsubstrats 1 bedecken. Die Seitenwand-Innenlagen-Isolationsfilme 7 mit L- förmigen Abschnitten werden durch Abscheiden von Nitridfilmen von 10 nm Dicke gebildet. Eine hoch dotierte n⁺-Schicht 8 ist auf der Oberfläche des Siliziumsubstrats 1 in unmittelbarem Anschluß an eine Ausläuferregion 6 einer niedrig dotierten Region gebildet. Die hoch dotierte n⁺-Schicht 8 wird durch Einbringen von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet.
Zum Bedecken dieser Elemente wird ein Zwischenlagen- Isolationsfilm 9 durch Abscheiden eines HDP-Oxidfilms von 700 nm Dicke gebildet. In diesem Zwischenlagen-Isolationsfilm 9 wird ein Kontaktloch 22 geöffnet und ein das Kontaktloch 22 ausfüllender Pfropfen 25 verbindet die Verdrahtung der ersten Lage 54 und die aktiven Region 8 und 28, die auf beiden Seiten davon angeordnet sind, elektrisch miteinander. Eine die äußere Schicht dieses Pfropfens 25 bildende Barrierenmetallschicht 25a weist einen mehrlagigen Aufbau, bestehend aus einer TiN- Schicht von 20 nm Dicke und einer Ti-Schicht von 20 nm Dicke, auf. Eine innere Schicht 25 der Barrierenmetallschicht 25a wird zum Bilden eines Wolframpfropfens mittels CVD mit Wolfram aufgefüllt.
Somit verbindet der einzige Pfropfen 25 (25a) die Verdrahtung der ersten Lage 54 mit den auf beiden Seiten davon angeordneten aktiven Regionen 8 und 28, wodurch der Widerstand des Pfropfens 25 verringert werden kann. Weiterhin kann die Layout-Fläche eines mit dem minimalen Lochzwischenraum bemessenen Abschnitts verringert werden. Zusätzlich muß zum Verbinden von zwei oder drei Kontaktlöchern miteinander keine lokale Verdrahtung vorgesehen werden. In diesem Fall kann der Freiheitsgrad beim Layout der Verdrahtung der zweiten Lage 14 vergrößert werden und Layoutregeln oder dergleichen können bezüglich von Abschnitten von striktem Rastermaß gelockert werden.
Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform wird im Folgenden unter Bezugnahme auf die Fig. 12 bis 18 beschrieben. Wie in den Fig. 12 und 13 gezeigt, wird der Elementisolationsfilm 2 von 300 nm Dicke auf dem Siliziumsubstrat 1 mittels STI (flache Grabenisolation) gebildet. Danach wird zum Ausbilden des Gateoxidfilms 3 ein Oxinitridfilm (SiON) von 3 nm Dicke gebildet. Nichtdotiertes polykristallines Silizium zum Bilden der Gateelektrode 4 wird darauf mit 100 nm abgeschieden und Phosphor (P⁺) wird durch eine Reset-Maske in eine n-Region mit einer Energie von 10 keV und einer Dosis von 5E15 cm^-2 implantiert. Danach wird auf ähnliche Weise durch eine Reset-Maske Bor (B⁺) in eine p- Region mit einer Energie von 3 keV und einer Dosis von 5E15 cm^-2 implantiert. Danach wird durch Trockenätzen durch eine Reset- Maske die Gateelektrode 4 gebildet. Beim Bilden dieser Gateelektrode 4 wird die Verdrahtung der ersten Lage 54 auf dem Elementisolationsfilm 2 mit dem gleichen Aufbau wie die Gateelektrode 4 gebildet.
Die niedrig dotierte n^--Schicht 6, die den Ausläufer definiert, ist durch Einbringen von Arsen (As⁺) mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° gebildet.
Wie in Fig. 14 gezeigt, werden die Nitridfilme zum Definieren der Seitenwand-Innenlagen-Isolationsfilme 7 und die Oxidfilme 17 zum Bilden der Seitenwand-Außenlagen-Abstandshalter mit einer Dicke von 100 nm bzw. 80 nm abgeschieden und rückgeätzt, wodurch Seitenwände gebildet werden. Danach wird zum Bilden der hoch dotierten n⁺-Schicht 8 Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 implantiert.
Danach werden, wie in den Fig. 15 und 16 gezeigt, lediglich die Abstandshalter-Oxidfilme 17 durch Naßätzen entfernt. Danach wird der Zwischenlagen-Isolationsfilm 9 durch Abscheiden eines HDP-Oxidfilms von 1000 nm und Polieren desselben mittels CMP über eine Dicke von 700 nm gebildet. Danach wird durch Naßätzen durch eine Resist-Maske das Kontaktloch 22 mit einem Durchmesser von 0.2 µm geöffnet. In dieser Zeit wird das Trockenätzen unter Bedingungen durchgeführt, bei denen eine hinreichend hohe Ätzselektivität bezüglich der Verdrahtung der ersten Lage 54 und der hoch dotierten n⁺-Schichten 8 und 28 und des Zwischenlagen-Isolationsfilms 9 erhalten wird.
Wie in den Fig. 17 und 18 gezeigt, wird auf der Bodenfläche und den Seitenwänden des Kontaktlochs 22 ein mehrlagiger Film einer TiN-Schicht von 20 nm Dicke und einer Ti-Schicht von 20 nm Dicke zum Ausbilden der Barrierenmetallschicht 25a gebildet. Weiterhin wird mittels CVD Wolfram mit einer Dicke von 200 nm abgeschieden und danach mittels CMP poliert, wodurch ein Wolframpfropfen 25 gebildet wird. Die Verdrahtung der zweiten Lage 14 wird durch Abscheiden einer oberen Wolframschicht 14 von 100 nm Dicke und eines unteren mehrlagigen Films 14a aus einer TiN-Schicht von 20 nm Dicke und einer Ti-Schicht von 20 nm Dicke und Strukturieren derselben gebildet.
Somit verbindet der einzige Pfropfen 25 elektrisch die Verdrahtung der ersten Lage 54 mit den an ihren Seiten angeordneten aktiven Regionen 8 und 28, so daß der Widerstand des Pfropfens 25 verringert werden kann. Weiterhin kann die Layout-Fläche eines mit dem minimalen Loch-Zwischenraum bemessenen Abschnitts verringert werden. Zusätzlich muß zum Verbinden von zwei oder drei Kontaktlöchern miteinander keine lokale Verdrahtung vorgesehen werden, sondern der einzige Pfropfen 25 kann die vorstehend erwähnten drei Abschnitte miteinander elektrisch verbinden. Weiterhin muß die Verdrahtung der zweiten Lage 14 keine lokale Verdrahtung aufweisen. Folglich ist der Freiheitsgrad beim Layout einer Verdrahtung einer oberen Schicht vergrößert, so daß Layoutregeln oder dergleichen im Hinblick auf Abschnitte mit einem außerordentlich kleinen Rastermaß gelockert werden können.
Die Elemente (b1) bis (b10), die die Halbleitervorrichtung gemäß dieser Ausführungsform bilden, können beispielsweise wie folgt abgewandelt werden. Natürlich sind innerhalb des Bereichs der vorliegenden Erfindung auch weitere Abwandlungen denkbar.

1. Gateelektrode: Die Gateelektrode 4, die in dieser Ausführungsform aus Polysilizium besteht, kann alternativ aus dotiertem Polysilizium hergestellt werden. Ein Schichtstapel aus Polysilizid und Silizid, wie zum Beispiel WSi₂, CoSi₂ oder Ni- Si₂ kann ebenfalls als Material für die Gateelektrode 4 verwendet werden. Weiterhin kann ein Schichtstapel aus einem Polymetall und einem Metall, wie zum Beispiel W, Al, Ru oder Pt, oder ein Metall, wie zum Beispiel W oder Al, als solches verwendet werden.
2. aktive Region: In dieser Ausführungsform ist die Pfropfenverdrahtung 25 elektrisch direkt mit der hoch dotierten n⁺- Schicht der aktiven Region 8 verbunden. Zum Verringern des elektrischen Widerstandes von der aktiven Region 8 zu der Pfropfenverdrahtung 25 kann die Oberflächenschicht der aktiven Region alternativ aus einem Silizid, wie zum Beispiel WSi₂, CoSi₂ oder NiSi₂ bestehen.
3. Pfropfenverdrahtung: In dieser Ausführungsform besteht die Pfropfenverdrahtung 25 aus Wolfram. Die Pfropfenverdrahtung 25 kann alternativ aus polykristallinem Silizium oder einem Metall, wie zum Beispiel Al, TiN oder Ru gefertigt werden.
4. Barrierenmetallschicht der Pfropfenverdrahtung: Wie hier im Vorstehenden beschrieben wird die Barrierenmetallschicht 25a der Pfropfenverdrahtung 25 mittels CVD gebildet. Alternativ kann die Barrierenmetallschicht 25a der Pfropfenverdrahtung 25 mittels Sputterns gebildet werden. Wenn die Barrierenmetallschicht 25a der Pfropfenverdrahtung 25 mittels CVD oder mittels Sputterns durch einen mehrlagigen Film aus TiN oder Ti gebildet wird, sind die Dicken der Ti-Schicht bzw. der TiN- Schicht vorzugsweise 1 bis 100 nm.
5. Verdrahtung der zweiten Lage: Wie hier im Vorstehenden beschrieben, wird die Verdrahtung der zweiten Lage 14 auf die Ausbildung der Pfropfenverdrahtung 25 (25a) folgend gebildet. In diesem Fall kann zum Bilden der Verdrahtung der zweiten Lage 14 als solcher nach dem Öffnen des Kontaktloches 22 ein Wolframfilm gebildet werden. Die Verdrahtung der zweiten Lage 14 muß nicht gebildet werden, wenn die Gateelektrode 4 und die aktive Region 8 auf einfache Weise miteinander verbunden sind.
6. Isolationsfilm für die Gateelektrode: Obwohl in dieser Ausführungsform die Gateelektrode 4 aus Polysilizium hergestellt ist, können ein Oxidfilm, ein Nitridfilm oder ein mehrlagiger Film aus Oxid und Nitrid darauf als eine harte Maske angeordnet werden. In diesem Fall kann durch Optimieren der Ätzbedingungen beim Bilden der Pfropfenverdrahtung 25 die Pfropfenverdrahtung 25 auf einfache Weise elektrisch mit der Gateelektrode 4 verbunden werden.
7. Zwischenlagen-Isolationsfilm: Gemäß dieser Ausführungsform wird zum Ausbilden des Zwischenlagen-Isolationsfilms 9 der HDP-Oxidfilm direkt zum Bedecken der Gateelektrode 4 und der aktiven Region 8 gebildet, gefolgt durch das Öffnen des Kontaktloches 22. Alternativ können ein Nitridfilm oder ein mehrlagiger Film aus Nitrid und Oxid zum nachfolgenden Öffnen des Kontaktlochs 22 mittels Ätzens in einem SAC(selbstjustierter Kontakt)-System gebildet werden.
8. Elementisolationsfilm etc. Während in dieser Ausführungsform der Elementisolationsfilm 2 und der Zwischenschichtisolationsfilm 9 durch HDP-Oxidfilme gebildet werden, können alternativ FSG(F-dotiertes Silikatglas)-Filme, BPSG-Filme, PSG- Filme, SiOC-Filme, organische Filme, SiON-Filme, SiC-Filme oder SiCF-Filme verwendet werden.
9. Seitenwand-Innenlagen-Isolationsfilm: Während in dieser Ausführungsform die Nitridfilme zum Definieren der Seitenwand- Innen-Isolationsfilme 7 10 nm dick sind, können die Nitridfilme alternativ 1 bis 30 nm dick sein. Wenn beim Entfernen der Seitenwand-Außenlagen-Abstandshalter 17 eine große Selektivität gewählt werden kann, können für die Seitenwand-Isolationsfilme 7 Oxidfilme oder ein mehrlagiger Aufbau aus Oxinitrid-Filmen und Oxidfilmen verwendet werden.
10. Seitenwand-Außenlagen-Abstandshalter: Während die Seitenwand-Außenlagen-Abstandshalter 17 in dieser Ausführungsform durch Oxidfilme gebildet werden, können alternativ PSG (Phosphorsilikatglas) oder BPSG(Bor-Phosphorsilikatglas)-Filme verwendet werden, wenn beim Entfernen der Seitenwand-Außenlage- Abstandshalter 17 eine große Ätzselektivität gewählt werden kann.

Dritte Ausführungsform

Fig. 19 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung und Fig. 20 ist eine Querschnittsansicht entlang der Linie XX-XX in Fig. 19. Die dritte Ausführungsform ist eine Abwandlung der ersten Ausführungsform und dadurch gekennzeichnet, daß anstelle der L-förmigen Seitenwand-Innenlagen-Isolationsfilme I- förmige Seitenwand-Innenlagen-Isolationsfilme verwendet werden.
Bezugnehmend auf Fig. 19 ist auf einem Siliziumsubstrat 1 eine aktive Region 8 zusammen mit einer zwischen der aktiven Region 8 und einer anderen aktiven Region 8 angeordneten Gateelektrode 4 sowie einer Verdrahtung einer ersten Lage 54, die parallel zu der Gateelektrode 4 angeordnet ist, vorgesehen. Auf einem Pfropfen 15, der die Verdrahtung der ersten Lage 54 und die aktive Region 8 elektrisch miteinander verbindet, ist eine Verdrahtung einer zweiten Lage 14 angeordnet.
Bezugnehmend auf Fig. 20 ist das Siliziumsubstrat 1 beispielsweise eine p-Siliziumscheibe und ein Elementisolationsfilm 2 ist zum Trennen von auf der Siliziumscheibe vorgesehenen Elementregionen voneinander vorgesehen. Der Elementisolationsfilm 2 ist durch Einbetten eines Plasmaoxid-Films von 300 nm Dicke mittels Grabenisolation gebildet. Ein aus einem Oxinitrid-Film (SiON) von beispielsweise 3 nm Dicke bestehender Gateisolationsfilm 3 ist unter der Gateelektrode 4 vorgesehen. Die Gateelektrode 4 wird durch einen Polysiliziumfilm von 100 nm Dicke gebildet und ihre Seitenflächen sind mit I-förmigen Seitenwand-Innenlagen-Isolatorfilmen 7 bedeckt. Die I-förmigen Seitenwand-Innenlagen-Isolatorfilme 7 werden durch Abscheiden von Nitridfilmen von 10 nm Dicke und nachfolgendes Rückätzen derselben gebildet.
Eine niedrig dotierte n^--Schicht 6, die einen Ausläufer definiert, ist auf dem Siliziumsubstrat 1 vorgesehen. Diese niedrig dotierte n^--Schicht 6 wird durch Einbringen von Arsen mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° gebildet. Eine hoch dotierte n⁺-Schicht 8 ist in unmittelbarem Anschluß an den vorstehend erwähnten Ausläufer gebildet. Die hoch dotierte n⁺-Schicht 8 wird durch Einbringen von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet. Zum Bedecken dieser Elemente ist ein Zwischenlagen-Isolationsfilm 9 gebildet. Der Zwischenlagen- Isolationsfilm 9 wird durch Abscheiden eines HDP-Oxidfilms mit 700 nm Dicke gebildet.
In diesem Zwischenlagen-Isolationsfilm 9 ist ein Kontaktloch 12 geöffnet und ein Pfropfen 15 (15a) ist zum Ausfüllen des Kontaktlochs 12 gebildet. Der Pfropfen 15 (15a) verbindet die Verdrahtung der ersten Lage 54 und die aktive Region 8 elektrisch miteinander. Eine Barrierenmetallschicht 15a, die eine äußere Schicht des Pfropfens 15 bildet, ist aus einem aus einer TiN-Schicht von 20 nm Dicke und einer Ti-Schicht von 20 nm Dicke bestehenden zusammengesetzten Film ausgebildet. Ein die innere Schicht definierender Pfropfenkörper 15 ist zum Bilden eines Wolframpfropfens durch Einbetten von Wolfram mittels CVD gebildet. Eine Verdrahtung einer zweiten Lage 14 (14a) ist zur elektrischen Verbindung mit dem Pfropfen 15 (15a) vorgesehen. Die Verdrahtung der zweiten Lage 14 (14a) ist durch eine obere Wolframschicht 14 von 100 nm Dicke und einen unteren mehrlagigen Film 14a bestehend aus einer TiN-Schicht von 20 nm Dicke und einer Ti-Schicht von 20 nm Dicke gebildet.
Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dieser Ausführungsform wird im Folgenden unter Bezugnahme auf die Fig. 21 bis 27 beschrieben.
Wie in den Fig. 21 und 22 gezeigt, wird auf dem Siliziumsubstrat 1 mittels STI der Grabenisolationsfilm 2 von 300 nm Dicke gebildet. Danach wird ein Oxinitrid-Film (SiON-Film) von 3 nm Dicke als Gateisolatorfilm 3 gebildet, gefolgt durch die Bildung der Gateelektrode 4 und der Verdrahtung der ersten Lage 54. In diesem Falle wird nicht dotiertes Polysilizium mit einer Dicke von 100 nm abgeschieden und beispielsweise Phosphor (P⁺) mit einer Beschleunigungsenergie von 10 keV und einer Dosis von 5E15 cm^-2 durch eine Resist-Maske in eine n-Region implantiert. Auf ähnliche Weise wird beispielsweise Bor (B⁺) mit einer Beschleunigungsenergie von 3 keV und einer Dosis von 5E15 cm^-2 durch eine Resist-Maske in eine p-Region implantiert. Weiterhin wird zum Fertigstellen eines Abschnitts einer leitenden Schicht ein Trockenätzen durch die Resist-Masken durchgeführt. Daraufhin werden Nitridfilme von 10 nm Dicke ausgebildet und rückgeätzt, wodurch auf den Seitenflächen der vorstehend erwähnten leitenden Schicht die I-förmigen Seitenwand- Innenlagen-Isolatorfilme 7 gebildet werden. Danach wird Arsen (As⁺) mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° implantiert, wodurch die niedrig dotierte n^--Schicht 6, die den Ausläufer definiert, gebildet wird.
Danach werden wie in Fig. 23 gezeigt, BPSG-Filme mit einer Dicke von 80 nm abgeschieden und rückgeätzt, wodurch die Seitenwand-Außenlagen-Abstandshalter 17 gebildet werden. Weiterhin wird Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 implantiert, wodurch die hoch dotierte n⁺-Schicht 8 gebildet wird.
Danach werden durch ein Verfahren mit gasförmiger Flußsäure lediglich die BPSG-Seitenwand-Außenlagen-Abstandshalter 17 entfernt. In dieser Zeit werden die Seitenwand-Innen- Isolatorfilme 7 in nicht zu ätzenden I-Gestalten belassen. Danach wird zum Bilden des Zwischenlagen-Isolationsfilms 9 ein HDP-Oxidfilm mit einer Dicke von 1000 nm abgeschieden und mittels CMP über 300 nm poliert. Danach wird wie in den Fig. 24 und 25 gezeigt, das Kontaktloch 12 durch Trockenätzen durch eine Resist-Maske mit einem Durchmesser von 0.2 µm geöffnet. Dieses Trockenätzen wird unter Bedingungen durchgeführt, bei denen eine hinreichend hohe Ätzselektivität bezüglich der Verdrahtung der ersten Lage 54 mit einem ähnlichen Aufbau wie die Gateelektrode 4 und der hoch dotierten n⁺-Schicht 8 und dem Zwischenlagen-Isolationsfilm 9 erzielt wird.
Danach wird der Pfropfen 15 zum Ausfüllen des Kontaktlochs 12 gebildet. Die Barrierenmetallschicht 15a des Pfropfens 15 wird durch eine TiN-Schicht von 20 nm Dicke und eine Ti-Schicht von 20 nm Dicke gebildet. Mittels CVD wird auf der Innenseite der Barrierenmetallschicht 15a Wolfram mit einer Dicke von 200 nm abgeschieden und mittels CMP poliert, wodurch der Wolframpfropfen 15 gebildet wird. Danach wird ein mehrlagiger Film aus der oberen Wolframschicht 14 von 100 nm Dicke und dem unteren mehrlagigen Film 14a, der aus der TiN-Schicht von 20 nm Dicke und der Ti-Schicht von 20 nm Dicke besteht, gebildet und zu der Verdrahtung der zweiten Lage 14 strukturiert.
Somit verbindet der Pfropfen 15 die aktive Region 8 und die Verdrahtung der ersten Lage 54 miteinander, wodurch der Widerstand des Pfropfens 15 verringert werden kann und die Layout- Fläche eines Abschnitts der allgemein mit einem Kontaktloch- Rastermaß bemessen wird, verringert werden kann.
Die I-förmigen Seitenwand-Innenlagen-Isolatorfilme 7 werden verwendet, um im Vergleich zu den L-förmigen Seitenwand- Innenlagen-Isolatorfilmen eine kleinere Berührungsfläche an der mit der aktiven Region 8 des Substrats 1 verbundenen Bodenfläche des Kontaktlochs 12 sicherzustellen. Folglich kann der Kontaktwiderstand verringert werden. Weiterhin kann, bezogen auf einen Transistor, zum weiteren Vergrößern der Geschwindigkeit einer Schaltung eine Gateüberlappungskapazität verringert werden.
Die Elemente (c1) bis (c10), die die Halbleitervorrichtung gemäß dieser Ausführungsform bilden, können beispielsweise wie folgt abgewandelt werden. Natürlich sind innerhalb des Bereichs der vorliegenden Erfindung auch andere Abwandlungen denkbar.

1. Gateelektrode: Die in dieser Ausführungsform aus Polysilizium hergestellte Gateelektrode 4 kann alternativ aus dotiertem Polysilizium hergestellt werden. Ein Schichtstapel aus Polysilizid und Silizid, wie zum Beispiel WSi₂, CoSi₂ oder Ni- Si₂ kann ebenfalls als Material für die Gateelektrode 4 verwendet werden. Weiterhin kann ein Schichtstapel aus einem Polymetall und einem Metall, wie zum Beispiel W, Al, Ru oder Pt, oder ein Metall, wie zum Beispiel W oder Al, selbst verwendet werden.
2. aktive Region: Die Pfropfenverdrahtung 15 ist in dieser Ausführungsform elektrisch direkt mit der hoch dotierten n⁺- Schicht der aktiven Region 8 verbunden. Zum Verringern des elektrischen Widerstands von der aktiven Region 8 zu der Pfropfenverdrahtung 15 kann die Oberflächenschicht der aktiven Region 8 alternativ aus Silizid, wie zum Beispiel WSi₂, CoSi₂ oder NiSi₂ hergestellt werden.
3. Pfropfenverdrahtung: Die Pfropfenverdrahtung 15 ist in dieser Ausführungsform aus Wolfram hergestellt. Die Pfropfenverdrahtung 15 kann alternativ aus polykristallinem Silizium oder einem Metall, wie zum Beispiel Al, TiN oder Ru, hergestellt sein.
4. Barrierenmetallschicht der Pfropfenverdrahtung: Wie hier im Vorstehenden beschrieben, wird die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels CVD gebildet. Alternativ kann die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels Sputterns gebildet werden. Wenn die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels CVD oder mittels Sputterns durch einen mehrlagigen Film aus TiN und Ti gebildet wird, sind die Dicken der Ti-Schicht bzw. der TiN- Schicht vorzugsweise 1 bis 100 nm.
5. Verdrahtung der zweiten Lage: Wie hier im Vorstehenden beschrieben, wird die Verdrahtung der zweiten Lage 14 auf die Bildung der Pfropfenverdrahtung 15 (15a) folgend gebildet. In diesem Fall kann zum Bilden der Verdrahtung der zweiten Lage 14 als solcher nach dem Öffnen des Kontaktlochs 12 ein Wolframfilm gebildet werden. Die Verdrahtung der zweiten Lage 14 muss nicht gebildet werden, wenn die Gateelektrode 4 und die aktive Region 8 auf einfache Weise miteinander verbunden sind.
6. Isolatorfilm für die Gateelektrode: Obwohl die Gateelektrode 4 in dieser Ausführungsform aus Polysilizium hergestellt ist, können ein Oxidfilm, ein Nitridfilm oder ein mehrlagiger Film aus Oxid oder Nitrid darauf als eine harte Maske angeordnet werden. In diesem Fall kann durch Optimieren der Ätzbedingungen beim Bilden der Pfropfenverdrahtung 15 die Pfropfenverdrahtung 15 auf einfache Weise elektrisch mit der Gateelektrode 4 verbunden werden.
7. Zwischenlagen-Isolationsfilm: Gemäß dieser Ausführungsform wird zum Definieren des Zwischenlagen-Isolationsfilms 9 der HDP-Oxidfilm direkt zum Bedecken der Gateelektrode 4 und der aktiven Region 8 ausgebildet, gefolgt von dem Öffnen des Kontaktloches 12. Alternativ können ein Nitridfilm oder ein mehrlagiger Film aus Nitrid und Oxid zum nachfolgenden Öffnen des Kontaktlochs 12 mittels Ätzens in einem SAC(selbstjustierter Kontakt)-System gebildet werden.
8. Elementisolationsfilm etc. Während in dieser Ausführungsform der Elementisolationsfilm 2 und der Zwischenlagen- Isolationsfilm 9 durch HDP-Oxidfilme gebildet werden, können alternativ FSG(F-dotiertes Silikatglas)-Filme, BPSG-Filme, PSG-Filme, SiOC-Filme, organische Filme, SiON-Filme, SiC-Filme oder SiCF-Filme verwendet werden.
9. Seitenwand-Innenlagen-Isolatorfilme: Während die Nitridfilme zum Definieren der Seitenwand-Innen-Isolatorfilme 7 in dieser Ausführungsform 10 nm dick sind, können die Nitridfilme alternativ 1 bis 50 nm dick sein. Wenn beim Entfernen der Seitenwand-Außenlagen-Abstandshalter 17 eine große Selektivität gewählt werden kann, können für die Seitenwand-Isolatorfilme 7 Oxidfilme oder ein mehrlagiger Aufbau aus Oxinitrid-Filmen und Oxidfilmen verwendet werden.
10. Seitenwand-Außenlagen-Abstandshalter: Während die Seitenwand-Außenlagen-Abstandshalter 17 in dieser Ausführungsform durch BPSG-Filme gebildet werden, können alternativ Isolatorfilme, wie zum Beispiel PSG, NSG, PTEOS, BPTEOS oder TEOS- Filme verwendet werden, wenn beim Entfernen der Seitenwand- Außenlagen-Abstandshalter 17 eine große Ätzselektivität gewählt werden kann.

Vierte Ausführungsform

Fig. 28 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
Fig. 29 ist eine Querschnittsansicht entlang der Linie XXIX-XXIX in Fig. 28. Die vierte Ausführungsform ist eine Abwandlung der ersten Ausführungsform und dadurch gekennzeichnet, daß zum Öffnen eines Kontaktloches ein Zweifach-Damaszener- Herstellungsablauf verwendet wird.
Bezugnehmend auf Fig. 28 ist auf einem Siliziumsubstrat 1 eine aktive Region 8 vorgesehen und zwischen der aktiven Region 8 und einer anderen aktiven Region 8 ist eine Gateelektrode 4 vorgesehen. Eine Verdrahtung einer ersten Lage 54 ist parallel zu der Gateelektrode 4 vorgesehen. Ein Pfropfen 15 verbindet zum Auffüllen der beiden Kontaktlöcher 12 und 32 die Verdrahtung der ersten Lage 54 und die aktive Region 8 elektrisch miteinander. Eines der beiden Kontaktlöcher 12 und 32 wird im eigentlichen Sinne als ein Verdrahtungsgraben bezeichnet und daher kann das Kontaktloch 32 auch als ein Verdrahtungsgraben 32 bezeichnet werden. Entweder das Kontaktloch 12 oder der Verdrahtungsgraben 32 kann vorher geöffnet werden.
Bezugnehmend auf Fig. 29 ist das Siliziumsubstrat 1 eine p- Siliziumscheibe, die mit einem Elementisolationsfilm 2, der auf dem Siliziumsubstrat 1 gebildete Elementregionen voneinander trennt, versehen ist. Der Elementisolationsfilm 2 ist durch Einbetten eines Plasmaoxid-Films von 300 nm Dicke mittels Grabenisolation gebildet. Ein Oxinitrid-Film (SiON-Film) von 3 nm Dicke ist als ein Gateisolatorfilm 3 gebildet, auf dem eine Gateelektrode 4 vorgesehen ist. Die Gateelektrode 4 ist durch einen Polysiliziumfilm von 100 nm Dicke gebildet. Eine niedrig dotierte n^--Schicht 6, die einen Ausläufer definiert, ist durch Einbringen von Arsen (As) mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° gebildet.
Parallel zu dem Schritt des Bildens der Gateelektrode 4 wird die Verdrahtung der ersten Lage 54 mit dem gleichen Aufbau wie die Gateelektrode 4 auf dem Elementisolationsfilm 2 gebildet. Deshalb werden, wie unten beschrieben, die Seitenflächen der Gateelektrode 4 bedeckende Seitenwand-Isolatorfilme ebenfalls auf den Seitenflächen der Verdrahtung der ersten Lage 54 gebildet.
Seitenwand-Innenlagen-Isolatorfilme 7 werden auf den Seitenflächen der Gateelektrode 4 mittels Abscheidens von Nitridfilmen einer Dicke von 10 nm und nachfolgendes Bearbeiten derselben zu L-förmigen Abschnitten gebildet. Eine hoch dotierte n⁺- Schicht in unmittelbarem Anschluß an den Ausläufer wird mittels Einbringens von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet. Zum Bedecken dieser Elemente wird ein Zwischenlagen-Isolationsfilm 9 mittels Abscheidens eines HDP-Oxidfilms von 700 nm gebildet.
Die beiden Kontaktlöcher 12 und 32 oder das Kontaktloch 12 und der Verdrahtungsgraben 32 werden in dem Zwischenlagen- Isolationsfilm 9 geöffnet und der Pfropfen 15 wird zum Ausfüllen desselben gebildet. Der Pfropfen 15 verbindet die Verdrahtung der ersten Lage 54 mit dem gleichen Aufbau wie die Gateelektrode 4 und die aktive Region 8 elektrisch miteinander.
Eine Barrierenmetallschicht 15a des Pfropfens 15 wird mittels CVD durch eine TaN-Schicht von 20 nm Dicke und eine Ta-Schicht von 20 nm Dicke gebildet. Zum Ausbilden einer Cu-Zweifach- Damaszener-Struktur wird Kupfer (Cu) in diese Barrierenmetallschicht 15a mittels Plattierens eingebettet.
Somit verbindet der Cu-Zweifach-Damaszener-Pfropfen 15 die aktive Region 8 und die Verdrahtung der ersten Lage 54 miteinander, wodurch der elektrische Widerstand des Pfropfens 15 verringert werden kann. Weiterhin kann die Layout-Fläche eines allgemein mit einem Loch-Rastermaß bemessenen Abschnitts verringert werden.
Im Folgenden wird ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform unter Bezugnahme auf Fig. 30 bis 33 beschrieben.
Zunächst wird mittels STI der Elementisolationsfilm 2 von 300 nm Dicke auf dem Siliziumsubstrat 1 gebildet. Danach wird ein Oxinitrid-Film (SiON-Film) von 3 nm Dicke als Gateisolatorfilm 3 gebildet. Zum Bilden der Gateelektrode 4 auf dem Gateisolatorfilm 3 wird nicht dotiertes Polysilizium mit einer Dicke von 100 nm abgeschieden. Durch eine Resist-Maske wird Phosphor (P⁺) mit einer Energie von 10 keV und einer Dosis von 5E15 cm^-2 in eine n-Region implantiert. Auf ähnliche Weise wird Bor (B⁺) mit einer Energie von 3 keV und einer Dosis von 5E15 cm^-2 in eine p-Region implantiert. Daraufhin wird durch eine Resist-Maske ein Trockenätzen durchgeführt, wodurch die Gateelektrode 4 und die Verdrahtung der ersten Lage 54 gebildet werden. Weiterhin wird die den Ausläufer definierende niedrig dotierte n^--Schicht 6 mittels Einbringens von Arsen (As⁺) mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° gebildet.
Parallel zu diesem Schritt des Bildens der Gateelektrode 4 wird die Verdrahtung der ersten Lage 54 mit dem gleichen Aufbau wie die Gateelektrode 4 auf dem Elementisolationsfilm 2 gebildet. Wie unten beschrieben, werden die Seitenwand- Innenschicht-Isolatorfilme 7 und die Seitenwand-Außenschicht- Abstandshalter auf den Seitenflächen der Verdrahtung der ersten Lage 54 gebildet und die Seitenwand-Außenlagen- Abstandshalter werden nach dem Einbringen einer Verunreinigung entfernt.
Nachfolgend auf die Bildung der niedrig dotierten n^--Schicht 6 werden zum Bedecken der Seitenflächen der Gateelektrode 4 und der Abschnitte des Siliziumsubstrats 1, die an den Fußpunkten der Seitenflächen angeordnet sind, Nitridfilme mit einer Dicke von 100 nm als Seitenwand-Innenlagen-Isolatorfilme 7 gebildet. Danach werden durch Abscheiden von Oxidfilmen 17 mit einer Dicke von 80 nm und Rückätzen derselben die Seitenwand- Außenlagen-Abstandshalter gebildet. Die Seitenwand-Innenlagen- Isolatorfilme 7 und die Seitenwand-Außenlagen-Abstandshalter werden als Masken zum Bilden einer hoch dotierten n⁺-Schicht 8 mittels Einbringens von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 verwendet.
Wie in Fig. 31 gezeigt, wird der Zwischenlagen-Isolationsfilm 9 mittels Abscheidens eines HDP-Oxidfilms von 1000 nm Dicke und Polierens desselben über einen Betrag von 300 nm mittels CMP gebildet. Danach wird mittels Durchführens einer Trockenätzung durch eine Resist-Maske (siehe Fig. 30 und 31) das erste Kontaktloch 12 mit einem Durchmesser 0.2 µm gebildet. Zum Erreichen der aktiven Region 8 wird das erste Kontaktloch 12 geöffnet. Zu dieser Zeit werden die hoch dotierte n⁺-Schicht 8 und der Zwischenlagen-Isolationsfilm 9 unter Bedingungen geätzt, bei denen eine hinreichend hohe Ätzselektivität vorliegt.
Wie in den Fig. 32 und 33 gezeigt, wird der ein zweites Kontaktloch definierende Graben 32 durch Trockenätzen durch eine Resist-Maske gebildet. Zum Erreichen der Verdrahtung der ersten Lage 54 wird das zweite Kontaktloch 32 geöffnet. Zu dieser Zeit werden die hoch dotierte n⁺-Schicht 8, die Verdrahtung der ersten Lage 54 und der Zwischenlagen- Isolationsfilm 9 unter Bedingungen geätzt, bei denen hinreichend hohe Ätzselektivitäten erzielt werden.
Danach wird, wie in Fig. 29 gezeigt die Barrierenmetallschicht 15a des Pfropfens 15 mittels Abscheidens der TaN-Schicht von 20 nm Dicke und der Ta-Schicht von 20 nm Dicke mittels CVD gebildet. Zum Bilden des Cu-Zweifach-Damaszener-Pfropfens 15 wird im Innern der Barrierenmetallschicht 15a mittels Plattierung mit einer Dicke von 400 nm und Polierens mittels CMP Kupfer abgeschieden.
Somit verbindet der Cu-Zweifach-Damaszener-Pfropfen 15 (15a) die aktive Region 8 und die Verdrahtung der ersten Lage 54 elektrisch miteinander, wodurch der elektrische Widerstand des Pfropfens 15 verringert werden kann. Weiterhin kann die Layout-Fläche eines Abschnitts, der allgemein mit einem Loch- Rasterabstand gemessen wird, verringert werden.
Die Elemente (d1) bis (d10), die die Halbleitervorrichtung gemäß dieser Ausführungsform bilden, können beispielsweise wie folgt abgewandelt werden. Natürlich sind innerhalb des Bereichs der vorliegenden Erfindung auch andere Abwandlungen denkbar.

1. Gateelektrode: Die in dieser Ausführungsform aus Polysilizium hergestellte Gateelektrode 4 kann alternativ aus dotiertem Polysilizium hergestellt werden. Ein Schichtstapel aus Polysilizid und Silizid, wie zum Beispiel WSi₂, CoSi₂ oder Ni- Si₂ kann ebenfalls als Material für die Gateelektrode 4 verwendet werden. Weiterhin kann ein Schichtstapel aus einem Polymetall und einem Metall, wie zum Beispiel W, Al, Ru oder Pt, oder ein Metall, wie zum Beispiel W oder Al, selbst verwendet werden.
2. aktive Region: In dieser Ausführungsform ist die Pfropfenverdrahtung 15 elektrisch direkt mit der hoch dotierten n⁺- Schicht der aktiven Region 8 verbunden. Zum Verringern des elektrischen Widerstands von der aktiven Region 8 zu der Pfropfenverdrahtung 15 kann die Oberflächenschicht der aktiven Region 8 alternativ aus Silizid, wie zum Beispiel WSi₂, CoSi₂ oder NiSi₂ hergestellt werden.
3. Pfropfenverdrahtung: Die Pfropfenverdrahtung 15 aus Cu in der vorliegenden Ausführungsform kann alternativ aus polykristallinem Silizium oder einem Metall, wie zum Beispiel Al, TiN oder Ru, hergestellt werden.
4. Barrierenmetallschicht der Pfropfenverdrahtung: Die in der vorstehenden Ausführungsform mittels CVD gebildete Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 kann alternativ mittels Sputterns gebildet werden. Weiterhin kann die Barrierenmetallschicht 15a aus Ta, TaN, WN, WSiN, Ti, TiN oder einem mehrlagigen Aufbau aus irgendwelchen dieser Materialien hergestellt werden.
5. Verdrahtung der zweiten Lage: Wie hier im Vorstehenden beschrieben, wird die Verdrahtung der zweiten Lage 14 auf die Bildung der Pfropfenverdrahtung 15 (15a) folgend gebildet. In diesem Fall kann zum Bilden der Verdrahtung der zweiten Lage 14 als solcher nach dem Öffnen des Kontaktlochs 12 ein Wolframfilm gebildet werden. Die Verdrahtung der zweiten Lage 14 muß nicht gebildet werden, wenn die Gateelektrode 4 und die aktive Region 8 auf einfache Weise miteinander verbunden sind.
6. Oberschicht-Isolatorfilm für die Gateelektrode: Obwohl die Gateelektrode 4 in dieser Ausführungsform aus Polysilizium hergestellt ist, können auf ihr ein Oxidfilm, ein Nitridfilm oder ein mehrlagiger Film aus Oxid und Nitrid als eine harte Maske angeordnet werden. In diesem Fall kann die Pfropfenverdrahtung 15 durch Optimieren der Ätzbedingungen beim Bilden der Pfropfenverdrahtung 15 auf einfache Weise elektrisch mit der Gateelektrode 4 verbunden werden.
7. Zwischenlagen-Isolationsfilm: Gemäß dieser Ausführungsform wird zum Definieren des Zwischenlagen-Isolationsfilms 9 der HDP-Oxidfilm zum Bedecken der Gateelektrode 4 und der aktiven Region 8 direkt gebildet, gefolgt von dem Öffnen des Kontaktlochs 12. Alternativ können ein Nitridfilm oder ein mehrlagiger Film aus Nitrid und Oxid zum nachfolgenden Öffnen des Kontaktlochs 12 mittels Ätzens in einem SAC(selbstjustierter Kontakt)-System gebildet werden.
8. Elementisolationsfilm etc. Während in dieser Ausführungsform der Elementisolationsfilm 2 und der Zwischenlagen- Isolationsfilm 9 durch HDP-Oxidfilme gebildet werden, können alternativ FSG(F-dotiertes Silikatglas)-Filme, BPSG-Filme, PSG-Filme, SiOC-Filme, organische Filme, SiON-Filme, SiC-Filme oder SiCF-Filme verwendet werden.
9. Seitenwand-Innenlagen-Isolatorfilm: Während in dieser Ausführungsform die Nitridfilme zum Bilden der Seitenwand- Innen-Isolatorfilme 7 10 nm dick sind, können die Nitridfilme alternativ 1 bis 50 nm dick sein. Wenn beim Entfernen der Seitenwand-Außenlagen-Abstandshalter 17 eine große Selektivität gewählt werden kann, können Oxidfilme oder ein mehrlagiger Aufbau aus Oxinitridfilmen und Oxidfilmen für die Seitenwand- Isolatorfilme 7 verwendet werden.
10. Seitenwand-Außenlagen-Abstandshalter: Während die Seitenwand-Außenlagen-Abstandshalter in dieser Ausführungsform durch Oxidfilme gebildet werden, können alternativ PSG (Phosphorsilikatglas) oder BPSG-(Borphosphorsilikatglas)-Filme verwendet werden, wenn beim Entfernen der Seitenwand-Außenlagen- Abstandshalter eine große Ätzselektivität gewählt werden kann.

Fünfte Ausführungsform

Fig. 34 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung und Fig. 35 ist eine Querschnittsansicht entlang der Linie XXXV-XXXV in Fig. 34. Diese Ausführungsform ist eine Abwandlung der ersten Ausführungsform und dadurch gekennzeichnet, daß zum Öffnen eines Kontaktlochs 52 Naßätzen und Trockenätzen miteinander kombiniert werden.
Bezugnehmend auf Fig. 34 ist auf einem Siliziumsubstrat 1 eine aktive Region 8 vorgesehen und zwischen der aktiven Region 8 und einer anderen aktiven Region 8 ist eine Gateelektrode 4 vorgesehen. Eine Verdrahtung einer ersten Lage 54 ist in der gleichen Lage vorgesehen wie die Gateelektrode 4. Ein Pfropfen 15 ist zum Ausfüllen des durch die vorstehend erwähnte Ätzung geöffneten Kontaktloches 52 elektrisch zwischen die Verdrahtung der ersten Lage 54 und die aktive Region 8 geschaltet.
Bezugnehmend auf Fig. 35 ist das Siliziumsubstrat 1 eine mit einem Elementisolationsfilm 2 versehene p-Siliziumscheibe. Dieser Elementisolationsfilm 2 wird durch Einbetten eines Plasmaoxidfilms von 300 nm Dicke mittels Grabenisolation gebildet. Die Gateelektrode 4 ist auf einem durch einen Oxinitrid- Film (SiON-Film) von 9 nm Dicke gebildeten Gateoxidfilm 3 angeordnet. Die Gateelektrode 4 wird durch einen Polysiliziumfilm von 100 nm Dicke gebildet. L-förmige Isolatorfilme 7 werden durch Abscheiden von Nitridfilmen von 10 nm Dicke zum Bedecken der Seitenflächen der Gate-Elektrode 4 und von an deren Fußpunkten angeordneten Abschnitten des Siliziumsubstrats 1 gebildet. Die Gateelektrode 4 und die Verdrahtung der ersten Lage 54 weisen denselben Querschnittsaufbau auf.
Eine hoch dotierte n⁺-Schicht 8, die die aktive Region eines Transistors bildet, wird durch Einbringen von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet. Zum Bedecken dieser Elemente wird ein Zwischenlagen-Isolationsfilm 9 mittels Abscheidens eines HDP-Oxidfilms von 500 nm Dicke gebildet. In dem Zwischenlagen-Isolationsfilm 9 ist das Kontaktloch 52 geöffnet. Der das Kontaktloch 52 ausfüllende Pfropfen 15 (15a) verbindet die Gateelektrode 4 und die aktive Region 8 elektrisch miteinander. Eine Barrierenmetallschicht 15a des Pfropfens 15 wird durch einen aus einer TiN-Schicht von 20 nm Dicke und einer Ti-Schicht von 20 nm Dicke bestehenden mehrlagigen Aufbau gebildet. Zum Bilden des Wolframpfropfens 15 wird auf der Innenseite der Barrierenmetallschicht 15a mittels CVD Wolfram eingebettet. Eine Verdrahtung einer zweiten Lage 14mit einer oberen Wolframschicht von 100 nm und einer unteren Schicht 14a, die aus einem mehrlagigen Film aus einer TiN- Schicht von 20 nm und einer Ti-Schicht von 20 nm besteht, wird ausgebildet, um in Kontakt mit dem Pfropfen 15 zu sein.
Somit verbindet der Pfropfen 15 (15a) die aktive Region 8 und die Verdrahtung der ersten Lage 54 elektrisch miteinander, wodurch der elektrische Widerstand des Pfropfens 15 verringert werden kann. Weiterhin kann die Layout-Fläche eines Abschnitts, der allgemein durch ein Kontaktloch-Rastermaß bemessen wird, verringert werden.
Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform wird im Folgenden unter Bezugnahme auf die Fig. 36 bis 42 beschrieben. Wie in den Fig. 36 und 37 gezeigt, wird der Elementisolationsfilm 2 von 300 nm Dicke auf dem Siliziumsubstrat 1 mittels STI gebildet. Danach wird der Gateoxidfilm 3 beispielsweise aus einem Oxinitridfilm (Si- ON-Film) mit einer Dicke von 3 nm gebildet. Danach wird zum Ausbilden der Gateelektrode 4 nicht dotiertes Polysilizium mit einer Dicke von 100 nm abgeschieden und Phosphor (P⁺) mit einer Energie von 10 keV und einer Dosis von 5E15 cm^-2 in eine n-Region implantiert. Auf ähnliche Weise wird Bor (B⁺) mit einer Energie von 3 keV und einer Dosis von 5E15 cm^-2 in eine p-Region implantiert. Danach wird mittels Trockenätzens durch eine Resist-Maske die Gateelektrode 4 gebildet. Zu dieser Zeit wird natürlich gleichzeitig die Verdrahtung der ersten Lage 54 auf dem Elementisolationsfilm 2 gebildet.
Danach wird eine einen Ausläufer definierende niedrig dotierte n^--Schicht 6 mittels Einbringens von Arsen (As⁺) mit einer Energie von 30 keV und einer Dosis von 1E14 cm^-2 unter einem Winkel von 45° gebildet.
Danach werden Nitridfilme mit einer Dicke von 10 nm als Seitenwand-Innenlagen-Isolatorfilme 7 gebildet und darauf zum Bilden von Seitenwand-Außenlagen-Abstandshaltern 17 Oxidfilme mit einer Dicke von 80 nm abgeschieden und rückgeätzt. Weiterhin wird die hoch dotierte n⁺-Schicht 8 durch Einbringen von Arsen mit einer Energie von 50 keV und einer Dosis von 5E15 cm^-2 gebildet. Danach werden, wie in den Fig. 38 und 39 gezeigt, lediglich die Seitenwand-Außenlagen-Abstandshalter 17 entfernt.
Danach wird zum Bilden des Zwischenlagen-Isolationsfilms 9 ein HDP-Oxidfilm mit einer Dicke von 1000 nm abgeschieden und mittels CMP über einen Betrag von 500 nm poliert. Das Kontaktloch 52 von 0.2 µm Durchmesser wird mittels Naßätzens durch eine Resist-Maske 37 geöffnet. Bei diesem Naßätzen dringt zum Bilden einer Öffnung in dem Zwischenlagen-Isolationsfilm 9 in einer in Fig. 39 gezeigten Querschnittsgestalt eine Chemikalie durch eine Öffnung 37a der Resist-Maske 37. Zu dieser Zeit werden die Verdrahtung der ersten Lage 54 und der Zwischenlagen- Isolationsfilm 9 unter Bedingungen geätzt, bei denen hinreichend hohe Ätzselektivitäten erzielt werden.
Danach wird zum Bilden des Kontaktlochs 52 mittels Trockenätzens (siehe Fig. 40) die Resist-Maske 37 als solche verwendet. Zu dieser Zeit werden die Verdrahtung der ersten Lage 54 und die hoch dotierte n⁺-Schicht 8 und der Zwischenlagen- Isolationsfilm 9 unter Bedingungen geätzt, bei denen hinreichend hohe Ätzselektivitäten erzielt werden.
Wie in den Fig. 41 und 42 gezeigt, wird die Pfropfenverdrahtung 15 zum Ausfüllen des Kontaktloches 52 gebildet. Die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 wird durch einen aus einer TiN-Schicht von 20 nm und einer Ti- Schicht von 20 nm bestehenden mehrlagigen Film gebildet. Zum Bilden des Wolframpfropfens 15 wird auf der Innenseite der Barrierenmetallschicht 15a mittels CVD Wolfram mit 200 nm Dicke abgeschieden und mittels CMP poliert. Die Verdrahtung der zweiten Lage 54 wird durch Abscheiden der oberen Wolframschicht 14 von 100 nm Dicke und des unteren mehrlagigen Film 14a, der aus einer TiN-Schicht von 20 nm und einer Ti-Schicht von 20 nm besteht, gebildet.
Somit verbindet die Pfropfenverdrahtung 15 die aktive Region 8 und die Verdrahtung der ersten Lage 54 miteinander, wodurch der elektrische Widerstand des Pfropfens 15 verringert werden kann. Weiterhin kann die Layout-Fläche eines Abschnitts, der allgemein mit einem Kontaktloch-Rastermaß bemessen wird, verringert werden.
Die Elemente (e1) bis (e10), die die Halbleitervorrichtung gemäß dieser Ausführungsform bilden, können beispielsweise wie folgt abgewandelt werden. Natürlich. sind im Rahmen der vorliegenden Erfindung andere Abwandlungen ebenfalls denkbar.

1. Gateelektrode: Die in dieser Ausführungsform aus Polysilizium hergestellte Gateelektrode 4 kann alternativ aus dotiertem Polysilizium hergestellt werden. Ein Schichtstapel aus Polysilizid und Silizid, wie zum Beispiel WSi₂, CoSi₂ oder Ni- Si₂ kann ebenfalls als Material für die Gateelektrode 4 verwendet werden. Weiterhin kann ein Schichtstapel aus einem Polymetall und einem Metall, wie zum Beispiel W, Al, Ru oder Pt, oder ein Metall, wie zum Beispiel W oder Al, selbst verwendet werden.
2. aktive Region: In dieser Ausführungsform ist die Pfropfenverdrahtung 15 elektrisch direkt mit der hoch dotierten n⁺- Schicht der aktiven Region 8 verbunden. Zum Verringern des elektrischen Widerstands von der aktiven Region 8 zu der Pfropfenverdrahtung 15 kann die Oberflächenschicht der aktiven Region 8 alternativ aus Silizid, wie zum Beispiel WSi₂, CoSi₂ oder NiSi₂ hergestellt werden.
3. Pfropfenverdrahtung: In dieser Ausführungsform ist die Pfropfenverdrahtung 15 aus Wolfram hergestellt. Die Pfropfenverdrahtung 15 kann alternativ aus polykristallinem Silizium oder einem Metall, wie zum Beispiel Al, TiN oder Ru, hergestellt werden.
4. Barrierenmetallschicht der Pfropfenverdrahtung: Die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 ist, wie hier im Vorstehenden beschrieben, mittels CVD gebildet. Alternativ kann die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels Sputterns gebildet werden. Wenn die Barrierenmetallschicht 15a der Pfropfenverdrahtung 15 mittels CVD oder mittels Sputterns durch einen mehrlagigen Film aus TiN und Ti gebildet wird, sind die Dicken der Ti-Schicht bzw. der TiN- Schicht vorzugsweise 1 bis 100 nm.
5. Verdrahtung der zweiten Lage: Wie hier im Vorstehenden beschrieben, wird die Verdrahtung der zweiten Lage 14 auf die Bildung der Pfropfenverdrahtung 15 (15a) folgend gebildet. In diesem Fall kann zum Bilden der Verdrahtung der zweiten Lage 14 als solcher nach dem Öffnen des Kontaktlochs 52 ein Wolframfilm gebildet werden. Die Verdrahtung der zweiten Lage 14 muß nicht gebildet werden, wenn die Gateelektrode 4 und die aktive Region 8 auf einfache Weise miteinander verbunden sind.
6. Oberschicht-Isolatorfilm für die Gateelektrode: Obwohl die Gateelektrode 4 in dieser Ausführungsform aus Polysilizium hergestellt ist, können auf ihr ein Oxidfilm, ein Nitridfilm oder ein mehrlagiger Film aus Oxid und Nitrid als eine harte Maske angeordnet werden. In diesem Fall kann durch Optimieren der Ätzbedingungen beim Bilden der Pfropfenverdrahtung 15 die Pfropfenverdrahtung 15 auf einfache Weise elektrisch mit der Gateelektrode 4 verbunden werden.
7. Zwischenlagen-Isolationsfilm: Gemäß dieser Ausführungsform wird zum Ausbilden des Zwischenlagen-Isolationsfilms 9 der HDP-Oxidfilm direkt zum Bedecken der Gateelektrode 4 und der aktiven Region 8 gebildet, gefolgt von dem Öffnen des Kontaktlochs 52. Alternativ können ein Nitridfilm und ein mehrlagiger Film aus Nitrid und Oxid zum nachfolgenden Öffnen des Kontaktlochs 52 mittels Ätzens in einem SAC(selbstjustierter Kontakt)-System gebildet werden.
8. Elementisolationsfilm etc. Während in dieser Ausführungsform der Elementisolationsfilm 2 und der Zwischenlagen- Isolationsfilm 9 durch HDP-Oxidfilme gebildet werden, können alternativ FSG(F-dotiertes Silikatglas)-Filme, BPSG-Filme, PSG-Filme, SiOC-Filme, organische Filme, SiON-Filme, SiC-Filme oder SiCF-Filme verwendet werden.
9. Seitenwand-Innenlagen-Isolatorfilm: Während in dieser Ausführungsform die Nitridfilme zum Bilden der Seitenwand- Innen-Isolatorfilme 7 10 nm dick sind, können die Nitridfilme alternativ 1 bis 90 nm dick sein. Wenn beim Entfernen der Seitenwand-Außenlagen-Abstandshalter 17 eine große Selektivität gewählt werden kann, können für die Seitenwand-Isolatorfilme 7 Oxidfilme oder ein mehrlagiger Aufbau von Oxinitrid-Filmen und Oxidfilmen verwendet werden.
10. Seitenwand-Außenlagen-Abstandshalter: Während in dieser Ausführungsform die Seitenwand-Außenlagen-Abstandshalter durch Oxidfilme gebildet werden, können alternativ PSG (Phosphorsilikatglas) oder BPSG(Bor-Phosphorsilikatglas)-Filme verwendet werden, wenn beim Entfernen der Seitenwand-Außenlagen- Abstandshalter eine große Ätzselektivität gewählt werden kann.

Claims

1. Halbleitervorrichtung mit:
einer aktiven Region (8) in einem auf einem Halbleitersubstrat (1) gebildeten Transistor,
einer auf dem Halbleitersubstrat gebildeten Verdrahtung (54),
einem die aktive Region und die Verdrahtung bedeckenden Zwischenlagen-Isolationsfilm (9) und
einer Pfropfenverdrahtung (15) zum elektrischen Verbinden der Verdrahtung und der aktiven Region miteinander mit einer Gestalt, die in einer Ebene durch den Zwischenlagen- Isolationsfilm sowohl mit der Verdrahtung als auch mit der aktiven Region überlappt.

2. Halbleitervorrichtung gemäß Anspruch 1, bei der die Verdrahtung die Gateelektrode eines angrenzend an den die aktive Region aufweisenden Transistor angeordneten Transistors ist.

3. Halbleitervorrichtung gemäß Anspruch 1, bei der die Verdrahtung auf einem Elementisolationsfilm (2) angeordnet ist, der eine Elementregion, der der die aktive Region aufweisende Transistor angehört, von einer anderen Elementregion trennt.

4. Halbleitervorrichtung gemäß Anspruch 1, bei der die Verdrahtung den gleichen Aufbau wie eine Gateelektrode (4) des die aktive Region aufweisenden Transistors aufweist.

5. Halbleitervorrichtung gemäß Anspruch 1, bei der zumindest die Oberfläche der aktiven Region durch eine Silizidschicht gebildet ist und die Pfropfenverdrahtung und die aktive Region durch die Silizidschicht elektrisch miteinander verbunden sind.

6. Halbleitervorrichtung gemäß Anspruch 1, die weiterhin eine zweite Verdrahtung (14) aufweist, die elektrisch mit der Pfropfenverdrahtung auf dem Zwischenlagen-Isolationsfilm verbunden ist.

7. Halbleitervorrichtung gemäß Anspruch 1, bei der die Seitenfläche der Verdrahtung mit einer isolierenden Schicht (7) bedeckt ist, die in einem Querschnitt der Verdrahtung ohne Unterbrechung die Seitenfläche der Verdrahtung und einen Oberflächenabschnitt des Halbleitersubstrats, der an dem Fuß der Seitenfläche angeordnet ist, bedeckt.

8. Halbleitervorrichtung gemäß Anspruch 1, bei der die Seitenfläche der Verdrahtung mit einer isolierenden Schicht (7) bedeckt ist, die in einem Querschnitt der Verdrahtung lediglich die Seitenfläche der Verdrahtung bedeckt.

9. Halbleitervorrichtung gemäß Anspruch 1, die weiterhin eine zweite aktive Region (28) in einem Transistor aufweist, welcher unterschiedlich zu dem die aktive Region aufweisenden Transistor ist, die angrenzend an die Verdrahtung angeordnet ist, wobei zum elektrischen Verbinden der Verdrahtung und der aktiven Region mit der zweiten aktiven Region die Pfropfenverdrahtung in einer Gestalt vorgesehen ist, die in einer Ebene zusätzlich zu der Verdrahtung und der aktiven Region ebenfalls die zweite aktive Region überlappt.

10. Halbleitervorrichtung gemäß Anspruch 1, bei der die Pfropfenverdrahtung durch eine Kupferplattierung gebildet ist.