[go: up one dir, main page]

DE10234735A1 - Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung - Google Patents

Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung Download PDF

Info

Publication number
DE10234735A1
DE10234735A1 DE10234735A DE10234735A DE10234735A1 DE 10234735 A1 DE10234735 A1 DE 10234735A1 DE 10234735 A DE10234735 A DE 10234735A DE 10234735 A DE10234735 A DE 10234735A DE 10234735 A1 DE10234735 A1 DE 10234735A1
Authority
DE
Germany
Prior art keywords
cover layer
layer
depth
precursor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10234735A
Other languages
English (en)
Inventor
Thomas Dr. Hecht
Matthias Dr. Goldbach
Uwe Dr. Schröder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10234735A priority Critical patent/DE10234735A1/de
Priority to TW092118429A priority patent/TWI236706B/zh
Priority to EP03787693A priority patent/EP1525610A1/de
Priority to PCT/DE2003/002438 priority patent/WO2004017394A1/de
Priority to JP2004528398A priority patent/JP2006500763A/ja
Priority to KR1020057001623A priority patent/KR100615743B1/ko
Publication of DE10234735A1 publication Critical patent/DE10234735A1/de
Priority to US11/042,326 priority patent/US7344953B2/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10P14/6339
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H10P50/242
    • H10P14/6506
    • H10P14/668
    • H10P14/6684
    • H10P14/69215
    • H10P14/69391
    • H10P14/69392
    • H10P14/69394
    • H10P14/69395
    • H10P14/69396
    • H10P14/69433

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Auf einer reliefartig strukturierten Substratoberfläche (101) eines Substrats (1), typischerweise eines Halbleiterwafers, wird mittels eines Abscheideverfahrens auf zur Substratoberfläche (101) geneigten oder vertikalen Prozessflächen (2) eine Deckschicht (3) vorgesehen, die durch Begrenzen einer Prozessmenge mindestens eines Vorstufenmaterials und/oder durch zeitliche Begrenzung des Abscheideverfahrens auf einfache Weise bereits in einer zur Substratoberfläche (101) vertikalen Richtung strukturiert und als funktionale Schicht oder Maske für folgende Prozessschritte ausgebildet wird.

Description

  • Die Erfindung betrifft ein Verfahren für ein Strukturieren von zu einer horizontalen Substratoberfläche geneigten und/oder vertikalen und sich bezogen auf die Substratoberfläche bis in eine Relieftiefe erstreckenden Prozessflächen eines ein Relief aufweisenden Substrats bezüglich einer jeweils zwischen der Relieftiefe und der Substratoberfläche vorzugebenden Bedeckungstiefe.
  • In der Halbleiterprozesstechnologie erfolgt das Strukturieren planarer, zu einer Waferoberfläche horizontalen Substratoberflächen durch photolithographische Verfahren in Verbindung mit selektiven Ätzverfahren. Während der Prozessierung integrierter Schaltkreise entstehen auf der Wafer- oder Substratoberfläche Reliefs mit einer ausgeprägten Topographie. Ein solches Relief weist auch zur Substratoberfläche vertikale oder geneigte Oberflächen auf. Im Zuge einer weiteren Verkleinerung (shrinking) der integrierten Schaltkreise ergibt sich die Notwendigkeit, auch vertikale oder geneigte Prozessflächen zu strukturieren, um die Strukturen in ihrer vertikalen Ausdehnung funktional zu differenzieren. Beispiele dafür sind der Deep-Trench-Kondensator, der Stapelkondensator, sowie vertikale Transistordesigns. Das Strukturieren von Reliefs in zur Substratoberfläche vertikaler Richtung ist durch photolithographische Verfahren nicht unmittelbar möglich.
  • Ein solches vertikales Strukturieren erfolgt herkömmlicherweise mit Hilfe eines geeigneten Füllmaterials, das als Maske unterhalb einer Bedeckungstiefe gelegene Bereiche des Reliefs während einer Bearbeitung unmaskierter Bereiche abdeckt.
  • Ein Strukturieren eines Reliefs in zur Substratoberfläche vertikaler Richtung bezüglich einer zwischen einer Substratoberfläche und einer Relieftiefe gewählten Bedeckungstiefe erfolgt dann üblicherweise nach einer der beiden nachstehenden Methoden:
    Soll etwa ein Oxid ausschließlich in einem unteren, zwischen der Bedeckungstiefe und der Relieftiefe angeordneten Bereich eines Reliefs abgeschieden werden, so wird in einem ersten Schritt das Oxid ganzflächig auf das Relief abgeschieden oder erzeugt. Danach wird das Relief mit einem geeigneten Füllmaterial zunächst vollständig gefüllt und anschließend das Füllmaterial bis zur Bedeckungstiefe zurückgebildet. Darauf werden frei liegende Abschnitte des Oxids entfernt und als letzter Schritt remanente Abschnitte des Füllmaterials vollständig entfernt.
  • Soll ein Oxid nur in zwischen der Substratoberfläche und der Bedeckungstiefe angeordneten oberen Bereichen eines Reliefs abgeschieden oder erzeugt werden, so wird zunächst über das ganze Relief ganzflächig eine Ätzstoppschicht, zum Beispiel eine Nitridschicht, vorgesehen. Es erfolgt wiederum ein Füllen der Struktur mit einem geeigneten Füllmaterial, zum Beispiel polykristallinem Silizium, sowie eine Rückätzung des Füllmaterials bis zur Bedeckungstiefe. In den unmaskierten Abschnitten wird nun die Nitridschicht entfernt und in den freiliegenden Bereichen ein Oxid abgeschieden oder thermisch generiert. Anschließend wird das Oxid anisotrop aufgeätzt. Es folgt die Entfernung des Füllmaterials, sowie als letzter Schritt das vollständige Entfernen der Ätzstoppschicht.
  • Daneben sind plasmagestützte chemische Dampfphasenabscheideverfahren, (PECVD, plasma enhanced chemical vapor deposition) bekannt. Dabei werden auf Oberflächen eines Reliefs dünne Schichten erzeugt, deren Stärke auf zur Substratoberfläche geneigten oder vertikalen Oberflächen mit zunehmender Tiefe abnimmt. Allerdings ist das Auslaufen der erzeugten Schichten in der Tiefe bei diesen Verfahren nur schwer kontrollierbar. Darüber hinaus weisen solche Schichten sehr starke Dickenunterschiede zwischen einem Endpunkt in der Tiefe und einem Bereich nahe der Substratoberfläche auf.
  • Ebenso wächst bei einer diffusionslimitierten Abscheidung von Siliziumoxid mittels Tetraethylorthosilan (TEOS) das Siliziumoxid auf zur Substratoberfläche vertikalen oder geneigten Oberflächen mit gegen die Relieftiefe abnehmender Rate auf, so dass die Schichtdicke des so erzeugten Siliziumoxids in Richtung Relieftiefe abnimmt.
  • Es sind also bisher nur aufwändige Verfahren bekannt, mit denen auf zur Substratoberfläche geneigten oder vertikalen Oberflächen eines Substrats ausschließlich oberhalb oder unterhalb einer Bedeckungstiefe eine Deckschicht gleichmäßiger Schichtdicke angeordnet oder erzeugt werden kann.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Verfügung zu stellen, mit dem auf einfache Weise auf zu einer Substratoberfläche eines Substrats geneigten oder vertikalen Prozessflächen eine Deckschicht mit im Wesentlichen gleichmäßiger Schichtdicke ausschließlich oberhalb einer vorgegebenen Bedeckungstiefe vorgesehen werden kann. Es ist weiter Aufgabe der Erfindung, ein Verfahren zum Anordnen einer Oxidschicht in einem unteren oder oberen Grabenbereich eines in einem Substrat ausgebildeten Grabens sowie ein Verfahren zur Herstellung einer Kondensatorstruktur aufzuzeigen.
  • Diese Aufgabe wird bei einem Verfahren der Eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
  • Gemäß dem erfindungsgemäßen Verfahren für ein vertikales Strukturieren eines ein Relief mit zu einer horizontalen Substratoberfläche geneigten und/oder vertikalen und sich bezogen auf die Substratoberfläche bis in eine Relieftiefe erstreckenden Prozessflächen aufweisenden Substrats bezüglich einer jeweils zwischen der Relieftiefe und der Substratoberfläche liegenden Bedeckungstiefe wird also
    • – mittels eines Abscheideverfahrens in einer Prozesskammer aus Vorstufenmaterialien eine Deckschicht erzeugt,
    • – eine Abscheidung mindestens einer der Vorstufenmaterialien gegenüber einer Abscheidung einer vollständigen Deckschicht beschränkt und
    • – dadurch die Deckschicht nahezu ausschließlich und mit im Wesentlichen gleichmäßiger Schichtdicke auf zwischen der Substratoberfläche und der Bedeckungstiefe angeordneten oberen Abschnitten der Prozessflächen vorgesehen.
  • Dabei wird auf zwischen den oberen Abschnitten des Reliefs mittels des Abscheideverfahrens, etwa eines ALD-Prozesses (atomic layer deposition), eine Deckschicht mit im Wesentlichen gleichförmiger Schichtdicke vorgesehen. Dabei werden Prozessparameter des Abscheideverfahrens, insbesondere eine Abscheidedauer, eine Menge eines im Zuge des Abscheideverfahrens abgeschiedenen Vorstufenmaterials und/oder ein Kammerdruck in der Prozesskammer in einer Weise gesteuert, die zu einer unvollständigen Bedeckung des Reliefs führt.
  • Eine solche erfindungsgemäß erzeugte unvollständige, inkonforme Deckschicht (inconformal liner) bedeckt das Relief ausschließlich oberhalb der Bedeckungstiefe. Die Deckschicht weist dabei eine im Wesentlichen gleichmäßige Schichtdicke auf.
  • Bekannterweise wird bei einem ALD-Prozess in einer ersten Prozessphase ein erstes Vorstufenmaterial einer Prozesskammer, in der sich das Substrat befindet, zugeführt. Durch einen als Chemiesorbtion bezeichneten Prozess lagert sich das erste Vorstufenmaterial ausschließlich in vorgesehenen (aktivierten) Abschnitten der Substratoberfläche ab. Dabei wird das erste Vorstufenmaterial in der Regel modifiziert. Sind alle aktivierten Abschnitte mit dem modifizierten Vorstufenmaterial bedeckt, so ist die erste Prozessphase der Abscheidung abgeschlossen und eine monomolekulare Teileinzellage aus einem modifizierten Vorstufenmaterial auf der Substratoberfläche abgeschieden. Danach werden nichtabgeschiedene Anteile des ersten Vorstufenmaterials durch Spülen mit einem inerten Gas und/oder Abpumpen aus der Prozesskammer entfernt. In einer zweiten Phase wird ein zweites Vorstufenmaterial in die Prozesskammer eingebracht, das sich nahezu ausschließlich auf der Teileinzellage aus dem ersten Vorstufenmaterial ablagert. Dabei werden die Vorstufenmaterialien in das Schichtmaterial umgesetzt. Es bildet sich eine Einzellage (Monolayer) der zu erzeugenden Schicht. Nach einem Entfernen nicht abgeschiedener Anteile des zweiten Vorstufenmaterials aus der Prozesskammer ist ein Prozesszyklus des ALD-Prozesses abgeschlossen. Der Prozesszyklus wird solange wiederholt, bis aus den je Prozesszyklus abgeschiedenen Einzellagen eine Schicht vorher bestimmter Schichtdicke gebildet ist.
  • Herkömmlicherweise wird bei ALD-Prozessen deren selbstlimitierender Charakter genutzt, wobei sich bei ausreichender Zu fuhr der Vorstufenmaterialien unabhängig von einer Menge der zugeführten Vorstufenmaterialien, deren Zuflusscharakteristika und einer Diffusion- und Reaktionsdynamik der Vorstufenmaterialien eine vollständige Deckschicht (conformal liner) nahezu gleichmäßiger Schichtdicke ergibt. Da die Abscheidung der Vorstufenmaterialien weitgehend durch Chemiesorption, nicht aber durch die dynamische, diffusionsbestimmte Prozesse beschränkt wird, ergibt sich für ALD-Prozesse bei einer Abscheidung auf nicht Planaren strukturierten Substratoberflächen eine sehr gute Kantenbedeckung.
  • Es konnte nun beobachtet werden, dass der Abscheideprozess auf einer strukturierten Oberfläche unter bestimmten Prozessbedingungen gerichtet von der Substratoberfläche in die Tiefe des Reliefs hinein erfolgt.
  • Dieser Umstand wird durch das erfindungsgemäße Verfahren genutzt. Dabei ist es erfindungswesentlich, dass sich in oberen, der Substratoberfläche zugewandten Bereichen des Reliefs, eine vollständige Lage des Vorstufenmaterials ergibt, in unteren Bereichen jedoch nahezu kein Material abgeschieden wird. Ein dazwischenliegender Übergangsbereich, in dem eine Deckungsgradient vorliegt, weist nur eine bezogen zur typischen Relieftiefe geringe Ausdehnung auf. Eine solche gerichtete, systematische Belegung eines Reliefs von der Substratoberfläche in Richtung der Relieftiefe hinein ergibt sich den Beobachtungen zufolge bevorzugt dann, wenn mindestens eines der Vorstufenmaterialien einen geringen Desorptionskoeffizienten aufweist und in gegenüber einer für eine vollständige Bedeckung notwendigen Menge reduzierten Menge angeboten wird.
  • Weist das Vorstufenmaterial einen niedrigen Desorptionskoeffizienten auf, so ist die Wahrscheinlichkeit dafür, dass ein bereits adsorbiertes Molekül des Vorstufenmaterials sich wie der aus der Schicht entfernt, also desorbiert, sehr gering. Wird nun im Zuge eines ALD-Prozesses ein Vorstufenmaterial mit einem niedrigen Desorptionskoeffizienten, entsprechend einem hohen Haftkoeffizienten (sticking coefficient) vorgesehen, so wird ein auf einer Substratoberfläche ausgeprägtes Relief von der Substratoberfläche her fortschreitend in die Tiefe bedeckt. Dabei erfolgt die Bedeckung abgesehen von einem kurzen Übergangsbereich vollständig und in gleichmäßiger Schichtdicke.
  • Voraussetzung dafür ist, dass das Vorstufenmaterial nur in begrenzter Menge angeboten wird, bzw. das Abscheideverfahren vor einem vollständigen Bedecken rechtzeitig abgebrochen wird und der Kammerdruck in der Prozesskammer so gewählt wird, dass eine ausreichend langsame Diffusion des Vorstufenmaterials in die Tiefe des Reliefs sichergestellt ist.
  • Damit lässt sich auf besonders vorteilhafte und einfache Weise eine ein Relief aufweisende Substratoberfläche vertikal strukturieren. Handelt es sich bei der abgeschiedenen Schicht bereits um eine funktionale Schicht, so entfällt jegliches maskieren. Andererseits kann es sich aber bei der abgeschiedenen Schicht um eine Maske handeln, wobei gegenüber herkömmlichen Verfahren mindestens ein Rückätzschritt zum Strukturieren der Maske eingespart wird.
  • Die Genauigkeit, mit der eine vorgegebene Bedeckungstiefe erzielt werden kann, hängt bei vorgegebenen Prozessparametern von der zu bedeckenden Gesamtfläche des Reliefs auf der Substrat- bzw. Waferoberfläche ab. Je größer dabei die zu bedeckende Gesamtfläche ist, desto geringer ist die Abhängigkeit der Bedeckungstiefe von Schwankungen der Menge zugeführten Vorstufenmaterials bzw. der Dauer der Abscheidung des Vorstufenmaterials. Mit fortschreitender Erhöhung der Dichte von auf der Substratoberfläche realisierten Strukturen wird die zu bedeckende Gesamtfläche größer, da das Relief in der horizontalen Ausdehnung zunehmend feiner und dichter strukturiert wird und zunehmend funktionale Strukturen an vertikalen Oberflächen realisiert werden.
  • Ein besonderer Vorteil des erfindungsgemäßen Verfahrens liegt nun darin begründet, dass sich die Genauigkeit, mit der eine vorgegebene Bedeckungstiefe realisiert werden kann, bei der vorgezeichneten Entwicklung integrierter Schaltungen in gleicher Weise erhöht.
  • Bezüglich der Prozessparameter wird die Bedeckungstiefe bevorzugterweise in Abhängigkeit einer sich aus einem Produkt aus einer Menge bzw. Konzentration eines der Vorstufenmaterialien in der Prozesskammer, einer Abscheidedauer des Vorstufenmaterials und einem Prozessdruck in der Prozesskammer während der Abscheidung ergebenden Exposition eingestellt.
  • Nach einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird während des Abscheideverfahrens mindestens eines der Vorstufenmaterialien, bevorzugt ein solches mit hohem Haftkoeffizienten (sticking coefficient) in einer geringeren Menge bzw. Konzentration angeboten, als für eine vollständige Bedeckung notwendig wäre. Jeweils mindestens eine Prozessphase eines Prozesszyklus des Abscheideverfahrens endet mit dem Verbrauch des verknappten Vorstufenmaterials. Es entfällt vorteilhafterweise eine zeitliche Überwachung des Abscheidevorgangs. Eine von der erzeugten Deckschicht bedeckte Gesamtfläche und damit die Bedeckungstiefe korreliert mit der Menge des zur Verfügung gestellten Vorstufenmaterials.
  • Eine besonders genaue Kontrolle und Steuerung des Abscheideverfahrens ergibt sich bei einem Zuführen mindestens eines der Vorstufenmaterialien mittels Flüssiginjektion (liquid injection). Mit dieser Methode kann die Menge des zugeführten Vorgängermaterials und damit die Bedeckungstiefe sehr genau eingestellt werden.
  • Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird die Abscheidedauer mindestens eines Vorstufenmaterials, bevorzugt eines Vorstufenmaterials mit hohem Haftkoeffiezienten, während jeweils eines Prozesszyklus des Abscheideverfahrens kontrolliert. Dabei wird die Bedeckungstiefe über die Abscheidedauer des Vorstufenmaterials eingestellt.
  • Bevorzugterweise erfolgt eine Anpassung des erfindungsgemäßen Verfahrens an verschiedene Typen von Reliefs über den Kammerdruck in der Prozesskammer während des Abscheidens insbesondere des Vorstufenmaterials mit hohem Haftkoeffizienten. So erfordert eine Abscheidung einer inkonformen Deckschicht auf einem flachen Relief, das Strukturen mit niedrigem Aspektverhältnissen und/oder einen hohen Anteil zur Oberfläche geneigter Prozessflächen aufweist für die gleiche Bedeckungstiefe einen niedrigeren Kammerdruck als eine Abscheidung auf einem tiefen Relief mit Strukturen mit hohem Aspektverhältnis.
  • Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird für eine homogene Verteilung zumindest des verknappten Vorstufenmaterials über die gesamte Substratoberfläche eine sich über die gesamte Substratoberfläche erstreckende Verteileinrichtung (shower head) vorgesehen. Damit lässt sich eine über eine gesamte Waferoberfläche einheitliche Bedeckungstiefe erzielen.
  • Bei der Deckschicht kann es sich bereits um eine funktionale Schicht handeln. Es ist aber auch möglich, eine in der ge nannten Weise erzeugte Deckschicht ihrerseits als Maske zu verwenden. Gegenüber herkömmlichen Verfahren zur Erzeugung einer Maske zur vertikalen Strukturierung entfällt mindestens ein Rückätzen und Strukturieren eines ganzflächig abgeschiedenen Maskenmaterials.
  • Nach einer ersten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird ein die Deckschicht ausbildendes Material als ein solches mit hoher Ätzresistenz gegen ein zwischen der Relieftiefe und der Bedeckungstiefe angeordnete untere Abschnitte der Prozessflächen ausbildendes Material vorgesehen. Das die Prozessflächen in den unteren Abschnitten ausbildende Material kann dann nach Abscheiden einer Deckschicht mit einer hohen Ätzselektivität gegenüber der Deckschicht geätzt werden, wobei das Ätzen mindestens abschnittsweise durch die Deckschicht maskiert wird.
  • Nach einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird für die Deckschicht ein gegen einen Oxidationsprozess im Wesentlichen inertes Material vorgesehen. Anschließend wird das die Prozessflächen zwischen der Relieftiefe und der Bedeckungstiefe ausbildende Material mittels des Oxidationsprozesses oxidiert. Dabei wird der Oxidationsprozess mindestens abschnittsweise durch die Deckschicht maskiert.
  • Schließlich wird nach einer dritten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens die Deckschicht als eine Barriereschicht gegen einen Dotierprozess vorgesehen. Das die Prozessflächen zwischen der Relieftiefe und der Bedeckungstiefe ausbildende Material wird mittels des Dotierprozesses dotiert, wobei der Dotierprozess mindestens abschnittsweise durch die Deckschicht maskiert wird. Nach Benutzung als Maske wird die Deckschicht wieder entfernt.
  • Das Substrat, in dem das Relief ausgeführt ist, ist aus einer oder mehreren Schichten aus in der Halbleiterprozesstechnologie üblichen Materialien aufgebaut. Übliche Schichtmaterialien des Substrats sind etwa kristallines, polykristallines oder epitaktisch gewachsenes Silizium oder Siliziumverbindungen.
  • Materialien, die für eine erfindungsgemäße inkonforme Abscheidung gut geeignet sind, weisen für eine folgende Prozessierung mitunter nachteilige Eigenschaften auf. So bilden sich etwa bei einer HSG-Formierung auch in starken Maß HSG-Strukturen etwa auf einer inkonformen Deckschicht aus Al2O3.
  • Bevorzugterweise wird daher vor dem Aufbringen der inkonformen Deckschicht eine Zusatzschicht vorgesehen, die zunächst mit der inkonformen Deckschicht maskiert wird. Im Folgenden wird die inkonforme Deckschicht vor Prozessschritten, für die die Eigenschaften des Materials der inkonformen Deckschicht nachteilig sind, entfernt und durch die darunterliegende Zusatzschicht ersetzt.
  • Bevorzugte Materialien der Zusatzschicht sind Siliziumoxid und Siliziumnitrid.
  • Mögliche Materialien der inkonformen Deckschicht sind solche, die funktional entweder als dielektrische oder leitende Schichten oder aber als Maske geeignet sind. Dazu zählen Al2O3, HfO2, ZrO2, TiO2, TiN, WN, SiN und LaO2 und weitere Oxide seltener Erden. Die Abscheidung erfolgt dabei typischerweise jeweils bei einer Temperatur zwischen 25 und 800 Grad Celsius und einem Druck zwischen 0,13 Pa und 1013 hPa. Abhängig von den gewählten Vorstufenmaterialien sind die Tempera tur- und Druckbereiche in jeweils dem Fachmann bekannter Weise einzuschränken.
  • Wie bereits beschrieben, sind als Vorstufenmaterialien insbesondere solche zu wählen, die einen hohen Haftkoeffizienten beziehungsweise einen niedrigen Desorptionskoeffizienten aufweisen.
  • Für Aluminiumoxid wird daher in bevorzugter Weise als erstes Vorstufenmaterial (Präkursor) Tri-Methyl-Aluminium und als zweiter Präkursor H2O und/oder O3 gewählt.
  • Ein weiteres bevorzugtes Material der Deckschicht ist Hafniumoxid, wobei als erster Präkursor HfCl4, Hf-t-butoxide, Hf-di-methyl-amid, Hf-ethyl-methyl-amid, Hf-diethyl-amid oder Hf(MMP) 4 sowie als zweiter Präkursor H2O und/oder O3 gewählt wird.
  • Wird als Material der Deckschicht Zirkoniumoxid gewählt, so wird als erster Präkursor bevorzugt ZrCl4 oder eine organische Zr-Verbindung und als zweiter Präkursor H2O und/oder O3 gewählt.
  • In einer weiteren bevorzugten Ausführungsform wird als Material der Deckschicht Titanoxid aus den ersten Präkursoren TiCl4, Ti (OC2H5)4 oder Ti(OCH(CH3) 2 )4 und den zweiten Präkursoren H2O und/oder O3 gebildet.
  • Ein weiteres bevorzugtes Material der Deckschicht ist Titannitrid, dass aus TiCl4 und aus NH3 als Präkursoren gebildet wird.
  • Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird aus den Vorstufenmaterialien WF6 und NH3 Wolframnitrid gebildet.
  • Ebenso wird bevorzugt aus den Präkursoren SiH2, Cl2 bzw. NH3 und/oder N2H4 als Material der Deckschicht Siliziumnitrid gebildet.
  • Ferner ist es möglich, als Material der Deckschicht Siliziumoxid zu wählen, wobei als erster Präkursor Si(NCO) 4 oder CH3OSi(NCO) 3 und als zweiter Präkursor H2O und/oder O3 eingesetzt wird.
  • Das erfindungsgemäße Verfahren ist prinzipiell zum vertikalen Strukturieren verschiedener Typen von Reliefs geeignet. In besonderer Weise ist es jedoch zum Strukturieren von Gräben, die in einem hohen Aspektverhältnis in einem Substrat ausgebildet sind, geeignet. Gerade in Gräben mit hohem Aspektverhältnis erfolgt diffusionsbestimmt die Anordnung des verknappten Vorstufenmaterials ausgeprägt systematisch von der Substratoberfläche her.
  • In einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden dabei die Gräben funktional zu Kondensatoren ausgebildet. Weisen die Kondensatoren einen dielektrischen Kragen (collar) auf, der sich in etwa in Höhe der Bedeckungstiefe um den Graben schließt, so kann der Kragen als bereits justierte Kante einer Maske dienen. Für eine im oberen Grabenbereich angeordnete Maske ergibt sich dann eine geringere Genauigkeitsanforderung an ihre Ausdehnung in Richtung der Relieftiefe. Wird gemäß dem erfindungsgemäßen Verfahren nun eine Deckschicht in einem oberen Grabenbereich . angeordnet, danach ein Oxidationsprozess eines im unteren Grabenbereich eine Grabenwandung ausbildenden Materials ge steuert und anschließend die Deckschicht entfernt, so ergibt sich ein besonders einfaches Verfahren zum Anordnen einer Oxidschicht als Deckschicht in einem unteren Grabenbereich eines in einem Substrat ausgebildeten Grabens. Andererseits ergibt sich durch ein Ausbilden einer Oxidschicht als Deckschicht im oberen Grabenbereich ein besonders einfaches Verfahren zum Erzeugen einer Oxidschicht im oberen Grabenbereich eines in einem Substrat ausgebildeten Grabens.
  • Im Folgenden wird die Erfindung anhand von Figuren näher erläutert, wobei für einander entsprechende Bauteile und Komponenten die selben Bezugszeichen verwendet werden.
  • 1 zeigt schematische Querschnitte durch einen Ausschnitt eines Substrats im Zuge eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
  • 2 zeigt schematische Querschnitte durch einen Ausschnitt eines Substrats im Zuge eines zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
  • 3 zeigt schematische Querschnitte durch einen Ausschnitt eines Substrats im Zuge eines dritten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
  • 4 zeigt schematische Querschnitte durch einen Ausschnitt eines Substrats im Zuge eines vierten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
  • 5 zeigt einen schematische Querschnitte durch einen erfindungsgemäß erzeugte Kondensatorstruktur.
  • Die 1a bis 1e zeigen aufeinanderfolgende Phasen eines Strukturierens einer Grabenwandung 43 eines in einem Substrat 1 eingebrachten Grabens 4.
  • Ein aus einem Halbleitersubstrat 11 und einer auf dem Halbleitersubstrat 11 angeordneten Hilfsschicht 12 bestehendes Substrat 1 weist eine horizontale Substratoberfläche 101 auf, von der aus sich ein Graben 4 in zur Substratoberfläche 101 vertikaler Richtung bis zu einer Relieftiefe 103 in das Substrat 1 erstreckt. Die Grabenwandung 43 bildet zur Substratoberfläche 101 vertikale Prozessflächen 2. Zwischen der Substratoberfläche 101 und der Relieftiefe 103 wird eine Bedeckungstiefe 102 vorgegeben bis zu der, bzw. ab der das durch den Graben 4 gebildete Relief mit einer im Folgenden auszubildenden Deckschicht 3 bedeckt werden soll. Die Bedeckungstiefe 102 teilt den Graben 4 in einen zur Substratoberfläche 101 orientierten oberen Grabenbereich 41 und einen unteren Grabenbereich 42. Entsprechend den Grabenbereichen 41, 42 sind obere Abschnitte 21 der Prozessfläche 2 zwischen der Substratoberfläche 101 und der Bedeckungstiefe 102 sowie untere Abschnitte 22 der Prozessfläche 2 zwischen der Bedeckungstiefe 102 und der Relieftiefe 103 angeordnet.
  • Gemäß dem erfindungsgemäßen Verfahren wird eine Deckschicht 3 auf der Substratoberfläche 101 und den oberen Abschnitten 21 der Prozessflächen 2 erzeugt. Bedingt durch den hohen Haftkoeffizienten mindestens eines der Vorstufenmaterialien wächst die Deckschicht 3 ausgehend von der Substratoberfläche 101 in Richtung der Relieftiefe 103. Dies gilt für jede molekulare Teileinzellage. Das Wachsen der Deckschicht 3 in Richtung der Relieftiefe 103 wird beschränkt. Beispielsweise wird dazu eine Prozessmenge des Vorstufenmaterials mit hohem Haftkoeffizienten beschränkt, so dass die Deckschicht 3 pro Einzellage nicht weiter als bis zur Bedeckungstiefe 102 wächst. Zudem kann für jede Einzellage der Deckschicht 3 der Abscheideprozess beim Erreichen der Bedeckungstiefe 102 abgebrochen werden.
  • Es ergibt sich in beiden Fällen eine in der 1b dargestellte Ausbildung der Deckschicht 3. Die Deckschicht 3 erstreckt sich, von einem kurzen, keilförmigen Übergangsbereich 31 abgesehen, oberhalb der Bedeckungstiefe 102 gleichförmig und in gleicher Schichtdicke. Unterhalb der Bedeckungstiefe 102 findet nahezu keine Ablagerung statt.
  • In nachfolgenden Prozessschritten fungiert, wie aus der 1c ersichtlich, die Deckschicht 3 als Ätz- und Dotiermaske. Gemäß der 1c erfolgt zunächst im unteren Grabenbereich 42 eine Ätzung (bottle etch). Infolge des Ätzprozesses wird der Graben 4 im unteren Grabenbereich 42 aufgeweitet.
  • Daraufhin erfolgt eine in der 1d schematisch dargestellte Gasphasendotierung eines Gebiets 13 des Halbleitersubstrats 11 nach vorangegangener HSG-Abscheidung (hemispherical silicon grain) mit optionaler anschließender Rückätzung. Das so erzeugte dotierte Gebiet 13 entspricht in der Anwendung bei der Herstellung von DT (deep trench) DRAM Speicherzellen einem niederohmigen Anschluss einer äußeren Elektrode (buried plate).
  • Danach wird die in den vorangegangenen Prozessschritten als Maske dienende Deckschicht 3 entfernt. Es ergibt sich ein in der 1e dargestelltes Relief, das durch einen lediglich auf den unteren Grabenbereich 42 wirkenden Ätzschritt und einen ebenfalls lediglich auf den unteren Grabenbereich 42 wirkenden Dotierschritt in zur Substratoberfläche 101 vertikaler Richtung strukturiert ist.
  • In den 2a bis 2c ist ein weiteres Ausführungsbeispiel für ein Strukturieren eines Grabens 4 dargestellt. Im Unterschied zu dem Graben aus der 1 weist der Graben 4 der 2 einen im oberen Grabenbereich 41 angeordneten Kragen (collar) 44 auf, der im Halbleitersubstrat 11 eingebettet ist und den Graben 4 umschließt.
  • In der 2a ist ein von einer Substratoberfläche 101 bis zu einer Relieftiefe 103 in ein Substrat 1 eingebrachter Graben 4 mit einem Kragen 44 im oberen Grabenbereich 41 dargestellt. Für folgende Prozessschritte sind Teilabschnitte 411 der Grabenwandung 43 zwischen der Substratoberfläche 101 und einer Oberkante des Kragens 44 zu maskieren.
  • Im Folgenden wird nun eine unvollständige Deckschicht 3 (inconformal liner) erzeugt, die die Grabenwandung 43 lediglich bis zu einer Bedeckungstiefe 102 bedeckt. Für folgende Ätz- und Dotierschritte fungieren sowohl die Deckschicht 3 als auch der Kragen 44 als Maske. Für dieses Beispiel ist das erfindungsgemäße Verfahren besonders geeignet, da eine genaue Lage der Oberkante eines Ätz- und Dotiervorgangs bereits durch eine Unterkante des Kragens 44 festgelegt ist. Durch die Deckschicht 5 wird lediglich ein zwischen der Substratoberfläche 101 und einer Oberkante des Kragens 44 befindlicher Teilabschnitt 411 der Grabenwandung 43 im oberen Grabenbereich 41 abgedeckt. Ein exaktes vertikales Justieren der Bedeckungstiefe 102 durch das Abscheideverfahren ist nicht erforderlich, sofern sichergestellt ist, dass die Deckschicht 3 im Bereich des Kragens 44 ausläuft. Nach einer Flaschenätzung (bottle etch) und anschließender Gasphasendotierung wird die Deckschicht 3 entfernt, eine dielektrische Schicht (node dielectric) auf der Grabenwandung 43 erzeugt und anschließend der Graben 4 mit Polysilizium gefüllt.
  • In den 3a bis 3c ist als ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens das Anordnen von Elektroden und eines Dielektrikums im Zuge einer Prozessierung von Stapelkondensatoren (stacked capacitors) in verschiedenen Phasen dargestellt.
  • Dabei werden zunächst in und auf dem Halbleitersubstrat 11 elektronische Strukturen wie etwa Transistoren 5 ausgebildet, die jeweils ein Gatedielektrikum 51, ein Gateelektrode 52, sowie eine Drain- und eine Sourceelektrode ausbildende dotierte Gebiete 53,54 aufweisen. Die Stapelkondensatoren werden im Unterschied zu den Grabenkondensatoren der 1 auf bzw. über der Oberfläche des Halbleitersubstrats 11 vorgesehen. Dazu wird zunächst eine Hilfsschicht 12, etwa aus Siliziumdioxid auf das Halbleitersubstrat 11 aufgebracht. Das Halbleitersubstrat 11 bildet zusammen mit der Hilfsschicht 12 ein Substrat 1, in das von einer Substratoberfläche 101 her Gräben 4 eingebracht werden.
  • Mit dem erfindungsgemäßen Verfahren zur Abscheidung einer inkonformen Deckschicht werden nun zunächst nacheinander eine inkonforme, leitfähige Deckschicht 31 und eine inkonforme dielektrische Deckschicht 32 erzeugt. Dabei wird die inkonforme dielektrische Deckschicht 32 tiefer in die Gräben 4 gezogen als die inkonforme leitfähige Deckschicht 31.
  • Die sich ergebende Anordnung ist in der 3a schematisch dargestellt.
  • Im Anschluss wird die inkonforme dielektrische Deckschicht 32 bis etwa zur Oberkante des Grabens 4 zurückgeätzt (spacer etch) und eine konforme leitfähige Deckschicht 33, etwa aus dotiertem Polysilizium aufgebracht.
  • Die 3b zeigt die sich daraus ergebende Anordnung. Mit der konformen leitfähigen Deckschicht 33 wird der Stapelkondensator elektrisch an das dotierte Gebiet 54 des Transistors 5 angeschlossen.
  • In weiteren Schritten wird zunächst die konforme leitfähige Deckschicht 33 bis etwa zur Oberkante des Grabens 4 zurückgeätzt und anschließend eine konforme dielektrische Deckschicht 34 und eine zweite konforme leitfähige Deckschicht 35 abgeschieden. Es ergibt sich die in der 3c dargestellte Anordnung.
  • Die erste konforme leitfähige Deckschicht 33 bildet eine mit einem dotierten Gebiet 54 des Transistors 5 verbundene erste Elektrode (node electrode) des im Graben 4 ausgeführten Stapelkondensators. Die inkonform abgeschiedene leitfähige Deckschicht 31 und die zweite konform abgeschiedene leitfähige Deckschicht 35 bilden eine äußere und innere Gegenelektrode, die durch die inkonform bzw. konform abgeschiedenen dielektrischen Deckschichten 32, 34 gegen die erste Elektrode 33 isoliert sind.
  • Durch das erfindungsgemäße Verfahren zur Abscheidung einer inkonformen Deckschicht ergibt sich eine sehr wesentliche Vereinfachung des Prozessflusses. Gegenüber einer Realisierung der in der 3c dargestellten Struktur mit herkömmlichen Verfahren erübrigt sich für beide inkonform abgeschiedene Deckschichten eine mehrstufige Prozessfolge bestehend aus Abscheiden eines Füllmaterials, Rückätzen des Füllmaterials und vollständiges Entfernen des Füllmaterials.
  • In den 4a bis 4c ist eine Variante des in den 1a bis 1e dargestellten Ausführungsbeispiels des erfindungsgemäßen Verfahrens dargestellt. Dabei wird vor dem Abscheiden der inkonformen Deckschicht 3 auf dem Substrat 1 eine konforme Zusatzschicht 7 etwa aus Siliziumnitrid oder Siliziumoxid durch Abscheidung oder durch Oxidation bzw. Nitridierung vorgesehen.
  • In 4a ist die Zusatzschicht 7 dargestellt, die den Graben 4 auskleidet und auf der eine erfindungsgemäß bis zur einer Bedeckungstiefe 102 abgeschiedene inkonforme Deckschicht 3 angeordnet ist.
  • Nachfolgend wird die Zusatzschicht 7 unterhalb der Bedeckungstiefe 102 entfernt und der Graben 4 in einem unterhalb der Bedeckungstiefe 102 angeordneten Grabenbereich 42 durch Ätzen aufgeweitet (wet bottle etch). Anschließend wird eine Gasphasendotierung ausgeführt, die durch die inkonform abgeschiedene Deckschicht 3 maskiert wird.
  • Es ergibt sich die in der 4b dargestellte Struktur, bei der der Graben 4 in einem oberen Grabenbereich 41 oberhalb der Bedeckungstiefe 102 mit der Zusatzschicht 7 und der aufliegenden inkonformen Deckschicht 3 ausgekleidet ist. In an den unteren Grabenbereich 42 anschließenden Gebieten 13 ist das Halbleitersubstrat 11 dotiert.
  • Danach wird die inkonforme Deckschicht 3 entfernt und eine HSG-Formierung mit anschließender Rückätzung ausgeführt, wodurch sich die in der 4c dargestellte Struktur ergibt.
  • Der Graben 4 ist im oberen Grabenbereich 41 mit der Zusatzschicht 7 ausgekleidet und weist im unteren Grabenbereich 42 HSG-Strukturen 6 auf. Nachfolgend wird die Zusatzschicht 7 entfernt und ein Dielektrikum abgeschieden.
  • Im Unterschied zum anhand der 1 dargestellten Verfahren wird die HSG-Formierung gemäß dem in der 4 dargestellten Verfahren erst nach dem Entfernen der inkonformen Deckschicht ausgeführt. Damit wird ein Formieren von HSG-Strukturen auf der inkonformen Deckschicht, wie sie verstärkt etwa bei einer Wahl von Al2O3 als Material der Deckschicht 3 zu beobachten ist, vermieden.
  • Die 5 zeigt eine in einem Substrat 1 angeordnete Kondensatorstruktur. Die dargestellte Kondensatorstruktur ist durch wiederholtes erfindungsgemäßes Abscheiden inkonformer Deckschichten realisierbar. Ein auf der Kondensatorstruktur basierender Kondensator weist eine hohe Zuverlässigkeit, einen geringen Leckstrom und eine bezogen auf das Volumen hohe spezifische Kapazität auf. Mit der gezeigten Kondensatorstruktur lässt sich mit zwei oder mehr mit Hilfe des erfindungsgemäßen Verfahrens in einem Graben kammförmig ausgebildeten Elektroden einfach und kostengünstig ein Kondensator hoher spezifischer Kapazität realisieren.
  • Dazu werden zunächst durch Trockenätzen oder Makroporen in ein Substrat 1 Gräben 4 mit hohem Aspektverhältnis eingebracht. Die Gräben 4 weisen eine zur Querschnittsebene der Darstellung senkrechte Längsausdehnung auf. Eine Kondensatorstruktur erstreckt sich dann über ein oder mehrere, parallel nebeneinander angeordnete Gräben 4.
  • Danach werden im Substrat 1 vorgesehene funktionelle Siliziumstrukturen, auch etwa zum Anschluss von Elektroden der Kondensatorstruktur, dotiert.
  • Es folgt das Abscheiden einer ersten inkonformen dielektrischen Deckschicht 32 und einer inkonformen leitfähigen Deckschicht 31. Dabei wird die inkonforme leitfähige Deckschicht 31 gegenüber der darunter angeordneten ersten inkonformen dielektrischen Deckschicht 32 verkürzt vorgesehen. Eine zweite inkonforme dielektrische Deckschicht 32' wird so vorgesehen, dass sie die inkonforme leitfähige Deckschicht 31, die eine äußere Elektrode bildet, vollständig bedeckt und an die erste inkonform abgeschiedene dielektrische Deckschicht 32 anschließt.
  • Schließlich wird eine konform abgeschiedene leitfähige Deckschicht 33 als innere Elektrode vorgesehen. Die Kontaktierung der inneren Elektrode erfolgt durch einen dotierten Bereich des Substrats 1 oder etwa durch Strukturieren der abgeschiedenen Deckschichten an der Oberfläche des Substrats 1. Zur Erhöhung der Kapazität wird die Kondensatorstruktur für eine Wiederholung der genannten Abscheidungsschritte vorbereitet, so dass bei einer ausreichenden Grabenweite die in der 5 gezeigte Teilstruktur der Deckschichten innerhalb eines Grabens 4 wiederholbar ist. Dabei werden vorteilhafterweise alle jeweiligen inneren Elektroden 33 am Grabengrund ohne weitere Maßnahmen leitend verbunden. Bei geeigneter Rückätzung der konform abgeschiedenen leitfähigen Deckschicht 33 und der dielektrischen Deckschichten 32' ergibt sich ebenso ohne weitere Maßnahmen eine leitfähige Verbindung zwischen den jeweiligen äußeren Elektroden 31 der sich wiederholenden Teilstrukturen.
  • Beispiel 1:
  • Bei der Prozessierung vertikaler Transistorstrukturen, wie Trench-Leistungstransistoren und IGBTs (isolated gate bipolar transistors) wird die Dotierung einer Drainzone vorteilhaft mit einer als Dotierbarriere wirkenden erfindungsgemäß inkonform abgeschiedenen Deckschicht vereinfacht. Dazu werden zunächst in ein Substrat Gräben (Trenches) eingebracht, in de nen im späteren Prozessverlauf jeweils eine Gateelektrode vorgesehen wird. Die Gräben werden in einem oberen Bereich, der in der fertigen Struktur im Substrat ausgebildeten Source- und Kanalzonen gegenüberliegt, mit einer erfindungsgemäß inkonform abgeschiedenen Dotierbarriere ausgekleidet. Danach wird die an einen unteren Bereich der Gräben anschließende Drainzone des Substrats dotiert und anschließend die Dotierbarriere entfernt.
  • Beispiel 2:
  • Eine steigende Integrationsdichte bei integrierten Schaltungen führt zur Notwendigkeit, während derer Prozessierung von einer Substratoberfläche her durch eine obere Schicht mit bereits ausgebildeten leitfähigen Gebieten Durchkontaktierungen zu Strukturen in einer unterhalb der oberen Schicht angeordneten tiefen Schicht vorzusehen. Die leitfähigen Gebiete sind dabei dotierte Halbleitergebiete oder Metallisierungen. Dazu wird im Substrat eine Öffnung (Kanal) bis zur tieferen Schicht geätzt und anschließend mit einem leitfähigen Material gefüllt.
  • Werden infolge von Fertigungstoleranzen beim Ausbilden der Öffnungen Abschnitte der leitfähigen Gebiete der oberen Schicht durch eine Öffnung frei gelegt und anschließend die Öffnung mit einem leitfähigen Material gefüllt, so ergibt sich eine meist nicht vorgesehene elektrische Verbindung zwischen den leitfähigen Gebieten der oberen Schicht und der tiefen Schicht.
  • Erfindungsgemäß wird nun nach dem Ausbilden und vor dem Füllen der Öffnungen eine inkonforme, dielektrische Deckschicht an einer Wandung der Öffnung in einem oberen Bereich des Kanals vorgesehen, die eventuell frei gelegte Abschnitte von leitfähigen Gebieten der oberen Schicht abdeckt. Ein Grund der Öffnung, in dessen Bereich das leitfähige Gebiet der tiefen Schicht kontaktiert wird, bleibt unbedeckt. Ein unerwünschter elektrischer Kurzschluss zwischen den beiden leitfähigen Gebieten ist vermieden.
  • Ein typisches Beispiel für eine solche Anwendung des erfindungsgemäßen Verfahrens liegt für Stacked-capacitor-Strukturen vor. Bei einer Stacked-capacitor-Struktur ist eine Transistorstruktur entlang einer tiefen Schicht zwischen einem Halbleitersubstrat und einer aufliegenden Oxidschicht, in der Kondensatorstrukturen und Signalleitungen (bit lines) ausgebildet sind, angeordnet und von einer Substratoberfläche her durch die Oxidschicht hindurch zu kontaktieren. Beim Ätzen von Öffnungen für die Durchkontaktierungen können die Signalleitungen zu einer Öffnung hin frei gelegt werden. Durch ein Auskleiden der Öffnungen in einem Bereich bis unterhalb der Signalleitungen durch eine inkonforme dielektrische Deckschicht gemäß dem erfindungsgemäßen Verfahren wird die Ausbeute an fehlerfreien Strukturen ohne Kurzschluss zu den Signalleitungen erheblich erhöht.
  • 1
    Substrat
    101
    Substratoberfläche
    102
    Bedeckungstiefe
    103
    Relieftiefe
    11
    Halbleitersubstrat
    12
    Hilfsschicht
    13
    dotiertes Gebiet
    2
    Prozessfläche
    21
    oberer Abschnitt
    22
    unterer Abschnitt
    3
    Deckschicht
    31
    leitfähige inkonforme Deckschicht
    32, 32'
    dielektrische inkonforme Deckschicht
    33
    leitfähige konforme Deckschicht
    34
    dielektrische konforme Deckschicht
    35
    zweite leitfähige konforme Deckschicht
    4
    Graben
    41
    oberer Grabenbereich
    411
    Teilabschnitt
    42
    unterer Grabenbereich
    43
    Grabenwandung
    44
    Kragen
    5
    Transistor
    51
    Gatedielektrikum
    52
    Gateelektrode
    53
    dotiertes Gebiet
    54
    dotiertes Gebiet
    6
    HSG-Struktur
    7
    Zusatzschicht

Claims (29)

  1. Verfahren für ein Strukturieren von zu einer horizontalen Substratoberfläche (101) geneigten und/oder vertikalen und sich bezogen auf die Substratoberfläche (101) bis in eine Relieftiefe (103) erstreckenden Prozessflächen (2) eines ein Relief aufweisenden Substrats (1) bezüglich einer jeweils zwischen der Relieftiefe (103) und der Substratoberfläche (101) vorzugebenden Bedeckungstiefe (102), dadurch gekennzeichnet, dass – mittels eines Abscheideverfahrens in einer Prozesskammer aus Vorstufenmaterialien eine Deckschicht (3) erzeugt, – eine Abscheidung mindestens einer der Vorstufenmaterialien gegenüber einer Abscheidung einer vollständigen Deckschicht (3) beschränkt und – die Deckschicht (3) nahezu ausschließlich und mit im Wesentlichen gleichmäßiger Schichtdicke auf zwischen der Substratoberfläche (101) und der Bedeckungstiefe (102) angeordneten oberen Abschnitten (21) der Prozessflächen (2) vorgesehen wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Abscheideverfahren als ein ALD-Verfahren gesteuert wird, bei dem mindestens einer der Vorstufenmaterialien mit einem hohen Haftkoeffizient gewählt wird, adsorbierte Moleküle des Vorstufenmaterials mit hohem Haftkoeffizienten in nicht wesentlichen Umfang desorbieren und die Deckschicht (3) diffusionsgesteuert von der Substratoberfläche (101) in Richtung Relieftiefe (103) aufgebaut wird.
  3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die Bedeckungstiefe (102) in Abhängigkeit einer sich aus einem Produkt aus einer Konzentration eines der Vorstufenmaterialien, einer Abscheidedauer des Vorstufenmaterials und einem Prozessdruck in der Prozesskammer während der Abscheidung ergebenden Exposition eingestellt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Abscheidung mindestens eines der Vorstufenmaterialien beschränkt wird, indem eine gegenüber einer für eine vollständige Bedeckung der Prozessflächen (2) notwendigen Menge reduzierte Menge des Vorstufenmaterials zugeführt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das mindestens eine Vorstufenmaterial mittels Flüssiginjektion zugeführt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Abscheidung mindestens eines der Vorstufenmaterialien beschränkt wird, indem eine Abscheidedauer des Vorstufenmaterials gegenüber einer für eine vollständige Bedeckung der Prozessflächen (2) notwendigen Abscheidedauer reduziert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Abscheidung mindestens eines der Vorstufenmaterialien beschränkt wird, indem ein Kammerdruck in der Prozesskammer gegenüber einem für eine vollständige Bedeckung der Prozessflächen (2) notwendigen Kammerdruck reduziert wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass während des Abscheideverfahrens das jeweils zugeführte Vorstufenmaterial mittels einer Verteileinrichtung gleichmäßig über der Substratoberfläche (101) verteilt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass – ein die Deckschicht (3) ausbildendes Material mit einer hohen Ätzresistenz gegen ein die Prozessflächen (2) in zwischen der Relieftiefe (103) und der Bedeckungstiefe (102) angeordneten unteren Abschnitten (22) ausbildendes Material vorgesehen wird und – ein die Prozessflächen (2) in den unteren Abschnitten (22) ausbildendes Material mit einer hohen Selektivität gegenüber der Deckschicht (3) geätzt und dabei das Ätzen mindestens abschnittsweise durch die Deckschicht (3) maskiert wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass – für die Deckschicht (3) ein gegen einen Oxidationsprozess im Wesentliches inertes Material vorgesehen wird, – ein die Prozessflächen (2) in zwischen der Relieftiefe (103) und der Bedeckungstiefe (102) angeordneten unteren Abschnitten (22) ausbildendes Material mittels des Oxidationsprozesses oxidiert und dabei der Oxidationsprozess mindestens abschnittsweise durch die Deckschicht (3) maskiert wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass – für die Deckschicht (3) ein als Barriere gegen einen Dotierprozess geeignetes Material vorgesehen wird und – ein die Prozessflächen (2) in zwischen der Relieftiefe (103) und der Bedeckungstiefe (102) angeordneten unteren Abschnitten (22) ausbildendes Material mittels des Dotierprozesses dotiert und dabei der Dotierprozess mindestens abschnittsweise durch die Deckschicht (3) maskiert wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Deckschicht (3) nach ihrer Benutzung als mindestens Teil einer Maske entfernt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass vor dem Abscheiden der Deckschicht (3) mindestens eine Zusatzschicht (7) auf dem Substrat (1) vorgesehen wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass als Material der Zusatzschicht (7) Siliziumoxid oder Siliziumnitrid vorgesehen wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass als Material der Deckschicht (3) ein Material aus einer Gruppe, umfassend Al2O3, HfO2, ZrO2, TiO2, TiN, WN, SiN, SiO2 und LaO2, gewählt wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) Al2O3, als ein erstes Vorstufenmaterial Trimethylaluminium und als zweites Vorstufenmaterial H2O und/oder O3 gewählt wird.
  17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) HfO2, als ein erster Vorstufenmaterial HfCo4, Hf-t-butoxide, Hf-di-methyl-amid, Hf-ethyl-methyl-amid, Hf-di-ethyl-amid oder Hf(MMP) 4 und als zweites Vorstufenmaterial H2O und/oder O3 gewählt wird.
  18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) Zr02, als ein erstes Vorstufenmaterial ZrCl4 oder eine organische Zr-Verbindung und als zweites Vorstufenmaterial H2O und/oder O3 gewählt wird.
  19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) TiO2, als ein erstes Vorstufenmaterial TiCl4, Ti(OC2H5) 4 , Ti(OCH(CH3) 2 )4 und als ein zweites Vorstufenmaterial H2O und/oder O3 gewählt wird.
  20. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) TiN, als ein erstes Vorstufenmaterial TiCl4 und als zweites Vorstufenmaterial NH3 gewählt wird.
  21. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) WN, als ein erstes Vorstufenmaterial WF6 und als zweites Vorstufenmaterial NH3 gewählt wird.
  22. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) SiN, als ein erstes Vorstufenmaterial SiH2Cl2 und als zweites Vorstufenmaterial NH3 und/oder N2H4 gewählt wird.
  23. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Material der Deckschicht (3) SiO2, als ein erstes Vorstufenmaterial Si(NCO) 4 oder CH3OSi(NCO) 3 und als zweites Vorstufenmaterial H2O und/oder O3 gewählt wird.
  24. Verfahren nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass für das Relief im Substrat (1) Gräben (4) mit einem hohen Aspektverhältnis ausgebildet werden.
  25. Verfahren nach der Anspruch 24, dadurch gekennzeichnet, dass die Gräben (4) funktional zu Kondensatoren ausgebildet werden.
  26. Verfahren zum Anordnen einer Oxidschicht in einem unteren Grabenbereich (41) eines in einem Substrat (1) ausgebildeten Grabens (4), umfassend – ein Ausbilden einer Deckschicht (3) im oberen Grabenbereich (41) gemäß einem der Verfahren nach Anspruch 1 bis 8, – ein Steuern eines Oxidationsprozesses eines im unteren Grabenbereich (42) eine Grabenwandung (43) ausbildenden Materials und – ein Entfernen der Deckschicht (3).
  27. Verfahren zum Anordnen einer Oxidschicht in einem oberen Grabenbereich (43) eines in einem Substrat (1) ausgebildeten Grabens (4) durch ein Ausbilden einer Deckschicht (3) im oberen Grabenbereich (41) gemäß einem der Verfahren nach Anspruch 1 bis 8.
  28. Verfahren zur Herstellung einer Kondensatorstruktur in einem Substrat (1), umfassend die Schritte: 1) Bereitstellen des Substrats (1), 2) Einbringen von Gräben (4) in das Substrat (1), 3) Abscheiden einer ersten inkonformen dielektrischen Deckschicht (32) gemäß einem der Verfahren nach Anspruch 1 bis 8, 4) Abscheiden einer die erste inkonforme dielektrische Deckschicht (32) nicht vollständig bedeckenden inkonformen leitfähigen Deckschicht (31) gemäß einem der Verfahren nach Anspruch 1 bis 8, 5) Abscheiden einer die inkonforme leitfähige Deckschicht (31) vollständig bedeckenden zweiten inkonformen dielektrischen Deckschicht (32') gemäß einem der Verfahren nach Anspruch 1 bis 8 und 6) Abscheiden einer konformen leitfähigen Deckschicht (33) gemäß einem der Verfahren nach Anspruch 1 bis B.
  29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass die Abfolge der Schritte 3 bis 6 mindestens einmal wiederholt wird.
DE10234735A 2002-07-30 2002-07-30 Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung Ceased DE10234735A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10234735A DE10234735A1 (de) 2002-07-30 2002-07-30 Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
TW092118429A TWI236706B (en) 2002-07-30 2003-07-04 Process for vertically patterning substrates in semiconductor process technology by means of inconformal deposition
EP03787693A EP1525610A1 (de) 2002-07-30 2003-07-21 Verfahren zum vertikalen strukturieren von substraten in der halbleiterprozesstechnik mittels inkonformer abscheidung
PCT/DE2003/002438 WO2004017394A1 (de) 2002-07-30 2003-07-21 Verfahren zum vertikalen strukturieren von substraten in der halbleiterprozesstechnik mittels inkonformer abscheidung
JP2004528398A JP2006500763A (ja) 2002-07-30 2003-07-21 インコンフォーマルな堆積を用いて半導体プロセス技術において基板を垂直にパターニングする方法
KR1020057001623A KR100615743B1 (ko) 2002-07-30 2003-07-21 처리 표면 패턴화 공정, 산화물 층 배열 공정 및 커패시터구조 생성 공정
US11/042,326 US7344953B2 (en) 2002-07-30 2005-01-26 Process for vertically patterning substrates in semiconductor process technology by means of inconformal deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234735A DE10234735A1 (de) 2002-07-30 2002-07-30 Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung

Publications (1)

Publication Number Publication Date
DE10234735A1 true DE10234735A1 (de) 2004-02-12

Family

ID=30128527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234735A Ceased DE10234735A1 (de) 2002-07-30 2002-07-30 Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung

Country Status (7)

Country Link
US (1) US7344953B2 (de)
EP (1) EP1525610A1 (de)
JP (1) JP2006500763A (de)
KR (1) KR100615743B1 (de)
DE (1) DE10234735A1 (de)
TW (1) TWI236706B (de)
WO (1) WO2004017394A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002242A1 (de) * 2004-01-15 2005-08-11 Infineon Technologies Ag Speicherzelle und Verfahren zu deren Herstellung
DE10345461B3 (de) * 2003-09-30 2005-08-11 Infineon Technologies Ag Selektive sequentielle Gasphasenabscheidung und Verfahren zur Ausbildung von Kragenstrukturen für Lochgräben in Halbleitersubstraten
DE102006027932A1 (de) * 2006-06-14 2007-12-20 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen
DE102005019184B4 (de) * 2004-05-26 2011-07-14 Hewlett-Packard Development Co., L.P., Tex. Verfahren zum Erzeugen eines Druckkopfs
DE102006032330B4 (de) * 2006-06-29 2011-09-15 Qimonda Ag Verfahren zum Herstellen einer Kondensatorstruktur

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004022602A1 (de) * 2004-05-07 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
US7122439B2 (en) * 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
US7402860B2 (en) * 2005-07-11 2008-07-22 Infineon Technologies Ag Method for fabricating a capacitor
CN101326639B (zh) * 2005-12-06 2014-01-22 意法半导体有限公司 集成电路中的电阻器
US7573420B2 (en) * 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
JP5211730B2 (ja) * 2008-02-12 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8384140B2 (en) 2008-07-29 2013-02-26 International Business Machines Corporation Structure for dual contact trench capacitor and structure thereof
US7759189B2 (en) * 2008-07-29 2010-07-20 International Business Machines Corporation Method of manufacturing a dual contact trench capacitor
US7897473B2 (en) 2008-07-29 2011-03-01 International Business Machines Corporation Method of manufacturing a dual contact trench capacitor
US8198663B2 (en) * 2008-07-29 2012-06-12 International Business Machines Corporation Structure for dual contact trench capacitor and structure thereof
US8143135B2 (en) * 2009-10-08 2012-03-27 International Business Machines Corporation Embedded series deep trench capacitors and methods of manufacture
US7923313B1 (en) 2010-02-26 2011-04-12 Eastman Kodak Company Method of making transistor including reentrant profile
US8803203B2 (en) 2010-02-26 2014-08-12 Eastman Kodak Company Transistor including reentrant profile
US8847232B2 (en) 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including reduced channel length
US8383469B2 (en) 2011-01-07 2013-02-26 Eastman Kodak Company Producing transistor including reduced channel length
US8847226B2 (en) 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including multiple reentrant profiles
US8492769B2 (en) 2011-01-07 2013-07-23 Eastman Kodak Company Transistor including multi-layer reentrant profile
US8409937B2 (en) 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
US8304347B2 (en) 2011-01-07 2012-11-06 Eastman Kodak Company Actuating transistor including multiple reentrant profiles
US7985684B1 (en) 2011-01-07 2011-07-26 Eastman Kodak Company Actuating transistor including reduced channel length
US8338291B2 (en) 2011-01-07 2012-12-25 Eastman Kodak Company Producing transistor including multiple reentrant profiles
US8637355B2 (en) 2011-08-26 2014-01-28 Eastman Kodak Company Actuating transistor including single layer reentrant profile
US8617942B2 (en) 2011-08-26 2013-12-31 Eastman Kodak Company Producing transistor including single layer reentrant profile
US8592909B2 (en) 2011-08-26 2013-11-26 Eastman Kodak Company Transistor including single layer reentrant profile
US8803227B2 (en) 2011-09-29 2014-08-12 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance
US8865576B2 (en) 2011-09-29 2014-10-21 Eastman Kodak Company Producing vertical transistor having reduced parasitic capacitance
CN102496568B (zh) * 2011-12-27 2014-01-01 上海先进半导体制造股份有限公司 沟槽功率器件结构的制造方法
CN102496573B (zh) * 2011-12-28 2014-01-01 上海先进半导体制造股份有限公司 沟槽绝缘栅型双极晶体管的制作方法
US9502653B2 (en) * 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US9142647B1 (en) * 2014-03-06 2015-09-22 Eastman Kodak Company VTFT formation using selective area deposition
US9728501B2 (en) 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US9984923B2 (en) * 2016-06-30 2018-05-29 International Business Machines Corporation Barrier layers in trenches and vias
US10224414B2 (en) * 2016-12-16 2019-03-05 Lam Research Corporation Method for providing a low-k spacer
KR102689506B1 (ko) * 2018-01-04 2024-07-29 매직 립, 인코포레이티드 무기 재료들을 포함하는 중합체 구조들에 기반한 광학 엘리먼트들
US10896823B2 (en) 2018-11-21 2021-01-19 Thomas E. Seidel Limited dose atomic layer processes for localizing coatings on non-planar surfaces
CN111799329B (zh) 2019-04-08 2024-11-29 三星电子株式会社 半导体器件
US10923359B2 (en) 2019-07-17 2021-02-16 Thomas E Seidel Limited dose and angle directed beam assisted ALE and ALD processes for localized coatings on non-planar surfaces
IT201900013416A1 (it) 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
CN112466747B (zh) * 2019-09-06 2022-10-21 芯恩(青岛)集成电路有限公司 沟槽栅及沟槽栅功率器件的制作方法
DE102020204651A1 (de) * 2020-04-09 2021-10-14 Lts Lohmann Therapie-Systeme Ag Einrichtung zum Herstellen von Mikro-Arrays sowie Verfahren zum Herstellen eines Mikro-Arrays
JP7315756B2 (ja) * 2020-09-18 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
DE10130936A1 (de) * 2001-06-27 2003-01-16 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
JP4959921B2 (ja) * 2002-03-28 2012-06-27 プレジデント アンド フェロウズ オブ ハーバード カレッジ 二酸化珪素ナノラミネートの蒸着
US7160577B2 (en) * 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6759292B2 (en) * 2002-10-30 2004-07-06 Infineon Technologies Ag Method for fabricating a trench capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
DE10130936A1 (de) * 2001-06-27 2003-01-16 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345461B3 (de) * 2003-09-30 2005-08-11 Infineon Technologies Ag Selektive sequentielle Gasphasenabscheidung und Verfahren zur Ausbildung von Kragenstrukturen für Lochgräben in Halbleitersubstraten
DE102004002242A1 (de) * 2004-01-15 2005-08-11 Infineon Technologies Ag Speicherzelle und Verfahren zu deren Herstellung
US7144770B2 (en) 2004-01-15 2006-12-05 Infineon Technologies Ag Memory cell and method for fabricating it
DE102004002242B4 (de) * 2004-01-15 2008-03-20 Qimonda Ag Verfahren zum Herstellen einer Halbleiterstruktur mit Kornelementen für einen Kondensator einer Speicherzelle
DE102005019184B4 (de) * 2004-05-26 2011-07-14 Hewlett-Packard Development Co., L.P., Tex. Verfahren zum Erzeugen eines Druckkopfs
DE102006027932A1 (de) * 2006-06-14 2007-12-20 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen
US8114480B2 (en) 2006-06-14 2012-02-14 Aixtron Inc. Method for self-limiting deposition of one or more monolayers
DE102006032330B4 (de) * 2006-06-29 2011-09-15 Qimonda Ag Verfahren zum Herstellen einer Kondensatorstruktur

Also Published As

Publication number Publication date
EP1525610A1 (de) 2005-04-27
US20050164464A1 (en) 2005-07-28
TWI236706B (en) 2005-07-21
JP2006500763A (ja) 2006-01-05
US7344953B2 (en) 2008-03-18
KR100615743B1 (ko) 2006-08-25
TW200403724A (en) 2004-03-01
KR20050026050A (ko) 2005-03-14
WO2004017394A1 (de) 2004-02-26

Similar Documents

Publication Publication Date Title
DE10234735A1 (de) Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE19911149C1 (de) Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
EP0740347A1 (de) Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10308888B4 (de) Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung
DE102006000613A1 (de) DRAM mit High-K-Dielektrikum-Speicherkondensator und Verfahren zum Herstellen desselben
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE102012100006A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
WO2002069375A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE102006026954A1 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10130936B4 (de) Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10248980B4 (de) Verfahren zur Herstellung strukturierter Schichten aus Siliziumdioxid auf senkrecht oder geneigt zu einer Substratoberfläche angeordneten Prozessflächen
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10303413B3 (de) Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung
WO2003060994A1 (de) Speicherzelle mit niedertemperatur-schichten im grabenkondensator
EP1198833B1 (de) Verfahren zur herstellung eines halbleiterspeicherbauelements
DE19919110C2 (de) Verfahren zum Strukturieren einer Metall- oder Metallsilizidschicht sowie ein mit diesem Verfahren hergestellter Kondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection