CN102496568B - 沟槽功率器件结构的制造方法 - Google Patents
沟槽功率器件结构的制造方法 Download PDFInfo
- Publication number
- CN102496568B CN102496568B CN201110446220.3A CN201110446220A CN102496568B CN 102496568 B CN102496568 B CN 102496568B CN 201110446220 A CN201110446220 A CN 201110446220A CN 102496568 B CN102496568 B CN 102496568B
- Authority
- CN
- China
- Prior art keywords
- trench
- semiconductor substrate
- hard mask
- power device
- device structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 210000003323 beak Anatomy 0.000 claims abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 10
- 241000293849 Cordylanthus Species 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种沟槽功率器件结构的制造方法，包括步骤：提供衬底，分为有源区和终端结构区域；通过离子注入和扩散工艺在衬底中形成保护环；在衬底表面形成场氧，完成有源区的定义；在衬底和场氧表面形成沟槽硬掩模层和光刻胶层，并对光刻胶层作图形化，沟槽位置与场氧边缘有部分重叠；依次刻蚀沟槽硬掩模层和场氧，露出衬底；以沟槽硬掩模层为掩模，刻蚀衬底形成沟槽，后去除沟槽硬掩模层；在沟槽内壁生长栅极氧化层，其在沟槽顶部边缘伸入场氧下方形成鸟嘴；进行后续半导体工艺，完成沟槽功率器件结构的制造过程。本发明在原有工艺过程中不增加工艺步骤，避免沟槽顶部尖角的形成，防止了由于沟槽顶部尖角导致的栅极漏电失效和可靠性问题的产生。
Description
技术领域
本发明涉及集成电路制造技术领域，具体来说，本发明涉及一种沟槽功率器件结构的制造方法。
背景技术
功率器件包括MOSFET，IGBT及其模块已被广泛应用于汽车电子、开关电源以及工业控制等领域，是目前一大热门研究领域。随着集成电路微细加工技术的发展，沟槽(Trench)结构的功率器件成为目前最流行的功率开关器件之一，它采用在沟槽侧壁生长栅氧化层并填充多晶硅形成栅极，这种沟槽栅结构大大提高了器件平面面积的利用效率，使得单位面积可获得更大的器件单元沟道宽度，从而获得更大的电流导通能力。
已有沟槽功率器件结构的制造工艺包括以下步骤：第一步，光刻终端结构的保护环、并通过注入和扩散形成器件的保护环；第二步，完成有源区的定义，可以通过局部氧化隔离(LOCOS)工艺来实现；第三步，沟槽光刻、刻蚀；第四步，栅氧生长、淀积多晶硅；第五步，光刻栅极、回刻多晶硅；第六步，阱注入及扩散、源区(发射区)注入及退火；第七步，形成接触孔；第八步，金属层淀积、光刻、刻蚀；第九步，完成硅片背面工艺。
对于沟槽型功率器件，沟槽中填充的栅极多晶硅会从沟槽中覆盖到沟槽外硅表面的栅氧上以形成各单元的栅极互联，这时沟槽侧壁顶部需要有一个较圆滑的斜坡，如果侧壁顶部形成直角或者锐角就都有可能使该处的栅氧失效。有相关的沟槽刻蚀后加入多次热氧化或额外的高密度等离子体(HDP)刻蚀的做法来得到有斜坡顶部的沟槽，但是这样做不仅工艺较复杂，而且容易给栅氧带来缺陷。
发明内容
本发明所要解决的技术问题是提供一种沟槽功率器件结构的制造方法，能够在原有的工艺过程中不增加工艺步骤，避免沟槽顶部尖角的形成，防止了由于沟槽顶部尖角导致的栅极漏电失效和可靠性问题的产生。
为解决上述技术问题，本发明提供一种沟槽功率器件结构的制造方法，包括步骤：
提供半导体衬底，其分为有源区和终端结构区域；
在所述半导体衬底上旋涂第一光刻胶层并光刻、显影，在所述终端结构区域开出保护环的窗口；
通过离子注入和扩散工艺在所述半导体衬底中形成器件的所述保护环；
在所述半导体衬底的表面形成场氧，并完成所述有源区的定义；
在所述半导体衬底和所述场氧的表面依次形成沟槽硬掩模层和第二光刻胶层，并依据沟槽的位置对所述第二光刻胶层作图形化，所述沟槽的位置与所述场氧的边缘有部分重叠；
依次刻蚀所述沟槽硬掩模层和所述场氧，露出所述半导体衬底的表面；
以所述沟槽硬掩模层为掩模，刻蚀所述半导体衬底，在其中形成沟槽，之后去除所述沟槽硬掩模层；
在所述沟槽的内壁生长栅极氧化层，所述栅极氧化层在所述沟槽的顶部边缘伸入所述场氧的下方形成鸟嘴；
进行后续的半导体工艺，完成所述沟槽功率器件结构的制造过程。
可选地，所述后续的半导体工艺包括步骤：
在所述半导体衬底表面和所述沟槽内淀积栅极材料；
光刻所述沟槽功率器件结构的栅极并回刻所述栅极材料，在所述沟槽内和所述场氧表面形成所述栅极；
在所述半导体衬底中离子注入并扩散形成阱，以及在所述阱中离子注入并退火形成源区/发射区。
可选地，在形成所述源区/发射区之后，所述后续的半导体工艺还包括步骤：
在所述沟槽功率器件结构的表面形成接触孔；
在所述沟槽功率器件结构的表面进行金属层的淀积、光刻和刻蚀；
完成后续的其他背面工艺。
可选地，所述半导体衬底的材料为硅。
可选地，所述有源区的定义是通过局部氧化隔离工艺来实现的。
可选地，去除所述沟槽硬掩模层的方法为湿法刻蚀法。
可选地，所述栅极材料为多晶硅。
与现有技术相比，本发明具有以下优点：
本发明在原有的工艺过程中不增加工艺步骤，通过优化器件结构，由栅极材料覆盖衬底表面的场氧化层形成与局部氧化隔离(LOCOS)技术类似的“鸟嘴”，来避免沟槽顶部尖角的形成，防止了由于沟槽顶部尖角导致的栅极漏电失效和可靠性问题的产生。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为本发明一个实施例的沟槽功率器件结构的制造方法的流程图；
图2至图9为本发明一个实施例的沟槽功率器件结构的制造过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。
图1为本发明一个实施例的沟槽功率器件结构的制造方法的流程图。如图1所示，该制造方法可以包括：
执行步骤S101，提供半导体衬底，其分为有源区和终端结构区域；
执行步骤S102，在半导体衬底上旋涂第一光刻胶层并光刻、显影，在终端结构区域开出保护环的窗口；
执行步骤S103，通过离子注入和扩散工艺在半导体衬底中形成器件的保护环；
执行步骤S104，在半导体衬底的表面形成场氧，并完成有源区的定义；
执行步骤S 105，在半导体衬底和场氧的表面依次形成沟槽硬掩模层和第二光刻胶层，并依据沟槽的位置对第二光刻胶层作图形化，沟槽的位置与场氧的边缘有部分重叠；
执行步骤S106，依次刻蚀沟槽硬掩模层和场氧，露出半导体衬底的表面；
执行步骤S107，以沟槽硬掩模层为掩模，刻蚀半导体衬底，在其中形成沟槽，之后去除沟槽硬掩模层；
执行步骤S108，在沟槽的内壁生长栅极氧化层，栅极氧化层在沟槽的顶部边缘伸入场氧的下方形成鸟嘴；
执行步骤S109，进行后续的半导体工艺，完成沟槽功率器件结构的制造过程。
图2至图9为本发明一个实施例的沟槽功率器件结构的制造过程的剖面结构示意图。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。
如图2所示，提供半导体衬底102，材料可以为硅，其分为有源区104和终端结构区域106。然后，在半导体衬底102上旋涂第一光刻胶层108并光刻、显影，在终端结构区域106开出保护环110的窗口。接着，通过离子注入和扩散工艺在半导体衬底102中形成器件的保护环110。
如图3所示，在半导体衬底102的表面形成场氧112，并完成有源区104的定义，可以通过局部氧化隔离(LOCOS)工艺来实现。然后，在半导体衬底102和场氧112的表面依次形成沟槽硬掩模层114和第二光刻胶层116，并依据沟槽118的位置对第二光刻胶层116作图形化，沟槽118的位置与场氧112的边缘有部分重叠。
如图4所示，以第二光刻胶层116为掩模，依次刻蚀沟槽硬掩模层114和场氧112，露出半导体衬底102的表面。
如图5所示，以沟槽硬掩模层114为掩模，刻蚀半导体衬底102，在其中形成沟槽118。之后采用例如湿法刻蚀法去除沟槽硬掩模层114。
如图6所示，在沟槽118的内壁生长栅极氧化层120，栅极氧化层120在沟槽118的顶部边缘伸入场氧112的下方形成鸟嘴。在氧化生长的过程当中，有场氧112覆盖的沟槽118顶部。由于厚氧化层覆盖的原因生长栅极氧化层120的速率很慢，因而形成与局部氧化隔离(LOCOS)技术类似的“鸟嘴”，不会产生沟槽118顶部的尖角。
最后，进行后续的半导体工艺，完成沟槽功率器件结构100的制造过程。
在本实施例中，上述后续的半导体工艺可以包括如下步骤：
如图7所示，在半导体衬底102表面和沟槽118内淀积栅极材料122，该栅极材料122可以为多晶硅。
如图8所示，在半导体衬底102表面的栅极材料122上方形成栅极光刻掩模130(例如为光刻胶)。然后，光刻沟槽功率器件结构100的栅极并回刻栅极材料122，在沟槽118内和场氧112表面形成栅极。
如图9所示，在半导体衬底102中离子注入并扩散形成阱124，以及在阱124中离子注入并退火形成源区/发射区126，完成沟槽功率器件结构100的制造过程。
在本实施例中，在形成源区/发射区126之后，后续的半导体工艺可以还包括步骤：
首先在沟槽功率器件结构100的表面形成接触孔；接着在沟槽功率器件结构100的表面进行金属层的淀积、光刻和刻蚀；最后完成后续的其他背面工艺。
本发明在原有的工艺过程中不增加工艺步骤，通过优化器件结构，由栅极材料覆盖衬底表面的场氧化层形成与局部氧化隔离(LOCOS)技术类似的“鸟嘴”，来避免沟槽顶部尖角的形成，防止了由于沟槽顶部尖角导致的栅极漏电失效和可靠性问题的产生。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
Claims (7)
1.一种沟槽功率器件结构(100)的制造方法，包括步骤：
提供半导体衬底(102)，其分为有源区(104)和终端结构区域(106)；
在所述半导体衬底(102)上旋涂第一光刻胶层(108)并光刻、显影，在所述终端结构区域(106)开出保护环(110)的窗口；
通过离子注入和扩散工艺在所述半导体衬底(102)中形成器件的所述保护环(110)；
在所述半导体衬底(102)的表面形成场氧(112)，并完成所述有源区(104)的定义；
在所述半导体衬底(102)和所述场氧(112)的表面依次形成沟槽硬掩模层(114)和第二光刻胶层(116)，并依据沟槽(118)的位置对所述第二光刻胶层(116)作图形化，所述沟槽(118)的位置与所述场氧(112)的边缘有部分重叠；
依次刻蚀所述沟槽硬掩模层(114)和所述场氧(112)，露出所述半导体衬底(102)的表面；
以所述沟槽硬掩模层(114)为掩模，刻蚀所述半导体衬底(102)，在其中形成沟槽(118)，之后去除所述沟槽硬掩模层(114)；
在所述沟槽(118)的内壁生长栅极氧化层(120)，所述栅极氧化层(120)在所述沟槽(118)的顶部边缘伸入所述场氧(112)的下方形成鸟嘴；
进行后续的半导体工艺，完成所述沟槽功率器件结构(100)的制造过程。
2.根据权利要求1所述的制造方法，其特征在于，所述后续的半导体工艺包括步骤：
在所述半导体衬底(102)表面和所述沟槽(118)内淀积栅极材料(122)；
光刻所述沟槽功率器件结构(100)的栅极并回刻所述栅极材料(122)，在所述沟槽(118)内和所述场氧(112)表面形成所述栅极；
在所述半导体衬底(102)中离子注入并扩散形成阱(124)，以及在所述阱(124)中离子注入并退火形成源区/发射区(126)。
3.根据权利要求2所述的制造方法，其特征在于，在形成所述源区/发射区(126)之后，所述后续的半导体工艺还包括步骤：
在所述沟槽功率器件结构(100)的表面形成接触孔；
在所述沟槽功率器件结构(100)的表面进行金属层的淀积、光刻和刻蚀；
完成后续的其他背面工艺。
4.根据权利要求3所述的制造方法，其特征在于，所述半导体衬底(102)的材料为硅。
5.根据权利要求4所述的制造方法，其特征在于，所述有源区(104)的定义是通过局部氧化隔离工艺来实现的。
6.根据权利要求5所述的制造方法，其特征在于，去除所述沟槽硬掩模层(114)的方法为湿法刻蚀法。
7.根据权利要求6所述的制造方法，其特征在于，所述栅极材料(122)为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110446220.3A CN102496568B (zh) | 2011-12-27 | 2011-12-27 | 沟槽功率器件结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110446220.3A CN102496568B (zh) | 2011-12-27 | 2011-12-27 | 沟槽功率器件结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102496568A CN102496568A (zh) | 2012-06-13 |
| CN102496568B true CN102496568B (zh) | 2014-01-01 |
Family
ID=46188375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110446220.3A Active CN102496568B (zh) | 2011-12-27 | 2011-12-27 | 沟槽功率器件结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102496568B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738061B (zh) * | 2012-07-04 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 沟槽形成方法以及半导体器件制造方法 |
| CN103715232B (zh) * | 2012-09-28 | 2017-10-10 | 中国科学院微电子研究所 | 用于半导体功率器件的沟槽式终端及其制备方法 |
| CN103839802B (zh) * | 2012-11-23 | 2018-09-11 | 中国科学院微电子研究所 | 一种沟槽型igbt结构的制作方法 |
| CN104810284A (zh) * | 2014-01-23 | 2015-07-29 | 北大方正集团有限公司 | 场效应管的制造方法 |
| CN105185698A (zh) * | 2015-08-11 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 减少沟道功率器件的源漏击穿电压蠕变的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10234735A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung |
| KR100953333B1 (ko) * | 2007-11-05 | 2010-04-20 | 주식회사 동부하이텍 | 수직형과 수평형 게이트를 갖는 반도체 소자 및 제조 방법 |
| JP2010141028A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN101752423B (zh) * | 2010-01-08 | 2011-05-11 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
| CN101777556B (zh) * | 2010-01-15 | 2011-07-20 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件及其制造方法 |
-
2011
- 2011-12-27 CN CN201110446220.3A patent/CN102496568B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102496568A (zh) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| CN103871892B (zh) | 凹入式晶体管的制作方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN109616510A (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| CN102087977B (zh) | 垂直npn晶体管及其制造方法 | |
| US20140273388A1 (en) | Method of manufacturing the trench of u-shape | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| CN111653484B (zh) | 一种优化碳化硅mosfet自对准工艺的方法 | |
| CN103035643A (zh) | 一种基于键合技术的三维集成功率半导体及其制作工艺 | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| CN106257647A (zh) | 嵌入pip电容的cmos的制作方法 | |
| CN103065971B (zh) | 半导体器件的形成方法和保持硼磷硅玻璃形貌的方法 | |
| CN100552897C (zh) | 位于衬底上的浮动栅极存储单元及其制造方法 | |
| CN111384154A (zh) | 抗辐照双极器件 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN105845576A (zh) | 超结mosfet的制作方法 | |
| CN109994374B (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN107180857A (zh) | Vdmos器件的制作方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 | |
| CN105336618B (zh) | 一种半导体器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Patentee after: SHANGHAI ADVANCED SEMICONDUCTO Country or region after: China Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Patentee before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20250310 Address after: 201306 No. 600, Yunshui Road, Lingang xinpian District, pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: GTA Semiconductor Co.,Ltd. Country or region after: China Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Patentee before: SHANGHAI ADVANCED SEMICONDUCTO Country or region before: China |
|
| TR01 | Transfer of patent right |