DE10217609A1

DE10217609A1 - Ein-Chip-Mikrocomputer mit dynamischer Einbrenn-Testfunktion und dynamisches Einbrenn-Testverfahren dafür

Info

Publication number: DE10217609A1
Application number: DE10217609A
Authority: DE
Inventors: Ryohei Kamimura
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-04-25
Filing date: 2002-04-19
Publication date: 2002-11-07
Also published as: KR20020082799A; JP2002323993A; CN1383156A; US20020161963A1; KR100445042B1; US7143229B2

Abstract

In einem Ein-Chip-Mikrocomputer, der ein nichtflüchtiges Halbleiterspeicher-Bauelement (11A, 11B) sowie Schreib-, Lese- und Lösch-Schaltkreise (12A, 12B, 13A, 13B, 14A, 14B) zum Durchführen eines Schreibvorgangs, eines Lesevorgangs bzw. eines Löschvorgangs auf dem nichtflüchtigen Halbleiterspeicher-Bauelement enthält, ist ein Sequenzer (15A, 15B) zwischen den Schreib-, Lese- und Lösch-Schaltkreisen und einer Schnittstelle (14A, 16B) angeschlossen. Der Sequenzer empfängt erste Daten über die Schnittstelle von außen, um die ersten Daten in das nichtflüchtige Halbleiterspeicher-Bauelement zu schreiben, liest die ersten Daten von dem nichtflüchtigen Halbleiterspeicher-Bauelement, vergleicht die ersten Daten mit über die Schnittstelle von außen gelesenen zweiten Daten, und führt so eine Verifikation des nichtflüchtigen Halbleiterspeicher-Bauelements durch, und liest dritte Daten von dem nichtflüchtigen Halbleiterspeicher-Bauelement und überträgt die dritten Daten über die Schnittstelle nach außen.

Description

HINTERGRUND DER ERFINDUNG Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Ein-Chip-Mikrocomputer, der ein nichtflüchtiges Halbleiterspeicher-Bauelement mit einer dynamischen Einbrenn-Testfunktion einschließt sowie sein dyna misches Einbrenn-Testverfahren.

Beschreibung des Standes der Technik

Im Allgemeinen wird ein Einbrenn-Test-Sichtungsverfahren in einer Testverfahrensstufe vor der Verschiffung ausgeführt, um fehlerhafte Ein-Chip-Mikrocomputer, die durch Zeit und Belastung auf Grund von inneren Fehlern oder Herstellungsfluktuationen entstehen, aufzudecken. Als typische Einbrenn-Test-Sichtungsver fahren gelten ein statisches Einbrenn-Test-Sichtungsverfahren, ein getaktetes Einbrenn-Test-Sichtungsverfahren und ein dynami sches Einbrenn-Test-Sichtungsverfahren.

Bei einem statischen Einbrenn-Test-Sichtungsverfahren für einen Ein-Chip-Mikrocomputer in einem Hochtemperaturzustand sind alle Eingangs-/Ausgangsanschlüsse so hergestellt, dass sie spezifi sche Pegel aufweisen, und Energieversorgungsspannungen werden Energieversorungsanschlüssen zugeführt. Da der Ein-Chip-Mikro computer bei dem statischen Einbrenn-Test-Sichtungsverfahren nicht betrieben wird, wird die Belastung nicht gleichmäßig an die Elemente des Ein-Chip-Mikrocomputers angelegt, so dass nur ein kleiner Einbrenn-Test-Sichtungseffekt erreicht wird.

Bei einem getakteten Einbrenn-Test-Sichtungsverfahren für einen Ein-Chip-Mikrocomputer in einem Hochtemperaturzustand werden le diglich für den Betrieb des Ein-Chip-Mikrcomputers erforderliche Taktsignale ihm zugeführt, so dass der Ein-Chip-Mikrocomputer bestimmte Vorgänge ausführt. Bei dem getakteten Einbrenn-Text- Sichtungsverfahren wird, da der Betrieb des Ein-Chip-Mikrocompu ters begrenzt ist, eine Belastung ebensowenig gleichmäßig an die Bauelemente des Ein-Chip-Mikrocomputers angelegt, so dass nur ein kleiner Einbrenn-Test-Sichtungseffekt erreicht wird.

Bei einem dynamischen Einbrenn-Test-Sichtungsverfahren für einen Ein-Chip-Mikrocomputer in einem Hochtemperaturzustand werden verschiedene Arten von Spannung an die Eingangsanschlüsse ange legt, während die gewöhnlichen Energieversorgungsspannungen oder höhere Energieversorgungsspannungen als Energieversorgungsspan nungen zugeführt werden. Der Ein-Chip-Mikrocomputer wird also betrieben, so dass Daten an den Ausgangsanschlüssen erzeugt und mit zu erwartenden Daten verglichen werden. So wird, da der Ein- Chip-Mikrocomputer tatsächlich betrieben wird, beim dynamischen Einbrenn-Test-Sichtungsverfahren eine Belastung gleichmäßig an die Elemente des Ein-Chip-Mikrocomputers angelegt, so dass der Einbrenn-Test-Sichtungseffekt verbessert werden kann.

Bei einem dynamischen Einbrenn-Testsystem für einen Ein-Chip-Mi krocomputer des Standes der Technik, das einen nichtflüchtigen Halbleiterspeicher, wie z. B. einen Flash-EEPROM (elektrisch löschbaren, programmierbaren Nur-Lese-Speicher) einschließt, ist der Ein-Chip-Mikrocomputer auch aus einem Schreib-Schaltkreis zum Schreiben von Daten in das Flash-EEPROM, einem Lese-Schalt kreis zum Lesen von Daten aus dem Flash-EEPROM und einem Lösch- Schaltkreis zum Durchführen eines Flash-Löschvorgangs auf dem Flash-EEPROM aufgebaut.

Bei dem oben beschriebenen dynamischen Einbrenn-Testsystem des Standes der Technik steuert ein Großintegrations-Tester (LSI- Tester) direkt den Schreib-Schaltkreis, den Lese-Schaltkreis und den Lösch-Schaltkreis, so dass ein Schreibvorgang, ein Lesevor gang bzw. ein Löschvorgang auf dem Flash-EEPROM ausgeführt wer den. Dann, wenn der Lese-Schaltkreis eine Leseanweisung von dem LSI-Tester empfängt, wird ein Datenwort vom Flash-EEPROM zu dem LSI-Tester gelesen, so dass der LSI-Tester das gelesene Daten wort mit den zu erwartenden Daten vergleicht und so eine Verifi kation ausführt, d. h. feststellt, ob das Flash-EEPROM, der Schreib-Schaltkreis, der Lese-Schaltkreis und der Flash-Lösch- Schaltkreis normal sind. Auch werden, um den Einbrenn-Test-Sich tungseffekt zu verbessern, ohne die Anzahl der dem Ein-Chip-Mi krocomputer zugeführten Signale zu erhöhen, Testprogramme im Vorhinein in dem Flash-EEPROM gespeichert, so dass alle inneren Schaltkreise im Ein-Chip-Mikrocomputer betrieben werden, d. h. die Belastung wird an alle inneren Schaltkreise so gleichmäßig wie möglich angelegt. Dies wird später detailliert erklärt.

Bei dem oben beschriebenen Einbrenn-Testsystem des Standes der Technik muss das EEPROM jedoch eine entsprechende Größe auf weisen, und der Einbrenn-Sichtungseffekt verschlechtert sich. Zudem sind die Herstellungskosten für den LSI-Tester hoch. Dies wird ebenfalls später detailliert erklärt.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, einen Ein-Chip- Mikrocomputer zu schaffen, der ein nichtflüchtiges Halbleiter speicher-Bauelement enthält, und dessen dynamisches Einbrenn- Testverfahren fähig ist, die Größe des nichtflüchtigen Halblei terspeichers zu verringern und den Einbrenn-Sichtungseffekt mit einem einfachen Tester zu verbessern.

Gemäß der vorliegenden Erfindung ist in einem Ein-Chip-Mikrocom puter, der ein nichtflüchtiges Halbleiterspeicher-Bauelement so wie Schreib-, Lese- und Lösch-Schaltkreise zum Durchführen eines Schreibvorgangs, eines Lesevorgangs bzw. eines Löschvorgangs auf dem nichtflüchtigen Halbleiterspeicher-Bauelement enthält, ein Sequenzer zwischen die Schreib-, Lese- und Lösch-Schaltkreise und eine Schnittstelle geschaltet. Der Sequenzer empfängt erste Daten über die Schnittstelle von außen, um die ersten Daten in das nichtflüchtige Halbleiterspeicher-Bauelement zu schreiben, die ersten Daten von dem nichtflüchtigen Halbleiterspeicher-Bau element zu lesen, vergleicht die ersten Daten mit über die Schnittstelle von außen gelesenen zweiten Daten, und führt so eine Verifikation des nichtflüchtigen Halbleiterspeicher-Bauele ments durch, und liest die dritten Daten von dem nichtflüchtigen Halbleiterspeicher-Bauelement und überträgt die dritten Daten über die Schnittstelle nach außen.

In einem dynamischen Einbrenn-Testverfahren für zwei Ein-Chip- Mikrocomputer, die je ein nichtflüchtiges Halbleiterspeicher- Bauelement enthalten, wird außerdem ein Testprogramm in das nichtflüchtige Halbleiterspeicher-Bauelement geschrieben, um den Ein-Chip-Mikrocomputer zu betreiben, indem das Programm verwen det wird. Dann wird ein Flash-Löschvorgang auf dem nichtflüchti gen Halbleiterspeicher-Bauelement von einem der Ein-Chip-Mikro computer durchgeführt. Dann wird ein erster Inhalt des nicht flüchtigen Halbleiterspeicher-Bauelements des anderen Ein-Chip- Mikrocomputers zu dem nichtflüchtigen Halbleiterspeicher-Bauele ment des einen Ein-Chip-Mikrocomputers bewegt. Dann wird der er ste Inhalt des nichtflüchtigen Halbleiterspeicher-Bauelements des einen Ein-Chip-Mikrocomputers mit einem zweiten Inhalt des nichtflüchtigen Halbleiterspeicher-Bauelements des nichtflüchti gen Halbleiterspeicher-Bauelements des anderen Ein-Chip-Mikro computers verglichen, und so eine Verifikation des nichtflüchti gen Halbleiterspeicher-Bauelements des einen Ein-Chip-Mikrocom puters ausgeführt.

Des Weiteren ist in einem dynamischen Einbrenn-Testverfahren für mindestens einen ersten, zweiten und dritten Ein-Chip-Mikrocom puter, die ringförmig miteinander verbunden sind und die je ein nichtflüchtiges Halbleiterspeicher-Bauelement enthalten, ein Testprogramm in die nichtflüchtigen Halbleiterspeicher-Bauele mente des ersten, zweiten und dritten Ein-Chip-Mikrocomputers geschrieben, um den ersten, zweiten und dritten Ein-Chip-Mikro computer zu betreiben, indem das Testprogramm verwendet wird. Dann wird ein Flash-Löschvorgang auf dem nichtflüchtigen Halbleiterspeicher-Bauelement des ersten Ein-Chip-Mikrocomputers durchgeführt. Anschließend wird der erste Ein-Chip-Mikrocomputer betrieben, um Daten von dem dritten Ein-Chip-Mikrocomputer zu empfangen, die Daten von dem dritten Ein-Chip-Mikrocomputer mit den Daten von dem nichtflüchtigen Halbleiterspeicher-Bauelement zu vergleichen, und "0"-Daten an den zweiten Ein-Chip-Mikrocom puter zu übertragen. Der zweite Ein-Chip-Mikrocomputer wird ebenfalls betrieben, um die Daten von dem ersten Ein-Chip-Mikro computer zu empfangen, eine logische ODER-Verknüpfung mit den Daten von dem ersten Ein-Chip-Mikrocomputer und Daten des nicht flüchtigen Halbleiterspeicher-Bauelements des zweiten Ein-Chip- Mikrocomputers durchzuführen, und die aus der logischen ODER- Verknüpfung resultierenden Daten an den dritten Ein-Chip-Mikro computer zu übertragen. Des Weiteren wird der dritte Ein-Chip- Mikrocomputer betrieben, um die Daten von dem zweiten Ein-Chip- Mikrocomputer zu empfangen, eine logische ODER-Verknüpfung mit den Daten von dem zweiten Ein-Chip-Mikrocomputer und Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des dritten Ein- Chip-Mikrocomputers durchzuführen, die aus der logischen ODER- Verknüpfung resultierenden Daten an den ersten Ein-Chip-Mikro computer zu übertragen, wenn der zweite Ein-Chip-Mikrocomputer mit den Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des dritten Ein-Chip-Mikrocomputers übereinstimmt, und die Daten von dem zweiten Ein-Chip-Mikrocomputer an den ersten Ein-Chip- Mikrocomputer zu übertragen, wenn die Daten von dem zweiten Ein- Chip-Mikrocomputer nicht mit den Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des dritten Ein-Chip-Mikrocompu ters übereinstimmen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird besser verständlich aus der fol genden Beschreibung im Vergleich zum Stand der Technik mit Bezug auf die beiliegenden Zeichnungen.

Es zeigen:

Fig. 1 ein Blockschaltdiagramm, das ein dynamisches Einbrenn- Testsystem für einen Ein-Chip-Mikrocomputer nach dem Stand der Technik darstellt;

Fig. 2 ein Blockschaltdiagramm, das eine erste Ausführungsform des erfindungsgemäßen dynamischen Einbrenn-Testsystems darstellt;

Fig. 3 ein detailliertes Blockschaltdiagramm des Sequenzers aus Fig. 2;

Fig. 4 ein Ablaufdiagramm zur Erklärung der Arbeitsweise des dy namischen Einbrenn-Testsystems aus Fig. 2;

Fig. 5 ein detailliertes Ablaufdiagramm des Verifikationsschrit tes 403 aus Fig. 4;

Fig. 6 ein detailliertes Ablaufdiagramm des Verifikationsschrit tes 404 aus Fig. 4;

Fig. 7 ein Blockschaltdiagramm zu Erklärung einer zweiten Aus führungsform des erfindungsgemäßen dynamischen Einbrenn- Testsystems;

Fig. 8 ein detailliertes Blockschaltdiagramm des Sequenzers aus Fig. 7;

Fig. 9 ein Ablaufdiagramm zur Erklärung der Arbeitsweise des dy namischen Einbrenn-Testsystems aus Fig. 7; und die Fig. 10A, 10B, 10C und 10D Blockschaltdiagramme zur Er klärung der Schritte 903, 904, 905 bzw. 906 aus Fig. 9.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Vor der Beschreibung der bevorzugten Ausführungsformen wird nun ein dynamisches Einbrenn-Testsystem für einen Ein-Chip-Mikrocom puter des Standes der Technik mit Bezug auf Fig. 1 erklärt.

In Fig. 1 unterliegt ein Ein-Chip-Mikrocomputer 1 einem dynami schen Einbrenn-Test durch einen LSI-Tester 2. Das heißt, der Ein-Chip-Mikrocomputer 1 ist auf einer Testplatte (nicht ge zeigt) in einem Hochtemperaturzustandsbehälter montiert. Es sei darauf hingewiesen, dass eine große Anzahl von Ein-Chip-Mikro computern an den LSI-Tester 2 angeschlossen sind, jedoch zur Vereinfachung der Beschreibung nur ein Ein-Chip-Mikrocomputer dargestellt ist.

Der Ein-Chip-Mikrocomputer 1 ist aus einem Flash-EEPROM 11, einem Schreib-Schaltkreis 12 zum Schreiben von Daten in das Flash-EEPROM 1011, einem Lese-Schaltkreis 13 zum Lesen von Daten von dem Flash-EEPROM 1011 und einem Lösch-Schaltkreis 14 zum Durchführen eines Flash-Löschvorgangs auf dem Flash-EEEPROM 11 aufgebaut. Es sei darauf hingewiesen, dass der einzelne Mikro computer 1 andere Schaltkreise, wie z. B. eine Zentraleinheit (CPU) und einen logischen Schaltkreis (nicht gezeigt) enthält.

Bei dem dynamischen Einbrenn-Test steuert der LSI-Tester 2 di rekt den Schreib-Schaltkreis 12, den Lese-Schalkreis 13 und den Lösch-Schaltkreis 14, so dass ein Schreibvorgang, ein Lesevor gang bzw. ein Flash-Löschvorgang auf dem Flash-EEPROM 1011 aus geführt werden. Dann, wenn der Lese-Schaltkreis 13 eine Lesean weisung vom LSI-Tester 2 empfängt, wird ein Datenwort vom Flash- EEPROM 1011 zum LSI-Tester 2 gelesen, so dass der LSI-Tester 2 das gelesene Datenwort mit zu erwartenden Daten vergleicht, und so eine Verifikation ausführt, d. h. feststellt, ob das Flash- EEPROM 11, der Schreib-Schaltkreis 12, der Lese-Schaltkreis 13 und der Flash-Lösch-Schaltkreis 14 normal arbeiten.

In Fig. 1 wird, um den Einbrenn-Test-Sichtungseffekt zu stei gern, ohne die Anzahl der dem Ein-Chip-Mikrocomputer 1 zugeführ ten Signale zu erhöhen, ein Testprogramm im Vorhinein im Flash- EEPROM 11 gespeichert, so dass alle inneren Schaltkreise in dem Ein-Chip-Mikrocomputer 1 betrieben werden, d. h. die Belastung wird an alle inneren Schaltkreise so gleichmäßig wie möglich an gelegt.

In dem oben beschriebenen dynamischen Einbrenn-Testsystem aus Fig. 1 ist jedoch, um die inneren Schaltkreise im Ein-Chip-Mi krocomputer 1 vollständig zu betreiben, ein großes im Flash- EEPROM 1011 gespeichertes Testprogramm erforderlich, um die Grö ße zu erhöhen. Außerdem wird in dem dynamischen Einbrenn-Test der Überschreibe-Vorgang des Flash-EEPROMs 11 gesperrt. Daher verschlechtert sich der Einbrenn-Sichtungseffekt, da es schwierig ist, das Flash-EEPROM 11 vollständig zu betreiben.

Da der LSI-Tester 2 direkt den Schreib-Schaltkreis 12, den Lese- Schaltkreis 1013 und den Flash-Lösch-Schaltkreis 14 steuert, so dass ein Vergleichsvorgang mit den Ausgangsdaten des Flash- EEPROM 11 durchgeführt wird, ist in dem dynamischen Einbrenn- Test zudem der LSI-Tester 2 sehr kompliziert, was die Kosten für das Einbrenn-Testen erhöht.

In Fig. 2, die eine erste Ausführungsform des erfindungsgemäßen dynamischen Einbrenn-Testsystems darstellt, unterliegen zwei Ein-Chip-Mikrocomputer 1A und 1B, die gleich angeordnet sind, einem dynamischen Einbrenn-Test durch einen Tester 2'.

Der Ein-Chip-Mikrocomputer 1A enthält einen Sequenzer 15A und eine serielle Schnittstelle 16A zusätzlich zu einem Flash-EEPROM 11A, einem Schreib-Schaltkreis 12A, einem Lese-Schaltkreis 13A und einem Lösch-Schaltkreis 14A, die dem Flash-EEPROM 11, dem Schreib-Schaltkreis 12, dem Lese-Schaltkreis 13 bzw. dem Lösch- Schaltkreis 14 aus Fig. 1 entsprechen: In ähnlicher Weise enthält der Ein-Chip-Mikrocomputer 1B einen Sequenzer 15B und eine serielle Schnittstelle 16B zusätzlich zu einem Flash-EEPROM 11B, einem Schreib-Schaltkreis 12B, einem Lese-Schaltkreis 13B und einem Lösch-Schaltkreis 14B, die dem Flash-EEPROM 11, dem Schreib-Schaltkreis 12, dem Lese-Schaltkreis 13 bzw. dem Lösch- Schaltkreis 14 aus Fig. 1 entsprechen. Das heißt, der Tester 2' steuert die Schreibe-Schaltkreise 12A und 12B, die Lese-Schalt kreise 13A und 13B und die Lösch-Schaltkreise 14A und 14B durch die Sequenzer 15A und 15B. Daher ist die Last des Testers 2' kleiner als die des LSI-Testers 2 aus Fig. 1, und auch der Tes ter 2' kann vereinfacht werden.

Es sei darauf hingewiesen, dass der Ein-Chip-Mikrocomputer 1A (1B) andere Schaltkreise wie z. B. eine Zentraleinheit (CPU) und einen logischen Schaltkreis (nicht gezeigt) enthält.

Die serielle Schnittstelle 16A ist mit der seriellen Schnitt stelle 16B verbunden, so dass der Ein-Chip-Mikrocomputer 1A mit dem Ein-Chip-Mikrocomputer 1B verbunden ist. Beispielsweise wer den im Ein-Chip-Mikrocomputer 1A die Daten DT zum Ein-Chip-Mi krocomputer 1B übertragen, während die Daten DR vom Ein-Chip-Mi krocomputer 1B empfangen werden. Wenn die serielle Schnittstelle 16A oder 16H Daten empfängt, erzeugt die Schnittstelle 16A oder 16B ein Unterbrechungssignal INT und überträgt es zu dem Sequen zer 15A oder 15B. Es sei darauf hingewiesen, dass, obwohl ein Eingangsport und ein Ausgangsport unabhängig voneinander in je der seriellen Schnittstelle 16A und 16B vorgesehen sind, ein einzelner Port darin vorgesehen sein kann. Auch kann eine paral lele Schnittstelle anstelle einer der seriellen Schnittstellen 16A und 16B vorgesehen sein.

In Fig. 3, die ein detailliertes Blockschaltdiagramm des Sequen zers 15A des Ein-Chip-Mikrocomputers 1A aus Fig. 2 zeigt, ist der Sequenzer 15A aus einem Adressgenerator 151 zum Erzeugen eines Adresssignals ADD, einer Addiervorrichtung 152 zum Aufwer ten des Inhalts des Adresssignals ADD um 1, einem Komparator 153 zum Vergleichen von Daten vom Flash-EEPROM 11A mit Daten DR vom Ein-Chip-Mikrocomputer 1B, den UND-Schaltkreisen 154 und 155, einem Flip-Flop 156 zum Erzeugen eines Fehlersignals ERA und einem ModusDecoder 157 zum Empfangen eines Modussignals MDA auf gebaut, um ein Schreibsignal W, ein Lesesignal R und ein Löschsignal E zu erzeugen, und so den Schreib-Schaltkreis 12A, den Lese-Schaltkreis 13A und den Lösch-Schaltkreis 14A zu be treiben.

Wenn das Unterbrechungssignal INT über den UND-Schaltkreis 155 einem Taktanschluss des Flip-Flops 156 zugeführt wird, greift das Flip-Flop 156 auf Daten an seinem Daten-Eingang, d. h. das Ausgangssignal des Komparators 153, über den UND-Schaltkreis 154 zu.

Nachdem der Ausgang Q des Flip-Flops 156 "0" erreicht wird (nie derer Pegel), d. h. nachdem das Fehlersignal ERA zu "0" gemacht wird (Fehlerstatus), stoppt der UND-Schaltkreis 154 auch die Übertragung des Ausgangssignals des Komparators 153, so dass der Ausgang Q des Flip-Flops 156 auf "0" gehalten wird (Fehlersta tus). Es sei darauf hingewiesen, dass das Flip-Flop 156 durch Zuführen eines Einstellsignals ST vor dem Einbrenn-Test initia lisiert wird. Daher überwacht der Tester 2' das Fehlersignal ERA, um festzustellen, ob der Ein-Chip-Mikrocomputer 1B normal arbeitet oder nicht.

Wenn der Modus-Decoder 157 ein Schreibesignal W erzeugt, stoppt zudem der UND-Schaltkreis 155 die Übertragung des Unterbre chungssignals INT an das Flip-Flop 156 und stoppt dadurch einen Verifikationsvorgang.

Es sei darauf hingewiesen, dass der Sequenzer 15B des Ein-Chip- Mikrocomputers 1B die selbe Anordnung aufweist wie in Fig. 3 dargestellt.

Die Arbeitsweise des dynamischen Einbrenn-Testsystems aus Fig. 2 wird im Folgenden mit Bezug auf die Fig. 4, 5 und 6 erklärt.

Als erstes werden in Schritt 401 die Ein-Chip-Mikrocomputer 1A und 1B initialisiert. Das heißt, ein Flash-Löschvorgang wird auf jedem der Flash-EEPROMs 11A und 11B von den Lösch-Schaltkreisen 14A und 14B ausgeführt. Dann wird das selbe Testprogramm in den EEPROMs 11A und 11B gespeichert.

Als nächstes sind in Schritt 402 die Ein-Chip-Mikrocomputer 1A und 1B auf einer Testplatte in einem Hochtemperaturzustandsbe hälter montiert. Es sei darauf hingewiesen, dass die Testplatte elektrisch an den Tester 2' angeschlossen ist. Das Flip-Flop 136 jedes der Sequenzer 15A und 15B wird ebenso initialisiert, indem ihnen ein Einstellsignal ST zugeführt wird.

Als Nächstes wird in Schritt 403 eine Verifikation des Flash- EEPROMs 11A des Ein-Chip-Mikrocomputers 1A durchgeführt. Dies wird später erklärt.

Als Nächstes wird in Schritt 404 eine Verifikation des Flash- EEPROMs 11B des Ein-Chip-Mikrocomputers 1B durchgeführt. Dies wird später erklärt.

Das Ablaufdiagramm aus Fig. 4 wird also durch Schritt 405 ver vollständigt.

Schritt 403 aus Fig. 4 wird als Nächstes mit Bezug auf Fig. 5 erklärt.

Als erstes wird der Ein-Chip-Mikrocomputer 1A in Schritt S01 ge mäß dem im Flash-EEPROM 11A gespeicherten Testprogramm betrie ben, und so wird der logische Schaltkreis (nicht gezeigt) des Ein-Chip-Mikrocomputers 1A aktiviert. Dieser Vorgang wird durch geführt, indem ein spezielles Signal an den Ein-Chip-Mikrocompu ter 1A oder Ähnliches gesendet wird.

Als Nächstes veranlasst in Schritt 502 der Tester 2', dass das Modussignal MDA im "Flash-Lösch-Modus" ist. Daraufhin betreibt der Modusdecoder 157 des Sequenzers 15A den Lösch-Schaltkreis 14A, so dass ein Flash-Löschvorgang auf dem EEPROM 11A durchge führt wird. Das heißt, "0" wird in alle Zellen des Flash-EEPROMs 11A geschrieben.

Als Nächstes veranlasst in Schritt 503 der Tester 2', dass das Modussignal MDB im "Lesemodus" ist, und veranlasst gleichzeitig, dass das Modussignal MDA im "Schreibmodus" ist. Daraufhin be treibt der Modusdecoder 157 des Sequenzers 15B den Lese-Schalt kreis 13B und der Modusdecoder 157 des Sequenzers 15A betreibt den Schreib-Schaltkreis 12A. Daraufhin wird der Inhalt des Flash-EEPROMs 11B über die seriellen Schnittstellen 16B und 16A zum Flash-EEPROM 11A bewegt. In diesem Fall erzeugt die serielle Schnittstelle 16A auf den Erhalt eines Wortdatums von der se riellen Schnittstelle 16B ein Unterbrechungssignal INT, um die Adresse ADD des Adressgenerators 151 des Sequenzers 16A aufzu werten. Daher wird jedes Wortdatum des Flash-EEPROMs 11B mit einer Adresse in die selbe Adresse des Flash-EEPROMs 11A ge schrieben. Es sei darauf hingewiesen, dass das Flip-Flop 156 des Sequenzers 15A auf Grund des Vorhandenseins des Schreibsignals W nicht betrieben wird.

Als Nächstes veranlasst in Schritt 504 der Tester 2', dass das Modussignal MDB im "Lesemodus" ist und veranlasst gleichzeitig, dass das Modussignal MDB im "Lesemodus" ist. Daraufhin betreibt der Modus-Decoder 157 des Sequenzers 15B den Lese-Schaltkreis 138, und der Modus-Decoder 157 des Sequenzers 15A betreibt den Lese-Schaltkreis 13A. Daraufhin vergleicht der Komparator 153 des Sequenzers 15A die vom Flash-EEPROM 11B gelesenen Wortdaten mit den vom Flash-EEPROM 11A gelesenen Wortdaten. In diesem Fall erzeugt auch die serielle Schnittstelle 16A nach Empfang eines Wortdatums von der seriellen Schnittstelle 16B ein Unterbre chungssignal INT, um die Adresse ADD dess Adressgenerators 151 des Sequenzers 16A heraufzusetzen. Daher wird jedes Wortdatum des Flash-EEPROMs 11B, das eine Adresse besitzt, mit dem der selben Adresse des Flash-EEPROMs 11A verglichen. Zudam wird das Flip-Flop 156 des Sequenzers 15A auf Grund des Nichtvorhan denseins des Schreibsignals W betrieben.

Wenn die Daten einer Adresse des Flash-EEPROMs 11B sich von den Daten der selben Adresse des Flash-EEPROMs 11A unterscheiden, wird das Ausgangssignal des Komparators 153 des Sequenzers 15A auf "0" gebracht (niederer Pegel), so dass der Ausgang Q des Flip-Flops 156 des Sequenzers 15A auf "0" gebracht wird (ERA = "0"). Ist einmal der Ausgang Q des Flip-Flops 156 des Se quenzers 15A auf "0" (niederer Pegel), wird der Ausgang Q des Flip-Flops 156 des Sequenzers 15A nie verändert, da der UND- Schaltkreis 154 durch den Ausgang Q des Flip-Flops 156 des Se quenzers 15A arbeitsunfähig wird.

Als Nächstes liest in Schritt 505 der Tester 2' die Daten des Fehlersignals ERA, um festzustellen, ob das Flash-EEPROM normal arbeitet oder nicht.

So wird das Ablaufdiagramm aus Fig. 5 durch Schritt 506 vervoll ständigt.

Schritt 404 aus Fig. 4 wird im Folgenden mit Bezug auf Fig. 6 erklärt.

Als erstes wird der Ein-Chip-Mikrocomputer 1B in Schritt 601 ge mäß dem im Flash-EEPROM 11B gespeicherten Testprogramm betrie ben, und so wird der logische Schaltkreis (nicht gezeigt) des Ein-Chip-Mikrocomputers 1B aktiviert. Dieser Vorgang wird ausge führt, indem ein spezielles Signal an den Ein-Chip-Mikrocomputer 1B oder Ähnliches gesendet wird.

Als Nächstes veranlasst in Schritt 602 der Tester 2', dass das Modussignal MDA im "Flash-Lösch-Modus" ist. Daraufhin betreibt der Modus-Decoder 157 des Sequenzers 15B den Lösch-Schaltkreis 14B, so dass ein Flash-Löschvorgang auf dem EEPROM 11B durchge führt wird. Das heißt, "0" wird in alle Zellen des Flash-EEPROMs 11B geschrieben.

Als Nächstes veranlasst in Schritt 603 der Tester 2', dass das Modussignal MDA im "Lesemodus" ist, und veranlasst gleichzeitig, dass das Modussignal MDB im "Schreibmodus" ist. Daraufhin be treibt der ModusDecoder 157 des Sequenzers 15A den Lese-Schalt kreis 13A, und der Modus-Decoder 157 des Sequenzers 15B betreibt des Schreib-Schaltkreis 12B. Daraufhin wird der Inhalt des Flash-EEPROMs 11A über die seriellen Schnittstellen 16A und 16B zum Flash-EEPROM 11B bewegt. In diesem Fall erzeugt die serielle Schnittstelle 16B nach Erhalt eines Wortdatums von der seriellen Schnittstelle 16A ein Unterbrechungssignal INT, um die Adresse ADD des Adressgenerators 151 des Sequenzers 16B aufzuwerten. Da her wird jedes Wortdatum des Flash-EEPROMs 11A mit einer Adresse in die selbe Adresse des Flash-EEPROMs 11B geschrieben. Es sei darauf hingewiesen, dass das Flip-Flop 156 des Sequenzers 15B auf Grund des Vorhandenseins des Schreibsignals W nicht betrie ben wird.

Als Nächstes veranlasst in Schritt 604 der Tester 2', dass das Modussignal MDA im "Lesemodus" ist und veranlasst gleichzeitig, dass das Modussignal MDB im "Lesemodus" ist. Daraufhin betreibt der ModusDecoder 157 des Sequenzers 15A den Lese-Schaltkreis 13A, und der ModusDecoder 157 des Sequenzers 15B betreibt den Lese-Schaltkreis 13B. Daraufhin vergleicht der Komparator 153 des Sequenzers 15B die vom Flash-EEPROM 11A gelesenen Wortdaten mit den vom Flash-EEPROM 11B gelesenen Wortdaten. In diesem Fall erzeugt auch die serielle Schnittstelle 16B nach Empfang eines Wortdatums von der seriellen Schnittstelle 16A ein Unterbre chungssignal INT, um die Adresse ADD des Adressgenerators 151 des Sequenzers 16B aufzuwerten. Daher wird jedes Wortdatum des Flash-EEPROMs 11A, das eine Adresse besitzt, mit dem der selben Adresse des Flash-EEPROMs 11B verglichen. Zudem wird das Flip- Flop 156 des Sequenzers 15B auf Grund des Nichtvorhandenseins des Schreibesignals W betrieben.

Wenn die Daten einer Adresse des Flash-EEPROMs 11A sich von den Daten der selben Adresse des Flash-EEPROMs 11B unterscheiden, wird das Ausgangssignal des Komparators 153 des Sequenzers 15B auf "0" gebracht (niederer Pegel), so dass der Ausgang Q des Flip-Flops 156 des Sequenzers 15B auf "0" gebracht wird (ERA = "0"). Ist einmal der Ausgang Q des Flip-Flops 156 des Se quenzers 15B auf "0" (niederer Pegel), wird der Ausgang Q des Flip-Flops 156 des Sequenzers 15B nie verändert, da der UND- Schaltkreis 154 durch den Ausgang Q des Flip-Flops 156 des Se quenzers 15B arbeitsunfähig wird.

Als Nächstes liest in Schritt 605 der Tester 2' die Daten des Fehlersignals ERB, um festzustellen, ob das Flash-EEPROM 11B normal arbeitet oder nicht.

So wird das Ablaufdiagramm von Fig. 6 durch Schritt 606 vervoll ständigt.

Gemäß der ersten Ausführungsform, die in den Fig. 2, 3, 4, 5 und 6 dargestellt ist, wird der Inhalt des Flash-EEPROMs 11B oder 11A durch die Modussignale MDA und MDB, die vom Tester 2' erzeugt werden, zu dem Flash-EEPROM 11A oder 11B bewegt. Da der Ein-Chip-Mikrocomputer 1A oder 1B den Inhalt des Flash-EEPROMs 11A und 11B zu dem Ein-Chip-Mikrocomputer 1B oder 1A wiederher stellen kann, kann daher der Ein-Chip-Mikrocomputer 1A oder 1B das Testprogramm wiederherstellen, auch dann, wenn deren Flash- EEPROM gelöscht wurde. So können das Flash-EEPROM 11A (11B), der Schreib-Schaltkreis 12A (12B), der Lese-Schaltkreis 13A (13B) und der Lösch-Schaltkreis 14A (14B) zusätzlich zu dem logischen Schaltkreis aktiviert werden, anders ausgedrückt können alle Schaltkreise in dem Ein-Chip-Mikrocomputer 1A (1B) aktiviert werden. Daher wird die Belastung in einem dynamischen Einbrenn- Test gleichmäßig an alle Elemente des Ein-Chip-Mikrocomputers 1A (1B) angelegt, und so wird die Leistung des dynamischen Ein brenn-Tests gesteigert.

Zusätzlich kann der Tester 2' vereinfacht werden, da eine Funk tion für das Bewegen des Inhalts des Flash-EEPROMs des einen Ein-Chip-Mikrocomputers zu dem Flash-EEPROM des anderen Ein- Chip-Mikrocomputers im Ein-Chip-Mikrocomputer an sich vorgesehen ist.

Es sei darauf hingewiesen, dass es für den LSI-Tester 2 aus Fig. 1 schwierig war, Einbrenn-Testdaten vom LSI-Tester 2 in das Flash-EEPROM zu schreiben. Wenn der LSI-Tester zwangsläufig Ein brenn-Testdaten in das Flash-EEPROM geschrieben hätte, hätte die Größe des LSI-Testers zugenommen.

In Fig. 2 sind nur zwei Ein-Chip-Mikrocomputer an den Tester 2 angeschlossen, es kann jedoch eine große Anzahl an Ein-Chip-Mi krocomputern, d. h. 1000 Ein-Chip-Mikrocomputer, an den Tester 2' angeschlossen werden, die dabei eine Vielzahl von dynamischen Einbrenn-Testvorgängen gleichzeitig ausführen.

In den Fig. 2 und 3 können die Sequenzer 15A und 15B von der CPU (Zentraleinheit) und Firmware gebildet sein. Die seriellen Schnittstellen 16A und 16B können außerdem durch parallele Schnittstellen ersetzt werden.

In Fig. 7, die eine zweite Ausführungsform des erfindungsgemäßen dynamischen Einbrenn-Testsystems darstellt, unterliegen vier Ein-Chip-Mikrocomputer 1A, 1B, 1C und 1D, die die selbe Anord nung aufweisen, einem dynamischen Einbrenn-Test durch einen Tes ter 2'. Die Ein-Chip-Mikrocomputer 1A, 1B, 1C und 1D sind ring förmig miteinander verbunden. Das heißt, ein Ausgangsport des Ein-Chip-Mikrocomputers 1A ist an einen Eingangsport des Ein- Chip-Mikrocomputers 1B angeschlossen. Ein Ausgangsport des Ein- Chip-Mikrocomputers 1B ist außerdem an einen Eingangsport des Ein-Chip-Mikrocomputers 1C angeschlossen. Des Weiteren ist ein Ausgangsport des Ein-Chip-Mikrocomputers 1C an einen Eingang sport des Ein-Chip-Mikrocomputers 1D angeschlossen. Zusätzlich ist ein Ausgangsport des Ein-Chip-Mikrocomputers 1D an einen Eingangsport des Ein-Chip-Mikrocomputers 1A angeschlossen.

In Fig. 7 sei darauf hingewiesen, dass VA, VB, VC und VD die Verifikations-Modussignale bezeichnen, Die Ein-Chip-Mikrocomputer 1A, 1B, 1C und 1D haben die selbe Anordnung wie die aus Fig. 2, außer dass ein ODER-Schaltkreis 158, ein UND-Schaltkreis 159, ein ODER-Schaltkreis 160, ein UND- Schaltkreis 161 und ein Selektor 162 zu dem Sequenzer 15A hinzu gefügt sind, wie es in Fig. 8 dargestellt ist. In Fig. 8 wird auch der UND-Schaltkreis 155 durch ein Verifikationssignal wie zum Beispiel VA gesteuert, und nicht durch das Schreibsignal W.

Der Selektor 162 selektiert in einem Nicht-Verifikationsmodus (VA = "0") seinen oberen Eingang, d. h. den ODER-Schaltkreis 158. Andererseits selektiert der Selektor 162 in einem Verifikations modus (VA = "1") seinen unteren Eingang, d. h. den UND-Schaltkreis 159, den ODER-Schaltkreis 160 und den UND-Schaltkreis 161.

Die Arbeitsweise das dynamischen Einbrenn-Testsystems aus Fig. 7 wird im Folgenden mit Bezug auf die Fig. 4, 5 und 9 erklärt.

Als erstes werden in Schritt 901 die Ein-Chip-Mikrocomputer 1A, 1B, 1C und 1D initialisiert. Das heißt, ein Flash-Löschvorgang wird auf jedem der Flash-EEPROMs durch die entsprechenden Lösch- Schaltkreise durchgeführt. Dann wird das selbe Testprogramm in den EEPROMs gespeichert.

Als Nächstes sind in Schritt 902 die Ein-Chip-Mikrocomputer 1A, 1B, 1C und 1D in einem Hochtemperaturzustandsbehälter auf einer Testplatte montiert. Es sei darauf hingewiesen, dass die Test platte elektrisch an den Tester 2' angeschlossen ist. Das Flip- Flop 136 jedes der Sequenzer wird ebenso initialisiert, indem ihm ein Einstellsignal ST zugeführt wird.

Als Nächstes wird in Schritt 903 eine Verifikation des Flash- EEPROMs des Ein-Chip-Mikrocomputers 1A durchgeführt. Dies wird später erklärt.

Als Nächstes wird in Schritt 904 eine Verifikation des Flash- EEPROMs des Ein-Chip-Mikrocomputers 1B durchgeführt. Dies wird später erklärt.

Als Nächstes wird in Schritt 905 eine Verifikation des Flash- EEPROMs des Ein-Chip-Mikrocomputers 1C durchgeführt. Dies wird später erklärt.

Als Nächstes wird in Schritt 906 eine Verifikation des Flash- EEPROMs des Ein-Chip-Mikrocomputers 1D durchgeführt. Dies wird später erklärt.

So wird das Ablaufdiagramm aus Fig. 9 durch Schritt 907 vervoll ständigt.

Schritt 903 aus Fig. 9 wird im Folgenden mit Bezug auf Fig. 10A erklärt.
Das heißt, im Ein-Chip-Mikrocomputer 1A ist:
MDA = "Lesemodus" und "Schreibmodus"
VA = "1" (Verifikationsmodus)
Auch in den Ein-Chip-Mikrocomputern 1B und 1C ist:
MDB = MDC = "Lesemodus"
VB = VC = "D" (Nicht-Verifikationsmodus)
Des Weiteren ist im Ein-Chip-Mikrocomputer 1D:
MDD = "Lesemodus"
VB = "1" (Verifikationsmodus)

Folglich vergleicht in dem Ein-Chip-Mikrocomputer 1A der Kom parator 153 dessen Daten mit den Ausgangsdaten des Ein-Chip-Mi krocomputers 1D und führt so eine Verifikation aus. Gleich zeitig werden die Ausgangsdaten des Ein-Chip-Mikrocomputers 1D im EEPROM des Ein-Chip-Mikrocomputers 1A gespeichert. In diesem Fall selektiert der Selektor 162 seinen unteren Eingang und überträgt "0" (niederer Pegel) an den Ein-Chip-Mikrocomputer 1B, da der UND-Schaltkreis 161 immer durch das Schreibsignal W deak tiviert wird.

In dem Ein-Chip-Mikrocomputer 1B selektiert der Selektor 162 seinen oberen Eingang. Daher führt der ODER-Schaltkreis 158 eine logische ODER-Verknüpfung mit den Daten des Ein-Chip-Mikrocompu ters 1B und den Ausgangsdaten des Ein-Chip-Mikrocomputers 1A aus, so dass das Ergebnis der logischen ODER-Verknüpfung an den Ein-Chip-Mikrocomputer 1C übertragen wird. In diesem Falle sind, da die Ausgangsdaten des Ein-Chip-Mikrocomputers 1A alle "0" sind, die Ausgangsdaten des Ein-Chip-Mikrocomputers 1B die sel ben, wie die des EEPROMs des Ein-Chip-Mikrocomputers 1B.

In dem Ein-Chip-Mikrocomputer 1C selektiert der Selektor 162 seinen oberen Eingang. Daher führt der ODER-Schaltkreis 158 eine logische ODER-Verknüpfung mit den Daten des Ein-Chip-Mikrocompu ters 1C und den Ausgangsdaten des Ein-Chip-Mikrocomputers 1B aus, so dass das Ergebnis der logischen ODER-Verknüpfung an den Ein-Chip-Mikrocomputer 1D übertragen wird. In diesem Falle wird, falls einige Zellen des EEPROMs des Ein-Chip-Mikrocomputers 1B in diesem dynamischen Einbrenn-Test kaputt gehen, "0" in den Zellen entartet. Auch in diesem Falle sind die Ausgangsdaten des Ein-Chip-Mikrocomputers 1C nicht von den kaputten Zellen des EE- PROMs des Ein-Chip-Mikrocomputers 1B betroffen, solange nicht das EEPROM des Ein-Chip-Mikrocomputers 1C kaputt ist. Im Ge genteil, sogar wenn das EEPROM des Ein-Chip-Mikrocomputers 1C kaputt ist, sind die Ausgangsdaten des Ein-Chip-Mikrocomputers 1C nicht von den kaputten Zellen des EEPROMs des Ein-Chip-Mikro computers 1C betroffen, solange nicht das EEPROM des Ein-Chip- Mikrocomputers 1B kaputt ist. Anders ausgedrückt sind die Aus gangsdaten des Ein-Chip-Mikrocomputers 1C nicht betroffen, so lange nicht beide EEPROMs der Ein-Chip-Mikrocomputer 1B und 1C kaputt sind.

Im Ein-Chip-Mikrocomputer 1D vergleicht der Komparator 153 des sen Daten mit den Ausgangsdaten des Ein-Chip-Mikrocomputers 1C, und führt so eine Verifikation durch. Wenn die Daten des EEPROMs des Ein-Chip-Mikrocomputers 1D nicht mit den Ausgangsdaten des Ein-Chip-Mikrocomputers 1C übereinstimmen, wird daraufhin das Ausgangssignal des Komparators 153 auf "0" gebracht, so dass das Ausgangssignal des UND-Schaltkreises 159 auf "0" gebracht wird. Da der Selektor 162 seinen unteren Eingang selektiert, gehen da her die Ausgangsdaten des Ein-Chip-Mikrocomputers 1C durch den ODER-Schaltkreis 160 und den UND-Schaltkreis 161 zum Ein-Chip- Mikrocomputer 1A. Es sei darauf hingewiesen, dass, wie oben er klärt, die Fehlerwahrscheinlichkeit der Ausgangsdaten des Ein- Chip-Mikrocomputers 1C sehr gering ist.

Dann liest der Tester 2' das Fehlersignal ERD, um festzustellen, ob die Daten des EEPROMs des Ein-Chip-Mikrocomputers 1D normal sind oder nicht. Nur wenn das Fehlersignal ERD einen Fehler an zeigt veranlasst der Tester 2', dass das Modussignal MDD im "Lö schmodus" ist, um "0" in alle Zellen des EEPROMs des Ein-Chip- Mikrocomputers 1D zu schreiben und so zu vermeiden, dass sich die Defekte des Ein-Chip-Mikrocomputers 1D in den anderen Ein- Chip-Mikrocomputer 1D ausbreiten.

Schließlich liest der Tester 2' das Fehlersignal ERA, um fest zustellen, ob das EEPROM des Ein-Chip-Mikrocomputers 1A normal arbeitet.

Schritt 904 aus Fig. 9 wird im Folgenden mit Bezug auf Fig. 10B erklärt. Es sei darauf hingewiesen, dass alle Flip-Flops 156 ge setzt werden, indem ihnen ein Einstellsignal ST im Vorhinein zu geführt wird.
Das heißt, im Ein-Chip-Mikrocomputer 1B ist:
MDB = "Lesemodus" und "Schreibmodus"
VB = "1" (Verifikationsmodus)
Auch in den Ein-Chip-Mikrocomputern 1C und 1D ist:
MDC = MDD = "Lesemodus"
VC = VD = "0" (Nicht-Verifikationsmodus)
Des Weiteren ist im Ein-Chip-Mikrocomputer 1A:
MDA = "Lesemodus"
VA = "1" (Verifikationsmodus)

Daraufhin liest im Ein-Chip-Mikrocomputer 1B, wie in Schritt 903, der Tester 2' das Fehlersignal ERB, um zu bestimmen, ob das EEPROM des Ein-Chip-Mikrocomputers 1B normal arbeitet oder nicht.

Schritt 905 aus Fig. 9 wird im Folgenden mit Bezug auf Fig. 10C erklärt. Es sei darauf hingewiesen, dass alle Flip-Flops 156 ge setzt werden, indem ihnen ein Einstellsignal ST im Vorhinein zu geführt wird.
Das heißt, im Ein-Chip-Mikrocomputer 1C ist:
MDC = "Lesemodus" und "Schreibmodus"
VC = "1" (Verifikationsmodus)
Auch in den Ein-Chip-Mikrocomputern 1D und 1A ist:
MDD = MDA = "Lesemodus"
VD = VA = "0" (Nicht-Verifikationsmodus)
Des Weiteren ist im Ein-Chip-Mikrocomputer 1B:
MDB = "Lesemodus"
VB = "1" (Verifikationsmodus)

Daraufhin liest im Ein-Chip-Mikrocomputer 1C, wie in Schritt 903, der Tester 2' das Fehlersignal ERC, um zu bestimmen, ob das EEPROM des Ein-Chip-Mikrocomputers 1C normal arbeitet oder nicht.

Schritt 906 aus Fig. 9 wird im Folgenden mit Bezug auf Fig. 10D erklärt. Es sei darauf hingewiesen, dass alle Flip-Flops 156 ge setzt werden, indem ihnen ein Einstellsignal ST im Vorhinein zu geführt wird.
Das heißt, im Ein-Chip-Mikrocomputer 1D ist:
MDD = "Lesemodus" und "Schreibmodus"
VD = "1" (Verifikationsmodus)
Auch in den Ein-Chip-Mikrocomputern 1A und 1B ist:
MDA = MDB = "Lesemodus"
VA = VB = "0" (Nicht-Verifikationsmodus)
Des Weiteren ist im Ein-Chip-Mikrocomputer 1C:
MDC = "Lesemodus"
VC = "1" (Verifikationsmodus)

Daraufhin liest im Ein-Chip-Mikrocomputer 1D, wie in Schritt 903, der Tester 2' das Fehlersignal ERD, um zu bestimmen, ob das EEPROM des Ein-Chip-Mikrocomputers 1D normal arbeitet oder nicht.

In der zweiten Ausführungsform, die in den Fig. 9, 10A, 10B, 10C und 10D dargestellt ist, können, auch wenn einer der Ein- Chip-Mikrocomputer 1A, 1B, 1C und 1D bei einem dynamischen Ein brenn-Test kaputt geht, die anderen Ein-Chip-Mikrocomputer unter einem dynamischen Einbrenn-Test sein, und so bestimmen, ob die EEPROMs der anderen Ein-Chip-Mikrocomputer normal arbeiten oder nicht.

Obwohl die Anzahl der Ein-Chip-Mikrocomputer, die ringförmig miteinander verbunden sind, 4 beträgt, kann die Anzahl der Ein- Chip-Mikrocomputer in der zweiten Ausführungsform 3 oder mehr als 4 betragen.

Da ein Tester weder den nichtflüchtigen Halbleiterspeicher- Baueelementen jedes Ein-Chip-Mikrocomputers Testprogramme zu führen muss, noch die nichtflüchtigen Halbleiterspeicher-Bauele mente jedes Ein-Chip-Mikrocomputers direkt steuern muss, kann erfindungsgemäß, wie es oben bereits erklärt wurde, die Größe des nichtflüchtigen Halbleiterspeicher-Bauelements jedes Ein- Chip-Mikrocomputers verringert werden, und der dynamische Ein brenn-Sichtungseffekt kann gesteigert werden, während der Tester vereinfacht wird.

Claims

1. Ein-Chip-Mikrocomputer, der Folgendes aufweist:
ein nichtflüchtiges Halbleiterspeicher-Bauelement (11A, 11B);
Schreib-, Lese- und Lösch-Schaltkreise (12A, 12B, 13A, 13B, 14A, 14B), die an das nichtflüchtige Halbleiterspeicher-Bauelement zum Durchführen eines Schreibvorgangs, eines Lesevorgangs bzw. eines Löschvorgangs auf das nichtflüchtige Halbleiterspeicher- Bauelement angeschlossen sind;
eine Schnittstelle (16A, 16B);
einen Sequenzer (15A, 15B), der zwischen die Schreib-, Lese- und Löschschaltkreise und die Schnittstelle geschaltet ist, zum Emp fangen erster Daten über die Schnittstelle von außen, um diese ersten Daten in das nichtflüchtige Halbleiterspeicher-Bauelement zu schreiben, Lesen der ersten Daten von dem nichtflüchtigen Halbleiterspeicher-Bauelement, um die ersten Daten mit über die Schnittstelle von außerhalb gelesenen zweiten Daten zu verglei chen, und so eine Verifikation des nichtflüchtigen Halbleiter speicher-Bauelements durchzuführen, und Lesen dritter Daten von dem nichtflüchtigen Halbleiterspeicher-Bauelement und Übertragen dieser Daten über die Schnittstelle nach außen.

2. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch gekennzeich net, dass ein Testprogramm in das nichtflüchtige Halbleiterspei cher-Bauelement geschrieben wird, um den Ein-Chip-Computer zu betreiben, indem das Testprogramm verwendet wird,
wobei der Sequenzer veranlasst, dass der Lösch-Schaltkreis einen Flash-Löschvorgang auf dem nichtflüchtigen Halbleiterspeicher- Bauelement ausführt, nachdem der Ein-Chip-Computer betrieben wird und bevor die ersten Daten in das nichtflüchtige Halblei terspeicher-Bauelement geschrieben werden.

3. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch gekennzeich net, dass der Sequenzer Folgendes aufweist:
einen Adressgenerator (151, 152), der zwischen der Schnittstelle und dem Schreib- und Lese-Schaltkreis angeschlossen ist, zum Empfangen eines Unterbrechungssignals (INT) von der Schnittstel le, um eine Adresse (ADD) zu erzeugen und die Adresse zu den Schreib- und Lese-Schaltkreisen zu übertragen; und
eine Fehlererfassungseinheit (153, 154, 155, 156), die an den Leseschaltkreis und die Schnittstelle angeschlossen ist, zum Vergleichen der ersten Daten mit den zweiten Daten, um ein Feh lersignal (ERA, ERB) zu erzeugen, wenn die ersten Daten nicht mit den zweiten Daten übereinstimmen.

4. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch gekennzeich net, dass der Sequenzer einen Modusdecoder (157) aufweist, der an die Schreib-, Lese- und Lösch-Schaltkreise angeschlossen ist, zum Empfangen eines Modussignals (MDA, MDBA) von außen, um die Schreib-, Lese- und Lösch-Schaltkreise zu betreiben.

5. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch gekennzeich net, dass der Sequenzer einen ODER-Schaltkreis (158) aufweist, der an den Lese-Schaltkreis und an die Schnittstelle angeschlos sen ist, zum Durchführen einer logischen ODER-Verknüpfung mit den ersten Daten, die von dem Lese-Schaltkreis gelesen werden, und mit den zweiten Daten, die von der Schnittstelle gelesen werden, um ein Ergebnis der logischen ODER-Verknüpfung über die Schnittstelle nach außen zu übertragen.

6. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch gekennzeich net, dass der Sequenzer einen logischen Schaltkreis (161) auf weist, der an den Schreib-Schaltkreis angeschlossen ist, zum Er zeugen eines logischen "0"-Signals, um dieses logische "0"-Sig nal über die Schnittstelle nach außen zu übertragen, wenn der Schreib- und der Lese-Schaltkreis betrieben werden.

7. Ein-Chip-Mikrocomputer nach Anspruch 3, dadurch gekennzeich net, dass der Sequenzer einen logischen Schaltkreis (159, 160) aufweist, der an den Lese-Schaltkreis, den Fehlererfassungs- Schaltkreis und die Schnittstelle angeschlossen ist, zum Durch führen einer ersten logischen ODER-Verknüpfung mit den ersten Daten, die von dem Lese-Schaltkreis gelesen werden, und auf den zweiten Daten, die von der Schnittstelle gelesen werden, um ein Ergebnis der ersten logischen ODER-Verknüpfung über die Schnitt stelle nach außen zu übertragen, wenn das Fehlersignal nicht er zeugt wird, und zum Durchführen einer zweiten logischen ODER- Verknüpfung mit einem logischen "0"-Signal und den zweiten Da ten, die von der Schnittstelle gelesen werden, um ein Ergebnis der zweiten logischen ODER-Verknüpfung nach außen zu übertragen,
wobei der Sequenzer veranlasst, dass der Lösch-Schaltkreis einen Flash-Löschvorgang auf dem Halbleiterspeicher-Bauelement durch führt, nachdem das Fehlersignal erzeugt wurde.

8. Ein-Chip-Mikrocomputer, der Folgendes aufweist:
ein nichtflüchtiges Halbleiterspeicher-Bauelement (11A, 11B);
Schreib-, Lese- und Lösch-Schaltkreise (12A, 12B, 13A, 13B, 14A, 14B), die an das nichtflüchtige Halbleiterspeicher-Bauelement angeschlossen sind, zum Durchführen eines Schreibvorgangs, eines Lesevorgangs bzw. eines Löschvorgangs auf dem nichtflüchtigen Halbleiterspeicher-Bauelement;
eine Schnittstelle (16A, 16B);
eine Sequenzereinrichtung zum Empfangen der ersten Daten über die Schnittstelle von außen, um diese ersten Daten in das nicht flüchtige Halbleiterspeicher-Bauelement zu schreiben, zum Lesen dieser ersten Daten von dem nichtflüchtigen Halbleiterspeicher- Bauelement, um die ersten Daten mit über die Schnittstelle von außerhalb gelesenen zweiten Daten zu vergleichen, und so eine Verifikation des nichtflüchtigen Halbleiterspeicher-Bauelements auszuführen, und zum Lesen der dritten Daten von dem nichtflüch tigen Halbleiterspeicher-Bauelement und Übertragen der dritten Daten über die Schnittstelle nach außen.

9. Ein-Chip-Mikrocomputer nach Anspruch 8, dadurch gekennzeich net, dass ein Testprogramm in das nichtflüchtige Halbleiterspei cher-Bauelement geschrieben wird, um den Ein-Chip-Mikrocomputer zu betreiben, indem das Testprogramm verwendet wird,
wobei die Sequenzereinrichtung veranlasst, dass der Lösch- Schaltkreis einen Flash-Löschvorgang auf dem nichtflüchtigen Halbleiterspeicher-Bauelement durchführt, nachdem der Ein-Chip- Mikrocomputer betrieben wurde und bevor die ersten Daten in das nichtflüchtige Halbleiterspeicher-Bauelement geschrieben werden.

10. Ein-Chip-Mikrocomputer nach Anspruch 8, dadurch gekennzeich net, dass die Sequenzereinrichtung Folgendes aufweist:
einen Adressgenerator zum Empfangen eines Unterbrechungssignals (INT) von der Schnittstelle, um eine Adresse (ADD) an die Schreib- und Lese-Schaltkreise zu übertragen; und
eine Fehlererfassungseinrichtung zum Vergleichen der ersten Da ten mit den zweiten Daten, um ein Fehlersignal (ERA, ERB) zu er zeugen, wenn die ersten Daten nicht mit den zweiten Daten über einstimmen.

11. Ein-Chip-Mikrocomputer nach Anspruch 8, dadurch gekennzeich net, dass die Sequenzereinrichtung eine Modus-Decodiereinrich tung zum Empfangen eines Modussignals (MDA, MDBA) von außen auf weist, um die Schreib-, Lese- und Lösch-Schaltkreise zu betrei ben.

12. Ein-Chip-Mikrocomputer nach Anspruch 8, dadurch gekennzeich net, dass die Sequenzereinrichtung eine logische ODER-Einrich tung zum Durchführen einer logischen ODER-Verknüpfung mit den ersten von dem ersten Lese-Schaltkreis gelesenen Daten und von der Schnittstelle gelesenen zweiten Daten aufweist, um ein Er gebnis der logischen ODER-Verknüpfung über die Schnittstelle nach außen zu übertragen.

13. Ein-Chip-Mikrocomputer nach Anspruch 8, dadurch gekennzeich net, dass die Sequenzereinrichtung eine logische Einrichtung zum Erzeugen eines logischen "0"-Signals aufweist, um das logische "0"-Signal über die Schnittstelle nach außen zu übertragen, wenn die Schreib- und Lese-Schaltkreise betrieben werden.

14. Ein-Chip-Mikrocomputer nach Anspruch 10, dadurch gekenn zeichnet, dass die Sequenzereinrichtung eine logische Einrich tung zum Durchführen einer ersten logischen ODER-Verknüpfung mit den ersten von dem Lese-Schaltkreis gelesenen Daten und den zweiten von der Schnittstelle gelesenen Daten aufweist, um ein Ergebnis der ersten logischen ODER-Verknüpfung über die Schnitt stelle nach außen zu übertragen, wenn das Fehlersignal nicht er zeugt wird, und zum Durchführen einer zweiten logischen ODER- Verknüpfung mit einem logischen "0"-Signal und den zweiten von der Schnittstelle gelesenen Daten, um ein Ergebnis der zweiten logischen ODER-Verknüpfung nach außen zu übertragen, wobei der Sequenzer veranlasst, dass der Lösch-Schaltkreis einen Flash-Löschvorgang auf dem Halbleiterspeicher-Bauelement aus führt, nachdem das Fehlersignal erzeugt wird.

15. Dynamisches Einbrenn-Testverfahren für zwei Ein-Chip-Mikro computer (1A, 1B), die je ein nichtflüchtiges Halbleiterspei cher-Bauelement (11A, 11B) aufweisen, das die folgenden Schritte umfasst:
Schreiben eines Testprogramms in die nichtflüchtigen Halbleiter speicher-Bauelemente der Ein-Chip-Mikrocomputer, um die Ein- Chip-Mikrocomputer zu betreiben, indem das Testprogramm verwen det wird;
Durchführen eines Flash-Löschvorgangs auf dem nichtflüchtigen Halbleiterspeicher-Bauelement, nachdem die Ein-Chip-Mikrocompu ter betrieben werden;
Bewegen eines ersten Inhalts des nichtflüchtigen Halbleiterspei cher-Bauelements des anderen Ein-Chip-Mikrocomputers zu dem nichtflüchtigen Halbleiterspeicher-Bauelement des einen Ein- Chip-Mikrocomputers, nachdem das nichtflüchtige Halbleiterspei cher-Bauelement eines der Ein-Chip-Mikrocomputer gelöscht wird; und
Vergleichen des ersten Inhalts des nichtflüchtigen Halbleiter speicher-Bauelements des einen Ein-Chip-Mikrocomputers mit einem zweiten Inhalt des nichtflüchtigen Halbleiterspeicher-Bauele ments des anderen Ein-Chip-Mikrocomputers, wodurch eine Verifi kation des nichtflüchtigen Halbleiterspeicher-Bauelements des einen Ein-Chip-Mikrocomputers ausgeführt wird.

16. Dynamisches Einbrenn-Testverfahren für mindestens einen er sten, zweiten und dritten Ein-Chip-Mikrocomputer (1A, 1B, 1C, 1D), die ringförmig miteinander verbunden sind und je ein nicht flüchtiges Halbleiterspeicher-Bauelement enthalten, das folgende Schritte aufweist:
Schreiben eines Testprogramms in die nichtflüchtigen Halbleiter speicher-Bauelemente des ersten, zweiten und dritten Ein-Chip- Mikrocomputers, um die ersten, zweiten und dritten Ein-Chip-Mi krocomputer zu betreiben, indem das Testprogramm verwendet wird;
Durchführen eines Flash-Löschvorgangs auf dem nichtflüchtigen Halbleiterspeicher-Bauelement des ersten Ein-Chip-Mikrocompu ters, nachdem der erste, zweite und dritte Ein-Chip-Mikrocompu ter betrieben werden;
Betreiben des ersten Ein-Chip-Mikrocomputers, um Daten von dem dritten Ein-Chip-Mikrocomputer zu empfangen, die Daten von dem dritten Ein-Chip-Mikrocomputer mit Daten des nichtflüchtigen Halbleiterspeicher-Bauelements zu vergleichen, und "0"-Daten an den zweiten Ein-Chip-Mikrocomputer zu übertragen;
Betreiben des zweiten Ein-Chip-Mikrocomputers, um Daten von dem ersten Ein-Chip-Mikrocomputer zu empfangen, eine logische ODER- Verknüpfung mit den Daten von dem ersten Ein-Chip-Mikrocomputer und den Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des zweiten Ein-Chip-Mikrocomputers durchzuführen, die aus der logischen ODER-Verknüpfung resultierenden Daten an den dritten Ein-Chip-Mikrocomputer zu übertragen; und
Betreiben des dritten Ein-Chip-Mikrocomputers, um die Daten von dem zweiten Ein-Chip-Mikrocomputer zu empfangen, eine logische ODER-Verknüpfung mit den Daten von dem zweiten Ein-Chip-Mikro computer und Daten des nichtflüchtigen Halbleiterspeicher-Bau elements des dritten Ein-Chip-Mikrocomputers durchzuführen, die aus der logischen ODER-Verknüpfung resultierenden Daten an den ersten Ein-Chip-Mikrocomputer zu übertragen, wenn der zweite Ein-Chip-Mikrocomputer mit den Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des dritten Ein-Chip-Mikrocompu ters übereinstimmt, und die Daten von dem zweiten Ein-Chip-Mi krocomputer an den ersten Ein-Chip-Mikrocomputer zu übertragen, wenn die Daten von dem zweiten Ein-Chip-Mikrocomputer nicht mit den Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des dritten Ein-Chip-Mikrocomputers übereinstimmen.

17. Verfahren nach Anspruch 16, das weiter das Durchführen eines Löschvorgangs auf dem nichtflüchtigen Halbleiterspeicher-Bauele ment des dritten Ein-Chip-Mikrocomputers aufweist, wenn die Da ten von dem zweiten Ein-Chip-Mikrocomputer nicht mit den Daten des nichtflüchtigen Halbleiterspeicher-Bauelements des dritten Ein-Chip-Mikrocomputers übereinstimmen.