-
Die
Erfindung bezieht sich auf einen Flash-Speicher mit geteilter Gate-Elektrode und auf ein
Verfahren zur Herstellung eines solchen Flash-Speichers.
-
Flash-Speicher
mit geteilter Gate-Elektrode sind in jüngerer Zeit als Datenspeicherelement
weit verbreitet.
1 zeigt in der Draufsicht eine
Struktur eines herkömmlichen
Flash-Speichers mit geteilter Gate-Elektrode, und die
2A bis
2J sowie
die
3A bis
3J veranschaulichen
in Querschnittsansichten längs
der Linie A-A' von
1 bzw.
längs der
Linie B-B' von
1 aufeinanderfolgende
Schritte eines zugehörigen,
herkömmlichen
Herstellungsverfahrens. Flash-Speicher dieser Art sind z. B. in
der Patentschrift
US
5 029 130 A und in dem Zeitschriftenaufsatz R. Mih, 0.18 μm Modular
Triple Self-aligned Embedded Split-gate Flash Memory, VLSI Technology,
2000, Digest of Technical Papers, 2000 Symposium, S. 120 offenbart.
-
Gemäß den 2A und 3A wird
zunächst
ein erster Oxidfilm 101 auf einem aktiven Bereich eines
Halbleitersubstrats 100 gebildet. Auf den ersten Oxidfilm 101 wird
eine erste leitfähige
Schicht 102 aufgebracht, wobei auf einem Feldbereich des Halbleitersubstrats 100 ein
Feldoxid film 103 gebildet wird, der bevorzugt aus polykristallinem
Silizium besteht und durch einen Prozess der lokalen Oxidation von
Silizium (LOCOS), einen Prozess der poly-gepufferten lokalen Oxidation
von Silizium (PBL) oder einen Prozess mit flacher Grabenisolation
(STI) erzeugt wird.
-
Im
Beispiel von 3A wird der Feldoxidfilm 103 durch
den STI-Prozess erzeugt. Genauer werden hierbei der erste Oxidfilm 101 und
die erste leitfähige
Schicht 102 nacheinander ganzflächig auf dem Halbleitersubstrat 100 abgeschieden,
wonach auf die erste leitfähige
Schicht 102 eine nicht gezeigte, erste Nitridschicht aufgebracht
wird. Der erste Oxidfilm 101, die erste leitfähige Schicht 102 und
die erste Nitridschicht werden durch einen Photolithographieprozess
strukturiert, um einen dem Feldbereich entsprechenden Teil des Halbleitersubstrats
freizulegen. Der freigelegte Teil des Halbleitersubstrats 100 wird
zur Bildung eines nicht gezeigten Grabens geätzt. Anschließend wird
auf die erste Nitridschicht mit dem Graben ein Oxidfilm aufgebracht,
und dann wird ein Prozess chemisch-mechanischen Polierens (CMP)
durchgeführt,
bis die erste Nitridschicht freigelegt ist, wonach der Oxidfilm
im Graben gefüllt
wird, um den Feldoxidfilm 103 zu bilden. Die auf der ersten leitfähigen Schicht 102 verbliebene
erste Nitridschicht wird entfernt. Nach Erzeugung des Feldoxidfilms 103 wird
auf der ersten leitfähigen
Schicht eine zweite Nitridschicht 104 abgeschieden und
strukturiert, um einen Teil der ersten leitfähigen Schicht 102 freizulegen.
-
Gemäß den 2B und 3B wird
dann ganzflächig
auf dem Halbleitersubstrat 100 ein zweiter Oxidfilm 105 gebildet,
der die zweite Nitridschicht 104 und die freiliegende Oberfläche der
ersten leitfähigen
Schicht 102 bedeckt. Vor der Bildung des zweiten Oxidfilms 105 wird
in nicht gezeigter Weise die erste leitfähige Schicht 102 unter
Verwendung der zweiten Nitridschicht 104 als Maske geätzt, oder
der freiliegende Teil der ersten leitfähigen Schicht 102 wird
durch einen Oxidationsprozess oxidiert, so dass der freiliegende
Teil der ersten leitfähigen
Schicht 102 eine geringere Dicke aufweist als der nicht
freiliegende Teil derselben.
-
Gemäß den 2C und 3C wird
dann der zweite Oxidfilm 105 zurückgeätzt, um einen Oxidabstandshalter 106 an
einer Seitenwand der zweiten Nitridschicht 104 zu erzeugen.
Unter Verwendung des Oxidabstandshalters 106 als Maske
werden die freiliegenden Bereiche des ersten Oxidfilms 101 und
der ersten leitfähigen
Schicht 102, die nicht mit dem Oxidabstandshalter 106 und
der zweiten Nitridschicht 104 bedeckt sind, geätzt, um
einen entsprechenden Teil des Halbleitersubstrats 100 freizulegen.
Unter Verwendung des Oxidabstandshalters 106 und der zweiten
Nitridschicht 104 als Maske werden in den freiliegenden
Teil des Halbleitersubstrats 100 Störstellen vom gegenüber demjenigen
des Halbleitersubstrats 100 umgekehrten Leitfähigkeitstyp
durch Ionenimplantation eingebracht, um einen Source-Übergangsbereich 107 zu
erzeugen.
-
In
diesem Stadium wird in nicht gezeigter Weise ein Seitenbereich der
ersten leitfähigen Schicht 102 freigelegt,
während
der erste Oxidfilm 101 und die erste leitfähige Schicht 102 unter
Verwendung des Abstandshalters 106 als Maske geätzt werden.
Um einen Kurzschluss zwischen dem freiliegenden Seitenbereich der
ersten leitfähigen
Schicht 102 und einer später zu bildenden Source-Leitung
zu verhindern, wird ein Oxidfilm ganzflächig auf das Halbleitersubstrat 100 durch
eine Technik der chemischen Gasphasenabscheidung (CVD) aufgebracht und
dann zurückgeätzt, um
schließlich
den Oxidabstandshalter 106 mit einer Struktur zu erzeugen,
welche die erste leitfähige
Schicht 102 umgibt, wie in 2C gezeigt.
Statt des CVD-Prozesses kann zur Bildung des Oxidfilms ein thermischer
Oxidationsprozess verwendet werden.
-
Anschließend wird
gemäß den 2D und 3D eine
zweite leitfähige
Schicht ganzflächig
auf das Halbleitersubstrat 100 aufgebracht und dann zurückgeätzt, um
die Source-Leitung 109 zu erzeugen, welche direkt den Source-Übergangsbereich 107 kontaktiert.
Hierbei ist die Source-Leitung 109 von der
ersten leitfähigen
Schicht 102 durch den Oxidabstandshalter 106 isoliert.
-
Gemäß den 2E und 3E wird
die zweite Nitridschicht 104 selektiv z. B. unter Verwendung
von Phosphorsäure
entfernt, und dann werden der erste Oxidfilm 101 und die
erste leitfähige
Schicht 102 unter Verwendung des Oxidabstandshalters 106 als
Maske geätzt,
um eine erste Gate-Isolationsschicht 110 und eine floatende,
d. h. potentialmäßig schwebende
Gate-Elektrode 111 zu bilden.
-
Gemäß den 2F und 3F werden nacheinander
ein dritter Oxidfilm 113 und eine dritte leitfähige Schicht 114 ganzflächig auf
das Halbleitersubstrat 100 aufgebracht. Vorzugsweise besteht
die dritte leitfähige
Schicht 114 aus polykristallinem Silizium.
-
Anschließend werden
gemäß den 2G und 3G der
dritte Oxidfilm und 113 und die dritte leitfähige Schicht 114 gleichzeitig
zurückgeätzt, um eine
zweite Gate-Isolationsschicht 115 und eine Wortleitung 116 an
einer Seitenwand des Oxidabstandshalters 106 zu bilden.
-
Daraufhin
werden gemäß den 2H und 3H ein
vierter Oxidfilm und eine dritte Nitridschicht ganzflächig auf
das Halbleitersubstrat 100 aufgebracht und dann zurückgeätzt, um
eine Pufferschicht 117 und einen Abstandshalter 118 an
einer Seitenwand der Wortleitung 116 zu erzeugen und einen
Teil des Halbleitersubstrats 100 freizulegen, der einem
später
zu erzeugenden Drain-Übergangsbereich
entspricht. Vorzugsweise besteht der Abstandshalter 118 aus
Nitrid.
-
Gemäß den 2I und 3I werden
in den freiliegenden Teil des Halbleitersubstrats 100 Störstellen
desselben Leitfähigkeitstyps
wie derjenige des Source-Übergangsbereichs
durch Ionenimplantation eingebracht, wobei eine nicht gezeigte Ionenimplantationsmaske
verwendet wird, um den Drain-Übergangsbereich 119 zu
bilden.
-
Anschließend werden,
wie in den 2J und 3J gezeigt,
Silicidschichtbereiche 120 auf der Source-Leitung 109,
dem Drain-Übergangsbereich 119 und
der Wortleitung 116 durch einen Silicidbildungsprozess
gebildet. Ein Zwischenschichtisolator 121 wird ganzflächig auf
dem Halbleitersubstrat 100 gebildet, und ein Kontaktloch 122 wird
zur Freilegung des Drain-Bereichs 119 erzeugt. Der Zwischenschichtisolator 121 beinhaltet
das über
einem Teil des Drain-Übergangsbereichs 119 erzeugte
Kontaktloch 122. Schließlich wird auf dem Zwischenschichtisolator 121 eine
Metallleitung 123 gebildet, um den Drain-Übergangsbereich 119 über das
Kontaktloch 122 zu kontaktieren. Dies vervollständigt den
herkömmlichen
Flash-Speicher mit geteilter Gate-Elektrode.
-
In
den 4A und 4B sind
anhand von Querschnittsansichten ähnlich derjenigen der 2I ein
Programmierbetrieb und ein Löschbetrieb
dieses herkömmlichen
Flash-Speichers mit geteilter Gate-Elektrode illustriert, auf die
nachstehend genauer eingegangen wird. Wie in 4A dargestellt, wird
für den
Programmierbetrieb des herkömmlichen Flash-Speichers mit geteilter
Gate-Elektrode eine hohe Spannung VDD an den Source-Übergangsbereich 107 über die
Source-Leitung 109 angelegt, und an den Drain-Übergangsbereich 119 wird
eine niedrige Spannung von 0 V angelegt. Vom Drain-Übergangsbereich 119 erzeugte
Elektronen bewegen sich in Richtung Source-Übergangsbereich 107 durch
einen Kanalbereich hindurch, der durch eine an die Wortleitung 116 angelegte
Schwellenspannung Vth schwach invertiert ist. Die sich in Richtung
Source-Übergangsbereich 107 bewegenden
Elektronen sind aufgrund einer Potentialdifferenz zwischen dem Drain-Übergangsbereich 119 und
der floatenden Gate-Elektrode 111 angeregt, in der durch
die hohe Spannung, welche an die Source-Leitung 109 angelegt
wird, eine kapa zitive Kopplung auftritt, wonach die Elektronen in
die floatende Gate-Elektrode
injiziert werden. Mit anderen Worten erfolgt der Programmiervorgang
durch eine Injektion heißer
Ladungsträger
in die floatende Gate-Elektrode 111.
-
Beim
Löschvorgang
des herkömmlichen Flash-Speichers
mit geteilter Gate-Elektrode wird gemäß 4B eine
hohe Spannung VDD an die Wortleitung 116 angelegt, während eine
niedrige Spannung von 0 V an den Source- und den Drain-Übergangsbereich 107, 119 angelegt
wird, so dass sich Elektronen in der floatenden Gate-Elektrode 111 anhäufen, was
ein Fowler-Nordheim(F-N)-Tunneln zur Wortleitung 116 verursacht
und folglich ein Löschen aus
der floatenden Gate-Elektrode 111.
-
Der
herkömmliche
Flash-Speicher mit geteilter Gate-Elektrode weist jedoch die Schwierigkeiten auf,
dass der Widerstand der Wortleitung 116 erhöht ist und
ein Kurzschluss zwischen der Wortleitung 116 und dem Drain-Übergangsbereich 119 auftreten kann.
Dies wird nachstehend unter Bezugnahme auf die Querschnittsansichten
der 5A bis 5D erläutert.
-
5A zeigt
zunächst
die Situation, dass die aus polykristallinem Silizium gebildete
dritte leitfähige Schicht
nach Abscheidung und Strukturierung überätzt ist, wodurch eine Wortleitung 116a mit
geneigter Seitenwand und erniedrigter Höhe gebildet wird. Dadurch entsteht
das Problem, dass sich der Querschnitt der Wortleitung 116a verringert
und somit der Widerstand der Wortleitung ansteigt.
-
Mit
niedriger werdender Höhe
der Wortleitung 116a wird außerdem, wenn eine Nitridschicht 118a abgeschieden
und dann zurückgeätzt wird,
wie in 5B veranschaulicht, ein Abstandshalter 118b an
einer Seitenfläche
der Wortleitung 116a erzeugt, und es verbleiben außerdem Nitridreste 130 auf
der Wortleitung 116a, wie in 5C gezeigt.
Zudem ver ringert sich die Flächenausdehnung
des Abstandshalters 118b, der an der Seitenfläche der
Wortleitung 116a gebildet wird.
-
Wenn
folglich, wie in 5D gezeigt, die Silicidschichten 120 auf
der Wortleitung 116a und dem Drain-Übergangsbereich 119 durch
den Silicidbildungsprozess erzeugt werden, kann es sein, dass der
Nitridabstandshalter 118b die Wortleitung 116a nicht
ausreichend vom Drain-Übergangsbereich 119 isoliert,
wodurch ein Kurzschluss zwischen der Wortleitung 116a und
dem Drain-Übergangsbereich 119 auftreten
kann.
-
Außerdem reduziert
sich aufgrund der auf der Wortleitung 116a verbleibenden
Nitridreste 130 die Flächenausdehnung
der auf der Wortleitung 116a gebildeten Silicidschicht 120,
wodurch sich der Widerstand der Wortleitung 116a erhöht.
-
Die
Patentschrift
US 5 796
139 A offenbart einen Flash-Speicher mit geteilter Gate-Elektrode, der
eine auf einem Halbleitersubstrat gebildete erste Gate-Isolationsschicht,
eine auf dieser gebildete, floatende Gate-Elektrode, einen auf einem vorgegebenen
Abschnitt des Halbleitersubstrats zwischen zwei benachbarten Teilen
der floatenden Gate-Elektrode gebildeten ersten Übergangsbereich von einem zu
demjenigen des Halbleitersubstrats umgekehrten Leitfähigkeitstyp,
eine auf einem vorgegebenen Abschnitt des Halbleitersubstrats gebildete
zweite Gate-Isolationsschicht,
eine auf dieser gebildete Wortleitung mit einer vertikalen Seitenwand,
einen an der vertikalen Seitenwand der Wortleitung gebildeten Abstandshalter
und einen in einem zum Abstandshalter benachbarten Abschnitt des
Halbleitersubstrats gebildeten zweiten Übergangsbereich vom selben
Leitfähigkeitstyp
wie der erste Übergangsbereich umfasst.
-
-
In
der Patentschrift
US
4 851 365 A ist ein Verfahren zur Herstellung einer Speicherzelle
eines nichtflüchtigen
Halbleiterspeicherbauelements beschrieben, bei dem unter anderem
Schritte zum Bilden einer Gate-Isolationsschicht
auf einem Halbleitersubstrat, einer floatenden Gate-Elektrode auf der Gate-Isolationsschicht
und eines ersten Übergangsbereichs
eines zu demjenigen des Halbleitersubstrats umgekehrten Leitfähigkeitstyps
auf einem vorgegebenen Abschnitt des Halbleitersubstrats zwischen benachbarten
Teilen der floatenden Gate-Elektrode vorgesehen sind.
-
Der
Erfindung liegt als technisches Problem die Bereitstellung eines
Flash-Speichers mit geteilter Gate-Elektrode der eingangs genannten
Art und eines zugehörigen
Herstellungsverfahrens zugrunde, bei denen sich ein vergleichsweise
geringer Wortleitungswiderstand erzielen lässt und die Gefahr eines Kurzschlusses
zwischen einem Drain-Übergangsbereich
und einer Wortleitung relativ gering ist.
-
Die
Erfindung löst
dieses Problem durch die Bereitstellung eines Flash-Speichers mit den
Merkmalen des Anspruchs 1 sowie eines zugehörigen Herstellungsverfahrens
mit den Merkmalen des Anspruchs 10 oder 12.
-
Beim
erfindungsgemäßen Flash-Speicher mit
geteilter Gate-Elektrode besitzt die Wortleitung eine vertikale
Seitenwand und eine gleichmäßige Breite,
so dass ein Widerstandsanstieg der Wortleitung bedingt durch eine
Verringerung der Flächenausdehnung
der Wortleitung verhindert werden kann. Außerdem verbleibt kein Nitridschichtrest
auf der Wortlei tung, da der Nitridabstandshalter lediglich an einer
Seitenwand der Wortleitung gebildet wird. Zudem kann ein Kurzschluss
zwischen dem Drain-Übergangsbereich
und der Wortleitung durch den Nitridabstandshalter verhindert werden.
-
Vorteilhafte
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
-
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben erläuterte,
herkömmliche
Ausführungsbeispiel
sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 eine
Draufsicht auf die Struktur eines herkömmlichen Flash-Speichers mit geteilter Gate-Elektrode,
-
2A bis 2J Querschnittsansichten entlang
der Linie A-A' von 1 in
aufeinanderfolgenden Herstellungsstufen des herkömmlichen Flash-Speichers,
-
3A bis 3J Querschnittsansichten längs der
Linie B-B' von 1 in
aufeinanderfolgenden Herstellungsstufen des herkömmlichen Flash-Speichers entsprechend
den 2A bis 2J,
-
4A eine
Querschnittansicht des herkömmlichen
Flash-Speichers mit geteilter Gate-Elektrode im Fall eines Programmiervorgangs,
-
4B eine
Querschnittansicht des herkömmlichen
Flash-Speichers mit geteilter Gate-Elektrode im Fall eines Löschvorgangs,
-
5A bis 5D Querschnittansichten des
herkömmlichen
Flash-Speichers
mit geteilter Gate-Elektrode in aufeinanderfolgenden Herstellungsstufen
zur Veranschaulichung bestehender Schwierigkeiten dieses Speichers,
-
6A bis 6O und 7A bis 7O Querschnittansichten
entlang der Linie A-A' von 1 bzw.
B-B' von 1 für den Fall
eines ersten erfindungsgemäßen Flash-Speichers
mit geteilter Gate-Elektrode in aufeinanderfolgenden Herstellungsstufen
und
-
8A bis 8O und 9A bis 9O Querschnittansichten
entsprechend den 6A bis 6O bzw. 7A bis 7O für einen
zweiten erfindungsgemäßen Flash-Speicher
mit geteilter Gate-Elektrode in aufeinanderfolgenden Herstellungsstufen.
-
Die 6A bis 6O und 7A bis 7O veranschaulichen
in Querschnittansichten ein Verfahren zur Herstellung eines Flash-Speichers mit
geteilter Gate-Elektrode gemäß einer
ersten erfindungsgemäßen Realisierung,
wobei der Flash-Speicher in der Draufsicht der Struktur gemäß 1 entspricht
und die 6A bis 6O Querschnittansichten
längs der
Linie A-A' von 1 und die 7A bis 7O Querschnittansichten
längs der
Linie B-B' von 1 darstellen.
Dabei entspricht das Verfahren der 6A bis 6E bzw. 7A bis 7E demjenigen,
wie es oben zu den 2A bis 2E bzw. 3A bis 3E erläutert ist.
-
Zunächst wird,
wie in den 6A und 7A gezeigt,
ein erster Oxidfilm 201 auf einem aktiven Bereich eines
Halbleitersubstrats 200 gebildet. Auf dem ersten Oxidfilm 201 wird
eine erste leitfähige Schicht 202 gebildet,
wobei ein Feldoxidfilm 203 auf einem Feldbereich des Halbleitersubstrats 200 erzeugt
wird, der vorzugsweise aus polykristallinem Silizium besteht. Der
Feldoxidfilm 203 kann durch einen LOGOS-Prozess, einen
PBL-Prozess oder einen STI-Prozess erzeugt werden, wobei er im Beispiel der 6A durch
den STI-Prozess gebildet wird.
-
Auf
der ersten leitfähigen
Schicht 202 wird eine nicht gezeigte, erste Nitridschicht
abgeschieden. Der erste Oxidfilm 201, die erste leitfähige Schicht 202 und
die erste Nitridschicht werden durch einen photolithographischen
Prozess strukturiert, um einen dem Feldbereich entsprechenden Teil
des Halbleitersubstrats freizulegen. Der freigelegte Teil des Halbleitersubstrats 200 wird
geätzt,
um einen nicht gezeigten Graben zu erzeugen. Danach wird auf dem
Graben und der ersten Nitridschicht ein Oxidfilm gebildet, wonach
ein CMP-Prozess durchgeführt
wird, bis die erste Nitridschicht freigelegt wird, und dann wird
der Oxidfilm im Graben gefüllt,
um den Feldoxidfilm 203 zu bilden. Die auf der ersten leitfähigen Schicht 202 verbleibende
erste Nitridschicht wird dann entfernt. Nach der Bildung des Feldoxidfilms 203 wird
auf der ersten leitfähigen
Schicht 202 eine zweite Nitridschicht 204 gebildet
und strukturiert, um einen Teil der ersten leitfähigen Schicht 202 freizulegen.
-
Gemäß den 6B und 7B wird
dann ein zweiter Oxidfilm 205 ganzflächig auf das Halbleitersubstrat 200 aufgebracht,
der die zweite Nitridschicht 204 und die freiliegende Oberfläche der
ersten leitfähigen
Schicht 202 bedeckt. Vor dem Aufbringen des zweiten Oxidfilms 205 wird
in nicht gezeigter Weise die erste leitfähige Schicht 202 unter
Verwendung der zweiten Nitridschicht 204 als Maske geätzt, oder
der freiliegende Teil der ersten leitfähigen Schicht 202 wird
durch einen Oxidationsprozess oxidiert, so dass der freiliegende
Teil der ersten leitfähigen
Schicht 202 eine geringere Dicke aufweist als der nicht
freiliegende Teil derselben.
-
Gemäß den 6C und 7C wird
der zweite Oxidfilm 205 zurückgeätzt, um einen Abstandshalter 206 an
der Seitenwand der zweiten Nitridschicht 204 zu erzeugen,
der aus Oxid besteht. Dann werden unter Verwendung des Abstandshalters 205 als
Maske die freiliegenden Teile des ersten Oxidfilms 201 und
der ersten leitfähigen
Schicht 202, die nicht vom Abstandshalter 206 und
der zweiten Nitridschicht 204 bedeckt sind, geätzt, um
einen entsprechenden Teil des Halbleitersubstrats 200 freizulegen.
Unter Verwendung des Abstandshalters 206 und der zweiten
Nitridschicht 204 als Maske werden in den freiliegenden
Teil des Halbleitersubstrats 200 Störstellen mit einem zu demjenigen
des Halbleitersubstrats 200 umgekehrten Leitfähigkeitstyp
durch Ionenimplantation eingebracht, um einen Source-Übergangsbereich 207 zu
bilden.
-
In
diesem Stadium wird in nicht gezeigter Weise ein Seitenbereich der
ersten leitfähigen Schicht 202 freigelegt,
während
der erste Oxidfilm 201 und die erste leitfähige Schicht 202 geätzt werden.
Um einen Kurzschluss zwischen dem freiliegenden Seitenbereich der
ersten leitfähigen
Schicht 202 und einer später zu bildenden Source-Leitung
zu verhindern, wird ein Oxidfilm ganzflächig auf dem Halbleitersubstrat 200 durch
eine CVD-Technik abgeschieden und dann zurückgeätzt, um schließlich den Abstandshalter 206 mit
einer Struktur zu erzeugen, welche die erste leitfähige Schicht 202 umgibt,
wie in 6C gezeigt. Statt des CVD-Prozesses kann zur Erzeugung
des Oxidfilms ein thermischer Oxidationsprozess verwendet werden.
-
Anschließend wird,
wie in den 6D und 7D gezeigt,
eine zweite leitfähige
Schicht ganzflächig
auf das Halbleitersubstrat 200 aufgebracht und zurückgeätzt, um
die Source-Leitung 209 zu erzeugen, welche direkt den Source-Übergangsbereich 207 kontaktiert.
Hierbei wird die Source-Leitung 209 durch den Oxidabstandshalter 206 von
der ersten leitfähigen
Schicht 202 isoliert.
-
Gemäß den 6E und 7E wird
die zweite Nitridschicht 204 selektiv z. B. unter Verwendung
von Phosphorsäure
entfernt, und dann werden der erste Oxidfilm 201 und die
erste leitfähige
Schicht 202 unter Ver wendung des Abstandshalters 206 als Maske
geätzt,
um eine erste Gate-Isolationsschicht 210 und eine floatende
Gate-Elektrode 211 zu bilden.
-
Dann
werden, wie in den 6F und 7F gezeigt,
ein dritter Oxidfilm 213 und eine dritte leitfähige Schicht 214 ganzflächig auf
dem Halbleitersubstrat 200 abgeschieden. Die dritte leitfähige Schicht 214 besteht
vorzugsweise aus polykristallinem Silizium. Der dritte Oxidfilm 213 wird
durch einen CVD-Prozess oder einen thermischen Oxidationsprozess
aufgebracht.
-
Anschließend wird,
wie in den 6G und 7G gezeigt,
eine zweite Nitridschicht 215 auf die dritte leitfähige Schicht 214 aufgebracht.
-
Dann
wird, wie in den 6H und 7H dargestellt,
ein Array-Substrat einschließlich
der dritten leitfähigen
Schicht 214 und der zweiten Nitridschicht 215 durch
einen CMP-Prozess abgetragen, bis die Source-Leitung 209 freiliegt, so dass
das Array-Substrat planarisiert ist. Hierbei kann statt der zweiten
Nitridschicht 215 eine SiON-Schicht auf die dritte leitfähige Schicht 214 aufgebracht
werden, bevor der CMP-Prozess durchgeführt wird.
-
Gemäß den 6I und 7I wird
ein Oxidationsprozess unter Verwendung einer Nitridschicht 215a,
die nach dem CMP-Prozess verbleibt, als Oxidationsmaske ausgeführt, um
einen freiliegenden Teil der Source-Leitung 209 und einen freiliegenden Teil
der dritten leitfähigen
Schicht 214a zu oxidieren und dadurch selektiv einen vierten
Oxidfilm 216 zu bilden.
-
Gemäß den 6J und 7J wird
die Nitridschicht 215a durch eine Nassätztechnik entfernt, um einen
Teil der darunterliegenden dritten leitfähigen Schicht 214a freizulegen.
-
Anschließend wird,
wie in den 6K und 7K veranschaulicht,
unter Verwendung des vierten Oxidfilms 216 als Maske die
dritte leitfähige Schicht 214a geätzt, um
eine Wortleitung 218 zu bilden. Die Wortleitung weist keine
schräge,
sondern eine vertikale Seitenwand und daher eine gleichmäßige Breite
auf.
-
Gemäß den 6L und 7L werden nacheinander
ein fünfter
Oxidfilm 220 und eine dritte Nitridschicht 221 aufgebracht
und dann zurückgeätzt, um
einen Nitridabstandshalter 223 an einer Seitenwand der
Wortleitung 218 zu erzeugen.
-
Gemäß den 6M und 7M wird
unter Verwendung einer nicht gezeigten Ionenimplantationsmaske eine
Ionenimplantation von Störstellen desselben
Leitfähigkeitstyps
wie derjenige des Source-Übergangsbereichs 207 in
den freiliegenden Teil des Halbleitersubstrats 200 durchgeführt, um
einen Drain-Übergangsbereich 224 zu
erzeugen.
-
Gemäß den 6N und 7N werden
Silicidschichtbereiche 226 auf der Source-Leitung 207, dem
Drain-Übergangsbereich 224 und
der Wortleitung 218 gebildet.
-
Gemäß den 6O und 7O wird
dann ganzflächig
auf das Halbleitersubstrat 200 ein Zwischenschichtisolator 227 aufgebracht,
der ein Kontaktloch 228 über einem Teil des Drain-Übergangsbereichs 224 beinhaltet.
Eine Metallschicht wird abgeschieden und strukturiert, um eine Metallleitung 229 zu
erzeugen, die den Drain-Übergangsbereich 224 über das
Kontaktloch 228 kontaktiert. Damit ist der Flash-Speicher
mit geteilter Gate-Elektrode gemäß einer
ersten vorteilhaften Realisierung der Erfindung fertiggestellt.
-
Dieser
Flash-Speicher mit geteilter Gate-Elektrode weist folgende Vorteile
auf. Da die Wortleitung im Unterschied zu derjenigen des herkömmlichen
Flash-Speichers mit geteilter Gate-Elektrode, wie er eingangs beschrieben
wurde, eine vertikale Seitenwand und eine gleichmäßige Breite
besitzt, wird eine Verringerung der Flächenabmessung der Wortleitung
verhindert, was eine Widerstandserhöhung der Wortleitung vermeidet.
Außerdem
kann die Nitridschicht 223 dadurch, dass die Wortleitung eine
vertikale Seitenwand aufweist, die Wortleitung 218 und
den Drain-Übergangsbereich 224 problemlos
in ausreichender Weise isolieren, wodurch ein Kurzschluss zwischen
der Wortleitung 218 und dem Drain-Übergangsbereich 224 verhindert
werden kann. Des weiteren lassen sich die Silicidschichtbereiche 226 mit
einer genügenden
Flächenausdehnung
realisieren, da die Nitridreste ausreichend entfernt werden, wodurch
der Wortleitungswiderstand reduziert werden kann.
-
In
den 8A bis 8O und 9A bis 9O sind
in entsprechenden Querschnittsansichten aufeinanderfolgende Verfahrensschritte
für die Herstellung
eines Flash-Speichers mit geteilter Gate-Elektrode gemäß einer
zweiten Realisierung der Erfindung veranschaulicht. Die Struktur
in der Draufsicht entspricht bei diesem Ausführungsbeispiel wiederum der
Struktur von 1, und die 8A bis 8O sind
Querschnittsansichten entlang der A-A' von 1, während die 9A bis 9O Querschnittsansichten
entlang der Linie B-B' von 1 darstellen.
-
Die
Verfahrensabfolge gemäß den 8A bis 8E und 9A bis 9E ist
gleich derjenigen zu den 6A bis 6E und 7A bis 7E und
bedürfen
daher keiner nochmaligen detaillierten Erläuterung. Gemäß den 8A bis 8E und 9A bis 9E wird
eine erste Gate-Isolationsschicht 310 auf einem Halbleitersubstrat 300 gebildet,
wobei die erste Gate-Isolationsschicht 310 aus einem ersten
Oxidfilm 201 erzeugt wird. Auf der ersten Gate-Isolationsschicht 310 wird die
floatende Gate-Elektrode 311 aus einer ersten leitfähigen Schicht 302 erzeugt,
die aus polykristallinem Silicium besteht. Auf der floatenden Gate-Elektrode 311 wird
ein Abstandshalter 306 aus einem zweiten Oxidfilm 305 gebildet.
Ein Source-Übergangs bereich 307 wird
auf einem Abschnitt des Halbleitersubstrats 300 zwischen
den floatenden Gate-Elektrodenteilen 311 erzeugt, und eine
Source-Leitung 309 wird auf dem Source-Übergangsbereich 307 gebildet.
-
Gemäß den 8F und 9F werden
ein dritter Oxidfilm 313 und eine zweite leitfähige Schicht 314 nacheinander
ganzflächig
auf dem Halbleitrsubstrat 300 aufgebracht, wobei der dritte
Oxidfilm 213 durch einen CVD-Prozess oder einen thermischen Oxidationsprozess
gebildet wird.
-
Gemäß den 8G und 9G wird
auf der zweiten leitfähigen
Schicht 314 eine Nitridschicht 315 abgeschieden.
-
Gemäß den 8H und 9H werden
die zweite leitfähige
Schicht 314 und die Nitridschicht 315 gleichzeitig
in einer vorgegebenen Dicke durch einen CMP-Prozess abgetragen,
um die zweite leitfähige
Schicht 314 freizulegen, so dass ein planarisiertes Array-Substrat
vorliegt.
-
Gemäß den 8I und 9I wird
unter Verwendung der nach dem CMP-Prozess verbleibenden Nitridschicht 315a als
Maske der freiliegende Teil der restlichen dritten leitfähigen Schicht 314a oxidiert,
um einen vierten Oxidfilm 316 zu bilden. Statt der Nitridschicht 315 kann
auf der dritten leitfähigen Schicht 314 eine
SiON-Schicht gebildet werden, bevor dann der CMP-Prozess durchgeführt wird.
-
Gemäß den 8J und 9J wird
die Nitridschicht 315a durch eine Nassätztechnik entfernt. Anschließend werden
unter Verwendung des vierten Oxidfilms 316 als Maske ein
Teil der dritten leitfähigen
Schicht 314a und ein Teil des zweiten Oxidfilms 313 geätzt, die
zuvor unter der Nitridschicht 315a lagen.
-
Nachfolgend
wird, wie in den 8K und 9K veranschaulicht,
der vierte Oxidfilm 316 entfernt, und dann werden der dritte
Oxidfilm 313 und die dritte leitfähige Schicht 214a gleichzeitig
unter Verwendung eines nicht gezeigten Photoresistmusters geätzt, um
eine zweite Gate-Isolationsschicht 317 und eine Wortleitung 318 zu
erzeugen. Wie im Fall der Wortleitung 218 von 6K besitzt
die Wortleitung 318 des zweiten erfindungsgemäßen Flash-Speichers
mit geteilter Gate-Elektrode eine vertikale Seitenwand. Außerdem überlappt
die Wortleitung 318 mit einem Endbereich des ersten Abstandshalters 306.
-
Gemäß den 8L und 9L werden nacheinander
ein fünfter
Oxidfilm 320 und eine Nitridschicht 321 ganzflächig auf
das Halbleitersubstrat 300 aufgebracht und dann zurückgeätzt, um
einen Nitridabstandshalter 323 an einer Seitenwand der Wortleitung 318 zu
erzeugen.
-
Gemäß den 8M und 9M werden durch
Ionenimplantation Störstellen
desselben Leitfähigkeitstyp
wie derjenige des Source-Übergangsbereichs 307 in
den freiliegenden Teil des Halbleitersubstrats 300 eingebracht,
um einen Drain-Übergangsbereich 324 zu
erzeugen.
-
Anschließend werden,
wie in den 8N und 9N gezeigt,
Silicidschichtteile 326 auf dem freiliegenden Drain-Übergangsbereich 324,
der Source-Leitung 309 und der Wortleitung 318 durch einen
Silicidbildungsprozess erzeugt.
-
Schließlich wird,
wie in den 8O und 9O dargestellt,
ein Zwischenschichtisolator 327 ganzflächig auf dem Halbleitersubstrat 300 abgeschieden,
wobei der Zwischenschichtisolator 327 ein Kontaktloch 328 beinhaltet,
das über
einem Teil des Drain-Übergangsbereichs 324 ausgebildet
ist. Dann wird eine Metallschicht abgeschieden und strukturiert,
um eine Metallleitung 329 zu erzeugen, die den Drain-Übergangsbereich 324 über das
Kontaktloch 328 kontaktiert. Damit ist der zweite erfindungsgemäße Flash-Speicher
mit geteilter Gate-Elektrode fertiggestellt.
-
Wie
die obige Beschreibung bevorzugter Ausführungsformen deutlich macht,
weist der erfindungsgemäße Flash-Speicher
mit geteilter Gate-Elektrode
vor allem folgende Vorteile auf. Da die Wortleitung eine vertikale
Seitenwand und eine gleichmäßige Breite
besitzt, kann eine Widerstandserhöhung der Wortleitung bedingt
durch eine Reduktion der Flächenabmessung
der Wortleitung verhindert werden. Außerdem verbleibt die Nitridschicht nicht
auf der Wortleitung, da der Nitridabstandshalter nur an einer Seitenwand
der Wortleitung ausgebildet wird. Des weiteren kann ein Kurzschluss
zwischen dem Drain-Übergangsbereich
und der Wortleitung aufgrund des Nitridabstandshalters vermieden
werden.