DE10208577A1 - Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung - Google Patents

Abstract

Die Erfindung bezieht sich auf einen Flash-Speicher mit geteilter Gate-Elektrode, der auf einem Halbleitersubstrat eine erste Gate-Isolationsschicht und darauf eine floatende Gate-Elektrode, einen letztere sowie eine Seitenwand umgebenden ersten Abstandshalter, einen ersten Übergangsbereich zwischen benachbarten floatenden Gate-Elektrodenteilen, eine erste leitfähige Leitung über diesem Bereich, eine zweite Gate-Isolationsschicht auf einem Teil des Halbleitersubstrats und der Seitenwand des ersten Abstandshalters, eine auf dieser Schicht gebildete Wortleitung, einen an deren Seitenwand gebildeten zweiten Abstandshalter, einen zweiten Übergangsbereich (224) benachbart zum zweiten Abstandshalter, einen Zwischenschichtisolator (227) mit Kontaktloch (228) und eine zweite leitfähige Leitung (229) zur Kontaktierung des zweiten Übergangsbereichs über das Kontaktloch aufweist, sowie auf ein Verfahren zu seiner Herstellung. DOLLAR A Erfindungsgemäß wird die Wortleitung mit einer senkrechten Seitenwand, an welcher der zweite Abstandshalter gebildet ist, und mit gleichmäßiger Breite und/oder mit einem Endbereich des ersten Abstandshalters überlappend gebildet. DOLLAR A Verwendung in der Flash-Halbleiterspeichertechnologie.

Description

Die Erfindung bezieht sich auf einen Flash-Speicher mit geteilter Gate- Elektrode nach dem Oberbegriff des Anspruchs 1 und auf ein Verfahren zur Herstellung eines solchen Flash-Speichers.

Flash-Speicher mit geteilter Gate-Elektrode sind in jüngerer Zeit als Da­ tenspeicherelement weit verbreitet. Fig. 1 zeigt in der Draufsicht eine Struktur eines herkömmlichen Flash-Speichers mit geteilter Gate- Elektrode, und die Fig. 2A bis 2J sowie die Fig. 3A bis 3J veranschauli­ chen in Querschnittsansichten längs der Linie A-A' von Fig. 1 bzw. längs der Linie B-B' von Fig. 1 aufeinanderfolgende Schritte eines zugehöri­ gen, herkömmlichen Herstellungsverfahrens.

Gemäß den Fig. 2A und 3A wird zunächst ein erster Oxidfilm 101 auf einem aktiven Bereich eines Halbleitersubstrats 100 gebildet. Auf den ersten Oxidfilm 101 wird eine erste leitfähige Schicht 102 aufgebracht, wobei auf einem Feldbereich des Halbleitersubstrats 100 ein Feldoxid­ film 103 gebildet wird, der bevorzugt aus polykristallinem Silizium be­ steht und durch einen Prozess der lokalen Oxidation von Silizium (LOGOS), einen Prozess der poly-gepufferten lokalen Oxidation von Si­ lizium (PBL) oder einen Prozess mit flacher Grabenisolation (STI) er­ zeugt wird.

Im Beispiel von Fig. 3A wird der Feldoxidfilm 103 durch den STI-Prozess erzeugt. Genauer werden hierbei der erste Oxidfilm 101 und die erste leitfähige Schicht 102 nacheinander ganzflächig auf dem Halbleitersub­ strat 100 abgeschieden, wonach auf die erste leitfähige Schicht 102 eine nicht gezeigte, erste Nitridschicht aufgebracht wird. Der erste Oxidfilm 101, die erste leitfähige Schicht 102 und die erste Nitridschicht werden durch einen Photolithographieprozess strukturiert, um einen dem Feld­ bereich entsprechenden Teil des Halbleitersubstrats freizulegen. Der freigelegte Teil des Halbleitersubstrats 100 wird zur Bildung eines nicht gezeigten Grabens geätzt. Anschließend wird auf die erste Nitridschicht mit dem Graben ein Oxidfilm aufgebracht, und dann wird ein Prozess chemisch-mechanischen Polierens (CMP) durchgeführt, bis die erste Nitridschicht freigelegt ist, wonach der Oxidfilm im Graben gefüllt wird, um den Feldoxidfilm 103 zu bilden. Die auf der ersten leitfähigen Schicht 102 verbliebene erste Nitridschicht wird entfernt. Nach Erzeugung des Feldoxidfilms 103 wird auf der ersten leitfähigen Schicht eine zweite Nit­ ridschicht 104 abgeschieden und strukturiert, um einen Teil der ersten leitfähigen Schicht 102 freizulegen.

Gemäß den Fig. 2B und 3B wird dann ganzflächig auf dem Halbleiter­ substrat 100 ein zweiter Oxidfilm 105 gebildet, der die zweite Nitrid­ schicht 104 und die freiliegende Oberfläche der ersten leitfähigen Schicht 102 bedeckt. Vor der Bildung des zweiten Oxidfilms 105 wird in nicht gezeigter Weise die erste leitfähige Schicht 102 unter Verwendung der zweiten Nitridschicht 104 als Maske geätzt, oder der freiliegende Teil . der ersten leitfähigen Schicht 102 wird durch einen Oxidationsprozess oxidiert, so dass der freiliegende Teil der ersten leitfähigen Schicht 102 eine geringere Dicke aufweist als der nicht freiliegende Teil derselben.

Gemäß den Fig. 2C und 3C wird dann der zweite Oxidfilm 105 zurück­ geätzt, um einen Oxidabstandshalter 106 an einer Seitenwand der zwei­ ten Nitridschicht 104 zu erzeugen. Unter Verwendung des Oxidab­ standshalters 106 als Maske werden die freiliegenden Bereiche des ers­ ten Oxidfilms 101 und der ersten leitfähigen Schicht 102, die nicht mit dem Oxidabstandshalter 106 und der zweiten Nitridschicht 104 bedeckt sind, geätzt, um einen entsprechenden Teil des Halbleitersubstrats 100 freizulegen. Unter Verwendung des Oxidabstandshalters 106 und der zweiten Nitridschicht 104 als Maske werden in den freiliegenden Teil des Halbleitersubstrats 100 Störstellen vom gegenüber demjenigen des Halbleitersubstrats 100 umgekehrten Leitfähigkeitstyp durch Ionen­ implantation eingebracht, um einen Source-Übergangsbereich 107 zu erzeugen.

In diesem Stadium wird in nicht gezeigter Weise ein Seitenbereich der ersten leitfähigen Schicht 102 freigelegt, während der erste Oxidfilm 101 und die erste leitfähige Schicht 102 unter Verwendung des Abstandshal­ ters 106 als Maske geätzt werden. Um einen Kurzschluss zwischen dem freiliegenden Seitenbereich der ersten leitfähigen Schicht 102 und einer später zu bildenden Source-Leitung zu verhindern, wird ein Oxidfilm ganzflächig auf das Halbleitersubstrat 100 durch eine Technik der che­ mischen Gasphasenabscheidung (CVD) aufgebracht und dann zurück­ geätzt, um schließlich den Oxidabstandshalter 106 mit einer Struktur zu erzeugen, welche die erste leitfähige Schicht 102 umgibt, wie in Fig. 2C gezeigt. Statt des CVD-Prozesses kann zur Bildung des Oxidfilms ein thermischer Oxidationsprozess verwendet werden.

Anschließend wird gemäß den Fig. 2D und 3D eine zweite leitfähige Schicht ganzflächig auf das Halbleitersubstrat 100 aufgebracht und dann zurückgeätzt, um die Source-Leitung 109 zu erzeugen, welche direkt den Source-Übergangsbereich 107 kontaktiert. Hierbei ist die Source- Leitung 109 von der ersten leitfähigen Schicht 102 durch den Oxidab­ standshalter 106 isoliert.

Gemäß den Fig. 2E und 3E wird die zweite Nitridschicht 104 selektiv z. B. unter Verwendung von Phosphorsäure entfernt, und dann werden der erste Oxidfilm 101 und die erste leitfähige Schicht 102 unter Ver­ wendung des Oxidabstandshalters 106 als Maske geätzt, um eine erste Gate-Isolationsschicht 110 und eine floatende, d. h. potentialmäßig schwebende Gate-Elektrode 111 zu bilden.

Gemäß den Fig. 2F und 3F werden nacheinander ein dritter Oxidfilm 113 und eine dritte leitfähige Schicht 114 ganzflächig auf das Halbleiter­ substrat 100 aufgebracht. Vorzugsweise besteht die dritte leitfähige Schicht 114 aus polykristallinem Silizium.

Anschließend werden gemäß den Fig. 2G und 3G der dritte Oxidfilm und 113 und die dritte leitfähige Schicht 114 gleichzeitig zurückgeätzt, um eine zweite Gate-Isolationsschicht 115 und eine Wortleitung 116 an ei­ ner Seitenwand des Oxidabstandshalters 106 zu bilden.

Daraufhin werden gemäß den Fig. 2H und 3H ein vierter Oxidfilm und eine dritte Nitridschicht ganzflächig auf das Halbleitersubstrat 100 auf­ gebracht und dann zurückgeätzt, um eine Pufferschicht 117 und einen Abstandshalter 118 an einer Seitenwand der Wortleitung 116 zu erzeu­ gen und einen Teil des Halbleitersubstrats 100 freizulegen, der einem später zu erzeugenden Drain-Übergangsbereich entspricht. Vorzugs­ weise besteht der Abstandshalter 118 aus Nitrid.

Gemäß den Fig. 21 und 31 werden in den freiliegenden Teil des Halblei­ tersubstrats 100 Störstellen desselben Leitfähigkeitstyps wie derjenige des Source-Übergangsbereichs durch Ionenimplantation eingebracht, wobei eine nicht gezeigte Ionenimplantationsmaske verwendet wird, um den Drain-Übergangsbereich 119 zu bilden.

Anschließend werden, wie in den Fig. 2J und 3J gezeigt, Silicidschicht­ bereiche 120 auf der Source-Leitung 109, dem Drain-Übergangsbereich 119 und der Wortleitung 116 durch einen Silicidbildungsprozess gebil­ det. Ein Zwischenschichtisolator 121 wird ganzflächig auf dem Halblei­ tersubstrat 100 gebildet, und ein Kontaktloch 122 wird zur Freilegung des Drain-Bereichs 119 erzeugt. Der Zwischenschichtisolator 121 bein­ haltet das über einem Teil des Drain-Übergangsbereichs 119 erzeugte Kontaktloch 122. Schließlich wird auf dem Zwischenschichtisolator 121 eine Metallleitung 123 gebildet, um den Drain-Übergangsbereich 119 über das Kontaktloch 122 zu kontaktieren. Dies vervollständigt den her­ kömmlichen Flash-Speicher mit geteilter Gate-Elektrode.

In den Fig. 4A und 4B sind anhand von Querschnittsansichten ähnlich derjenigen der Fig. 21 ein Programmierbetrieb und ein Löschbetrieb die­ ses herkömmlichen Flash-Speichers mit geteilter Gate-Elektrode illust­ riert, auf die nachstehend genauer eingegangen wird. Wie in Fig. 4A dargestellt, wird für den Programmierbetrieb des herkömmlichen Flash- Speichers mit geteilter Gate-Elektrode eine hohe Spannung VDD an den Source-Übergangsbereich 107 über die Source-Leitung 109 angelegt, und an den Drain-Übergangsbereich 119 wird eine niedrige Spannung von 0 V angelegt. Vom Drain-Übergangsbereich 119 erzeugte Elektronen bewegen sich in Richtung Source-Übergangsbereich 107 durch einen Kanalbereich hindurch, der durch eine an die Wortleitung 116 angelegte Schwellenspannung Vth schwach invertiert ist. Die sich in Richtung Source-Übergangsbereich 107 bewegenden Elektronen sind aufgrund einer Potentialdifferenz zwischen dem Drain-Übergangsbereich 119 und der floatenden Gate-Elektrode 111 angeregt, in der durch die hohe Spannung, welche an die Source-Leitung 109 angelegt wird, eine kapa­ zitive Kopplung auftritt, wonach die Elektronen in die floatende Gate- Elektrode injiziert werden. Mit anderen Worten erfolgt der Programmier­ vorgang durch eine Injektion heißer Ladungsträger in die floatende Ga­ te-Elektrode 111.

Beim Löschvorgang des herkömmlichen Flash-Speichers mit geteilter Gate-Elektrode wird gemäß Fig. 4D eine hohe Spannung VDD an die Wortleitung 116 angelegt, während eine niedrige Spannung von 0 V an den Source- und den Drain-Übergangsbereich 107, 119 angelegt wird, so dass sich Elektronen in der floatenden Gate-Elektrode 111 anhäufen, was ein Fowler-Nordheim(F-N)-Tunneln zur Wortleitung 116 verursacht und folglich ein Löschen aus der floatenden Gate-Elektrode 111.

Der herkömmliche Flash-Speicher mit geteilter Gate-Elektrode weist je­ doch die Schwierigkeiten auf, dass der Widerstand der Wortleitung 116 erhöht ist und ein Kurzschluss zwischen der Wortleitung 116 und dem Drain-Übergangsbereich 119 auftreten kann. Dies wird nachstehend un­ ter Bezugnahme auf die Querschnittsansichten der Fig. 5A bis 5D erläu­ tert.

Fig. 5A zeigt zunächst die Situation, dass die aus polykristallinem Silizi­ um gebildete dritte leitfähige Schicht nach Abscheidung und Strukturie­ rung überätzt ist, wodurch eine Wortleitung 116a mit geneigter Seiten­ wand und erniedrigter Höhe gebildet wird. Dadurch entsteht das Prob­ lem, dass sich der Querschnitt der Wortleitung 116a verringert und somit der Widerstand der Wortleitung ansteigt.

Mit niedriger werdender Höhe der Wortleitung 116a wird außerdem, wenn eine Nitridschicht 118a abgeschieden und dann zurückgeätzt wird, wie in Fig. 5B veranschaulicht, ein Abstandshalter 118b an einer Seiten­ fläche der Wortleitung 116a erzeugt, und es verbleiben außerdem Nitrid­ reste 130 auf der Wortleitung 116a, wie in Fig. 5C gezeigt. Zudem ver­ ringert sich die Flächenausdehnung des Abstandshalters 118b, der an der Seitenfläche der Wortleitung 116a gebildet wird.

Wenn folglich, wie in Fig. 5D gezeigt, die Silicidschichten 120 auf der Wortleitung 116a und dem Drain-Übergangsbereich 119 durch den Sili­ cidbildungsprozess erzeugt werden, kann es sein, dass der Nitrid­ abstandshalter 118b die Wortleitung 116a nicht ausreichend vom Drain- Übergangsbereich 119 isoliert, wodurch ein Kurzschluss zwischen der Wortleitung 116a und dem Drain-Übergangsbereich 119 auftreten kann.

Außerdem reduziert sich aufgrund der auf der Wortleitung 116a verblei­ benden Nitridreste 130 die Flächenausdehnung der auf der Wortleitung 116a gebildeten Silicidschicht 120, wodurch sich der Widerstand der Wortleitung 116a erhöht.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Flash-Speichers mit geteilter Gate-Elektrode der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, bei denen sich ein vergleichsweise geringer Wortleitungswiderstand erzielen lässt und die Gefahr eines Kurzschlusses zwischen einem Drain-Übergangs­ bereich und einer Wortleitung relativ gering ist.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Flash- Speichers mit den Merkmalen des Anspruchs 1 oder 2 sowie eines zu­ gehörigen Herstellungsverfahrens mit den Merkmalen des Anspruchs 9 oder 11.

Beim erfindungsgemäßen Flash-Speicher mit geteilter Gate-Elektrode besitzt die Wortleitung eine vertikale Seitenwand und eine gleichmäßige Breite, so dass ein Widerstandsanstieg der Wortleitung bedingt durch eine Verringerung der Flächenausdehnung der Wortleitung verhindert werden kann. Außerdem verbleibt kein Nitridschichtrest auf der Wortlei­ tung, da der Nitridabstandshalter lediglich an einer Seitenwand der Wortleitung gebildet wird. Zudem kann ein Kurzschluss zwischen dem Drain-Übergangsbereich und der Wortleitung durch den Nitridabstands­ halter verhindert werden.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfin­ dung sowie das zu deren besserem Verständnis oben erläuterte, her­ kömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:

Fig. 1 eine Draufsicht auf die Struktur eines herkömmlichen Flash- Speichers mit geteilter Gate-Elektrode,

Fig. 2A bis 2J Querschnittsansichten entlang der Linie A-A' von Fig. 1 in aufeinanderfolgenden Herstellungsstufen des herkömmli­ chen Flash-Speichers,

Fig. 3A bis 3J Querschnittsansichten längs der Linie B-B' von Fig. 1 in aufeinanderfolgenden Herstellungsstufen des herkömmlichen Flash-Speichers entsprechend den Fig. 2A bis 2J,

Fig. 4A eine Querschnittansicht des herkömmlichen Flash-Speichers mit geteilter Gate-Elektrode im Fall eines Programmiervor­ gangs,

Fig. 4B eine Querschnittansicht des herkömmlichen Flash-Speichers mit geteilter Gate-Elektrode im Fall eines Löschvorgangs,

Fig. 5A bis 5D Querschnittansichten des herkömmlichen Flash- Speichers mit geteilter Gate-Elektrode in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung bestehender Schwie­ rigkeiten dieses Speichers,

Fig. 6A bis 6O und 7A bis 7O Querschnittansichten entlang der Linie A-A' von Fig. 1 bzw. B-B' von Fig. 1 für den Fall eines ersten er­ findungsgemäßen Flash-Speichers mit geteilter Gate-Elektrode in aufeinanderfolgenden Herstellungsstufen und

Fig. 8A bis 8O und 9A bis 9O Querschnittansichten entsprechend den Fig. 6A bis 6O bzw. 7A bis 7O für einen zweiten erfindungsge­ mäßen Flash-Speicher mit geteilter Gate-Elektrode in aufein­ anderfolgenden Herstellungsstufen.

Die Fig. 6A bis 6O und 7A bis 7O veranschaulichen in Querschnittan­ sichten ein Verfahren zur Herstellung eines Flash-Speichers mit geteilter Gate-Elektrode gemäß einer ersten erfindungsgemäßen Realisierung, wobei der Flash-Speicher in der Draufsicht der Struktur gemäß Fig. 1 entspricht und die Fig. 6A bis 6O Querschnittansichten längs der Linie A-A' von Fig. 1 und die Fig. 7A bis 7O Querschnittansichten längs der Linie B-B' von Fig. 1 darstellen. Dabei entspricht das Verfahren der Fig. 6A bis 6E bzw. 7A bis 7E demjenigen, wie es oben zu den Fig. 2A bis 2E bzw. 3A bis 3E erläutert ist.

Zunächst wird, wie in den Fig. 6A und 7A gezeigt, ein erster Oxidfilm 201 auf einem aktiven Bereich eines Halbleitersubstrats 200 gebildet. Auf dem ersten Oxidfilm 201 wird eine erste leitfähige Schicht 202 gebil­ det, wobei ein Feldoxidfilm 203 auf einem Feldbereich des Halbleiter­ substrats 200 erzeugt wird, der vorzugsweise aus polykristallinem Silizi­ um besteht. Der Feldoxidfilm 203 kann durch einen LOCOS-Prozess, einen PBL-Prozess oder einen STI-Prozess erzeugt werden, wobei er im Beispiel der Fig. 6A durch den STI-Prozess gebildet wird.

Auf der ersten leitfähigen Schicht 202 wird eine nicht gezeigte, erste Nit­ ridschicht abgeschieden. Der erste Oxidfilm 201, die erste leitfähige Schicht 202 und die erste Nitridschicht werden durch einen photolitho­ graphischen Prozess strukturiert, um einen dem Feldbereich entspre­ chenden Teil des Halbleitersubstrats freizulegen. Der freigelegte Teil des Halbleitersubstrats 200 wird geätzt, um einen nicht gezeigten Gra­ ben zu erzeugen. Danach wird auf dem Graben und der ersten Nitrid­ schicht ein Oxidfilm gebildet, wonach ein CMP-Prozess durchgeführt wird, bis die erste Nitridschicht freigelegt wird, und dann wird der Oxid­ film im Graben gefüllt, um den Feldoxidfilm 203 zu bilden. Die auf der ersten leitfähigen Schicht 202 verbleibende erste Nitridschicht wird dann entfernt. Nach der Bildung des Feldoxidfilms 203 wird auf der ersten leit­ fähigen Schicht 202 eine zweite Nitridschicht 204 gebildet und struktu­ riert, um einen Teil der ersten leitfähigen Schicht 202 freizulegen.

Gemäß den Fig. 6B und 7B wird dann ein zweiter Oxidfilm 205 ganzflä­ chig auf das Halbleitersubstrat 200 aufgebracht, der die zweite Nitrid­ schicht 204 und die freiliegende Oberfläche der ersten leitfähigen Schicht 202 bedeckt. Vor dem Aufbringen des zweiten Oxidfilms 205 wird in nicht gezeigter Weise die erste leitfähige Schicht 202 unter Ver­ wendung der zweiten Nitridschicht 204 als Maske geätzt, oder der frei­ liegende Teil der ersten leitfähigen Schicht 202 wird durch einen Oxida­ tionsprozess oxidiert, so dass der freiliegende Teil der ersten leitfähigen Schicht 202 eine geringere Dicke aufweist als der nicht freiliegende Teil derselben.

Gemäß den Fig. 6C und 7C wird der zweite Oxidfilm 205 zurückgeätzt, um einen Abstandshalter 206 an der Seitenwand der zweiten Nitrid­ schicht 204 zu erzeugen, der aus Oxid besteht. Dann werden unter Verwendung des Abstandshalters 205 als Maske die freiliegenden Teile des ersten Oxidfilms 201 und der ersten leitfähigen Schicht 202, die nicht vom Abstandshalter 206 und der zweiten Nitridschicht 204 bedeckt sind, geätzt, um einen entsprechenden Teil des Halbleitersubstrats 200 freizulegen. Unter Verwendung des Abstandshalters 206 und der zwei­ ten Nitridschicht 204 als Maske werden in den freiliegenden Teil des Halbleitersubstrats 200 Störstellen mit einem zu demjenigen des Halblei­ tersubstrats 200 umgekehrten Leitfähigkeitstyp durch Ionenimplantation eingebracht, um einen Source-Übergangsbereich 207 zu bilden.

In diesem Stadium wird in nicht gezeigter Weise ein Seitenbereich der ersten leitfähigen Schicht 202 freigelegt, während der erste Oxidfilm 201 und die erste leitfähige Schicht 202 geätzt werden. Um einen Kurz­ schluss zwischen dem freiliegenden Seitenbereich der ersten leitfähigen Schicht 202 und einer später zu bildenden Source-Leitung zu verhin­ dern, wird ein Oxidfilm ganzflächig auf dem Halbleitersubstrat 200 durch eine CVD-Technik abgeschieden und dann zurückgeätzt, um schließlich den Abstandshalter 206 mit einer Struktur zu erzeugen, welche die erste leitfähige Schicht 202 umgibt, wie in Fig. 6C gezeigt. Statt des CVD- Prozesses kann zur Erzeugung des Oxidfilms ein thermischer Oxidati­ onsprozess verwendet werden.

Anschließend wird, wie in den Fig. 6D und 7D gezeigt, eine zweite leit­ fähige Schicht ganzflächig auf das Halbleitersubstrat 200 aufgebracht und zurückgeätzt, um die Source-Leitung 209 zu erzeugen, welche di­ rekt den Source-Übergangsbereich 207 kontaktiert. Hierbei wird die Source-Leitung 209 durch den Oxidabstandshalter 206 von der ersten leitfähigen Schicht 202 isoliert.

Gemäß den Fig. 6E und 7E wird die zweite Nitridschicht 204 selektiv z. B. unter Verwendung von Phosphorsäure entfernt, und dann werden der erste Oxidfilm 201 und die erste leitfähige Schicht 202 unter Ver­ wendung des Abstandshalters 206 als Maske geätzt, um eine erste Ga­ te-Isolationsschicht 210 und eine floatende Gate-Elektrode 211 zu bil­ den.

Dann werden, wie in den Fig. 6F und 7F gezeigt, ein dritter Oxidfilm 213 und eine dritte leitfähige Schicht 214 ganzflächig auf dem Halbleitersub­ strat 200 abgeschieden. Die dritte leitfähige Schicht 214 besteht vor­ zugsweise aus polykristallinem Silizium. Der dritte Oxidfilm 213 wird durch einen CVD-Prozess oder einen thermischen Oxidationsprozess aufgebracht.

Anschließend wird, wie in den Fig. 6G und 7G gezeigt, eine zweite Nit­ ridschicht 215 auf die dritte leitfähige Schicht 214 aufgebracht.

Dann wird, wie in den Fig. 6H und 7H dargestellt, ein Array-Substrat ein­ schließlich der dritten leitfähigen Schicht 214 und der zweiten Nitrid­ schicht 215 durch einen CMP-Prozess abgetragen, bis die Source- Leitung 209 freiliegt, so dass das Array-Substrat planarisiert ist. Hierbei kann statt der zweiten Nitridschicht 215 eine SiON-Schicht auf die dritte leitfähige Schicht 214 aufgebracht werden, bevor der CMP-Prozess durchgeführt wird.

Gemäß den Fig. 61 und 71 wird ein Oxidationsprozess unter Verwendung einer Nitridschicht 215a, die nach dem CMP-Prozess verbleibt, als Oxi­ dationsmaske ausgeführt, um einen freiliegenden Teil der Source- Leitung 209 und einen freiliegenden Teil der dritten leitfähigen Schicht 214a zu oxidieren und dadurch selektiv einen vierten Oxidfilm 216 zu bilden.

Gemäß den Fig. 6J und 7J wird die Nitridschicht 215a duch eine Nass­ ätztechnik entfernt, um einen Teil der darunterliegenden dritten leitfähi­ gen Schicht 214a freizulegen.

Anschließend wird, wie in den Fig. 6K und 7K veranschaulicht, unter Verwendung des vierten Oxidfilms 216 als Maske die dritte leitfähige Schicht 214a geätzt, um eine Wortleitung 218 zu bilden. Die Wortleitung weist keine schräge, sondern eine vertikale Seitenwand und daher eine gleichmäßige Breite auf.

Gemäß den Fig. 6L und 7L werden nacheinander ein fünfter Oxidfilm 220 und eine dritte Nitridschicht 221 aufgebracht und dann zurückgeätzt, um einen Nitridabstandshalter 223 an einer Seitenwand der Wortleitung 218 zu erzeugen.

Gemäß den Fig. 6M und 7M wird unter Verwendung einer nicht gezeig­ ten Ionenimplantationsmaske eine Ionenimplantation von Störstellen desselben Leitfähigkeitstyps wie derjenige des Source-Übergangs­ bereichs 207 in den freiliegenden Teil des Halbleitersubstrats 200 durchgeführt, um einen Drain-Übergangsbereich 224 zu erzeugen.

Gemäß den Fig. 6N und 7N werden Silicidschichtbereiche 226 auf der Source-Leitung 207, dem Drain-Übergangsbereich 224 und der Wortlei­ tung 218 gebildet.

Gemäß den Fig. 6O und 7O wird dann ganzflächig auf das Halbleiter­ substrat 200 ein Zwischenschichtisolator 227 aufgebracht, der ein Kon­ taktloch 228 über einem Teil des Drain-Übergangsbereichs 224 beinhal­ tet. Eine Metallschicht wird abgeschieden und strukturiert, um eine Me­ tallleitung 229 zu erzeugen, die den Drain-Übergangsbereich 224 über das Kontaktloch 228 kontaktiert. Damit ist der Flash-Speicher mit geteil­ ter Gate-Elektrode gemäß einer ersten vorteilhaften Realisierung der Erfindung fertiggestellt.

Dieser Flash-Speicher mit geteilter Gate-Elektrode weist folgende Vorteile auf. Da die Wortleitung im Unterschied zu derjenigen des herkömmlichen Flash-Speichers mit geteilter Gate-Elektrode, wie er ein­ gangs beschrieben wurde, eine vertikale Seitenwand und eine gleich­ mäßige Breite besitzt, wird eine Verringerung der Flächenabmessung der Wortleitung verhindert, was eine Widerstandserhöhung der Wortlei­ tung vermeidet. Außerdem kann die Nitridschicht 223 dadurch, dass die Wortleitung eine vertikale Seitenwand aufweist, die Wortleitung 218 und den Drain-Übergangsbereich 224 problemlos in ausreichender Weise isolieren, wodurch ein Kurzschluss zwischen der Wortleitung 218 und dem Drain-Übergangsbereich 224 verhindert werden kann. Des weiteren fassen sich die Silicidschichtbereiche 226 mit einer genügenden Flä­ chenausdehnung realisieren, da die Nitridreste ausreichend entfernt werden, wodurch der Wortleitungswiderstand reduziert werden kann.

In den Fig. 8A bis 8O und 9A bis 9O sind in entsprechenden Quer­ schnittsansichten aufeinanderfolgende Verfahrensschritte für die Herstellung eines Flash-Speichers mit geteilter Gate-Elektrode gemäß einer zweiten Realisierung der Erfindung veranschaulicht. Die Struktur in der Draufsicht entspricht bei diesem Ausführungsbeispiel wiederum der Struktur von Fig. 1, und die Fig. 8A bis 8O sind Querschnittsansichten entlang der A-A' von Fig. 1, während die Fig. 9A bis 9O Querschnittsan­ sichten entlang der Linie B-B' von Fig. 1 darstellen.

Die Verfahrensabfolge gemäß den Fig. 8A bis 8E und 9A bis 9E ist gleich derjenigen zu den Fig. 6A bis 6E und 7A bis 7E und bedürfen da­ her keiner nochmaligen detaillierten Erläuterung. Gemäß den Fig. 8A bis 8E und 9A bis 9E wird eine erste Gate-Isolationsschicht 310 auf einem Halbleitersubstrat 300 gebildet, wobei die erste Gate-Isolationsschicht 310 aus einem ersten Oxidfilm 201 erzeugt wird. Auf der ersten Gate- Isolationsschicht 310 wird die floatende Gate-Elektrode 311 aus einer ersten leitfähigen Schicht 302 erzeugt, die aus polykristallinem Silicium besteht. Auf der floatenden Gate-Elektrode 311 wird ein Abstandshalter 306 aus einem zweiten Oxidfilm 305 gebildet. Ein Source-Übergangs­ bereich 307 wird auf einem Abschnitt des Halbleitersubstrats 300 zwi­ schen den floatenden Gate-Elektrodenteilen 311 erzeugt, und eine Source-Leitung 309 wird auf dem Source-Übergangsbereich 307 gebil­ det.

Gemäß den Fig. 8F und 9F werden ein dritter Oxidfilm 313 und eine zweite leitfähige Schicht 314 nacheinander ganzflächig auf dem Halbleitrsubstrat 300 aufgebracht, wobei der dritte Oxidfilm 213 durch einen CVD-Prozess oder einen thermischen Oxidationsprozess gebildet wird.

Gemäß den Fig. 8G und 9G wird auf der zweiten leitfähigen Schicht 314 eine Nitridschicht 315 abgeschieden.

Gemäß den Fig. 8H und 9H werden die zweite leitfähige Schicht 314 und die Nitridschicht 315 gleichzeitig in einer vorgegebenen Dicke durch einen CMP-Prozess abgetragen, um die zweite leitfähige Schicht 314 freizulegen, so dass ein planarisiertes Array-Substrat vorliegt.

Gemäß den Fig. 81 und 91 wird unter Verwendung der nach dem CMP- Prozess verbleibenden Nitridschicht 315a als Maske der freiliegende Teil der restlichen dritten leitfähigen Schicht 314a oxidiert, um einen vierten Oxidfilm 316 zu bilden. Statt der Nitridschicht 315 kann auf der dritten leitfähigen Schicht 314 eine SiON-Schicht gebildet werden, bevor dann der CMP-Prozess durchgeführt wird.

Gemäß den Fig. 8J und 9J wird die Nitridschicht 315a durch eine Nass­ ätztechnik entfernt. Anschließend werden unter Verwendung des vierten Oxidfilms 316 als Maske ein Teil der dritten leitfähigen Schicht 314a und ein Teil des zweiten Oxidfilms 313 geätzt, die zuvor unter der Nitrid­ schicht 315a lagen.

Nachfolgend wird, wie in den Fig. 8K und 9K veranschaulicht, der vierte Oxidfilm 316 entfernt, und dann werden der dritte Oxidfilm 313 und die dritte leitfähige Schicht 214a gleichzeitig unter Verwendung eines nicht gezeigten Photoresistmusters geätzt, um eine zweite Gate-Isolations­ schicht 317 und eine Wortleitung 318 zu erzeugen. Wie im Fall der Wort­ leitung 218 von Fig. 6K besitzt die Wortleitung 318 des zweiten erfin­ dungsgemäßen Flash-Speichers mit geteilter Gate-Elektrode eine verti­ kale Seitenwand. Außerdem überlappt die Wortleitung 318 mit einem Endbereich des ersten Abstandshalters 306.

Gemäß den Fig. 8L und 9L werden nacheinander ein fünfter Oxidfilm 320 und eine Nitridschicht 321 ganzflächig auf das Halbleitersubstrat 300 aufgebracht und dann zurückgeätzt, um einen Nitridabstandshalter 323 an einer Seitenwand der Wortleitung 318 zu erzeugen.

Gemäß den Fig. 8M und 9M werden durch Ionenimplantation Störstellen desselben Leitfähigkeitstyp wie derjenige des Source-Übergangs­ bereichs 307 in den freiliegenden Teil des Hableitersubstrats 300 einge­ bracht, um einen Drain-Übergangsbereich 324 zu erzeugen.

Anschließend werden, wie in den Fig. 8N und 9N gezeigt, Silicidschicht­ teile 326 auf dem freiliegenden Drain-Übergangsbereich 324, der Sour­ ce-Leitung 309 und der Wortleitung 318 durch einen Silicidbildungspro­ zess erzeugt.

Schließlich wird, wie in den Fig. 8O und 9O dargestellt, ein Zwischen­ schichtisolator 327 ganzflächig auf dem Halbleitersubstrat 300 abge­ schieden, wobei der Zwischenschichtisolator 327 ein Kontaktloch 328 beinhaltet, das über einem Teil des Drain-Übergangsbereichs 324 aus­ gebildet ist. Dann wird eine Metallschicht abgeschieden und strukturiert, um eine Metallleitung 329 zu erzeugen, die den Drain-Übergangsbereich 324 über das Kontaktloch 328 kontaktiert. Damit ist der zweite erfin­ dungsgemäße Flash-Speicher mit geteilter Gate-Elektrode fertiggestellt.

Wie die obige Beschreibung bevorzugter Ausführungsformen deutlich macht, weist der erfindungsgemäße Flash-Speicher mit geteilter Gate- Elektrode vor allem folgende Vorteile auf. Da die Wortleitung eine verti­ kale Seitenwand und eine gleichmäßige Breite besitzt, kann eine Wider­ standserhöhung der Wortleitung bedingt durch eine Reduktion der Flä­ chenabmessung der Wortleitung verhindert werden. Außerdem verbleibt die Nitridschicht nicht auf der Wortleitung, da der Nitridabstandshalter nur an einer Seitenwand der Wortleitung ausgebildet wird. Des weiteren kann ein Kurzschluss zwischen dem Drain-Übergangsbereich und der Wortleitung aufgrund des Nitridabstandshalters vermieden werden.

Claims (21)

1. Flash-Speicher mit geteilter Gate-Elektrode, mit
einer auf einem Halbleitersubstrat (200) gebildeten ersten Gate- Isolationsschicht (210),
einer auf der ersten Gate-Isolationsschicht gebildeten, floatenden Gate-Elektrode (211),
einem die floatende Gate-Elektrode und eine Seitenwand umge­ benden ersten Abstandshalter (206),
einem auf einem vorgegebenen Abschnitt des Halbleitersubstrats zwischen zwei benachbarten floatenden Gate-Elektrodenteilen ge­ bildeten ersten Übergangsbereich (207) von einem zu demjenigen des Halbleitersubstrats umgekehrten Leitfähigkeitstyp,
einer auf dem Übergangsbereich zwischen zwei benachbarten ers­ ten Abstandshalterteilen gebildeten, ersten leitfähigen Leitung (209),
einer auf einem vorgegebenen Abschnitt des Halbleitersubstrats und an der Seitenwand des ersten Abstandshalters gebildeten zweiten Gate-Isolationsschicht (217),
einer auf der zweiten Gate-Isolationsschicht gebildeten Wortleitung (218),
einem an einer Seitenwand der Wortleitung gebildeten zweiten Ab­ standshalter (223),
einem in einem zum zweiten Abstandshalter benachbarten Ab­ schnitt des Halbleitersubstrats gebildeten zweiten Übergangsbe­ reich (224) vom selben Leitfähigkeitstyp wie der erste Übergangs­ bereich,
einem ganzflächig auf dem Substrat aufgebrachten Zwischen­ schichtisolator (227) mit einem über einem Teil des zweiten Über­ gangsbereichs gebildeten Kontaktloch (228) und
einer zweiten leitfähigen Leitung (229), die auf dem Zwischen­ schichtisolator gebildet ist und den zweiten Übergangsbereich über das Kontaktloch kontaktiert, dadurch gekennzeichnet, dass
die Wortleitung (218) mit vertikaler Seitenwand, an welcher der zweite Abstandshalter gebildet ist, und gleichmäßiger Breite gebil­ det ist.

2. Flash-Speicher mit geteilter Gate-Elektrode, mit
einer auf einem Halbleitersubstrat (300) gebildeten ersten Gate- Isolationsschicht (310),
einer auf der ersten Gate-Isolationsschicht gebildeten, floatenden Gate-Elektrode (311),
einem die floatende Gate-Elektrode und eine Seitenwand umge­ benden ersten Abstandshalter (306),
einem auf einem vorgegebenen Abschnitt des Halbleitersubstrats zwischen zwei benachbarten floatenden Gate-Elektrodenteilen ge­ bildeten ersten Übergangsbereich (307) von einem zu demjenigen des Halbleitersubstrats umgekehrten Leitfähigkeitstyp,
einer auf dem Übergangsbereich zwischen zwei benachbarten ers­ ten Abstandshalterteilen gebildeten, ersten leitfähigen Leitung (309),
einer auf einem vorgegebenen Abschnitt des Halbleitersubstrats und an der Seitenwand des ersten Abstandshalters gebildeten zweiten Gate-Isolationsschicht (317),
einer auf der zweiten Gate-Isolationsschicht gebildeten Wortleitung (318),
einem an einer Seitenwand der Wortleitung gebildeten zweiten Ab­ standshalter (323),
einem in einem zum zweiten Abstandshalter benachbarten Ab­ schnitt des Halbleitersubstrats gebildeten zweiten Übergangsbe­ reich (324) vom selben Leitfähigkeitstyp wie der erste Übergangs­ bereich,
einem ganzflächig auf dem Substrat aufgebrachten Zwischen­ schichtisolator (327) mit einem über einem Teil des zweiten Über­ gangsbereichs gebildeten Kontaktloch (328) und
einer zweiten leitfähigen Leitung (329), die auf dem Zwischen­ schichtisolator gebildet ist und den zweiten Übergangsbereich über das Kontaktloch kontaktiert, dadurch gekennzeichnet, dass
die Wortleitung (318) mit einer vertikalen Seitenwand, an welcher der zweite Abstandshalter (323) gebildet ist, und mit einem Endbe­ reich des ersten Abstandshalters (306) überlappend gebildet ist.

3. Flash-Speicher mit geteilter Gate-Elektrode nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass der erste und der zweite Über­ gangsbereich ein Source-Übergangsbereich bzw. ein Drain-Übergangs­ bereich sind.

4. Flash-Speicher mit geteilter Gate-Elektrode nach einem der An­ sprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die erste und die zweite leitfähige Leitung eine Source-Leitung bzw. eine Metallleitung sind.

5. Flash-Speicher mit geteilter Gate-Elektrode nach Anspruch 4, weiter dadurch gekennzeichnet, dass die Source-Leitung polykristallines Silizi­ um beinhaltet.

6. Flash-Speicher mit geteilter Gate-Elektrode nach einem der An­ sprüche 1 bis 5, weiter dadurch gekennzeichnet, dass der erste Ab­ standshalter aus einem Oxidfilm und der zweite Abstandshalter aus ei­ ner Nitridschicht bestehen.

7. Flash-Speicher mit geteilter Gate-Elektrode nach einem der An­ sprüche 1 bis 6, weiter gekennzeichnet durch eine auf der ersten leitfä­ higen Leitung, dem zweiten Übergangsbereich und der Wortleitung ge­ bildete Silicidschicht.

8. Flash-Speicher mit geteilter Gate-Elektrode nach einem der An­ sprüche 2 bis 7, weiter dadurch gekennzeichnet, dass die zweite Gate- Isolationsschicht mit einem Endbereich des ersten Abstandshalters ü­ berlappt.

9. Verfahren zur Herstellung eines Flash-Speichers mit geteilter Gate- Elektrode, gekennzeichnet durch folgenden Herstellungsablauf:

• - Bilden eines Array-Substrats mit einer auf einem Halbleitersubstrat (200) gebildeten ersten Gate-Isolationsschicht (210), einer auf der ersten Gate-Isolationsschicht gebildeten, floatenden Gate-Elektrode (211), einem die floatende Gate-Elektrode und eine Seitenwand umgebenden ersten Abstandshalter (206), einem auf einem vorge­ gebenen Abschnitt des Halbleitersubstrats zwischen zwei benach­ barten floatenden Gate-Elektrodenteilen gebildeten ersten Über­ gangsbereich (207) von einem zu demjenigen des Halbleitersub­ strats umgekehrten Leitfähigkeitstyp und einer auf dem ersten Übergangsbereich zwischen zwei benachbarten ersten Abstands­ halterteilen gebildeten ersten leitfähigen Leitung (209),
• - aufeinanderfolgendes Aufbringen einer ersten Isolationsschicht (213), einer ersten leitfähigen Schicht (214) und einer zweiten Isola­ tionsschicht (215) ganzflächig auf das Halbleitersubstrat,
• - Abtragen der ersten leitfähigen Schicht und der zweiten Isolations­ schicht in einer vorgegebenen Dicke zur Freilegung der ersten leit­ fähigen Leitung und eines Teils der ersten leitfähigen Schicht,
• - Bilden einer dritten Isolationsschicht (216) auf der freiliegenden leit­ fähigen Leitung und dem freiliegenden Teil der ersten leitfähigen Schicht,
• - Entfernen der zweiten Isolationsschicht zur Freilegung eines Teils der ersten leitfähigen Schicht unter der zweiten Isolationsschicht,
• - gleichzeitiges Abtragen der ersten Isolationsschicht und der ersten leitfähigen Schicht unter Verwendung der dritten Isolationsschicht als Maske zur Bildung einer zweiten Gate-Isolationsschicht (217) und einer Wortleitung (218), wobei die Wortleitung eine vertikale Seitenwand aufweist,
• - Bilden eines zweiten Abstandshalters (223) an der vertikalen Sei­ tenwand der Wortleitung,
• - Ionenimplantieren von Störstellen desselben Leitfähigkeitstyps wie derjenige des ersten Übergangsbereichs in den freiliegenden Teil des Halbleitersubstrats zur Bildung eines zweiten Übergangsbe­ reichs (224), der mit dem zweiten Abstandshalter überlappt,
• - Bilden einer Zwischenisolationsschicht (227) ganzflächig auf dem Halbleitersubstrat, wobei die Zwischenisolationsschicht ein über ei­ nem Teil des zweiten Übergangsbereichs gebildetes Kontaktloch 228 aufweist, und
• - Bilden einer zweiten leitfähigen Leitung (229) auf der Zwischeniso­ lationsschicht, wobei die zweite leitfähige Leitung den zweiten Übergangsbereich über das Kontaktloch kontaktiert.

10. Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass die Wortleitung mit einer gleichmäßigen Breite ausgebildet wird.

11. Verfahren zur Herstellung eines Flash-Speichers mit geteilter Gate- Elektrode, gekennzeichnet durch folgenden Verfahrensablauf:

• - Bilden eines Array-Substrats mit einer auf einem Halbleitersubstrat (300) gebildeten ersten Gate-Isolationsschicht (310), einer auf der ersten Gate-Isolationsschicht gebildeten, floatenden Gate-Elektrode (311), einem die floatende Gate-Elektrode und eine Seitenwand umgebenden ersten Abstandshalter (306), einem auf einem vorge­ gebenen Abschnitt des Halbleitersubstrats zwischen zwei benach­ barten floatenden Gate-Elektrodenteilen gebildeten ersten Über­ gangsbereich (307) von einem zu demjenigen des Halbleitersub­ strats umgekehrten Leitfähigkeitstyp und einer auf dem ersten Übergangsbereich zwischen zwei benachbarten ersten Abstands­ halterteilen gebildeten ersten leitfähigen Leitung (309),
• - aufeinanderfolgendes Aufbringen einer ersten Isolationsschicht (313), einer ersten leitfähigen Schicht (314) und einer zweiten Isola­ tionsschicht (315) ganzflächig auf das Halbleitersubstrat,
• - Abtragen der zweiten Isolationsschicht und der ersten leitfähigen Schicht bis zu einer vorgegebenen Dicke zur Freilegung eines Teils der ersten leitfähigen Schicht,
• - Bilden einer dritten Isolationsschicht (316) auf dem freigelegten Teil der ersten leitfähigen Schicht,
• - Entfernen der verbliebenen zweiten Isolationsschicht (215a) zur Freilegung eines darunterliegenden Teils der ersten leitfähigen Schicht,
• - Abtragen der ersten leitfähigen Schicht und der ersten Isolations­ schicht unter Verwendung der dritten Isolationsschicht als Maske,
• - Entfernen der dritten Isolationsschicht,
• - Strukturieren der ersten leitfähigen Schicht und der ersten Isolati­ onsschicht zur Bildung einer Wortleitung (318) und einer zweiten Gate-Isolationsschicht (317), wobei die Wortleitung mit einer verti­ kalen Seitenwand gebildet wird,
• - Erzeugen eines zweiten Abstandshalters (323) an der vertikalen Seitenwand der Wortleitung,
• - Ionenimplantieren von Störstellen desselben Leitfähigkeitstyps wie derjenige des ersten Übergangsbereichs in den freiliegenden Teil des Halbleitersubstrats zur Bildung eines zweiten Übergangs­ bereichs (324), der mit dem zweiten Abstandshalter überlappt,
• - Bilden einer Zwischenisolationsschicht (327) ganzflächig auf dem Halbleitersubstrat, wobei die Zwischenisolationsschicht ein über ei­ nem Teil des zweiten Übergangsbereichs gebildetes Kontaktloch (328) aufweist, und
• - Bilden einer zweiten leitfähigen Leitung (329) auf der Zwischeniso­ lationsschicht, wobei die zweite leitfähige Leitung den zweiten Über­ gangsbereich über das Kontaktloch kontaktiert.

12. Verfahren nach einem der Ansprüche 9 bis 11, weiter dadurch ge­ kennzeichnet, dass der Schritt des Abtragens der zweiten Isolations­ schicht und der ersten leitfähigen Schicht mittels eines Prozesses che­ misch-mechanischen Polierens ausgeführt wird.

13. Verfahren nach einem der Ansprüche 9 bis 12, weiter dadurch ge­ kennzeichnet, dass die dritte Isolationsschicht aus einem Oxidfilm be­ steht, der selektiv durch einen Oxidationsprozess unter Verwendung der zweiten Isolationsschicht als Maske gebildet wird.

14. Verfahren nach einem der Ansprüche 9 bis 13, weiter dadurch ge­ kennzeichnet, dass der erste und der zweite Übergangsbereich einen Source-Übergangsbereich bzw. einen Drain-Übergangsbereich bilden.

15. Verfahren nach einem der Ansprüche 9 bis 14, weiter dadurch ge­ kennzeichnet, dass die erste und die zweite leitfähige Leitung eine Source-Leitung bzw. eine Metallleitung bilden.

16. Verfahren nach Anspruch 15, weiter dadurch gekennzeichnet, dass die Source-Leitung polykristallines Silizium beinhaltet.

17. Verfahren nach einem der Ansprüche 9 bis 16, weiter dadurch ge­ kennzeichnet, dass der erste Abstandshalter aus einem Oxidfilm und der zweite Abstandshalter aus einer Nitridschicht gebildet sind.

18. Verfahren nach einem der Ansprüche 9 bis 17, weiter dadurch ge­ kennzeichnet, dass auf der ersten leitfähigen Leitung, dem zweiten Übergangsbereich und der Wortleitung eine Silicidschicht gebildet wird.

19. Verfahren nach einem der Ansprüche 9 bis 18, weiter dadurch ge­ kennzeichnet, dass die zweite Isolationsschicht aus einer Nitridschicht oder aus einer SiON-Schicht besteht.

20. Verfahren nach einem der Ansprüche 11 bis 19, weiter dadurch ge­ kennzeichnet, dass die zweite Gate-Isolationsschicht mit einem Endbe­ reich des zweiten Abstandshalters überlappt.

21. Verfahren nach einem der Ansprüche 11 bis 20, weiter dadurch ge­ kennzeichnet, dass die Wortleitung mit einem Endbereich des zweiten Abstandshalters überlappt.