DE10207522A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Abstract

Die erfindungsgemäße PIN-Diode enthält eine erste n-leitende Driftschicht (2), eine zweite n-leitende Driftschicht (4), eine p-leitende Anodenschicht (1) auf der Driftschicht (2) und eine n-leitende Pufferschicht (3), die zwischen den Driftschichten (2, 4) gebildet ist, wobei der kürzeste Abstand (X1) von dem pn-Übergang zwischen der Anodenschicht (1) und der Driftschicht (2) zur Pufferschicht (3) und die Dicke (Y1) der Pufferschicht (3) auf die jeweiligen geeigneten Werte so eingestellt werden, daß eine hohe Durchbruchspannung erzielt wird und das Kompromißverhältnis zwischen der weichen Verzögerung und der schnellen sowie verlustarmen Sperrverzögerung reduziert wird.

Description

Die vorliegende Erfindung betrifft Halbleiterbauelemente wie beispielsweise Dioden.

Fig. 25 ist eine Querschnittsansicht einer herkömmlichen PIN-Diode. Gemäß Fig. 25 enthält die herkömmliche PIN-Diode eine erste n-leitende Halbleiterschicht, die als Kathodenschicht 55 mit geringem spezifischen Widerstand dient, und eine zweite n-leitende Halbleiterschicht hohen spezifischen Widerstands, die auf der ersten n-leitenden Halbleiterschicht epitaktisch aufgewach­ sen ist. Die Oberfläche der zweiten n-leitenden Halbleiterschicht wird spiegelpoliert, ein thermi­ scher Oxidfilm wird auf der spiegelpolierten Oberfläche der zweiten Halbleiterschicht erzeugt, der thermische Oxidfilm wird gemustert, und es wird eine p-leitende Anodenschicht 51 im Oberflä­ chenabschnitt der zweiten Halbleiterschicht gebildet. Der Abschnitt der zweiten Halbleiterschicht, in dem keinerlei p-leitende Anodenschicht 51 gebildet wird, dient als n-leitende Driftschicht 58. Somit wird ein Epitaxialsubstrat 200 hergestellt. Ein Schwermetall wie beispielsweise Platin wird zum Steuern der Ladungsträgerlebensdauer eindiffundiert. Eine Anodenelektrode 56 und eine Kathodenelektrode 57 werden durch Metallisieren der Oberfläche der p-leitenden Anodenschicht 51 bzw. der anderen Oberfläche (Rückseite) der n-leitenden Kathodenschicht 55 gebildet.

Obwohl dies nicht dargestellt ist, werden auch ein FZ-Substrat (massives bzw. Bulk-Substrat) und andere Arten von Substraten als Ersatz für das oben beschriebene Epitaxialsubstrat 200 verwendet, und die Konstituentenhalbleiterschichten werden durch Ionenimplantation und anschließendes thermisches Eintreiben gebildet. In diesem Fall wird eine p-leitende Anoden­ schicht in einem Oberflächenabschnitt eines n-leitenden Halbleitersubstrats durch Diffusion gebildet, und eine n-leitende Kathodenschicht wird in dem anderen Oberflächenabschnitt des n­ leitenden Halbleitersubstrats durch Ionenimplantation und anschließendes thermisches Eintreiben gebildet. Der Abschnitt des Halbleitersubstrats, in dem weder die Anodenschicht noch die Kathodenschicht gebildet ist, dient als n-leitende Driftschicht.

Nach dem Eindiffundieren eines Schwermetalls wie beispielsweise Platin zum Steuern der Lebensdauer der Ladungsträger werden eine Anodenelektrode und eine Kathodenelektrode auf der Anodenschicht 51 bzw. der Kathodenschicht 55 durch Metallisieren gebildet.

Wenn die heutzutage im großen Umfang verwendete herkömmliche PIN-Diode vom Durchlaßzu­ stand in den Sperrzustand schaltet, fließt ein hoher Übergangsstrom, der sogenannte Sperrverzö­ gerungsstrom, in die entgegengesetzte Richtung. Die elektrischen Verluste, das ist das Produkt des hohen Sperrverzögerungsstroms und der Sperrverzögerungsspannung, sind hoch. Es ist dringend erforderlich, die Sperrverzögerungsverluste zu reduzieren und die Schaltgeschwindigkeit der Dioden zu erhöhen.

Während der Sperrverzögerung sind die elektrischen Belastungen wie beispielsweise durch die angelegte Spannung, den Strom und die Verluste höher als jene im Gleichgewichtszustand. Eine Erhöhung des Gleichgewichtsstroms oder eine Erhöhung der Spannung im Rückwärtssperrzustand verursacht hohe elektrische Belastungen, was manchmal zu einem Durchbruch der Diode führt. Um eine sehr zuverlässige Diode für elektrische Leistungszwecke zu schaffen, ist es dringend erforderlich, die Sperrverzögerungsbeständigkeit (Fähigkeit, die über die Sperrverzögerungszeit aufintegrierte Energie auszuhalten) zu verbessern, so daß die Diode die schweren elektrischen Belastungen überstehen kann.

Um die Sperrverzögerungscharakteristika und die Sperrverzögerungsfestigkeit zu verbessern, wird heutzutage in großem Umfang eine Steuerung der Minoritätsladungsträgerlebensdauer unter Verwendung von Schwermetalldiffusion oder Elektronenstrahlbestrahlung eingesetzt. Durch Verkürzen der Minoritätsladungsträgerlebensdauer wird die Gesamtladungsträgerkonzentration im Gleichgewichtszustand reduziert, die Konzentration der Ladungsträger, die während der Sperrver­ zögerung durch die sich ausdehnende Raumladungszone ausgeschwemmt werden, wird reduziert, die Sperrverzögerungszeit wird verkürzt, der Spitzensperrverzögerungsstrom wird reduziert und die Sperrverzögerungsladungsmenge wird reduziert, so daß die Sperrverzögerungsverluste reduziert werden können.

Durch Reduzieren der Löcherkonzentration wird die Stärke des während der Sperrverzögerung durch die durch die Raumladungszone fließenden Löcher erzeugten elektrischen Feldes abge­ schwächt, und die während der Sperrverzögerung verursachten Belastungen werden reduziert, so daß die Sperrverzögerungsfestigkeit verbessert und die Diode vor dem Durchbruch bewahrt werden kann.

Es ist des weiteren wichtig, die Dioden mit weichen Verzögerungscharakteristika zu versehen. Aus Gründen der Umweltsicherheit ist es erforderlich, die von Leistungselektronikinstrumenten und -geräten verursachten elektromagnetischen Störungen zu reduzieren. Ein Verfahren, das die oben beschriebenen Anforderungen erfüllt, führt dazu, daß sich der Sperrverzögerungsstrom der Diode weich verhält, um zu verhindern, daß der Sperrverzögerungsstrom und die Sperrverzöge­ rungsspannung schwingen, wodurch die durch das Schwingen des Sperrverzögerungsstroms oder der Sperrverzögerungsspannung verursachten elektromagnetischen Störungen reduziert werden können.

Ein Mittel, um die Diode mit weichen Verzögerungscharakteristika auszustatten, besteht in einem Aufbau für eine weiche Verzögerung, der die Effizienz der Minoritätsladungsträgerinjektion von der Anodenseite herabdrückt. Typische Dioden mit einem Aufbau für eine weiche Verzögerung sind beispielsweise eine vereinigte PIN/Schottky-Diode (MPS) gemäß Offenbarung in B. J. Baliga, "The Pinch Rectifier", IEEE Electron. Dev. Lett., ED-5, Seite 194, 1984 (im folgenden als Dokument 1 bezeichnet) und/oder eine weiche und schnelle Verzögerungsdiode (SFD) gemäß Offenbarung in M. Mort, et. al., "A Novel Soft and Fast Recovery Diode (SFD) with Thin P-layer Formed by Al-Si Electrode", Proceedings of ISPSD '91, Seiten 113 bis 117, 1991 (im folgenden als Dokument 2 bezeichnet).

Wie in M. Nemoto, et. al., "An Advanced FWD Design Concept with Superior Soft Reverse Recovery Characteristics", Proceedings of ISPSD 2000, Seiten 119 bis 122, 2000 beschrieben, besteht ein Kompromißverhältnis zwischen der weichen Verzögerung und der schnellen sowie verlustarmen Sperrverzögerung.

Um die Diode mit weichen Verzögerungscharakteristika auszustatten, wird die Gesamtmenge der im Durchlaßzustand der Diode in der Driftschicht angesammelten Ladungsträger so erhöht, daß die Menge der auf der Kathodenseite angesammelten Minoritätsladungsträger zunehmen kann. Mit zunehmender Menge der auf der Kathodenseite angesammelten Minoritätsladungsträger können viele der Minoritätsladungsträger auf der Kathodenseite verbleiben, während sich die Raumladungszone zum Zeitpunkt der Sperrverzögerung von der Anodenseite aus zur Kathoden­ seite hin ausdehnt. Mit zunehmender Anzahl der Minoritätsladungsträger, die auf der Kathoden­ seite verbleiben, während sich die Raumladungszone von der Anodenseite aus zur Kathodenseite hin ausdehnt, wird die Abnahmerate des Sperrverzögerungsstroms, dir/dt, die sogenannte Sperrverzögerungsstromabnahmerate, reduziert.

Wenn jedoch im Durchlaßzustand der Diode zu viele Ladungsträger in der Driftschicht angesam­ melt werden, nehmen die Sperrverzögerungsverluste zu, und es dauert lange, bis die Sperrverzö­ gerung endet, das heißt, die Sperrverzögerungszeit ist groß.

Andererseits wird eine schnelle und verlustarme Diode geschaffen, indem die Ladungsträger­ lebensdauer gesteuert wird, wobei ein Lebensdauerkiller gleichförmig in die Driftschicht einge­ bracht wird, oder indem die Driftschicht dünner gemacht wird, um die Menge an Ladungsträgern zu reduzieren, die sich im Durchlaßzustand der Diode in der Driftschicht ansammeln. Wenn jedoch die in der Driftschicht angesammelte Menge an Ladungsträgern reduziert wird, wird auch die Menge der auf der Kathodenseite angesammelten Minoritätsladungsträger ebenfalls reduziert, was eine sogenannte zackige und harte Verzögerung verursacht, bei der die Sperrverzögerungs­ stromabnahmerate dir/dt groß ist. Während der zackigen und harten Verzögerung schwingen die Sperrverzögerungsspannung und der Sperrverzögerungsstrom manchmal.

Eine weiche Verzögerung wird durch die Dioden mit niedriger Injektion wie beispielsweise die in den Dokumenten (1) und (2) offenbarten MPS- bzw. SFD-Dioden realisiert. Es werden jedoch bei den Dioden mit niedriger Injektion öfter als bei der PIN-Diode mit der Driftschicht der gleichen Dicke aufgrund des Schottky-Zonenübergangs oder der schwach dotierten Anodenschicht eine Absenkung der Durchbruchspannung und eine Zunahme des Leckstroms unter der angelegten Sperrvorspannung verursacht.

Die Steuerung der lokalen Lebensdauer, die durch Aufstrahlen eines Partikelstrahls aus leichten Ionen wie beispielsweise Protonen und Helium ausgeführt wird, verursacht hohe Herstellungsko­ sten, da die Kosten der Bestrahlung pro Wafer hoch sind.

Wenn versucht wird, das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung durch Einsatz von Dioden mit niedriger Injektion mit dem MPS-Aufbau oder dem SFD-Aufbau oder durch Dünnermachen der Driftschicht und durch Einsatz der Steuerung der lokalen Lebensdauer zu reduzieren, verbleibt kein Platz für das Ansammeln von genügend Ladungsträgern auf der Kathodenseite der Driftschicht, was eine harte Sperrverzögerung verursacht, bei der der Sperrverzögerungsstrom und die Sperrverzögerungs­ spannung schwingen. Außerdem ist es sehr schwierig, eine angestrebte Durchbruchspannung zu erzielen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, bei dem die vorgenannten Probleme vermieden werden und mit dem eine gewünschte Durchbruch­ spannung erzielt werden und das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung reduziert werden kann.

Diese Aufgaben werden mit einem Halbleiterbauelement gemäß einem der Ansprüche 1, 5 oder 14 sowie einem Verfahren zu dessen Herstellung gemäß Anspruch 15 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.

In der folgenden Beschreibung ist der erste Leitfähigkeitstyp der n-leitende, und der zweite Leitfähigkeitstyp ist der p-leitende.

Das besondere Merkmal der Erfindung besteht darin, daß die Diode mit beispielsweise einem pin- Aufbau eine n-leitende Pufferschicht enthält, die gleichförmig oder selektiv in einer n-leitenden Driftschicht hohen Widerstands gebildet ist, die als I-Schicht (intrinsische Schicht) dient, und zwar so, daß sich die n-leitende Pufferschicht weder in Kontakt mit einer p-leitenden Anoden­ schicht noch mit einer n-leitenden Kathodenschicht befindet. Der spezifische Widerstand der Pufferschicht ist geringer als der spezifische Widerstand der Driftschicht und höher als der spezifische Widerstand der Kathodenschicht. Die Pufferschicht ist so gebildet, daß der kürzeste Abstand von der Pufferschicht zum pn-Übergang durch die Ungleichung (1) aus Anspruch 9 oder die Ungleichung (2) aus Anspruch 10 beschrieben ist. Die Pufferschicht ist außerdem so beschaffen, daß ihre Dicke und ihre mittlere Dotierstoffkonzentration durch die Ungleichung (3) aus Anspruch 11 beschrieben ist. Durch Aufbau einer Diode in vorgenannter Weise führt eine solche Diode eine weiche Verzögerung durch, da der Sperrverzögerungsstrom selbst dann nicht schwingt, wenn die n-leitende Driftschicht dünn ist, und die Durchbruchspannung der Diode wird nicht beeinträchtigt. Da die sich während der Sperrverzögerung ausdehnende Raumladungszone zum ersten Mal in der Pufferschicht stoppt, werden die Minoritätsladungsträger in dem Abschnitt der Driftschicht auf der Seite der Anodenschicht durch die Raumladungszone schnell ausge­ schwemmt. Die Raumladungszone dehnt sich über die Pufferschicht hinaus und ein wenig in den Abschnitt der Driftschicht auf der Seite der Kathode hinein aus. Die Raumladungszone dehnt sich jedoch nicht tief in den Abschnitt der Driftschicht auf der Seite der Kathode hinein aus. Daher werden die Minoritätsladungsträger in dem Abschnitt der Driftschicht auf der Seite der Kathoden­ schicht von der Raumladungszone nicht ausgeschwemmt. Die Minoritätsladungsträger ver­ schwinden nur durch Rekombination. Da die Menge der in der erfindungsgemäßen Diode verbleibenden Ladungsträger größer als bei der herkömmlichen PIN-Diode ist, die keinerlei Pufferschicht enthält, erleichtert die erfindungsgemäße Diode das Drücken der Sperrverzöge­ rungsstromabnahmerate auf einen niedrigen Wert und das Realisieren einer weichen Verzögerung. Daher ist die Dicke der Driftschichtanordnung reduziert. Als Folge erleichtert die erfindungsge­ mäße Diode eine weiche und schnelle Sperrverzögerung mit geringen Verlusten.

Das Vorsehen der Pufferschicht beeinträchtigt nicht die Durchbruchspannung der erfindungsge­ mäßen Diode. Die Durchbruchspannung der erfindungsgemäßen Diode ist nahezu gleich wie bei der herkömmlichen PIN-Diode. Da die Pufferschicht, die gemäß Beschreibung durch die Unglei­ chungen (1) oder (2) und die Ungleichung (3) gebildet sind, ebenfalls durch die sich von der Anodenseite aus ausdehnende Verarmungsschicht verarmt wird, hält die Driftschichtanordnung mit der Pufferschicht der angelegten Spannung stand.

Weitere Vorteile, Merkmale und Besonderheiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden, nicht beschränkenden Beschreibung vorteilhafter Ausführungsformen der Erfindung. Es zeigen:

Fig. 1 eine Querschnittsansicht eines Halbleiterbauelements gemäß der ersten Ausführungs­ form der Erfindung;

Fig. 2 einen Graphen, der die Sperrverzögerungswellenformen der PIN-Diode gemäß der ersten Ausführungsform und der herkömmlichen PIN-Diode bei Raumtemperatur be­ schreibt;

Fig. 3(a) und 3(b) Graphen, welche die Änderung der Elektronenkonzentration bzw. der Löcherkonzentration während der in Fig. 2 beschriebenen Sperrverzögerung beschrei­ ben, die durch Bauelementsimulation für die PIN-Diode gemäß der ersten Ausführungs­ form der Erfindung berechnet wurde;

Fig. 4(a) und 4(b) Graphen, welche die Änderung der Elektronenkonzentration bzw. der Löcherkonzentration während der in Fig. 2 beschriebenen Sperrverzögerung beschrei­ ben, die durch Bauelementsimulation für die herkömmliche PIN-Diode B berechnet wurde, deren n-leitende Driftschicht eine Dicke von 115 µm aufweist;

Fig. 5 eine Graphen für den Vergleich der Sperrverzögerungsspannungen und der Sperrverzö­ gerungsströme mit dem kürzesten Abstand X1 vom pn-Übergang zwischen der Anodenschicht und der Driftschicht zur Pufferschicht als Parameter;

Fig. 6 einen Graphen, der die Beziehung zwischen dem Maß an weicher Verzögerung und dem kürzesten Abstand X1 vom pn-Übergang zur Pufferschicht mit dem Abstands­ index L als Referenz beschreibt;

Fig. 7 einen Graphen zum Verhältnis Y1/W und der Durchbruchspannung BV der PIN-Diode;

Fig. 8 ein Kurvenpaar zum Vergleich der Verteilungen der elektrischen Feldstärke unter der angelegten Sperrvorspannung in der PIN-Diode gemäß der ersten Ausführungsform der Erfindung, bei der das Verhältnis Y1/W gleich 1 ist, und der herkömmlichen PIN-Diode;

Fig. 9 das Dotierstoffverteilungsprofil über die in Fig. 1 gezeigte PIN-Diode;

Fig. 10 eine Querschnittsansicht eines Halbleiterbauelements gemäß der zweiten Ausführungs­ form der Erfindung;

Fig. 11(a) und 11(b) eine Querschnittsansicht eines Halbleiterbauelements gemäß der dritten Ausführungsform der Erfindung bzw. deren Dotierstoffverteilungsprofil;

Fig. 12(a) und 12(b) ein Halbleiterbauelement gemäß der vierten Ausführungsform der Erfindung bzw. deren Dotierstoffverteilungsprofil;

Fig. 13(a) und 13(b) perspektivische Ansichten des in Fig. 10 gezeigten Halbleiterbauelements zur Erläuterung von deren Pufferzonen;

Fig. 14(a) und 14(b) perspektivische Ansichten von Dioden gemäß der fünften Ausführungsform der Erfindung, die einen inselförmigen bzw. eine streifenförmigen MPS-Aufbau aufwei­ sen und eine Driftschichtanordnung enthalten, welche die Pufferschicht enthält, wie sie bei der Diode gemäß der ersten Ausführungsform vorgesehen ist;

Fig. 15(a) und 15(b) perspektivische Ansichten von Dioden gemäß der sechsten Ausführungs­ form der Erfindung mit dem in Fig. 14(a) gezeigten inselförmigen MPS-Aufbau bzw. dem in Fig. 14(b) gezeigten streifenförmigen MPS-Aufbau und einer Driftschichtanord­ nung, welche die in Fig. 13(a) gezeigten inselförmigen Pufferzonen aufweist;

Fig. 16 eine perspektivische Ansicht einer Diode gemäß der siebten Ausführungsform der Erfindung mit dem in Fig. 14(a) gezeigten inselförmigen MPS-Aufbau und einer Drift­ schichtanordnung, welche die in Fig. 13(b) gezeigten streifenförmigen Pufferzonen aufweist;

Fig. 17 eine perspektivische Ansicht einer anderen Diode gemäß der siebten Ausführungsform der Erfindung mit dem in Fig. 14(b) gezeigten streifenförmigen MPS-Aufbau und einer Driftschichtanordnung, welche die in Fig. 13(b) gezeigten streifenförmigen Pufferzonen aufweist;

Fig. 18 eine perspektivische Ansicht einer weiteren Diode gemäß der siebten Ausführungsform der Erfindung mit dem in Fig. 14(b) gezeigten streifenförmigen MPS-Aufbau und einer Driftschichtanordnung, welche die in Fig. 13(b) gezeigten streifenförmigen Pufferzonen aufweist;

Fig. 19(a) und 19(b) perspektivische Ansichten von Dioden gemäß der achten Ausführungsform der Erfindung mit einem inselförmigen SFD-Aufbau bzw. mit einem streifenförmigen SFD-Aufbau und einer Driftschichtanordnung, welche die Pufferschicht enthält, wie sie bei der Diode gemäß der ersten Ausführungsform vorgesehen ist;

Fig. 20(a) und 20(b) perspektivische Ansichten von Dioden gemäß der neunten Ausführungsform der Erfindung mit dem in Fig. 19(a) gezeigten SFD-Aufbau bzw. mit dem in Fig. 19(b) gezeigten SFD-Aufbau und einer Driftschichtanordnung, welche die in Fig. 13(a) ge­ zeigten inselförmigen Pufferzonen aufweist;

Fig. 21 eine perspektivische Ansicht einer Diode gemäß der zehnten Ausführungsform der Erfindung mit dem in Fig. 19(a) gezeigten SFD-Aufbau und einer Driftschichtanord­ nung, welche die in Fig. 13(b) gezeigten streifenförmigen Pufferzonen aufweist;

Fig. 22 eine perspektivische Ansicht einer anderen Diode gemäß der zehnten Ausführungsform der Erfindung mit dem in Fig. 19(b) gezeigten SFD-Aufbau und einer Driftschichtanord­ nung, welche die in Fig. 13(b) gezeigten streifenförmigen Pufferzonen aufweist;

Fig. 23 eine perspektivische Ansicht einer weiteren Diode gemäß der zehnten Ausführungs­ form der Erfindung mit dem in Fig. 19(b) gezeigten SFD-Aufbau und einer Driftschicht­ anordnung, welche die in Fig. 13(b) gezeigten streifenförmigen Pufferzonen aufweist;

Fig. 24(a) und 24(b) Querschnittsansichten von Halbleiterbauelementen gemäß der elften Ausführungsform der Erfindung;

Fig. 25 eine Querschnittsansicht einer herkömmlichen PIN-Diode;

Fig. 26 eine Querschnittsansicht eines Halbleiterbauelements gemäß der zwölften Ausfüh­ rungsform der Erfindung; und

Fig. 27 bis 35 Querschnittsansichten zur Beschreibung des Verfahrens der Herstellung eines Halbleiterbauelements gemäß der dreizehnten Ausführungsform der Erfindung.

Fig. 1 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer ersten Ausführungs­ form der Erfindung. Fig. 1 zeigt die aktive Zone einer PIN-Diode, die eine n-leitende Pufferschicht aufweist. Die Durchbruchverhinderungszone der PIN-Diode ist in der Figur nicht dargestellt.

Die PIN-Diode gemäß der ersten Ausführungsform wird in folgender Weise gebildet. Eine zweite n-leitende Driftschicht 4 wird epitaktisch auf einem n-leitenden Halbleitersubstrat aufgewachsen, das beispielsweise mit Sb (Antimon) dotiert ist und einen niedrigen spezifischen Widerstand von 0,01 Ωcm aufweist. Das n-leitende Halbleitersubstrat wird später zu einer n-leitenden Kathoden­ schicht 5. Die zweite Driftschicht 4 weist eine Dicke von 55 µm auf, ist beispielsweise mit P (Phosphor) dotiert und weist einen spezifischen Widerstand von 55 Ωcm auf. Dann wird eine n-leitende Pufferschicht 3 epitaktisch auf der zweiten Driftschicht 4 aufgewachsen. Die Puffer­ schicht 3 weist eine Dicke von 5 µm auf, ist beispielsweise mit P dotiert und weist eine spezifi­ schen Widerstand von 5 Ωcm auf. Dann werden eine n-leitende Halbleiterschicht, die später zu einer n-leitenden Driftschicht 2 wird, und eine p-leitende Anodenschicht 1 epitaktisch auf der Pufferschicht 3 aufgewachsen. Die n-leitende Halbleiterschicht weist eine Dicke von 60 µm auf, ist beispielsweise mit P dotiert und weist einen spezifischen Widerstand von 55 Ωcm auf. Dann werden die Oberflächen der bis dahin gebildeten Halbleiterstücke spiegelpoliert, und der Halblei­ terprozeß, wie er bei einem herkömmlichen Epitaxialsubstrat ausgeführt wird, wird ausgeführt. Ein thermischer Oxidfilm wird gebildet, und der gebildete thermische Oxidfilm wird gemustert. Dann wird eine p-leitende Anodenschicht 1 mit einer Dicke von 5 µm durch Ionenimplantation und durch anschließendes thermisches Eintreiben im Oberflächenabschnitt der 60 µm dicken n-leitenden Halbleiterschicht gebildet. Der Teil der n-leitenden Halbleiterschicht, in der die Anoden­ schicht 1 nicht gebildet ist, wird als erste n-leitende Driftschicht 2 dienen.

Der kürzeste Abstand X1 von dem pn-Übergang zwischen der Anodenschicht 1 und der ersten Driftschicht 2 zur Pufferschicht 3 und die Dicke Y1 der Pufferschicht 3 sind in Fig. 1 gezeigt. In der Figur beträgt X1, das die Dicke der ersten Driftschicht 2 ist, 55 µm, und Y1 beträgt 5 µm. Nachstehend werden die erste Driftschicht 2, die Pufferschicht 3 und die zweite Driftschicht 4 in ihrer Gesamtheit als "n-leitende Driftschichtanordnung" oder einfach als "Driftschichtanordnung" bezeichnet. Die n-leitende Kathodenschicht 5, die zweite Driftschicht 4, die Pufferschicht 3 und die vorstehende n-leitende Halbleiterschicht bilden ein epitaktisch aufgewachsenes Halbleitersub­ strat 100, das nachstehend als "Epitaxialsubstrat" bezeichnet wird.

Ein Schwermetall wie beispielsweise Platin wird zur Steuerung der Ladungsträgerlebenszeit eindiffundiert. Eine Anodenelektrode 6 und eine Kathodenelektrode 7 werden durch Metallisierung auf der Oberfläche der Anodenschicht 1 bzw. der Oberfläche (Rückseite) der Kathodenschicht 5 gebildet. Ein Anodenanschluß A und ein Kathodenanschluß K werden mit den jeweiligen der Elektroden 6 und 7 verbunden. Daher wird die PIN-Diode gemäß der ersten Ausführungsform der Erfindung in gleicher Weise wie die in Fig. 25 gezeigte herkömmliche PIN-Diode mit der Aus­ nahme hergestellt, daß die Dotierstoffkonzentrationen während der Epitaxieschritte gesteuert werden. Alternativ kann die Ladungsträgerlebensdauer durch Bestrahlen mit einem Elektronen­ strahl oder mit leichten Ionen wie beispielsweise He gesteuert werden.

Durch Einstellen der vorgenannten X1 und Y1 auf die später beschriebenen vorbestimmten jeweiligen Bereiche wird das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung reduziert, wobei eine bestimmte Durchbruch­ spannung erzielt wird.

Fig. 2 ist ein Graph, der die Sperrverzögerungswellenformen der PIN-Diode gemäß der ersten Ausführungsform und der herkömmlichen PIN-Diode bei Raumtemperatur beschreibt. Nachste­ hend wird die PIN-Diode gemäß der Erfindung auch als "vorliegende PIN-Diode" bezeichnet. In der Figur repräsentiert Ia den Anodenstrom, und Vak repräsentiert die Spannung zwischen der Anode und der Kathode. In Fig. 2 repräsentiert die positive Spannung die Sperrvorspannung der PIN- Dioden. Der Sperrverzögerungsprozeß beginnt in dem Moment, in dem der Anodenstrom die Nullinie zur negativen Seite hin kreuzt. Die Dicke der Driftschichtanordnung bei der vorliegenden PIN-Diode A beträgt 115 µm. Die Dicke der Driftschicht beträgt 115 µm für die herkömmliche PIN-Diode B und 135 µm für die andere herkömmliche PIN-Diode C. Die Dicke der Anodenschich­ ten und die Dicke der Kathodenschichten der herkömmlichen PIN-Dioden sind gleich wie bei der vorliegenden PIN-Diode. Die Testbedingungen sind ein Spitzendurchlaßstrom (Spitzenanoden- strom) von 50 A und eine Sperrvorspannung von 600 V, was die Hälfte der Durchbruchspannung BV der Dioden ist.

Die Ladungsträgerlebensdauern aller getesteten PIN-Dioden wird durch Bestrahlung mit einem Elektronenstrahl so gesteuert, daß der Durchlaßspannungsabfall 1,7 V bei dem Nennstrom von 50 A (entsprechend der Nennstromdichte von 170 A/cm²) bei Raumtemperatur ist. Der Anoden­ strom Ia der herkömmlichen PIN-Diode C mit der 135 µm dicken Drifischicht schwingt nicht, was bedeutet, daß die herkömmliche PIN-Diode C eine weiche Verzögerung ausführt. Im Gegensatz dazu führt die herkömmliche PIN-Diode B mit der 115 µm dicken Driftschicht eine harte Verzöge­ rung aus. Genauer gesagt nimmt die Sperrverzögerungsstromabnahmerate dir/dt zu einem bestimmten Zeitpunkt drastisch zu (der Sperrverzögerungsstrom wird drastisch reduziert), was eine zackige Verzögerung, das heißt eine harte Verzögerung, angibt, und der Sperrverzögerungs­ strom, das heißt der Anodenstrom Ia, der die Nullinie zur negativen Seite hin gekreuzt hat, schwingt. Daher nimmt die Sperrverzögerungsspannung, die das Produkt (L.(dir/dt)) der Induktivi­ tät L der Schaltung und der Sperrverzögerungsstromabnahmerate dir/dt ist, schlagartig zu und schwingt. In Fig. 2 sind die Schwingungswellenformen der herkömmlichen PIN-Diode B mit der 115 µm dicken Drifischicht aus Gründen der klareren Beschreibung bei etwa 0,55 µs und später nicht gezeigt.

Der Anodenstrom Ia der vorliegenden PIN-Diode A schwingt nicht, obwohl deren Driftschichtan­ ordnung eine Dicke von 115 µm aufweist. Das heißt, die vorliegende PIN-Diode A führt eine weiche Verzögerung aus. Die vorliegende PIN-Diode A realisiert eine weiche Verzögerung sowie eine schnelle und verlustarme Sperrverzögerung nahezu gleich wie die Sperrverzögerung der herkömmlichen PIN-Diode B, deren Driftschicht eine Dicke von 115 µm aufweist. Somit reduziert die vorliegende PIN-Diode A das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung stark. Die Sperrverzögerungsladungsmenge Qrr beträgt 2,95 µC für die herkömmliche PIN-Diode C und 1,65 µC für die vorliegende PIN-Diode A. Die Sperrverzögerungsladungsmenge Qrr der vorliegenden PIN-Diode A ist gegenüber der herkömmlichen PIN-Diode C auf 55% reduziert. Daher verbessert die vorliegende PIN-Diode A die Sperrverzögerungscharakteristika (Sperrverzögerungsladungsmenge Qrr) stark.

Fig. 3(a) ist ein Graph, der die Elektronenkonzentrationsänderung während der in Fig. 2 beschrie­ benen Sperrverzögerung beschreibt, die durch Bauelementsimulation für die vorliegende PIN- Diode berechnet wurde. Fig. 3(b) ist ein Graph, der die Löcherkonzentrationsänderung während der in Fig. 2 beschriebenen Sperrverzögerung beschreibt, die durch Bauelementsimulation für die vorliegende PIN-Diode berechnet wurde. In diesen Figuren repräsentiert die horizontale Achse die Tiefe von der Oberfläche der p-leitenden Anodenschicht 1, und die vertikale Achse repräsentiert die Ladungsträgerkonzentration. In den Figuren repräsentiert N_D die Dotierstoffkonzentration in der Driftschichtanordnung, das heißt die Donatorkonzentration. Die Angabe 1E13 steht für 1 × 10¹³. Der Abstand von der Anodenelektrode zum pn-Übergang (die Dicke der Anodenschicht) beträgt 5 µm, und die Dicke der Driftschichtanordnung mit der Pufferschicht beträgt 115 µm.

Eine Raumladungszone (Verarmungsschicht) dehnt sich von dem pn-Übergang aus zur Drift­ schicht (erste Driftschicht 2 in Fig. 1) aus. Nachdem der Sperrverzögerungsstrom seinen Spitzenwert erreicht hat (zum Zeitpunkt Irp), wird die Raumladungszone zuerst von der Puffer­ schicht 3 gehindert, sich auszudehnen, und dehnt sich dann über die Pufferschicht 3 hinaus weiter in die zweite Driftschicht 4 auf der Seite der Kathode aus. Da die Pufferschicht 3 vorhanden ist und da die Sperrvorspannung die Hälfte der Durchbruchspannung der PIN-Diode (1200 V) ist, hört die Raumladungszone auf, sich innerhalb der zweiten Driftschicht 4 auszudeh­ nen. Dann rekombinieren viele auf der Kathodenseite der zweiten Driftschicht 4 verbleibende Ladungsträger, und deren Anzahl nimmt stetig ab, wie durch den Pfeil in den Fig. 3(a) und 3(b) angegeben ist. Da ausreichend viele Ladungsträger (Elektronen und Löcher) während des Sperrverzögerungsprozesses verbleiben, wird die Sperrverzögerungsstromabnahmerate dir/dt auf einen niedrigen Wert gedrückt, und es findet eine weiche Verzögerung statt.

Fig. 4(a) ist ein Graph, der die Elektronenkonzentrationsänderung während der in Fig. 2 beschrie­ benen Sperrverzögerung beschreibt, die durch Bauelementsimulation für die herkömmliche PIN- Diode B berechnet wurde, deren Driftschicht eine Dicke von 115 µm aufweist. Fig. 4(b) ist ein Graph, der die Löcherkonzentrationsänderung während der in Fig. 2 beschriebenen Sperrverzöge­ rung beschreibt, die durch Bauelementsimulation für die herkömmliche PIN-Diode B berechnet wurde. Die Fig. 4(a) und 4(b) entsprechen den Fig. 3(a) und 3(b), um die vorliegend PIN-Diode A mit der herkömmlichen PIN-Diode B vergleichen zu können.

In den Fig. 4(a) und 4(b) ist die Art und Weise, in der die Ladungsträger reduziert werden, anders als die Art und Weise, in der die Ladungsträger in der Zone zwischen der Pufferschicht 3 und der Kathodenschicht gemäß Darstellung in den Fig. 3(a) und 3(b) reduziert werden. Da die herkömm­ liche PIN-Diode B keine Pufferschicht aufweist, dehnt sich die Raumladungszone bis zur Katho­ denschicht aus, ohne unterbrochen zu werden. Da die auf der Kathodenseite der Driftschicht verbleibenden Ladungsträger durch die sich zur Kathodenseite der Driftschicht hin ausdehnende Raumladungszone ausgeschwemmt werden, sinkt die Konzentration der verbleibenden Ladungen stark unter die Donatorkonzentration N_D ab. Als Folge werden die Löcher (Minoritätsladungsträ­ ger) von der Kathodenseite der Driftschicht abgesaugt.

Wie die Fig. 4(a) und 4(b) zeigen, werden die Ladungsträger (Elektronen und Löcher), die angesammelt werden, bevor die Schwingung verursacht wird, unmittelbar vor der Schwingung abgesaugt (nahezu gleicher Zustand wie unmittelbar nach der Schwingung). In diesem Moment ist die Löcherkonzentration sehr viel niedriger als 1 × 10¹³ cm^-3, worauf die Spitze des Pfeils in Fig. 4(b) zeigt. Da das Ladungsträgerabsaugen abrupt verursacht wird, wird die Sperrverzögerungs­ stromabnahmerate dir/dt groß, was zu einer harten Verzögerung führt. Als Folge beginnen der Sperrverzögerungsstrom und die Sperrverzögerungsspannung zu schwingen.

Fig. 5 ist ein Graph, der die Sperrverzögerungsspannungen und die Sperrverzögerungsströme mit dem kürzesten Abstand X1 vom pn-Übergang zwischen der Anodenschicht und der Driftschicht zur Pufferschicht als Parameter vergleicht. Der kürzeste Abstand X1 ist auf 30 µm, 55 µm und 90 µm eingestellt. Eine Schwingung wird bei den vorliegenden PIN-Dioden A hervorgerufen, bei denen die kürzesten Abstände X1 30 µm bzw. 90 µm betragen, obwohl die Oszillation nicht so stark ist wie bei der herkömmlichen PIN-Diode B. Daher beeinflußt der Ort der Pufferschicht 3 (der kürzeste Abstand X1) die weiche Verzögerung.

Nun wird die Position und die Dicke der Pufferschicht zum Realisieren einer weichen Verzögerung erläutert.

Der Abstand L vom pn-Übergang zum Rand der Raumladungszone, die sich während der Sperrverzögerung in die Driftschicht hinein ausdehnt, wird durch die durch die Lösung der Poisson-Gleichung gewonnene folgende Gleichung (4) ausgedrückt.

L = {(BV ε_S)/q[(J_F/q ν_sat)+N_D]}^1/2 (4)

Hier ist BV die Durchbruchspannung der Diode, es die absolute Dielektrizitätskonstante des Halbleiters, q die Elementarladung, J_F die Nennstromdichte der Diode, ν_sat die Ladungsträgersätti­ gungsgeschwindigkeit und N_D die Konzentration des Dotierstoffs des ersten Leitfähigkeitstyps in der Driftschicht. Der Term [(J_F/q ν_sat)+N_D] entspricht der Ladungsmenge in der Poisson-Glei­ chung, und die durch die Sperrverzögerung hervorgerufene Ladungsmenge ist in (J_F/q ν_sat) enthalten.

Durch Einstellen der Durchbruchspannung (der Lawinenspannung) BV, der Nennstromdichte J_F und der Dotierstoffkonzentration N_D in der Driftschicht auf die jeweiligen Werte ist der Abstand L vom pn-Übergang zum Rand der sich in die Driftschicht hinein ausdehnenden Raumladungszone, der der Ladungsmenge [(J_F/q ν_sat)+N_D] entspricht, durch die Poisson-Gleichung bestimmt. Nachstehend wird der Abstand L als ein Index (Abstandsindex) verwendet, der die Ausdehnung der Raumladungszone angibt.

Es existiert die nachstehend beschriebene Relation zwischen der Nennstromdichte J_F und der Durchbruchspannung BV der Diode. Die Stromdichte Jii, die eine Stoßionisation (Lawinenzustand) bei der angelegten Spannung Vak hervorruft, ist durch die folgende Gleichung ausgedrückt

Vak = 5,3 × 10¹³(N_D + Jii/q ν_sat)^-0,75.

Diese Gleichung ist in B. J. Baliga, "Power Semiconductor Devices", PWS Publishing Company, 1996, beschrieben.

Die Nennstromdichte J_F der Diode wird unter Belassen eines gewissen Spielraums gewöhnlich auf ein Drittel der Stromdichte Jii eingestellt, die eine Stoßionisation so hervorruft, daß ein Lawinen­ durchbruch bei einer Stromdichte hervorgerufen wird, die etwa dreimal so hoch wie die Nenn­ stromdichte J_F ist. Die Durchbruchspannung BV und die Nennstromdichte J_F sind durch die folgende Gleichung voneinander abhängig:

BV = 5,3 × 10¹³(N_D + 3J_F/q ν_sat)^-0,75.

Dann wird der Abstandsindex L unter Verwendung der Gleichung (4) berechnet. Durch Einstellen von BV auf beispielsweise 1200 V (Lawinenspannung), N_D auf 8,4 × 10¹³ cm^-3 und der Ladungs­ trägersättigungsgeschwindigkeit ν_sat auf 1 × 10⁷ cm/s beträgt die durch die oben beschriebene Gleichung berechnete Nennstromdichte J_F 170 A/cm². Der durch Einsetzen dieser Zahlen in Gleichung (4) berechnete Abstandsindex L beträgt 64 µm. Natürlich hängt der Abstandsindex L von der Durchbruchspannung BV, der Nennstromdichte J_F, der Dotierstoffkonzentration N_D und der Sättigungsgeschwindigkeit ν_sat ab.

Fig. 6 ist ein Graph, der die Beziehung zwischen dem Maß an weicher Verzögerung und dem kürzesten Abstand X1 vom pn-Übergang zur Pufferschicht mit dem Abstandsindex L als Referenz beschreibt. In Fig. 6 repräsentiert die horizontale Achse das Verhältnis von X1 und L, und die vertikale Achse repräsentiert die Sperrverzögerungsstromabnahmerate (dir/dt). Eine weiche Verzögerung wird realisiert, wenn die Abnahmerate (dir/dt) klein ist. Die Driftschichtanordnung weist eine Dicke von 115 µm auf. Die vertikale Achse ist durch den Wert von (dir/dt) normiert, bei dem X1 gleich dem Abstandsindex L ist, das heißt X1/L = 1,0. Die Sperrverzögerungsstrom­ abnahmerate (dir/dt) für die herkömmliche PIN-Diode ist 20 mal so hoch wie für die vorliegende PIN-Diode. Die Sperrverzögerungsstromabnahmerate (dir/dt) ist durch den Wert definiert, bei dem der Gradient das Maximum aufweist.

Wie Fig. 6 angibt, drückt die vorliegende PIN-Diode, die eine Pufferschicht enthält, die Abnahme­ rate (dir/dt) effektiver als bei der herkömmlichen PIN-Diode. Wenn X1/L im Bereich zwischen 0,3 und 1,6 liegt, drückt die vorliegende PIN-Diode die Abnahmerate (dir/dt) effektiv herab. Wenn X1/L gleich 1 ist, ist die Abnahmerate (dir/dt) am kleinsten. Wenn X1/L im Bereich zwischen 0,8 und 1,2 liegt, ist die Abnahmerate (dir/dt) klein genug, keine Schwingung hervorzurufen, jedoch eine weiche Verzögerung zu realisieren. Die gestrichelten Linien in Fig. 6 geben die geschätzten Werte an.

Wie bisher beschrieben, enthält die vorliegende PIN-Diode eine n-leitende Pufferschicht zwischen n-leitenden Driftschichten. Da die Pufferschicht die Ausdehnung der Raumladungszone herab­ drückt, steigt die Stärke des elektrischen Feldes am pn-Übergang an. Daher ist es erforderlich, die Position und die Dicke der Pufferschicht so einzustellen, daß die Durchbruchspannung BV der Diode nicht reduziert wird.

Um zu verhindern, daß die Durchbruchspannung BV der Diode gesenkt wird, ist es erforderlich, den Aufbau des Bauelements so auszulegen, daß die n-leitende Pufferschicht verarmt wird, wenn eine Sperrvorspannung angelegt wird, und sich die Raumladungszone über die Pufferschicht hinaus ausdehnt.

Durch optimales Auslegen des Aufbaus des Bauelements in oben beschriebener Weise wird eine Durchbruchspannung BV erzielt, die so hoch ist wie bei der herkömmlichen PIN-Diode, da die n­ leitende Driftschicht zwischen der n-leitenden Pufferschicht und der Kathodenschicht ebenfalls verarmt wird. Die Dicke W der Pufferschicht, die unter der Bedingung berechnet wird, unter der sich die Raumladungszone bei einer Sperrvorspannung, die halb so groß ist wie die Durchbruch­ spannung BV der Diode, über die n leitende Pufferschicht hinaus ausdehnt, wird durch die folgende Gleichung (5) ausgedrückt:

W = [X1² + 2 ε_s(V_cc + V_PT)/qN_D2]^1/2 - X1 (5)

Hier ist V_cc der halbe Wert der Durchbruchspannung der Diode, V_PT ist die Spannung, bei der die Verarmungsschicht die Pufferschicht des ersten Leitfähigkeitstyps kontaktiert, und N_D2 ist die mittlere Dotierstoffkonzentration in der Pufferschicht des ersten Leitfähigkeitstyps. Nachstehend wird die durch die Gleichung (5) beschriebene Dicke W als Dickenindex verwendet, der die Dicke der n-leitenden Pufferschicht angibt. Die mittlere Dotierstoffkonzentration N_D2 in der Pufferschicht des ersten Leitfähigkeitstyps (n-leitend) ist die Konzentration, die durch Integrieren der Dotier­ stoffkonzentration über die Pufferschicht und durch Dividieren der integrierten Konzentration durch die Dicke Y1 der Pufferschicht gewonnen wird.

Fig. 7 ist ein Graph zum Verhältnis Y1/W und der Durchbruchspannung BV der Diode. In Fig. 7 ist Y1 die Dicke der n-leitenden Pufferschicht der tatsächlichen Diode. In der Figur repräsentiert die horizontale Achse das Verhältnis Y1/W, und die vertikale Achse repräsentiert die Durchbruch­ spannung BV, die bezüglich der Durchbruchspannung der herkömmlichen PIN-Diode normiert ist. Wie in Fig. 7 beschrieben, nimmt die Durchbruchspannung BV bei einem Verhältnis von Y1/W von mehr als 2 stark ab. Daher ist, wenn die Dicke Y1 und die Dotierstoffkonzentration N_D2 in der Pufferschicht auf die jeweiligen Werte eingestellt werden, bei denen das Verhältnis Y1/W kleiner oder gleich 2 ist, die Durchbruchspannung BV ausreichend hoch.

Fig. 8 ist ein Kurvenpaar für den Vergleich der elektrischen Feldstärkeverteilungen unter der angelegten Sperrvorspannung in der vorliegenden PIN-Diode, bei der das Verhältnis Y1/W gleich 1 ist, und der herkömmlichen PIN-Diode. Die angelegte Spannung beträgt 1200 V, was die Spannung (Durchbruchspannung) ist, bei der eine Lawine in der vorliegenden PIN-Diode hervorge­ rufen wird.

Die elektrische Feldstärke ist bei der vorliegenden PIN-Diode, bei der das Verhältnis Y1/W 2 oder kleiner ist, etwas höher als bei der herkömmlichen PIN-Diode. Da jedoch die Pufferschicht bei der vorliegenden PIN-Diode verarmt wird, erreicht die Raumladungszone die Kathodenschicht, und die Durchbruchspannung wird von der Driftschichtanordnung aufrechterhalten.

Fig. 9 zeigt das Dotierstoffverteilungsprofil über die in Fig. 1 gezeigte vorliegende PIN-Diode. In Fig. 9 ist die eine stufenartige Verteilung über die n-leitende Pufferschicht 3 aufweisende Dotierstoffkonzentration durch die durchgezogene Linie dargestellt, und die eine sich über die Pufferschicht 3 allmählich ändernde Verteilung aufweisende Dotierstoffkonzentration ist durch die gestrichelte Linie dargestellt. Die Dotierstoffkonzentration in der p-leitenden Anodenschicht ist die Konzentration des p-leitenden Dotierstoffs, und die Dotierstoffkonzentrationen in der ersten Driftschicht 2, der Pufferschicht 3, der zweiten Driftschicht 4 und der Kathodenschicht 5 sind die Konzentrationen des n-leitenden Dotierstoffs.

Die stufenartige Dotierstoffverteilung wird durch die bei relativ niedriger Temperatur ausgeführte Wärmebehandlung erzielt. Die sich allmählich ändernde Dotierstoffverteilung wird durch Epita­ xialwachstum, durch die bei relativ hoher Temperatur und über eine lange Zeitspanne hinweg ausgeführte Wärmebehandlung oder durch Ionenimplantation und anschließendes thermisches Eintreiben erzielt. Wenn die Dotierstoffkonzentration eine sich allmählich ändernde Verteilung aufweist, wie sie durch die gestrichelte Linie dargestellt ist, ist die Gleichung (5) unter Verwen­ dung der mittleren Dotierstoffkonzentration anwendbar.

Fig. 10 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer zweiten Ausfüh­ rungsform der Erfindung. Gemäß Fig. 10 unterscheidet sich das Halbleiterbauelement (PIN-Diode) gemäß der zweiten Ausführungsform von dem Halbleiterbauelement (PIN-Diode) gemäß der ersten Ausführungsform insofern, als die PIN-Diode gemäß der zweiten Ausführungsform eine Mehrzahl selektiv gebildeter n-leitender Pufferzonen 3 enthält. Das Dotierstoffverteilungsprofil über irgendeine der Pufferzonen 3 ist gleich wie das durch die gestrichelten Linien in Fig. 9 gezeigte. Beispiele möglicher Formen der n-leitenden Pufferzone 3 werden später unter Bezug auf die Fig. 13 bis 23 beschrieben.

Da die Abschnitte der zweiten Driftschicht 4 zwischen den Pufferzonen 3 einen hohen spezifi­ schen Widerstand aufweisen, dehnt sich die Verarmungsschicht leicht über die Abschnitte der zweiten Driftschicht 4 zwischen den Pufferzonen 3 hinaus aus. Daher wird in einfacher Weise eine hohe Durchbruchspannung erzielt. Der in Fig. 10 gezeigte Halbleiteraufbau wird durch zweimaliges Ausführen von Epitaxie gewonnen. Nachdem die n-leitende Driftschicht (zweite n­ leitende Driftschicht) durch die erste Epitaxie gebildet ist, werden die n-leitenden Pufferzonen 3 durch selektives Implantieren von beispielsweise P (Phosphor)-Ionen und durch thermisches Behandeln der implantierten P-Ionen gebildet. Dann wird die erste n-leitende Driftschicht 2 durch die zweite Epitaxie gebildet. Kurz gesagt werden die n-leitenden Pufferzonen 3 durch selektive Ionenimplantation und durch anschließendes thermisches Eintreiben gebildet.

Durch Einstellen der Verhältnisse X1/L und Y1/W auf die jeweiligen Werte in gleicher Weise wie bei der ersten Ausführungsform werden durch die PIN-Diode gemäß der zweiten Ausführungs­ form die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt. Die Durchbruchspan­ nung BV der PIN-Diode gemäß der zweiten Ausführungsform ist höher als diejenige der PIN-Diode gemäß der in Fig. 1 gezeigten ersten Ausführungsform, da sich die Verarmungsschicht in einfacher Weise über die Abschnitte der zweiten Driftschicht 4 zwischen den Pufferzonen 3 hinaus ausdehnt.

Fig. 11(a) ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer dritten Ausfüh­ rungsform der Erfindung. Fig. 11(b) zeigt das Dotierstoffverteilungsprofil über das in Fig. 11(a) gezeigte Halbleiterbauelement hinweg. Das in Fig. 11(a) gezeigte Halbleiterbauelement (PIN- Diode) gemäß der dritten Ausführungsform unterscheidet sich von dem Halbleiterbauelement (PIN-Diode) gemäß der ersten Ausführungsform insofern, als die Pufferschicht in der PIN-Diode gemäß der dritten Ausführungsform durch erste Pufferzonen und zweite Pufferzonen gebildet ist, deren Dotierstoffkonzentrationen sich voneinander unterscheiden und die alternierend angeordnet sind. Genauer gesagt ist die n-leitende Pufferschicht 3 aus ersten Pufferzonen 31, deren Dotierstoffkonzentration hoch ist, und zweiten Pufferzonen 32 gebildet, deren Dotierstoffkonzen­ tration niedriger als die Dotierstoffkonzentration der ersten Pufferzonen 31 ist. Obwohl in Fig. 11(b) ein stufenartiges Dotierstoffverteilungsprofil gezeigt ist, kann die Dotierstoffkonzentration auch mit einem sich allmählich ändernden Verteilungsprofil versehen sein.

Durch Einstellen der Verhältnisse X1/L und Y1/W auf die jeweiligen Werte in gleicher Weise wie bei der ersten Ausführungsform werden durch die PIN-Diode gemäß der dritten Ausführungsform die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt. Die Durchbruchspannung BV der PIN-Diode gemäß der dritten Ausführungsform liegt jedoch zwischen jener der in Fig. 1 gezeigten PIN-Diode gemäß der ersten Ausführungsform und jener der in Fig. 10 gezeigten PIN- Diode gemäß der zweiten Ausführungsform.

Fig. 12(a) ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer vierten Ausfüh­ rungsform der Erfindung. Fig. 12(b) zeigt das Dotierstoffverteilungsprofil über das in Fig. 12(a) gezeigte Halbleiterbauelement.

Das in Fig. 12(a) gezeigte Halbleiterbauelement gemäß der vierten Ausführungsform unterschei­ det sich von dem Halbleiterbauelement (PIN-Diode) gemäß der ersten Ausführungsform insofern, als die Dotierstoffkonzentration in der zweiten Driftzone 4 auf der Kathodenseite höher ist als in der ersten Driftzone 2 auf der Anodenseite. In anderen Worten weist die erste Driftzone 2 auf der Anodenseite einen höheren spezifischen Widerstand auf als die zweite Driftzone 4 auf der Kathodenseite. Das Dotierstoffverteilungsprofil über die PIN-Diode gemäß der vierten Ausfüh­ rungsform ist entweder stufenartig oder sich allmählich ändernd.

Der in Fig. 12(a) und 12(b) gezeigte Halbleiteraufbau stoppt die Verarmungsschicht effektiv, die sich über die erste Driftzone 2 und die Pufferschicht 3 hinweg ausgedehnt hat, innerhalb der zweiten Driftschicht 4. Daher erleichtert die PIN-Diode gemäß der vierten Ausführungsform das Erzielen einer Durchbruchspannung, die höher ist als diejenige der PIN-Diode gemäß der ersten Ausführungsform. Durch Einstellen der Verhältnisse X1/L und Y1/W auf die jeweiligen Werte in gleicher Weise wie bei der ersten Ausführungsform werden durch die PIN-Diode gemäß der vierten Ausführungsform die gleichen Wirkungen erzielt wie bei der ersten Ausführungsform. Alternativ kann die Pufferschicht 3 aus einer Mehrzahl von Zonen gebildet sein, wie in den Fig. 10 oder 11 gezeigt.

Fig. 13(a) ist eine perspektivische Ansicht des in Fig. 10 gezeigten Halbleiterbauelements zur Erläuterung der Form von dessen Pufferzonen. Fig. 13(b) ist eine perspektivische Ansicht des in Fig. 10 gezeigten Halbleiterbauelements zur Erläuterung einer anderen Form von dessen Pufferzo­ nen. Gemäß Fig. 13(a) sind die Pufferzonen 3a wie Punkte bzw. punktartige Bereiche verteilt angeordnet. In anderen Worten sind die Pufferzonen 3a als jeweilige Inseln geformt. In Fig. 13(b) sind die Pufferzonen 3b als jeweilige Streifen geformt. Unabhängig davon, ob die Pufferschicht 3 aus inselförmigen Zonen 3a oder streifenförmigen Zonen 3b gebildet ist, wird eine hohe Durch­ bruchspannung erzielt, und das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung wird reduziert, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Fig. 14(a) ist eine perspektivische Ansicht einer Diode gemäß einer fünften Ausführungsform der Erfindung mit einem inselförmigen MPS-Aufbau und einer Driftschichtanordnung, die eine n-leitende Pufferschicht enthält, wie sie bei der Diode gemäß der ersten Ausführungsform vorgese­ hen ist. Fig. 14(b) ist eine perspektivische Ansicht einer anderen Diode gemäß der fünften Ausführungsform der Erfindung mit einem streifenförmigen MPS-Aufbau und einer Driftschicht­ anordnung, welche die n-leitende Pufferschicht enthält, wie sie bei der Diode gemäß der ersten Ausführungsform vorgesehen ist. Gemäß Fig. 14(a) enthält der MPS-Aufbau eine Mehrzahl inselförmiger p-leitender Anodenzonen 1a. Gemäß Fig. 14(b) enthält der MPS-Aufbau eine Mehrzahl streifenförmiger p-leitender Anodenzonen 1b. Schottky-Zonenübergänge sind zwischen einer Anodenelektrode 6 und den Oberflächen der Abschnitte einer ersten Driftzone 2 zwischen den inselförmigen p-leitenden Anodenzonen 1a oder den streifenförmigen p-leitenden Anodenzo­ nen 1b gebildet.

Da die Minoritätsladungsträger von der Anodenseite durch den MPS-Aufbau reduziert werden, wird eine weiche Verzögerung in einfacherer Weise als bei der Diode gemäß der ersten Ausfüh­ rungsform realisiert. Daher erleichtert die Diode gemäß der fünften Ausführungsform das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnisses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung effektiver als die Diode gemäß der ersten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Fig. 15(a) ist eine perspektivisch Ansicht einer Diode gemäß einer sechsten Ausführungsform der Erfindung mit einem inselförmigen MPS-Aufbau gemäß Darstellung in Fig. 14(a) und einer Driftschichtanordnung, welche die inselförmigen Pufferzonen gemäß Darstellung in Fig. 13(a) enthält. Fig. 15(b) ist eine perspektivische Ansicht einer anderen Diode gemäß der sechsten Ausführungsform der Erfindung mit dem streifenförmigen MPS-Aufbau gemäß Darstellung in Fig. 14(b) und einer Driftschichtanordnung, welche die inselförmigen Pufferzonen gemäß Darstellung in Fig. 13(a) enthält. Gemäß Fig. 15(a) enthält der MPS-Aufbau eine Mehrzahl von inselförmigen p-leitenden Anodenzonen 1a. Gemäß Fig. 15(b) enthält der MPS-Aufbau eine Mehrzahl streifen­ förmiger p-leitender Anodenzonen 1b.

Da die Minoritätsladungsträger von der Anodenseite durch den MPS-Aufbau reduziert werden, wird eine weiche Verzögerung in einfacherer Weise als bei der Diode gemäß der zweiten Ausführungsform realisiert. Daher erleichtert die Diode gemäß der sechsten Ausführungsform das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnisses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung effektiver als die Diode gemäß der zweiten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Fig. 16 ist eine perspektivische Ansicht einer Diode gemäß einer siebten Ausführungsform der Erfindung mit dem inselförmigen MPS-Aufbau gemäß Darstellung in Fig. 14(a) und einer Drift­ schichtanordnung, welche die streifenförmigen Pufferzonen gemäß Darstellung in Fig. 13(b) enthält. Fig. 17 ist eine perspektivische Ansicht einer anderen Diode gemäß der siebten Ausfüh­ rungsform der Erfindung mit dem streifenförmigen MPS-Aufbau gemäß Darstellung in Fig. 14(b) und einer Driftschichtanordnung, welche die streifenförmigen Pufferzonen gemäß Darstellung in Fig. 13(b) enthält. Fig. 18 ist eine perspektivische Ansicht einer weiteren Diode gemäß der sieb­ ten Ausführungsform der Erfindung mit dem streifenförmigen MPS-Aufbau gemäß Darstellung in Fig. 14(b) und einer Driftschichtanordnung, welche die streifenförmigen Pufferzonen gemäß Darstellung in Fig. 13(b) enthält. Gemäß Fig. 16 enthält der MPS-Aufbau eine Mehrzahl inselför­ miger p-leitender Anodenzonen 1a. Gemäß Fig. 17 enthält der MPS-Aufbau eine Mehrzahl streifenförmiger p-leitender Anodenzonen 1b, die sich parallel zu den streifenförmigen Pufferzo­ nen erstrecken. Gemäß Fig. 18 enthält der MPS-Aufbau eine Mehrzahl streifenförmiger p­ leitender Anodenzonen 1b, die sich senkrecht zu den streifenförmigen Pufferzonen erstrecken. Alternativ können die Streifen der p-leitenden Anodenzonen 1b und die Streifen der n-leitenden Pufferzonen auch schräg zueinander bzw. geneigt zueinander sein.

Da die Minoritätsladungsträger von der Anodenseite durch den MPS-Aufbau reduziert werden, wird eine weiche Verzögerung in einfacherer Weise als bei der Diode gemäß der zweiten Ausführungsform realisiert. Daher erleichtert die Diode gemäß der siebten Ausführungsform das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnisses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung effektiver als die Diode gemäß der zweiten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Die Diode gemäß einer der folgenden Ausführungsformen der Erfindung weist einen SFD-Aufbau mit einer dünnen p^--Schicht (dünne p^--Anodenschicht 1c), die als Ersatz für den Schottky- Zonenübergang des vorstehenden MPS-Aufbaus gebildet ist, und eine n-leitende Driftschichtan­ ordnung mit einer der Pufferanordnungen gemäß den vorstehenden Ausführungsformen auf.

Die p^--Schicht wird in folgender Weise gebildet. Eine Anodenelektrode wird durch Sputtern oder durch Vakuumniederschlagen eines Metalls gebildet, das ein p-leitendes Akzeptorelement wie beispielsweise Al enthält, und das Element des Halbleitersubstrats wie beispielsweise Si, wie beispielsweise Al-3%Si und Al-5%Si-0,5%Cu. Dann wird die so aufgewachsene Anodenelektro­ denschicht in einer Wasserstoffatmosphäre oder in einer Stickstoffatmosphäre wärmebehandelt. Da eine sehr dünne p-leitende Schicht im Oberflächenabschnitt der Anodenelektrodenschicht gebildet wird, wenn eine Schottky-Barriere aus einem beispielsweise Si enthaltenden Al-Metall gebildet wird, ist die Barriere höher als die nur aus Al gebildete. Da das Al-Metall einige Prozent Si enthält, wird eine Epitaxial-Neuaufwachsschicht, die Al als Akzeptor enthält, im Oberflächen­ abschnitt der Si-Schicht durch die Wärmebehandlung gebildet. Daher ist die wie vorstehend beschrieben gebildete Schottky-Barriere hoch. Die Höhe der Schottky-Barriere nimmt mit zunehmender Temperatur der Wärmebehandlung beträchtlich zu, da die Dicke der Neuaufwachs­ schicht mit zunehmender Temperatur der Wärmebehandlung zunimmt. Die Wärmebehandlungs­ temperatur liegt zwischen 400 und 500°C. Eine Beobachtung durch SIMS (Sekundärionen- Massenspektroskopie) hat bestätigt, daß die Epitaxial-Neuaufwachsschicht etwa 12 nm (120 Å) dick ist und daß die Neuaufwachsschicht eine p-Schicht ist, in der die Konzentration von Al (Akzeptor) etwa 10¹⁷ cm^-3 beträgt. Die Höhe der Barriere des Schottky-Zonenübergangs, der die dünne p^--Schicht enthält, ist um 10% größer als jene des Schottky-Zonenübergangs, der keine dünne p^--Schicht enthält. Die hohe Schottky-Barriere ist effektiv, den Leckstrom zu reduzieren.

Aufgrund des Vorsehens der p^--Schicht werden die Durchlaßspannung und das Kompromißver­ hältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung reduziert.

Nun werden die Dioden mit einem einen Schottky-Zonenübergang enthaltenden SFD-Aufbau, in dem eine dünne p^--Schicht gebildet ist, gemäß der Erfindung in Verbindung mit deren Ausfüh­ rungsformen beschrieben.

Fig. 19(a) ist eine perspektivische Ansicht einer Diode gemäß einer achten Ausführungsform der Erfindung mit einem inselförmigen SFD-Aufbau und einer Driftschichtanordnung, welche die Pufferschicht aufweist, wie sie bei der Diode gemäß der ersten Ausführungsform vorgesehen ist.

Fig. 19(b) ist eine perspektivische Ansicht einer weiteren Diode gemäß der achten Ausführungs­ form der Erfindung mit einem streifenförmigen SFD-Aufbau und einer Driftschichtanordnung, welche die Pufferschicht enthält, wie sie bei der Diode gemäß der ersten Ausführungsform vorgesehen ist. Gemäß Fig. 19(a) enthält der SFD-Aufbau eine Mehrzahl inselförmiger p-leitender Anodenzonen 1a. Gemäß Fig. 19(b) enthält der SFD-Aufbau eine Mehrzahl streifenförmiger p-leitender Anodenzonen 1b.

Da die Minoritätsladungsträger von der Anodenseite durch den SFD-Aufbau reduziert werden, wird eine weiche Verzögerung in einfacherer Weise als bei der Diode gemäß der ersten Ausfüh­ rungsform realisiert. Daher erleichtert die Diode gemäß der achten Ausführungsform das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnisses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung effektiver als die Diode gemäß der ersten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Fig. 20(a) ist eine perspektivische Ansicht einer Diode gemäß einer neunten Ausführungsform der Erfindung mit dem SFD-Aufbau gemäß Darstellung in Fig. 19(a) und einer Driftschichtanordnung, welche die inselförmigen Pufferzonen gemäß Darstellung in Fig. 13(a) enthält. Fig. 20(b) ist eine perspektivische Ansicht einer weiteren Diode gemäß der neunten Ausführungsform der Erfindung mit dem SFD-Aufbau gemäß Darstellung in Fig. 19(b) und einer Driftschichtanordnung, welche die inselförmigen Pufferzonen gemäß Darstellung in Fig. 13(a) enthält. Gemäß Fig. 20(a) enthält der SFD-Aufbau eine Mehrzahl inselförmiger p-leitender Anodenzonen 1a. Gemäß Fig. 20(b) enthält der SFD-Aufbau eine Mehrzahl streifenförmiger p-leitender Anodenzonen 1b.

Da die Minoritätsladungsträger von der Anodenseite durch den SFD-Aufbau reduziert werden, wird eine weiche Verzögerung in einfacherer Weise als bei der Diode gemäß der zweiten Ausführungsform realisiert. Daher erleichtert die Diode gemäß der neunten Ausführungsform das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnisses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung effektiver als die Diode gemäß der zweiten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Fig. 21 ist eine perspektivische Ansicht einer Diode gemäß einer zehnten Ausführungsform der Erfindung mit dem SFD-Aufbau gemäß Darstellung in Fig. 19(a) und einer Driftschichtanordnung, welche die streifenförmigen Pufferzonen gemäß Darstellung in Fig. 13(b) enthält. Fig. 22 ist eine perspektivische Darstellung einer anderen Diode gemäß der zehnten Ausführungsform der Erfindung mit dem SFD-Aufbau gemäß Darstellung in Fig. 19(b) und einer Driftschichtanordnung, welche die streifenförmigen Pufferzonen gemäß Darstellung in Fig. 13(b) enthält. Fig. 23 ist eine perspektivische Ansicht einer weiteren Diode gemäß der zehnten Ausführungsform der Erfindung mit dem SFD-Aufbau gemäß Darstellung in Fig. 19(b) und einer Driftschichtanordnung, welche die streifenförmigen Pufferzonen gemäß Darstellung in Fig. 13(b) enthält. Gemäß Fig. 21 enthält der SFD-Aufbau eine Mehrzahl inselförmiger Anodenzonen 1a. Gemäß Fig. 22 enthält der SFD- Aufbau eine Mehrzahl streifenförmiger p-leitender Anodenzonen 1b, die sich parallel zu den streifenförmigen n-leitenden Pufferzonen erstrecken. Gemäß Fig. 23 enthält der SFD-Aufbau eine Mehrzahl streifenförmiger p-leitender Anodenzonen 1b, die sich senkrecht zu den streifenförmi­ gen n-leitenden Pufferzonen erstrecken. Alternativ können die Streifen der p-leitenden Anodenzo­ nen 1b und die Streifen der n-leitenden Pufferzonen schräg zu einander bzw. zueinander geneigt sein.

Da die Minoritätsladungsträger von der Anodenseite durch den SFD-Aufbau reduziert werden, wird eine weiche Verzögerung in einfacherer Weise als bei der Diode gemäß der zweiten Ausführungsform realisiert. Daher erleichtert die Diode gemäß der zehnten Ausführungsform das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnisses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung effektiver als die Diode gemäß der zweiten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der jeweiligen Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Fig. 24(a) ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer elften Ausfüh­ rungsform der Erfindung. Fig. 24(b) ist eine Querschnittsansicht eines anderen Halbleiterbauele­ ments gemäß der elften Ausführungsform der Erfindung. Gemäß Fig. 24(a) sind Gräben bzw. Trenches auf der Anodenseite gebildet. In Fig. 24(b) sind Trenches auf der Kathodenseite gebildet.

Diese Dioden werden durch Freilegen von Trenches 9, welche n-leitende Pufferzonen 3 am Boden der jeweiligen Trenches bilden, und Füllen der Trenches mit Oxidfilmen hergestellt. Durch Freilegen der Trenches werden n-leitende Pufferschichten in einer n-leitenden Driftschicht 8 ohne Einsatz von Epitaxie gebildet.

Die Dioden gemäß der elften Ausführungsform, welche eine Trench-Struktur aufweisen, erleich­ tern das Erzielen einer hohen Durchbruchspannung und das Reduzieren des Kompromißverhältnis­ ses zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung in gleicher Weise wie die Diode gemäß der zweiten Ausführungsform, indem die Verhältnisse X1/L und Y1/W innerhalb der entsprechenden Bereiche eingestellt werden, die unter Bezug auf die Fig. 6 und 7 beschrieben wurden.

Obwohl dies nicht dargestellt ist, wird das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung eines Thyristors oder eines MOSFETs durch Anwenden einer der vorstehenden Pufferstrukturen auf die Driftschicht (Schicht mit hohem spezifischen Widerstand) des in dem Thyristor oder dem MOSFET enthaltenen parasitären Transistors reduziert.

Fig. 26 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer zwölften Ausfüh­ rungsform der Erfindung.

Die Diode gemäß der zwölften Ausführungsform unterscheidet sich von der Diode gemäß der in Fig. 1 gezeigten Ausführungsform insofern, als die n-leitende Kathodenschicht in der Diode gemäß der zwölften Ausführungsform durch Ionenimplantation so gebildet wird, daß die n-leitende Kathodenschicht 5 eine Dicke von 1 µm oder weniger aufweist, was viel dünner ist als bei der n-leitenden Kathodenschicht 5 der in Fig. 1 gezeigten Diode gemäß der ersten Ausfüh­ rungsform, die einige 10 µm Dicke aufweist. Die Diode mit einer solch dünnen Kathodenschicht gemäß obiger Beschreibung erleichtert es zu verhindern, daß Lebensdauerkiller in sie eingebracht werden, und das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzöge­ rung und der weichen Verzögerung effektiver zu reduzieren als bei der Diode gemäß der ersten Ausführungsform.

Nun wird das Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer dreizehnten Ausführungsform der Erfindung in Verbindung mit der Herstellung des Halbleiterbauelements gemäß der zwölften Ausführungsform beschrieben. Die Fig. 27 bis 35 sind Querschnittsansich­ ten, welche das Herstellungsverfahren des Halbleiterbauelements gemäß der dreizehnten Ausführungsform der Erfindung beschreiben.

Gemäß Fig. 27 wird ein n-leitender Dotierstoff 102 wie beispielsweise As durch Ionenimplanta­ tion 101 mit einer Dosismenge zwischen 1 × 10¹¹ und 5 × 10¹¹ cm^-2 bei 100 keV in den Oberflächen­ abschnitt eines n^--Bulk-Wafers 49 (eines massiven n^--Wafers) eingebracht, dessen spezifischer Widerstand 55 Ω cm beträgt. Der Bulk-Wafer 49 ist beispielsweise ein FZ-Wafer, der durch das tiegelfreie Zonenziehen bzw. Schwebezonenverfahren hergestellt wird. Der Bulk-Wafer 49 wird später zur zweiten Driftschicht 4.

Gemäß Fig. 28 wird eine n-leitende Pufferschicht 3, die stärker dotiert ist als der n^--Bulk-Wafer, durch Wärmebehandlung bei mehr als 800°C gebildet. Die Pufferschicht 3 weist in diesem Stadium eine Dicke von 5 µm auf.

Gemäß Fig. 29 wird eine Phosphor enthaltende Einkristallschicht 48 epitaktisch auf der Puffer­ schicht 3 aufgewachsen. Der spezifische Widerstand der epitaktisch aufgewachsenen Einkristall­ schicht 48 beträgt 55 Ω cm. Die Einkristallschicht 48 weist eine Dicke von 60 µm auf. Die Einkristallschicht 48 wird später zu der ersten n-leitenden Driftschicht 2.

Gemäß Fig. 30 wird die Oberfläche der Einkristallschicht 48 spiegelpoliert. Ein thermischer Oxidfilm wird auf der Einkristallschicht 48 gebildet, und der thermische Oxidfilm wird gemustert.

Dann wird eine Anodenschicht 1 mit etwa 5 µm Dicke durch Ionenimplantation (Bor, 1 × 10¹³ cm^-2, 100 keV) und anschließendes thermisches Eintreiben (1150°C, 3 Stunden) gebildet.

Gemäß Fig. 31 wird eine Anodenelektrode 6 durch Sputtern von Al-Si und durch Mustern des Al-Si-Films gebildet. Dann wird ein nicht gezeigter Schutzfilm wie beispielsweise ein Nitridfilm gebildet.

Gemäß Fig. 32 wird die Rückseite des Bulk-Wafers 49 durch Abschleifen 103 so poliert, daß die Schichtanordnung eine Dicke von etwa 120 µm aufweist.

Gemäß Fig. 32 wird ein n-leitender Dotierstoff 105 wie beispielsweise Phosphor in die Rückseite der polierten Schichtanordnung durch Ionenimplantation 104 eingebracht.

Gemäß Fig. 33 wird ein n-leitender Dotierstoff 105 durch Ionenimplantation 104 in die polierte Rückseite des Bulk-Wafers 49 eingebracht.

Gemäß Fig. 34 wird eine n-leitende Kathodenschicht 5 durch Glühen des implantierten n-leitenden Dotierstoffs 105 bei niedriger Temperatur gebildet, beispielsweise 400°C, wobei der Al-Si-Film nicht beschädigt wird. Die Dotierstoffkonzentration in der Kathodenschicht 5 ist 1 × 10¹⁷ cm^-3 oder höher. Die Diffusionstiefe der Kathodenschicht 5 beträgt 0,5 µm.

Gemäß Fig. 35 wird eine Kathodenelektrode 7 auf der Kathodenschicht 5 gebildet.

Das vorstehend beschriebene Herstellungsverfahren, bei dem das Halbleitersubstrat 100 verwendet wird, das durch Bilden der Einkristallschicht 48 auf dem Bulk-Wafer 49 durch einen einzigen Epitaxieschritt gewonnen wird, erleichtert die Reduzierung der Herstellungskosten beträchtlich.

Die Halbleiterbauelemente gemäß der ersten bis zwölften Ausführungsform werden ebenfalls zu geringen Kosten durch das oben beschriebene Herstellungsverfahren hergestellt.

Durch Bilden einer n-leitenden Pufferschicht mit einer bestimmten Dicke an einer bestimmten Stelle in einer n-leitenden Driftschicht wird selbst dann eine weiche Verzögerung realisiert, wenn die n-leitende Driftschicht dünn ist, und das Kompromißverhältnis zwischen der schnellen und verlustarmen Sperrverzögerung und der weichen Verzögerung wird reduziert.

Da das Halbleiterbauelement gemäß der Erfindung eine weiche Verzögerung ausführt, werden kaum elektromagnetische Störstrahlungen verursacht.

Das Halbleiterbauelement gemäß der Erfindung wird unter Verwendung eines Bulk-Wafers wie beispielsweise eines FZ-Wafers und durch nur einmaliges Ausführen der Epitaxie zu geringen Kosten hergestellt.

Claims (15)

1. Halbleiterbauelement, umfassend:
eine erste Halbleiterschicht (2, 4) eines ersten Leitfähigkeitstyps mit einer ersten Haupt­ fläche und einer zweiten Hauptfläche;
eine zweite Halbleiterschicht (1) eines zweiten Leitfähigkeitstyps auf der ersten Haupt­ fläche der ersten Halbleiterschicht, wobei die zweite Halbleiterschicht stärker dotiert ist als die erste Halbleiterschicht;
eine dritte Halbleiterschicht (5) des ersten Leitfähigkeitstyps auf der zweiten Hauptflä­ che der ersten Halbleiterschicht, wobei die dritte Halbleiterschicht stärker dotiert ist als die erste Halbleiterschicht; und
eine vierte Halbleiterschicht (3) des ersten Leitfähigkeitstyps, die sich quer durch die erste Halbleiterschicht erstreckt, wobei die vierte Halbleiterschicht von der zweiten Halbleiter­ schicht und der dritten Halbleiterschicht beabstandet ist und stärker dotiert ist als die erste Halbleiterschicht.

2. Halbleiterbauelement nach Anspruch 1, bei dem die vierte Halbleiterschicht (3) gleich­ förmig quer über die erste Halbleiterschicht (2, 4) gebildet ist.

3. Halbleiterbauelement nach Anspruch 1, bei dem die vierte Halbleiterschicht (3) eine Mehrzahl von Zonen (3a; 3b; 31, 32) umfaßt.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Dotierstoffkon­ zentration in dem zwischen der zweiten Halbleiterschicht (1) und der vierten Halbleiterschicht (3) gelegenen Abschnitt (2) der ersten Halbleiterschicht niedriger ist als die Dotierstoffkonzentration in dem zwischen der dritten Halbleiterschicht (5) und der vierten Halbleiterschicht (3) gelegenen Abschnitt (4) der ersten Halbleiterschicht.

5. Halbleiterbauelement, umfassend:
eine Driftschicht (2, 4) eines ersten Leitfähigkeitstyps mit einer ersten Hauptfläche und einer zweiten Hauptfläche;
eine Anodenschicht (1) eines zweiten Leitfähigkeitstyps auf der ersten Hauptfläche der Driftschicht, wobei die Anodenschicht stärker dotiert ist als die Driftschicht;
eine Kathodenschicht (5) des ersten Leitfähigkeitstyps auf der zweiten Hauptfläche der Driftschicht, wobei die Kathodenschicht stärker dotiert ist als die Driftschicht; und
eine Pufferschicht (3) des ersten Leitfähigkeitstyps, die sich quer durch die Driftschicht erstreckt, wobei die Pufferschicht von der Anodenschicht und der Kathodenschicht beabstandet ist und stärker dotiert ist als die Driftschicht.

6. Halbleiterbauelement nach Anspruch 5, bei dem die Pufferschicht (3) gleichförmig quer über die Driftschicht (2, 4) gebildet ist.

7. Halbleiterbauelement nach Anspruch 5, bei dem die Pufferschicht (3) einen Mehrzahl von Zonen (3a; 3b; 31, 32) umfaßt.

8. Halbleiterbauelement nach einem der Ansprüche 5 bis 7, bei dem die Dotierstoffkon­ zentration in dem zwischen der Anodenschicht (1) und der Pufferschicht (3) gelegenen Abschnitt (2) der Driftschicht niedriger ist als die Dotierstoffkonzentration in dem zwischen der Kathoden­ schicht (5) und der Pufferschicht (3) gelegenen Abschnitt (4) der Driftschicht.

9. Halbleiterbauelement nach einem der Ansprüche 5 bis 8, bei dem der kürzeste Abstand X1 von dem pn-Übergang zwischen der Anodenschicht (1) und der Driftschicht (2, 4) bis zum Rand der Pufferschicht (3) auf der Seite der Anode durch die folgende Ungleichung ausgedrückt ist:
0,3 ≦ X1/{(BV ε_s)/q[(J_F/q ν_sat)+N_D]}^1/2 ≦ 1,6 (1),
wobei BV die Durchbruchspannung des Halbleiterbauelements ist, ε_s die absolute Dielek­ trizitätskonstante des Halbleiters ist, q die Elementarladung ist, J_F die Nennstromdichte des Halbleiterbauelements ist, vsat die Ladungsträgersättigungsgeschwindigkeit ist und N_D die Konzentration des Dotierstoffs des ersten Leitfähigkeitstyps in der Driftschicht ist.

10. Halbleiterbauelement nach einem der Ansprüche 5 bis 8, bei dem der kürzeste Abstand X1 von dem pn-Übergang zwischen der Anodenschicht (1) und der Driftschicht (2, 4) bis zum Rand der Pufferschicht (3) auf der Seite der Anode durch die folgende Ungleichung ausgedrückt ist:
0,8 ≦ X1/{(BV ε_s)/q[(J_F/q ν_sat)+N_D]}^1/2 ≦ 1,2 (2),
wobei BV die Durchbruchspannung des Halbleiterbauelements ist, ε_s die absolute Dielek­ trizitätskonstante des Halbleiters ist, q die Elementarladung ist, J_F die Nennstromdichte des Halbleiterbauelements ist, ν_sat die Ladungsträgersättigungsgeschwindigkeit ist und N_D die Konzentration des Dotierstoffs des ersten Leitfähigkeitstyps in der Driftschicht ist.

11. Halbleiterbauelement nach einem der Ansprüche 5 bis 10, bei dem die Dicke Y1 der Pufferschicht (3) und die mittlere Dotierstoffkonzentration N_D2 der Pufferschicht durch die folgende Ungleichung verknüpft sind:
Y1/{[X1² + 2 ε_s(V_CC + V_PT)/qN_D2]^1/2-X1} ≦ 2 (3),
wobei X1 der kürzeste Abstand von dem pn-Übergang zwischen der Anodenschicht (1) und der Driftschicht (2, 4) bis zum Rand der Pufferschicht (3) auf der Seite der Anode ist, V_CC die Hälfte des Werts der Durchbruchspannung des Halbleiterbauelements ist, V_PT die Spannung ist, bei der die Verarmungsschicht die Pufferschicht des ersten Leitfähigkeitstyps berührt, ε_s die absolute Dielektrizitätskonstante des Halbleiters ist und q die Elementarladung ist.

12. Halbleiterbauelement nach Anspruch 7, bei dem die Pufferschicht (3) eine Mehrzahl selektiv gebildeter inselförmiger Zonen (3a) umfaßt.

13. Halbleiterbauelement nach Anspruch 7, bei dem die Pufferschicht eine Mehrzahl selektiv gebildeter streifenförmiger Zonen (3b) umfaßt.

14. Halbleiterbauelement, umfassend:
einen Bulk-Wafer, der eine erste Driftschicht (4) eines ersten Leitfähigkeitstyps umfaßt, wobei der Bulk-Wafer eine erste Hauptfläche und eine zweite Hauptfläche aufweist;
eine Pufferschicht (3) des ersten Leitfähigkeitstyps auf der ersten Hauptfläche des Bulk- Wafers, wobei die Pufferschicht aufgrund Implantation eines Dotierstoffs des ersten Leitfähig­ keitstyps stärker dotiert ist als die erste Driftschicht;
eine zweite Driftschicht (2) des ersten Leitfähigkeitstyps, die auf der Pufferschicht epi­ taktisch aufgewachsen ist, wobei die zweite Driftschicht schwächer dotiert ist als die Puffer­ schicht;
eine Anodenschicht (1), die durch Implantieren eines Dotierstoffs eines zweiten Leitfä­ higkeitstyps in die zweite Driftschicht gebildet ist;
eine Anodenelektrode (6) auf der Anodenschicht;
eine Kathodenschicht (5) auf der Oberfläche des Bulk-Wafers, die durch Abschleifen des Bulk-Wafers auf eine vorbestimmte Dicke von der zweiten Hauptfläche aus freigelegt wurde, wobei die Kathodenschicht durch Implantation eines Dotierstoffs des ersten Leitfähigkeitstyps stärker dotiert ist als die erste Driftschicht; und
eine Kathodenelektrode (7) auf der Kathodenschicht.

15. Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere zur Herstellung eines Halbleiterbauelements gemäß einem der vorhergehenden Ansprüche, umfassend folgende Schritte:
Implantieren eines Dotierstoffs eines ersten Leitfähigkeitstyps in einen Bulk-Wafer an dessen erster Hauptfläche, der eine erste Driftschicht (4) des ersten Leitfähigkeitstyps umfaßt, wodurch eine Pufferschicht (3) des ersten Leitfähigkeitstyps gebildet wird, die stärker dotiert ist als die erste Driftschicht;
epitaktisches Aufwachsen einer zweiten Driftschicht (2) des ersten Leitfähigkeitstyps auf die Pufferschicht, wobei die zweite Driftschicht schwächer dotiert wird als die Pufferschicht;
Implantieren eines Dotierstoffs eines zweiten Leitfähigkeitstyps in die zweite Drift­ schicht, wodurch eine Anodenschicht (1) gebildet wird;
Bilden einer Anodenelektrode (6) auf der Anodenschicht;
Abschleifen des Bulk-Wafers an dessen zweiter Hauptfläche, wodurch der Bulk-Wafer auf eine vorbestimmte Dicke gebracht wird;
Implantieren eines Dotierstoffs des ersten Leitfähigkeitstyps in den Bulk-Wafer an dessen durch das Abschleifen freigelegter Oberfläche, wodurch eine Kathodenschicht (5) gebildet wird, die stärker dotiert ist als die erste Driftschicht; und
Bilden einer Kathodenelektrode (7) auf der Kathodenschicht.