DE10203820A1

DE10203820A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number: DE10203820A1
Application number: DE10203820A
Authority: DE
Inventors: Shoji Kitamura; Toshiyuki Matsui
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-01-31
Filing date: 2002-01-31
Publication date: 2002-08-01
Anticipated expiration: 2022-02-01
Also published as: JP2002231968A; US20020158246A1; US6707131B2; DE10203820B4; JP5061407B2

Abstract

Eine n-leitende Halbleiterschicht mit geringer Dotierstoffkonzentration wird durch Epitaxie auf einem n-leitenden Halbleitersubstrat aufgewachsen. Ein Oxidfilm mit gewünschtem Muster wird auf der Oberfläche der Halbleiterschicht gebildet. Unter Verwendung des Oxidfilms als Maske werden ein Rand der aktiven Zone und eine Schutzringzone durch Ioneninjektion gebildet. Nach der Bildung wird derjenige Teil, der die aktive Zone bilden soll, freigelegt und eine Platin enthaltende Paste wird auf die Rückseite des Halbleitersubstrats aufgetragen. Das Platin wird in das Substrat wärmediffundiert. Durch diesen Prozeß wird ein Bereich nahe der Oberfläche der aktiven Zone der Halbleiterschicht p-leitend gemacht, und es wird eine flache Umkehrzone gebildet, wodurch eine schnelle Diode mit ausreichend weichen Verzögerungscharakteristika hergestellt wird.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Herstel lung. Insbesondere betrifft die vorliegende Erfindung ein Halbleiterbauelement, das als Gleichrich ter verwendet wird und einen pn-Übergang besitzt.

Im allgemeinen verwenden Halbleiterbauelemente, die zum Schalten bei hohen Frequenzen verwendet werden, Dioden mit kurzer Sperrverzögerungszeit. Diese Dioden weisen einen pn- Übergang zwischen einer p-leitenden Halbleiterzone und einer n-leitenden Halbleiterzone auf. Die Lebenszeit der Ladungsträger wird durch die Diffusion eines Schwermetalls wie beispielsweise Platin verkürzt, was als "Lebenszeitkiller" bekannt ist.

Gemäß dem in Fig. 21 dargestellten Längsschnitt einer Diode mit kurzer Sperrverzögerungszeit enthält diese ein n-leitendes Halbleitersubstrat 11. Eine n-leitende Halbleiterschicht 12 weist eine niedrigere Ladungsträgerdichte auf als das Halbleitersubstrat 11.

Die Halbleiterschicht 12 wird durch Epitaxie auf dem Halbleitersubstrat 11 aufgewachsen. Eine aktive Zone 13 und eine Schutzringzone 14 werden durch Mustern eines auf der Halbleiterschicht 12 aufliegenden Oxidfilms 15 gebildet, und unter Verwendung des Oxidfilms 15 als Maske werden p-leitende Dotierstoffe durch Ioneninjektion eingebracht. Nach der Ioneninjektion wird die Oberfläche der Halbleiterschicht durch Wärmebehandlung wieder mit einem Oxidfilm 15 bedeckt. Ein Abschnitt des Oxidfilms 15 wird entfernt, um die aktive Zone 13 freizulegen. Nach der Wärmediffusion von Platin wird eine Vorderelektrode 16 auf der aktiven Zone 13 gebildet. Eine Rückelektrode 17 wird auf der Rückseite des Halbleitersubstrats 11 gebildet.

Die oben beschriebene Diode wird manchmal bei Leistungsfaktorverbesserungsschaltungen (PFC) verwendet. Im allgemeinen müssen für diesen Zweck eingesetzte Dioden weiche Verzögerungs charakteristika aufweisen, bei denen der Sperrverzögerungsstrom klein ist und der Stromdämp fungsfaktor nach der Spitze des Sperrstroms während der Sperrverzögerung klein ist.

Wenn der Sperrverzögerungsstrom groß ist, führt dies zu einer unerwünschten Erhöhung der Einschaltverluste bei einem MOS-Transistor, der häufig als Schaltelement bei der Leistungsfak torverbesserungsschaltung (PFC) verwendet wird, und es führt zu einem unerwünschten Anstieg der Temperatur des Elements.

Wenn die Abnahmerate groß ist, wird eine große Störspannung erzeugt und der Speisespannung überlagert, und indem diese Spannung an die Diode und den MOS-Transistor angelegt wird, kann das Element zerstört werden, woraus Fehler in der Schaltung resultieren können.

Bei der gezeigten Diode gemäß dem Stand der Technik mit dem pn-Übergang wurde versucht, den Sperrverzögerungsstrom durch Verkürzung der Ladungsträgerlebenszeit durch Steuern der Platindiffusionsbedingungen zu reduzieren. Es gibt jedoch ein "Kompromißverhältnis" zwischen der Durchlaßspannung der Diode und dem Sperrverzögerungsstrom, und die Durchlaßspannung der Diode nimmt zu. Außerdem reduziert das Steuern der Platindiffusionsbedingungen allein nicht nur die Abnahmerate des Sperrstroms während der Sperrverzögerung. Als Folge wird keine angemessen weiche Verzögerung erzielt.

Zusätzlich zur Platinkonzentration sind die Dicke der Halbleiterschicht 12 und die Anodenladungs trägerkonzentration optimierbar, aber wenn die Dicke der Halbleiterschicht 12 zunimmt, tritt eine entsprechende Zunahme der Durchlaßspannung auf, und das Kompromißverhältnis wird ver schlechtert.

Bei Dioden mit pn-Übergang, in den Platin diffundiert ist, sammelt sich Platin als "Lebensdauer killer" nahe der Oberfläche der Diode in einem Bereich und einer Tiefe von einigen µm an. Daher ist die vorteilhafte Wirkung des Platins in der Nähe von pn-Übergängen nicht ausreichend, die tiefer als einige µm sind. Als Folge reicht die Verbesserung beim "Kompromißverhältnis" nicht aus, und es kann wenig bis gar keine Verbesserung der weichen Verzögerungscharakteristika erzielt werden.

Um eine ausreichende Wirkung des Platins in der Nähe des pn-Übergangs zu schaffen, kann die Menge des injizierten Platins erhöht werden. Unglücklicherweise nimmt, wenn die Injektions menge erhöht wird, nicht nur die n-leitende Halbleiterschicht einen hohen Widerstand an, sondern die Anzahl der Defekte wird aufgrund der hohen Platinkonzentration in der p-leitenden aktiven Zone erhöht, was zumindest zu einer Zunahme des Leckstroms führt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung zu schaffen, womit die vorstehend beschriebenen Nachteile des Stands der Technik beseitigt werden können und womit eine sehr schnelle Diode mit weichen Verzögerungscharakteristika geschaffen werden kann.

Diese Aufgabe wird mit einem Halbleiterbauelement gemäß Anspruch 1 und einem Verfahren zu dessen Herstellung gemäß Anspruch 8 beziehungsweise 11 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.

Um die obigen Aufgaben zu lösen, wird bei der vorliegenden Erfindung eine Halbleiterzone des ersten Leitfähigkeitstyps mit Platin dotiert, ein nicht von einem Oxidfilm bedeckter Abschnitt der Halbleiterzone nahe der Oberfläche wird zu einem zweiten Leitfähigkeitstyp umgekehrt, und ein pn-Übergang wird durch diese Umkehrzone des zweiten Leitfähigkeitstyps sowie die Halbleiter zone des ersten Leitfähigkeitstyps gebildet. Die Tiefe des pn-Übergangs wird durch Steuern der Temperatur und/oder Zeit für die Wärmediffusion des Platins eingestellt.

Da erfindungsgemäß der pn-Übergang durch die Umkehrzone des zweiten Leitfähigkeitstyps und die Halbleiterzone des ersten Leitfähigkeitstyps gebildet ist, ist er flacher als beim Stand der Technik, und die Position des pn-Übergangs stimmt mit der Stelle überein, wo das Platin eine effektive Wirkung zeigt.

Weitere Merkmale, Besonderheiten und Vorteile der Erfindung gehen aus der folgenden, nicht beschränkenden Beschreibung vorteilhafter Ausführungsformen der Erfindung hervor. Es zeigen:

Fig. 1 einen Längsschnitt durch ein Halbleiterbauelement gemäß einer ersten Ausführungs form der Erfindung;

Fig. 2(A) und 2(B) Modelldiagramme, die das Tiefenprofil des Platins zeigen, das in den Halblei ter wärmediffundiert wurde;

Fig. 3 einen Längsschnitt durch ein Halbleiterbauelement, der zeigt, wie eine Umkehrzone nur in einem spezifizierten Bereich durch einen Oxidfilm gebildet wird;

Fig. 4 ein Diagramm, das die Beziehung zwischen der Wärmediffusionstemperatur des Platins und der Verteilung der Ladungsträgerkonzentration in einem Bereich nahe der Oberflä che zeigt;

Fig. 5 ein Diagramm, das Änderungen der Verteilung der Ladungsträgerkonzentration vor und nach dem Ausführen einer Wärmebehandlung nach der Wärmediffusion des Platins zeigt;

Fig. 6 einen Längsschnitt, der die anfänglichen Schritte im Verlauf der Herstellung des in Fig. 1 gezeigten Halbleiterbauelements zeigt;

Fig. 7 und Fig. 8 Längsschnitte, die weitere Schritte im Verlauf der Herstellung des in Fig. 1 gezeigten Halbleiterbauelements zeigen;

Fig. 9 einen Längsschnitt, der die letzten Schritte im Verlauf der Herstellung des in Fig. 1 gezeigten Halbleiterbauelements zeigt;

Fig. 10 ein Wellenformdiagramm, das den Sperrverzögerungsstrom des in Fig. 1 gezeigten Halbleiterbauelements zeigt;

Fig. 11 ein Wellenformdiagramm, das den Sperrverzögerungsstrom eines Halbleiterbauele ments gemäß dem Stand der Technik zeigt;

Fig. 12 ein Diagramm, das die Verbesserung (im Vergleich zum Stand der Technik) des VF- und des IRP-Kompromißverhältnisses des Halbleiterbauelements gemäß Ausführungs form 1 der vorliegenden Erfindung zeigt;

Fig. 13 einen Längsschnitt durch ein anderes Beispiel eines Halbleiterbauelements von Ausführungsform 1 der vorliegenden Erfindung;

Fig. 14 einen Längsschnitt, der den Aufbau eines Halbleiterbauelements einer zweiten Ausführungsform der Erfindung zeigt;

Fig. 15 einen Längsschnitt, der die Anfangsschritte bei der Herstellung des in Fig. 14 gezeigten Halbleiterbauelements zeigt;

Fig. 16 einen Längsschnitt, der die nächsten Schritte bei der Herstellung des in Fig. 14 gezeigten Halbleiterbauelements zeigt;

Fig. 17 einen Längsschnitt, der weitere Schritte bei der Herstellung des in Fig. 14 gezeigten Halbleiterbauelements zeigt;

Fig. 18 einen Längsschnitt eines anderen Beispiels eines Halbleiterbauelements der zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 19 einen Längsschnitt eines weiteren Beispiels eines Halbleiterbauelements der zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 20 ein Schaltbild, das ein Beispiel einer Leistungsfaktorverbesserungsschaltung (PFC) unter Verwendung eines Halbleiterbauelements der vorliegenden Erfindung zeigt; und

Fig. 21 einen Längsschnitt eines Halbleiterbauelements gemäß dem Stand der Technik.

In der nachstehenden Beschreibung ist in einem aus einem geeigneten Halbleitermaterial wie beispielsweise Silicium hergestellten Halbleiter der erste Leitfähigkeitstyp der n-Leitungstyp, und der zweite Leitfähigkeitstyp ist der p-Leitungstyp.

Erste Ausführungsform

Gemäß Fig. 1 umfaßt ein Halbleiterbauelement ein n-leitendes Halbleitersubstrat 21 mit einer As (Arsen)-Dotierung und eine n-leitende Halbleiterschicht 22 mit einer P (Phosphor)-Dotierung. Eine Umkehrzone 23 ist p-leitend, und eine Schutzringzone 24 ist p-leitend. Ein Oxidfilm 25 und eine Vorderelektrode 26 befinden sich auf der Halbleiterschicht 22. Eine Rückelektrode 27 befindet sich auf der von der Vorderelektrode 26 und einem Rand 28 der aktiven Zone abgewandten Seite.

Als Beispiel beträgt die Dicke des Halbleitersubstrats 21 300 µm, und seine Dotierstoffkonzentra tion beträgt 2 × 10¹⁹ cm^-3. Als zusätzliches Beispiel beträgt die Dicke der Halbleiterschicht 22 60 µm, und ihre Dotierstoffkonzentration beträgt 2 × 10¹⁴ cm^-3.

Ein Abschnitt der Oberfläche der Halbleiterschicht 22 ist durch den Oxidfilm 25 bedeckt. Die Umkehrzone 23 ist in einer flachen Zone in einem nicht vom Oxidfilm 25 bedeckten Bereich gebildet. Die Tiefe xj (xj: einige µm) des Zonenübergangs der Umkehrzone 23, in anderen Worten die Tiefe des pn-Übergangs, beträgt beispielsweise einige µm. Die Umkehrzone 23 wird dadurch geschaffen, daß in einem Teil die n-leitende Halbleiterschicht 22 aufgrund der hohen Konzentra tion an Platin, das sich in dem Bereich nahe der Oberfläche der Halbleiterschicht 22 ansammelt, zu einer p-leitenden umgekehrt wird.

Die Grenze des Bereichs, wo sich der Leitfähigkeitstyp aufgrund der Diffusion von Platin umkehrt, ist durch eine gestrichelte Linie gezeigt (gleich wie in den anderen Figuren). Die durch diese gestrichelte Linie angegebene Grenze entspricht dem pn-Übergang 29 der Umkehrzone 23 und der Halbleiterschicht 22. Die Tiefe des pn-Übergangs 29 ist als Folge der Wärmediffusionsbedin gungen des Platins und der Bedingungen der anschließenden Wärmebehandlung änderbar. In anderen Worten kann durch Einstellung der Wärmediffusionsbedingungen des Platins und der Bedingungen der anschließenden Wärmebehandlung die Tiefe des pn-Übergangs 29 eingestellt werden.

Der Rand 28 der aktiven Zone ist in einem Bereich der Oberflächenseite der Halbleiterschicht 22 gebildet und umgibt die Umkehrzone 23. Der Rand 28 der aktiven Zone ist mit der Umkehrzone 23 verbunden und bildet zusammen mit dieser Umkehrzone 23 die aktive Zone.

Die Tiefe xj des Zonenübergangs des Rands 28 der aktiven Zone beträgt ungefähr 10 µm und ist damit größer als bei der Umkehrzone 23. Um eine weiche Verzögerung zu erzielen, ist es bevorzugt, daß die Tiefe des Zonenübergangs der aktiven Zone klein ist.

Wenn die aktive Zone dünn ist, kommt es leicht dazu, daß aufgrund des erhöhten elektrischen Felds an den Rändern die Spannungsfestigkeit nicht mehr gegeben ist. Bei der vorliegenden Ausführungsform wird selbst dann eine ausreichende Spannungsfestigkeit beibehalten, wenn die Tiefe des Zonenübergangs der aktiven Zone kleiner als im Stand der Technik ist, indem der Zonenrand 28 am Rand der aktiven Zone vorgesehen ist. Dies ist eine nützliche Verbesserung.

Die Schutzringzone 24 ist in einem Bereich der Oberfläche der Halbleiterschicht 22 gebildet. Bei der vorliegenden Ausführungsform ist die Schutzringzone 24 in Form eines einzigen Rings ausgebildet, der die Umkehrzone 23 und den Zonenrand 28 umgibt. Die Schutzringzone 24 ist nicht auf diese Form beschränkt, sondern kann jede beliebige durch das Design erforderliche Form aufweisen.

Die Tiefe des Zonenübergangs der Schutzringzone 24 beträgt etwa 10 µm. Die Schutzringzone 24 kann die doppelte Tiefe oder Größe aufweisen oder in anderer Weise an alternative Ausfüh rungsformen angepaßt sein.

Die Vorderelektrode 26 ist so gebildet, daß sie sich mit der Umkehrzone 23 und dem Zonenrand 28 in Kontakt befindet. Die Rückelektrode 27 ist so ausgebildet, daß sie sich in Kontakt mit der Rückseite des Halbleitersubstrats 21 befindet.

Gemäß Fig. 2(A) und 2(B) resultiert die Bildung der Umkehrzone in einem Abschnitt (Bereich) nahe der Oberfläche der Halbleiterschicht 22 aus der Ansammlung von Platin während der Wärmediffusion. Die Fig. 2(A) und 2(B) zeigen ein Modelldiagramm zum Beschreiben des Tiefenprofils von Platin, das in einen Halbleiter wärmediffundiert wird.

Beispielsweise wird eine n-leitende Halbleiterschicht 22 mit P-Dotierung (Dotierstoffkonzentra tion: 2 × 10¹⁴ cm^-3, Dicke: 60 µm) durch Epitaxie auf einem n-leitenden Halbleitersubstrat 21 mit As-Dotierung (Dotierstoffkonzentration: 2 × 10¹⁹ cm^-3 Dicke: 300 µm) aufgewachsen.

Die Rückseite des Halbleitersubstrats 21 oder die Vorderseite der Halbleiterschicht 22 wird mit einer Paste überzogen, die 1 Gew.-% Platin enthält. Eine Wärmebehandlung wird für drei Stunden bei 920°C ausgeführt. Während der Wärmebehandlung findet ein "Ansammeln" von Platin statt, und es tritt eine Verteilung von Platin auf, die an der Rückseite des Halbleitersubstrats 21 und der Vorderseite der Halbleiterschicht 22 erhöht ist. Wenn die Behandlung abgeschlossen ist, wirkt das Platin als Akzeptor, und ein Bereich bis zu einigen µm von der Vorderseite der Halblei terschicht 22 (die eine geringe Dotierstoffkonzentration aufweist) wird p-leitend.

Gemäß Fig. 3 ist in dem Bereich nahe der Oberfläche der n-leitenden Halbleiterschicht 22 die Zone, die aufgrund des "Ansammelns" von Platin p-leitend wird, eine Zone, in der die Oberfläche der Halbleiterschicht 22 nicht durch den Oxidfilm 25 bedeckt ist. In anderen Worten ist ein Oxidfilm 25 mit einer Dicke von 90 nm auf der Oberfläche der n-leitenden Halbleiterschicht 22 gebildet. Der mittlere Teil wird durch eine Fotolithografietechnik entfernt, und die Halbleiter schicht 22 liegt frei. Eine 1 Gew.-% Platin enthaltende Paste wird auf die Rückseite des Halblei tersubstrats 21 oder die freiliegende Fläche der Halbleiterschicht 22 aufgebracht. Für drei Stunden wird bei 920°C eine Wärmebehandlung ausgeführt. Es tritt eine ungleichmäßige bzw. erhöhte Verteilung mit einer hohen Konzentration an Platin nur im nicht vom Oxidfilm 25 bedeckten freiliegenden Bereich der Halbleiterschicht 22 auf, und dieser Bereich wird p-leitend. Dieses Ergebnis tritt auf, weil das in die Nähe der Oberfläche der Halbleiterschicht 22 diffundierte Platin vom Oxidfilm 25 aufgenommen wird und daher der vom Oxidfilm 25 bedeckte Bereich nicht p-leitend wird.

Anhand von Fig. 4 wird nun beschrieben, wie die Tiefe des pn-Übergangs 29 durch Steuern der Wärmediffusionsbedingungen des Platins und der Bedingungen der nachfolgenden Wärmebe handlung einstellbar ist. Der Graph zeigt klar die Beziehung zwischen der Wärmediffusionstempe ratur des Platins und der Verteilung der Lagerungsträgerkonzentration nahe bei dem Oberflächen bereich eines etwa durch die Mitte der Umkehrzone 23 verlaufenden Längsquerschnitts (wie durch die gestrichelte Linie im Querschnitt von Fig. 3 angegeben). Das Tal jedes Profils entspricht der Tiefe des pn-Übergangs.

Wie in Fig. 4 gezeigt, beträgt für eine gegebene Wärmediffusionszeit bei einer Diffusionstempera tur von 930°C die Tiefe des Zonenübergangs etwa 1 µm, bei 970°C die Tiefe des Zonenüber gangs etwa 10 µm und bei 1000°C die Tiefe des Zonenübergangs etwa 25 µm. Wie klar ersichtlich ist, wird mit zunehmender Diffusionszeit das Profil des Platins von der Oberfläche des Halbleiters weg zur Innenseite hin verschoben (J. Appl. Phys. Vol. 61, No. 3, 1055). Somit wird selbst bei gleicher Temperatur mit zunehmender Diffusionszeit die Tiefe des Zonenübergangs größer.

Während der Bildung der Vorderelektrode 26 und der Rückelektrode 27 wird, um den Kontakt widerstand der Elektroden zu stabilisieren, eine Wärmebehandlung ausgeführt, beispielsweise für eine Stunde bei 500°C. Es ändert sich jedoch auch die Tiefe des pn-Übergangs 29 mit dieser Wärmebehandlung.

In Fig. 5 sind Änderungen der Verteilung der Ladungsträgerkonzentration bei Wärmediffusion von Platin in ein Halbleiterbauelement bei 930°C vor und nach der Wärmebehandlung (bei 500°C für eine Stunde) klar gezeigt. Die Tiefe des Zonenübergangs vor der Wärmebehandlung beträgt 1 µm, aber nach der Wärmebehandlung beträgt die Tiefe des Zonenübergangs 2 µm. In dieser Weise ist die Tiefe des Zonenübergangs der n-leitenden Halbleiterschicht 22 und der p-leitenden Umkehr zone 23 durch die Platinwärmediffusionsbedingungen und die Bedingungen der anschließenden Wärmebehandlung steuerbar.

Unter Bezugnahme auf die Fig. 6 bis 9 werden die Schritte des erfindungsgemäßen Herstellungs verfahrens beschrieben. Zuerst wird die Halbleiterschicht durch Epitaxie auf dem Halbleitersub strat aufgewachsen. Ein Wärmeoxidfilm 20 mit einer Dicke von 900 nm (beispielsweise) wird dann auf der Oberfläche der Halbleiterschicht 22 gebildet. Durch Ätzen mit einer Fotolithografie technik wird der Oxidfilm beispielsweise in Form von Ringen aus den Abschnitten entsprechend den Bereichen zur Bildung des Rands 28 für die aktive Zone und der Schutzringzone 24 entfernt.

Danach werden unter Verwendung des verbleibenden Teils des Oxidfilms 20 als Maske Borionen (B) mit Ioneninjektion in die Halbleiterschicht 22 eingebracht. Die Dosismenge beträgt 1 × 10¹⁴ cm^-2, und die Beschleunigungsspannung beträgt 50 kV. Danach wird eine Wärmebehandlung für sieben Stunden bei 1200°C ausgeführt, wodurch der Rand 28 der aktiven Zone und die Schutzringzone 24 gebildet werden. Der gleichzeitig gebildete Oxidfilm 25 (mit einer Dicke von beispielsweise 400 nm) bedeckt die gesamte Oberfläche des Wafers. Die Situation bis zu diesem Punkt ist in Fig. 7 gezeigt.

Als nächstes wird unter Verwendung von Fotolithografietechniken und Ätzen der Oxidfilm 25 von dem zur Bildung der aktiven Zone ausgewählten Bereich entfernt. In diesem Zustand wird die Rückseite des Halbleitersubstrats 21 oder die Halbleiteroberfläche des die aktive Zone bildenden Bereichs mit einer 1 Gew.-% Platin enthaltenden Paste überzogen. Dann wird für drei Stunden bei 920°C eine Wärmebehandlung ausgeführt. Dadurch wird der Bereich nahe der Oberfläche der aktiven Zone der Halbleiterschicht 22 p-leitend, und die Umkehrzone 23 wird gebildet.

Als nächstes wird AlSi mit etwa 3 µm Dicke (beispielsweise) durch Aufstäuben bzw. Sputtern auf der Waferoberfläche aufgebracht. Durch eine Fotolithografietechnik und Ätzen wird die AlSi- Schicht zu einer vorbestimmten und gewünschten Form gemustert. Danach wird eine Wärmebe handlung für eine Stunde bei 500°C in einer N₂-Atmosphäre ausgeführt. Diese Schritte bilden eine Vorderelektrode 26 mit niedrigem Widerstand, die sich in Kontakt mit der Umkehrzone 23 und dem Zonenrand 28 befindet. Alternativ kann die Vorderelektrode 26 auch durch Vakuumnie derschlagung von reinem Al gebildet werden.

Schließlich werden Ti, Ni und Au durch Vakuumniederschlagung auf der Rückseite des Halbleiter substrats 21 in Schichten aufgebracht und bilden die Rückelektrode 27. Bei dem vorliegenden Beispiel beträgt die Dicke des Ti 0,7 µm, die Dicke des Ni beträgt 0,3 µm, und die Dicke des Au beträgt 0,1 µm.

Als nächstes werden die Meßergebnisse der Sperrverzögerungscharakteristik des Halbleiterbau elements der vorliegenden Erfindung (Fig. 1) und des Halbleiterbauelements gemäß dem Stand der Technik (in Fig. 21 gezeigt) beschrieben.

In Fig. 10 zeigt ein Wellenformdiagramm den Sperrverzögerungsstrom des Halbleiterbauelements der vorliegenden Erfindung.

In Fig. 11 zeigt ein Wellenformdiagramm den Sperrverzögerungsstrom des Halbleiterbauelements gemäß dem Stand der Technik.

Wie ersichtlich ist, beträgt bei dem Halbleiterbauelement der vorliegenden Erfindung der Spitzen wert für den Sperrverzögerungsstrom etwa 2,3 A. Im Gegensatz dazu beträgt der Spitzenwert für den Sperrverzögerungsstrom des Halbleiterbauelements gemäß dem Stand der Technik etwa 4,6 A. Somit ist der Spitzenwert für den Sperrverzögerungsstrom der vorliegenden Erfindung etwa 50% desjenigen des Stands der Technik, und es ist ersichtlich, daß eine starke, vorteilhafte Reduzierung des Sperrverzögerungsstroms vorhanden ist. Als weiterer Vorteil ist die Abnahme des Sperrverzögerungsstroms nach der Spitze im Vergleich zur Wellenform des Stands der Technik stark abgeflacht.

In Fig. 12 sind die Ergebnisse für eine Durchlaßspannung VF und einen Sperrverzögerungsstrom spitzenwert IRP gezeigt. Beim Stand der Technik stellen die aus den Pt-Diffusionsbedingungsein stellungen resultierenden "Kompromißverhältnisse" alle harte Verzögerungen dar. Um diese Verzögerungen weicher zu machen, wird die VF erhöht, oder in anderen Worten führt dieses "Kompromißverhältnis" zu einer Verschiebung im Graphen nach rechts. Somit zeigen die Ergebnisse bei der ersten Ausführungsform der Erfindung im Vergleich zu den aus den Pt- Diffusionsbedingungseinstellungen gemäß dem Stand der Technik resultierenden "Kompromiß verhältnissen", daß eine wesentliche Verbesserung der "Kompromißverhältnisse" erzielt wird.

Erfindungsgemäß wird durch Wärmediffusion von Platin in der n-leitenden Halbleiterschicht 22 der Bereich nahe der Oberfläche der Halbleiterschicht 22 von einem n-leitenden zu einem p- leitenden Zustand gebracht bzw. umgekehrt. Da durch die p-leitende Umkehrzone 23 und die n- leitende Halbleiterschicht 22 ein flacher pn-Übergang gebildet wird, braucht die Platinkonzentra tion nicht höher als erforderlich sein, und der pn-Übergang wird an einer Position gebildet, wo die Effekte des Platins wahrnehmbar sind. Als Folge dieses Designs und Herstellungsverfahrens wird in einfacher Weise ein Halbleiterbauelement zum Aufbau einer Diode geschaffen, das schnell ist und des weiteren ausreichend weiche Verzögerungseigenschaften aufweist.

Außerdem wird, da die aktive Zone in einem flachen Bereich gebildet wird, das Kompromißver hältnis zwischen der Durchlaßspannung und dem Sperrverzögerungsstrom der Diode verbessert. Daher wird, da der pn-Übergang nicht durch Bildung einer p-leitenden Halbleiterzone mittels Injektion eines p-leitenden Dotierstoffs in eine n-leitende Halbleiterschicht 22 gebildet zu werden braucht (wie beim Stand der Technik), der Herstellungsprozeß vereinfacht.

Bei der oben beschriebenen ersten Ausführungsform werden die Elektrode 26 und die Elektrode 27 nach der Wärmediffusion von Platin gebildet, aber die vorliegende Erfindung ist nicht auf dieses spezielle Design beschränkt. Beispielsweise kann nach der Wärmediffusion von Platin und vor der Bildung der Elektroden 26, 27 die Rückseite des Halbleitersubstrats 21 so poliert werden, daß das Halbleiterbauelement eine Gesamtdicke von etwa 300 µm aufweist. Dadurch werden die Wärmeabstrahleigenschaften in günstiger Weise verbessert.

Wie oben beschrieben, setzt sich die aktive Zone aus der Umkehrzone 23 und dem Zonenrand 28 zusammen, aber die vorliegende Erfindung ist nicht auf dieses spezielle Design beschränkt.

Wenn keine hohe Spannungsfestigkeit erforderlich ist, kann gemäß Fig. 13 die aktive Zone aus lediglich der Umkehrzone 23 ohne den Zonenrand 28 aufgebaut sein. Bei diesem Design ist die Schutzringzone 24 als Doppelring vorgesehen.

Zweite Ausführungsform

Anhand von Fig. 14 wird die Struktur einer zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements gezeigt. Das Halbleiterbauelement weist ein mit As (Arsen) dotiertes n- leitendes Halbleitersubstrat 41 und eine mit P (Phosphor) dotierte n-leitende Halbleiterschicht 42 auf. Des weiteren sind eine p-leitende Umkehrzone 43, eine p-leitende Schutzringzone 44, ein Oxidfilm 45, eine Vorderelektrode 46 und eine Rückelektrode 47 vorhanden.

Die Dicke des Halbleitersubstrats 41 beträgt beispielsweise 500 µm, und seine Dotierstoffkon zentration beträgt 2 × 10¹⁹ cm^-3. Die Dicke der Halbleiterschicht beträgt ebenfalls beispielsweise 60 µm, und ihre Dotierstoffkonzentration beträgt 2 × 10¹⁴ cm^-3.

Ein Teil der Oberfläche der Halbleiterschicht 42 ist mit dem Oxidfilm 45 bedeckt. Die Umkehrzone 43 liegt flach in einem Bereich an der Oberfläche der Halbleiterschicht 42, der nicht vom Oxidfilm 45 bedeckt ist. Die Tiefe xj (xj: einige µm) des Zonenübergangs der Umkehrzone 43 (die Tiefe eines pn-Übergangs 49) beträgt einige µm.

Die Schutzringzone 44 ist in einem Bereich auf der Oberfläche der Halbleiterschicht 42 gebildet, der die Umkehrzone 43 umgibt. Die Schutzringzone 44 ist bei der vorliegenden Ausführungsform in Form eines Doppelrings gebildet, ist jedoch nicht auf dieses Design beschränkt. Die Tiefe xj des Zonenübergangs der Schutzringzone 44 ist gleich wie bei der Umkehrzone 43. Die Schutz ringzone 44 kann auch ein einzelner Ring oder aber auch drei oder mehrere Ringe sein. Die Vorderelektrode 46 ist so gebildet, daß sie in Kontakt mit der Oberfläche der Umkehrzone 43 steht. Die Rückelektrode 47 ist in Kontakt mit der Rückseite des Halbleitersubstrats 41 gebildet.

Die Umkehrzone 43 und die Schutzringzone 44 sind durch die hohe Konzentration an Platin gebildet, das nahe dem Oberflächenbereich der Halbleiterschicht 42 "angehäuft" ist und eine Umkehrung der n-leitenden Halbleiterschicht 42 in eine p-leitende bewirkt. Daher wird wie bei der ersten Ausführungsform die Tiefe des Zonenübergangs für die Umkehrzone 43 und die Schutz ringzone 44 durch Steuern der Wärmediffusionsbedingungen und der Bedingungen der nachfol genden Wärmebehandlung gesteuert.

Gemäß Darstellung in den Fig. 15 bis 17 umfaßt wie bei der ersten Ausführungsform das Herstellungsverfahren der zweiten Ausführungsform einen ersten Schritt des Bildens der Halbleiterschicht 42 und des Wärmeoxidfilms 45 mit einer Dicke von 900 nm (beispielsweise) nacheinander auf dem Halbleitersubstrat 41. Durch Fotolithografietechniken und Ätzen wird dann ein Teil des Oxidfilms 45 entfernt, und die Halbleiteroberfläche in dem Bereich, der dann die Umkehrzone 43 und die Schutzringzone 44 bilden wird, liegt frei.

Als nächstes wird eine 1 Gew.-% Platin enthaltende Paste auf die Rückseite des Halbleitersub strats 41 oder auf die durch das Entfernen des Oxidfilms 45 freigelegte Halbleiterfläche aufgetra gen. Als nächstes wird eine Wärmebehandlung für drei Stunden bei 920°C durchgeführt. Durch diese Wärmebehandlung wird der Bereich nahe der freiliegenden Oberfläche der Halbleiterschicht 42 p-leitend, wodurch die Umkehrzone 43 und die Schutzringzone 44 gebildet werden.

Eine Vorderelektrode 46 mit geringem Widerstand wird dann in Kontakt mit der Umkehrzone 43 gebildet. Schließlich wird eine Rückelektrode 47 auf der Rückseite des Halbleitersubstrats 41 gebildet.

Bei der zweiten Ausführungsform wird wie bei der ersten in einfacher Weise ein Halbleiterbau element zur Bildung einer Diode geschaffen, die schnell ist und eine ausreichend weiche Verzöge rungscharakteristik aufweist. Dieser Prozeß schafft des weiteren einen vorteilhaften und vereinfachten Herstellungsprozeß, da die Injektion von p-leitenden Dotierstoffen nicht erforderlich ist.

Als weiterer Vorteil wird, da die Schutzringzone durch die Wärmediffusion von Platin zur gleichen Zeit wie die Umkehrzone 43 gebildet wird, im Vergleich zur ersten Ausführungsform der Herstellungsprozeß weiter vereinfacht.

Die zweite Ausführungsform weist einen einfachen Aufbau aut, bei dem eine einzelne Umkehr zone 43 die aktive Zone bildet. Es ist jedoch klar, daß die zweite Ausführungsform nicht auf diesen Aufbau beschränkt ist.

Gemäß Darstellung in Fig. 18 wird beispielsweise die p-leitende Umkehrzone 43 in einem Teil der aktiven Zone geschaffen, und der Rest der aktiven Zone bleibt n-leitend. Bei dieser Ausführungs form ist die aktive Zone aus einer Umkehrzone 43 gebildet, die ein feines Muster aufweist wie beispielsweise eine Ringform, eine Streifenform oder eine Punktform. In dieser Situation verbleibt während der Wärmediffusion des Platins ein Oxidfilm, der ein zu dem oben beschriebenen feinen Muster komplementäres Muster aufweist, in dem die aktive Zone bildenden Bereich. Dieser Auf bau kann auch bei dem Halbleiterbauelement der ersten Ausführungsform verwendet werden.

Bei der zweiten Ausführungsform wird das Waferelement durch die Epitaxie der Halbleiterschicht 22 auf dem Halbleitersubstrat 21 gebildet. Das Design ist nicht auf diese Anordnung beschränkt.

Gemäß Darstellung in Fig. 19 ist eine neue Anordnung möglich. Da er billiger ist als Wafer mit dem oben beschriebenen Epitaxiewachstum, wird ein FZ-Wafer mit einer Dotierstoffkonzentration von 2 × 10¹⁴ cm^-3 und einer Dicke von etwa 500 µm (beispielsweise) als Halbleitersubstrat 141 verwendet. Bei diesem Beispiel wird ein Oxidfilm 45 mit einer Dicke von 800 nm (beispielsweise) auf der Oberfläche des FZ-Wafers gebildet. Nach dem Öffnen bzw. Entfernen eines Teils des Oxidfilms 45 wird an der Rückseite des Halbleitersubstrats 141 mechanisch poliert, so daß die Dicke beispielsweise zu 60 µm wird. Danach wird Platin von der Rückseite des Halbleitersub strats 141 aus wärmediffundiert, wodurch die Umkehrzone 43 und die Schutzringzone 44 gebildet werden.

Falls erforderlich, wird, damit die Rückseite des Halbleitersubstrats 141 und die Rückelektrode 47 mit geringem Widerstand in Kontakt zueinander stehen, ein n-leitender Dotierstoff wie beispiels weise As von der Rückseite des Halbleitersubstrats 141 aus mit einer Oberflächenkonzentration von etwa 1 × 10¹⁸ cm^-3 injiziert. Nach dieser Behandlung werden die Vorderelektrode 46 und die Rückelektrode 47 gebildet. Der resultierende Aufbau kann alternativ auch für das Halbleiterbau element der ersten Ausführungsform verwendet werden.

Dritte Ausführungsform

Fig. 20 zeigt ein Schaltbild eines Beispiels einer Leistungsfaktorverbesserungsschaltung (PFC), welche das Halbleiterelement der vorliegenden Erfindung als Diode 61 verwendet. Die Diode 61 kann entweder gemäß der ersten oder gemäß der zweiten oben beschriebenen Ausführungsform aufgebaut sein. Die PFC enthält des weiteren eine Diodenbrücke 62, eine Wechselstromquelle 64, eine Induktivität 65, einen Kondensator 66 und einen MOS-Transistor 63 als Schaltelement.

Bei dieser PFC-Ausführungsform wird, wenn der Transistor 63 ausgehend vom Durchlaßzustand ausgeschaltet wird (aufgrund der Freisetzung der in der Induktivität 65 gespeicherten Energie), die Diode 61 leitend. Die nun leitende Elektrode 61 wird in Sperrichtung vorgespannt, wenn der Transistor 63 vom Sperrzustand ausgehend eingeschaltet wird. Wenn dies der Fall ist, ist die Diode 61 leitend, bis die in der Diode 61 gespeicherte Ladung verschwunden ist. Während dieser Sperrverzögerungszeit fließt zusätzlich zu dem zur negativen Seite fließenden Strom ein Sperrver zögerungsstrom zur Diode 61. Als Folge ist, obwohl ein großer Stromfluß in der anfänglichen Durchlaßperiode des Transistors 63 vorhanden ist, der während der anfänglichen Einschaltperiode des Transistors 63 fließende Strom, da der Sperrverzögerungsstrom der Diode 61 im Vergleich zum Stand der Technik stark reduziert ist, kleiner als beim Stand der Technik. Dies schafft einen wichtigen Vorteil.

Des weiteren werden aufgrund von zeitlichen Änderungen bei abnehmendem Sperrverzögerungs strom und aufgrund der schwimmenden Induktivität der Schaltung Störspannungen erzeugt. Diese unerwünschten Störspannungen überlagern sich der Speisespannung und werden an den Transistor 63 und die Diode 61 angelegt. Wie oben beschrieben, sind, da die Abnahmerate nach der Spitze des Sperrverzögerungsstroms stark reduziert wird (im Vergleich zum Stand der Technik), die erzeugten Störspannungen ebenfalls sehr klein. Daher werden bei der dritten Ausführungsform der Durchbruch des die Leistungsfaktorverbesserungsschaltung (PFC) bildenden Halbleiterelements sowie Fehler in der Schaltung vermieden.

Bei der oben beschriebenen Erfindung sind viele Änderungen möglich, die in den Schutzbereich dieser Erfindung fallen. Beispielsweise kann, da Platin in einem p-leitenden Siliciumhalbleiter als Donator fungiert, der erste Leitungstyp ein P-Typ und der zweite Leitungstyp ein Minustyp sein. In diesem Fall wird eine n-leitende Umkehrzone nahe der Oberfläche einer p-leitenden Halbleiter schicht gebildet.

Außerdem wird, wie bei den obigen Ausführungsformen ausgeführt, die Wärmediffusion von Platin von der Oberfläche aus als Verfahren zum Dotieren von Platin mit höherer Konzentration in der Nähe der Oberfläche einer Halbleiterzone als in dessen Innerem verwendet. Die vorliegende Erfindung ist jedoch nicht auf eine inhomogene Konzentration beschränkt. Es kann beispielsweise auch ein Verfahren der Ioneninjektion von Platin oder einer Dotierbehandlung während der Bildung des Siliciumkristalls verwendet werden.

Bei der vorliegenden Erfindung ist, da der pn-Übergang durch eine durch Wärmediffusion von Platin geschaffene Umkehrzone eines zweiten Leitfähigkeitstyps und eine Halbleiterzone eines ersten Leitfähigkeitstyps gebildet wird, dieser pn-Übergang viel flacher als beim Stand der Technik. Die Position des pn-Übergangs fällt mit der Position zusammen, an der das Platin im allgemeinen wirksam ist. Daher wird in einfacher Weise mit relativ niedrigen Kosten ein Halblei terbauelement für die Bildung einer Diode geschaffen, die schnell ist und ausreichend weiche Verzögerungscharakteristika aufweist.

Zusammengefaßt ist festzuhalten, daß die Erfindung ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung betrifft, wobei eine n-leitende Halbleiterschicht mit geringer Dotierstoff konzentration durch Epitaxie auf einem n-leitenden Halbleitersubstrat aufgewachsen wird. Ein Oxidfilm mit gewünschtem Muster wird auf der Oberfläche der Halbleiterschicht gebildet. Unter Verwendung des Oxidfilms als Maske werden ein Rand der aktiven Zone und eine Schutzringzone durch Ioneninjektion gebildet. Nach der Bildung wird derjenige Teil, der die aktive Zone bilden soll, freigelegt, und eine Platin enthaltende Paste wird auf die Rückseite des Halbleitersubstrats aufgetragen. Das Platin wird in das Substrat wärmediffundiert. Durch diesen Prozeß wird ein Bereich nahe der Oberfläche der aktiven Zone der Halbleiterschicht p-leitend gemacht, und es wird eine flache Umkehrzone gebildet, wodurch eine schnelle Diode mit ausreichend weichen Verzögerungscharakteristika hergestellt wird.

Während bevorzugte Ausführungsformen der Erfindung unter Bezug auf die begleitenden Zeichnungen beschrieben wurden, ist klar, daß die Erfindung nicht auf diese genauen Ausfüh rungsformen beschränkt ist und daß verschiedene Änderungen und Modifikationen von Fachleu ten vorgenommen werden können, die in den Bereich der Erfindung fallen.

Claims

1. Halbleiterbauelement, umfassend:
eine Halbleiterzone (22; 42; 141) eines ersten Leitfähigkeitstyps; und
eine mit Platin dotierte Umkehrzone (23; 43) eines zweiten Leitfähigkeitstyps, die in der Halbleiterzone an deren einer Oberfläche gebildet ist;
wobei die Konzentration der Platindotierung in der Umkehrzone nahe der ersten Oberflä che der Halbleiterzone höher ist als im Inneren der Halbleiterzone und die Halbleiterzone sowie die Umkehrzone einen pn-Übergang (29; 49) bilden.

2. Halbleiterbauelement nach Anspruch 1, bei dem zumindest ein erster Abschnitt der ersten Oberfläche der Halbleiterzone (22; 42; 141) mit zumindest einem Oxidfilm (25; 45) bedeckt ist; und
die Umkehrzone (23; 43) in einem ersten Bereich entsprechend einem offenen Fenster in dem Oxidfilm gebildet ist.

3. Halbleiterbauelement nach Anspruch 2, ferner umfassend:
eine erste Elektrode (26; 46), die in elektrischem Kontakt mit der Umkehrzone (23; 43) steht;
eine zweite Elektrode (27; 47), die in elektrischem Kontakt mit der Halbleiterzone (22; 42) steht; und
eine erste Dotierstoffdiffusionszone (24; 44) des zweiten Leitfähigkeitstyps, welche die Umkehrzone umgibt;
wobei die erste Dotierstoffdiffusionszone mit der Halbleiterzone an einer Stelle verbun den ist, die tiefer liegt als der pn-Übergang (29; 49).

4. Halbleiterbauelement nach Anspruch 3, ferner umfassend:
eine zweite Dotierstoffdiffusionszone (24; 44) des zweiten Leitfähigkeitstyps, welche die erste Dotierstoffdiffusionszone (24; 44) umgibt und mit der Halbleiterzone an einer Stelle verbunden ist, die tiefer liegt als der pn-Übergang (29; 49),
wobei die erste Dotierstoffdiffusionszone mit der Umkehrzone (23; 43) verbunden ist und in Kontakt mit der ersten Elektrode (26; 46) steht.

5. Halbleiterbauelement nach Anspruch 2, ferner umfassend:
eine erste Elektrode (26), die in elektrischem Kontakt mit der Umkehrzone (23) steht;
eine zweite Elektrode (27), die in elektrischem Kontakt mit der Halbleiterzone (22) steht; und
eine zweite Umkehrzone (43), welche in der Halbleiterzone durch Platindotierung gebil det und zum zweiten Leitfähigkeitstyp umgekehrt ist sowie die erste Umkehrzone (43) umgibt, wobei die Konzentration der Platindotierung nahe der ersten Oberfläche der Halbleiterzone (22) höher als im Inneren der Halbleiterzone ist.

6. Halbleiterbauelement nach einem der Ansprüche 3 bis 5, bei dem die erste Elektrode (26) zusätzlich mit der Halbleiterzone (22) in elektrischem Kontakt steht.

7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem die Halbleiterzone (22) aus einem Siliciumhalbleiter gebildet ist.

8. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte:
Bedecken zumindest eines ersten Abschnitts einer ersten Hauptfläche einer Halbleiter zone (41, 42) des ersten Leitfähigkeitstyps mit einem Oxidfilm (45);
Bilden einer Umkehrzone (43) eines zweiten Leitfähigkeitstyps in einem freiliegenden Abschnitt der Halbleiterzone (42) an deren erster Hauptfläche, wobei dieser Schritt das Dotieren mit Platin umfaßt, wobei eine höhere Konzentration an Platin in der Nähe der ersten Hauptfläche gebildet wird als im Inneren der Halbleiterzone;
Bilden einer ersten Elektrode (46) auf der Umkehrzone, wobei sich die erste Elektrode in elektrischer Verbindung mit der Umkehrzone befindet; und
Bilden einer zweiten Elektrode (47) auf einer zweiten Hauptfläche der Halbleiterzone, wobei sich die zweite Elektrode in elektrischer Verbindung mit der zweiten Hauptfläche befindet.

9. Verfahren nach Anspruch 8, bei dem der Schritt der Bildung der Umkehrzone (43) durch Dotieren mit Platin einen Schritt des Wärmediffundierens des Platins von dem freiliegenden Abschnitt der ersten Hauptfläche aus oder von der zweiten Hauptfläche aus umfaßt.

10. Verfahren nach Anspruch 9, bei dem der Schritt des Bildens der Umkehrzone (43) einen Schritt des Steuerns der Tiefe der Umkehrzone durch Auswählen der Zeit und/oder der Temperatur für den Schritt der Wärmediffusion von Platin umfaßt.

11. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte:

a) Bedecken zumindest eines ersten Abschnitts einer ersten Hauptfläche einer Halblei terzone (21, 22) eines ersten Leitfähigkeitstyps mit einem ersten Oxidfilm (20);
b) Injizieren von Dotierstoffionen eines zweiten Leitfähigkeitstyps in zumindest einen ersten ausgewählten Abschnitt der Halbleiterzone unter Verwendung des den ersten Abschnitt bedeckenden ersten Oxidfilms als Maske;
c) Wärmebehandeln der die Dotierstoffionen aufnehmenden Halbleiterzone und Bilden zumindest einer Dotierstoffdiffusionszone (24) des zweiten Leitfähigkeitstyps und Bedecken der ersten Hauptfläche mit einem zweiten Oxidfilm (2 5);
d) Entfernen des ersten Oxidfilms (20) von der ersten Hauptfläche, um einen freiliegen den Abschnitt zu bilden, der von jeder der zumindest einen Dotierstoffdiffusionszonen (24) umgeben ist;
e) Bilden einer Umkehrzone (23) des zweiten Leitfähigkeitstyps in einem von der min destens einen Dotierstoffdiffusionszone umgebenen Bereich durch Dotieren mit Platin, wobei die Platindotierung eine höhere Platinkonzentration in der Nähe der ersten Hauptfläche bildet als im Inneren der Halbleiterzone (22);
f) Bilden einer ersten Elektrode (26) auf der Umkehrzone (23), wobei sich die erste Elektrode in elektrischer Verbindung mit der Umkehrzone befindet; und
g) Bilden einer zweiten Elektrode (27) auf einer zweiten Hauptfläche der Halbleiterzone (21), wobei sich die zweite Elektrode in elektrischer Verbindung mit der zweiten Hauptfläche befindet.

12. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte:

a) Bedecken zumindest eines ersten Abschnitts einer ersten Hauptfläche einer Halblei terzone (21, 22) eines ersten Leitfähigkeitstyps mit einem Oxidfilm;
b) Injizieren von Dotierstoffionen eines zweiten Leitfähigkeitstyps in zumindest einen ersten ausgewählten Abschnitt der Halbleiterzone unter Verwendung des den ersten Abschnitt bedeckenden Oxidfilms als Maske;
c) Wärmebehandeln der die Dotierstoffionen aufnehmenden Halbleiterzone und Bilden zumindest einer Dotierstoffdiffusionszone (24) des zweiten Leitfähigkeitstyps und Bedecken der ersten Hauptfläche mit dem Oxidfilm;
d) Entfernen des Oxidfilms von der ersten Hauptfläche, um einen freiliegenden Ab schnitt zu bilden, der die zumindest eine Dotierstoffdiffusionszone (24) umgibt;
e) Bilden einer Umkehrzone (23) des zweiten Leitfähigkeitstyps in einem von der min destens einen Dotierstoffdiffusionszone umgebenen, in der ersten Hauptfläche ausgewählten Bereich der Halbleiterzone durch Dotieren mit Platin, wobei die Platindotierung eine höhere Platinkonzentration in der Nähe der ersten Hauptfläche bildet als im Inneren der Halbleiterzone (22);
f) Bilden einer ersten Elektrode (26) auf der Umkehrzone (23), wobei sich die erste Elektrode in elektrischer Verbindung mit der Umkehrzone befindet; und
g) Bilden einer zweiten Elektrode (27) auf einer zweiten Hauptfläche der Halbleiterzone (21), wobei sich die zweite Elektrode in elektrischer Verbindung mit der zweiten Hauptfläche befindet.

13. Verfahren nach Anspruch 11 oder 12, bei dem der Schritt (e) die Wärmediffusion von Platin von dem freiliegenden Abschnitt der ersten Hauptfläche aus oder von der zweiten Hauptfläche der Halbleiterzone (21, 22) aus umfaßt.

14. Verfahren nach Anspruch 13, bei dem in den Schritten (b) und (c) mehrere Dotier stoffdiffusionszonen gebildet werden und der Schritt (d) einen Schritt des Freilegens der innersten der Dotierstoffdiffusionszonen (24) umfaßt sowie in dem Schritt (f) die ersten Elektrode (26) in Kontakt mit der innersten der Dotierstoffdiffusionszonen (24) gebildet wird.

15. Verfahren nach Anspruch 11 oder 12, bei dem der Schritt (e) einen Schritt der Wärmediffusion des Platins und einen Schritt des Steuerns der Tiefe der Umkehrzone (23) durch Auswählen der Zeit und/oder der Temperatur für den Schritt der Wärmediffusion des Platins umfaßt.