-
Hintergrund der Erfindung
-
Gebiet
-
Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
-
Hintergrund
-
Unter dem Gesichtspunkt der Energieeinsparung wurden ein IGBT und eine Diode für ein Leistungsmodul oder dergleichen zum Durchführen verschiedener Steuerungen von Geschwindigkeiten eines Dreiphasen-Motors beispielsweise in einem Bereich einer Mehrzweck-Inverter-/AC-Servoeinrichtung genutzt. Um einen Inverterverlust zu reduzieren, wurde als der IGBT und die Diode eine Vorrichtung mit einem niedrigen Schaltverlust und einer niedrigen Ein-Spannung gefordert.
-
Beispiele der Vorrichtung mit einem niedrigen Schaltverlust schließen einen IGBT vom Graben-Gate-Typ ein. In einem IGBT vom Graben-Gate-Typ wird ein IE-Effekt durch Verringern der Breite einer zwischen Graben-Gates sandwichartig angeordneten Mesa gesteigert, so dass die Ein-Spannung reduziert werden kann. Je schmaler die Breite der Mesa jedoch gemacht wird, desto schmaler wird die Breite eines Kontaktlochs zum Verbinden einer Emitterelektrode mit einer Emitterschicht und einer Kontaktschicht. Daher ist eine Mikrofabrikation erforderlich, womit die Mesa nicht einfach miniaturisiert werden kann. Auf der anderen Seite wurde eine Struktur vorgeschlagen, in der ein eingebetteter Isolierfilm auf einer Graben-Gateelektrode in einem Graben ausgebildet ist (siehe z. B. offengelegtes
japanisches Patent Nr. 2015-188104 ). Infolgedessen kann die Emitterelektrode mit der Emitterschicht und der Kontaktschicht verbunden werden, ohne dass ein Zwischenschicht-Isolierfilm und das Kontaktloch ausgebildet werden. Dementsprechend kann die Mesa einfach miniaturisiert werden.
-
Zusammenfassung
-
Je tiefer jedoch ein oberes Ende der Graben-Gateelektrode wird, desto tiefer muss die Emitterschicht gemacht werden. Dementsprechend nimmt die Länge in einer Aufwärts-Abwärts-Richtung einer Basisschicht ab. Ein von einem Kollektor fließender Lochstrom fließt zur Zeit der Abschaltung durch eine Basisschicht in einer transversalen Richtung. Wenn die Länge der Basisschicht klein ist, nimmt dementsprechend ein Widerstand eines Lochstrompfads zu und nimmt ein Potential der Basisschicht zu. Infolgedessen ist ein von einer Emitterschicht, einer Basisschicht und einer Driftschicht gebildeter NPN-Transistor tätig und ist ein parasitärer Thyristor, der von einer Emitterschicht, einer Basisschicht, einer Driftschicht und einer Kollektorschicht gebildet wird, in einem Latch-Up-Zustand, was eine Zerstörung der Vorrichtung zur Folge hat. Dementsprechend bestand ein Problem, dass sich eine Latch-Up-Toleranz verschlechtert.
-
Die vorliegende Offenbarung wurde gemacht, um das oben beschriebene Problem zu lösen, und ist darauf gerichtet, eine Halbleitervorrichtung zu erhalten, die eine Miniaturisierung einer Mesa einfach macht und eine hohe Latch-Up-Toleranz aufweist.
-
Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: ein Halbleitersubstrat, das eine obere Oberfläche und eine untere Oberfläche, die einander entgegengesetzt sind, und eine Driftschicht eines ersten Leitfähigkeitstyps aufweist, die zwischen der oberen Oberfläche und der unteren Oberfläche ausgebildet ist; eine Basisschicht eines zweiten Leitfähigkeitstyps, die zwischen der Driftschicht und der oberen Oberfläche ausgebildet ist; eine Emitterschicht des ersten Leitfähigkeitstyps und eine Kontaktschicht des zweiten Leitfähigkeitstyps, die zwischen der Basisschicht und der oberen Oberfläche ausgebildet sind; einen Aktiv-Graben, der von der oberen Oberfläche aus die Emitterschicht und die Basisschicht durchdringt; Dummy-Gräben, die den Aktiv-Graben sandwichartig umgeben und von der oberen Oberfläche aus die Kontaktschicht und die Basisschicht durchdringen; eine Graben-Gateelektrode, die im Aktiv-Graben ausgebildet ist, wobei ein Gate-Isolierfilm dazwischen angeordnet ist; eine Dummy-Graben-Gateelektrode, die in jedem der Dummy-Gräben ausgebildet ist, wobei ein Gate-Isolierfilm dazwischen angeordnet ist; einen eingebetteten Isolierfilm, der auf der Graben-Gateelektrode im Aktiv-Graben ausgebildet ist, auf der Dummy-Graben-Gateelektrode im Dummy-Graben ausgebildet ist und ein oberes Ende aufweist, das tiefer als die obere Oberfläche liegt; und eine Emitterelektrode, die die Emitterschicht auf der oberen Oberfläche und an einer Innenwand des Aktiv-Grabens berührt und die Kontaktschicht auf der oberen Oberfläche und an einer Innenwand des Dummy-Grabens berührt.
-
In der vorliegenden Offenbarung ist der eingebettete Isolierfilm auf der Graben-Gateelektrode im Aktiv-Graben ausgebildet. Infolgedessen kann die Emitterelektrode mit der Emitterschicht und der Kontaktschicht verbunden sein, ohne dass ein Zwischenschicht-Isolierfilm und ein Kontaktloch ausgebildet sind. Dementsprechend kann eine Mesa einfach miniaturisiert werden. Die Kontaktschicht berührt die Emitterelektrode nicht nur auf der oberen Oberfläche des Halbleitersubstrats, sondern berührt die Emitterelektrode auch an der Innenwand des Dummy-Grabens. Daher werden zur Zeit einer Abschaltung Löcher von nicht nur der oberen Oberfläche des Halbleitersubstrats, sondern auch der Innenwand des Dummy-Grabens in die Emitterelektrode abgeleitet. Dementsprechend werden Löcher leicht abgeleitet, so dass sich eine Latch-Up-Toleranz erhöht.
-
Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden sich aus der folgenden Beschreibung vollständiger zeigen.
-
Figurenliste
-
- 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht.
- 2 ist eine entlang einer in 1 veranschaulichten Linie I - II genommene Querschnittsansicht.
- 3 ist eine entlang einer in 1 veranschaulichten Linie III - IV genommene Querschnittsansicht.
- 4 ist eine entlang einer in 1 veranschaulichten Linie V - VI genommene Querschnittsansicht.
- 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
- 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht.
- 7 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht.
- 8 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht.
- 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht.
- 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer siebten Ausführungsform veranschaulicht.
- 11 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer achten Ausführungsform veranschaulicht.
-
Beschreibung von Ausführungsformen
-
Mit Verweis auf die Zeichnungen wird eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
-
Erste Ausführungsform
-
1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht. Ein Halbleitersubstrat 1 weist in Draufsicht einen Aktiv-Bereich 2 und einen Verdrahtungs-Bereich 3 auf. In 1 sind beispielsweise eine Elektrode und eine Zwischenschicht-Isolierfilm auf dem Substrat weggelassen.
-
2 ist eine entlang einer in 1 veranschaulichten Linie I - II genommene Querschnittsansicht. Das Halbleitersubstrat 1 weist eine obere Oberfläche und eine untere Oberfläche als einander entgegengesetzte Hauptoberflächen und eine Driftschicht 4 eines ersten Leitfähigkeitstyps auf, die zwischen der oberen Oberfläche und der unteren Oberfläche ausgebildet ist. Eine Basisschicht 5 eines zweiten Leitfähigkeitstyps ist zwischen der Driftschicht 4 und der oberen Oberfläche des Halbleitersubstrats 1 ausgebildet. Beispielsweise ist der erste Leitfähigkeitstyp ein n-Typ und ist der zweite Leitfähigkeitstyp ein p-Typ. Eine Emitterschicht 6 des ersten Leitfähigkeitstyps und eine Kontaktschicht 7 des zweiten Leitfähigkeitstyps sind zwischen der Basisschicht 5 und der oberen Oberfläche des Halbleitersubstrats 1 ausgebildet.
-
Aktiv-Gräben 8 durchdringen von der oberen Oberfläche des Halbleitersubstrats 1 aus die Emitterschicht 6 und die Basisschicht 5, so dass sie die Driftschicht 4 erreichen. Daher ist die Emitterschicht 6 auf beiden Seiten jedes der Aktiv-Gräben 8 ausgebildet. Dummy-Gräben 9 durchdringen von der oberen Oberfläche des Halbleitersubstrats 1 aus die Kontaktschicht 7 und die Basisschicht 5, so dass sie die Driftschicht 4 erreichen. Daher ist die Kontaktschicht 7 auf beiden Seiten jedes der Dummy-Gräben 9 ausgebildet.
-
Die Aktiv-Gräben 8 und die Dummy-Gräben 9 sind in Draufsicht parallel zueinander angeordnet. Der eine Aktiv-Graben 8 ist zwischen den zwei Dummy-Gräben 9 sandwichartig angeordnet. Daher sind die zwei Aktiv-Gräben 8 einander nicht benachbart. Dementsprechend berührt die Emitterschicht 6 nicht die zwei Aktiv-Gräben 8.
-
Eine Graben-Gateelektrode 10 ist in jedem der Aktiv-Gräben 8 ausgebildet, wobei ein Gate-Isolierfilm 11 dazwischen angeordnet ist. Eine Dummy-Graben-Gateelektrode 12 ist in jedem der Dummy-Gräben 9 ausgebildet, wobei ein Gate-Isolierfilm 11 dazwischen angeordnet ist. Ein eingebetteter Isolierfilm 13 ist auf der Graben-Gateelektrode 10 im Aktiv-Graben 8 ausgebildet und ist auf der Dummy-Graben-Gateelektrode 12 im Dummy-Graben 9 ausgebildet.
-
Mit Bezug auf die obere Oberfläche des Halbleitersubstrats 1 gilt, wenn D1 eine Tiefe bis zu einem oberen Ende des eingebetteten Isolierfilms 13 ist, D2 eine Tiefe bis zu jeweiligen oberen Enden der Graben-Gateelektrode 10 und der Dummy-Graben-Gateelektrode 12 ist, D3 eine Tiefe bis zu einem unteren Ende der Emitterschicht 6 ist und D4 eine Tiefe bis zu einem unteren Ende der Kontaktschicht 7 ist, 0 < D1 < D2 < D3 < D4. Da das obere Ende des eingebetteten Isolierfilms 13 tiefer als die obere Oberfläche des Halbleitersubstrats 1 liegt (0 < D1), berührt die Kontaktschicht 7 eine Emitterelektrode 14 auch an einer Innenwand des Dummy-Grabens 9.
-
Die Emitterelektrode 14 berührt die Emitterschicht 6 auf der oberen Oberfläche des Halbleitersubstrats 1 und an einer Innenwand des Aktiv-Grabens 8 und berührt die Kontaktschicht 7 auf der oberen Oberfläche des Halbleitersubstrats 1 und an einer Innenwand des Dummy-Grabens 9. Eine Pufferschicht 15 des ersten Leitfähigkeitstyps ist unter der Driftschicht 4 ausgebildet. Eine Kollektorschicht 16 des zweiten Leitfähigkeitstyps ist unter der Pufferschicht 15 ausgebildet. Mit der Kollektorschicht 16 ist eine Kollektorelektrode 17 verbunden.
-
Wie oben beschrieben wurde, ist in der vorliegenden Ausführungsform der eingebettete Isolierfilm 13 auf der Graben-Gateelektrode 10 im Aktiv-Graben 8 ausgebildet. Infolgedessen kann die Emitterelektrode 14 mit der Emitterschicht 6 und der Kontaktschicht 7 verbunden sein, ohne dass ein Zwischenschicht-Isolierfilm und ein Kontaktloch ausgebildet sind. Dementsprechend kann eine Mesa leicht miniaturisiert werden.
-
Die Kontaktschicht 7 berührt die Emitterelektrode 14 nicht nur auf der oberen Oberfläche des Halbleitersubstrats 1, sondern berührt die Emitterelektrode 14 auch an der Innenwand des Dummy-Grabens 9. Daher werden zur Zeit einer Abschaltung Löcher von nicht nur der oberen Oberfläche des Halbleitersubstrats 1, sondern auch der Innenwand des Dummy-Grabens 9 in die Emitterelektrode 14 abgeleitet. Dementsprechend werden Löcher leicht abgeleitet, so dass sich eine Latch-Up-Toleranz erhöht.
-
Das untere Ende der Kontaktschicht 7 liegt tiefer als das untere Ende der Emitterschicht 6 (D3 < D4). Dementsprechend werden zur Zeit einer Abschaltung Löcher leicht in die Kontaktschicht 7 abgeleitet, so dass sich eine Latch-Up-Toleranz erhöht.
-
Auf einen Bereich zwischen dem Aktiv-Graben 8 und dem Dummy-Graben 9, die einander benachbart sind, wird als Aktiv-Mesa verwiesen. Wenn W1 die Breite der Aktiv-Mesa ist, W2 die Breite der Emitterschicht 6 ist, die an der oberen Oberfläche des Halbleitersubstrats 1 freigelegt ist, und W3 die Breite der Kontaktschicht 7 ist, die an der oberen Oberfläche des Halbleitersubstrats 1 freigelegt ist, gilt W1 = W2 + W3. In der Aktiv-Mesa ist die Breite W3 der Kontaktschicht 7, die an der oberen Oberfläche freigelegt ist, größer als die Breite W2 der Emitterschicht 6, die an der oberen Oberfläche freigelegt ist (W3 > W2). Infolgedessen ist eine Querschnittsfläche der Kontaktschicht 7 größer als jene der Emitterschicht 6 eingerichtet, um einen Pfad zur Ableitung von Löchern zu erweitern. Infolgedessen erhöht sich eine Latch-Up-Toleranz.
-
Eine Ladungsträgerspeicherschicht 18 des ersten Leitfähigkeitstyps ist zwischen der Driftschicht 4 und der Basisschicht 5 ausgebildet. Die Störstellenkonzentration der Ladungsträgerspeicherschicht 18 ist höher als jene der Driftschicht 4. Eine Injektion von Elektronen nimmt durch die Ladungsträgerspeicherschicht 18 zu, und eine Ladungsträgerdichte in der Driftschicht 4 erhöht sich. Dementsprechend wird eine Ein-Spannung reduziert.
-
Die Breite der Emitterschicht 6 verengt sich in Richtung der unteren Oberfläche des Halbleitersubstrats 1 von dessen oberer Oberfläche aus. Infolgedessen ist der Pfad zur Ableitung von Löchern erweitert, so dass eine Latch-Up-Toleranz verbessert werden kann.
-
3 ist eine entlang einer in 1 veranschaulichten Linie III - IV genommene Querschnittsansicht. Im Verdrahtungs-Bereich 3 ist eine Wannenschicht 19 des zweiten Leitfähigkeitstyps zwischen der Driftschicht 4 und der oberen Oberfläche des Halbleitersubstrats 1 ausgebildet. Eine Gateelektrode 21 ist auf der oberen Oberfläche des Halbleitersubstrats 1 ausgebildet, wobei ein Zwischenschicht-Isolierfilm 20 dazwischen angeordnet ist. Der eingebettete Isolierfilm 13 ist nicht in jedem der Aktiv-Gräben 8 ausgebildet, und ein oberes Ende der Graben-Gateelektrode 10 ist an der oberen Oberfläche des Halbleitersubstrats 1 freigelegt. Die Graben-Gateelektrode 10 ist über eine Öffnung des Zwischenschicht-Isolierfilms 20 mit der Gateelektrode 21 verbunden. Infolgedessen können die Graben-Gateelektrode 10 und die Gateelektrode 21 miteinander verbunden werden, ohne dass eine Gateelektrode 21 in den Aktiv-Graben 8 eingebettet wird.
-
4 ist eine entlang einer in 1 veranschaulichten Linie V - VI genommene Querschnittsansicht. In einem Teil des Aktiv-Bereichs 2 ist der eingebettete Isolierfilm 13 nicht in jedem der Dummy-Gräben 9 ausgebildet und ist das obere Ende der Dummy-Graben-Gateelektrode 12 an der oberen Oberfläche des Halbleitersubstrats 1 freigelegt und mit der Emitterelektrode 14 verbunden. Infolgedessen können die Dummy-Graben-Gateelektrode 12 und die Emitterelektrode 14 miteinander verbunden werden, ohne dass die Emitterelektrode 14 tief in den Dummy-Graben 9 eingebettet wird.
-
Die Emitterelektrode 14 besteht aus einem Metall wie etwa AI oder AlSi. Ein Barrierenmetall kann zwischen der Emitterelektrode 14 und der Emitterschicht 6 und zwischen der Emitterelektrode 14 und der Kontaktschicht 7 ausgebildet sein. Das Barrierenmetall besteht zum Beispiel aus Ti, TiN oder TiSi. Ein aus W oder dergleichen bestehender Anschluss (engl.: plug) kann ausgebildet sein.
-
Zweite Ausführungsform
-
5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht. Auf einen Bereich zwischen Dummy-Gräben 9, die einander benachbart sind, ohne dass ein Aktiv-Graben 8 dazwischen sandwichartig angeordnet ist, wird als Dummy-Mesa verwiesen. In der vorliegenden Ausführungsform ist in der Dummy-Mesa ein Zwischenschicht-Isolierfilm 20 zwischen einer oberen Oberfläche eines Halbleitersubstrats 1 und einer Emitterelektrode 14 so ausgebildet, dass das Halbleitersubstrat 1 und die Emitterelektrode 14 voneinander isoliert sind. Infolgedessen kann verhindert werden, dass Löcher aus einem oberen Teil der Dummy-Mesa kommen, und eine Ladungsträgerdichte in einer Driftschicht 4 nimmt zu. Dementsprechend wird eine Ein-Spannung reduziert.
-
Dritte Ausführungsform
-
6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform ist die Breite eines Dummy-Grabens 9 größer als die Breite eines Aktiv-Grabens 8. Dementsprechend nimmt die Breite einer Dummy-Mesa ab. Die Tiefe des Dummy-Grabens 9 ist größer als die Tiefe des Aktiv-Grabens 8. Infolgedessen kann verhindert werden, dass Löcher aus einem oberen Teil der Dummy-Mesa kommen, und eine Ladungsträgerdichte in einer Driftschicht 4 nimmt zu. Dementsprechend wird eine Ein-Spannung reduziert.
-
Vierte Ausführungsform
-
7 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform ist eine Abschirmelektrode 22 unter einer Graben-Gateelektrode 10 in einem Aktiv-Graben 8 ausgebildet. Die Abschirmelektrode 22 ist mit einer Emitterelektrode 14 verbunden. Die Graben-Gateelektrode 10 und die Abschirmelektrode 22 sind durch einen Isolierfilm voneinander isoliert. Ein oberes Ende der Abschirmelektrode 22 liegt tiefer als ein unteres Ende einer Basisschicht 5. Infolgedessen kann eine parasitäre Kapazität der Graben-Gateelektrode 10 reduziert werden.
-
Fünfte Ausführungsform
-
8 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht. Polysilizium 23 ist auf einer Graben-Gateelektrode 10 mit einem dazwischen angeordneten eingebetteten Isolierfilm 13 in einem Aktiv-Graben 8 ausgebildet. Das Polysilizium 23 ist mit einer Emitterelektrode verbunden. Ein oberes Ende des Polysiliziums 23 liegt tiefer als eine obere Oberfläche eines Halbleitersubstrats 1. Im Allgemeinen ist eine Einbettungseigenschaft von Polysilizium besser als jene einer Isolierfilms. Dementsprechend kann die Einbettungseigenschaft in einem oberen Teil des Aktiv-Grabens 8 verbessert werden.
-
Sechste Ausführungsform
-
9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform weist die Graben-Gateelektrode 10 einen ersten Teilbereich 10a in einem Aktiv-Graben 8 und einen zweiten Teilbereich 10b, der von einer oberen Oberfläche eines Halbleitersubstrats 1 aus nach oben in einem Teil eines Verdrahtungs-Bereichs 3 vorragt. Die zweite Teilbereich 10b ist über eine Öffnung eines Zwischenschicht-Isolierfilms 20 mit einer Gateelektrode 21 verbunden. Die Breite des zweiten Teilbereichs 10b ist größer als jene des ersten Teilbereichs 10a. Infolgedessen wird, selbst wenn eine Position oder eine Abmessung der Öffnung des Zwischenschicht-Isolierfilms 20 variiert, die Öffnung in einem Bereich des zweiten Teilbereichs 10b leicht ausgebildet. Daher nimmt eine Wahrscheinlichkeit ab, dass sich die Öffnung des Zwischenschicht-Isolierfilms 20 so verschiebt, dass die Gateelektrode 21 und das Halbleitersubstrat 1 einander berühren. Dementsprechend kann eine Isoliereigenschaft gesteigert werden.
-
Siebte Ausführungsform
-
10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer siebten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform ist die Breite eines Aktiv-Grabens 8 in einem Verdrahtungs-Bereich 3 größer als die Breite des Aktiv-Grabens 8 in einem Aktiv-Bereich 2. In diesem Bereich sind eine Graben-Gateelektrode 10 und eine Gateelektrode 21 über eine Öffnung eines eingebetteten Isolierfilms 13 miteinander verbunden. Infolgedessen kann die Öffnung des eingebetteten Isolierfilms 13 vergrößert werden. Dementsprechend kann eine Einbettungseigenschaft der Gateelektrode 21 in die Öffnung verbessert werden.
-
Achte Ausführungsform
-
11 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer achten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform ist die Breite eines Dummy-Grabens 9 größer als jene eines Aktiv-Grabens 8 in einem Teil eines Aktiv-Bereichs 2. In dem Bereich ist die Dummy-Graben-Gateelektrode 12 über eine Öffnung eines eingebetteten Isolierfilms 13 mit einer Emitterelektrode 14 verbunden. Wenn die Breite des Dummy-Grabens 9 so vergrößert wird, kann eine Einbettungseigenschaft eines Metalls zwischen der Dummy-Graben-Gateelektrode 12 und der Emitterelektrode 14 verbessert werden.
-
In der oben beschriebenen Ausführungsform wurde ein Fall beschrieben, in dem die Halbleitervorrichtung ein Bipolartransistor mit isoliertem Gate (IGBT) ist. Eine Konfiguration gemäß der vorliegenden Offenbarung ist nicht auf diese beschränkt, sondern ist für eine Leistungsvorrichtung wie etwa einen MOSFET oder einen RC-IGBT verwendbar. Eine Stehspannungsklasse und ein FZ-Substrat/MCZ-Substrat/epitaktisches Substrat sind beispielsweise nicht eingeschränkt. Eine Kombination verschiedener Ausführungsformen ist ebenfalls möglich, und eine Konfiguration gemäß der anderen Ausführungsform kann teilweise für einen bestimmten Bereich verwendet werden.
-
Das Halbleitersubstrat 1 ist nicht auf ein aus Silizium gebildetes Substrat beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als jene von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Eine aus solch einem Halbleiter mit breiter Bandlücke gebildete Halbleitervorrichtung weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch einer miniaturisierten Halbleitervorrichtung ermöglicht die Miniaturisierung und hohe Integration des Halbleitermoduls, in dem die Halbleitervorrichtung eingebaut ist. Da die Halbleitervorrichtung eine hohe Wärmebeständigkeit aufweist, kann ferner eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt. Da die Halbleitervorrichtung einen niedrigen Leistungsverlust und eine hohe Effizienz aufweist, kann weiter ein hocheffizientes Halbleitermodul erzielt werden.
-
Offensichtlich sind im Lichte der obigen Lehren verschiedene Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
-
Die gesamte Offenbarung der am 15. März 2021 eingereichten japanischen Patentanmeldung Nr.
2021-041715 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist hierin durch Verweis in ihrer Gesamtheit einbezogen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- JP 2015188104 [0003]
- JP 2021041715 [0036]