[go: up one dir, main page]

DE102020105127A1 - Source- oder drain-strukturen für germanium-n-kanalvorrichtungen - Google Patents

Source- oder drain-strukturen für germanium-n-kanalvorrichtungen Download PDF

Info

Publication number
DE102020105127A1
DE102020105127A1 DE102020105127.1A DE102020105127A DE102020105127A1 DE 102020105127 A1 DE102020105127 A1 DE 102020105127A1 DE 102020105127 A DE102020105127 A DE 102020105127A DE 102020105127 A1 DE102020105127 A1 DE 102020105127A1
Authority
DE
Germany
Prior art keywords
source
semiconductor layer
integrated circuit
drain
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020105127.1A
Other languages
English (en)
Inventor
Ryan KEECH
Benjamin Chu-Kung
Subrina RAFIQUE
Devin Merrill
Ashish Agrawal
Harold Kennel
Yang Cao
Dipanjan Basu
Jessica TORRES
Anand Murthy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020105127A1 publication Critical patent/DE102020105127A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0215—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned selective metal deposition simultaneously on gate electrodes and the source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P14/3411—
    • H10P14/3444—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

Es werden integrierten Schaltkreisstrukturen beschrieben, die Source- oder Drain-Strukturen und Germanium-N-Kanäle aufweisen. Bei einem Beispiel umfasst eine integrierte Schaltkreisstruktur eine Finne, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium enthält. Über dem oberen Finnenabschnitt der Finne befindet sich ein Gate-Stapel. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf einer ersten Seite des Gate-Stapels in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf einer zweiten Seite des Gate-Stapels in die Finne eingebettet ist. Jede epitaktische Struktur weist eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt und eine zweite Halbleiterschicht auf der ersten Halbleiterschicht auf. Die erste Halbleiterschicht umfasst Silicium, Germanium und Phosphor und die zweite Halbleiterschicht umfasst Silicium und Phosphor.

Description

  • TECHNISCHES GEBIET
  • Die Ausführungsformen der Offenbarung beziehen sich auf das Gebiet der Herstellung von fortgeschrittenen integrierten Schaltkreisstrukturen und insbesondere auf integrierte Schaltkreisstrukturen, die Source- oder Drain-Strukturen und Germanium-N-Kanäle aufweisen.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Bestandteilen in integrierten Schaltkreisen die treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Das Skalieren zu kleineren und immer kleineren Bestandteilen ermöglicht immer größere Dichten von Funktionseinheiten auf der begrenzten Grundfläche von Halbleiterchips. Zum Beispiel erlaubt eine schrumpfende Transistorgröße den Einbau einer größeren Anzahl von Speicher- oder Logikvorrichtungen, was zur Herstellung von Produkten mit einer grö0eren Kapazität führt. Der Bedarf für ein ständig steigende Kapazität geht jedoch nicht ohne Probleme vonstatten. Die Notwendigkeit, die Leistungsfähigkeit aller Vorrichtungen zu optimieren, gewinnt zunehmend an Bedeutung.
  • Die Schwankung bei herkömmlichen und aktuell bekannten Herstellungsprozessen kann die Möglichkeit begrenzen, sie weiter in den 10 Nanometer-Knotenbereich oder den Unter-10-Nanometer-Knotenbereich zu entwickeln. Folglich kann die Herstellung der funktionellen Komponenten, die für zukünftige Technologieknoten benötigt werden, das Einführen neuer Methodologien oder die Integration neuer Technologien in aktuelle Herstellungsprozesse oder anstelle der aktuellen Herstellungsprozesse erforderlich machen.
  • Figurenliste
    • 1A zeigt eine Querschnittsansicht einer vergleichenden integrierten Schaltkreisstruktur, die Source- oder Drain-Strukturen und einen Germanium-n-Kanal aufweist.
    • 1B zeigt eine Querschnittsansicht einer integrierten Schaltkreisstruktur, die Source- oder Drain-Strukturen und einen Germanium-n-Kanal gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
    • Figur IC enthält eine grafische Darstellung eines Kontaktwiderstands (Ohm/cm2) als eine Funktion von Streuereignissen, die einen Ge-Si-Grenzflächenwiderstand für verschiedene Grenzflächen zeigt, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 2A bis 2G zeigen Querschnittsansichten, die zahlreiche Operationen in einem Verfahren zum Herstellen einer integrierten Schaltkreisstruktur darstellen, die Source- oder Drain-Strukturen für Germanium-N-Kanäle gemäß einer Ausführungsform der vorliegenden Offenbarung aufweisen.
    • 2G' zeigt eine Querschnittsansicht einer weiteren integrierten Schaltkreisstruktur, die Source- oder Drain-Strukturen für Germanium-N-Kanäle gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung aufweist.
    • 3A zeigt eine Draufsicht auf eine Vielzahl von Gate-Leitungen über einem Paar Halbleiterfinnen gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung.
    • 3B zeigt eine Querschnittsansicht, die entlang der Achse a-a' der 3A genommen wurde, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 zeigt eine Querschnittsansicht einer integrierten Schaltkreisstruktur, die Grabenkontakte für eine NMOS-Vorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
    • 5 zeigt eine Querschnittsansicht einer integrierten Schaltkreisstruktur, die einen leitfähigen Kontakt auf einem erhöhten Source- oder Drain-Gebiet gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
    • Die 6A und 6B zeigen Querschnittsansichten von verschiedenartigen integrierten Schaltkreisstrukturen, die gemäß einer Ausführungsform der vorliegenden Offenbarung jeweils Grabenkontakte einschließlich einer überlagernden isolierenden Deckschicht aufweisen und Gate-Stapel einschließlich einer überlagernden isolierenden Deckschicht aufweisen.
    • 7 zeigt eine Computervorrichtung gemäß einer Umsetzung der vorliegenden Offenbarung.
    • 8 zeigt ein Zwischenelement, das eine oder mehrere Ausführungsformen der Offenbarung enthält.
    • 9 ist eine an isometrische Ansicht einer mobilen Computerplattform, in der ein IC eingesetzt wird, der gemäß einem oder mehreren der hier beschriebenen Prozessen hergestellt wurde, oder der ein oder mehrere der hier beschriebenen Bestandteile gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
    • 10 zeigt eine Querschnittsansicht eines in Flip-Chip-Montage hergestellten ungehäusten Chips gemäß einer Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Für eine verbesserte Elektronenmobilität in dem Kanal der Vorrichtung weisen integrierte Schaltkreisstrukturen Source- oder Drain-Strukturen und Germanium-N-Kanäle und es werden Verfahren zum Herstellen von integrierten Schaltkreisstrukturen beschrieben, die Source- oder Drain-Strukturen und Germanium-N-Kanäle aufweisen. In der nachfolgenden Beschreibung werden zahlreiche spezifische Einzelheiten wie zum Beispiel spezifische Integrations- und Materialregelungen erläutert, um ein umfassendes Verständnis der beanspruchten Offenbarung bereitzustellen. Für den Fachmann ist es offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten in die Praxis umgesetzt werden können. Bei weiteren Beispielen werden allgemein bekannte Merkmale wie zum Beispiel die Gestaltungslayouts von integrierten Schaltkreisen nicht ausführlich beschrieben, um die Ausführungsformen der vorliegenden Offenbarung nicht unnötigerweise unverständlich zu machen. Des Weiteren wird darauf hingewiesen, dass die zahlreichen Ausführungsformen, die in den Figuren gezeigt werden, anschauliche Darstellungen sind, aber nicht unbedingt maßstabsgetreu gezeichnet sind.
  • Die nachfolgende detaillierte Beschreibung ist von ihrer Wesensart rein anschaulich und sie ist nicht so zu verstehen, dass sie die Ausführungsformen des Gegenstands der Erfindung oder die Anwendungen und Nutzungen dieser Ausführungsformen einschränkt. So wie das Wort „beispielhaft“ hier verwendet werden, bedeutet es, das es als ein Beispiel, ein Fall oder eine Darstellung dient. Jede Umsetzung, die hier als „beispielhaft“ beschrieben wird, ist nicht unbedingt als bevorzugt oder vorteilhaft über andere Umsetzungen zu verstehen. Des Weiteren ist die Offenbarung nicht so zu verstehen, dass sie an irgendeine ausgedrückte oder unausgesprochen enthaltene Theorie gebunden ist, die in dem vorangehenden Gebiet der Erfindung, dem Hintergrund, der Kurzdarstellung oder der nachfolgenden detaillierten Beschreibung dargestellt wird.
  • Diese Beschreibung enthält Bezüge auf „eine Ausführungsform“. Die Verwendungen des Ausdrucks „bei einer Ausführungsform“ bezieht sich nicht unbedingt immer auf die gleiche Ausführungsform. Spezielle Merkmale, Bestandteile, Strukturen oder Eigenschaften können in einer geeigneten Weise kombiniert werden, die mit dieser Offenbarung in Einklang stehen.
  • Terminologie. Die folgenden Abschnitte stellen Definitionen für Begriffe bereit, die in dieser Offenbarung (einschließlich der angefügten Ansprüche) zu finden sind.
  • „Umfassend“ oder „umfasst/en“. Dieser Begriff ist als offen zu betrachten. So wie dieser Begriff in den angefügten Ansprüchen verwendet wird, schließt er zusätzliche Strukturen und Operationen nicht aus.
  • „Konfiguriert zum“. Zahlreiche Einheiten oder Komponenten können als „konfiguriert zum“ Ausführen einer Aufgabe oder mehrere Aufgaben beschrieben oder beansprucht werden. In diesem Zusammenhang wird „konfiguriert zum“ verwendet, um für eine Struktur zu bedeuten, dass die Einheiten oder Komponenten eine Struktur aufweisen, welche diese Aufgabe oder Aufgaben während einer Operation ausführt. Von daher kann von der Einheit oder der Komponente gesagt werden, dass sie konfiguriert ist zum Ausführen der Aufgabe, selbst wenn die spezifizierte Einheit oder Komponente aktuell nicht funktionsfähig (z.B. eingeschaltet oder aktiv) ist. Ein Definieren, dass eine Einheit oder Komponente „konfiguriert ist zum“ Ausführen einer oder mehrerer Aufgaben, ist ausdrücklich dafür vorgesehen, dass diese Einheit oder Komponente den 35 U.S.C. §112, Abschnitt Sechs, nicht in Anspruch nehmen.
  • „Erste/r“ „Zweite/r“ usw. So wie diese Begriffe hier verwendet werden, werden sie als Kennzeichnungen für Hauptwörter verwendet, denen sie vorangehen, und sie bedeuten nicht irgendeine Art von Reihenfolge (z.B. räumlich, zeitlich, logisch usw.).
  • „Verbunden“. Die nachfolgende Beschreibung bezieht sich auf Elemente oder Knoten oder Bestandteile, die miteinander „verbunden“ sind. So wie „verbunden“ hier verwendet wird, bedeutet es, dass ein Element oder Knoten oder Bestandteil nicht unbedingt mechanisch mit einem anderen Element oder Knoten oder Bestandteil direkt oder indirekt verknüpft ist (oder direkt oder indirekt kommuniziert).
  • Außerdem kann in der nachfolgenden Beschreibung auch eine Terminologie nur zu Bezugszwecken verwendet werden, und die somit nicht als einschränkend anzusehen ist. Zum Beispiel beziehen sich Begriffe wie zum Beispiel „obere“, „untere“, „über“ und „unter“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Begriffe wie zum Beispiel „vorne“, „hinten“, „Rückseite“, „Seite“, „außerhalb“ und „innerhalb“ beschreiben die Orientierung oder den Standort oder beides von Abschnitten der Komponente innerhalb eines konsistenten aber willkürlichen Bezugsrahmens, was durch eine Bezugnahme auf den Text und die zugehörigen Zeichnungen erklärt wird, welche die erörterte Komponente beschreiben. Diese Terminologie kann die speziell oben erwähnten Wörter, Ableitungen davon und Wörter mit einer ähnlichen Bedeutung enthalten.
  • „Verhindern“. So wie Verhindern hier verwendet wird, beschreibt es ein Verringern oder ein Minimieren eines Effekts. Wenn eine Komponente oder ein Bestandteil so beschrieben wird, dass eine Aktion, eine Bewegung oder Bedingung verhindert wird, kann das Ergebnis oder die Auswirkung oder der zukünftige Zustand vollständig vermieden werden. Außerdem kann sich „verhindem“ auch auf eine Reduzierung oder Verringerung der Auswirkung der Leistungsfähigkeit oder des Effekts beziehen, die oder der andernfalls auftreten würde. Wenn folglich auf eine Komponente, ein Element oder ein Bestandteil Bezug genommen wird, die, das oder der ein Ergebnis oder einen Zustand verhindert, ist es nicht notwendig, dass das Ergebnis oder der Zustand vollständig vermieden oder entfernt wird.
  • Hier beschriebene Ausführungsformen können sich auf eine Halbleitervorverarbeitung und Halbleiterstrukturen in einem vorderen Abschnitt oder Front-End der Fertigungslinie (Front-End-Of-Line, FEOL) beziehen. FEOL ist der erste Abschnitt der Herstellung eines integrierten Schaltkreises (Integrated Circuit fabrication, IC-Herstellung), in dem die individuellen Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände usw.), in das Halbleitersubstrat oder in die Halbleiterschicht strukturiert werden. FEOL deckt im Allgemeinen alles ab bis zur Abscheidung von Metallverbindungsschichten (ohne diese Abscheidung zu enthalten). Nach der letzten FEOL-Operation ist das Ergebnis typischerweise ein Wafer, mit isolierten Transistoren (z.B, ohne jegliche Drähte).
  • Hier beschriebene Ausführungsformen können sich auf eine Halbleitervorverarbeitung und Halbleiterstrukturen in einem hinteren Abschnitt oder Back-End der Fertigungslinie (Back-End-Of-Line, BEOL) beziehen. BEOL ist der zweite Abschnitt der IC-Herstellung, in dem die individuellen Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände usw.), durch eine Verdrahtung auf dem Wafer, z.B. der Metallisierungsschicht oder den Metallisierungsschichten, miteinander verbunden werden. BEOL umfasst Kontakte, Isolationsschichten (Dielektrika), Metallebenen und Bondstellen für Chip-Gehäuse-Verbindungen. In dem BEOL-Teil der Herstellung werden Stufenkontakte (Kontaktflächen), Verbindungsdrähte, Durchkontaktierungen und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können mehr als 10 Metallschichten in dem BEOL hinzugefügt werden.
  • Weiter unten beschriebene Ausführungsformen können anwendbar sein auf FEOL-Verarbeitungen und -Strukturen, BEOL-Verarbeitungen und -Strukturen oder sowohl auf FEOL- als auch auf BEOL-Verarbeitungen und -Strukturen. Obwohl insbesondere ein beispielhaftes Verarbeitungsschema dargestellt werden kann, das ein FEOL-Verarbeitungsszenario verwendet, können diese Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Obwohl in ähnlicher Weise ein beispielhaftes Verarbeitungsschema dargestellt werden kann, das ein BEOL-Verarbeitungsszenario verwendet, können diese Ansätze auch auf eine FEOL-Verarbeitung anwendbar sein.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung werden Germanium-n-Kanaltransistoren mit abgestuften Phosphor- (oder Arsen-) dotierten SiGe/Si-Source/Drain-Strukturen beschrieben. Einige Ausführungsformen können sich auf ein Verkleinern eines zugehörigen Kontakt- und Bulk-Source/Drain-Widerstands für n-leitende Ge-Transistoren mit einem Germaniumkanal beziehen.
  • Um die Zusammenhänge zu verdeutlichen, wird darauf hingewiesen, dass der große Kristallgitterversatz zwischen Silicium (Si) und Germanium (Ge) von ungefähr 4 % große Herausforderungen für die Entwicklung von n-leitenden Source/Drain-Schichten in Ge-Kanal-Transistorvorrichtungen darstellt. Frühere Lösungen zum Bewältigen dieser Probleme haben (1) ein Verwenden von Phosphor-dotiertem Ge als eine n-leitende epitaktische (nEPI) Source- oder Drain-Struktur (Source/Drain-Struktur oder S/D-Struktur), (2) ein Verwenden von Phosphor-dotiertem Si1-xGex als die nEPI-Source/Drain-Struktur oder (3) ein Verwenden von Phosphor-dotiertem Si (Si:P) als die nEPI-Source/Drain-Struktur.
  • Obwohl die Lösungen (1) und (2), die Ge- und SiGe-Materialien an der S/D verwenden, eine verringerte Dehnung anbieten, kann diesen Ansätze ein Leistungsfähigkeitsnachteil von S/D-Gebieten mit höherem Widerstand, eine vergrößerte Dotierstoffdiffusion und eine niedrigere aktive Dotierstoffkonzentration im Vergleich zu Ansatz (3) zugeordnet werden. Dahingegen setzt der Ansatz (3) ein Si:P mit niedrigem spezifischem Widerstand ein, kann aber aufgrund des großen Kristallgitterversatzes höheren Defektkonzentrationen an dem Kanalübergang zugeordnet werden. Die Ansätze (2) und (3) weisen außerdem einen k-Raumversatz (Impulsraumversatz) zwischen dem Ge und dem Si auf, was auch den Kontaktwiderstand vergrößern kann, wie weiter unten beschrieben wird.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird ein in seiner Zusammensetzung abgestuftes S/D-Gebiet umgesetzt, um das Volumen des S/D-Materials mit niedrigem Widerstand zu maximieren und die Defektbildung zu minimieren. Diese Abstufung kann außerdem den k-Raumversatz wirkungsvoll glätten, wodurch der Kontaktnachteil verringert wird, der einem Durchqueren des Übergangs zugeordnet ist. Bei einer Ausführungsform tritt der Gradient von einer Phosphor-dotierten (P-dotierten), Ge-reichen SiGe-Grenzflächenschicht, die zu einem P-dotierten Si in dem Bulk der S/D übergeht, und zu dem Kontaktgebiet auf.
  • 1A zeigt als ein vergleichendes Beispiel eine Querschnittsansicht einer vergleichenden integrierten Schaltkreisstruktur, die Source- oder Drain-Strukturen und einen Germanium-n-Kanal aufweist. 1B zeigt eine Querschnittsansicht einer integrierten Schaltkreisstruktur, die Source- oder Drain-Strukturen und einen Germanium-n-Kanal gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • In der 1A weist eine integrierte Schaltkreisstruktur 100 ein Siliciumsubstrat (Si-Substrat) 102' und einen Germaniumkanal (Ge-Kanal) 104 auf. Source- oder Drain-Abschnitte 106 sind oder enthalten ein defektreiches Phosphordotiertes Silicium (Si:P). Source- oder Drain-Abschnitte 108 sind oder enthalten ein relativ höherwertiges Si:P. In der integrierten Schaltkreisstruktur 100 sind auch eine Gate-Elektrode 110, ein Gate-Dielektrikum 112 und Seitenwandabstandhalter 114 enthalten. Der ungefähr 4 % Kristallgitterversatz zwischen Si und Ge führt zu dem Defektgebiet an dem S/D und der Kanalgrenzfläche, d.h. an den Source- oder Drain-Abschnitten 106. Ein solches Grenzflächengebiet kann in der Größenordnung von 10 Nanometern liegen, kann verringerte aktive Dotierstoffkonzentrationen aufweisen und kann zu einer erheblich verringerten Leistungsfähigkeit der Vorrichtung beitragen.
  • In der 1B weist eine integrierte Schaltkreisstruktur 120 ein Siliciumsubstrat (Si-Substrat) 122 und einen Germaniumkanal (Ge-Kanal) 124 auf. Die Source- oder Drain-Abschnitte 126 sind oder enthalten Phosphor- und/oder Arsendotiertes Silicium-Germanium, das in seiner Zusammensetzung bei den Prozentwerten von Ge abgestuft ist (abgestuftes Si1-xGex:P,As) mit Ge-reichen Zusammensetzungen in der Näher des Kanals 124 und Si:P-Gebieten in einem Abstand von dem Kanal 124. In der integrierten Schaltkreisstruktur 120 sind auch eine Gate-Elektrode 130, ein Gate-Dielektrikum 132 und Seitenwandabstandhalter 134 enthalten. Bei einer Ausführungsform verringert der abgestufte Si1-xGex:P, As-Film (126) die Defektdichte an der S/D-Kanalgrenzfläche und führt zu einer verbesserten Leistungsfähigkeit der Vorrichtung.
  • Als anschauliche Darstellung der hier offenbarten Konzepte enthält die 1C eine grafische Darstellung 150 eines Kontaktwiderstands (Ohm/cm2) als eine Funktion von Streuereignissen, die einen Ge-Si-Grenzflächenwiderstand für verschiedene Grenzflächen zeigt, gemäß einer Ausführungsform der vorliegenden Offenbarung. In der grafischen Darstellung 150 der Figur IC werden Daten für Si:P (152, gemäß einem k-Raumdurchgang) im Vergleich zu SiGe:P (154 ohne Berücksichtigung des k-Raumdurchgangs) gezeigt. Mit dem k-Raumdurchgang kann der Kontaktwiderstand zwischen dem Si:P größer als 1E-7 Ω-cm2 sein. Im Fall von ausreichenden Streuereignissen an der Si/Ge-Grenzfläche, sodass der k-Raum kein Problem ist, kann der Kontaktwiderstand dramatisch z.B. auf weniger als 3E-9 Ω-cm2 abnehmen.
  • Umsetzungen von hier offenbarten Ausführungsformen können eine Optimierung des k-Raumversatzes und des spezifischen Widerstands in dem gesamten S/D-Gebiet ermöglichen, indem ein Zusammensetzungsgradient verwendet wird, um einen relativ niedrigen Kontaktwiderstand zu ermöglichen, was direkt in eine verbesserte Leistungsfähigkeit in den n-leitenden Ge-Kanalvorrichtungen übersetzt wird. Außerdem können diese S/D-Strukturen eine Dehnung anbieten, welche die Kanalmobilität weiter verbessert. Gemäß einer oder mehreren hier beschriebenen Ausführungsformen werden selektive epitaktische Source/Drain-Schichten mit einer P- und/oder As-Dotierung an einem selektiven EPI-Prozessstandort auf Ge-Kanalvorrichtungen mit einem kontinuierlichen Zusammensetzungsgradienten von hohen Ge-Konzentrationen in der Nähe des Kanals (z.B. 60 bis 100 %) bis zu einer 100 %-Si-Matrix im Verkauf von 2 bis 20 nm aufgewachsen. Das Ergebnis kann ein hoch leitfähiges minimal defektives S/D-Gebiet auf der n-leitenden Ge-Vorrichtung sein, die eine verbesserte Elektronenleitung in dem Kanal für Transistorknoten der nächsten Generation vorweisen können. Bei einer Ausführungsform können Dotierstoffgrade innerhalb des S/D von 1E18 bis 5E21 Atome/cm3 angestrebt werden. Bei einer Ausführungsform können diese S/D-Strukturen für ebene, Trigate-, FinFET-, Nanodraht- oder Nanoband-Vorrichtungen usw. umgesetzt werden.
  • Die 2A bis 2G zeigen als einen beispielhaften Prozessablauf Querschnittsansichten, die zahlreiche Operationen in einem Verfahren zum Herstellen einer integrierten Schaltkreisstruktur darstellen, die Source- oder Drain-Strukturen für Germanium-N-Kanäle gemäß einer Ausführungsform der vorliegenden Offenbarung aufweisen. Die 2G' zeigt eine Querschnittsansicht einer weiteren integrierten Schaltkreisstruktur, die Source- oder Drain-Strukturen für Germanium-N-Kanäle gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung aufweist.
  • In 2A wird ein Kanalmaterial 204 auf ein Substrat 202 wie zum Beispiel ein Siliciumsubstrat oder ein dotiertes Siliciumsubstrat aufgewachsen. Bei einer Ausführungsform enthält das Kanalmaterial 204 Germanium. Bei einer Ausführungsform ist das Kanalmaterial 204 ein Germaniumkanalmaterial.
  • So wie der Begriff Silicium in der gesamten Beschreibung verwendet wird, mit Ausnahme von spezifischen Bezeichnungen wie dotierte Siliciumschicht oder dotiertes Siliciumsubstrat, kann der Begriff Silicium, wie er z.B. in Siliciumsubstrat oder in einem Siliciumfinnenabschnitt verwendet wird, verwendet werden, um ein Siliciummaterial zu beschreiben, das aus einer sehr wesentlichen Menge von Silicium besteht, wenn nicht sogar vollständig aus Silicium besteht. Es ist jedoch selbstverständlich, dass es sehr schwierig ist, praktisch 100 %-reines Si zu bilden, und es könnte daher einen sehr geringen Prozentsatz an Unreinheitsdotierstoffen (wie zum Beispiel Bor, Phosphor oder Arsen) enthalten und/oder es könnte einen sehr geringen Prozentsatz an Kohlenstoff oder Germanium enthalten. Diese Unreinheiten können in einer unvermeidbaren Unreinheit oder Komponente während der Abscheidung von Si enthalten sein oder können das Si bei der Diffusion während der Nach-Abscheidungsverarbeitung „kontaminieren“.
  • So wie der Begriff Germanium in der gesamten Beschreibung verwendet wird, mit Ausnahme von spezifischen Bezeichnungen wie dotierte Germaniumschicht, kann der Begriff Germanium, wie er z.B. in Germaniumkeimbildungsschicht oder Germaniumvorrichtungsschicht oder Germaniumkanalstruktur verwendet wird, verwendet werden, um ein Germaniummaterial zu beschreiben, das aus einer sehr wesentlichen Menge von Germanium besteht, wenn nicht sogar vollständig aus Germanium besteht. Es ist jedoch selbstverständlich, dass es sehr schwierig ist, praktisch 100 %-reines Ge zu bilden, und es könnte daher einen sehr geringen Prozentsatz an Unreinheitsdotierstoffen (wie zum Beispiel Bor, Phosphor oder Arsen) enthalten und/oder es könnte einen sehr geringen Prozentsatz an Silicium oder Kohlenstoff enthalten. Diese Unreinheiten können in einer unvermeidbaren Unreinheit oder Komponente während der Abscheidung von Ge enthalten sein oder können das Ge bei der Diffusion während der Nach-Abscheidungsverarbeitung „kontaminieren“. Von daher können bei den hier beschriebenen Ausführungsformen, die sich auf eine Germaniumkeimbildungsschicht oder eine Germaniumvorrichtungsschicht oder eine Germaniumkanalstruktur beziehen, eine Germaniumkeimbildungsschicht oder eine Germaniumvorrichtungsschicht oder eine Germaniumkanalstruktur aufweisen, die eine relativ kleine Menge, z.B. einen „Verunreinigungsgrad“, an Nicht-Ge-Atomen oder Atomarten wie zum Beispiel Si enthalten.
  • In 2B wird das Kanalmaterial 204 in Finnen 206 strukturiert. Das Strukturieren kann, wie dargestellt wird, Vertiefungen 208 in dem Substrat 202 bilden.
  • In 2C werden Gräben zwischen den Finnen 206 mit einem flachen Grabenisolationsmaterial gefüllt, das danach poliert und mit Vertiefungen versehen wird, um die Isolationsstrukturen 210 zu bilden. Der Prozess kann außerdem ein Abscheiden von, ein Strukturieren und ein Bilden von Vertiefungen in einer dielektrischen Isolationsbarriere beinhalten. Der Prozess wird fortgesetzt mit dem Abscheiden und Strukturieren von Gate-Oxidmaterial und Gate-Elektrodenmaterial (was ein Schein-Gate-Oxidmaterial und ein Schein-Gate-Elektrodenmaterial oder ein permanentes Gate-Oxid oder eine permanente Gate-Elektrode sein kann) und mit dem Bilden von Gate-Abstandhaltern, um einen Gate-Stapel 212 und die Gate-Abstandhalter 214 zu bilden. Egal ob die permanente Gate-Elektrode in dieser Stufe oder später gebildet wird, handelt es sich hierbei um eine n-leitende Gate-Elektrode.
  • In 2D werden die Finnen 206 an den Orten 218 auf benachbarten Seiten des Gate-Stapels 212 geätzt. Das hinterlässt Kanalgebiete 216 unter dem Gate-Stapel 212.
  • In 2E werden Source- oder Drain-Strukturen gebildet. Bei einer Ausführungsform umfasst das Bilden von Source- oder Drain-Strukturen ein Aufwachsen von epitaktischen Strukturen. Bei einer Ausführungsform weist jede epitaktische Struktur der Source- oder Drain-Strukturen eine erste Halbleiterschicht 220 in einem Kontakt mit dem oberen Finnenabschnitt (oberen Abschnitt von 216) auf. Auf der ersten Halbleiterschicht 220 befindet sich eine zweite Halbleiterschicht 222. Die erste Halbleiterschicht 220 beinhaltet Silicium, Germanium und Phosphor (z.B. als eine Phosphor-dotierte Silicium-Germanium-Schicht, die eine abgestufte Schicht sein kein, wie weiter unten ausführlicher beschrieben wird) und die zweite Halbleiterschicht 222 beinhaltet Silicium und Phosphor (z.B. als eine Phosphor-dotierte Siliciumschicht). Bei einer Ausführungsform ist Phosphor in den Source- oder Drain-Strukturen enthalten entweder während des Abscheidens (z.B. in situ) oder nachfolgend zum Abscheiden (z.B. durch ein Implantieren) oder Beides. Bei einer Ausführungsform sind die Source- oder Drain-Strukturen n-leitende Source- oder Drain-Strukturen. Bei einer Ausführungsform werden Verunreinigungsatome von Arsendotierstoffen anstelle von oder zusätzlich zu den oben beschriebenen Phosphordotierstoffen verwendet.
  • So wie der Begriff Silicium-Germanium in der gesamten Beschreibung verwendet wird, mit Ausnahme von spezifischen Bezeichnungen wie eine dotierte Silicium-Germanium-Schicht oder eine Silicium-Germanium-Kanalstruktur, kann der Begriff Silicium-Germanium verwendet werden, um ein Silicium-Germanium-Material zu beschreiben, das aus sehr wesentlichen Anteilen sowohl von Silicium als auch von Germanium wie zum Beispiel mindestens 5 % von Beiden besteht. Bei einigen Ausführungsformen ist die Menge an Germanium größer als die Menge an Silicium. Bei weiteren Ausführungsformen ist die Menge an Silicium größer als die Menge an Germanium. Es ist jedoch selbstverständlich, dass es sehr schwierig ist, praktisch 100 %-reines Silicium-Germanium (auf das im Allgemeinen als SiGe Bezug genommen wird) zu bilden, und es könnte daher einen sehr geringen Prozentsatz an Unreinheitsdotierstoffen (wie zum Beispiel Bor, Phosphor oder Arsen) enthalten und/oder es könnte einen sehr geringen Prozentsatz an Kohlenstoff enthalten. Diese Unreinheiten können in einer unvermeidbaren Unreinheit oder Komponente während der Abscheidung von SiGe enthalten sein oder können das SiGe bei der Diffusion während der Nach-Abscheidungsverarbeitung „kontaminieren“. Von daher können bei den hier beschriebenen Ausführungsformen, die sich auf eine Silicium-Germanium-Vorrichtungsschicht oder eine Silicium-Germanium-Kanalstruktur beziehen, eine Silicium-Germanium-Vorrichtungsschicht oder eine Silicium-Germanium-Kanalstruktur aufweisen, die eine relativ kleine Menge, z.B. einen „Verunreinigungsgrad“, an Nicht-Ge-Atomen oder andere Atomarten enthalten.
  • In 2F wird ein Isolationsmaterial auf den Source- oder Drain-Strukturen der 2E gebildet. Das Isolationsmaterial wird dann strukturiert und mit Vertiefungen versehen, um die Source- oder Drain-Strukturen freizulegen und um sekundäre Abstandhalter 226 und Gräben 228 zu bilden. Bei einer Ausführungsform wird das Versehen des Isolationsmaterials mit Vertiefungen mithilfe eines Ätzprozesses ausgeführt, der an der zweiten Halbleiterschicht 222 stoppt oder teilweise in diese eindringt, wobei in dem letzten Fall eine strukturierte oder mit Vertiefungen versehene zweite Halbleiterschicht 222' gebildet wird, wie in 2F gezeigt wird.
  • In 2G wird ein Fall dargestellt, in dem das Bilden von Vertiefungen in dem Isolationsmaterial mithilfe eines Ätzprozesses ausgeführt wird, der an der zweiten Halbleiterschicht 222 stoppt (und der keine strukturierte oder mit Vertiefungen versehene zweite Halbleiterschicht 222' bildet), und in dem ein Abscheiden und Strukturieren von Source- oder Drain-Kontaktmaterial ausgeführt wird, um leitfähige Kontakte 230 zu bilden. Es ist selbstverständlich, dass danach, obwohl dies nicht dargestellt wird, eine Back-End-Fertigung an der Struktur der 2G ausgeführt werden kann.
  • Wieder zurück in 2G weist eine integrierte Schaltkreisstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung eine Finne (216 und ein strukturierter Abschnitt des Substrats 202) auf. Die Finne weist einen unteren Finnenabschnitt (Abschnitt von 216 und ein strukturierter Abschnitt des Substrats 202 unter der Oberseite der Isolationsstruktur 210) und einen oberen Finnenabschnitt (Abschnitt von 216 über der Oberseite der Isolationsstruktur 210) auf. Bei einer Ausführungsform besteht der obere Finnenabschnitt im Wesentlichen aus Germanium. Ein Gate-Stapel 212 liegt über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel 212 eine erste Seite aufweist, die entgegengesetzt zu einer zweiten Seite liegt. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der ersten Seite des Gate-Stapels (z.B. auf der linken Seite des Gate-Stapels 212) in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der zweiten Seite des Gate-Stapels (z.B. auf der rechten Seite des Gate-Stapels 212) in die Finne eingebettet ist. Jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur weist eine erste Halbleiterschicht 220 in einem Kontakt mit dem oberen Finnenabschnitt (Abschnitt von 216 über der Oberseite der Isolationsstruktur 210) und eine zweite Halbleiterschicht 222 auf der ersten Halbleiterschicht 220 auf. Die erste Halbleiterschicht enthält Silicium, Germanium und Phosphor und die zweite Halbleiterschicht enthält Silicium und Phosphor.
  • Wieder zurückkommend auf 2G wird bei einer Ausführungsform die erste Halbleiterschicht 220 von einer höheren Germaniumkonzentration in der Nähe des oberen Finnenabschnitts (Abschnitt von 216 über der Oberseite der Isolationsstruktur 210) zu einer niedrigeren Germaniumkonzentration in der Nähe der zweiten Halbleiterschicht 222 abgestuft. Bei einer besonderen solchen Ausführungsform ist die höhere Germaniumkonzentration größer als 60 % in einer atomaren Konzentration (z.B. mehr Ge als in Si0.4Ge0.6) und die niedrigere Germaniumkonzentration ist geringer als 5 % in einer atomaren Konzentration (z.B. weniger Ge als in Si0.95Ge0.05) und, möglicherweise geringer als 1 % in einer atomaren Konzentration (z.B. im Wesentlichen bis zu einem Nur-Silicium-Anteil). Bei einer Ausführungsform weist die erste Halbleiterschicht 220 eine Dicke in dem Bereich von 5 bis 20 Nanometer auf.
  • Bei einer Ausführungsform weist jede epitaktische Struktur der ersten und zweiten Source- oder Drain-Strukturen 220/222 wiederum in 2G eine Phosphor- und/oder Arsenkonzentration in dem Bereich von 1E17 Atome/cm3 bis zu 5E21 Atome/cm3 auf. Bei einer Ausführungsform weisen die ersten und zweiten Source- oder Drain-Strukturen einen Kontaktwiderstand von weniger als ungefähr 3E-9 Ohm/cm2 auf.
  • Bei einem weiteren Aspekt wird nachfolgend zu dem im Zusammenhang mit 2F beschriebenen kontaktöffnenden Ätzprozess eine neue epitaktische Schicht gebildet. Die neue epitaktische Schicht kann auf der Schicht 222 oder auf einer mit Vertiefungen versehenen Schicht 222' gebildet werden, abhängig davon, ob während des kontaktöffnenden Prozesses gegebenenfalls in die Schicht 222 geätzt wurde. Als ein Beispiel wird im Gegensatz zur 2G in 2G' eine Ausführungsform dargestellt, in der nach dem Bilden der sekundären Abstandhalter 226 eine abdeckende Halbleiterschicht gebildet wird. Insbesondere weisen die epitaktischen Strukturen der ersten und zweiten Source- oder Drain-Strukturen jeweils eine abdeckende Halbleiterschicht 225 auf einer zweiten Halbleiterschicht 222 (wie dargestellt) oder in der Vertiefung der Schicht 222' (nicht dargestellt) auf. Die leitfähigen Kontakte 230 befinden sich auf den abdeckenden Halbleiterschichten 225 der ersten und zweitem Source- oder Drain-Strukturen. Es ist selbstverständlich, dass danach, obwohl dies nicht dargestellt wird, eine Back-End-Fertigung an der Struktur der 2G' ausgeführt werden kann.
  • Bei einer Ausführungsform der vorliegenden Offenbarung und wiederum zurückkommend zur 2G' weist eine integrierte Schaltkreisstruktur eine Finne (216 und ein strukturierter Abschnitt des Substrats 202) auf, die einen unteren Finnenabschnitt (Abschnitt von 216 und ein strukturierter Abschnitt von 202 unter der Oberseite der Isolationsstruktur 210) und einen oberen Finnenabschnitt (Abschnitt von 216 über der Oberseite der Isolationsstruktur 210) auf Bei einer Ausführungsform besteht der obere Finnenabschnitt im Wesentlichen aus Germanium. Ein Gate-Stapel 212 liegt über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel 212 eine erste Seite aufweist, die entgegengesetzt zu einer zweiten Seite liegt. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der ersten Seite (z.B. auf der linken Seite des Gate-Stapels 212) in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der zweiten Seite (z.B. auf der rechten Seite des Gate-Stapels 212) in die Finne eingebettet ist. Jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur weist eine erste Halbleiterschicht 220 in einem Kontakt mit dem oberen Finnenabschnitt (Abschnitt von 216 über der Oberseite der Isolationsstruktur 210), eine zweite Halbleiterschicht 222 auf der ersten Halbleiterschicht 220 und eine abdeckende Halbleiterschicht 225 auf der zweiten Halbleiterschicht 222 auf. Die erste Halbleiterschicht 220 enthält Silicium, Germanium und Phosphor und die zweite Halbleiterschicht 222 enthält Silicium und Phosphor. Ein erster leitfähiger Kontakt (linke Seite 230) befindet sich auf der abdeckenden Halbleiterschicht (linke Seite 225) der ersten Source- oder Drain-Struktur. Ein zweiter leitfähiger Kontakt (rechte Seite 230) befindet sich auf der abdeckenden Halbleiterschicht (rechte Seite 225) der zweiten Source- oder Drain-Struktur. Ein erster dielektrischer Abstandhalter (linke Seite 226) befindet sich entlang den Seitenwänden des ersten leitfähigen Kontakts (linke Seite 230). Die abdeckende Halbleiterschicht (linke Seite 225) der ersten Source- oder Drain-Struktur wird von dem ersten dielektrischen Abstandhalter (linke Seite 226) eingeschlossen. Ein zweiter dielektrischer Abstandhalter (rechte Seite 226) befindet sich entlang den Seitenwänden des zweiten leitfähigen Kontakts (rechte Seite 230). Die abdeckende Halbleiterschicht (rechte Seite 225) der zweiten Source- oder Drain-Struktur wird eingeschränkt von dem zweiten dielektrischen Abstandhalter (rechte Seite 226).
  • Wieder zurückkommend auf 2G' wird bei einer Ausführungsform die erste Halbleiterschicht 220 von einer höheren Germaniumkonzentration in der Nähe des oberen Finnenabschnitts (Abschnitt von 216 über der Oberseite der Isolationsstruktur 210) zu einer niedrigeren Germaniumkonzentration in der Nähe der zweiten Halbleiterschicht 222 abgestuft. Bei einer besonderen solchen Ausführungsform ist die höhere Germaniumkonzentration größer als 60 % in einer atomaren Konzentration (z.B. mehr Ge als in Si0.4Ge0.6) und die niedrigere Germaniumkonzentration ist geringer als 5 % in einer atomaren Konzentration (z.B. weniger Ge als in Si0.95Ge0.05) und, möglicherweise geringer als 1 % in einer atomaren Konzentration (z.B. im Wesentlichen bis zu einem Nur-Silicium-Anteil). Bei einer Ausführungsform weist die erste Halbleiterschicht 220 eine Dicke in dem Bereich von 5 bis 20 Nanometer auf.
  • Wieder zurückkommend zu 2G' enthält die abdeckende Halbleiterschicht 225 von jeder epitaktischen Struktur 220/222/225 der ersten und der zweiten Source- oder Drain-Struktur bei einer Ausführungsform Silicium und Phosphor (z.B. als eine Phosphor-dotierte Siliciumschicht). Bei einer Ausführungsform weist jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur 220/222/225 eine Phosphorkonzentration in dem Bereich von 1E19 Atome/cm3 bis zu 5E21 Atome/cm3 auf. Bei einer Ausführungsform weisen die erste und die zweite Source- oder Drain-Struktur einen Kontaktwiderstand von weniger als ungefähr 3E-9 Ohm/cm2 auf.
  • Bei einem weiteren Aspekt zeigt 3A eine Draufsicht auf eine Vielzahl von Gate-Leitungen über einem Paar Halbleiterfinnen gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung.
  • In der 3A wird eine Vielzahl von aktiven Gate-Leitungen 304 über einer Vielzahl von Halbleiterfinnen 300 gebildet. An den Enden der Vielzahl von Halbleiterfinnen 300 befinden sich Schein-Gate-Leitungen 306. Abstände 308 zwischen den Gate-Leitungen 304/306 sind Orte, an denen Grabenkontakte angebracht werden können, um leitfähige Kontakte zu Source- oder Drain-Gebieten wie zum Beispiel den Source- oder Drain-Gebieten 351, 352, 353 und 354 bereitzustellen. Bei einer Ausführungsform wird das Muster der Vielzahl von Gate-Leitungen 304/306 oder das Muster der Vielzahl von Halbleiterfinnen 300 als eine Gitterstruktur beschrieben. Bei einer Ausführungsform enthält das gratförmige Muster die Vielzahl von Gate-Leitungen 304/306 und/oder das Muster der Vielzahl von Halbleiterfinnen 300, die in einer konstanten Schrittweite voneinander beabstandet sind und eine konstante Breite aufweisen, oder beides.
  • 3B zeigt eine Querschnittsansicht, die entlang der Achse a-a' der 3A genommen wurde, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • In der 3B wird eine Vielzahl von aktiven Gate-Leitungen 364 über einer Halbleiterfinne 362 gebildet, die über dem Substrat 360 gebildet ist. An den Enden der Halbleiterfinne 362 befinden sich Schein-Gate-Leitungen 366. Außerhalb der Schein-Gate-Leitungen 366 befindet sich eine dielektrische Schicht 370. Zwischen den aktiven Gate-Leitungen 364 und zwischen den Schein-Gate-Leitungen 366 und den aktiven Gate-Leitungen 364 befindet sich ein Grabenkontaktmaterial 397. Die eingebetteten epitaktischen Strukturen der Source- oder Drain-Strukturen, die eine erste Halbleiterschicht 368 und eine zweite Halbleiterschicht 369 (die z.B. den oben beschriebenen Schichten 220 und 222 entsprechen) aufweisen, befinden sich in der Halbleiterfinne 362 zwischen den aktiven Gate-Leitungen 364 und zwischen den Schein-Gate-Leitungen 366 und den aktiven Gate-Leitungen 364. Die Source- oder Drain-Strukturen können wie jene sein, die in Zusammenhang mit den Source- oder Drain-Strukturen der 2G beschrieben werden. Alternativ können die Source- oder Drain-Strukturen verwendet werden, wie sie in Zusammenhang mit der 2G' beschrieben werden.
  • Die aktiven Gate-Leitungen 364 weisen eine dielektrische Gate-Struktur 398/399, einen Arbeitsfunktions-Gate-Elektrodenabschnitt 374 und einen Füller-Gate-Elektrodenabschnitt 376 und eine dielektrische Deckschicht 378 auf. Dielektrische Abstandhalter 380 säumen die Seitenwände der aktiven Gate-Leitungen 364 und der Schein-Gate-Leitungen 366.
  • Bei einem weiteren Aspekt werden Grabenkontaktstrukturen z.B. für Source- oder Drain-Gebiete beschrieben. Bei einem Beispiel zeigt 4 eine Querschnittsansicht einer integrierten Schaltkreisstruktur, die Grabenkontakte für eine NMOS-Vorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • In der 4 weist eine integrierte Schaltkreisstruktur 450 eine Finne 452 wie zum Beispiel eine Silicium-Germanium-Finne auf. Über der Finne 452 befindet sich eine dielektrische Gate-Schicht 454. Über der dielektrischen Gate-Schicht 454 befindet sich eine Gate-Elektrode 456. Bei einer Ausführungsform weist die Gate-Elektrode 456 eine gleichförmige leitfähige Schicht 458 und einer leitfähigen Füllung 460 auf. Bei einer Ausführungsform befindet sich über der Gate-Elektrode 456 und über der dielektrischen Gate-Schicht 454 eine dielektrische Abdeckung 462. Die Gate-Elektrode weist eine erste Seite 456A und eine zweite Seite 456B entgegengesetzt zur ersten Seite 456A auf. Entlang der Seitenwände der Gate-Elektrode 456 befinden sich dielektrische Abstandhalter. Bei einer Ausführungsform befindet sich die dielektrische Gate-Schicht 454 außerdem zwischen einem Ersten der dielektrischen Abstandhalter 463 und der ersten Seite 456A der Gate-Elektrode 456 und zwischen einem Zweiten der dielektrischen Abstandhalter 463 und der zweiten Seite 456A der Gate-Elektrode 456, wie dargestellt wird. Obwohl dies nicht dargestellt wird, befindet sich bei einer Ausführungsform eine dünne Oxidschicht wie zum Beispiel eine thermische oder chemische Siliciumoxid- oder Siliciumdioxidschicht zwischen der Finne 452 und der dielektrischen Gate-Schicht 454.
  • Ein erstes 495 und ein zweites 497 Halbleiter-Source- oder -Drain-Gebiet befinden sich in der Nähe der ersten 456A bzw. der zweiten 456B Seite der Gate-Elektrode 456. Bei einer Ausführungsform weisen das erste 495 und das zweite 497 Halbleiter-Source- oder -Drain-Gebiet eingebettete epitaktische Strukturen auf, die eine erste Halbleiterschicht 464 bzw. 466 (die z.B. der oben beschriebenen Schicht 220 entspricht) und eine zweite Halbleiterschicht 465 bzw. 467 (die z.B. der oben beschriebenen Schicht 222 entspricht) aufweisen, die in die Finne 452 eingebettet sind. Die Source- oder Drain-Strukturen 495 und 497 können wie jene sein, die in Zusammenhang mit den Source- oder Drain-Strukturen der 2G beschrieben werden. Alternativ können die Source- oder Drain-Strukturen verwendet werden, wie sie in Zusammenhang mit der 2G' beschrieben werden.
  • Über dem ersten 495 und dem zweiten 497 Halbleiter-Source- oder-Drain-Gebiet befinden sich erste 468 und zweite 470 Grabenkontaktstrukturen in der Nähe der ersten 456A bzw. der zweiten 456B Seite der Gate-Elektrode 456. Sowohl die erste 468 und als auch die zweite 470 Grabenkontaktstruktur weisen eine U-förmige Metallschicht 472 und eine T-förmige Metallschicht 474 auf, die sich auf und über der Gesamtheit der U-förmigen Metallschicht 472 befindet. Bei einer Ausführungsform unterscheiden sich die U-förmige Metallschicht 472 und die T-förmige Metallschicht 474 in ihrer Zusammensetzung. Bei einer dieser Ausführungsformen enthält die U-förmige Metallschicht 472 Titan und die T-förmige Metallschicht 474 enthält Kobalt. Bei einer Ausführungsform weisen sowohl die erste 468 und als auch die zweite 470 Grabenkontaktstrukturen außerdem eine dritte Metallschicht 476 auf der T-förmigen Schicht 474 auf. Bei einer dieser Ausführungsformen weisen die dritte Metallschicht 476 und die U-förmige Metallschicht 472 eine gleiche Zusammensetzung auf. Bei einer besonderen Ausführungsform enthalten die dritte Metallschicht 476 und die U-förmige Metallschicht 472 Titan und die T-förmige Metallschicht 474 enthält Kobalt.
  • Eine erste Grabenkontaktdurchkontaktierung 478 ist mit dem ersten Grabenkontakt 468 elektrisch verbunden. Bei einer besonderen Ausführungsform befindet sich die erste Grabenkontaktdurchkontaktierung 478 auf der dritten Metallschicht 476 des ersten Grabenkontakts 468 und ist mit dieser verbunden. Die erste Grabenkontaktdurchkontaktierung 478 befindet sich außerdem über und in einem Kontakt mit einem Abschnitt von einem der dielektrischen Abstandhalter 463 und über und in einem Kontakt mit einem Abschnitt der dielektrischen Abdeckung 462. Eine zweite Grabenkontaktdurchkontaktierung 480 ist mit dem zweiten Grabenkontakt 470 elektrisch verbunden. Bei einer besonderen Ausführungsform befindet sich die zweite Grabenkontaktdurchkontaktierung 480 auf der dritten Metallschicht 476 des zweiten Grabenkontakts 470 und ist mit dieser verbunden. Die zweite Grabenkontaktdurchkontaktierung 480 befindet sich außerdem über und in einem Kontakt mit einem Abschnitt von einem Anderen der dielektrischen Abstandhalter 463 und über und in einem Kontakt mit einem anderen Abschnitt der dielektrischen Abdeckung 462.
  • Bei einer Ausführungsform befindet sich direkt zwischen der ersten 468 und der zweiten 470 Grabenkontaktstruktur und dem ersten 495 bzw. dem zweiten 497 Halbleiter-Source- oder -Drain-Gebiet eine Metallsilicidschicht 482. Bei einer Ausführungsform enthält die Metallsilicidschicht 482 Titan und Silicium. Bei einer besonderen solchen Ausführungsform sind das erste 495 und das zweite 497 Halbleiter-Source- oder -Drain-Gebiet ein erstes und ein zweites n-leitendes Halbleiter-Source- oder -Drain-Gebiet. Bei einer Ausführungsform enthält die Metallsilicidschicht 482 außerdem Phosphor oder Arsen oder sowohl Phosphor als auch Arsen.
  • Eine oder mehrere der hier beschriebenen Ausführungsformen beziehen sich auf die Verwendung einer chemische Gasphasenabscheidung von Metallen für umhüllende Halbleiterkontakte. Die Ausführungsformen können anwendbar sein auf, oder eine oder mehrere enthalten von einer Gasphasenabscheidung (Chemical Vapor Deposition, CVD), einer plasmaunterstützten chemischen Gasphasenabscheidung (Plasma Enhanced Chemical Vapor Deposition, PECVD), einer Atomlagenabscheidung (Atomic Layer Deposition, ALD), einer Herstellung von leitfähigen Kontakten oder von Dünnschichten. Besondere Ausführungsformen können die Herstellung einer Titanschicht oder ähnlichen Metallschicht aufweisen, indem eine chemische Gasphasenabscheidung mit einer niedrigen Temperatur (z.B. weniger als 500 Grad Celsius oder in dem Bereich von 400 bis 500 Grad Celsius) eines Kontaktmetalls verwendet wird, um einen gleichförmigen Source- oder Drain-Kontakt bereitzustellen. Eine Umsetzung eines solchen gleichförmigen Source- oder Drain-Kontakts kann eine komplementäre Metalloxidhalbleiterleistungsfähigkeit (Complementary Metal Oxide Semiconductor performance, CMOS-Leistungsfähigkeit) eines dreidimensionalen (3D) Transistors verbessern.
  • In diesem Zusammenhang können die Metall-Halbleiter-Kontaktschichten mithilfe einer Kathodenzerstäubung abgeschieden werden. Eine Kathodenzerstäubung ist ein Sichtlinienprozess und muss nicht unbedingt für eine 3D-Transistorherstellung geeignet sein. Die bekannten Kathodenzerstäubungslösungen weisen mangelhafte oder unvollständige Metall-Halbleiter-Übergange auf Vorrichtungskontaktoberflächen mit einem Einfallswinkel der Abscheidung auf Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird ein chemischer Gasphasenabscheidungsprozess mit einer niedrigen Temperatur für eine Herstellung eines Kontaktmetalls umgesetzt, um eine Gleichförmigkeit in drei Dimensionen bereitzustellen und die Kontaktfläche des Metall-Halbleiter-Übergangs zu maximieren. Die daraus resultierende größere Kontaktfläche kann den Widerstand des Übergangs verringern. Einige Ausführungsformen können Abscheidungen auf Halbleiter Oberflächen umfassen, die eine nichtebene Topografie aufweisen, wobei sich die Topografie eines Bereichs auf die Oberflächenformen und die Bestandteile selbst bezieht, und wobei eine nichtebene Topografie Oberflächenformen und Bestandteile oder Abschnitte von Oberflächenformen und Bestandteilen umfasst, die nichteben sind, d.h. Oberflächenformen und Bestandteile, die nicht vollständig eben sind. Bei einer Ausführungsform erfolgt die Abscheidung auf eine Halbleiteroberfläche einer Source- oder Drain-Struktur, die einen relativ hohen Germaniumgehalt aufweist.
  • Die hier beschriebenen Ausführungsformen können eine Herstellung von umhüllenden Kontaktstrukturen aufweisen. Bei einer solchen Ausführungsform wird die Nutzung eines reinen Metalls beschrieben, das auf die Transistor-Source-Drain-Kontakte mithilfe einer chemischen Gasphasenabscheidung, einer plasmaunterstützten chemische Gasphasenabscheidung, einer Atomlagenabscheidung oder einer plasmaunterstützten Atomlagenabscheidung gleichförmig abgeschieden wird. Diese gleichförmige Abscheidung kann verwendet werden, um den verfügbaren Bereich des Metall-Halbleiter-Kontakts zu vergrößern und den Widerstand zu verringern, wodurch die Leistungsfähigkeit der Transistorvorrichtung verbessert wird. Bei einer Ausführungsform führt die relativ niedrige Temperatur der Abscheidung zu einem minimierten Widerstand des Übergangs pro Einheitsfläche.
  • Es ist selbstverständlich, dass eine Vielfalt von integrierten Schaltkreisstrukturen mithilfe eines Integrationsschemas hergestellt werden kann, das einen hier beschriebenen Metallschichtabscheidungsprozess beinhaltet. Gemäß einer Ausführungsform der vorliegenden Offenbarung weist ein Verfahren zum Herstellen einer integrierten Schaltkreisstruktur ein Bereitstellen eines Substrats in einer chemischen Gasphasenabscheidungskammer (CVD-Kammer) auf, die eine HF-Quelle aufweist, wobei das Substrat einen Bestandteil darauf aufweist. Das Verfahren weist auch ein Reagieren von Titantetrachlorid (TiCl4) und Wasserstoff (H2) auf, um eine Titanschicht (Ti-Schicht) auf dem Bestandteil des Substrats zu bilden. Bei einer Ausführungsform weist die Titanschicht eine gesamte atomare Zusammensetzung auf, die 98 % oder mehr Titan und 0,5 bis 2 % Chlor enthält. Bei alternativen Ausführungsformen wird ein ähnlicher Prozess verwendet, um eine hochreine Materialschicht aus Zirkonium (Zr), Hafnium (Hf), Tantal (Ta), Niob (Nb) oder Vanadium (V) herzustellen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung ist der Bestandteil des Substrats ein Source- oder Drain-Kontaktgraben, in dem eine Halbleiter-Source- oder -Drain-Struktur freiliegt. Die Titanschicht (oder die andere hochreine Metallschicht) ist eine Kontaktschicht für die Halbleiter-Source- oder -Drain-Struktur. Beispielhafte Ausführungsformen einer solchen Umsetzung werden weiter unten in Zusammenhang mit 5 beschrieben.
  • 5 zeigt eine Querschnittsansicht einer integrierten Schaltkreisstruktur, die einen leitfähigen Kontakt auf einem erhöhten Source- oder Drain-Gebiet gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • In der 5 weist eine Halbleiterstruktur 550 eine Gate-Struktur 552 wie zum Beispiel ein Substrat 554 auf. Die Gate-Struktur 552 weist eine dielektrische Gate-Schicht 552A, eine Arbeitsfunktionsschicht 552B und eine Gate-Füllung 552C auf. Die Source- und Drain-Gebiete 558 liegen auf entgegengesetzten Seiten der Gate-Struktur 552. Die Source- oder Drain-Kontakte 562 sind mit den Source- oder Drain-Gebieten 558 elektrisch verbunden und sie sind von der Gate-Struktur 552 durch eine oder beide schichtübergreifende dielektrische Schichten 564 oder durch dielektrische Gate-Abstandhalter 566 beabstandet. Die Source- und Drain-Gebiete 558 enthalten jeweils epitaktische Strukturen, die in Form von ausgeätzten Gebieten der Struktur 554 gebildet werden. Bei einer Ausführungsform weist jede der epitaktischen Strukturen eine erste Halbleiterschicht 558A (die z.B. der weiter oben beschriebenen Schicht 220 entspricht) und eine zweite Halbleiterschicht 558B (die z.B. der weiter oben beschriebenen Schicht 222 entspricht) auf. Die Source- oder Drain-Strukturen 558 können wie jene sein, die in Zusammenhang mit den Source- oder Drain-Strukturen der 2G beschrieben werden. Alternativ können die Source- oder Drain-Strukturen verwendet werden, wie sie in Zusammenhang mit der 2G' beschrieben werden.
  • Bei einer Ausführungsform weisen die Source- oder Drain-Kontakte 562 eine hochreine Metallschicht 562A, wie sie weiter oben beschrieben wird, und ein leitfähiges Grabenfüllmaterial 562B auf. Bei einer Ausführungsform weist die hochreine Metallschicht 562A eine gesamte atomare Zusammensetzung auf, die 98 % oder mehr Titan enthält. Bei einer solchen Ausführungsform enthält die gesamte atomare Zusammensetzung der hochreinen Metallschicht außerdem 0,5 bis 2 % Chlor. Bei einer Ausführungsform weist die hochreine Metallschicht 562A eine Dickevariation von 30% oder weniger auf. Bei einer Ausführungsform setzt sich das leitfähige Grabenfüllmaterial 562B aus einem leitfähigen Material wie zum Beispiel, ohne darauf beschränkt zu sein, Cu, Al, W, Co oder Legierungen davon zusammen.
  • Bei einem weiteren Aspekt werden Strukturen und Prozesse mit Kontakten über dem aktiven Gate (Contact Over Active Gate structures and processes, COAG-Strukturen und -prozesse) beschrieben. Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung beziehen sich auf Halbleiterstrukturen oder Halbleitervorrichtungen, die eine oder mehrere Gate-Kontaktstrukturen (z.B. Gate-Kontaktdurchkontaktierungen) aufweisen, die über aktiven Abschnitten von Gate-Elektroden der Halbleiterstrukturen oder Halbleitervorrichtungen angeordnet sind. Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung beziehen sich auf Verfahren zum Herstellen von Halbleiterstrukturen oder Halbleitervorrichtungen, die eine oder mehrere Gate-Kontaktstrukturen aufweisen, die über aktiven Abschnitten von Gate-Elektroden der Halbleiterstrukturen oder Halbleitervorrichtungen gebildet werden. Die hier beschriebenen Ansätze können verwendet werden, um eine Standardzellenfläche zu verringern, indem eine Gate-Kontaktbildung über aktiven Gate-Gebieten ermöglicht wird. Bei einer oder mehreren Ausführungsformen sind die Gate-Kontaktstrukturen, die hergestellt werden, um einen Kontakt mit den Gate-Elektroden herzustellen, selbstausrichtende Durchkontaktierungsstrukturen.
  • Bei einer Ausführungsform ist eine integrierte Schaltkreisstruktur, eine Halbleiterstruktur oder eine Halbleitervorrichtung eine nichtebene Vorrichtung wie zum Beispiel, ohne darauf beschränkt zu sein, ein FinFET oder eine Trigate-Vorrichtung. Bei einer solchen Ausführungsform wird ein entsprechendes Halbleiterkanalgebiet zusammengesetzt oder in einem dreidimensionalen Körper gebildet. Bei einer solchen Ausführungsform umgeben Gate-Elektrodenstapel der Gate-Leitungen mindestens die Oberseite und ein Paar Seitenwände des dreidimensionalen Körpers. Bei einer weiteren Ausführungsform wird mindestens das Kanalgebiet so gefertigt, dass es ein diskreter dreidimensionaler Körper ist, wie zum Beispiel in einer Vorrichtung mit allseits umgebendem Gate (Gate-all-around device) ist. Bei einer solchen Ausführungsform wird das Kanalgebiet vollständig von jedem Gate-Elektrodenstapel einer Vielzahl von Gate-Leitungen umgeben.
  • Eine oder mehrere Ausführungsformen beziehen sich allgemeiner auf Ansätze für einen, und Strukturen gebildet aus einem Kontaktsteg einer Gate-Kontaktdurchkontaktierung direkt auf einem aktiven Transistor-Gate. Diese Ansätze können die Notwendigkeit für eine Verlängerung einer Gate-Leitung oder eine Isolation zu Kontaktzwecken eliminieren. Diese Ansätze können auch die Notwendigkeit für eine separate Gate-Kontaktschicht (Gate Contact layer, GCN-Schicht) zum Leiten von Signalen von einer Gate-Leitung oder einer Gate-Struktur eliminieren. Bei einer Ausführungsform wird das Eliminieren der obigen Bestandteile erreicht, indem Vertiefungen in den Kontaktmetallen in einem Grabenkontakt (Trench Contact, TCN) gebildet werden und ein zusätzliches dielektrisches Material in dem Prozessablauf (z.B. TIILA) eingefügt wird. Das zusätzliche dielektrische Material wird als eine dielektrische Deckschicht des Grabenkontakts mit Ätzeigenschaften eingebunden, die verschieden sind von jenen der Deckschicht des dielektrischen Gate-Materials, das bereits für die Grabenkontaktausrichtung in einem Verarbeitungsschema eines Gate-ausgerichteten Kontaktprozesses (Gate Aligned contact Process, GAP) (z.B. GIILA) verwendet wurde.
  • Bei einer Ausführungsform beinhaltet das Bereitstellen einer integrierten Schaltkreisstruktur ein Bilden eines Kontaktmusters, das im Wesentlichen perfekt auf ein vorhandenes Gate-Muster ausgerichtet wird, während die Verwendung einer lithografischen Operation mit einem äußerst begrenzten Registrierungsbudget eliminiert wird. Bei einer solchen Ausführungsform ermöglicht dieser Ansatz die Verwendung eines vom Wesen her hoch selektiven Nassätzens (z.B. im Vergleich zum Trockenätzen oder zum Plasmaätzen), um die Kontaktöffnungen zu erzeugen. Bei einer Ausführungsform wird ein Kontaktmuster gebildet, indem ein vorhandenes Gate-Muster in Kombination mit einer lithografischen Kontaktsteckeroperation verwendet wird. Bei einer solchen Ausführungsform ermöglicht der Ansatz das Eliminieren der Notwendigkeit für eine andernfalls kritische lithografische Operation zum Erzeugen eines Kontaktmusters, wie es bei anderen Ansätzen verwendet wird. Bei einer Ausführungsform wird ein Grabenkontaktgitter nicht getrennt strukturiert, sondern wird stattdessen zwischen Poly-(Gate-)Leitungen gebildet. Bei einer solchen Ausführungsform wird ein Grabenkontaktgitter nachfolgend zu einer Gate-Gratstrukturierung aber vor den Gate-Gratschnitten gebildet.
  • Die Gate-Stapelstrukturen können mithilfe eines Ersatz-Gate-Prozesses hergestellt werden. Bei einem solchen Schema kann ein Schein-Gate-Material wie zum Beispiel Polysilicium oder ein Stützmaterial aus Siliciumnitrid entfernt werden und durch ein permanentes Gate-Elektrodenmaterial ersetzt werden. Bei einer solchen Ausführungsform wird eine permanente dielektrische Gate-Schicht auch in diesem Prozess gebildet, im Gegensatz zu einer Durchführung in einer früheren Verarbeitung. Bei einer Ausführungsform können die Schein-Gates mithilfe eines Trockenätz- oder eines Nassätzprozesses entfernt werden. Bei einer Ausführungsform bestehen die Schein-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mithilfe eines Trockenätzprozesses entfernt, der SF6 enthält. Bei einer weiteren Ausführungsform bestehen die Schein-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mithilfe eines Nassätzprozesses entfernt, der wässriges NH4OH oder Tetramethylammoniumhydroxid enthält. Bei einer Ausführungsform bestehen die Schein-Gates aus Siliciumnitrid und werden mithilfe eines Nassätzprozesses entfernt, der wässrige Phosphorsäure enthält.
  • Bei einer Ausführungsform beabsichtigen einer oder mehrere der hier beschriebenen Ansätze im Wesentlichen einen Schein- und Ersatz-Gate-Prozess in Kombination mit einem Schein- und Ersatzkontaktprozess, um zu einer integrierten Schaltkreisstruktur zu gelangen. Bei einer solchen Ausführungsform wird der Ersatzkontaktprozess nach dem Ersatz-Gate-Prozess ausgeführt, um ein Hochtemperaturtempern von mindestens einem Teil des permanenten Gate-Stapels zu erlauben. Bei einer spezifischen solchen Ausführungsform wird ein Tempern von mindestens einem Teil der permanenten Gate-Strukturen z.B. nach dem Bilden einer dielektrischen Gate-Schicht bei einer Temperatur ausgeführt, die höher als ungefähr 600 Grad Celsius ist. Das Tempern wird vor dem Bilden der permanenten Kontakte ausgeführt.
  • Es ist selbstverständlich, dass unterschiedliche strukturelle Beziehungen zwischen einer isolierenden Gate-Deckschicht und einer isolierenden Grabenkontaktdeckschicht hergestellt werden können. Als Beispiele zeigen die 6A und 6B Querschnittsansichten von verschiedenartigen integrierten Schaltkreisstrukturen, die jeweils Grabenkontakte einschließlich einer überlagernden isolierenden Deckschicht und Gate-Stapel einschließlich einer überlagernden isolierenden Deckschicht, gemäß einer Ausführungsform der vorliegenden Offenbarung aufweisen.
  • In den 6A und 6B weisen integrierte Schaltkreisstrukturen 600A bzw. 600B eine Finne 602 wie zum Beispiel eine Silicium-Germanium-Finne auf. Obwohl die Finne 602 in einer Querschnittsansicht gezeigt wird, ist es selbstverständlich, dass sie eine Oberseite 602A und Seitenwände (die sich in die, und aus der Seite der gezeigten Perspektive erstrecken) aufweist. Eine erste 604 und eine zweite 606 dielektrische Gate-Schicht befinden sich über der Oberseite 602A der Finne 602 und seitlich von den Seitenwänden der Finne 602. Eine erste 608 und eine zweite 610 Gate-Elektrode befinden sich über der ersten 604 bzw. der zweiten 606 dielektrische Gate-Schicht und über der Oberseite 602A der Finne 602 und seitlich von den Seitenwänden der Finne 602. Die erste 608 und die zweite 610 Gate-Elektrode weisen jeweils eine gleichförmige leitfähige Schicht 609A wie zum Beispiel eine Arbeitsfunktionseinstellschicht und ein leitfähiges Füllmaterial 609B über der gleichförmigen leitfähigen Schicht 609A auf. Sowohl die erste 608 als auch die zweite 610 Gate-Elektrode weisen eine erste Seite 612 und eine zweite Seite 614 entgegengesetzt zur ersten Seite 612 auf. Sowohl die erste 608 als auch die zweite 610 Gate-Elektrode weisen eine isolierende Abdeckung 616 auf, die eine Oberseite 618 aufweist.
  • Ein erster dielektrischer Abstandhalter 620 befindet sich in der Nähe der ersten Seite 612 der ersten Gate-Elektrode 608. Ein zweiter dielektrischer Abstandhalter 622 befindet sich in der Nähe der zweiten Seite 614 der zweiten Gate-Elektrode 610. In der Nähe des ersten 620 und des zweiten 622 dielektrischen Abstandhalters befindet sich ein Halbleiter-Source- oder Drain-Gebiet 624. In der Nähe des ersten 620 und des zweiten 622 dielektrischen Abstandhalters befindet sich über dem Halbleiter-Source- oder Drain-Gebiet 624 eine Grabenkontaktstruktur 626. Bei einer Ausführungsform weist das Halbleiter-Source- oder Drain-Gebiet 624 eine Struktur auf, wie sie zum Beispiel weiter oben im Zusammenhang mit den 2G, 2G' und anderen hier beschriebenen Ausführungsformen beschrieben wird.
  • Die Grabenkontaktstruktur 626 umfasst eine isolierende Abdeckung 628 auf einer leitfähigen Struktur 630. Die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 weist eine Oberseite 629 auf, die im Wesentlichen komplanar mit den Oberseiten 618 der isolierenden Abdeckungen 616 der ersten 608 und der zweiten 610 Gate-Elektroden ist. Bei einer Ausführungsform erstreckt sich die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 seitlich in Vertiefungen 632 in dem ersten 620 und dem zweiten 622 dielektrischen Abstandhalter. Bei einer solchen Ausführungsform ragt die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 über die leitfähige Struktur 630 der Grabenkontaktstruktur 626 hinaus. Bei weiteren Ausführungsformen erstreckt sich die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 nicht seitlich in die Vertiefungen 632 in dem ersten 620 und dem zweiten 622 dielektrischen Abstandhalter und ragt somit nicht über die leitfähige Struktur 630 der Grabenkontaktstruktur 626 hinaus.
  • Es ist selbstverständlich, dass die leitfähige Struktur 630 der Grabenkontaktstruktur 626 nicht rechteckig sein muss, wie sie in den 6A und 6B dargestellt wird. Zum Beispiel kann die leitfähige Struktur 630 der Grabenkontaktstruktur 626 eine Querschnittsstruktur aufweisen, die ähnlich oder gleich ist wie die für die leitfähige Struktur 630A gezeigte Geometrie, die in der Projektion der 6A dargestellt wird.
  • Bei einer Ausführungsform weist die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 eine Zusammensetzung auf, die verschieden von der Zusammensetzung der isolierenden Abdeckungen 616 der ersten 608 und der zweiten 610 Gate-Elektroden ist. Bei einer solchen Ausführungsform enthält die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 ein Carbidmaterial wie zum Beispiel ein Siliciumcarbidmaterial. Die isolierenden Abdeckungen 616 der ersten 608 und der zweiten 610 Gate-Elektrode enthalten ein Nitridmaterial wie zum Beispiel ein Siliciumnitridmaterial.
  • Bei einer Ausführungsform weisen die isolierenden Abdeckungen 616 sowohl der ersten 608 als auch der zweiten 610 Gate-Elektrode eine Unterseite 617A unter einer Unterseite 628A der isolierenden Abdeckung 628 der Grabenkontaktstruktur 626 auf, wie in 6A dargestellt wird. Bei einer weiteren Ausführungsform weisen die isolierenden Abdeckungen 616 sowohl der ersten 608 als auch der zweiten 610 Gate-Elektrode eine Unterseite 617B auf, die im Wesentlichen komplanar zu einer Unterseite 628B der isolierenden Abdeckung 628 der Grabenkontaktstruktur 626 ist, wie in 6B dargestellt wird. Obwohl dies nicht dargestellt wird, weisen bei einer weiteren Ausführungsform die isolierenden Abdeckungen 616 sowohl der ersten 608 als auch der zweiten 610 Gate-Elektrode eine Unterseite über einer Unterseite der isolierenden Abdeckung 628 einer Grabenkontaktstruktur 626 auf.
  • Bei einer Ausführungsform weist die leitfähige Struktur 630 der Grabenkontaktstruktur 626 eine U-förmige Metallschicht 634, eine T-förmige Metallschicht 636, die auf und über der Gesamtheit der U-förmigen Metallschicht 634 liegt, und eine dritte Metallschicht 638 auf der T-förmigen Metallschicht 636 auf. Die isolierende Abdeckung 628 der Grabenkontaktstruktur 626 befindet sich auf der dritten Metallschicht 638. Bei einer solchen Ausführungsform enthalten die dritte Metallschicht 638 und die U-förmige Metallschicht 634 Titan und die T-förmige Metallschicht 636 enthält Kobalt. Bei einer besonderen solchen Ausführungsform enthält die T-förmige Metallschicht 636 außerdem Kohlenstoff.
  • Bei einer Ausführungsform befindet sich direkt zwischen der leitfähigen Struktur 630 der Grabenkontaktstruktur 626 und dem Halbleiter-Source- oder -Drain-Gebiet 624 eine Metallsilicidschicht 640. Bei einer solchen Ausführungsform enthält die Metallsilicidschicht 640 Titan und Silicium. Bei einer besonderen solchen Ausführungsform ist das Halbleiter-Source- oder -Drain-Gebiet 624 ein n-leitendes Halbleiter-Source- oder -Drain-Gebiet.
  • Wie in der gesamten vorliegenden Anmeldung beschrieben wird, kann ein Substrat aus einem Halbleitermaterial bestehen, das einen Herstellungsprozesses überstehen kann und indem eine Ladung migrieren kann. Bei einer Ausführungsform wird hier ein Substrat beschrieben, das ein Vollsubstrat ist, das aus einer kristallinen Silicium-, einer Silicium-Germanium- oder einer Germanium-Schicht besteht, die mit einem Ladungsträger wie zum Beispiel, ohne darauf beschränkt zu sein, Phosphor, Arsen, Bor oder einer Kombination davon dotiert ist, um ein aktives Gebiet zu bilden. Bei einer Ausführungsform ist die Konzentration von Siliciumatomen in einem solchen Vollsubstrat größer als 97 %. Bei einer weiteren Ausführungsform besteht das Vollsubstrat aus einer epitaktischen Schicht, die oben auf ein anderes kristallines Substrat aufgewachsen wird, z.B. eine epitaktische Siliciumschicht, die oben auf ein Bor-dotiertes monokristallines Silicium-Vollsubstrat aufgewachsen wird. Ein Vollsubstrat kann alternativ aus einem Material aus der III.-V. Hauptgruppe bestehen. Bei einer Ausführungsform besteht ein Vollsubstrat aus einem Material aus der III.-V. Hauptgruppe wie zum Beispiel, ohne darauf beschränkt zu sein, Galliumnitrid, Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, Indium-Gallium-Arsenid, Aluminium-Gallium-Arsenid, Indium-Gallium-Phosphid oder einer Kombination davon. Bei einer Ausführungsform besteht ein Vollsubstrat aus einem Material aus der III.-V. Hauptgruppe und die Verunreinigungsatome des Ladungsträgerdotierstoffs sind Materialien wie zum Beispiel, ohne darauf beschränkt zu sein, Kohlenstoff, Silicium, Germanium, Sauerstoff, Schwefel, Selen oder Tellur.
  • Wie in der gesamten vorliegenden Anmeldung beschrieben wird, können Isolationsgebiete wie zum Beispiel flache Grabenisolationsgebiete oder Teilfinnenisolationsgebiete aus einem Material bestehen, das geeignet ist, um Abschnitte einer permanenten Gate-Struktur von einem darunterliegenden Vollsubstrat endgültig elektrisch zu isolieren oder zu der Isolation beizutragen oder um aktive Gebiete wie zum Beispiel aktive Finnengebiete zu isolieren, die in dem darunterliegenden Vollsubstrat gebildet sind. Bei einer Ausführungsform besteht zum Beispiel ein Isolationsgebiet aus einer oder mehreren Schichten eines dielektrischen Materials wie zum Beispiel, ohne darauf beschränkt zu sein, Siliciumdioxid, Siliciumoxynitrid, Siliziumnitrid, Kohlenstoffdotiertes Siliciumnitrid oder einer Kombination davon.
  • Wie in der gesamten vorliegenden Anmeldung beschrieben wird, können die Gate-Leitungen oder die Gate-Strukturen aus einem Gate-Elektrodenstapel bestehen, der eine dielektrische Gate-Schicht und eine Gate-Elektrodenschicht enthält. Bei einer Ausführungsform besteht die Gate-Elektrode des Gate-Elektrodenstapels aus einem metallischen Gate und die dielektrische Gate-Schicht besteht aus einem Material mit hoher Dielektrizitätskonstante. Bei einer Ausführungsform besteht die dielektrische Gate-Schicht zum Beispiel aus einem Material wie zum Beispiel, ohne darauf beschränkt zu sein, Hafniumoxid, Hafniumoxynitrid, Hafniumsilicat, Lanthanoxid, Zirconiumoxid, Zirconiumsilicat, Tantaloxid, Barium-Strontium-Titanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid, Blei-Zink-Niobat oder einer Kombination davon. Außerdem kann ein Abschnitt einer dielektrischen Gate-Schicht eine Schicht aus einem systemeigenen Oxid enthalten, das aus den obersten Schichten des Halbleitersubstrats gebildet wird. Bei einer Ausführungsform besteht die dielektrische Gate-Schicht aus einem oberen Abschnitt mit hoher Dielektrizitätskonstante und einem unteren Abschnitt aus einem Oxid eines Halbleitermaterials. Bei einer Ausführungsform besteht die dielektrische Gate-Schicht aus einem oberen Abschnitt aus Hafniumoxid und einem unteren Abschnitt aus Siliciumdioxid oder Siliciumoxynitrid. Bei einigen Umsetzungen ist ein Abschnitt der dielektrischen Gate-Schicht eine U-förmige Struktur, die einen unteren Abschnitt, der im Wesentlichen parallel zur Oberfläche des Substrats ist, und zwei Seitenwandabschnitte aufweist, die im Wesentlichen senkrecht zur Oberfläche des Substrats stehen.
  • Bei einer Ausführungsform besteht die Gate-Elektrode aus einer Metallschicht wie zum Beispiel, ohne darauf beschränkt zu sein, Metallnitriden, Metallcarbiden, Metallsiliciden, Metallaluminiden, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitfähigen Metalloxiden. Bei einer spezifischen Ausführungsform besteht die Gate-Elektrode aus einem Füllmaterial einer Nicht-Arbeitsfunktionseinstellung, das über der Metallarbeitsfunktionseinstellschicht gebildet ist. Die Gate-Elektrodenschicht besteht aus einem p-leitenden Arbeitsfunktionsmetall oder einem n-leitenden Arbeitsfunktionsmetall, abhängig davon, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll. Bei diesen Umsetzungen kann die Gate-Elektrodenschicht aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Arbeitsfunktionsmetallschichten sind und wobei mindestens eine Metallschicht eine leitfähige Füllschicht ist. Bei einem PMOS-Transistor gehören zu den Metallen, die für die Gate-Elektrode verwendet werden können, ohne darauf beschränkt zu sein, Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z.B. Rutheniumoxid. Eine p-leitende Metallschicht ermöglicht die Bildung einer PMOS-Gate-Elektrode mit einer Arbeitsfunktion, die zwischen ungefähr 4,9 eV und ungefähr 5,2 eV liegt. Bei einem NMOS-Transistor gehören zu den Metallen, die für die Gate-Elektrode verwendet werden können, ohne darauf beschränkt zu sein, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle wie zum Beispiel Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid. Eine n-leitende Metallschicht ermöglicht die Bildung einer NMOS-Gate-Elektrode mit einer Arbeitsfunktion, die zwischen ungefähr 3,9 eV und ungefähr 4,2 eV liegt. Bei einigen Umsetzungen kann die Gate-Elektrode aus einer U-förmige Struktur bestehen, die einen unteren Abschnitt, der im Wesentlichen parallel zur Oberfläche des Substrats ist, und zwei Seitenwandabschnitte aufweist, die im Wesentlichen senkrecht zur Oberfläche des Substrats stehen. Bei weiteren Umsetzungen kann mindestens eine der Metallschichten, welche die Gate-Elektrode bilden, einfach eine ebene Schicht sein, die im Wesentlichen parallel zur Oberfläche des Substrats ist, und keine Seitenwandabschnitte aufweist, die im Wesentlichen senkrecht zur Oberfläche des Substrats stehen. Bei weiteren Umsetzungen der Offenbarung kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und ebenen, nicht-U-förmigen Strukturen bestehen. Die Gate-Elektrode kann zum Beispiel aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren ebenen, nicht-U-förmigen Schichten gebildet sind.
  • Wie in der gesamten vorliegenden Anmeldung beschrieben wird, können Abstandhalter, die Gate-Leitungen oder Elektrodenstapeln zugeordnet sind, aus einem Material bestehen, das geeignet ist, um eine permanente Gate-Struktur endgültig von benachbarten leitfähigen Kontakten wie zum Beispiel selbstausrichtenden Kontakten elektrisch zu isolieren oder zu ihrer Isolation von diesen benachbarten leitfähigen Kontakten beizutragen. Bei einer Ausführungsform zum Beispiel bestehen die Abstandhalter aus einem dielektrischen Material wie zum Beispiel, ohne darauf beschränkt zu sein, Siliciumdioxid, Siliciumoxynitrid, Siliziumnitrid oder Kohlenstoffdotiertes Siliciumnitrid.
  • Bei einer Ausführungsform können die hier beschriebenen Ansätze das Bilden eines Kontaktmusters beinhalten, das sehr gut auf ein vorhandenes Gate-Muster ausgerichtet wird, während die Verwendung einer lithografischen Operation mit einem äußerst begrenzten Registrierungsbudget eliminiert wird. Bei einer solchen Ausführungsform ermöglicht dieser Ansatz die Verwendung eines vom Wesen her hoch selektiven Nassätzens (z.B. im Vergleich zum Trockenätzen oder zum Plasmaätzen), um die Kontaktöffnungen zu erzeugen. Bei einer Ausführungsform wird ein Kontaktmuster gebildet, indem ein vorhandenes Gate-Muster in Kombination mit einer lithografischen Kontaktsteckeroperation verwendet wird. Bei einer solchen Ausführungsform ermöglicht der Ansatz das Eliminieren der Notwendigkeit für eine andernfalls kritische lithografische Operation zum Erzeugen eines Kontaktmusters, wie es bei anderen Ansätzen verwendet wird. Bei einer Ausführungsform wird ein Grabenkontaktgitter nicht getrennt strukturiert, sondern wird stattdessen zwischen Poly-(Gate-)Leitungen gebildet. Bei einer solchen Ausführungsform wird ein Grabenkontaktgitter nachfolgend zu einer Gate-Gratstrukturierung aber vor den Gate-Gratschnitten gebildet.
  • Schrittweitenteilungsverarbeitungs- und -strukturierungsschemen können umgesetzt werden, um hier beschriebene Ausführungsformen zu ermöglichen oder können als Teil von hier beschriebenen Ausführungsformen eingebunden werden. Eine Schrittweitenteilungsstrukturierung bezieht sich typischerweise auf ein Schrittweitenhalbieren, ein Schrittweitenvierteln usw. Die Schrittweitenteilungsschemen können auf eine FEOL-Verarbeitung, eine BEOL-Verarbeitung oder sowohl auf eine FEOL- (Vorrichtungs-) und BEOL- (Metallisierungs-)Verarbeitung anwendbar sein. Gemäß einer oder mehrerer der hier beschriebenen Ausführungsformen wird eine optische Lithografie erst umgesetzt, um unidirektionale Leitungen (z.B. streng unidirektional oder vorwiegend unidirektional) mit einer zuvor definierten Schrittweite zu drucken. Die Schrittweitenteilungsverarbeitung wird dann als eine Technik zum Vergrößern der Leitungsdichte umgesetzt.
  • Bei einer Ausführungsform wird der Begriff „Gitterstruktur“ hier für Finnen, Gate-Leitungen, Metallleitungen, ILD-Leitungen oder Hartmaskenleitungen verwendet, um sich auf eine dicht gepackte Schrittweitengitterstruktur zu beziehen. Bei einer solchen Ausführungsform ist die dicht gepackte Schrittweitengitterstruktur durch eine ausgewählte Lithografie nicht erreichbar. Zum Beispiel kann ein Muster aufgrund einer ausgewählten Lithografie als Erstes gebildet werden, aber die Schrittweite kann durch die Verwendung einer Abstandhaltermaskenstrukturierung halbiert werden, wie sie aus dem Stand der Technik bekannt ist. Darüber hinaus kann die ursprüngliche Schrittweite durch eine zweite Durchführung der Abstandhaltermaskenstrukturierung geviertelt werden. Folglich können die hier beschriebenen gitterförmigen Muster Metallleitungen, ILD-Leitungen oder Hartmaskenleitungen aufweisen, die in einer im Wesentlichen gleichmäßigen Schrittweite beabstandet sind und eine im Wesentlichen gleichmäßige Breite aufweisen. Bei einigen Ausführungsformen würde die Schrittweitenvariation zum Beispiel innerhalb von zehn Prozent liegen und die Breitenvariation würde innerhalb von zehn Prozent liegen und bei einigen Ausführungsformen würde die Schrittweitenvariation innerhalb von fünf Prozent liegen und die Breitenvariation würde innerhalb von fünf Prozent liegen. Das Muster kann mithilfe eines Ansatzes zum Schrittweitenhalbieren oder Schrittweitenvierteln oder anderen Schrittweitenteilung hergestellt werden. Bei einer Ausführungsform weist das Gitter nicht unbedingt eine einzige Schrittweite auf.
  • Bei einer Ausführungsform besteht ein dielektrisches Zwischenschichtmaterial (InterLayer Dielectric material, ILD-Material), so wie es in der gesamten vorliegenden Beschreibung verwendet wird, aus einer Schicht eines dielektrischen oder isolierenden Materials oder kann eine solche Schicht enthalten. Zu den Beispielen von geeigneten dielektrischen Materialien gehören, ohne auf diese beschränkt zu sein, Siliciumoxide (z.B. Siliciumdioxid (SiO2)), dotierte Siliciumoxide, fluorierte Siliciumoxide, Kohlenstoff-dotierte Siliciumoxide, zahlreiche aus dem Stand der Technik bekannte dielektrische Materialien mit niedriger Dielektrizitätskonstante und Kombinationen davon. Das dielektrische Zwischenschichtmaterial kann durch Techniken wie zum Beispiel eine chemische Gasphasenabscheidung (CVD), eine physikalische Gasphasenabscheidung (PVD) oder andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, wie sie auch in der gesamten vorliegenden Beschreibung verwendet wird, bestehen die Metallleitungen oder das Verbindungsleitungsmaterial (und das Durchkontaktierungsmaterial) aus einem oder mehreren Metallen oder anderen leitfähigen Strukturen. Ein übliches Beispiel ist die Verwendung von Kupferleitungen und -strukturen, die gegebenenfalls Sperrschichten zwischen dem Kupfer und dem umgebenden ILD-Material aufweisen können. So wie der Begriff Metall hier verwendet wird, umfasst er Legierungen, Stapel oder andere Kombinationen von mehreren Metallen. Die Metallverbindungsleitungen können zum Beispiel Sperrschichten (z.B. Schichten, die eines oder mehrere von Ta, TaN, Ti oder TiN enthalten), Stapel von unterschiedlichen Metallen oder Legierungen usw. aufweisen. Somit können die Verbindungsleitungen eine Einzelmaterialschicht sein, oder sie können aus mehreren Schichten gebildet sein, die leitfähige Auskleidungsschichten und Füllschichten enthalten. Jeder geeignete Abscheidungsprozess wie zum Beispiel ein Galvanisieren, eine chemische Gasphasenabscheidung oder eine physikalische Gasphasenabscheidung kann verwendet werden, um die Verbindungsleitungen zu bilden. Bei einer Ausführungsform bestehen die Verbindungsleitungen aus einem leitfähigen Material wie zum Beispiel, ohne darauf beschränkt zu sein, Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au oder Legierungen davon. Auf die Verbindungsleitungen wird manchmal auch als Leiterbahnen, Drähte, Leitungen, Metall oder einfach Verbindung Bezug genommen.
  • Bei einer Ausführungsform, die auch in der gesamten vorliegenden Beschreibung verwendet wird, bestehen die Hartmaskenmaterialien aus dielektrischen Materialien, die verschieden sind von dem dielektrischen Zwischenschichtmaterial. Bei einer Ausführungsform können in verschiedenen Gebieten unterschiedliche Hartmaskenmaterialien verwendet werden, um eine unterschiedliche Aufwachs- oder Ätzselektivität untereinander und zu den darunterliegenden dielektrischen Schichten und Metallschichten bereitzustellen. Bei einigen Ausführungsformen enthält eine Hartmaskenschicht eine Schicht aus einem Nitrid von Silicium (z.B. Siliciumnitrid) oder eine Schicht eines Oxids von Silicium oder Beides oder eine Kombination davon. Andere geeignete Materialien können kohlenstoffbasierte Materialien enthalten. Bei einer weiteren Ausführungsform enthält ein Hartmaskenmaterial eine Metallart. Eine Hartmaske oder eine andere überlagernde Schicht kann eine Schicht aus Nitrid von Titan oder eines anderen Metalls enthalten (z.B. Titannitrid). Potenziell geringere Mengen von anderen Materialien wie zum Beispiel Sauerstoff können in einer oder mehreren dieser Schichten enthalten sein. Alternativ können, abhängig von der speziellen Umsetzung, auch andere aus dem Stand der Technik bekannte Hartmaskenschichten verwendet werden. Die Hartmaskenschichten können durch eine CVD, eine PVD oder andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, die auch in der gesamten vorliegenden Beschreibung verwendet wird, werden lithografische Operationen mithilfe einer 193-nm-Immersionslithografie (il93), eine Extrem-Ultra-Violet-Lithografie (EUV-Lithografie) oder eine Elektronenstrahl-Direktschreiblithografie (Electron Beam Direct Write lithography, EBDW-Lithografie) oder Ähnliche ausgeführt. Es kann ein positiver Schutzlack oder ein negativer Schutzlack verwendet werden. Bei einer Ausführungsform ist eine Lithografiemaske eine Dreischichtmaske, die aus einem topografischen Maskenanteil, einer Antireflexbeschichtung (Anti-Reflective Coating layer, ARC-Schicht) und einer lichtundurchlässigen Schicht besteht. Bei einer speziellen solchen Ausführungsform ist der topografischen Maskenanteil eine Kohlenstoffhartmaskenschicht (Carbon HardMask layer, CHM-Schicht) und die Antireflexbeschichtung ist eine Silicium-ARC-Schicht.
  • Es ist selbstverständlich, dass nicht alle Aspekte des oben beschriebenen Prozesses in die Praxis umgesetzt werden müssen, um in den Erfindungsgedanken und den Umfang der Ausführungsformen der vorliegenden Offenbarung zu fallen. Bei einer Ausführungsform zum Beispiel müssen vor dem Herstellen der Gate-Kontakte über aktiven Abschnitten der Gate-Stapel keine Schein-Gates gebildet werden. Die oben beschriebenen Gate-Stapel können tatsächlich permanente Gate-Stapel sein, die anfänglich gebildet werden. Die hier beschriebenen Prozesse können auch verwendet werden, um eine oder eine Vielzahl von Halbleitervorrichtungen herzustellen. Die Halbleitervorrichtungen können Transistoren oder ähnliche Vorrichtungen sein. Bei einer Ausführungsform sind die Halbleitervorrichtungen zum Beispiel Metalloxid-Halbleitertransistoren (Metal-Qxide Semiconductor transistors, MOS-Transistoren) für eine Logik oder einen Speicher oder sie sind Bipolartransistoren. Bei einer Ausführungsform weisen die Halbleitervorrichtungen auch eine dreidimensionale Architektur wie zum Beispiel eine Trigate-Vorrichtung, eine unabhängig zugängliche Doppel-Gate-Vorrichtung, einen FinFET, eine Nanodraht-Vorrichtung oder eine Nanoband-Vorrichtung auf. Eine oder mehrere Ausführungsformen sind besonders nützlich zum Herstellen von Halbleitervorrichtungen in einem 10-Nanometer-Technologieknoten (10-nm-Technologieknoten) oder einem Unter-10-Nanometer-Technologieknoten (Unter-10-nm-Technologieknoten).
  • Zusätzliche oder zwischengeschaltete Operationen für eine FEOL-Schicht- oder -strukturherstellung können standardmäßige Mikroelektronikherstellungsprozesse wie zum Beispiel eine Lithografie, ein Ätzen, eine Dünnfilmabscheidung, eine Planarisierung (wie zum Beispiel ein chemisch-mechanisches Polieren (CMP)), eine Diffusion, eine Metrologie, die Verwendung von Opferschichten, die Verwendung von Ätzstoppschichten, die Verwendung von Planarisierungsstoppschichten oder jede andere Aktion aufweisen, dii einer Mikroelektronikkomponentenherstellung zugeordnet ist. Es ist auch selbstverständlich, dass die Prozessoperationen, die für die vorangehenden Prozessabläufe beschrieben wurden, in alternativen Abfolgen in die Praxis umgesetzt werden können, dass nicht jede Operation ausgeführt werden muss oder dass zusätzliche Operationen ausgeführt werden können oder Beides.
  • Es ist selbstverständlich, dass in den obigen beispielhaften FEOL-Ausführungsformen, bei einer Ausführungsform ein 10-Nanometer- oder Unter-10-Nanometer-Knotenprozess direkt in den Herstellungsschemen umgesetzt werden und dies zu Strukturen für eine Technologieweiterentwicklung führt. Bei einer weiteren Ausführungsform können FEOL-Faktoren durch BEOL-10-Nanometer oder BEOL-Unter-10-Nanometer-Prozessanforderungen vorangetrieben werden. Zum Beispiel kann es sein, dass eine Materialauswahl oder Layouts für FEOL-Schichten und -Vorrichtungen auf eine BEOL-Verarbeitung angepasst werden müssen Bei einer solchen Ausführungsform werden die Materialauswahl und die Gate-Stapelarchitekturen ausgewählt, um eine hochdichte Metallisierung der BEOL-Schichten aufzunehmen, um z.B. eine Reibungskapazität in Transistorstrukturen zu verringern, die in den FEOL-Schichten gebildet werden, aber durch die hochdichte Metallisierung der BEOL-Schichten miteinander verbunden werden.
  • Die hier offenbarten Ausführungsformen können verwendet werden, um eine große Vielfalt von verschiedenen Typen von integrierten Schaltkreisen oder mikroelektronischen Vorrichtungen anzufertigen. Zu den Beispielen dieser integrierten Schaltkreise gehören, ohne auf diese beschränkt zu sein, Prozessoren Chipsatzkomponenten, Grafikprozessoren, digitale Signalprozessoren, Mikrosteuereinheiten und Ähnliche. Bei weiteren Ausführungsformen kann ein Halbleiterspeicher angefertigt werden. Darüber hinaus können die integrierten Schaltkreise oder anderen mikroelektronischen Vorrichtungen in einer großen Vielfalt von aus dem Stand der Technik bekannten elektronischen Vorrichtungen verwendet werden. In Computersystemen (z.B. Desktop-Computern, Laptop-Computern und Servern), Mobiltelefonen, persönlichen Elektronikeinheiten usw. können zum Beispiel die integrierten Schaltkreise mit einem Bus oder anderen Komponenten in den Systemen verbunden werden. Ein Prozessor kann zum Beispiel durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz usw. verbunden werden. Sowohl der Prozessor, der Speicher als auch der Chipsatz können potenziell mithilfe der hier offenbarten Ansätze hergestellt werden.
  • 7 zeigt eine Computervorrichtung 700 gemäß einer Umsetzung der Offenbarung. Die Computervorrichtung 700 beherbergt eine Leiterplatte 702. Die Leiterplatte 702 kann eine Anzahl von Komponenten umfassen, zu denen, ohne auf diese beschränkt zu sein, ein Prozessor 704 und mindestens ein Kommunikationschip 706 gehören. Der Prozessor 704 ist physisch und elektrisch an die Leiterplatte 702 angeschlossen. Bei einigen Umsetzungen ist der mindestens eine Kommunikationschip 706 auch physisch und elektrisch an die Leiterplatte 702 angeschlossen. Bei weiteren Umsetzungen bildet der Kommunikationschip 706 einen Teil des Prozessors 704.
  • Abhängig von ihren Anwendungen kann die Computervorrichtung 700 eine oder mehrere weitere Komponenten umfassen, die gegebenenfalls mit der Leiterplatte 702 physisch und elektrisch verbunden sind. Zu diesen und anderen Komponenten gehören, ohne auf diese beschränkt zu sein, ein flüchtiger Speicher (z.B. ein DRAM), ein nichtflüchtiger Speicher (z.B. ein ROM), ein Flashspeicher, ein Grafikprozessor, ein digitaler Signalprozessor, ein Kryptoprozessor, ein Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Steuereinheit einer Touchscreen-Anzeige, eine Batterie, ein Audio-Codec, ein Video-Codec, ein Leistungsverstärker, eine globalen Positionsbestimmungssystemvorrichtung (Global Positioning System device, GPS-Vorrichtung), ein Kompass, ein Beschleunigungsmesser, ein Kreisel, ein Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie zum Beispiel ein Festplattenlaufwerk eine CD, eine DVD und so weiter).
  • Der Kommunikationschip 706 ermöglicht drahtlose Kommunikationen für das Übertragen von Daten von und zu der Computervorrichtung 700. Der Begriff „drahtlos“ und seine Abwandlungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch das Verwenden einer modulierten elektromagnetischen Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff bedeutet nicht, dass die zugeordneten Vorrichtungen keine Verkabelungen enthalten, obwohl bei einigen Ausführungsformen keine vorhanden sein müssten. Der Kommunikationschip 706 kann eine Anzahl von drahtlosen Standards und Protokollen umsetzen zu denen, ohne auf diese beschränkt zu sein, gehören: Wi-Fi (IEEE 802.11 -Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie beliebige weitere Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Computervorrichtung 700 kann eine Vielzahl von Kommunikationschips 706 umfassen. Zum Beispiel kann ein erster Kommunikationschip 706 für eine drahtlose Kommunikation in einem Nahbereich wie zum Beispiel Wi-Fi und Bluetooth zweckbestimmt sein und ein zweiter Kommunikationschip 706 kann für eine drahtlose Kommunikation in einem Fernbereich wie zum Beispiel GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen zweckbestimmt sein.
  • Der Prozessor 704 der Computervorrichtung 700 kann einen ungehäusten integrierten Schaltkreischip aufweisen, der in dem Prozessor 704 untergebracht ist. Bei einigen Umsetzungen der Ausführungsformen der Offenbarung weist der ungehäuste integrierte Schaltkreischip des Prozessors eine oder mehrere Strukturen wie zum Beispiel integrierte Schaltkreisstrukturen auf, die gemäß den Umsetzungen der Offenbarung erstellt wurden. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen Abschnitt einer Vorrichtung beziehen, die oder der die elektronischen Daten aus Registern oder einem Speicher oder aus Beiden verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern oder in einem Speicher oder in Beiden gespeichert werden können.
  • Der Kommunikationschip 706 weist auch einen ungehäusten integrierten Schaltkreischip auf, der in dem Kommunikationschip 706 untergebracht ist. Gemäß einer weiteren Umsetzung der Offenbarung wird der ungehäuste integrierte Schaltkreischip des Kommunikationschips gemäß einigen Umsetzungen der Offenbarung erstellt.
  • Bei weiteren Umsetzungen kann eine weitere Komponente, die in der Computervorrichtung 700 untergebracht ist, einen ungehäusten integrierten Schaltkreischip enthalten, der gemäß Umsetzungen von Ausführungsformen der Offenbarung erstellt wurde.
  • Bei verschiedenen Ausführungsformen kann die Computervorrichtung 700 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet-Computer, ein persönlicher Datenassistent (Personal Digital Assistant, PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Bildschirm, ein Beistellgerät, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikwiedergabegerät oder ein digitaler Videorecorder sein. Bei weiteren Umsetzungen kann die Computervorrichtung 700 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 8 zeigt ein Zwischenelement 800, das eine oder mehrere Ausführungsformen der Offenbarung enthält. Das Zwischenelement 800 ist ein dazwischenliegendes Substrat, das verwendet wird, um als Brücke zwischen einem ersten Substrat 802 und einem zweiten Substrat 804 zu dienen. Das erste Substrat 802 kann zum Beispiel ein integrierter Schaltkreischip sein. Das zweite Substrat 804 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderer integrierter Schaltkreischip sein. Im Allgemeinen ist der Zweck eines Zwischenelements 800 eine Verbindung für eine größere Schrittweite aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Ein Zwischenelement 800 kann zum Beispiel einen ungehäusten integrierten Schaltkreischip mit einer Kugelgitteranordnung (Ball Grid Array, BGA) 806 verbinden, die nachfolgend mit dem zweiten Substrat 804 verbunden werden kann. Bei einigen Ausführungsformen sind das erste und das zweite Substrat 802/804 an einander entgegengesetzten Seiten des Zwischenelements 800 befestigt. Bei weiteren Ausführungsformen sind das erste und das zweite Substrat 802/804 an der gleichen Seite des Zwischenelements 800 befestigt. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate mithilfe des Zwischenelements 800 miteinander verbunden.
  • Das Zwischenelement 800 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial wie zum Beispiel Polyimid gefertigt sein. Bei weiteren Umsetzungen kann das Zwischenelement 800 abwechselnd aus starren oder flexiblen Materialien gefertigt sein, welche die gleichen Materialien aufweisen, wie sie oben für eine Verwendung in einem Halbleitersubstrat beschrieben werden, wie zum Beispiel Silicium, Germanium und oder andere Materialien aus der III.-V. Hauptgruppe.
  • Das Zwischenelement 800 kann Metallverbindungen 808 und Durchkontaktierungen 810 enthalten, die, ohne auf diese beschränkt zu sein, Silicium-Durchkontaktierungen (Through-Silicon Vias, TSVs) 812 aufweisen. Das Zwischenelement 800 kann außerdem eingebettete Vorrichtungen enthalten 814, die sowohl passive als auch aktive Vorrichtungen aufweisen. Zu diesen Vorrichtungen gehören, ohne auf diese beschränkt zu sein, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren und Vorrichtungen für elektrostatische Entladungen (ElectroStatic Discharge devices, ESD-Vorrichtungen). Komplexere Vorrichtungen wie zum Beispiel Hochfrequenzvorrichtungen (HF-Vorrichtungen), Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Anordnungen, Sensoren und MEMS-Vorrichtungen können auch auf dem Zwischenelement 800 gebildet werden. Gemäß den Ausführungsformen der Offenbarung können die hier offenbarten Vorrichtungen und Prozesse bei der Herstellung des Zwischenelements 800 oder bei der Herstellung von Komponenten verwendet werden, die in dem Zwischenelement 800 enthalten sind.
  • 9 ist eine an isometrische Ansicht einer mobilen Computerplattform 900, in der ein integrierter Schaltkreis (IC) eingesetzt wird, der gemäß einem oder mehreren der hier beschriebenen Prozessen hergestellt wurde, oder der ein oder mehrere der hier beschriebenen Bestandteile gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • Die mobile Computerplattform 900 kann eine beliebige tragbare Vorrichtung sein, die sowohl für eine elektronische Datenanzeige, eine elektronische Datenverarbeitung als auch eine drahtlose elektronische Datenübertragung konfiguriert ist. Die mobile Computerplattform 900 kann zum Beispiel Eine eines Tablet-Computers, eines Smartphones, eines Laptop-Computers usw. sein und umfasst einen Anzeigebildschirm 905, der in der beispielhaften Ausführungsform ein (kapazitiver, induktiver, resistiver usw.) Touchscreen ist, ein integriertes System auf Chipebene (SoC) oder auf Gehäuseebene 910 und eine Batterie 913. Wie gezeigt wird, gilt, je größer der Integrationsgrad in dem System 910 ist, der durch eine größere Transistorpackdichte ermöglicht wird, umso größer kann der Anteil der mobilen Computerplattform 900 sein, der von der Batterie 913 oder einem nichtflüchtigen Speicher wie zum Beispiel einem Solid-State-Laufwerk belegt wird, oder umso größer kann die Transistor-Gate-Anzahl für eine verbesserte Plattformfunktionalität sein. Ähnlich gilt, dass je größer die Trägermobilität von jedem Transistor in dem System 910 ist, umso größer ist die Funktionalität. Von daher können die hier beschriebenen Techniken Verbesserungen der Leistungsfähigkeit und des Formfaktors in der mobilen Computerplattform 900 ermöglichen.
  • Das integrierte System 910 wird außerdem in der erweiterten Ansicht 920 dargestellt. Bei der beispielhaften Ausführungsform weist die Vorrichtung mit Gehäuse 977 mindestens einen Speicherchip (z.B. einen RAM) oder mindestens einen Prozessorchip (z.B. einen Mehrkernmikroprozessor und/oder einen Grafikprozessor) auf, der gemäß einem oder mehreren der hier beschriebenen Prozesse hergestellt wird oder ein oder mehrere der hier beschriebenen Merkmale aufweist. Die gehäuste Vorrichtung 977 kann außerdem mit der Leiterplatte 960 zusammen mit einem oder mehreren eines integrierten Schaltkreises zur Energieverwaltung (Power Management Integrated Circuit, PMIC) 915, einem (drahtlosen) integrierten Hochfrequenzschaltkreis (Radio Frequency Integrated Circuit, RFIC) 925, der einen (drahtlosen) Breitband-HF-Sender und/oder-Empfänger aufweist (der z.B. ein digitales Basisband und Front-End-Modul aufweist, das außerdem einen Leistungsverstärker auf einem Sendepfad und einen rauscharmen Verstärker auf einem Empfangspfad aufweist) und mit einer zu diesen gehörigen Steuereinheit 911 verbunden sein. Als Funktionen kann der PMIC 915 eine Batterieenergieregelung, eine DC-DC-Wandlung usw. ausführen und weist daher einen Eingang, der mit der Batterie 913 verbunden ist, und einen Ausgang auf, der allen anderen Funktionsmodulen eine Stromversorgung bereitstellt. Wie außerdem dargestellt wird, weist der RFIC 925 bei einer beispielhaften Ausführungsform einen Ausgang auf, der an eine Antenne angeschlossen ist, um ein Umsetzen einer beliebigen Anzahl von drahtlosen Standards und Protokollen bereitzustellen, die ohne auf diese beschränkt zu sein, umfassen: Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige weitere Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Bei alternativen Umsetzungen kann jedes dieser Module auf Leiterplattenebene in separate ICs, die an das Gehäusesubstrat der Vorrichtung mit Gehäuse 977 angeschlossen sind, oder in einen einzigen IC (SoC) integriert sein, der an das Gehäusesubstrat der gehäusten Vorrichtung 977 angeschlossen ist.
  • Bei einem weiteren Aspekt werden Halbleitergehäuse verwendet, um einen integrierten Schaltkreischip (IC-Chip) oder einen ungehäusten integrierten Schaltkreischip zu schützen und auch um dem ungehäusten Chip eine elektrische Schnittstelle zu externen Schaltungen bereitzustellen. Mit der zunehmenden Nachfrage nach kleineren elektronischen Vorrichtungen werden Halbleitergehäuse entwickelt, die noch kompakter sein müssen und eine größere Schaltkreisdichte unterstützen müssen. Des Weiteren führt die Nachfrage nach Vorrichtungen mit einer größeren Leistungsfähigkeit zu einer Notwendigkeit für ein verbessertes Halbleitergehäuse, das ein dünnes Packungsprofil und eine niedrige Gesamtverformung ermöglicht, die mit den nachfolgenden Fertigungsprozessen kompatibel sind.
  • Bei einer Ausführungsform wird ein Drahtbonden mit einem keramischen oder organischen Gehäusesubstrat verwendet. Bei einer weiteren Ausführungsform wird ein C4-Prozess verwendet, um einen ungehäusten Chip auf ein keramisches oder organisches Gehäusesubstrat zu montieren. Insbesondere können C4-Lötkugelverbindungen umgesetzt werden, um Flip-Chip-Verbindungen zwischen Halbleitervorrichtungen und Substraten bereitzustellen. Eine Flip-Chip- oder kontrollierte Kollaps-Chip-Verbindung (Controlled Collapse Chip Connection, C4) ist eine Art einer Montage, die für Halbleitervorrichtungen wie zum Beispiel integrierte Schaltkreischips (IC-Chips), MEMS-Vorrichtungen oder Komponenten verwendet wird und die Lötperlen anstelle einer Drahtbondverbindung verwendet. Die Lötperlen werden auf C4-Kontaktflächen abgeschieden, die auf der Oberseite des Substratgehäuses angebracht sind. Zum Montieren der Halbleitervorrichtung auf das Substrat wird sie mit der aktiven Seite nach unten auf den Montagebereich umgedreht. Die Lötperlen werden verwendet, um die Halbleitervorrichtung direkt mit dem Substrat zu verbinden.
  • 10 zeigt eine Querschnittsansicht eines in Flip-Chip-Montage hergestellten ungehäusten Chips gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In der 10 enthält eine Vorrichtung 1000 einen ungehäusten Chip 1002, wie zum Beispiel einen integrierten Schaltkreis (IC), der gemäß einem oder mehreren der hier beschriebenen Prozessen hergestellt wurde, oder der ein oder mehrere der hier beschriebenen Bestandteile gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist. An dem ungehäusten Chip 1002 sind metallisierte Kontaktflächen 1004 angebracht. An einem Gehäusesubstrat 1006 wie zum Beispiel einem keramischen oder organischen Substrat sind Verbindungselemente 1008 angebracht. Der ungehäuste Chip 1002 und das Gehäusesubstrat 1006 sind mithilfe von Lötkugeln 1010 elektrisch verbunden, die mit den metallisierten Kontaktflächen 1004 und den Verbindungselementen 1008 verbunden sind. Ein Unterfüllmaterial 1012 umgibt die Lötkugeln 1010.
  • Das Verarbeiten eines Flip-Chips kann ähnlich wie eine herkömmliche IC-Herstellung mit einigen wenigen zusätzlichen Operationen sein. Gegen Ende des Herstellungsprozesses werden die Befestigungskontaktflächen metallisiert, um sie empfänglicher für das Lötmittel zu machen. Dies besteht typischerweise aus mehreren Behandlungen. Danach wird ein kleiner Punkt des Lötmittels auf jeder metallisierten Kontaktfläche abgeschieden. Die Chips werden danach wie üblich aus dem Wafer geschnitten. Um den Flip-Chip in einem Schaltkreis zu befestigen, wird der Chip umgedreht, um die Lötmittelpunkte nach unten auf die Verbindungselemente auf der darunterliegenden Elektronik oder Leiterplatte aufzubringen. Das Lötmittel wird danach erneut geschmolzen, um eine elektrische Verbindung herzustellen, indem typischerweise ein Ultraschalllötprozess oder alternativ ein Wiederaufschmelzlötprozess verwendet wird. Dies hinterlässt auch einen geringen Abstand zwischen der Schaltung des Chips und der darunterliegenden Montage. In den meisten Fällen wird danach ein elektrisch isolierender Klebstoff „unterfüllt“, um eine verstärkte mechanische Verbindung bereitzustellen, um eine Wärmebrücke bereitzustellen und um sicherzustellen, dass die Lötverbindungen aufgrund des unterschiedlichen Erwärmens des Chips und dem Rest des Systems nicht belastet werden.
  • Bei weiteren Ausführungsformen können neuere Ansätze zur Gehäusekonfektionierung und für ungehäuste Chip-zu-Chip-Verbindungen wie zum Beispiel Silicium-Durchkontaktierungen (Through-Silicon Vias, TSVs) und Silicium-Zwischenelemente umgesetzt werden, um ein Multi-Chip Modul (MCM) und ein System-im-Gehäuse (System in Package, SiP) herzustellen, die einen integrierten Schaltkreis (IC) enthalten, der gemäß einem oder mehreren der hier beschriebenen Prozesse hergestellt wird oder ein oder mehrere der hier beschriebenen Merkmale gemäß einer Ausführungsform der vorliegenden Offenbarung enthält.
  • Somit umfassen einige Ausführungsformen der vorliegenden Offenbarung integrierte Schaltkreisstrukturen, die Source- oder Drain-Strukturen und Germanium-N-Kanäle aufweisen, und es werden Verfahren zum Herstellen von integrierten Schaltkreisstrukturen beschrieben, die Source- oder Drain-Strukturen und Germanium-N-Kanäle aufweisen.
  • Obwohl oben spezifische Ausführungsformen beschrieben wurden, sind diese Ausführungsformen nicht so zu verstehen, dass sie den Umfang der vorliegenden Offenbarung beschränken, selbst in den Fällen, in denen nur eine einzige Ausführungsform in Bezug auf ein spezielles Merkmal beschrieben wird. Die Beispiele von Merkmalen, die in der Offenbarung bereitgestellt werden, sind so zu verstehen, dass sie anschaulich aber nicht einschränkend sind, ausgenommen wenn dies gegenteilig angegeben wird. Die obige Beschreibung ist so zu verstehen, dass sie alle Alternativen, Modifikationen und Äquivalenzen abdeckt, die für einen Fachmann offensichtlich sind, der einen Nutzen aus der vorliegenden Offenbarung zieht.
  • Der Umfang der vorliegenden Offenbarung umfasst jedes hier offenbarte Merkmal oder jede hier offenbarte Kombination von Merkmalen (entweder explizit oder implizit) oder jede Verallgemeinerung davon, unabhängig davon, ob er einige oder alle der hier angesprochenen Probleme verkleinert. Dementsprechend können während der Prüfung der vorliegenden Anmeldung (oder einer Anmeldung, die eine Priorität der ersten Anmeldung beansprucht) neue Ansprüche für all diese Kombinationen von Merkmalen formuliert werden. Insbesondere können in Bezug auf die angefügten Ansprüche die Merkmale aus abhängigen Ansprüchen mit jenen aus den unabhängigen Ansprüchen kombiniert werden und die Merkmale aus den jeweiligen unabhängigen Ansprüchen können in jeder geeigneten Weise und nicht nur in den spezifischen Kombinationen kombiniert werden, wie sie in den angefügten Ansprüchen aufgezählt werden.
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen. Die zahlreichen Merkmale der verschiedenen Ausführungsformen können vielfältig kombiniert werden, wobei einige Merkmale eingeschlossen und andere ausgeschlossen werden, um für eine Vielfalt von unterschiedlichen Anwendungen geeignet zu sein.
  • Beispielhafte Ausführungsform 1: Eine integrierte Schaltkreisstruktur, die eine Finne umfasst, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium enthält. Ein Gate-Stapel liegt über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel eine erste Seite aufweist, die sich entgegengesetzt zu einer zweiten Seite befindet. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der ersten Seite des Gate-Stapels in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der zweiten Seite des Gate-Stapels in die Finne eingebettet ist. Jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur weist eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt und eine zweite Halbleiterschicht auf der ersten Halbleiterschicht auf. Die erste Halbleiterschicht umfasst Silicium, Germanium und Phosphor und die zweite Halbleiterschicht umfasst Silicium und Phosphor.
  • Beispielhafte Ausführungsform 2: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, wobei die erste Halbleiterschicht von einer höheren Germaniumkonzentration in der Nähe des oberen Finnenabschnitts zu einer niedrigeren Germaniumkonzentration in der Nähe der zweiten Halbleiterschicht abgestuft ist.
  • Beispielhafte Ausführungsform 3: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1 oder 2, wobei die erste Halbleiterschicht eine Dicke in dem Bereich von 5 bis 20 Nanometer aufweist.
  • Beispielhafte Ausführungsform 4: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2 oder 3, wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine Phosphorkonzentration in dem Bereich von 1E19 Atome/cm3 bis zu 5E21 Atome/cm3 aufweist.
  • Beispielhafte Ausführungsform 5: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2, 3 oder 4, wobei die erste und die zweite Source- oder Drain-Struktur einen Kontaktwiderstand von weniger als ungefähr 3E-9 Ohm/cm2 aufweist.
  • Beispielhafte Ausführungsform 6: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2, 3, 4 oder 5, wobei der untere Finnenabschnitt einen Abschnitt eines darunterliegenden monokristallinen Silicium-Vollsubstrats enthält.
  • Beispielhafte Ausführungsform 7: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2, 3, 4, 5 oder 6, die außerdem erste und zweite dielektrische Gate-Seitenwandabstandhalter entlang der ersten Seite bzw. der zweiten Seite des Gate-Stapels aufweist.
  • Beispielhafte Ausführungsform 8: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2, 3, 4, 5, 6 oder 7, die außerdem einen ersten leitfähigen Kontakt auf der epitaktischen Struktur der ersten Source- oder Drain-Struktur und einen zweiten leitfähigen Kontakt auf der epitaktischen Struktur der zweiten Source- oder Drain-Struktur aufweist.
  • Beispielhafte Ausführungsform 9: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 8, wobei sich der erste und der zweite leitfähige Kontakt in einer teilweisen Vertiefung in den epitaktischen Strukturen der ersten bzw. der zweiten Source- oder Drain-Struktur befinden.
  • Beispielhafte Ausführungsform 10: Eine integrierte Schaltkreisstruktur, die eine Finne umfasst, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium enthält. Ein Gate-Stapel liegt über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel eine erste Seite aufweist, die sich entgegengesetzt zu einer zweiten Seite befindet. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der ersten Seite des Gate-Stapels in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der zweiten Seite des Gate-Stapels in die Finne eingebettet ist. Jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur weist eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt, eine zweite Halbleiterschicht auf der ersten Halbleiterschicht und eine abdeckende Halbleiterschicht auf der zweiten Halbleiterschicht auf. Die erste Halbleiterschicht enthält Silicium, Germanium und Phosphor und die zweite Halbleiterschicht enthält Silicium und Phosphor. Ein erster leitfähiger Kontakt befindet sich auf der abdeckenden Halbleiterschicht der ersten Source- oder Drain-Struktur. Ein zweiter leitfähiger Kontakt befindet sich auf der abdeckenden Halbleiterschicht der zweiten Source- oder Drain-Struktur. Ein erster dielektrischer Abstandhalter erstreckt sich entlang den Seitenwänden des ersten leitfähigen Kontakts, und die abdeckende Halbleiterschicht der ersten Source- oder Drain-Struktur wird von dem ersten dielektrischen Abstandhalter eingeschlossen. Ein zweiter dielektrischer Abstandhalter befindet sich entlang den Seitenwänden des zweiten leitfähigen Kontakts, und die abdeckende Halbleiterschicht der zweiten Source- oder Drain-Struktur wird von dem zweiten dielektrischen Abstandhalter eingeschlossen.
  • Beispielhafte Ausführungsform 11: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, wobei die erste Halbleiterschicht von einer höheren Germaniumkonzentration in der Nähe des oberen Finnenabschnitts zu einer niedrigeren Germaniumkonzentration in der Nähe der zweiten Halbleiterschicht abgestuft ist.
  • Beispielhafte Ausführungsform 12: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10 oder 11, wobei die erste Halbleiterschicht eine Dicke in dem Bereich von 5 bis 20 Nanometer aufweist.
  • Beispielhafte Ausführungsform 13: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, 11 oder 12, wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine Phosphorkonzentration in dem Bereich von 1E19 Atome/cm3 bis zu 5E21 Atome/cm3 aufweist.
  • Beispielhafte Ausführungsform 14: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, 11, 12 oder 13, wobei die erste und die zweite Source- oder Drain-Struktur einen Kontaktwiderstand von weniger als ungefähr 3E-9 Ohm/cm2 aufweist.
  • Beispielhafte Ausführungsform 15: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, 11, 12, 13 oder 14, wobei der untere Finnenabschnitt einen Abschnitt eines darunterliegenden monokristallinen Silicium-Vollsubstrats enthält.
  • Beispielhafte Ausführungsform 16: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, 11, 12, 13, 14 oder 15, die außerdem erste und zweite dielektrische Gate-Seitenwandabstandhalter entlang der ersten Seite bzw. der zweiten Seite des Gate-Stapels aufweist.
  • Beispielhafte Ausführungsform 17: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, 11, 12, 13, 14, 15 oder 16, die außerdem einen ersten leitfähigen Kontakt auf der epitaktischen Struktur der ersten Source- oder Drain-Struktur und einen zweiten leitfähigen Kontakt auf der epitaktischen Struktur der zweiten Source- oder Drain-Struktur aufweist.
  • Beispielhafte Ausführungsform 18: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 17, wobei sich der erste und der zweite leitfähige Kontakt in einer teilweisen Vertiefung in den epitaktischen Strukturen der ersten bzw. der zweiten Source- oder Drain-Struktur befinden.
  • Beispielhafte Ausführungsform 19: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, 11, 12, 13, 14, 15, 16, 17 oder 18, wobei die abdeckende Halbleiterschicht von jeder epitaktischen Struktur der ersten und der zweiten Source- oder Drain-Struktur Silicium und Phosphor enthält.
  • Beispielhafte Ausführungsform 20: Eine Computervorrichtung weist eine Leiterplatte und eine mit der Leiterplatte verbundene Komponente auf. Die Komponente umfasst eine integrierte Schaltkreisstruktur, die eine Finne aufweist, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium enthält. Ein Gate-Stapel liegt über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel eine erste Seite aufweist, die sich entgegengesetzt zu einer zweiten Seite befindet. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der ersten Seite des Gate-Stapels in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf der zweiten Seite des Gate-Stapels in die Finne eingebettet ist. Jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur weist eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt und eine zweite Halbleiterschicht auf der ersten Halbleiterschicht auf. Die erste Halbleiterschicht umfasst Silicium, Germanium und Phosphor und die zweite Halbleiterschicht umfasst Silicium und Phosphor.
  • Beispielhafte Ausführungsform 21: Die Computervorrichtung der beispielhaften Ausführungsform 20 weist außerdem einen Speicher auf, der mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 22: Die Computervorrichtung der beispielhaften Ausführungsform 20 oder 21 weist außerdem einen Kommunikationschip auf, der mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 23: Die Computervorrichtung der beispielhaften Ausführungsform 20, 21 oder 22 weist außerdem eine Kamera auf, die mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 24: Die Computervorrichtung der beispielhaften Ausführungsform 20, 21, 22 oder 23 weist außerdem eine Batterie auf, die mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 25: Die Computervorrichtung der beispielhaften Ausführungsform 20, 21, 22, 23 oder 24, wobei die Komponente ein ungehäuster integrierter Schaltkreischip in einem Gehäuse ist.

Claims (25)

  1. Integrierte Schaltkreisstruktur, umfassend: eine Finne, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium umfasst; einen Gate-Stapel über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel eine erste Seite aufweist, die sich entgegengesetzt zu einer zweiten Seite befindet; eine erste Source- oder Drain-Struktur, die eine epitaktische Struktur umfasst, die auf der ersten Seite des Gate-Stapels in die Finne eingebettet ist; und eine zweite Source- oder Drain-Struktur, die eine epitaktische Struktur umfasst, die auf der zweiten Seite des Gate-Stapels in die Finne eingebettet ist; wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt und eine zweite Halbleiterschicht auf der ersten Halbleiterschicht umfasst, wobei die erste Halbleiterschicht Silicium, Germanium und Phosphor umfasst und wobei die zweite Halbleiterschicht Silicium und Phosphor umfasst.
  2. Integrierte Schaltkreisstruktur nach Anspruch 1, wobei die erste Halbleiterschicht von einer höheren Germaniumkonzentration in der Nähe des oberen Finnenabschnitts zu einer niedrigeren Germaniumkonzentration in der Nähe der zweiten Halbleiterschicht abgestuft ist.
  3. Integrierte Schaltkreisstruktur nach Anspruch 1 oder 2, wobei die erste Halbleiterschicht eine Dicke in dem Bereich von 5 bis 20 Nanometer aufweist.
  4. Integrierte Schaltkreisstruktur nach Anspruch 1, 2 oder 3, wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine Phosphorkonzentration in dem Bereich von 1E19 Atome/cm3 bis zu 5E21 Atome/cm3 aufweist.
  5. Integrierte Schaltkreisstruktur nach Anspruch 1, 2, 3 oder 4, wobei die erste und die zweite Source- oder Drain-Struktur einen Kontaktwiderstand von weniger als ungefähr 3E-9 Ohm/cm2 aufweist.
  6. Integrierte Schaltkreisstruktur nach Anspruch 1, 2, 3, 4 oder 5, wobei der untere Finnenabschnitt einen Abschnitt eines darunterliegenden monokristallinen Silicium-Vollsubstrats enthält.
  7. Integrierte Schaltkreisstruktur nach Anspruch 1, 2, 3, 4, 5 oder 6, die außerdem umfasst: erste und zweite dielektrische Gate-Seitenwandabstandhalter entlang der ersten Seite bzw. der zweiten Seite des Gate-Stapels.
  8. Integrierte Schaltkreisstruktur nach Anspruch 1, 2, 3, 4, 5, 6 oder 7, die außerdem umfasst: einen ersten leitfähigen Kontakt auf der epitaktischen Struktur der ersten Source- oder Drain-Struktur; und einen zweiten leitfähigen Kontakt auf der epitaktischen Struktur der zweiten Source- oder Drain-Struktur.
  9. Integrierte Schaltkreisstruktur nach Anspruch 8, wobei sich der erste und der zweite leitfähige Kontakt in einer teilweisen Vertiefung in den epitaktischen Strukturen der ersten bzw. der zweiten Source- oder Drain-Struktur befinden.
  10. Integrierte Schaltkreisstruktur, umfassend: eine Finne, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium umfasst; einen Gate-Stapel über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel eine erste Seite aufweist, die sich entgegengesetzt zu einer zweiten Seite befindet; eine erste Source- oder Drain-Struktur, die eine epitaktische Struktur umfasst, die auf der ersten Seite des Gate-Stapels in die Finne eingebettet ist; und eine zweite Source- oder Drain-Struktur, die eine epitaktische Struktur umfasst, die auf der zweiten Seite des Gate-Stapels in die Finne eingebettet ist; wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt, eine zweite Halbleiterschicht auf der ersten Halbleiterschicht und eine abdeckende Halbleiterschicht auf der zweiten Halbleiterschicht umfasst, wobei die erste Halbleiterschicht Silicium, Germanium und Phosphor umfasst und wobei die zweite Halbleiterschicht Silicium und Phosphor umfasst; wobei sich ein erster leitfähiger Kontakt auf der abdeckenden Halbleiterschicht der ersten Source- oder Drain-Struktur befindet; wobei sich ein zweiter leitfähiger Kontakt auf der abdeckenden Halbleiterschicht der zweiten Source- oder Drain-Struktur befindet; wobei sich ein erster dielektrischer Abstandhalter entlang den Seitenwänden des ersten leitfähigen Kontakts erstreckt, wobei die abdeckende Halbleiterschicht der ersten Source- oder Drain-Struktur von dem ersten dielektrischen Abstandhalter eingeschlossen wird; und wobei sich ein zweiter dielektrischer Abstandhalter entlang den Seitenwänden des zweiten leitfähigen Kontakts erstreckt, wobei die abdeckende Halbleiterschicht der zweiten Source- oder Drain-Struktur von dem zweiten dielektrischen Abstandhalter eingeschlossen wird.
  11. Integrierte Schaltkreisstruktur nach Anspruch 10, wobei die erste Halbleiterschicht von einer höheren Germaniumkonzentration in der Nähe des oberen Finnenabschnitts zu einer niedrigeren Germaniumkonzentration in der Nähe der zweiten Halbleiterschicht abgestuft ist.
  12. Integrierte Schaltkreisstruktur nach Anspruch 10 oder 11, wobei die erste Halbleiterschicht eine Dicke in dem Bereich von 5 bis 20 Nanometer aufweist.
  13. Integrierte Schaltkreisstruktur nach Anspruch 10, 11 oder 12, wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine Phosphorkonzentration in dem Bereich von 1E19 Atome/cm3 bis zu 5E21 Atome/cm3 aufweist.
  14. Integrierte Schaltkreisstruktur nach Anspruch 10, 11, 12 oder 13, wobei die erste und die zweite Source- oder Drain-Struktur einen Kontaktwiderstand von weniger als ungefähr 3E-9 Ohm/cm2 aufweist.
  15. Integrierte Schaltkreisstruktur nach Anspruch 10, 11, 12, 13 oder 14, wobei der untere Finnenabschnitt einen Abschnitt eines darunterliegenden monokristallinen Silicium-Vollsubstrats enthält.
  16. Integrierte Schaltkreisstruktur nach Anspruch 10, 11, 12, 13, 14 oder 15, die außerdem umfasst: erste und zweite dielektrische Gate-Seitenwandabstandhalter entlang der ersten Seite bzw. der zweiten Seite des Gate-Stapels.
  17. Integrierte Schaltkreisstruktur nach Anspruch 10, 11, 12, 13, 14, 15 oder 16, die außerdem umfasst: einen ersten leitfähigen Kontakt auf der epitaktischen Struktur der ersten Source- oder Drain-Struktur; und einen zweiten leitfähigen Kontakt auf der epitaktischen Struktur der zweiten Source- oder Drain-Struktur.
  18. Integrierte Schaltkreisstruktur nach Anspruch 17, wobei sich der erste und der zweite leitfähige Kontakt in einer teilweisen Vertiefung in den epitaktischen Strukturen der ersten bzw. der zweiten Source- oder Drain-Struktur befinden.
  19. Integrierte Schaltkreisstruktur nach Anspruch 10, 11, 12, 13, 14, 15, 16, 17 oder 18, wobei die abdeckende Halbleiterschicht von jeder epitaktischen Struktur der ersten und der zweiten Source- oder Drain-Struktur Silicium und Phosphor umfasst.
  20. Computervorrichtung, umfassend: eine Leiterplatte; und eine Komponente, die mit der Leiterplatte verbunden ist, wobei die Komponente eine integrierte Schaltkreisstruktur aufweist, die umfasst: eine Finne, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium umfasst; einen Gate-Stapel über dem oberen Finnenabschnitt der Finne, wobei der Gate-Stapel eine erste Seite aufweist, die sich entgegengesetzt zu einer zweiten Seite befindet; eine erste Source- oder Drain-Struktur, die eine epitaktische Struktur umfasst, die auf der ersten Seite des Gate-Stapels in die Finne eingebettet ist; und eine zweite Source- oder Drain-Struktur, die eine epitaktische Struktur umfasst, die auf der zweiten Seite des Gate-Stapels in die Finne eingebettet ist; wobei jede epitaktische Struktur der ersten und der zweiten Source- oder Drain-Struktur eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt und eine zweite Halbleiterschicht auf der ersten Halbleiterschicht umfasst, wobei die erste Halbleiterschicht Silicium, Germanium und Phosphor umfasst und wobei die zweite Halbleiterschicht Silicium und Phosphor umfasst.
  21. Computervorrichtung nach Anspruch 20, die außerdem umfasst: einen Speicher, der mit der Leiterplatte verbunden ist.
  22. Computervorrichtung nach Anspruch 20 oder 21, die außerdem umfasst: einen Kommunikationschip, der mit der Leiterplatte verbunden ist.
  23. Computervorrichtung nach Anspruch 20, 21 oder 22, die außerdem umfasst: eine Kamera, die mit der Leiterplatte verbunden ist.
  24. Computervorrichtung nach Anspruch 20, 21, 22 oder 23, die außerdem umfasst: eine Batterie, die mit der Leiterplatte verbunden ist.
  25. Computervorrichtung nach Anspruch 20, 21, 22, 23 oder 24, wobei die Komponente ein ungehäuster integrierter Schaltkreischip in einem Gehäuse ist.
DE102020105127.1A 2019-03-28 2020-02-27 Source- oder drain-strukturen für germanium-n-kanalvorrichtungen Pending DE102020105127A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/368,088 2019-03-28
US16/368,088 US11973143B2 (en) 2019-03-28 2019-03-28 Source or drain structures for germanium N-channel devices

Publications (1)

Publication Number Publication Date
DE102020105127A1 true DE102020105127A1 (de) 2020-10-01

Family

ID=72604910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020105127.1A Pending DE102020105127A1 (de) 2019-03-28 2020-02-27 Source- oder drain-strukturen für germanium-n-kanalvorrichtungen

Country Status (4)

Country Link
US (2) US11973143B2 (de)
CN (1) CN111755442A (de)
DE (1) DE102020105127A1 (de)
TW (1) TWI850335B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102821369B1 (ko) * 2019-08-07 2025-06-17 삼성전자주식회사 반도체 소자
US11955482B2 (en) * 2020-05-18 2024-04-09 Intel Corporation Source or drain structures with high phosphorous dopant concentration
US12040384B2 (en) * 2021-08-27 2024-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain structure for semiconductor device
US20230207696A1 (en) * 2021-12-23 2023-06-29 Mohammad Hasan Integrated circuits with gate plugs to induce compressive channel strain
US20240063274A1 (en) * 2022-08-17 2024-02-22 Intel Corporation Source or drain structures with phosphorous and arsenic dopants
CN119403198B (zh) * 2023-07-19 2025-09-26 长鑫科技集团股份有限公司 一种半导体结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442590B2 (en) 2006-04-27 2008-10-28 Freescale Semiconductor, Inc Method for forming a semiconductor device having a fin and structure thereof
KR101263648B1 (ko) 2007-08-31 2013-05-21 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법.
US8963258B2 (en) * 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US9219155B2 (en) 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
US9178067B1 (en) 2014-04-25 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US9449975B1 (en) * 2015-06-15 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices and methods of forming
US9755073B1 (en) * 2016-05-11 2017-09-05 International Business Machines Corporation Fabrication of vertical field effect transistor structure with strained channels
US9935104B1 (en) * 2017-05-08 2018-04-03 Globalfoundries Inc. Fin-type field effect transistors with single-diffusion breaks and method
US10170555B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Intermetallic doping film with diffusion in source/drain
US10347764B2 (en) * 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
US10388756B2 (en) * 2018-01-12 2019-08-20 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US11410890B2 (en) * 2018-06-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial layers in source/drain contacts and methods of forming the same
US10672870B2 (en) * 2018-07-16 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20240258427A1 (en) 2024-08-01
TW202036839A (zh) 2020-10-01
US11973143B2 (en) 2024-04-30
TWI850335B (zh) 2024-08-01
CN111755442A (zh) 2020-10-09
US20200313001A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102020107015A1 (de) Source- oder drain-strukturen mit vertikalen gräben
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020107045A1 (de) Source- oder drain-strukturen mit phosphor- und arsen-co-dotierstoffen
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE112016007503T5 (de) Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE112022002141T5 (de) Integrierte schaltungsstruktur mit vergrabener leistungsschiene
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102021121941A1 (de) Ansätze mit geringem widerstand für die herstellung von kontakten und der sich daraus ergebenden strukturen
DE102019105024A1 (de) Selbstausgerichtete bitleitung- und kondensator-via-bildung
DE102019132141A1 (de) Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung
DE102020132236A1 (de) Integrierte schaltkreisstrukturen mit rundum-gate, die eine finnenstapelisolation aufweisen
DE102021124615A1 (de) Mehrschichtätzstoppschichten zur fortschrittlichen integrierter-schaltkreis-struktur-herstellung
DE112018007144T5 (de) Seitenwand-Interconnect-Metallisierungsstrukturen für integrierte Schaltungsvorrichtungen
DE102021121935A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE102020102814A1 (de) Selbstausgerichtete lokale Zwischenverbindungen
DE112022002055T5 (de) Integrierte-schaltung-strukturen mit einem metall-gate- stopfen, der auf einer dielektrischen dummy-finne aufsitzt
DE102020114140A1 (de) Zwischentrennschichten an dem back-end-of-line
DE102020120786B4 (de) Integrierter-schaltkreis-strukturen mit auskleidungslosen selbstbildenden barrieren
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
DE102020106736A1 (de) Source- oder drain-strukturen mit geringer resistivität
DE102019114241A1 (de) Kanalstrukturen mit teilfinnen-dotierstoff-diffusionssperrschichten

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027085000

Ipc: H10D0084820000