[go: up one dir, main page]

DE102024108537A1 - Ansteuervorrichtung und leistungswandler - Google Patents

Ansteuervorrichtung und leistungswandler Download PDF

Info

Publication number
DE102024108537A1
DE102024108537A1 DE102024108537.1A DE102024108537A DE102024108537A1 DE 102024108537 A1 DE102024108537 A1 DE 102024108537A1 DE 102024108537 A DE102024108537 A DE 102024108537A DE 102024108537 A1 DE102024108537 A1 DE 102024108537A1
Authority
DE
Germany
Prior art keywords
power supply
circuit
voltage
line
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102024108537.1A
Other languages
English (en)
Inventor
Ryoga Kiguchi
Hiromu Takubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102024108537A1 publication Critical patent/DE102024108537A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

Eine Ansteuervorrichtung beinhaltet eine erste Schaltung, die zwischen Verbinden und Nichtverbinden einer ersten Steuerleitung mit einer ersten positiven Leistungsversorgungsleitung umschaltet, eine zweite Schaltung, die zwischen Verbinden oder Nichtverbinden der ersten Steuerleitung mit einer ersten negativen Leistungsversorgungsleitung umschaltet, eine dritte Schaltung, die zwischen Verbinden und Nichtverbinden der ersten Steuerleitung mit einer ersten Referenzleitung umschaltet, eine erste Steuerschaltung, die die dritte Schaltung so betreibt, dass die erste Steuerleitung während einer Totzeit mit der ersten Referenzleitung verbunden ist, eine fünfte Schaltung, die zwischen Verbinden und Nichtverbinden einer zweiten Steuerleitung mit einer zweiten negativen Leistungsversorgungsleitung umschaltet, eine sechste Schaltung, die zwischen Verbinden und Nichtverbinden der zweiten Steuerleitung mit einer zweiten Referenzleitung umschaltet, und eine zweite Steuerschaltung, die die sechste Schaltung so betreibt, dass die zweite Steuerleitung mit der zweiten Referenzleitung verbunden ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Offenbarung betrifft Ansteuervorrichtungen und Leistungswandler.
  • 2. Beschreibung des verwandten Standes der Technik
  • Üblicherweise weist eine Leistungswandlerschaltung zwei in Reihe geschalteten Schaltelemente auf, die parallel an eine Gleichstrom- (DC-) Leistungsversorgung angeschlossen sind. In einer solchen Leistungswandlerschaltung ist es bekannt, beide Gatespannungen der beiden Schaltelemente in negativer Richtung vorzuspannen, so dass die beiden Schaltelemente während einer Totzeitperiode nicht gleichzeitig einschalten, wie zum Beispiel in der japanischen Patent-Auslegeschrift Nr. 2017-51049 vorgeschlagen.
  • Ein Schaltelement, wie z.B. ein SiC-MOSFET oder dergleichen, hat das Problem, dass sich seine Kennlinien verschlechtern, wenn ein Strom durch eine Body-Diode fließt. Wenn ein in der japanischen Patent-Auslegeschrift Nr. 2017-51049 vorgeschlagenes Ansteuerverfahren auf die Ansteuerung eines solchen Schaltelements angewendet wird, fließt während der Totzeit ein Strom durch die Body-Diode des Schaltelements, und die Verschlechterung des Schaltelements kann fortschreiten.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorliegende Offenbarung stellt eine Ansteuervorrichtung und einen Leistungswandler mit dieser Ansteuervorrichtung bereit, die eine Verschlechterung eines Schaltelements verhindern können.
  • Gemäß einem Aspekt der vorliegenden Offenbarung ist eine Ansteuervorrichtung für einen Leistungswandler so konfiguriert, dass sie abwechselnd ein erstes Schaltelement und ein zweites Schaltelement, die in Reihe geschaltet sind, mit einer dazwischen liegenden Totzeit schaltet, während der das erste Schaltelement und das zweite Schaltelement gleichzeitig ausgeschaltet sind, und beinhaltet eine erste Treiberschaltung, die so konfiguriert ist, dass sie das erste Schaltelement ansteuert; und eine zweite Treiberschaltung, die so konfiguriert ist, dass sie das zweite Schaltelement ansteuert, wobei die erste Treiberschaltung eine erste Steuerleitung, die elektrisch mit einer Steuerelektrode des ersten Schaltelements verbunden ist, eine erste positive Leistungsversorgungsleitung, die auf eine erste positive Leistungsversorgungsspannung eingestellt ist, eine erste negative Leistungsversorgungsleitung, die auf eine erste negative Leistungsversorgungsspannung eingestellt ist, eine erste Referenzleitung, die elektrisch mit einer ersten Hauptelektrode des ersten Schaltelements verbunden ist und auf eine erste Zwischenspannung eingestellt ist, die höher als die erste negative Leistungsversorgungsspannung und niedriger als eine Schwellenspannung des ersten Schaltelements ist, einen ersten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung mit der ersten positiven Leistungsversorgungsleitung umschaltet, einen zweiten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung oder elektrischer Nichtverbindung der ersten Steuerleitung mit der ersten negativen Leistungsversorgungsleitung umschaltet, einen dritten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung mit der ersten Referenzleitung umschaltet, und eine erste Steuerschaltung beinhaltet, die so konfiguriert ist, dass sie den dritten Schaltkreis so betreibt, dass die erste Steuerleitung während der Totzeit elektrisch mit der ersten Referenzleitung verbunden ist, und die zweite Treiberschaltung eine zweite Steuerleitung, die elektrisch mit einer Steuerelektrode des zweiten Schaltelements verbunden ist, eine zweite positive Leistungsversorgungsleitung, die auf eine zweite positive Leistungsversorgungsspannung eingestellt ist, eine zweite negative Leistungsversorgungsleitung, die auf eine zweite negative Leistungsversorgungsspannung eingestellt ist, eine zweite Referenzleitung, die elektrisch mit einer ersten Hauptelektrode des zweiten Schaltelements verbunden ist und auf eine zweite Zwischenspannung eingestellt ist, die höher als die zweite negative Leistungsversorgungsspannung und niedriger als eine Schwellenspannung des zweiten Schaltelements ist, einen vierten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung mit der zweiten positiven Leistungsversorgungsleitung umschaltet, einen fünften Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung mit der zweiten negativen Leistungsversorgungsleitung umschaltet, einen sechsten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung mit der zweiten Referenzleitung umschaltet, und eine zweite Steuerschaltung beinhaltet, die so konfiguriert ist, dass sie den sechsten Schaltkreis so betreibt, dass die zweite Steuerleitung elektrisch mit der zweiten Referenzleitung verbunden ist.
  • Die Aufgabe und die Vorteile der Ausführungsformen werden durch die insbesondere in den Ansprüchen angegebenen Elemente und Kombinationen verwirklicht und erreicht.
  • Es versteht sich, dass sowohl die vorstehende allgemeine Beschreibung als auch die nachstehende ausführliche Beschreibung beispielhaft und erläuternd und nicht einschränkend für die beanspruchte Erfindung sind.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist ein Diagramm, das ein Konfigurationsbeispiel eines Leistungswandlers veranschaulicht;
    • 2 ist ein Zeitdiagramm, das einen Betrieb durch ein Ansteuerverfahren gemäß einem Vergleichsbeispiel veranschaulicht;
    • 3 ist ein Diagramm, das ein Beispiel für Kennlinien einer Body-Diode eines SiC-MOSFET veranschaulicht;
    • 4 ist ein Zeitdiagramm, das einen Betrieb durch ein erstes Ansteuerverfahren gemäß der vorliegenden Offenbarung veranschaulicht;
    • 5 ist ein Diagramm, das ein Konfigurationsbeispiel eines Leistungswandlers mit einer Ansteuervorrichtung gemäß einer ersten Ausführungsform veranschaulicht;
    • 6 ist ein Zeitdiagramm, das ein erstes Ansteuerverfahren durch die Ansteuervorrichtung der ersten Ausführungsform veranschaulicht;
    • 7 ist ein Diagramm, das ein Konfigurationsbeispiel einer ersten Steuerschaltung und einer zweiten Steuerschaltung veranschaulicht;
    • 8 ist ein Zeitdiagramm, das ein zweites Ansteuerverfahren durch die Ansteuervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 9 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht;
    • 10 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß einer dritten Ausführungsform veranschaulicht;
    • 11 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß einer vierten Ausführungsform veranschaulicht;
    • 12 ist ein Zeitdiagramm, das ein Beispiel für den Betrieb der Ansteuervorrichtung gemäß der vierten Ausführungsform veranschaulicht;
    • 13 ist ein Zeitdiagramm, das ein Beispiel für den Betrieb der Ansteuervorrichtung gemäß einer fünften Ausführungsform veranschaulicht; und
    • 14 ist ein Diagramm, das ein Konfigurationsbeispiel eines dritten Schaltkreises oder eines sechsten Schaltkreises veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 ist ein Diagramm, das ein Konfigurationsbeispiel eines Leistungswandlers veranschaulicht. Bei dem in 1 dargestellten Leistungswandler 100 kann es sich um einen Wechselrichter handeln, der Gleichstrom in Wechselstrom umwandelt, oder um einen Gleichrichter, der Wechselstrom in Gleichstrom umwandelt oder Gleichstrom in Gleichstrom umwandelt. Bei dem Leistungswandler 100 handelt es sich beispielsweise um einen Wechselrichter, der eine Leistung einer von einer DC-Leistungsversorgung 400 gelieferten Gleichspannung E in AC-(Wechselspannungs-) Leistung umwandelt, die an eine Last 300, z.B. einen Motor oder dergleichen, geliefert wird. Der Leistungswandler 100 beinhaltet eine Steuerung 10, eine Ansteuervorrichtung 20, einen oberen Zweig Q1, einen unteren Zweig Q2 und die DC-Leistungsversorgung 400.
  • 1 veranschaulicht einen Zweig für eine Phase, wobei der obere Zweig Q1 und der untere Zweig Q2 in Reihe geschaltet sind, und die Ansteuervorrichtung 20 für eine Phase, die den Zweig ansteuert. Wenn der Leistungswandler 100 ein Wechselrichter ist, der AC-Leistung mit drei Phasen U, V und W erzeugt, beinhaltet der Leistungswandler 100 Zweige für die drei Phasen mit der gleichen Konfiguration wie der in 1 dargestellte Zweig und Ansteuervorrichtungen für drei Phasen mit der gleichen Konfiguration wie die in 1 dargestellte Ansteuervorrichtung 20. Ein Knoten zwischen dem oberen High-Side-Zweig Q1 und dem unteren Low-Side-Zweig Q2 ist mit der Last 300 verbunden.
  • Die Ansteuervorrichtung 20 schaltet abwechselnd den oberen Zweig Q1 und den unteren Zweig Q2, die in Reihe geschaltet sind, mit einer dazwischen liegenden Totzeit, während der der obere Zweig Q1 und der untere Zweig Q2 gleichzeitig ausgeschaltet sind, gemäß von der Steuerung 10 gelieferten Steuersignalen Q1sig und Q2sig. Die Bezeichnung „gleichzeitig“ kann gleichbedeutend sein mit „während derselben Zeitperiode“. Das Befehlssignal Q1sig ist ein Steuersignal, mit dem eine Ein- oder Ausschaltperiode des oberen Zweigs Q1 befohlen wird. Das Befehlssignal Q2sig ist ein Steuersignal, mit dem eine Ein- oder Ausschaltperiode des unteren Zweigs Q2 befohlen wird. Die Ansteuervorrichtung 20 beinhaltet eine erste Treiberschaltung 21 und eine zweite Treiberschaltung 22.
  • Die erste Treiberschaltung 21 steuert den oberen Zweig Q1 gemäß den Befehlssignalen Q1sig und Q2sig an. Die erste Treiberschaltung 21 schaltet eine Gate-Source-Spannung VGS1 des oberen Zweigs Q1 auf eine erste positive Leistungsversorgungsspannung V1P oder eine erste negative Leistungsversorgungsspannung V1N oder eine erste Zwischenspannung VM1. Die erste Zwischenspannung VM1 ist höher als die erste negative Leistungsversorgungsspannung V1N und niedriger als die erste positive Leistungsversorgungsspannung V1P, und insbesondere ist sie höher als die erste negative Leistungsversorgungsspannung V1N und niedriger als eine Schwellenspannung des oberen Zweigs Q1.
  • Die zweite Treiberschaltung 22 steuert den oberen Zweig Q2 gemäß den Befehlssignalen Q1sig und Q2sig an. Die zweite Treiberschaltung 22 schaltet eine Gate-Source-Spannung VGS2 des unteren Zweigs Q2 auf eine zweite positive Leistungsversorgungsspannung V2P oder eine zweite negative Leistungsversorgungsspannung V2N oder eine zweite Zwischenspannung VM2. Die zweite Zwischenspannung VM2 ist höher als die zweite negative Leistungsversorgungsspannung V2N und niedriger als die zweite positive Leistungsversorgungsspannung V2P, und insbesondere ist sie höher als die zweite negative Leistungsversorgungsspannung V2N und niedriger als eine Schwellenspannung des oberen Zweigs Q2.
  • Bei dem oberen Zweig Q1 und dem unteren Zweig Q2 handelt es sich jeweils um ein spannungsgesteuertes Halbleiterelement, d.h. ein Schaltelement mit einer Steuerelektrode, einer ersten Hauptelektrode und einer zweiten Hauptelektrode. Zu konkreten Beispielen für den oberen Zweig Q1 und den unteren Zweig Q2 zählen Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) oder dergleichen. 1 zeigt ein Beispiel für einen Fall, in dem es sich bei dem oberen Zweig Q1 und dem unteren Zweig Q2 jeweils um einen N-Kanal-MOSFET mit einem Gate, einer Source und einem Drain handelt. Das Gate ist ein Beispiel für die Steuerelektrode. Die Source ist ein Beispiel für die erste Hauptelektrode. Der Drain ist ein Beispiel für die zweite Hauptelektrode.
  • Die Steuerelektrode des oberen Zweigs Q1 ist elektrisch mit einer ersten Steuerleitung 54 der ersten Treiberschaltung 21 verbunden. Die erste Hauptelektrode des oberen Zweigs Q1 ist elektrisch mit einer ersten Referenzleitung 57 der ersten Treiberschaltung 21, der zweiten Hauptelektrode des unteren Zweigs Q2 und der Last 300 verbunden. Die zweite Hauptelektrode des oberen Zweigs Q1 ist elektrisch mit einer positiven Elektrodenseite der DC-Leistungsversorgung 400 verbunden.
  • Die Steuerelektrode des unteren Zweigs Q2 ist elektrisch mit einer zweiten Steuerleitung 64 der zweiten Treiberschaltung 22 verbunden. Die erste Hauptelektrode des unteren Zweigs Q2 ist elektrisch mit einer zweiten Referenzleitung 67 der zweiten Treiberschaltung 22 und mit einer negativen Elektrodenseite der DC-Leistungsversorgung 400 verbunden. Die zweite Hauptelektrode des unteren Zweigs Q2 ist elektrisch mit der ersten Referenzleitung 57 der ersten Treiberschaltung 21, der ersten Hauptelektrode des oberen Zweigs Q1 und der Last 300 verbunden.
  • Der obere Zweig Q1 und der untere Zweig Q2 können jeweils aus einem Silicium-Halbleiter oder aus einem Halbleiter mit breiter Bandlücke, dessen Bandlücke größer ist als die von Silicium, gebildet sein. Zu Beispielen für den Halbleiter mit breiter Bandlücke zählen Galliumnitrid, Siliciumcarbid, Diamant oder dergleichen. Wenn sowohl der obere Zweig Q1 als auch der untere Zweig Q2 aus einem Halbleiter mit breiter Bandlücke gebildet ist, kann ein Leistungswandlungswirkungsgrad des Leistungswandlers 100 erhöht werden.
  • Der obere Zweig Q1 und der untere Zweig Q2 sind beispielsweise jeweils ein SiC-MOSFET mit einem Gate, einer Source und einem Drain. SiC ist die Abkürzung für Siliciumcarbid, und MOSFET ist die Abkürzung für Metalloxid-Halbleiter-Feldeffekttransistor. Ein Schaltelement, wie z.B. der SiC-MOSFET oder dergleichen, beinhaltet einen Kanal zwischen der Source und dem Drain und eine Body-Diode mit einer Richtung von der Source zum Drain als Durchlassrichtung. Der obere Zweig Q1 ist ein Beispiel für ein erstes Schaltelement oder einen ersten SiC-MOSFET. Der untere Zweig Q2 ist ein Beispiel für ein zweites Schaltelement oder einen zweiten SiC-MOSFET.
  • Als Nächstes wird ein Betrieb beschrieben, bei dem ein von der Ansteuervorrichtung 20 angewandtes Ansteuerverfahren zum Ansteuern einer Phase (z.B. eines U-Phasen-Zweigs) des Leistungswandlers 100 eingesetzt wird. Da zwei andere Phasen (z.B. eine V-Phase und eine W-Phase) als die im Folgenden beschriebene eine Phase ebenfalls auf die gleiche Weise angesteuert werden wie die eine Phase, gilt die folgende Beschreibung des Betriebs für die eine Phase auch für den Betrieb der anderen Phasen.
  • Zunächst wird ein Ansteuerverfahren gemäß einem Vergleichsbeispiel zum Vergleich mit dem Ansteuerverfahren gemäß der vorliegenden Offenbarung beschrieben.
  • 2 ist ein Zeitdiagramm, das einen Betrieb durch das Ansteuerverfahren gemäß dem Vergleichsbeispiel veranschaulicht. In der folgenden Beschreibung von 2 werden der Einfachheit halber Bezugszeichen verwendet, die einzelne Elemente des in 1 dargestellten Leistungswandlers 100 bezeichnen. Wie in 2 dargestellt, ist der Schaltbetrieb für eine Phase des Leistungswandlers 100 in vier Betriebsmodi unterteilt, nämlich einen Betriebsmodus MD1, einen Betriebsmodus MD2, einen Betriebsmodus MD3 und einen Betriebsmodus MD4.
  • Während des Betriebs im Modus MD1 von einem Zeitpunkt t1 bis zu einem Zeitpunkt t2 hat das Befehlssignal Q1sig einen High-Pegel, und das Befehlssignal Q2sig hat einen Low-Pegel. Aus diesem Grund wird die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 zur gleichen Spannung wie die erste positive Leistungsversorgungsspannung V1P, und die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 wird zur gleichen Spannung wie die zweite negative Leistungsversorgungsspannung V2N.
  • Dementsprechend nimmt der obere Zweig Q1 einen eingeschalteten Zustand an, der untere Zweig Q2 nimmt einen ausgeschalteten Zustand an, und ein Drain-Strom ID1 des oberen Zweigs Q1 fließt als Ausgangsstrom Iu durch eine U-Phasen-Spule der Last 300. Infolgedessen steigt der Drainstrom ID1 des oberen Zweigs Q1, und auch der Strom Iu nimmt allmählich zu. Zudem nimmt der Ausgangsstrom Iu einen positiven Wert an. Im Betriebsmodus MD1 geht ein Wert eines Drainstroms ID2 auf 0 [A], da der untere Zweig Q2 den ausgeschalteten Zustand annimmt.
  • Anschließend wird zum Zeitpunkt t2 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD1 auf den Modus MD2 umgeschaltet. Der Modus MD2 ist ein Modus, in dem der obere Zweig Q1 vom Ein-Zustand in den Aus-Zustand geschaltet wird, so dass sowohl der obere Zweig Q1 als auch der untere Zweig Q2 den Aus-Zustand annehmen, um eine erste Totzeit DT1 zu bilden. Die erste Totzeit DT1 ist eine Zeitspanne, in der verhindert wird, dass ein Durchgangsstrom zwischen dem oberen Zweig Q1 und dem unteren Zweig Q2 fließt, indem verhindert wird, dass der obere Zweig Q1 und der untere Zweig Q2 gleichzeitig den Ein-Zustand annehmen.
  • Im Betrieb während des Modus MD2 wird die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 nach einer Spiegelperiode zur gleichen Spannung wie die erste negative Leistungsversorgungsspannung V1N, und die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 wird zur gleichen Spannung wie die zweite negative Leistungsversorgungsspannung V2N. Aus diesem Grund wird der obere Zweig Q1 vom Ein-Zustand in den Aus-Zustand geschaltet, und der untere Zweig Q2 behält den Aus-Zustand bei. Dementsprechend nehmen sowohl der obere Zweig Q1 als auch der untere Zweig Q2 den Aus-Zustand an.
  • In diesem Zustand fließt ein Rückstrom, der durch eine eingebaute Body-Diode des unteren Zweigs Q2 fließt, zur Last 300. Da es sich bei diesem Rückstrom um einen Strom handelt, der auf einer Induktivität oder dergleichen der Last 300 beruht, nimmt der Ausgangsstrom Iu allmählich ab und behält dabei einen positiven Wert bei. Dieser Rückstrom ist ein Strom, der durch die eingebaute Body-Diode des unteren Zweigs Q2 fließt, und entspricht dem Drainstrom ID2, der von der Source zum Drain des unteren Zweigs Q2 fließt. Im Modus MD2 nimmt andererseits der obere Zweig Q1 den Aus-Zustand an, so dass der Drainstrom ID1 des oberen Zweigs Q1 auf 0 [A] sinkt.
  • Danach wird zu einem Zeitpunkt t3 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD2 auf den Modus MD3 umgeschaltet. Der Modus MD3 ist ein Modus, bei dem der untere Zweig Q2 vom Aus-Zustand in den Ein-Zustand geschaltet wird und der Rückstrom sowohl durch den Kanal als auch durch die Body-Diode des unteren Zweigs Q2 fließt.
  • Im Modus MD3 wird das Befehlssignal Q2sig von Low-Pegel auf High-Pegel invertiert. Aus diesem Grund wird die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 zur gleichen Spannung wie die zweite positive Leistungsversorgungsspannung V2P. Da somit eine Durchlassvorspannung an die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 ausgegeben wird, wird der untere Zweig Q2 vom Aus-Zustand in den Ein-Zustand geschaltet. Wenn der untere Zweig Q2 den Ein-Zustand annimmt, fließt der Rückstrom sowohl durch den Kanal als auch durch die Body-Diode des unteren Zweigs Q2. Dementsprechend sind im Modus MD2 ein Ein-Widerstand des Kanals und ein Ein-Widerstand der Body-Diode des unteren Zweigs Q2 parallel geschaltet, und der Widerstand ist niedriger als im Modus MD2, in dem der Rückstrom nur durch die Body-Diode fließt. Während des Modus MD3 wird der obere Zweig Q1 im Aus-Zustand gehalten.
  • Der Rückstrom im Modus MD3 ist ein Strom, der auf der Induktivität oder dergleichen der Last 300 beruht, ähnlich wie im Modus MD2, und der Stromwert des Rückstroms nähert sich allmählich 0 [A]. Infolgedessen sinkt der Ausgangsstrom Iu allmählich und behält einen positiven Wert bei.
  • Danach wird zu einem Zeitpunkt t4 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD3 auf den Modus MD4 umgeschaltet. Der Modus MD4 ist ein Modus, in dem der untere Zweig Q2 vom Ein-Zustand in den Aus-Zustand geschaltet wird, so dass sowohl der obere Zweig Q1 als auch der untere Zweig Q2 den Aus-Zustand annehmen, um eine zweite Totzeit DT2 zu bilden, ähnlich dem vorstehend beschriebenen Modus MD2. Die zweite Totzeit DT2 ist eine Zeitspanne, in der verhindert wird, dass ein Durchgangsstrom zwischen dem oberen Zweig Q1 und dem unteren Zweig Q2 fließt, indem verhindert wird, dass der obere Zweig Q1 und der untere Zweig Q2 gleichzeitig den Ein-Zustand annehmen.
  • Im Betrieb während des Modus MD4 wird die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 nach der Spiegelperiode zur gleichen Spannung wie die zweite negative Leistungsversorgungsspannung V2N, und die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 wird zur gleichen Spannung wie die erste negative Leistungsversorgungsspannung V1N. Aus diesem Grund wird der untere Zweig Q2 vom Ein-Zustand in den Aus-Zustand geschaltet, und der obere Zweig Q1 behält den Aus-Zustand bei. Somit nehmen sowohl der obere Zweig Q1 als auch der untere Zweig Q2 den Aus-Zustand an.
  • In diesem Zustand fließt ein Rückstrom, der durch die eingebaute Body-Diode des unteren Zweigs Q2 fließt, zur Last 300. Da es sich bei dem Rückstrom um einen Strom handelt, der auf der Induktivität oder dergleichen der Last 300 beruht, nimmt der Ausgangsstrom Iu allmählich ab und behält dabei einen positiven Wert bei. Zudem wird im Modus MD4 der Drainstrom ID1 des oberen Zweigs Q1 auf 0 [A] gehalten, da der obere Zweig Q1 den Aus-Zustand annimmt. Andererseits ist dieser Rückstrom ein Strom, der durch die eingebaute Body-Diode des unteren Zweigs Q2 fließt, und entspricht dem Drainstrom ID2, der von der Source zum Drain des unteren Zweigs Q2 fließt.
  • Danach wird zu einem Zeitpunkt t5 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD4 auf den Modus MD1 umgeschaltet. In diesem Modus MD1 nimmt der obere Zweig Q1 den Ein-Zustand an, und der untere Zweig Q2 behält den Aus-Zustand bei, wie vorstehend beschrieben.
  • In diesem Modus MD1 wird das Befehlssignal Q1sig vom Low-Pegel zum High-Pegel invertiert, und das Befehlssignal Q2sig behält den Low-Pegel bei. Aus diesem Grund wird der obere Zweig Q1 vom Aus-Zustand in den Ein-Zustand geschaltet, eine Drain-Source-Spannung VDS1 des oberen Zweigs Q1 sinkt von einer Gleichspannung E der DC-Leistungsversorgung 400 auf „0 (Null)“, und der Drainstrom ID1 steigt von Null in einer positiven Richtung (einer Richtung vom Drain zur Source).
  • Im Gegensatz dazu behält auf der Low-Seite der untere Zweig Q2 den Aus-Zustand bei, aber es wird ein hohes dv/dt im unteren Zweig Q2 erzeugt (eine Drain-Source-Spannung VDS2 steigt schnell an), weil der obere Zweig Q1 eingeschaltet ist, und aufgrund des hohen dv/dt fließt ein Sperrverzögerungsstrom durch die Body-Diode des unteren Zweigs Q2. Nachdem der Sperrverzögerungsstrom konvergiert, wird der Drainstrom ID2 Null.
  • Wie vorstehend beschrieben, fließt der Rückstrom während der Totzeiten DT1 und DT2 jedoch nur durch die Body-Diode des unteren Zweigs Q2, was zu einer Verschlechterung des unteren Zweigs Q2 führen kann, bei dem es sich um ein Schaltelement wie einen SiC-MOSFET oder dergleichen handelt. Da eine Ein-Spannung (Durchlassspannung) der Body-Diode relativ hoch ist, kann dies zu einem erhöhten Verlust des unteren Zweigs Q2 führen.
  • 3 ist ein Diagramm, das ein Beispiel für Kennlinien einer Body-Diode des SiC-MOSFET veranschaulicht. In 3 zeigt die Abszisse eine Drain-Source-Spannung (eine Spannung an der Body-Diode) als eine Spannung des Drains von der Source aus gesehen an und wird daher durch einen negativen Wert dargestellt. Wenn eine Gate-Source-Spannung erhöht wird, sinkt die Drain-Source-Spannung (Spannung an der Body-Diode), und damit auch der Verlust. Bei dem vorstehend beschriebenen Ansteuerverfahren von 2 tritt ein großer Verlust auf, da während der Totzeit eine Sperrvorspannung (eine negative Leistungsversorgungsspannung) zwischen Gate und Source angelegt wird. Angesichts dieses großen Verlustes, der bei dem Ansteuerungsverfahren von 2 auftritt, wird bei dem Ansteuerungsverfahren gemäß der vorliegenden Offenbarung eine Spannung (eine Gatespannung), die zwischen dem Gate und der Source des Schaltelements, wie dem SiC-MOSFET oder dergleichen, angelegt wird, während der Totzeit auf eine Zwischenspannung eingestellt, die höher als die negative Leistungsversorgungsspannung und niedriger als die Schwellenspannung des Schaltelements ist.
  • 4 ist ein Zeitdiagramm, das einen Betrieb durch ein erstes Ansteuerverfahren gemäß der vorliegenden Offenbarung. In der folgenden Beschreibung von 4 werden die Bezugszeichen verwendet, die die Bestandteile des in 1 dargestellten Leistungswandlers 100 bezeichnen. Wie in 4 dargestellt, ist der Schaltbetrieb für eine Phase des Leistungswandlers 100 in die vier Betriebe des Modus MD1, des Modus MD2, des Modus MD3 und des Modus MD4 unterteilt.
  • Im Betrieb während des Modus MD1 vom Zeitpunkt t1 bis zum Zeitpunkt t2 hat das Befehlssignal Q1sig einen High-Pegel, und das Befehlssignal Q2sig hat einen Low-Pegel. Aus diesem Grund hat die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 die gleiche Spannung wie die erste positive Leistungsversorgungsspannung V1P, und die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 hat die gleiche Spannung wie die zweite negative Leistungsversorgungsspannung V2N.
  • Dementsprechend nimmt der obere Zweig Q1 den eingeschalteten Zustand an, der untere Zweig Q2 nimmt den ausgeschalteten Zustand an, und der Drain-Strom ID1 des oberen Zweigs Q1 fließt als Ausgangsstrom Iu durch die U-Phasen-Spule der Last 300. Infolgedessen steigt der Drainstrom ID1 des oberen Zweigs Q1, und auch der Ausgangsstrom Iu nimmt allmählich zu. Zudem nimmt der Ausgangsstrom Iu einen positiven Wert an. Im Betriebsmodus MD1 geht der Wert des Drainstroms ID2 auf 0 [A], da der untere Zweig Q2 den Aus-Zustand annimmt.
  • Im Modus MD1 setzt die erste Treiberschaltung 21 die Gate-Spannung des oberen Zweigs Q1 daher auf die erste positive Leistungsversorgungsspannung V1P, und die zweite Treiberschaltung 22 setzt die Gate-Spannung des unteren Zweigs Q2 auf die zweite negative Leistungsversorgungsspannung V2N.
  • Anschließend wird zum Zeitpunkt t2 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD1 auf den Modus MD2 umgeschaltet. Der Modus MD2 ist ein Modus zur Bildung der ersten Totzeit DT1. Die erste Totzeit DT1 ist eine Zeitspanne unmittelbar nach einer Ein-Befehlsperiode des oberen Zweigs Q1 durch das Befehlssignal Qlsig und unmittelbar vor einer Ein-Befehlsperiode des unteren Zweigs Q2 durch das Befehlssignal Q2sig.
  • Im Betrieb im Modus MD2 wird die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 nach der Spiegelperiode zur ersten Zwischenspannung VM1 und die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 zur zweiten Zwischenspannung VM2. Die erste Zwischenspannung VM1 ist höher als die erste negative Leistungsversorgungsspannung V1N und niedriger als die Schwellenspannung des oberen Zweigs Q1 und ist in dem in 4 dargestellten Beispiel Null. Die zweite Zwischenspannung VM2 ist höher als die zweite negative Leistungsversorgungsspannung V2N und niedriger als die Schwellenspannung des unteren Zweigs Q2 und ist in dem in 4 dargestellten Beispiel Null.
  • Da in diesem Zustand die zweite Zwischenspannung VM2 im Wesentlichen Null ist, öffnet sich der Kanal des unteren Zweigs Q2 leicht. Somit fließt ein Kreisstrom (ein Rückstrom), der während des Modus MD2 fließt, sowohl durch den Kanal als auch durch die Body-Diode des unteren Zweigs Q2. Aus diesem Grund sind im Modus MD2 der Ein-Widerstand des Kanals und der Ein-Widerstand der Body-Diode des unteren Zweigs Q2 parallel geschaltet. Da die Spannung zwischen Drain und Source des unteren Zweigs Q2 abnimmt, verringert sich auch der Verlust des unteren Zweigs Q2. Da ferner ein gleichgerichteter Strom (Rückstrom) zwischen der Body-Diode und dem Kanal aufgeteilt wird, verringert sich eine durch die Body-Diode fließende Stromkomponente, und eine durch den durch die Body-Diode fließenden Strom verursachte Verschlechterung kann verhindert werden.
  • Im Modus MD2 fließt der durch den Kanal und die Body-Diode des unteren Zweigs Q2 fließende Rückstrom als Ausgangsstrom Iu zur Last 300. Da es sich bei diesem Rückstrom um einen Strom handelt, der auf der Induktivität oder dergleichen der Last 300 beruht, nimmt der Ausgangsstrom Iu allmählich ab und behält dabei einen positiven Wert bei. Dieser Rückstrom ist ein Strom, der durch den Kanal und die Body-Diode des unteren Zweigs Q2 fließt, und entspricht dem Drainstrom ID2, der von der Source zum Drain des unteren Zweigs Q2 fließt. Im Modus MD2 sinkt dagegen der Drainstrom ID1 des oberen Zweigs Q1 auf 0 [A], da der obere Zweig Q1 den Aus-Zustand annimmt.
  • Dementsprechend ändert die erste Treiberschaltung 21 im Modus MD2, wenn die erste Totzeit DT1 beginnt, die Gate-Spannung des oberen Zweigs Q1 von der ersten positiven Leistungsversorgungsspannung V1P auf die erste Zwischenspannung VM1. Dagegen ändert bei Beginn der ersten Totzeit DT1 die zweite Treiberschaltung 22 die Gate-Spannung des unteren Zweigs Q2 von der zweiten negativen Leistungsversorgungsspannung V2N auf die zweite Zwischenspannung VM2.
  • Danach wird zum Zeitpunkt t3 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD2 auf den Modus MD3 umgeschaltet. Der Modus MD3 ist ein Modus, bei dem der untere Zweig Q2 vom Aus-Zustand in den Ein-Zustand geschaltet wird und der Rückstrom sowohl durch den Kanal als auch durch die Body-Diode des unteren Zweigs Q2 fließt.
  • Im Modus MD3 wird das Befehlssignal Q2sig von Low-Pegel auf High-Pegel invertiert. Aus diesem Grund wird die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 zur gleichen Spannung wie die zweite positive Leistungsversorgungsspannung V2P. Da somit eine Durchlassvorspannung an die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 ausgegeben wird, wird der untere Zweig Q2 vom Aus-Zustand in den Ein-Zustand geschaltet. Wenn der untere Zweig Q2 den Ein-Zustand annimmt, fließt der Rückstrom sowohl durch den Kanal als auch durch die Body-Diode des unteren Zweigs Q2. Aus diesem Grund sind im Modus MD3 der Ein-Widerstand des Kanals und der Ein-Widerstand der Body-Diode des unteren Zweigs Q2 parallel geschaltet, und der Widerstand wird geringer als der Widerstand im Modus MD2, in dem der Rückstrom nur durch die Body-Diode fließt. Während des Modus MD3 behält der obere Zweig Q1 den Aus-Zustand bei.
  • Der Rückstrom im Modus MD3 ist ein Strom, der auf der Induktivität oder dergleichen der Last 300 beruht, ähnlich wie im Modus MD2, und der Stromwert des Rückstroms nähert sich allmählich 0 [A]. Infolgedessen sinkt der Ausgangsstrom Iu allmählich und behält einen positiven Wert bei.
  • Dementsprechend ändert die erste Treiberschaltung 21 im Modus MD3 die Gate-Spannung des oberen Zweigs Q1 von der ersten Zwischenspannung VM1 auf die erste negative Leistungsversorgungsspannung V1N, wenn die erste Totzeit DT1 endet. Dagegen ändert die zweite Treiberschaltung 22, wenn die erste Totzeit DT1 endet, die Gate-Spannung des unteren Zweigs Q2 von der zweiten Zwischenspannung VM2 auf die zweite positive Leistungsversorgungsspannung V2P.
  • Danach wird zu einem Zeitpunkt t4 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD3 auf den Modus MD4 umgeschaltet. Der Modus MD4 ist ein Modus zur Bildung der zweiten Totzeit DT2, ähnlich dem vorstehend beschriebenen Modus MD2. Die zweite Totzeit DT2 ist eine Zeitspanne unmittelbar nach der Ein-Befehlsperiode des unteren Zweigs Q2 durch das Befehlssignal Q2sig und unmittelbar vor der Ein-Befehlsperiode des oberen Zweigs Q1 durch das Befehlssignal Q1sig.
  • Im Betrieb im Modus MD4 wird die Gate-Source-Spannung VGS2 des unteren Zweigs Q2 nach der Spiegelperiode zur zweiten Zwischenspannung VM2 und die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 zur ersten Zwischenspannung VM1. Die erste Zwischenspannung VM1 ist höher als die erste negative Leistungsversorgungsspannung V1N und niedriger als die Schwellenspannung des oberen Zweigs Q1 und ist in dem in 4 dargestellten Beispiel Null. Die zweite Zwischenspannung VM2 ist höher als die zweite negative Leistungsversorgungsspannung V2N und niedriger als die Schwellenspannung des unteren Zweigs Q2 und ist in dem in 4 dargestellten Beispiel Null.
  • Da in diesem Zustand die zweite Zwischenspannung VM2 im Wesentlichen Null ist, öffnet sich der Kanal des unteren Zweigs Q2 leicht. Somit fließt der Kreisstrom (Rückstrom), der während des Modus MD4 fließt, sowohl durch den Kanal als auch durch die Body-Diode des unteren Zweigs Q2. Aus diesem Grund sind im Modus MD4 der Ein-Widerstand des Kanals und der Ein-Widerstand der Body-Diode des unteren Zweigs Q2 parallel geschaltet. Da die Spannung zwischen Drain und Source des unteren Zweigs Q2 abnimmt, verringert sich auch der Verlust des unteren Zweigs Q2. Da ferner der gleichgerichtete Strom (Rückstrom) zwischen der Body-Diode und dem Kanal aufgeteilt wird, verringert sich die durch die Body-Diode fließende Stromkomponente, und die durch den durch die Body-Diode fließenden Strom verursachte Verschlechterung kann verhindert werden.
  • Im Modus MD4 fließt der durch den Kanal und die Body-Diode des unteren Zweigs Q2 fließende Rückstrom als Ausgangsstrom Iu zur Last 300. Da es sich bei diesem Rückstrom um einen Strom handelt, der auf der Induktivität oder dergleichen der Last 300 beruht, nimmt der Ausgangsstrom Iu allmählich ab und behält dabei einen positiven Wert bei. Dieser Rückstrom ist ein Strom, der durch den Kanal und die Body-Diode des unteren Zweigs Q2 fließt, und entspricht dem Drainstrom ID2, der von der Source zum Drain des unteren Zweigs Q2 fließt. Im Modus MD4 wird dagegen der Drainstrom ID1 des oberen Zweigs Q1 auf 0 [A] gehalten, da der obere Zweig Q1 den Aus-Zustand annimmt.
  • Dementsprechend ändert die erste Treiberschaltung 21 im Modus MD4, wenn die zweite Totzeit DT2 beginnt, die Gate-Spannung des oberen Zweigs Q1 von der ersten negativen Leistungsversorgungsspannung V1N auf die erste Zwischenspannung VM1. Dagegen ändert bei Beginn der ersten Totzeit DT1 die zweite Treiberschaltung 22 die Gate-Spannung des unteren Zweigs Q2 von der zweiten positiven Leistungsversorgungsspannung V2P auf die zweite Zwischenspannung VM2.
  • Danach wird zu einem Zeitpunkt t5 der Schaltbetrieb für eine Phase des Leistungswandlers 100 vom Modus MD4 auf den Modus MD1 umgeschaltet. Während dieses Modus MD1 nimmt der obere Zweig Q1 den Ein-Zustand an, und der untere Zweig Q2 behält den Aus-Zustand bei, wie vorstehend beschrieben.
  • Während dieses Modus MD1 wird das Befehlssignal Q1sig vom Low-Pegel zum High-Pegel invertiert, und das Befehlssignal Q2sig behält den Low-Pegel bei. Aus diesem Grund wird der obere Zweig Q1 vom Aus-Zustand in den Ein-Zustand geschaltet, die Drain-Source-Spannung VDS1 des oberen Zweigs Q1 sinkt von der Gleichspannung E der DC-Leistungsversorgung 400 auf „0“, und der Drainstrom ID1 steigt von Null in der positiven Richtung (der Richtung vom Drain zur Source).
  • Auf der Low-Seite behält dagegen der untere Zweig Q2 den Aus-Zustand bei, aber es wird ein hohes dv/dt im unteren Zweig Q2 erzeugt (die Drain-Source-Spannung VDS2 steigt schnell an), weil der obere Zweig Q1 eingeschaltet ist, und aufgrund des hohen dv/dt fließt ein Sperrverzögerungsstrom durch die Body-Diode des unteren Zweigs Q2. Nachdem der Sperrverzögerungsstrom konvergiert, wird der Drainstrom ID2 Null.
  • Dementsprechend ändert die erste Treiberschaltung 21 im Modus MD1 die Gate-Spannung des oberen Zweigs Q1 von der ersten Zwischenspannung VM1 auf die erste positive Leistungsversorgungsspannung V1P, wenn die zweite Totzeit DT2 endet. Dagegen ändert die zweite Treiberschaltung 22, wenn die zweite Totzeit DT2 endet, die Gate-Spannung des unteren Zweigs Q2 von der zweiten Zwischenspannung VM2 auf die zweite negative Leistungsversorgungsspannung V2N.
  • Somit wird gemäß dem in 4 dargestellten Ansteuerverfahren die Gate-Spannung des unteren Zweigs Q2 während der Totzeit auf die zweite Zwischenspannung VM2 eingestellt. Während des Rückflussmodus, in dem der Rückflussstrom durch die Body-Diode des unteren Zweigs Q2 fließt, nimmt der Rückflussstrom somit im Vergleich zu dem Fall ab, in dem die Gate-Spannung des unteren Zweigs Q2 während der Totzeit auf die zweite negative Leistungsversorgungsspannung V2N eingestellt ist. Dementsprechend kann die Verschlechterung des unteren Zweigs Q2 verhindert werden. In ähnlicher Weise wird die Gate-Spannung des oberen Zweigs Q1 während der Totzeit auf die erste Zwischenspannung VM1 eingestellt. Während des Rückflussmodus, in dem der Rückflussstrom durch die Body-Diode des oberen Zweigs Q1 fließt, nimmt der Rückflussstrom somit im Vergleich zu dem Fall ab, in dem die Gate-Spannung des oberen Zweigs Q1 während der Totzeit auf die erste negative Leistungsversorgungsspannung V1N eingestellt ist. Dementsprechend kann die Verschlechterung des oberen Zweigs Q1 verhindert werden.
  • Als Nächstes werden konkretere Konfigurationsbeispiele der Ansteuervorrichtung und des Leistungswandlers beschrieben.
  • 5 ist ein Diagramm, das ein Konfigurationsbeispiel eines Leistungswandlers mit der Ansteuervorrichtung gemäß der ersten Ausführungsform veranschaulicht. In 5 ist ein Leistungswandler 101 eine Ausführungsform des Leistungswandlers 100 und eine Ansteuervorrichtung 201 eine Ausführungsform der Ansteuervorrichtung 20.
  • Die Ansteuervorrichtung 201 beinhaltet die erste Treiberschaltung 21, die den oberen Zweig Q1 ansteuert, und die zweite Treiberschaltung 22, die den unteren Zweig Q2 ansteuert. Die zweite Treiberschaltung 22 hat die gleiche Konfiguration wie die erste Treiberschaltung 21.
  • Die erste Treiberschaltung 21 beinhaltet eine erste Steuerschaltung 30 und eine erste Gate-Treiberschaltung 50. Die erste Steuerschaltung 30 erzeugt auf Grundlage von Befehlsinhalten der Befehlssignale Q1sig und Q2sig Ansteuersignale S51, S52 und S53 zum Ansteuern der ersten Gate-Treiberschaltung 50. Die erste Gate-Treiberschaltung 50 steuert den oberen Zweig Q1 gemäß den von der ersten Steuerschaltung 30 gelieferten Steuersignalen S51, S52 und S53 an. Die erste Gate-Treiberschaltung 50 beinhaltet die erste Steuerleitung 54, eine erste positive Leistungsversorgungsleitung 55, eine erste negative Leistungsversorgungsleitung 56, die erste Referenzleitung 57, einen ersten Schaltkreis 51, einen zweiten Schaltkreis 52 und einen dritten Schaltkreis 53.
  • Bei der ersten Steuerleitung 54 handelt es sich um eine Ansteuerleitung, die elektrisch mit der Steuerelektrode des oberen Zweigs Q1 verbunden ist. Die erste positive Leistungsversorgungsleitung 55 ist eine Referenzpotentialleitung, die auf die erste positive Leistungsversorgungsspannung V1P eingestellt ist, die eine positive Spannung ist, um den oberen Zweig Q1 im Ein-Zustand zu halten, und ist mit einer positiven Leistungsversorgung verbunden, die die erste positive Leistungsversorgungsspannung V1P erzeugt. Die erste negative Leistungsversorgungsleitung 56 ist eine Referenzpotentialleitung, die auf die erste negative Leistungsversorgungsspannung V1N eingestellt ist, die eine negative Spannung ist, um den oberen Zweig Q1 in einem Aus-Zustand zu halten, und ist mit einer negativen Leistungsversorgung verbunden, die die erste negative Leistungsversorgungsspannung V1N erzeugt. Die erste Referenzleitung 57 ist eine Referenzpotentialleitung, die elektrisch mit der ersten Hauptelektrode des oberen Zweigs Q1 verbunden ist und auf die erste Zwischenspannung VM1 eingestellt ist, die höher ist als die erste negative Leistungsversorgungsspannung V1N und niedriger als die Schwellenspannung des oberen Zweigs Q1.
  • Der erste Schaltkreis 51 ist eine Schaltung oder ein Element, die/das gemäß dem von der ersten Steuerschaltung 30 erzeugten Ansteuersignal S51 zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung 54 mit der ersten positiven Leistungsversorgungsleitung 55 umschaltet. Der erste Schaltkreis 51 beinhaltet einen ersten Schalter, der gemäß dem Ansteuersignal S51 ein- oder ausgeschaltet wird. Wenn der erste Schalter eingeschaltet ist, sind die erste Steuerleitung 54 und die erste positive Leistungsversorgungsleitung 55 elektrisch miteinander verbunden, und wenn der erste Schalter ausgeschaltet ist, sind die erste Steuerleitung 54 und die erste positive Leistungsversorgungsleitung 55 elektrisch voneinander getrennt.
  • Der zweite Schaltkreis 52 ist eine Schaltung oder ein Element, die/das gemäß dem von der ersten Steuerschaltung 30 erzeugten Ansteuersignal S52 zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung 54 mit der ersten negativen Leistungsversorgungsleitung 56 umschaltet. Der zweite Schaltkreis 52 beinhaltet einen zweiten Schalter, der gemäß dem Ansteuersignal S52 ein- oder ausgeschaltet wird. Wenn der zweite Schalter eingeschaltet ist, sind die erste Steuerleitung 54 und die erste negative Leistungsversorgungsleitung 56 elektrisch miteinander verbunden, und wenn der zweite Schalter ausgeschaltet ist, sind die erste Steuerleitung 54 und die erste negative Leistungsversorgungsleitung 56 elektrisch voneinander getrennt.
  • Der dritte Schaltkreis 53 ist eine Schaltung oder ein Element, die/das gemäß dem von der ersten Steuerschaltung 30 erzeugten Ansteuersignal S53 zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung 54 mit der ersten Referenzleitung 57 umschaltet. Der dritte Schaltkreis 53 beinhaltet einen dritten Schalter, der gemäß dem Ansteuersignal S53 ein- oder ausgeschaltet wird. Wenn der dritte Schalter eingeschaltet ist, sind die erste Steuerleitung 54 und die erste Referenzleitung 57 elektrisch miteinander verbunden, und wenn der dritte Schalter ausgeschaltet ist, sind die erste Steuerleitung 54 und die erste Referenzleitung 57 elektrisch voneinander getrennt.
  • Die erste Steuerschaltung 30 erkennt die Totzeiten DT1 und DT2 auf Grundlage der Befehlsinhalte der Befehlssignale Q1sig und Q2sig. Die erste Steuerschaltung 30 betreibt den dritten Schaltkreis 53, so dass die erste Steuerleitung 54 während der Totzeiten DT1 und DT2 elektrisch mit der ersten Referenzleitung 57 verbunden ist. Die erste Steuerschaltung 30 schaltet den dritten Schalter des dritten Schaltkreises 53 beispielsweise nur während jeder der erkannten Totzeiten DT1 und DT2 ein. Somit legt die erste Gate-Treiberschaltung 50 die erste Zwischenspannung VM1 mit einem Spannungswert von im Wesentlichen Null zwischen dem Gate und der Source des oberen Zweigs Q1 an.
  • Wenn die Totzeit bekannt ist, kann die erste Steuerschaltung 30 die Totzeiten DT1 und DT2 mithilfe einer One-Shot-Schaltung oder dergleichen schätzen.
  • Die zweite Treiberschaltung 22 beinhaltet eine zweite Steuerschaltung 40 und eine zweite Gate-Treiberschaltung 60. Die zweite Steuerschaltung 40 erzeugt auf Grundlage der Befehlsinhalte der Befehlssignale Q1sig und Q2sig Ansteuersignale S61, S62 und S63 zum Ansteuern der zweiten Gate-Treiberschaltung 60. Die zweite Gate-Treiberschaltung 60 steuert den unteren Zweig Q2 gemäß den von der zweiten Steuerschaltung 40 gelieferten Steuersignalen S61, S62 und S63 an. Die zweite Gate-Treiberschaltung 60 beinhaltet die zweite Steuerleitung 64, eine zweite positive Leistungsversorgungsleitung 65, eine zweite negative Leistungsversorgungsleitung 66, die zweite Referenzleitung 67, einen vierten Schaltkreis 61, einen fünften Schaltkreis 62 und einen sechsten Schaltkreis 63.
  • Bei der zweiten Steuerleitung 64 handelt es sich um eine Ansteuerleitung, die elektrisch mit der Steuerelektrode des unteren Zweigs Q2 verbunden ist. Die zweite positive Leistungsversorgungsleitung 65 ist eine Referenzpotentialleitung, die auf die zweite positive Leistungsversorgungsspannung V2P eingestellt ist, die eine positive Spannung ist, um den unteren Zweig Q2 im Ein-Zustand zu halten, und ist mit einer positiven Leistungsversorgung verbunden, die die zweite positive Leistungsversorgungsspannung V2P erzeugt. Die zweite negative Leistungsversorgungsleitung 66 ist eine Referenzpotentialleitung, die auf die zweite negative Leistungsversorgungsspannung V2N eingestellt ist, die eine negative Spannung ist, um den unteren Zweig Q2 im Aus-Zustand zu halten, und ist mit einer negativen Leistungsversorgung verbunden, die die zweite negative Leistungsversorgungsspannung V2N erzeugt. Die zweite Referenzleitung 67 ist eine Referenzpotentialleitung, die elektrisch mit der ersten Hauptelektrode des unteren Zweigs Q2 verbunden ist und auf die zweite Zwischenspannung VM2 eingestellt ist, die höher ist als die zweite negative Leistungsversorgungsspannung V2N und niedriger als die Schwellenspannung des unteren Zweigs Q2.
  • Der vierte Schaltkreis 61 ist eine Schaltung oder ein Element, die/das gemäß dem von der zweiten Steuerschaltung 40 erzeugten Ansteuersignal S61 zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung 64 mit der zweiten positiven Leistungsversorgungsleitung 65 umschaltet. Der vierte Schaltkreis 61 beinhaltet einen vierten Schalter, der gemäß dem Ansteuersignal S61 ein- oder ausgeschaltet wird. Wenn der vierte Schalter eingeschaltet ist, sind die zweite Steuerleitung 64 und die zweite positive Leistungsversorgungsleitung 65 elektrisch miteinander verbunden, und wenn der vierte Schalter ausgeschaltet ist, sind die zweite Steuerleitung 64 und die zweite positive Leistungsversorgungsleitung 65 elektrisch voneinander getrennt.
  • Der fünfte Schaltkreis 62 ist eine Schaltung oder ein Element, die/das gemäß dem von der zweiten Steuerschaltung 40 erzeugten Ansteuersignal S62 zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung 64 mit der zweiten negativen Leistungsversorgungsleitung 66 umschaltet. Der fünfte Schaltkreis 62 beinhaltet einen fünften Schalter, der gemäß dem Ansteuersignal S62 ein- oder ausgeschaltet wird. Wenn der fünfte Schalter eingeschaltet ist, sind die zweite Steuerleitung 64 und die zweite negative Leistungsversorgungsleitung 66 elektrisch miteinander verbunden, und wenn der fünfte Schalter ausgeschaltet ist, sind die zweite Steuerleitung 64 und die zweite negative Leistungsversorgungsleitung 66 elektrisch voneinander getrennt.
  • Der sechste Schaltkreis 63 ist eine Schaltung oder ein Element, die/das gemäß dem von der zweiten Steuerschaltung 40 erzeugten Ansteuersignal S63 zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung 64 mit der zweiten Referenzleitung 67 umschaltet. Der sechste Schaltkreis 63 beinhaltet einen sechsten Schalter, der gemäß dem Ansteuersignal S63 ein- oder ausgeschaltet wird. Wenn der sechste Schalter eingeschaltet ist, sind die zweite Steuerleitung 64 und die zweite Referenzleitung 67 elektrisch miteinander verbunden, und wenn der sechste Schalter ausgeschaltet ist, sind die zweite Steuerleitung 64 und die zweite Referenzleitung 67 elektrisch voneinander getrennt.
  • Die zweite Steuerschaltung 40 erkennt die Totzeiten DT1 und DT2 auf Grundlage der Befehlsinhalte der Befehlssignale Q1sig und Q2sig. Die zweite Steuerschaltung 40 betreibt den sechsten Schaltkreis 63, so dass die zweite Steuerleitung 64 während der Totzeiten DT1 und DT2 elektrisch mit der zweiten Referenzleitung 67 verbunden ist. Die zweite Steuerschaltung 40 schaltet den sechsten Schalter des sechsten Schaltkreises 63 beispielsweise nur während jeder der erkannten Totzeiten DT1 und DT2 ein. Somit legt die zweite Gate-Treiberschaltung 60 die zweite Zwischenspannung VM2 mit einem Spannungswert von im Wesentlichen Null zwischen dem Gate und der Source des unteren Zweigs Q2 an.
  • Wenn die Totzeit bekannt ist, kann die zweite Steuerschaltung 40 die Totzeiten DT1 und DT2 mithilfe einer One-Shot-Schaltung oder dergleichen schätzen.
  • 6 ist ein Zeitdiagramm, das das erste Ansteuerverfahren durch die Ansteuervorrichtung gemäß der ersten Ausführungsform veranschaulicht. Die Ansteuersignale S51, S52 und S53 schalten die Schalter der anzusteuernden Schaltkreise ein, wenn die Ansteuersignale S51, S52 und S53 einen ersten logischen Pegel aufweisen (in diesem Beispiel einen High-Pegel), und schalten die Schalter der anzusteuernden Schaltkreise aus, wenn die Ansteuersignale S51, S52 und S53 einen zweiten logischen Pegel aufweisen (in diesem Beispiel einen Low-Pegel).
  • Die erste Steuerschaltung 30 erzeugt das Ansteuersignal S51 zum Ein- oder Ausschalten des ersten Schalters des ersten Schaltkreises 51 gemäß dem von der Steuerung 10 eingegebenen Befehlssignal Q1sig. Die erste Steuerschaltung 30 erzeugt das Ansteuersignal S51 zum Einschalten des ersten Schalters des ersten Schaltkreises 51, wenn das Befehlssignal Q1sig den High-Pegel aufweist, und erzeugt das Ansteuersignal S51 zum Ausschalten des ersten Schalters des ersten Schaltkreises 51, wenn das Befehlssignal Q1sig den Low-Pegel aufweist.
  • Die erste Steuerschaltung 30 erzeugt das Ansteuersignal S52 zum Ein- oder Ausschalten des zweiten Schalters des zweiten Schaltkreises 52 gemäß dem von der Steuerung 10 eingegebenen Befehlssignal Q2sig. Die erste Steuerschaltung 30 erzeugt das Ansteuersignal S52 zum Einschalten des zweiten Schalters des zweiten Schaltkreises 52, wenn das Befehlssignal Q2sig den High-Pegel aufweist, und erzeugt das Ansteuersignal S52 zum Ausschalten des zweiten Schalters des zweiten Schaltkreises 52, wenn das Befehlssignal Q2sig den Low-Pegel aufweist.
  • Die erste Steuerschaltung 30 erzeugt das Ansteuersignal S53 zum Einschalten des dritten Schalters des dritten Schaltkreises 53 nur während der Totzeiten DT1 und DT2, gemäß dem von der Steuerung 10 eingegebenen Befehlssignal Q1sig. Die erste Steuerschaltung 30 erzeugt das Ansteuersignal S53 zum Ein- oder Ausschalten des dritten Schalters des dritten Schaltkreises 53 gemäß einem Exklusiv-ODER des Befehlssignals Q1sig und eines invertierten Signals des Befehlssignals Q2sig.
  • Die Schaltkreise 51, 52 und 53 führen auf diese Weise den Einschaltvorgang oder den Ausschaltvorgang durch, so dass die Gate-Spannung des oberen Zweigs Q1 während der Totzeit auf die erste Zwischenspannung VM1 eingestellt werden kann. Während des Rückflussmodus, in dem der Rückflussstrom durch die Body-Diode des oberen Zweigs Q1 fließt, nimmt der Rückflussstrom somit im Vergleich zu dem Fall ab, in dem die Gate-Spannung des oberen Zweigs Q1 während der Totzeit auf die erste negative Leistungsversorgungsspannung V1N eingestellt ist. Somit kann die Verschlechterung des oberen Zweigs Q1 verhindert werden.
  • Die zweite Steuerschaltung 40 erzeugt das Ansteuersignal S61 zum Ein- oder Ausschalten des ersten Schalters des vierten Schaltkreises 61 gemäß dem von der Steuerung 10 eingegebenen Befehlssignal Q2sig. Die zweite Steuerschaltung 40 erzeugt das Ansteuersignal S61 zum Einschalten des vierten Schalters des vierten Schaltkreises 61, wenn das Befehlssignal Q2sig den High-Pegel aufweist, und erzeugt das Ansteuersignal S61 zum Ausschalten des vierten Schalters des vierten Schaltkreises 61, wenn das Befehlssignal Q2sig den Low-Pegel aufweist.
  • Die zweite Steuerschaltung 40 erzeugt das Ansteuersignal S62 zum Ein- oder Ausschalten des fünften Schalters des fünften Schaltkreises 62 gemäß dem von der Steuerung 10 eingegebenen Befehlssignal Q1sig. Die zweite Steuerschaltung 40 erzeugt das Ansteuersignal S62 zum Einschalten des fünften Schalters des fünften Schaltkreises 62, wenn das Befehlssignal Q1sig den High-Pegel aufweist, und erzeugt das Ansteuersignal S62 zum Ausschalten des fünften Schalters des fünften Schaltkreises 62, wenn das Befehlssignal Q1sig den Low-Pegel aufweist.
  • Die zweite Steuerschaltung 40 erzeugt das Ansteuersignal S63 zum Einschalten des sechsten Schalters des sechsten Schaltkreises 63 nur während der Totzeiten DT1 und DT2, gemäß den von der Steuerung 10 eingegebenen Befehlssignalen Q1sig und Q2sig. Die zweite Steuerschaltung 40 erzeugt das Ansteuersignal S63 zum Ein- oder Ausschalten des sechsten Schalters des sechsten Schaltkreises 63 beispielsweise gemäß einem Exklusiv-ODER des Befehlssignals Q1sig und eines invertierten Signals des Befehlssignals Q2sig.
  • Wenn die Schaltkreise 61, 62 und 63 den Einschaltvorgang oder den Ausschaltvorgang in der vorstehend beschriebenen Weise durchführen, kann die Gate-Spannung des unteren Zweigs Q2 während der Totzeit auf die zweite Zwischenspannung VM2 eingestellt werden. Während des Rückflussmodus, in dem der Rückflussstrom durch die Body-Diode des unteren Zweigs Q2 fließt, nimmt der Rückflussstrom somit im Vergleich zu dem Fall ab, in dem die Gate-Spannung des unteren Zweigs Q2 während der Totzeit auf die zweite negative Leistungsversorgungsspannung V2N eingestellt ist. Dementsprechend kann die Verschlechterung des unteren Zweigs Q2 verhindert werden.
  • Die erste Treiberschaltung 21 kann die Gatespannung des oberen Zweigs Q1 während der Totzeit auf eine erste Zwischenspannung VM1 mit einem positiven oder negativen Spannungswert setzen, anstatt die Gatespannung des oberen Zweigs Q1 während der Totzeit auf die erste Zwischenspannung VM1 mit dem Spannungswert Null zu setzen. In ähnlicher Weise kann die zweite Treiberschaltung 22 die Gatespannung des unteren Zweigs Q2 während der Totzeit auf eine zweite Zwischenspannung VM2 mit einem positiven oder negativen Spannungswert setzen, anstatt die Gatespannung des unteren Zweigs Q2 während der Totzeit auf die zweite Zwischenspannung VM2 mit dem Spannungswert Null zu setzen.
  • Beispielsweise kann die erste Zwischenspannung VM1 eine positive Spannung sein, die höher als Null und niedriger als die Schwellenspannung des oberen Zweigs Q1 ist, und die zweite Zwischenspannung VM2 kann eine positive Spannung sein, die höher als Null und niedriger als die Schwellenspannung des unteren Zweigs Q2 ist. Somit wird die während der Totzeit angelegte Zwischenspannung zu einer positiven Spannung mit einem solchen Wert, dass der Zweig nicht eingeschaltet wird. Dadurch steigt der Strom, der auch durch den Kanal fließt, leicht an, die Spannung zwischen Drain und Source des Zweigs sinkt, und der Verlust nimmt ab, so dass die Verschlechterung nicht weiter fortschreitet.
  • Beispielsweise kann die erste Zwischenspannung VM1 eine negative Spannung sein, die höher ist als die erste negative Leistungsversorgungsspannung V1N und kleiner als Null, und die zweite Zwischenspannung VM2 kann eine negative Spannung sein, die höher ist als die zweite negative Leistungsversorgungsspannung V2N und kleiner als Null. Somit wird die während der Totzeit angelegte Zwischenspannung zu einer negativen Spannung mit einem solchen Wert, dass der Zweig nicht eingeschaltet wird. So kann verhindert werden, dass der Zweig während der Totzeit aufgrund von Rauschen oder dergleichen fälschlicherweise eingeschaltet wird.
  • 7 ist ein Diagramm, das ein Konfigurationsbeispiel der ersten Steuerschaltung 30 und der zweiten Steuerschaltung 40 veranschaulicht.
  • Die erste Steuerschaltung 30 beinhaltet eine Wechselrichterschaltung 33 und ein Exklusiv-ODER-Gatter 34.
  • Die zweite Steuerschaltung 40 beinhaltet eine Wechselrichterschaltung 43 und ein Exklusiv-ODER-Gatter 44. Jede der Wechselrichterschaltungen 33 und 43 invertiert die Logik eines Eingangssignals und gibt das invertierte Signal aus. Jedes der Exklusiv-ODER-Gatter 34 und 44 gibt ein Exklusiv-ODER zweier logischer Pegel aus, die eingegeben werden. Auf diese Weise werden die in 6 dargestellten Ansteuersignale S51, S52, S53, S61, S62 und S63 erzeugt. Die erzeugten Ansteuersignale S51, S52, S53, S61, S62 und S63 werden über nicht dargestellte Signaltrennungselemente (Optokoppler oder dergleichen) den jeweiligen Schaltern zugeführt.
  • 8 ist ein Zeitdiagramm, das ein zweites Ansteuerverfahren durch die Ansteuervorrichtung gemäß der ersten Ausführungsform veranschaulicht. Die erste Steuerschaltung 30 kann das Ansteuersignal S52 vom High-Pegel auf den Low-Pegel umschalten und das Ansteuersignal S53 vom Low-Pegel auf den High-Pegel umschalten, wenn eine vorbestimmte Verzögerungszeit d1 ab dem Zeitpunkt t4, an dem die Totzeit DT2 beginnt, verstrichen ist. Somit wird zu einem Zwischenpunkt der Totzeit DT2 mit einer Verzögerung der Verzögerungszeit d1 ab dem Beginn der Totzeit DT2 der zweite Schalter des zweiten Schaltkreises 52 ausgeschaltet und der dritte Schalter des dritten Schaltkreises 53 eingeschaltet. Das heißt, die Gate-Spannung des oberen Zweigs Q1 wird während der Totzeit DT2 von der ersten negativen Leistungsversorgungsspannung V1N auf die erste Zwischenspannung VM1 am Zwischenpunkt der Totzeit DT2 mit der Verzögerung der Verzögerungszeit d1 ab dem Beginn der Totzeit DT2 umgeschaltet.
  • Die zweite Steuerschaltung 40 kann das Ansteuersignal S62 vom High-Pegel auf den Low-Pegel umschalten und das Ansteuersignal S63 vom Low-Pegel auf den High-Pegel umschalten, wenn eine vorbestimmte Verzögerungszeit d2 ab dem Zeitpunkt t2, an dem die Totzeit DT1 beginnt, verstrichen ist. Somit wird zu einem Zwischenpunkt der Totzeit DT1 mit einer Verzögerung der Verzögerungszeit d2 vom Beginn der Totzeit DT1 an der fünfte Schalter des fünften Schaltkreises 62 ausgeschaltet und der sechste Schalter des sechsten Schaltkreises 63 eingeschaltet. Das heißt, die Gate-Spannung des unteren Zweigs Q2 wird während der Totzeit DT1 von der zweiten negativen Leistungsversorgungsspannung V2N auf die zweite Zwischenspannung VM2 am Zwischenpunkt der Totzeit DT1 mit der Verzögerung der Verzögerungszeit d2 ab dem Beginn der Totzeit DT1 umgeschaltet.
  • Während einer Zeitspanne, in der ein Zweig des oberen Zweigs Q1 und des unteren Zweigs Q2, der dem anderen Zweig des oberen Zweigs Q1 und des unteren Zweigs Q2 gegenüberliegt, vom Ein-Zustand in den Aus-Zustand umgeschaltet wird (vom Ein-Zustand, bis eine Gate-Source-Spannung VGS Null wird oder ein Drain-Strom ID Null wird oder eine Drain-Source-Spannung VDS E wird), wird der eine Zweig möglicherweise nicht vollständig ausgeschaltet und kann fälschlicherweise eingeschaltet sein. Bei dem in 8 dargestellten Ansteuerverfahren wird während der Zeitspanne, in der der eine Zweig des oberen Zweigs Q1 und des unteren Zweigs Q2, der dem anderen Zweig des oberen Zweigs Q1 und des unteren Zweigs Q2 gegenüberliegt, vom Ein-Zustand in den Aus-Zustand geschaltet wird, das Einschalten des einen Zweigs durch negatives Vorspannen der Gatespannung des einen Zweigs verhindert. Selbst wenn der eine Zweig während der Zeitspanne, in der er vom Ein-Zustand in den Aus-Zustand geschaltet wird, fälschlicherweise eingeschaltet wird, wird somit verhindert, dass der eine Zweig eingeschaltet wird, und somit kann die Erzeugung des durch den oberen Zweig Q1 und den unteren Zweig Q2 fließenden Stroms verhindert werden.
  • Die Verzögerungszeiten d1 und d2 können feste Werte sein, die auf Grundlage der Zeitspanne bestimmt werden, in der der eine Zweig vom Ein-Zustand in den Aus-Zustand umgeschaltet wird, oder sie können variable Werte sein, die entsprechend einem Zeitpunkt bestimmt werden, in dem die Gate-Source-Spannung VGS = 0 oder der Drain-Strom ID = 0 oder die Drain-Source-Spannung VDS für den einen Zweig erkannt werden.
  • 9 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht. In 9 ist ein Leistungswandler 102 eine Ausführungsform des Leistungswandlers 100 und eine Ansteuervorrichtung 202 eine Ausführungsform der Ansteuervorrichtung 20. In der zweiten Ausführungsform wird von der Beschreibung der Konfigurationen, Vorgänge und Wirkungen, die denen der vorstehend beschriebenen Ausführungsform entsprechen, unter Verweis auf die Beschreibung der vorstehend beschriebenen Ausführungsform abgesehen.
  • Je nach den Eigenschaften der Schaltelemente und der Schaltungen kann es erforderlich sein, Schaltgeschwindigkeiten der Schaltelemente anzupassen. In der zweiten Ausführungsform beinhaltet die erste Treiberschaltung 21 ein erstes Widerstandselement 71, das in einem Pfad von der Steuerelektrode des oberen Zweigs Q1 zur ersten Referenzleitung 57 mit dem dritten Schaltkreis 53 in Reihe geschaltet ist. In diesem Beispiel ist das erste Widerstandselement 71 zwischen der ersten Steuerleitung 54 und der ersten Referenzleitung 57 mit dem dritten Schaltkreis 53 in Reihe geschaltet. In ähnlicher Weise beinhaltet die zweite Treiberschaltung 22 in der zweiten Ausführungsform ein zweites Widerstandselement 72, das in einem Pfad von der Steuerelektrode des unteren Zweigs Q2 zur zweiten Referenzleitung 67 mit dem sechsten Schaltkreis 63 in Reihe geschaltet ist. In diesem Beispiel ist das zweite Widerstandselement 72 zwischen der zweiten Steuerleitung 64 und der zweiten Referenzleitung 67 mit dem sechsten Schaltkreis 63 in Reihe geschaltet.
  • Die erste Treiberschaltung 21 kann ein drittes Widerstandselement 73 beinhalten, das in einem Pfad von der Steuerelektrode des oberen Zweigs Q1 zur ersten positiven Leistungsversorgungsleitung 55 mit dem ersten Schaltkreis 51 in Reihe geschaltet ist. In diesem Beispiel ist das dritte Widerstandselement 73 zwischen der ersten Steuerleitung 54 und der ersten positiven Leistungsversorgungsleitung 55 mit dem ersten Schaltkreis 51 in Reihe geschaltet. In ähnlicher Weise kann die zweite Treiberschaltung 22 ein viertes Widerstandselement 74 beinhalten, das in einem Pfad von der Steuerelektrode des unteren Zweigs Q2 zu der zweiten positiven Leistungsversorgungsleitung 65 mit dem vierten Schaltkreis 61 in Reihe geschaltet ist. In diesem Beispiel ist das vierte Widerstandselement 74 zwischen der zweiten Steuerleitung 64 und der zweiten positiven Leistungsversorgungsleitung 65 mit dem vierten Schaltkreis 61 in Reihe geschaltet.
  • Das erste Widerstandselement 71 und das dritte Widerstandselement 73 dienen als Gatewiderstand des oberen Zweigs Q1. Insbesondere kann die Schaltgeschwindigkeit des oberen Zweigs Q1 beim Ausschalten des oberen Zweigs Q1 durch Einstellen des Widerstandswerts des ersten Widerstandselements 71 angepasst werden. Die Schaltgeschwindigkeit des oberen Zweigs Q1 beim Einschalten des oberen Zweigs Q1 kann durch Einstellen des Widerstandswerts des dritten Widerstandselements 73 angepasst werden. Wenn der Widerstandswert des Widerstandselements 71 oder des Widerstandselements 73 so eingestellt wird, dass er sich erhöht, verringert sich die Schaltgeschwindigkeit des oberen Zweigs Q1, und wenn der Widerstandswert des Widerstandselements 71 oder 73 so eingestellt wird, dass er sich verringert, erhöht sich die Schaltgeschwindigkeit des oberen Zweigs Q1.
  • Das zweite Widerstandselement 72 und das vierte Widerstandselement 74 dienen als Gatewiderstand des unteren Zweigs Q2. Insbesondere kann die Schaltgeschwindigkeit des unteren Zweigs Q2 beim Ausschalten des unteren Zweigs Q2 durch Einstellen des Widerstandswerts des zweiten Widerstandselements 72 angepasst werden. Die Schaltgeschwindigkeit des unteren Zweigs Q2 beim Einschalten des unteren Zweigs Q2 kann durch Einstellen des Widerstandswerts des vierten Widerstandselements 74 angepasst werden. Wenn der Widerstandswert des Widerstandselements 72 oder 73 so eingestellt wird, dass er sich erhöht, verringert sich die Schaltgeschwindigkeit des unteren Zweigs Q2, und wenn der Widerstandswert des Widerstandselements 72 oder 74 so eingestellt wird, dass er sich verringert, erhöht sich die Schaltgeschwindigkeit des unteren Zweigs Q2.
  • Gemäß der zweiten Ausführungsform ist es möglich, zusätzlich zu dem Effekt, der durch die erste Ausführungsform erzielt werden kann, einen Effekt einer Anpassung der Schaltgeschwindigkeit des Schaltelements zu erzielen.
  • Es ist möglich, nur entweder das erste Widerstandselement 71 oder das dritte Widerstandselement 73 vorzusehen, und es ist möglich, nur entweder das zweite Widerstandselement 72 oder das vierte Widerstandselement 74 vorzusehen.
  • Ein Widerstandselement (in 9 nicht dargestellt) kann zwischen der ersten Steuerleitung 54 und der ersten negativen Leistungsversorgungsleitung 56 mit dem zweiten Schaltkreis 52 in Reihe geschaltet werden, aber das nicht dargestellte Widerstandselement hat vorzugsweise einen kleineren Widerstandswert als der Widerstandswert des ersten Widerstandselements 71, und das nicht dargestellte Widerstandselement kann auch entfallen. Die Bereitstellung des nicht dargestellten Widerstandselements erhöht eine Geschwindigkeit, mit der die Gatespannung des oberen Zweigs Q1 einen Übergang zwischen der ersten Zwischenspannung VM1 und der ersten negativen Leistungsversorgungsspannung V1N vollzieht, und verringert dadurch eine Totzeit (eine Zeit, die ein Verhalten des oberen Zweigs Q1 nicht beeinflusst). Da die Steuerelektrode des oberen Zweigs Q1 und die erste negative Leistungsversorgungsspannung V1N über einen niedrigen Widerstandswert verbunden sind, ist es ferner möglich, Schwankungen in der Gatespannung des oberen Zweigs Q1 während einer Zeitspanne zu reduzieren, in der der zweite Schaltkreis 52 eingeschaltet ist, und zu verhindern, dass der obere Zweig Q1 fälschlicherweise eingeschaltet wird. Das nicht dargestellte Widerstandselement kann einen Widerstandswert derart aufweisen, dass kein Überstrom zum zweiten Schaltkreis 52 oder zur Steuerelektrode des oberen Zweigs Q1 fließen kann.
  • Ein Widerstandselement (in 9 nicht dargestellt) kann zwischen der zweiten Steuerleitung 64 und der zweiten negativen Leistungsversorgungsleitung 66 mit dem fünften Schaltkreis 62 in Reihe geschaltet werden, aber das nicht dargestellte Widerstandselement hat vorzugsweise einen kleineren Widerstandswert als der Widerstandswert des zweiten Widerstandselements 72, und das nicht dargestellte Widerstandselement kann auch entfallen. Die Bereitstellung des nicht dargestellten Widerstandselements erhöht die Geschwindigkeit, mit der die Gatespannung des unteren Zweigs Q2 einen Übergang zwischen der zweiten Zwischenspannung VM2 und der zweiten negativen Leistungsversorgungsspannung V2N vollzieht, und verringert dadurch eine Totzeit (eine Zeit, die ein Verhalten des unteren Zweigs Q2 nicht beeinflusst). Ferner sind die Steuerelektrode des unteren Zweigs Q2 und die zweite negative Leistungsversorgungsspannung V2N über einen niedrigen Widerstandswert verbunden, und es ist möglich, Schwankungen in der Gatespannung des unteren Zweigs Q2 während einer Zeitspanne zu reduzieren, in der der fünfte Schaltkreis 62 eingeschaltet ist, und zu verhindern, dass der untere Zweig Q2 fälschlicherweise eingeschaltet wird. Das nicht dargestellte Widerstandselement kann einen Widerstandswert derart aufweisen, dass kein Überstrom zum fünften Schaltkreis 62 oder zur Steuerelektrode des unteren Zweigs Q2 fließen kann.
  • 10 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß der dritten Ausführungsform veranschaulicht. In 10 ist ein Leistungswandler 103 eine Ausführungsform des Leistungswandlers 100 und eine Ansteuervorrichtung 203 eine Ausführungsform der Ansteuervorrichtung 20. In der dritten Ausführungsform wird von der Beschreibung der Konfigurationen, Vorgänge und Wirkungen, die denen der vorstehend beschriebenen Ausführungsformen entsprechen, unter Verweis auf die Beschreibung der vorstehend beschriebenen Ausführungsformen abgesehen.
  • Wenn eine in 6 und 8 dargestellte Zeitspanne tdon1, in der die Gate-Source-Spannung VGS1 von einer Sperrvorspannung (der ersten negativen Leistungsversorgungsspannung V1N) zu einer Nullspannung (der ersten Zwischenspannung VM1) wechselt, lang ist, wird eine Schaltfrequenz des Schaltelements durch die Zeitspanne tdon1 begrenzt, und die Leistungswandlerschaltung erfüllt möglicherweise nicht die Konstruktionsspezifikationen. Aus diesem Grund gibt es Fälle, in denen eine lange Zeitspanne tdon1 nicht toleriert werden kann. Aus denselben Gründen gibt es Fälle, in denen eine lange Zeitspanne tdon2, in der die Gate-Source-Spannung VGS2 von einer Sperrvorspannung (der zweiten negativen Leistungsversorgungsspannung V2N) auf eine Nullspannung (zweite Zwischenspannung VM2) wechselt, nicht toleriert werden kann.
  • In der dritten Ausführungsform, die in 10 dargestellt ist, beinhaltet die erste Treiberschaltung 21 eine erste Diode 81, die parallel zum ersten Widerstandselement 71 geschaltet ist. Die erste Diode 81 weist eine Anode, die mit einem Ende des ersten Widerstandselements 71 verbunden ist, das näher an der ersten Referenzleitung 57 liegt, und eine Kathode auf, die mit dem anderen Ende des ersten Widerstandselements 71 verbunden ist, das näher an der ersten Steuerleitung 54 liegt. Durch den Anschluss der ersten Diode 81 kann die Zeitspanne tdon1, in der die Gate-Source-Spannung VGS1 von der Sperrvorspannung (der ersten negativen Leistungsversorgungsspannung V1N) zur Nullspannung (der ersten Zwischenspannung VM1) wechselt, verkürzt und gleichzeitig die Auswirkungen auf die Schalteigenschaften verringert werden.
  • In der dritten Ausführungsform, die in 10 dargestellt ist, beinhaltet die zweite Treiberschaltung 22 eine zweite Diode 82, die parallel zum zweiten Widerstandselement 72 geschaltet ist. Die zweite Diode 82 weist eine Anode, die mit einem Ende des zweiten Widerstandselements 72 verbunden ist, das näher an der zweiten Referenzleitung 67 liegt, und eine Kathode auf, die mit dem anderen Ende des ersten Widerstandselements 71 verbunden ist, das näher an der zweiten Steuerleitung 64 liegt. Durch den Anschluss der zweiten Diode 82 kann die Zeitspanne tdon2, in der die Gate-Source-Spannung VGS2 von der Sperrvorspannung (der zweiten negativen Leistungsversorgungsspannung V2N) zur Nullspannung (der zweiten Zwischenspannung VM2) wechselt, verkürzt und gleichzeitig die Auswirkungen auf die Schalteigenschaften verringert werden.
  • Bei der ersten Diode 81 oder der zweiten Diode 82 kann es sich um ein beliebiges Element mit Gleichrichterfunktion handeln, das kein Diodenelement ist (z.B. ein Halbleiterschalter, wie ein MOSFET, der einer Synchrongleichrichtersteuerung unterliegt, oder dergleichen). Zudem kann auch nur eine der beiden Dioden 81 und 82 vorhanden sein.
  • 11 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß der vierten Ausführungsform veranschaulicht. In 11 ist ein Leistungswandler 104 eine Ausführungsform des Leistungswandlers 100 und eine Ansteuervorrichtung 204 eine Ausführungsform der Ansteuervorrichtung 20. In der vierten Ausführungsform wird von der Beschreibung der Konfigurationen, Vorgänge und Wirkungen, die denen der vorstehend beschriebenen Ausführungsformen entsprechen, unter Verweis auf die Beschreibung der vorstehend beschriebenen Ausführungsformen abgesehen.
  • In der vierten Ausführungsform beinhaltet die erste Treiberschaltung 21 einen ersten Kondensator 91, der parallel zu dem ersten Widerstandselement 71 geschaltet ist, eine dritte Diode 83, die mit dem ersten Kondensator 91 in Reihe geschaltet ist, und ein fünftes Widerstandselement 75, das parallel zu dem ersten Kondensator 91 geschaltet ist. Die dritte Diode 83 weist eine Anode, die elektrisch mit der ersten Steuerleitung 54 verbunden ist, und eine Kathode auf, die elektrisch mit einem Ende einer Parallelschaltung verbunden ist, die aus dem ersten Kondensator 91 und dem fünften Widerstandselement 75 gebildet ist. In ähnlicher Weise beinhaltet die zweite Treiberschaltung 22 einen zweiten Kondensator 92, der parallel zu dem zweiten Widerstandselement 72 geschaltet ist, eine vierte Diode 84, die mit dem zweiten Kondensator 92 in Reihe geschaltet ist, und ein sechstes Widerstandselement 76, das parallel zu dem zweiten Kondensator 92 geschaltet ist. Die vierte Diode 84 weist eine Anode, die elektrisch mit der zweiten Steuerleitung 64 verbunden ist, und eine Kathode auf, die elektrisch mit einem Ende einer Parallelschaltung verbunden ist, die aus dem zweiten Kondensator 92 und dem sechsten Widerstandselement 76 gebildet ist. Die erste Treiberschaltung 21 muss nicht unbedingt den ersten Kondensator 91, die dritte Diode 83 und das fünfte Widerstandselement 75 beinhalten, und die zweite Treiberschaltung 22 muss nicht unbedingt den zweiten Kondensator 92, die vierte Diode 84 und das sechste Widerstandselement 76 beinhalten.
  • 12 ist ein Zeitdiagramm, das ein Betriebsbeispiel der Ansteuervorrichtung gemäß der vierten Ausführungsform veranschaulicht. Der Ausschaltvorgang des oberen Zweigs Q1 in der vierten Ausführungsform wird unter Bezugnahme auf 12 beschrieben.
  • Während einer Zeitspanne T1 nimmt der erste Schaltkreis 51 den Ein-Zustand an, und der zweite Schaltkreis 52 und der dritte Schaltkreis 53 nehmen den Aus-Zustand an. Dementsprechend ist die von der ersten Treiberschaltung 21 ausgegebene Spannung gleich der ersten positiven Leistungsversorgungsspannung V1P, und der obere Zweig Q1 nimmt den Ein-Zustand an.
  • Während einer Zeitspanne T2 nimmt der dritte Schaltkreis 53 den Ein-Zustand an, und der erste Schaltkreis 51 und der zweite Schaltkreis 52 nehmen den Aus-Zustand an. Im Gegensatz zur Ansteuervorrichtung 203 der dritten Ausführungsform fließt während der Zeitspanne T2 der größte Teil eines aus dem oberen Zweig Q1 fließenden Gatestroms Ig1 durch den ersten Kondensator 91 über die dritte Diode 83, ohne durch das erste Widerstandselement 71 zu fließen. Aus diesem Grund nimmt die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 unabhängig von der Größe des Widerstandswerts des ersten Widerstandselements 71 im Vergleich zur zweiten und dritten Ausführungsform schnell ab.
  • Während einer Zeitspanne T3 nimmt der dritte Schaltkreis 53 den Ein-Zustand an, und der erste Schaltkreis 51 und der zweite Schaltkreis 52 nehmen den Aus-Zustand an, ähnlich der Zeitspanne T2. Andererseits wird während der Zeitspanne T2 der erste Kondensator 91 durch den Gatestrom Ig1 mit einer elektrischen Ladung versorgt, und eine Kondensatorspannung VC des ersten Kondensators 91 steigt an. Während der Zeitspanne T3 wird die Gate-Source-Spannung VGS1 des oberen Zweigs Q1 jedoch niedriger als die Kondensatorspannung VC, und die dritte Diode 83 führt einen Rückwärtssperrvorgang durch. Durch diesen Rückwärtssperrvorgang wird der erste Kondensator 91 von der Steuerelektrode des oberen Zweigs Q1 getrennt und durch das fünfte Widerstandselement 75 entladen. Dementsprechend wird ein Pfad, durch den der Gatestrom Ig1 nach der Zeitspanne T3 fließt, nur der Pfad durch das erste Widerstandselement 71. Während dieser Zeitspanne T3 wird der Schaltvorgang des oberen Zweigs Q1 durchgeführt (im Falle des MOSFET wird die Drain-Source-Spannung VDS1 oder der Drain-Strom ID1 verändert).
  • Während einer Zeitspanne T4 nimmt der dritte Schaltkreis 53 den Ein-Zustand an, und der erste Schaltkreis 51 und der zweite Schaltkreis 52 nehmen den Aus-Zustand an, wie in der Zeitspanne T3. Diese Zeitspanne T4 entspricht einer Zeitspanne, die in der Totzeit DT1 enthalten ist, und ist die Zeitspanne, in der die Gate-Source-Spannung VGS1 im Wesentlichen Null wird. Nach der Zeitspanne T4 nimmt der obere Zweig Q1 den Aus-Zustand an. Ein Zeitpunkt, an dem die Zeitspanne T4 endet, ist identisch mit dem Zeitpunkt, an dem die Totzeit DT1 endet, wenn der obere Zweig Q1 den Ausschaltvorgang durchführt.
  • Während einer Zeitspanne T5 nimmt der zweite Schaltkreis 52 den Ein-Zustand an, und der dritte Schaltkreis 53 und der erste Schaltkreis 51 nehmen den Aus-Zustand an.
  • Daher ist es gemäß der ersten Treiberschaltung 21 der vierten Ausführungsform möglich, die Verzögerungszeit (eine Zeitspanne tdoff1 (6) und die Zeitspanne T2 (12)) zu verkürzen, bis der Schaltvorgang gestartet wird, ohne die Schalteigenschaften zu beeinflussen, wenn der obere Zweig Q1 den Ausschaltvorgang durchführt.
  • Die vorstehende Beschreibung von 12 wird auf den Ausschaltvorgang des unteren Zweigs Q2 in der vierten Ausführungsform angewendet. Gemäß der zweiten Treiberschaltung 22 der vierten Ausführungsform kann eine Verzögerungszeit (eine Zeitspanne tdoff2 (6)) bis zum Beginn des Schaltvorgangs verkürzt werden, ohne die Schalteigenschaften zu beeinträchtigen, wenn der untere Zweig Q2 den Ausschaltvorgang durchführt.
  • 13 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungswandlers mit der Ansteuervorrichtung gemäß einer fünften Ausführungsform veranschaulicht. In 13 ist ein Leistungswandler 105 eine Ausführungsform des Leistungswandlers 100 und eine Ansteuervorrichtung 205 eine Ausführungsform der Ansteuervorrichtung 20. In der fünften Ausführungsform wird von der Beschreibung der Konfigurationen, Vorgänge und Wirkungen, die denen der vorstehend beschriebenen Ausführungsformen entsprechen, unter Verweis auf die Beschreibung der vorstehend beschriebenen Ausführungsformen abgesehen.
  • 13 veranschaulicht einen Fall, in dem der von einer ersten Treiberschaltung 21 angesteuerte obere Zweig Q1 aus mehreren (in diesem Beispiel drei) parallel geschalteten Oberzweigelementen besteht. 13 veranschaulicht einen Fall, in dem der von einer zweiten Treiberschaltung 22 angesteuerte untere Zweig Q2 aus mehreren (in diesem Beispiel drei) parallel geschalteten Unterzweigelementen besteht.
  • Wenn mehrere Schaltelemente mit einer Treiberschaltung verbunden sind, kann es zu elektrischen Schwingungen zwischen den mehreren Schaltelementen kommen, und im schlimmsten Fall können die Elemente ausfallen.
  • In der fünften Ausführungsform umfasst der Leistungswandler 105 ein siebtes Widerstandselement 77, das mit der ersten Steuerleitung 54 verbunden oder in Reihe geschaltet ist, und ein achtes Widerstandselement 78, das mit der zweiten Steuerleitung 64 verbunden oder in Reihe geschaltet ist. Das siebte Widerstandselement 77 ist in einem Pfad von der Steuerelektrode des oberen Zweigs Q1 zu einem Zwischenknoten zwischen dem ersten Schaltkreis 51 und dem zweiten Schaltkreis 52 in Reihe geschaltet. Das siebte Widerstandselement 77 beinhaltet Widerstandselemente, die in mehreren Zweigleitungen, die einen Verzweigungspunkt der ersten Steuerleitung 54 und die Steuerelektroden der mehreren Oberzweigelemente verbinden, in Reihe geschaltet sind. Das achte Widerstandselement 78 ist in einem Pfad von der Steuerelektrode des unteren Zweigs Q2 zu einem Zwischenknoten zwischen dem vierten Schaltkreis 61 und dem fünften Schaltkreis 62 in Reihe geschaltet. Das achte Widerstandselement 78 beinhaltet Widerstandselemente, die in mehreren Zweigleitungen, die einen Verzweigungspunkt der zweiten Steuerleitung 64 und die Steuerelektroden der mehreren Unterzweigelemente verbinden, in Reihe geschaltet sind. Von dem siebten Widerstandselement 77 und dem achten Widerstandselement 78 kann auch nur eines, d.h. nur das siebte Widerstandselement 77 oder nur das achte Widerstandselement 78, vorhanden sein.
  • Durch die Bereitstellung des siebten Widerstandselements 77 kann die elektrische Schwingung zwischen den mehreren Oberzweigelementen reduziert und der Ausfall des oberen Zweigs Q1 verhindert werden. Durch die Bereitstellung des achten Widerstandselements 78 kann die elektrische Schwingung zwischen den mehreren Unterzweigelementen reduziert und der Ausfall des unteren Zweigs Q2 verhindert werden.
  • Die Anzahl paralleler Oberzweigelemente oder die Anzahl paralleler Unterzweigelemente ist nicht auf drei beschränkt, und die gleichen Effekte werden erzielt, solange die Anzahl paralleler Zweigelemente zwei oder mehr beträgt. Die Konfiguration, bei der die mehreren Oberzweigelemente oder die mehreren Unterzweigelemente parallel geschaltet sind, oder die Konfiguration, bei der zusätzlich das siebte Widerstandselement 77 oder das achte Widerstandselement 78 vorgesehen ist, kann auf die Konfigurationen der anderen Ausführungsformen einschließlich der ersten bis vierten Ausführungsform angewendet werden. Zudem weisen die erste Treiberschaltung 21 und die zweite Treiberschaltung 22, die in 13 dargestellt sind, eine Konfiguration auf, in der die erste bis vierte Ausführungsform kombiniert sind, können aber auch eine Konfiguration aufweisen, die einer der ersten bis vierten Ausführungsform entspricht, oder eine Konfiguration, die einer Kombination von zwei oder mehr Ausführungsformen der ersten bis vierten Ausführungsform entspricht.
  • 14 ist ein Diagramm, das ein Konfigurationsbeispiel des dritten Schaltkreises 53 oder des sechsten Schaltkreises 63 veranschaulicht. In der ersten bis fünften Ausführungsform kann der dritte Schaltkreis 53 oder der sechste Schaltkreis 63 eine Konfiguration mit einem bidirektionalen Schalter aufweisen, der aus mehreren MOSFETs 601 und 602 gebildet wird und einen gemeinsamen Drain-Anschluss aufweist. Der bidirektionale Schalter ist ein Element, das einen Stromfluss in beiden Richtungen zwischen der ersten Steuerleitung 54 und der ersten Referenzleitung 57 bzw. zwischen der zweiten Steuerleitung 64 und der zweiten Referenzleitung 67 ermöglicht. Der dritte Schaltkreis 53 kann jedoch eine Konfiguration mit einem unidirektionalen Schalter aufweisen, der einen Stromfluss nur in einer Richtung von der ersten Steuerleitung 54 zur ersten Referenzleitung 57 ermöglicht, und der sechste Schaltkreis 63 kann eine Konfiguration mit einem unidirektionalen Schalter aufweisen, der einen Stromfluss nur in einer Richtung von der zweiten Steuerleitung 64 zur zweiten Referenzleitung 67 ermöglicht. Die Konfiguration des dritten Schaltkreises 53 oder des sechsten Schaltkreises 63 ist nicht auf diese Konfigurationen beschränkt und kann durch Kombination verschiedener Transistoren gebildet werden.
  • Alle vorliegend angeführten Beispiele und Bedingungen dienen pädagogischen Zwecken, um dem Leser das Verständnis der Erfindung und der vom Erfinder zur Weiterentwicklung des Standes der Technik beigetragenen Konzepte zu erleichtern, und sind so auszulegen, dass sie sich nicht auf die speziell angeführten Beispiele und Bedingungen beschränken, und die Anordnung dieser Beispiele in der Beschreibung bezieht sich nicht auf einen Nachweis der Überlegenheit oder Unterlegenheit der Erfindung. Auch wenn die Ausführungsformen der vorliegenden Erfindung im Einzelnen beschrieben worden sind, versteht es sich, dass die verschiedenen Änderungen, Ersetzungen, Abänderungen und Auslassungen vorgenommen werden können, ohne vom Grundgedanken und Umfang der Erfindung abzuweichen.
  • Beispielsweise ist die High-Side-Treiberschaltung nicht auf die gleiche Konfiguration wie die Low-Side-Treiberschaltung beschränkt, und die High-Side-Treiberschaltung und die Low-Side-Treiberschaltung können unterschiedliche Konfigurationen aufweisen.
  • Zudem steuert die Ansteuervorrichtung in den vorstehend beschriebenen Ausführungsformen die Elemente der Zwei-Pegel-Schaltung an, bei der der Zweig für eine Phase den oberen Zweig Q1 und den unteren Zweig Q2 beinhaltet, die in Reihe geschaltet sind. Die Technik der vorliegenden Offenbarung kann jedoch auch auf eine Ansteuervorrichtung angewendet werden, die Elemente einer Mehrpegelschaltung mit drei oder mehr Ausgangsspannungspegeln ansteuert.
  • Im Hinblick auf den in der vorliegenden Beschreibung verwendeten Ausdruck „oder“ kann eine Konfiguration, die „A oder B“ beinhaltet, eine Konfiguration, die „mindestens eines von A und B“ beinhaltet, oder eine Konfiguration sein, die „sowohl A als auch B“ beinhaltet. Das heißt, die Konfiguration, die „A oder B“ beinhaltet, kann „nur A“, „nur B“ oder „A und B“ beinhalten.
  • Gemäß der vorliegenden Offenbarung ist es möglich, die Verschlechterung des Schaltelements zu verhindern.
  • Auch wenn die Ausführungsformen z.B. mit „erste“, „zweite“, „dritte“, „vierte“ oder „fünfte“ nummeriert sind, bedeuten die Ordnungszahlen keine Priorität der Ausführungsformen. Viele andere Variationen und Modifikationen sind für den Fachmann offensichtlich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201751049 [0002, 0003]

Claims (9)

  1. Ansteuervorrichtung für einen Leistungswandler, wobei die Ansteuervorrichtung so konfiguriert ist, dass sie abwechselnd ein erstes Schaltelement und ein zweites Schaltelement, die in Reihe geschaltet sind, mit einer dazwischen liegenden Totzeit schaltet, während der das erste Schaltelement und das zweite Schaltelement gleichzeitig ausgeschaltet sind, wobei die Ansteuervorrichtung umfasst: eine erste Treiberschaltung, die so konfiguriert ist, dass sie das erste Schaltelement ansteuert; und eine zweite Treiberschaltung, die so konfiguriert ist, dass sie das zweite Schaltelement ansteuert, wobei die erste Treiberschaltung beinhaltet: eine erste Steuerleitung, die elektrisch mit einer Steuerelektrode des ersten Schaltelements verbunden ist, eine erste positive Leistungsversorgungsleitung, die auf eine erste positive Leistungsversorgungsspannung eingestellt ist, eine erste negative Leistungsversorgungsleitung, die auf eine erste negative Leistungsversorgungsspannung eingestellt ist, eine erste Referenzleitung, die elektrisch mit einer ersten Hauptelektrode des ersten Schaltelements verbunden ist und auf eine erste Zwischenspannung eingestellt ist, die höher als die erste negative Leistungsversorgungsspannung und niedriger als eine Schwellenspannung des ersten Schaltelements ist, einen ersten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung mit der ersten positiven Leistungsversorgungsleitung umschaltet, einen zweiten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung oder elektrischer Nichtverbindung der ersten Steuerleitung mit der ersten negativen Leistungsversorgungsleitung umschaltet, einen dritten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der ersten Steuerleitung mit der ersten Referenzleitung umschaltet, und eine erste Steuerschaltung, die so konfiguriert ist, dass sie den dritten Schaltkreis so betreibt, dass die erste Steuerleitung während der Totzeit elektrisch mit der ersten Referenzleitung verbunden ist, und die zweite Treiberschaltung beinhaltet: eine zweite Steuerleitung, die elektrisch mit einer Steuerelektrode des zweiten Schaltelements verbunden ist, eine zweite positive Leistungsversorgungsleitung, die auf eine zweite positive Leistungsversorgungsspannung eingestellt ist, eine zweite negative Leistungsversorgungsleitung, die auf eine zweite negative Leistungsversorgungsspannung eingestellt ist, eine zweite Referenzleitung, die elektrisch mit einer ersten Hauptelektrode des zweiten Schaltelements verbunden ist und auf eine zweite Zwischenspannung eingestellt ist, die höher als die zweite negative Leistungsversorgungsspannung und niedriger als eine Schwellenspannung des zweiten Schaltelements ist, einen vierten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung mit der zweiten positiven Leistungsversorgungsleitung umschaltet, einen fünften Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung mit der zweiten negativen Leistungsversorgungsleitung umschaltet, einen sechsten Schaltkreis, der so konfiguriert ist, dass er zwischen elektrischer Verbindung und elektrischer Nichtverbindung der zweiten Steuerleitung mit der zweiten Referenzleitung umschaltet, und eine zweite Steuerschaltung, die so konfiguriert ist, dass sie den sechsten Schaltkreis so betreibt, dass die zweite Steuerleitung elektrisch mit der zweiten Referenzleitung verbunden ist.
  2. Ansteuervorrichtung nach Anspruch 1, wobei die erste Treiberschaltung ein erstes Widerstandselement beinhaltet, das mit dem dritten Schaltkreis zwischen der ersten Steuerleitung und der ersten Referenzleitung in Reihe geschaltet ist, oder die zweite Treiberschaltung ein zweites Widerstandselement beinhaltet, das mit dem sechsten Schaltkreis zwischen der zweiten Steuerleitung und der zweiten Referenzleitung in Reihe geschaltet ist.
  3. Ansteuervorrichtung nach Anspruch 1 oder 2, wobei die erste Treiberschaltung ein drittes Widerstandselement beinhaltet, das mit dem ersten Schaltkreis zwischen der ersten Steuerleitung und der ersten positiven Leistungsversorgungsleitung in Reihe geschaltet ist, oder die zweite Treiberschaltung ein viertes Widerstandselement beinhaltet, das mit dem vierten Schaltkreis zwischen der zweiten Steuerleitung und der zweiten positiven Leistungsversorgungsleitung in Reihe geschaltet ist.
  4. Ansteuervorrichtung nach Anspruch 2 oder 3, wobei die erste Treiberschaltung eine erste Diode beinhaltet, die parallel zu dem ersten Widerstandselement geschaltet ist, wenn die erste Treiberschaltung das erste Widerstandselement beinhaltet, oder die zweite Treiberschaltung eine zweite Diode beinhaltet, die parallel zu dem zweiten Widerstandselement geschaltet ist, wenn die zweite Treiberschaltung das zweite Widerstandselement beinhaltet.
  5. Ansteuervorrichtung nach einem der Ansprüche 2 bis 4, wobei wenn die erste Treiberschaltung das erste Widerstandselement beinhaltet, die erste Treiberschaltung beinhaltet: einen ersten Kondensator, der parallel zu dem ersten Widerstandselement geschaltet ist, eine dritte Diode, die mit dem ersten Kondensator in Reihe geschaltet ist, und ein fünftes Widerstandselement, das parallel zu dem ersten Kondensator geschaltet ist, oder wenn die zweite Treiberschaltung das zweite Widerstandselement beinhaltet, die zweite Treiberschaltung beinhaltet: einen zweiten Kondensator, der parallel zu dem zweiten Widerstandselement geschaltet ist, eine vierte Diode, die mit dem zweiten Kondensator in Reihe geschaltet ist, und ein sechstes Widerstandselement, das parallel zu dem zweiten Kondensator geschaltet ist.
  6. Ansteuervorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Schaltkreis und der zweite Schaltkreis einen bidirektionalen Schalter beinhalten.
  7. Leistungswandler, umfassend: die Ansteuervorrichtung nach einem der Ansprüche 1 bis 6; das erste Schaltelement; und das zweite Schaltelement.
  8. Leistungswandler nach Anspruch 7, ferner umfassend: ein siebtes Widerstandselement, das mit der ersten Steuerleitung verbunden oder in dieser in Reihe geschaltet ist; oder ein achtes Widerstandselement, das mit der zweiten Steuerleitung verbunden oder in dieser in Reihe geschaltet ist.
  9. Leistungswandler nach Anspruch 7 oder 8, wobei es sich bei dem ersten Schaltelement und dem zweiten Schaltelement um Elemente handelt, die aus einem Halbleiter mit breiter Bandlücke gebildet sind.
DE102024108537.1A 2023-04-19 2024-03-26 Ansteuervorrichtung und leistungswandler Pending DE102024108537A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023068811A JP2024154767A (ja) 2023-04-19 2023-04-19 駆動装置及び電力変換装置
JP2023-068811 2023-04-19

Publications (1)

Publication Number Publication Date
DE102024108537A1 true DE102024108537A1 (de) 2024-10-24

Family

ID=92933247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102024108537.1A Pending DE102024108537A1 (de) 2023-04-19 2024-03-26 Ansteuervorrichtung und leistungswandler

Country Status (4)

Country Link
US (1) US20240356430A1 (de)
JP (1) JP2024154767A (de)
CN (1) CN118826443A (de)
DE (1) DE102024108537A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250167679A1 (en) * 2023-11-20 2025-05-22 Stmicroelectronics International N.V. Circuit and method for reducing driving losses in gan switches

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017051049A (ja) 2015-09-04 2017-03-09 富士電機株式会社 半導体素子の駆動装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017051049A (ja) 2015-09-04 2017-03-09 富士電機株式会社 半導体素子の駆動装置

Also Published As

Publication number Publication date
CN118826443A (zh) 2024-10-22
JP2024154767A (ja) 2024-10-31
US20240356430A1 (en) 2024-10-24

Similar Documents

Publication Publication Date Title
EP3503365B1 (de) Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
DE102008049677B4 (de) Spannungsversorgung in einer Schaltungsanordnung mit einem Halbleiterschaltelement
DE112016005884B4 (de) Gate-treiberschaltung und energie-umwandlungseinrichtung, die die gate-treiberschaltung enthält
DE102018106357A1 (de) Leistungsumwandlungsgerät
DE102007009885A1 (de) Halbleiterschaltung
DE102016224706A1 (de) Gate-Antriebsschaltung für Halbleiterschaltgeräte
DE10306809A1 (de) Betrieb einer Halbbrücke, insbesondere einer Feldeffekttransistor-Halbbrücke
WO2017133964A1 (de) Verbesserter stromrichter
DE102019202028A1 (de) Ansteuerschaltung, Leistungsmodul und System zur Umwandlung elektrischer Leistung
EP3748827B1 (de) Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten
DE102018109434A1 (de) Minimieren des klingelns bei halbleitervorrichtungen mit großem bandabstand
DE102019215250A1 (de) Halbleitervorrichtung
DE102012208458A1 (de) Verfahren zum Betreiben eines Stromrichters und Stromrichtersteuereinheit
DE102022205304A1 (de) Fahrzeugantrieb-Inverter mit hybrider Transistortechnologie und leistungsabhängiger Transistornutzung
DE102014213737A1 (de) Treiberschaltung und Halbleitervorrichtung, die die Treiberschaltung enthält
DE102024108537A1 (de) Ansteuervorrichtung und leistungswandler
DE102018207228B4 (de) High-seitige Gate-Treiberschaltung, Halbleitermodul und Dreiphasen-Invertersystem
DE112019005634T5 (de) Treibervorrichtung und Treiberverfahren für Halbleiterschalter, Leistungsumwandlungsvorrichtung und Fahrzeug
DE102018110808A1 (de) Halbbrückenschaltung
DE112016004305B4 (de) Stromversorgungsvorrichtung
DE112022007572T5 (de) Halbleitervorrichtung und Leistungsumwandlungseinrichtung
DE102022124840A1 (de) Antriebsvorrichtung, antriebsverfahren und leistungswandlervorrichtung
WO2006092349A1 (de) Transistoranordnung für gleich- und wechselrichter
DE112020007419T5 (de) Treiber-einstellschaltung für ein leistungshalbleiterelement, leistungsmodul und leistungswandlervorrichtung
DE102023111464A1 (de) Umrichterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed