[go: up one dir, main page]

DE102011000818A1 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102011000818A1
DE102011000818A1 DE102011000818A DE102011000818A DE102011000818A1 DE 102011000818 A1 DE102011000818 A1 DE 102011000818A1 DE 102011000818 A DE102011000818 A DE 102011000818A DE 102011000818 A DE102011000818 A DE 102011000818A DE 102011000818 A1 DE102011000818 A1 DE 102011000818A1
Authority
DE
Germany
Prior art keywords
layer
intermediate layer
spacer
etching
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011000818A
Other languages
English (en)
Inventor
Hans-Peter Maucher
Dr. Grünenpütz Jan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors GmbH
Original Assignee
United Monolithic Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors GmbH filed Critical United Monolithic Semiconductors GmbH
Priority to DE102011000818A priority Critical patent/DE102011000818A1/de
Publication of DE102011000818A1 publication Critical patent/DE102011000818A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10P50/283
    • H10D64/0125
    • H10P74/238
    • H10P76/403
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

Für die Herstellung eines Halbleiterbauelements mit kleinen Strukturen unter Verwendung photolithografischer Strukturierung in Kombination mit Spacertechnologie wird ein Verfahren vorgeschlagen, welches bei der anisotropen Rückätzung einer Spacerschicht eine hohe Genauigkeit des Rückätzprozesses und damit der Steuerung der Spacerdimensionen ermöglicht. Hierfür wird zwischen einer über dem Halbleitermaterial abgeschiedenen Stufenschicht eine Zwischenschicht abgeschieden, auf welcher wiederum die Spacerschicht abgeschieden wird. Das Material der Zwischenschicht ist so gewählt, dass während des Rückätzprozesses das Erreichen der Zwischenschicht mit hoher zeitlicher Genauigkeit detektiert werden kann. Vorteilhafterweise wird nach der Detektion des Erreichens der Zwischenschicht der Rückätzvorgang um einen durch eine vorgebbare Zeitspanne bestimmten Folgezeitraum fortgesetzt, in welchem die Zwischenschicht entfernt wird. Die mit der Zwischenschicht verbundenen Prozessschritte sind vorteilhaft in gebräuchliche Herstellungsverfahren integrierbar.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • Bei der Herstellung von Halbleiterbauelementen werden insbesondere für in der Hochfrequenztechnik eingesetzte Bauelemente flächige Strukturen sehr kleiner Abmessungen benötigt, beispielsweise kurze Gatelängen von Gateelektroden in Feldeffekttransistoren. Für die Erzeugung von sehr kleinen Strukturen ist bei geringer Packungsdichte insbesondere die Elektronenstrahllithografie geeignet, welche Belichtungen als sukzessive punktuelle oder streifenförmige Belichtungen durchführt. Die Elektronenstrahllithografie ist aber wegen der langen Belichtungszeit gegenüber der photolithografischen Strukturierung hinsichtlich der Herstellungskosten nachteilig.
  • Es ist bekannt, photolithografisch erzeugte Strukturen durch sogenannte Spacer an Flanken von Materialstufen auf kleinere Strukturen zu reduzieren. Hierfür wird über den aktiven Halbleiterschichten eine erste dielektrische Schicht abgeschieden und photolithografisch strukturiert, wobei Öffnungen in der ersten Schicht erzeugt werden, die durch annähernd senkrecht zur Schichtebene verlaufende Flanken an den Materialstufen der bei der Strukturierung um die Öffnungen verbliebenen Schicht begrenzt sind. Eine über der ersten Schicht und den Öffnungen abgeschiedene zweite dielektrische Schicht bildet über den Randbereichen der Öffnungen bei den Materialstufen gerundete Übergänge. Durch eine anisotrope Rückätzung der zweiten Schicht verbleiben an den Flanken in die Öffnungen ragende und die Öffnungsweite reduzierende Materialreste der zweiten Schicht als die Spacer. Die Spacer begrenzen eine gegenüber der photolithografisch erzeugten ersten Öffnung kleinere zweite Öffnung und können insbesondere als Ränder einer Maske für einen nachfolgenden Herstellungsschritt, insbesondere für eine Ätzung einer den Boden der Öffnung bildenden Schicht und/oder für eine Abscheidung von Elektrodenmetall dienen. Derartige Verfahren sind beispielsweise aus der DE 42 11 051 C1 bekannt.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Halbleiterbauelementen mit einer Kombination von photolithografischer Strukturierung und Spacern anzugeben, das durch die Verwendung optischer Endpunktdetektion Strukturen präzise herstellt.
  • Die Erfindung ist im Patentanspruch 1 beschrieben. Die abhängigen Ansprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.
  • Durch die Einfügung einer Zwischenschicht zwischen die erste Schicht und die zweite Schicht und die Wahl eines Materials für die zweite Schicht, welches beim Rückätzen der zweiten Schicht ohne Unterbrechung des Rückätzvorgangs die Detektion des Erreichens der Zwischenschicht, d. h. den vollständigen Abtrag der zweiten Schicht über der Zwischenschicht ermöglicht, können der Rückätzvorgang und die durch diesen bestimmten geometrischen Größen des Spacers mit hoher Präzision gesteuert werden. Die erste Schicht ist nachfolgend auch als Stufenschicht, die zweite Schicht als Spacerschicht bezeichnet.
  • Vorteilhafterweise wird der Ätzvorgang nach der Detektion zeitgesteuert fortgesetzt, indem nach dem Zeitpunkt bzw. dem Prozessstadium der Detektion des Erreichens der Zwischenschicht, nachfolgend auch kurz als Detektion der Zwischenschicht bezeichnet, die Rückätzung über einen als Zeitspanne vorgebbaren Folgezeitraum fortgesetzt wird.
  • Im Gegensatz zur gebräuchlichen Verwendung von Ätzstoppschichten wird die Zwischenschicht bei dem erfindungsgemäßen Verfahren wieder vollständig während des Rückätzens entfernt, so dass später, beispielsweise nach dem Abscheiden von Elektrodenmetall kein eigenständiger Prozessschritt zur Entfernung des Materials der Zwischenschicht erforderlich wird. Vorteilhafterweise ist in dem Folgezeitraum die Ätzrate für die Materialien der Zwischenschicht und der zweiten Schicht und vorzugsweise auch der ersten Schicht annähernd gleich, so dass das Entstehen einer Stufe zwischen Spacer und umgebendem Material weitgehend vermieden wird. Vorteilhafterweise sind die Materialien von erster und zweiter Schicht in einem einheitlichen Prozessschritt entfernbar. Vorzugsweise bestehen erste und zweite Schicht aus demselben Material.
  • In einer besonders einfachen und vorteilhaften Ausführung wird der Rückätzvorgang ohne Unterbrechung und ohne Änderung des Ätzverfahrens fortgesetzt, wobei der Folgezeitraum vorzugsweise so auf die Schichtdicke der Zwischenschicht abgestimmt ist, dass diese während des Folgezeitraums vollständig abgetragen wird. Vorzugsweise wird der Folgezeitraum so gewählt, dass auch ein geringer Teil der ersten Schicht noch abgetragen wird.
  • In anderer Ausführung kann für die Fortsetzung des Rückätzprozesses auch ein Wechsel des Ätzverfahrens oder zumindest der Verfahrensparameter des Ätzverfahrens vorgenommen werden, wodurch beispielsweise die Beeinflussung der empfindlichen Halbleiteroberfläche, welche nach Entfernen der ersten Schicht in der Öffnung zwischen den Spacern freiliegt und dem Ätzmedium ausgesetzt ist, vermieden oder gering gehalten werden kann, wenn während des Folgezeitraums eine sanftere Rückätzung ausgeführt wird, welche zwar das Material der Zwischenschicht sowie der ersten und zweiten dielektrischen Schicht abträgt, das Halbleitermaterial aber nicht nachteilig beeinflusst.
  • In vorteilhafter Weiterbildung kann die Schrittfolge der Abscheidung einer zweiten Schicht und der Rückätzung unter Erzeugung eines Spacers auch wiederholt durchgeführt werden, so dass sukzessiv engere Strukturen nacheinander definiert werden. In einer ersten vorteilhaften Ausführung kann dafür vorgesehen sein, bei der Rückätzung der ersten Spacerschicht zur Erzeugung erster Spacer im Folgezeitraum die Zwischenschicht nur teilweise abzutragen und eine neue Spacerschicht auf der verbleibenden Zwischenschicht abzuscheiden. In anderer Ausführung kann vorgesehen sein, wenigstens zwei durch eine Distanzschicht getrennte Zwischenschichten zwischen erster Schicht und erster Spacerschicht abzuscheiden und beim Rückätzen der ersten Spacerschicht auch die oberste Zwischenschicht und zumindest teilweise die Distanzschicht abzutragen, danach über der unteren Zwischenschicht eine neue Spacerschicht abzuscheiden und für zweite Spacer rückzuätzen und dann auch die untere Zwischenschicht zu entfernen.
  • Die Erfindung ist nachfolgend anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Abbildungen noch eingehend veranschaulicht. Dabei zeigt:
  • 1 eine erste Ausführung eines grundlegenden Prozessablaufs,
  • 2 den Zeitverlauf eines Spektroskopiesignals,
  • 3 eine Ausführung mit einem Schichtenstapel für mehrere Spacer,
  • 4 eine Ausführung mit mehrfacher Verwendung einer Zwischenschicht.
  • 1 zeigt in schematischer Form den grundsätzlichen Ablauf einer bevorzugten Ausführung eines Herstellungsverfahrens für ein Halbleiterbauelement, wobei im skizzierten Beispielsfall vorgesehen sein soll, über einer Schicht oder Schichtenfolge aus Halbleitermaterial HL eine T-förmige Gateelektrode GE mit einem gegenüber einem Gatekopf GK wesentlich schmäleren Gatefuß GF zu erzeugen und zur Erzeugung der Geometrie des Gatefußes die an sich bekannte Spacertechnologie zu verwenden.
  • In 1(A) ist ein Verfahrensstadium dargestellt, bei welchem bereits über dem Halbleitermaterial HL eine erste dielektrische Schicht S1 und eine als Zwischenschicht bezeichnete Schicht ZS abgeschieden sind. In einer auf der Zwischenschicht ZS abgeschiedenen Photolackschicht PL ist mit einer optischen Maske eine Öffnung PO erzeugt. Die Öffnung PO dient als Maske für die Erzeugung einer Öffnung O1 in der ersten Schicht S1 und der Zwischenschicht ZS, indem mittels eines anisotropen Ätzverfahrens die Struktur der Öffnung PO in die darunter liegenden Schichten ZS und S1 übertragen wird, wie in 1(B) dargestellt ist. Das Ätzverfahren zur Erzeugung der Öffnung O1 sei selektiv gegenüber dem Halbleitermaterial HL, so dass der Ätzvorgang automatisch an dem Halbleitermaterial HL stoppt. Zwischen dem Halbleitermaterial HL und der ersten Schicht können auch weitere Schutzschichten, insbesondere eine dünne Schutzschicht zum Schutz der Halbleiteroberfläche während weiterer Verfahrensschritte, abgeschieden sein.
  • Nach Entfernung der Photolackschicht ergibt sich die in 1(C) dargestellte Situation mit einer ersten Öffnung O1 innerhalb der Schichtenfolge von erster Schicht S1 und Zwischenschicht ZS. Die Öffnung O1 ist seitlich begrenzt durch im wesentlichen senkrecht zur Schichtenebene von S1 und ZS verlaufende Seitenflanken von Materialstufen ST.
  • Eine auf der Zwischenschicht ZS und der Öffnung O1 nach 1(C) abgeschiedene zweite dielektrische Schicht, welche in gebräuchlicher Weise im wesentlichen isotrop abgeschieden wird, bildet an ihrer dem Halbleitermaterial HL abgewandten Oberfläche eine Kontur K2, welche über der Öffnung einen tiefen Einzug und gewölbte Seitenflächen aufweist, wie in 1(D) dargestellt ist. Die zweite dielektrische Schicht S2 wird auch als Spacerschicht bezeichnet, weil aus der zweiten Schicht S2 die Spacer erzeugt werden.
  • In weiter an sich bekannter Weise wird die zweite Schicht S2 mittels eines anisotropen Ätzverfahrens, beispielsweise eines reaktiven Ionen-Ätzverfahrens zurück geätzt, wobei während des Abtrags von Material der zweiten Schicht S2 die Oberfläche der verbleibenden zweiten Schicht annähernd die Kontur K2 beibehält und diese Kontur im wesentlichen senkrecht zu den Schichtenebenen in Richtung des Halbleitermaterials verlagert wird. 1(E) zeigt ein Zwischenstadium, in welchem der größte Teil der Schicht S2 bereits zurück geätzt ist und die Kontur von Spacer ZP an den Flanken der Stufen ST der Schichtenfolge von S1 und ZS bereits erkennbar ist.
  • Bei Fortsetzung des Rückätzprozesses wird das in 1(F) dargestellte Stadium erreicht, in welchem das Material der zweiten Schicht S2 über der Zwischenschicht ZS vollständig abgetragen ist und Material der zweiten Schicht S2 nur noch als vorläufige Spacer VP an den Seitenflanken der Stufen ST in der Öffnung O1 vorliegt. Zu diesem Zeitpunkt tritt ein wesentliches Merkmal der vorliegenden Erfindung in Erscheinung, gemäß welchem das Erreichen der Zwischenschicht ZS beim Rückätzprozess nach vollständigem Abtrag der zweiten Schicht S2 über der Zwischenschicht ZS detektiert wird.
  • Eine Detektion erfolgt in bevorzugter Ausführungsform spektroskopisch, insbesondere durch Spektroskopie eines beim Rückätzprozess vorliegenden Plasmas. Insbesondere kann die Absorption oder vorzugsweise die Emission des Plasmas bei für Material der zweiten Schicht ZS charakteristischen Spektrallinien oder Spektralbereichen überwacht werden. Bei Erreichen der Zwischenschicht ZS während des Rückätzprozesses wird durch den Rückätzprozess ab dem in 1(F) dargestellten Verfahrensstadium auch Material der Zwischenschicht ZS abgetragen, welches sich im Plasma wieder findet und einen abrupten Anstieg der Intensität des Spektroskopiesignals bei für Material der Zwischenschicht ZS charakteristischen Spektrallinien oder Spektralbereichen bewirkt.
  • In 2 ist ein charakteristischer Verlauf eines Spektroskopiesignals über der Zeit während des Rückätzprozesses dargestellt, wobei die Intensität LS einer charakteristischen Spektrallinie über der Zeit t aufgetragen ist. Ein anfänglich starkes Signal kann von Restatomen auf der Oberfläche der zweiten Schicht und im Prozessvolumen der Rückätzung herrühren. Nach Abklingen dieser anfänglich hohen Intensität nimmt das Spektroskopiesignal bei der ausgewählten Spektrallinie einen im wesentlichen gleichbleibenden Wert über einem Verlaufsabschnitt LN an, welcher auch in der Situation nach 1(E) gegeben ist. Mit Erreichen des Verfahrensstadiums nach 1(F) mit vollständiger Entfernung der zweiten Schicht S2 über der Zwischenschicht ZS wird durch den Rückätzvorgang auch Material der Zwischenschicht ZS abgetragen und die Amplitude des Spektroskopiesignals steigt zu einem Zeitpunkt tD entsprechend der Situation nach 1(F) sprunghaft an. Ein solcher sprunghafter Anstieg ist ohne Eingriff in den Prozessablauf relativ leicht detektierbar.
  • Die in 1(F) dargestellten und als vorläufige Spacer VP bezeichneten Materialreste der zweiten Schicht an den Seitenflanken der Stufen ST engen die ursprüngliche Öffnung O1 zwischen den gegenüber liegenden Stufen ein. Die Breite der Spacer VP als Erstreckung von den Seitenkanten weg in Richtung der Mitte der ersten Öffnung ist über die Prozessparameter insbesondere der Abscheidung der zweiten Schicht S2 mit guter Präzision einstellbar.
  • Bei Verwendung der im Stadium nach 1(F) erreichten Struktur für die Geometrie von weiteren Bauteilen liegen mit der Zwischenschicht ZS, den Spacern VP und der ersten Schicht S1 unterschiedliche Materialien vor.
  • In bevorzugter Ausführung wird daher der Rückätzprozess ab dem Zeitpunkt tD gemäß der Situation nach 1(F) so weit fortgesetzt, dass die Zwischenschicht ZS vollständig entfernt wird. Vorzugsweise wird auch ein Teil der ersten Schicht S1 bei dieser Fortsetzung des Rückätzprozesses, welche auch als Überätzung bezeichnet wird, mit abgetragen. Der Schichtabtrag U1 von der ersten Schicht S1 während der Überätzung im Folgezeitraum ist vorteilhafterweise durch die Dauer des Folgezeitraums der Überätzung präzise einstellbar und liegt vorteilhafterweise zwischen 5 nm und 20 nm. Der bei der Überätzung vorgesehene Schichtabtrag U1 wird bereits bei der Abscheidung der ersten Schicht S1 in deren Schichtdicke DS berücksichtigt, indem die Schichtdicke DS um das Maß U1 größer gewählt wird als die bei der Erzeugung der Gateelektrode benötigte Schichtdicke.
  • Für die Fortsetzung des Rückätzprozesses über das Verfahrensstadium nach 1(F) hinaus wird vorzugsweise ein Folgezeitraum fz als Zeitspanne vorgegeben, welche ab dem Zeitpunkt tD gemessen wird und an deren Ende tA = tD + fz der Rückätzvorgang abgebrochen wird. Die zeitliche Ätzrate des Rückätzprozesses ist bei bekannten Parameter hinreichend genau bekannt, um den Folgezeitraum fz so zu wählen, dass die Zwischenschicht Z1 vollständig und die erste Schicht S1 in einer geringen Überätzdicke U1 abgetragen werden. Eine Auswertung des spektroskopischen Signals ist in dieser Phase des Herstellungsprozesses wenig aussagekräftig, da auch nach vollständigem Abtrag der Zwischenschicht ZS das Spektralsignal wegen noch im Ätzplasma vorhandener Atome aus der Zwischenschicht nur langsam abklingt und keine hinreichend genaue Bestimmung des Zeitpunkts des vollständigen Abtrags der zweiten Schicht erlaubt. In 2 ist das Ende des Rückätzprozesses zum Zeitpunkt tA durch einen steilen Abfall der Signalkurve dargestellt. Mit unterbrochener Linie LV ist ein Signalverlauf angedeutet, der ohne Abbruch des Rückätzverfahrens auftreten würde und ein allmähliches Absinken der Signalintensität auf einen bei Abtrag der ersten Schicht zu erwartenden Wert zeigt.
  • In 1(G) ist die Situation nach Ende des Folgezeitraums und Abbruch des Rückätzprozesses dargestellt, wobei zur Veranschaulichung die Zwischenschicht ZS und die ursprüngliche Grenzfläche von Zwischenschicht ZS und erster Schicht S1 mit unterbrochenen Linien dargestellt sind. Die in diesem Stadium verbleibenden Spacer aus Material der zweiten dielektrischen Schicht S2 sind mit SP bezeichnet. Die Spacer SP begrenzen eine zweite Öffnung O2 über dem Halbleitermaterial HL, wobei die Öffnungsweite der zweiten Öffnung O2 um die Summe der Spacerbreiten der Spacer SP gegenüber der Öffnungsweite der ersten Öffnung O1 reduziert ist. Die verbleibende Dicke der ersten Schicht S1 ist mit DF bezeichnet, so dass DS = DF + U1.
  • In vorteilhafter Anwendung des Verfahrens zur Erzeugung einer Gateelektrode mit schmalem Gatefuß eines Halbleiterbauelements wird Elektrodenmetall in der zweiten Öffnung O2, auf den Spacer SP und auf angrenzenden Bereichen der Oberfläche der ersten Schicht S1 abgeschieden, so dass eine annähernd T-förmige Gateelektrode mit einem breiten Gatekopf GK und einem schmalen Gatefuß GF entsteht, wobei die seitlich überhängenden Abschnitte des Gatekopfes die Spacer SP und einen Teil der ersten Schicht S1 überdecken, wie in 1(H) dargestellt.
  • In einem weiteren Verfahrensschritt werden in an sich üblicher Weise die dielektrischen Schichten unter den seitlichen Überhängen des Gatekopfes GK entfernt, um die nach 1(I) frei stehende Gateelektrode GE zu erhalten. Für die Entfernung des Materials der Spacer SP und der ersten Schicht S1 ist es von Vorteil, wenn diese in einem gemeinsamen Prozessschritt vollständig entfernt werden können. Hierfür ist von besonderem Vorteil, wenn die erste Schicht S1 und die zweite Schicht S2 und damit auch die Spacer SP aus demselben Material bestehen. Dies kann insbesondere ein Nitrid, insbesondere Silicium-Nitrid sein, welches besonders vorteilhaft mit einem isotropen Ätzverfahren aufgelöst werden können. Die Zwischenschicht ZS, welche zur Detektion des Erreichens dieser Schicht, insbesondere spektroskopisch, aus einem von der zweiten Schicht S2 verschiedenen Material besteht, kann beispielsweise durch ein Oxid, insbesondere ein Silicium-Oxid gebildet sein. Vorteilhafterweise kann der Rückätzprozess ausgehend von der Situation nach 1(D) in einem Zug bis zum Abbruch des Rückätzens bei Erreichen der Situation nach 1(G) durchgeführt werden. In einer Abwandlung kann auch vorgesehen sein, zum Zeitpunkt des Erreichens der Zwischenschicht ZS entsprechend der Situation nach 1(F) den Rückätzprozess abzuwandeln, falls der zuvor gewählte Ätzprozess die Halbleiterschichten, welche ab dem Stadium nach 1(F) zwischen den Spacer VP frei liegen, schädigen kann. Es kann dann durch Änderung von Ätzparametern oder durch Wechsel des Ätzprozesses eine Fortsetzung der Rückätzung in für das Halbleitermaterial unschädlicher Form gewählt werden.
  • Vorteilhafterweise sind die Ätzraten des Materials der Zwischenschicht ZS einerseits und des Materials der zweiten Schicht S2 bzw. der Spacer VP annähernd gleich, so dass in dem Folgezeitraum nach Erreichen der Situation nach 1(F) die Höhenreduktion der Spacer von der größeren Höhe der vorläufigen Spacer VP zu der endgültigen Höhe der Spacer SP in im wesentlichem gleichem Maße auch bei der Schichtenfolge von S1 und ZS auftritt, so dass im Stadium nach 1(G) die Oberseite der Spacer SP im wesentlichen in einer Ebene in die Oberseite der auf die Schichtdicke DF reduzierten ersten Schicht übergeht und eine Stufe an der Unterseite des Gatekopfes weitgehend vermieden wird. Dies ist bei der Materialpaarung von Silicium-Nitrid für die erste und die zweite dielektrische Schicht S1, S2 und Silicium-Oxyd für die Zwischenschicht ZS bei Verwendung eines reaktiven Ionen-Ätzverfahrens weitgehend gegeben.
  • 3 zeigt eine vorteilhafte Weiterbildung des in 1 beschriebenen Grundverfahrens, wobei zeitlich nacheinander mehrere Spacer erzeugt werden. Mit unterbrochenen Linien ist in 3 entsprechend der Situation nach 1(C) eine Ausgangssituation dargestellt, in welcher über einer ersten dielektrischen Schicht S1 nacheinander eine Zwischenschicht Z3, eine Distanzschicht D2, eine Zwischenschicht Z2, eine Distanzschicht D1 und eine oberste Zwischenschicht Z1 abgeschieden werden. Die Zwischenschichten Z1, Z2, Z3 seien der Einfachheit halber wieder aus demselben Material wie die Zwischenschicht ZS nach 1 angenommen. Die erste Schicht S1 und die Distanzschichten D2, D1 seien aus einem einheitlichen Material, insbesondere Silicium-Nitrid, gebildet, so dass die Abscheidung der Schichtenfolge besonders günstig in bestehende Prozessabläufe integrierbar ist.
  • Ausgehend von der mit unterbrochener Linie dargestellten Ausgangssituation der Schichtenfolge über der ersten Schicht S1 wird wie im Beispiel nach 1(D) eine zweite dielektrische Schicht abgeschieden und durch Rückätzung dieser zweiten dielektrischen Schicht werden erste Spacer P1 an den Seitenflanken der Stufen der ersten Schicht und der darüber liegenden Schichtenfolge erzeugt. Die Rückätzung der ersten Spacerschicht erfolge wiederum unter spektroskopischer Kontrolle des Erreichens der Zwischenschicht Z1 und nachfolgender zeitgesteuerter Überätzung bis in die Distanzschicht D1, welche dabei teilweise oder vollständig entfernt wird.
  • Die ersten Spacer P1 dienen zur Maskierung eines Ätzschritts, in welchem ein erster Recessgraben GW mit großer Grabenbreite im Halbleitermaterial HL erzeugt wird.
  • Danach wird eine weitere dielektrische Spacerschicht über der Zwischenschicht Z2 und gegebenenfalls Resten der Distanzschicht D1 sowie über den ersten Spacer P1 und in den breiten Recessgraben GW abgeschieden und durch Rückätzung dieser zweiten Spacerschicht bis zur Zwischenschicht Z2 und Überätzung in die Distanzschicht D2 werden zweite Spacer P2 in dem breiten Recessgraben GW erzeugt. Diese zweiten Spacer P2 dienen zur Maskierung eines Ätzvorgangs, in welchem ein zweiter, tieferer und engerer Recessgraben GN in das Halbleitermaterial geätzt wird. Nach Erzeugung des zweiten Recessgrabens GN wird eine dritte Spacerschicht über der Zwischenschicht Z3 und gegebenenfalls Resten der Distanzschicht D2 abgeschieden und bis zur Zwischenschicht Z3 und durch Überätzung bis in die erste Schicht S1 zurück geätzt, wobei dritte Spacer P3 neben den zweiten Spacer P2 entstehen. Die dritten Spacer P3 begrenzen einen Elektrodenbereich EB auf der Halbleiteroberfläche in dem engeren Recessgraben GN und dienen z. B. wie in 1(G) und 1(H) dargestellt zur Formung der Unterseite und des Gatefußes einer Gateelektrode. Hierbei ergibt sich vorteilhafterweise automatisch eine selbstjustierend zentrierte Ausrichtung von breitem Recessgraben GW, engerem Recessgraben GN und Elektrodenbereich EB.
  • 4 zeigt eine andere Vorgehensweise zur sukzessiven Erzeugung unterschiedlicher Spacer, wobei in 4(A) eine Ausgangssituation wie in 1(C) angenommen ist. Während in dem Beispiel nach 1 und dem Beispiel nach 3 die Zwischenschichten, deren Erreichen beim Rückätzvorgang detektiert wird, relativ dünn sein können, da lediglich die Detektion des Zeitpunkts des Erreichens der Zwischenschicht beim Rückätzvorgang maßgeblich ist, und auf Dicken unter 20 nm beschränkt sein können, ist in dem Beispiel nach 4(A) die Dicke DZ1 der Zwischenschicht MZ größer gewählt und liegt beispielsweise bei 40 nm. Die Dicke DS1 der ersten Schicht S1, welche abzüglich einer Überätzung in diese erste Schicht die Höhe des Gatefußes einer Gateelektrode bestimmt, liegt typischerweise in der Größenordnung von 100 nm bis 500 nm.
  • Durch Abscheidung einer ersten Spacerschicht in Form einer zweiten dielektrischen Schicht auf der Zwischenschicht MZ und in die Öffnung S1 und Rückätzen dieser ersten Spacerschicht bis zum Erreichen der Zwischenschicht MZ entsteht eine Situation entsprechend 1(F). Vorteilhafterweise wird der Rückätzvorgang wiederum ab diesem Zeitpunkt um einen Folgezeitraum fortgesetzt, wobei die Zeitspanne des Folgezeitraums dabei so gewählt ist, dass die Zwischenschicht MZ nur zum Teil abgetragen wird und eine Restdicke DZ2 der Zwischenschicht verbleibt. Die dabei gemäß 4(B) gebildeten Spacer SP1 an den Seitenflanken von erster Schicht S1 und Zwischenschicht MZ dienen zur Maskierung eines Ätzvorgangs, in welchem gemäß 4(C) ein Recessgraben G1 in das Halbleitermaterial HL geätzt wird. Nach Erzeugung des Recessgrabens G1 wird über der verbliebenen Zwischenschicht RZ, über den ersten Spacern SP1 und in der Öffnung O3 zwischen den Spacern SP1 eine zweite Spacerschicht abgeschieden und zurückgeätzt bis zu der Restschicht RZ der Zwischenschicht. Nach Erreichen der Restschicht RZ der Zwischenschicht MZ bei dem erneuten Rückätzvorgang wird wiederum eine Überätzung um einen vorgebbaren Folgezeitraum vorgenommen, welcher so bemessen ist, dass die Zwischenschicht MZ nunmehr vollständig entfernt wird und vorsorglich auch ein Teil der ersten Schicht S1 abgetragen wird, so dass sich für die Schicht S1 eine Restdicke R1 ergibt, wie in 4(D) dargestellt. Nach Abscheiden von Elektrodenmetall für eine Gateelektrode GE in zu 1(H) entsprechender Weise gemäß 4(E) und Entfernen des dielektrischen Materials von erster Schicht S1, ersten Spacern SP1 und zweiten Spacern SP2 entsteht eine Struktur nach 4(F) mit einer Gateelektrode, welche mit einem schmalen Gatefuß GF in dem Recessgraben G1 steht und deren Gatekopf GK mit größeren Querabmessungen den Recessgraben G1 und angrenzende Oberflächenbereiche des Halbleitermaterials überdeckt.
  • Die verschiedenen, aus unterschiedlichen Spacerschichten erzeugten Spacer in den Beispielen nach 3 und 4 besitzen unterschiedliche Breiten. Die Spacerbreite ist auf an sich bekannte Art bestimmbar und ist insbesondere durch die Parameter des Abscheidevorgangs der Spacerschicht gegeben. Die Höhe des Gatefußes einer in den Beispielen angenommenen Gateelektrode ist primär durch die Schichtdicke der ersten Schicht S1, vermindert um ein Überätzmaß U1 nach 1(G) in dem Folgezeitraum bei der Überätzung nach Erreichen der Zwischenschicht bestimmt. Bei der Abscheidung der ersten Schicht ist bei der Dicke der abgeschiedenen Schicht daher bereits das Maß der späteren Überätzung in dem Folgezeitraum mit zu berücksichtigen. Die Parameter der Abscheidung von Spacerschichten zur Beeinflussung der später bei der anisotropen Rückätzung erzielbaren Spacerbreiten sind hinlänglich allgemein bekannt und daher an dieser Stelle nicht weiter im Detail ausgeführt.
  • Die vorstehend und die in den Ansprüchen angegebenen sowie die den Abbildungen entnehmbaren Merkmale sind sowohl einzeln als auch in verschiedener Kombination vorteilhaft realisierbar. Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern im Rahmen fachmännischen Könnens in mancherlei Weise abwandelbar.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 4211051 C1 [0003]

Claims (15)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, bei welchem über einer Halbleiterschicht – eine erste Schicht abgeschieden und photolithografisch wenigstens eine Öffnung in der ersten Schicht mit einer ersten Materialstufe erzeugt wird, – durch Abscheiden einer zweiten Schicht über der ersten Schicht, an der Materialstufe und in der Öffnung und durch anisotrope Rückätzung der zweiten Schicht ein erster Spacer an der ersten Materialstufe erzeugt wird, – der Spacer zur geometrischen Definition einer in einem nachfolgenden Herstellungsschritt Bauelementstrukturen benutzt wird, dadurch gekennzeichnet, dass zwischen der ersten (S1) und der zweiten (S2) Schicht eine Zwischenschicht (ZS) abgeschieden wird, welche aus einem Material besteht, welches von den Materialien der ersten und der zweiten Schicht verschieden ist und ohne Unterbrechung der Rückätzung eine Detektion des Zeitpunkts (tD) des Erreichens der Zwischenschicht nach vollständigem Abtrag der zweiten Schicht ermöglicht, und dass der Abbruch (tA) des Rückätzvorgangs aus der Detektion des Erreichens der Zwischenschicht abgeleitet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Detektion des Erreichens der Zwischenschicht spektroskopisch vorgenommen wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Rückätzung der zweiten Schicht durch Plasmaätzen, insbesondere durch reaktives lonenätzen erfolgt und eine Spektroskopie des Plasmas vorgenommen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Rückätzvorgang um einen vorgebbaren Folgezeitraum (fz) ab Detektion (tD) des Erreichens der Zwischenschicht (ZS) fortgesetzt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Rückätzvorgang unter Beibehaltung des Ätzverfahrens fortgesetzt wird.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Rückätzvorgang unter Wechsel des Ätzverfahrens fortgesetzt wird.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Folgezeitraum auf die Dicke der Zwischenschicht abgestimmt so vorgegeben wird, dass die Zwischenschicht vollständig entfernt wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Folgezeitraum so vorgegeben ist, dass eine Überätzung in die erste Schicht über die Entfernung der Zwischenschicht hinaus auf eine der Dicke der Zwischenschicht begrenzte Teilschicht begrenzt bleibt.
  9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zwischen der ersten und der zweiten Schicht wenigstens zwei durch eine Distanzschicht beabstandete Zwischenschichten (Z1, Z2, Z3) abgeschieden werden, erste Spacer (P1) mit Entfernen der obersten Zwischenschicht (Z1) und zumindest teilweise der Distanzschicht (D1) beim Rückätzen der zweiten Schicht erzeugt und danach durch Abscheiden einer weiteren zweiten Schicht und deren Rückätzung mit Detektion des Erreichens der nächsten Zwischenschicht (ZS) ein zweiter Spacer (P2) neben dem ersten Spacer erzeugt wird.
  10. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Folgezeitraum auf die Dicke der Zwischenschicht abgestimmt so vorgegeben wird, dass die Zwischenschicht nur teilweise entfernt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass auf der verbliebenen Zwischenschicht (RZ) eine neue zweite Schicht abgeschieden und durch deren Rückätzung ein zweiter Spacer (SP2) neben dem ersten Spacer (SP1) erzeugt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die erste Schicht (S1) und die zweite Schicht (S2) aus demselben Material bestehen.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste und die zweite Schicht als Nitrid, insbesondere Siliziumnitrid abgeschieden werden.
  14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Öffnung in der ersten Schicht mit um eine Öffnungsweite von weniger als 750 mm, insbesondere weniger als 500 mm gegenüber liegenden Flanken erzeugt und an den gegenüber liegenden Flanken jeweils erste Spacer in einer Breite von wenigstens 10% der Öffnungsweite erzeugt werden, welche eine zweite, engere Öffnung zwischen sich einschließen.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass in der zweiten Öffnung Metall für einen Fußbereich einer Elektrode, insbesondere einer Gateelektrode eines Feldeffekttransistors abgeschieden wird.
DE102011000818A 2011-02-18 2011-02-18 Verfahren zur Herstellung eines Halbleiterbauelements Ceased DE102011000818A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102011000818A DE102011000818A1 (de) 2011-02-18 2011-02-18 Verfahren zur Herstellung eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011000818A DE102011000818A1 (de) 2011-02-18 2011-02-18 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102011000818A1 true DE102011000818A1 (de) 2012-08-23

Family

ID=46604674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011000818A Ceased DE102011000818A1 (de) 2011-02-18 2011-02-18 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102011000818A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211051C1 (en) 1992-04-02 1993-07-01 Siemens Ag, 8000 Muenchen, De FET mfr. using dielectric etching for gate formation - applying two dielectric layers of specified material for successive spacer formation to define very narrow gate width
US5240869A (en) * 1990-10-30 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method for fabricating a field effect transistor
US5939746A (en) * 1995-12-14 1999-08-17 Nec Corporation Semiconductor memory device and manufacturing method of the same
US20020034849A1 (en) * 2000-09-20 2002-03-21 Wang Chih Hsin Self aligned method of forming a semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling, and a memory array made thereby
US20040155282A1 (en) * 2003-02-11 2004-08-12 Kim Hyoung-Sub Semiconductor device having self-aligned contact hole and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240869A (en) * 1990-10-30 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method for fabricating a field effect transistor
DE4211051C1 (en) 1992-04-02 1993-07-01 Siemens Ag, 8000 Muenchen, De FET mfr. using dielectric etching for gate formation - applying two dielectric layers of specified material for successive spacer formation to define very narrow gate width
US5939746A (en) * 1995-12-14 1999-08-17 Nec Corporation Semiconductor memory device and manufacturing method of the same
US20020034849A1 (en) * 2000-09-20 2002-03-21 Wang Chih Hsin Self aligned method of forming a semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling, and a memory array made thereby
US20040155282A1 (en) * 2003-02-11 2004-08-12 Kim Hyoung-Sub Semiconductor device having self-aligned contact hole and method of fabricating the same

Similar Documents

Publication Publication Date Title
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE102004060831B4 (de) Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
EP1508164B1 (de) Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbaulelement
DE68927852T2 (de) Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE102011006331A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE102010040066B4 (de) Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
DE19903196A1 (de) Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
EP0298274A1 (de) Verfahren zum Strukturieren einer Kupfer- und/oder Permalloyschicht mittels Trockenätzen
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE68914099T2 (de) Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.
DE19736145A1 (de) Verfahren zum Planieren von Halbleiterwafern
WO2005038930A2 (de) Verfahren zum strukturieren und feldeffekttransistoren
DE102011000818A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
EP0250611B1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE10052131C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie
DE19622415A1 (de) CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
DE102021200431A1 (de) Verfahren zum Bilden eines Trenchgrabens in einer ersten Halbleiterschicht eines Mehrschichtsystems

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: BAUR & WEBER PATENTANWAELTE, DE

Representative=s name: BAUR & WEBER PATENTANWAELTE PARTG MBB, DE

R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final