DE19736145A1 - Verfahren zum Planieren von Halbleiterwafern - Google Patents
Verfahren zum Planieren von HalbleiterwafernInfo
- Publication number
- DE19736145A1 DE19736145A1 DE19736145A DE19736145A DE19736145A1 DE 19736145 A1 DE19736145 A1 DE 19736145A1 DE 19736145 A DE19736145 A DE 19736145A DE 19736145 A DE19736145 A DE 19736145A DE 19736145 A1 DE19736145 A1 DE 19736145A1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- caps
- trenches
- columns
- filling material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P50/00—
-
- H10W10/17—
-
- H10W10/0143—
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Planieren von Halb
leiterwafern nach dem Oberbegriff des Anspruchs 1.
Das Ätzen von Gräben in Siliciumwafern zum elektrischen Iso
lieren verschiedener aktiver Bereiche eines elektronischen Schaltkreises
ist bekannt. Um eine Weiterverarbeitung zu erleichtern, wird jedoch an
gestrebt, eine plane Oberseite auf dem Wafer beizubehalten, wozu chemi
sche Dampfabscheidungstechniken (CVD) verwendet werden, um die Gräben mit
einem elektrisch isolierenden Material wie SiO₂ zu füllen. Jedoch wird
auf diese Weise Oxid sowohl in den Gräben als auch auf den Säulen in den
aktiven Bereichen abgelagert. Daher ist eine Planierung in irgendeiner
Weise notwendig, um eine im wesentlichen plane Oberseite zu erhalten.
Chemisch-mechanisches Polieren (CMP) des so aufgebrachten Materials mag
die einfachste Methode darstellen, jedoch treten hierbei lokale Polier
ratenschwankungen als auch Bombierungen und Probleme im Zusammenhang mit
Oxidresten auf. Diese Schwankungen haben verschiedene Ursachen, die in
der endlichen Steifheit von Kontaktstellen, wie sie beim CMP verwendet
werden, Änderungen der lokalen Musterdichte und unterschieden Ätzraten
unterschiedlicher Materialien während des CMP liegen können.
Beispielsweise hängt die lokale Ätzrate stark von dem Muster
von nahe benachbarten Gräben und insbesondere der Dichte dieses Musters
ab. Ein Problem, das durch Ungleichmäßigkeiten in lokalen Ätzraten ent
steht, ist ein "Bombieren" oder Ausbilden von Einsenkungen in weit offe
nen Grabenbereichen, wo Grabenbereiche und Nicht-Grabenbereiche mit un
terschiedlicher Ätzgeschwindigkeit geätzt werden. Wegen der Kontaktstel
lenflexibilität können Füllmaterialreste auf aktiven Bereichen zwischen
Gräben verbleiben, die die Planheit beeinträchtigen.
Ein weiteres Problem ist die schnelle Erosion von schmalen
isolierten Nicht-Grabenteilen (Säulen) in weiten offenen Grabenberei
chen. Die Kontaktstellenflexibilität über derartig isolierten Säulen
führt zu einer lokalen Polierwirkung, so daß dort eine beschleunigte
Erosion speziell an den Oberkanten der Säulen auftritt.
Zwar könnte man die Kontaktstellenflexibilität beim CMP-Ver
fahren verringern, jedoch wird eine gewisse Flexibilität benötigt, um
sich einer Waferdurchbiegung anpassen zu können.
Es ist auch bekannt, einen zusätzlichen lithographischen
Schritt einzusetzen, der im wesentlichen das Material in den Grabenbe
reichen schützt, während das Material in den Nicht-Grabenbereichen expo
niert wird. Hierbei wird ein Ätzen durchgeführt, das die Masse des Füll
materialoxids auf den Säulen entfernt. Dieses als anisotropes Plasmaät
zen durchgeführte Ätzen beläßt Ohren von Füllmaterial, die noch einen
beträchtlichen Anteil an verbliebenem Füllmaterial darstellen. Wenn hie
rauf ein CMP-Schritt folgt, besteht immer noch ein entsprechendes Poten
tial für ein musterabhängiges Polieren, wie vorstehend beschrieben.
Gemäß US 54 98 565 wird gleichzeitig CVD-Oxid abgelagert und
geätzt (d. h. es handelt sich um einen ECR-CVD-Prozeß). Die abgelagerte
Schicht wird dann mit Photoresist maskiert, isotrop geätzt und dann mit
tels CMP-Technik poliert. Hierdurch läßt sich eine geringere Musteremp
findlichkeit in bezug auf den schließlichen Polierschritt durch die Ver
wendung eines isotropen Oxidätzens und effizienteren Entfernens des
Oxids über den Säulen erzielen. Jedoch tritt bei dem hierbei verwendeten
isotropen Ätzen ein Unterschneiden der Photoresistmaske auf. Wenn dies
auf beiden Seiten eines schmalen Resiststreifens auftritt, ist es mög
lich, diesen vollständig zu unterschneiden und damit als einen Resist
strang freizulegen. Dieser kann dann abheben, auf andere Teile des Sub
strats herunterfallen und das isotrope Ätze stören.
Aufgabe der Erfindung ist es daher, ein Verfahren nach dem
Oberbegriff des Anspruchs 1 zu schaffen, mit dem sich ein wesentlicher
Teil des Füllmaterials über den aktiven Bereichen vor einem mechanischen
Polieren entfernen läßt, wobei die Empfindlichkeit von der Musterausbil
dung wesentlich verringert ist.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des
Anspruchs 1 gelöst.
Hierdurch ist es möglich, bis zu etwa 90% des Füllmaterials im
aktiven Bereich durch gleichzeitiges isotropes Ätzen einer strukturier
ten Photoresistschicht und des Füllmaterials zu entfernen. Irgendwelche
verbleibenden Kuppen sind sehr klein und können daher effektiv und
schnell in einem nachfolgenden CMP-Schritt entfernt werden. Wenn mit ei
nem Verhältnis von Resistätzrate zu Füllmaterialätzrate größer als 1,0
gearbeitet wird, ist die Wahrscheinlichkeit des Auftretens von baumeln
den Resiststreifen stark reduziert, Kuppen können in einem größeren Aus
maß vor dem chemisch-mechanischen Polieren geätzt werden, und der
Gasphasentransport des Ätzmittels zu den Kuppenbereichen ist verstärkt.
Nach einem derartigen Ätzen kann durch einen CMP-Schritt die Oberfläche
des Füllmaterials poliert werden, ohne die Kappen von gekappten Säulen
zu exponieren. In einem schließlichen Ätzschritt können die Kappen der
Säulen exponiert werden. Dies vermeidet vollständig eine Schalenbildung,
Oxidreste und isolierte Säulenerosionsprobleme.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden
Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand der in den beigefügten
Abbildungen dargestellten Ausführungsbeispiele näher erläutert.
Fig. 1 zeigt im Schnitt ein Halbleitersubstrat mit Säulen und
Gräben, füllmaterial und einer strukturierten Photoresistschicht.
Fig. 2 zeigt das Halbleitersubstrat von Fig. 1 im Schnitt nach
einem isotropen Ätzen.
Fig. 3 zeigt vergrößert im Schnitt einen Ätzbereich, wo eine
Senkenbildung auftritt.
Fig. 4 zeigt im Schnitt den Zustand nach isotropem Ätzen.
Fig. 5 zeigt im Schnitt verschiedene Stufen der Verarbeitung.
Fig. 6 zeigt im Schnitt eine Struktur mit zweischichtigem
Füllmaterial.
Fig. 7 zeigt im Schnitt die Maskierung der zweischichtigen
Füllmaterialschicht von Fig. 6.
Fig. 8 zeigt die Struktur von Fig. 7 nach isotropem Ätzen.
Fig. 9 zeigt das Ergebnis des nachfolgenden Schritts des Re
sistablösens.
Fig. 10 zeigt das Ergebnis eines nachfolgenden Schritts eines
kurzen CMP-Polierens.
Fig. 11 zeigt im Schnitt eine Struktur mit einer maskierten
doppelschichtigen Füllmaterialschicht.
Fig. 12 zeigt im Schnitt die Struktur von Fig. 11 nach aniso
tropem Ätzen.
Fig. 13 zeigt die Struktur im Schnitt nach Nitridkappenfreile
gung.
Fig. 14 zeigt die Struktur im Schnitt nach einer weiteren
Füllmaterialaufbringung.
Fig. 15 zeigt die Struktur im Schnitt nach einem schließlichen
CMP-Polieren.
Fig. 16 zeigt ein Flußdiagramm bezüglich der verschiedenen
durchzuführenden Schritte zur Steuerung eines Verarbeitungsprozesses.
Gemäß Fig. 1 ist auf einem Halbleitersubstrat 15, etwa einem
Siliciumsubstrat, ein Muster aus Säulen 14 und gefüllten Gräben 10 aus
gebildet. Bei dem hier verwendeten Füllmaterial 12 handelt es sich übli
cherweise um ein Oxid, das in Form einer Schicht auf dem Muster etwa
durch ein CVD-Verfahren aufgebracht ist und in bekannter Weise verdich
tet werden kann. Die Säulen 14 können Kappen 17 aus Nitrid oder einem
anderen Material aufweisen, das dazu dient, die Säulen 14 während der
nachfolgenden Bearbeitung zu schützen. Ein Auskleidungsoxid kann aufge
wachsen werden, um das Halbleitersubstrat 15 vorzubereiten, bevor das
Füllmaterial 12 aufgebracht wird.
Eine Photoresistschicht 19 wird aufgebracht und entsprechend
dem Muster der darunterliegenden Gräben 10 und Säulen 14 bemustert. Das
heißt, beim Bemustern der Photoresistschicht 19 ist es allgemein wün
schenswert, daß Öffnungen oder "Spalten" 21 in der Photoresistschicht 19
direkt wenigstens über einigen Säulen 14 liegen. Vorzugsweise ist die
bemusterte Photoresistschicht 19 das "perfekte Umgekehrte" des darunter
liegenden Musters von Gräben 10 und Säulen 14, so daß die Photoresist
schicht 19 nur von Bereichen entfernt ist, die direkt über den Säulen 14
liegen, wie in Fig. 1 dargestellt ist. Insbesondere ist die Breite der
Öffnungen 21 in der Photoresistschicht 19 innerhalb einer Abweichung von
etwa 5% der Breite der Säulen 14. Die Dicke der Photoresistschicht 19
sollte ausreichend sein, um ein vollständiges Entfernen der Photoresist
schicht während eines nachfolgenden isotropen Resist/Oxidätzens zu ent
fernen.
Als nächstens werden Füllmaterial 12 und Photoresistschicht 19
gleichzeitig geätzt. Bevorzugt wird das Ätzen isotrop durchgeführt, und
zwar beispielsweise mit einem oder mehreren Naßätzmitteln, wie etwa HF,
H₂O₂, H₂SO₄ oder HNO₃. (Alternativ kann das Ätzen trocken, etwa durch
Plasmaätzen beispielsweise unter Verwendung von CH₃F oder CF₄ mit rela
tiv erhöhtem Sauerstoffgehalt erfolgen.) Die sich so ergebende Halblei
tertopographie ist in Fig. 2 dargestellt.
Wesentliche Teile der Photoresistschicht 19 und des Füllmate
rials 12 wurden entfernt, wobei nur kleine Vogelschnäbel 20 nicht nur in
den relativ weiten offenen Bereichen, sondern auch über den Gräben ver
bleiben. Der hauptsächliche Teil des Planierens wird auf diese Weise im
Gegensatz zu einem Planieren erreicht, bei dem anisotropes Ätzen, ge
folgt von Resistablösen durchgeführt wird. Resist 24, der zwischen Vo
gelschnäbeln 20 in weiten offenen Bereichen verbleibt, kann ohne weiteres
konventionell entfernt werden. Pfeile "x" und "y" zeigen an, wie sich
das Problem bei der nachfolgenden Verarbeitung ändert.
Gleichzeitiges isotropes Ätzen der Photoresistschicht 19 und
des Füllmaterials 12 vermeidet das Problem von baumelnden engen Resist
strängen, die bei einem Ätzen erzeugt werden, das hinsichtlich des Re
sists stark selektiv ist, wobei diese Resiststränge, wenn sie relativ
kurz sind, über dem Füllmaterial 12 hängen oder, was schlimmer ist, als
Resiststrang herunterfallen können, um so ein Ätzen des Füllmaterials 12
in einem Bereich zu behindern, in dem dies nicht passieren sollte. Wenn
Resist frei von dem darunter befindlichen Füllmaterial geätzt wird, kann
dies eine Kontaminierung bewirken.
In diesem Zusammenhang ist es zweckmäßig, die Ätzraten des
Füllmaterials und des Resists während des isotropen Ätzens praktisch
gleich zu wählen. Gleiche Ätzraten dieser Materialien stellen sicher,
daß keine Resistteile freigeätzt werden. Dementsprechend sollte folgende
Gleichung gelten:
Füllmaterialätzrate/Resistätzrate < 1,0 (1)
Wenn jedoch diese Gleichung erfüllt ist, besteht die Möglich
keit einer vorzeitigen Grabenoxidexponierung, was zu "Senken" unter die
nominale Füllmaterialhöhe nach dem Ätzen führen kann, wie in Fig. 3 dar
gestellt ist. (Fig. 3 basiert auf der Annahme, daß die Resistdicke etwa
33% größer als die Füllmaterialstufe ist, und berücksichtigt den
schlimmsten Fall, bei dem die Oberseite des Resists über der Stufe flach
bleibt.) Eine Senkenausbildung wird durch höhere Resistätzraten, steile
re Füllmaterialseitenwandprofile und dünnere Resistschichten verschlim
mert. Selbst wenn der Resist unendlich dick wäre, kann eine Senkenaus
bildung aufgrund von seitlichem Ätzen des Resists noch auftreten, wenn
das Verhältnis von Resistätzrate zu Füllmaterialätzrate genügend groß
ist und die Füllmaterialseitenwand genügend steil ist. Geht man von ei
ner kreisförmigen Füllmaterialseitenwand und davon aus, daß das isotrope
Resistätzen mit gleichförmiger Rate längs dieser Seitenwandung erfolgt,
kann die Resistätzrate die Füllmaterialätzrate um einen Faktor von π/2
übersteigen, bevor eine Senkenausbildung auftritt. Fig. 3 zeigt die
Grenzbedingung für einen unendlich dicken Resist, wobei
Resistätzrate/Füllmaterialätzrate = π/2 = 1,57 (2)
ist.
Für endliche Resiststärken unterstützt das oberseitige
Resistätzen das seitliche Resistätzen, so daß die vorstehende Gleichung
eine Obergrenze für das Verhältnis von Resistätzrate zu Füllmaterialätz
rate ist, über der eine Senkenausbildung definitiv auftritt und unter
der eine Senkenausbildung abhängig von der Resistdicke auftreten kann.
Verhältnisse von Resistätzrate zu Füllmaterialätzrate größer
als 1,0 sind besonders bevorzugt, da 1) hierdurch eine Trennung der
dünnen Resiststränge von dem darunter liegenden Füllmaterial aufgrund
von Resisthinterschneidung verhindert wird, 2) der Gasphasentransport
von Ätzmittel zu den Füllmaterialvogelschnäbeln 20 (Fig. 4) unterstützt
und 3) die Vogelschnäbel in größerem Maße geätzt werden als bei einem
Ätzratenverhältnis von 1,0 beim isotropen Ätzen.
Nach dem gleichzeitigen Ätzen von Füllmaterial und Resist wird
das verbleibende Füllmaterial beispielsweise mittels CMP-Technik
"touch"-poliert, um irgendwelche verbleibenden Vogelschnäbel 20 zu ent
fernen, wie durch die Linie "B" von Fig. 5 dargestellt ist. Dieser
CMP-Schritt braucht nur kurz zu sein, da Vogelschnäbel, die nach isotropem
Ätzen verbleiben, wie oben aufgeführt, sehr viel kleiner als Ohren sind,
die nach alleinigem Ätzen des Füllmaterials beispielsweise durch konven
tionelles anisotropes Ätzen erhalten würden. Das Polieren sollte ge
stoppt werden, bevor die darunter befindlichen aktiven Bereiche erreicht
werden, wie durch die Linie "B" in Fig. 5 und den Pfeil "x" von Fig. 2
angedeutet ist, um unterschiedliche Polierraten und das folgliche Aus
höhlen, Oxidrest- und isolierte Säulenerosionseffekte zu vermeiden.
Ein letztliches Ätzen kann durchgeführt werden, um Füllmateri
al in nicht aktiven Bereichen zu entfernen. Hierbei ist es wichtig, die
endgültige Stufenhöhe d zwischen der Oberseite des Füllmaterials zur
Oberseite der Kappe des aktiven Bereichs (in Fig. 5 dargestellt) zu kon
trollieren. Eine Ätztechnik mit Endpunktdetektion von (oder zeitbegren
ztes Ätzen bis zur) Exponierung der Kappen des aktiven Bereichs ermög
licht eine aktive Rückkopplung (für ein individuelles Substrat) und
Steuerung der endgültigen Stufenhöhe d, die besonders zweckmäßig ist.
Beispielsweise kann ein HF-Tauchen verwendet werden, um Nitridkappen
zu exponieren.
Bei der in Fig. 6 dargestellten Ausführungsform ist das Füll
material in einer zweischichtigen Struktur aufgebracht. Beispielsweise
wird zunächst eine Oxidschicht 30 im CVD-Verfahren und dann eine Nitrid
schicht 32 beispielsweise aus Si₃N₄ über dem Muster aus Säulen 14 (mit
Nitridkappen 17), Gräben 10 und Feldoxidbereichen 33 aufgebracht. Außer
dem kann eine dünne Schicht aus "Liner"- oder Einlageoxid 34, die sich
auch unter den Nitridkappen 17 sowie unter der Oxidschicht 30 befindet,
die Kanten der Säulen 14 und Gräben 10 runden. Die Dicke der Oxidschicht
30 und der Nitridschicht 33 sollten gleich der Grabentiefe sein, so daß
die Oberfläche der Nitridkappen 17 und der Nitridschicht 32 koplanar
sind und daher gleichzeitig als ein "Polierstopp" während der nachfol
genden Verarbeitung wirken.
Eine Maske 35 wird auf der Oberseite der Oxid-/Nitriddoppel
schicht aus Füllmaterial bemustert, um ein "perfektes Umgekehrtes" des
darunter liegenden Musters von Säulen 14 und Gräben 10 zu erhalten, wie
in Fig. 7 dargestellt ist. Das bedeutet, daß der Resist so bemustert
wird, daß er direkt oberhalb der Säulen 14 entfernt wird und über den
Gräben 10 verbleibt.
Als nächstes wird ein isotropes Ätzens vorgenommen, um Resist,
Nitrid und Oxid gleichzeitig zu entfernen. Fig. 8 zeigt das Profil nach
dem isotropen Ätzen. Die Menge an Material, die während des Ätzens ent
fernt wird, ist geringer als die Summe der Dicken der Nitridschicht 32
und der Oxidschicht 30, so daß eine dünne Oxidschicht über den Nitrid
kappen 17 verbleibt. Resistteilbereiche 36 verbleiben über Nitrid
schichtabschnitten 38 in den Bereichen der Gräben 30.
Wie in Fig. 9 dargestellt ist, werden Nitridkappen 17 des Ak
tivbereichs, Hörner 40 und Nitridschichtabschnitte 38 freigelegt, nach
dem die Resistteilabschnitte 36 abgelöst wurden, und nach einem kurzen
HF-Tauchen.
Ein Entfernen der Nitridkappen 17 und der Nitridschichtab
schnitte 38, das ausreichend ist, um die Oberfläche im wesentlichen zu
planieren, wird durch ein kurzes "Touch"-Polieren nach dem CMP-Verfahren
(chemisch-mechanisches Polieren) erzielt, wie es in Fig. 10 dargestellt
ist. Effekte hinsichtlich Vertiefen, Verbleiben von Oxidrückständen in
aktiven Bereichen und Erodieren von isolierten Säulen werden aufgrund
der im wesentlichen planen Oberfläche und der nahezu vollständigen Ni
tridabdeckung der Oberfläche vermieden.
Heiße Phosphorsäue (155°C) kann verwendet werden, um Kappen 17
vor dem nachfolgenden Verarbeiten, beispielsweise Bondinseloxidentfer
nung, Gateoxidwachstum, Gateaufbringung und -bemusterung usw. zu entfer
nen.
Ein anisotropes Ätzen kann ebenfalls in diesem Rahmen Verwen
dung finden, wie in den Fig. 11 bis 15 dargestellt ist. Hiernach haben
Grabenätzen und Zweischichtfüllmaterialaufbringung, wie im Zusammenhang
mit Fig. 6 beschrieben, bereits stattgefunden. Danach wird eine
Photoresistschicht 42 gemäß Fig. 11 nur über gefüllten Gräben 10 mas
kiert, d. h. die Maske ist ein Inverses des Grabenmusters. Jedoch wird
die Maske derart eingestellt, daß sie nur die flachen Bereiche 43 der
Nitridschicht 32 bedeckt; daher "schneiden sich" die Kanten 44 der Pho
toresistschicht 42 mit den Ecken 46 der Nitridschicht 32, die sich über
einem gefüllten Graben 10 befindet. Ohne dies würden Nitridhörner 40 von
signifikanter Größe, die nach dem Ätzen verbleiben, das mechanische Po
lieren stören.
Fig. 12 zeigt das Profil nach einem zeitlich bemessenen, noch
nicht geendeten anisotropen Ätzen. Das Ätzen ist ausreichend, um den
größten Teil des Oxidschicht 30 zu entfernen, und beläßt Oxidabschnitte
46, die die Nitridkappen 17 bedecken. Zusätzlich ist die Nitridschicht
32 überall außer unterhalb der Photoresistschicht 32 entfernt.
Im nächsten Schritt werden die Nitridkappen 17 und die flachen
Abschnitte 43 der Nitridschicht 32 gefolgt von einem Entfernen der Re
sistschicht 42 und einem kurzen HF-Tauchen, um eine geringe Menge an
Oxid über den Säulen 14 zu entfernen, freigelegt. Wie aus Fig. 13 er
sichtlich, ist das Profil in diesem Zustand etwas gerundet, und flache
Abschnitte 32 der Nitridschicht 32 sind in den Bereichen 48 unterschnit
ten. Die Bereiche 48 sind zu füllen, beispielsweise durch Aufbringung
einer weiteren Oxidschicht 50, um die Höhe der Oberseite des Profils
über eine gewünschte Polierebene anzuheben, wie in Fig. 14 dargestellt
ist. Zum Planieren der Oberseite bis auf die Nitridkappen 17 und die
flachen Abschnitte 43 der Nitridschicht 32 auf die gewünschte Höhe, bei
spielsweise die Linie 52, erfolgt ein chemisch-mechanisches Polieren, so
daß sich das in Fig. 15 dargestellte Profil ergibt.
Im Rahmen des Verfahrens ist es möglich, in erster Ordnung Än
derungen in bezug auf Grabentiefe, Füllmaterialstärke und CMP-Polieren
auf einer Basis von Wafer zu Wafer zu korrigieren. Fig. 16 erläutert
schematisch die Korrektur von Fehlern von vorherigen Verarbeitungsstu
fen. Außerdem können Korrekturen in bezug auf Fehler in folgenden Verar
beitungsstufen korrigiert werden, etwa durch Aktivbereichskappendicke,
Siliciumgrabentiefe, Füllmaterialdicke, CMP-Polieren, isotropes Füllma
terial-/Resistätzerate und endgültige Füllmaterialätzrate.
Beispielsweise können Schwankungen in der
Aktivbereichskappendicke für das schließliche Füllmaterialätzen durch
Steuern des Ausmaßes des Füllmaterialüberätzens nach Freilegen der
Säulenkappen korrigiert werden, wobei konstante Stufenhöhe von der Ober
seite des Füllmaterials zur Unterseite der Kappe aufrechterhalten wer
den. Kappendicken können nach Kappenablagerung (Punkt 1 in Fig. 16)
gemessen und verwendet werden, um das Ausmaß des schließlichen Füllmate
rialätzens einzustellen, oder die Menge an Kappenmaterialablagerung auf
nachfolgenden zu bearbeitenden Wafern einzustellen.
Um die Schwankungen der Stufenhöhe d auf einem Wafer und zwi
schen Wafern stärker zu kontrollieren, kann die schließliche Grabentiefe
auf einem Wafer (unter der Annahme, daß die Grabentiefe über einem Wafer
konstant ist) verwendet werden, um die Tiefe zu kontrollieren, die wäh
rend eines nachfolgenden isotropen Füllmaterial-/Resistätzens erreicht
wird. Die Grabentiefe kann nach dem Grabenätzen gemessen werden (Punkt 3
in Fig. 16). Diese Information im Zusammenhang mit der Endpunkterkennung
des schließlichen Füllmaterialätzens kann dabei beitragen, Stufenhöhen
schwankungen aufgrund von Grabentiefenschwankungen von Wafer zu Wafer zu
eliminieren.
Rückkopplungen können verwendet werden, um den Prozeßfluß zu
regeln. Beispielsweise können die Kappendickendaten (gemessen nach dem
schließlichen Füllmaterialüberätzen) als Rückkopplung für die Stufe ver
wendet werden, die der Stufe des Kappenmessens und -ablagerns vorangeht,
um die nachfolgende Verarbeitung zu korrigieren.
Claims (15)
1. Verfahren zum Planieren von Halbleiterwafern, wobei ein Mu
ster von Gräben (10) und Säulen (14) auf einem Halbleitersubstrat (15)
gebildet, ein Füllmaterial (12) zum Füllen der Gräben (10) und Bedecken
der gegebenenfalls mit Kappen (17) versehenen Säulen (14) und an
schließend eine Photoresistschicht (19) über dem Füllmaterial (12) auf
gebracht wird, die bemustert und durch Ätzen wenigstens aus einigen Be
reichen über wenigstens einigen Säulen (14) entfernt wird, dadurch
gekennzeichnet, daß die exponierte Photoresistschicht (19)
und das Füllmaterial (12) durch gleichzeitiges isotropes Ätzen planiert
werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Füllmaterial (12) mit im wesentlichen überall gleicher Stärke auf allen
exponierten horizontalen Flächen aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das Füllmaterial (12) in einer Stärke mindestens gleich der Tiefe
der Gräben (10) aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn
zeichnet, daß die Breite von in der Photoresistschicht (19) während des
Bemusterns angebrachten Öffnungen (21) gleich der Breite der Säulen (14)
ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, daß mit einem Verhältnis der Resistätzrate zur Füllmateria
lätzrate beim isotropen Ätzen 1.0 gearbeitet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn
zeichnet, daß durch das isotrope Ätzen eine Füllmaterialmenge entspre
chend im wesentlichen der Tiefe der Gräben (10) entfernt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn
zeichnet, daß eine erste Schicht (30) aus Füllmaterial, die die Gräben
(10) füllt und die Kappen (17) der Säulen (14) abdeckt, und danach eine
zweite Schicht (32) aus Füllmaterial aufgebracht werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die
erste Schicht (30) aus Füllmaterial mit Siliciumdioxid und die zweite
Schicht (32) mit Siliciumnitrid hergestellt wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet,
daß die beiden Schichten (30, 32) aus Füllmaterial mit coplanaren Ober
flächen hergestellt werden.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch ge
kennzeichnet, daß die beiden Schichten (30, 32) durch mechanisches Po
lieren soweit entfernt werden, daß die Kappen (17) der Säulen (14) frei
gelegt werden.
11. Verfahren zum Planieren von Gräben (10), wobei ein Muster
von Gräben (10) und mit Kappen (17) versehenen Säulen (14) auf einem
Halbleitersubstrat (15) gebildet, ein Füllmaterial (12) zum Füllen der
Gräben (10) und Bedecken der Säulen (14) aufgebracht wird, daß Füllmate
rial (12) durch mechanisches Polieren derart entfernt wird, daß die Kap
pen (17) der Säulen (14) bedeckt bleiben, wonach das Füllmaterial zum
Freilegen der Kappen (17) exponiert werden, insbesondere nach einem der
der Ansprüche 1 bis 10.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
das Ätzen zum Exponieren der Kappen (17) isotrop vorgenommen wird.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeich
net, daß das Ätzen zum Exponieren der Kappen (17) anisotrop vorgenommen
wird.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch ge
kennzeichnet, daß das Ätzen zum Exponieren der Kappen (17) mit Endpunkt
erkennung durchgeführt wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch ge
kennzeichnet, daß das mechanische Polieren als chemisch-mechanisches Po
lieren vorgenommen wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/719,475 US5863828A (en) | 1996-09-25 | 1996-09-25 | Trench planarization technique |
| US08/719,475 | 1996-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19736145A1 true DE19736145A1 (de) | 1998-04-02 |
| DE19736145B4 DE19736145B4 (de) | 2007-03-01 |
Family
ID=24890215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19736145A Expired - Fee Related DE19736145B4 (de) | 1996-09-25 | 1997-08-20 | Verfahren zum Planieren von Halbleiterwafern |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5863828A (de) |
| KR (1) | KR100256834B1 (de) |
| DE (1) | DE19736145B4 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436809B1 (en) | 1998-06-25 | 2002-08-20 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method |
| DE19928570B4 (de) * | 1998-06-25 | 2008-04-10 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung von Halbleitervorrichtungen |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395620B1 (en) * | 1996-10-08 | 2002-05-28 | Micron Technology, Inc. | Method for forming a planar surface over low density field areas on a semiconductor wafer |
| US5925575A (en) * | 1997-09-29 | 1999-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching endpoint procedure to protect against photolithographic misalignments |
| TW498440B (en) | 1998-03-30 | 2002-08-11 | Hitachi Ltd | Manufacture method of semiconductor device |
| US6309054B1 (en) * | 1998-10-23 | 2001-10-30 | Hewlett-Packard Company | Pillars in a printhead |
| JP3566885B2 (ja) * | 1999-06-02 | 2004-09-15 | シャープ株式会社 | トレンチアイソレーションの形成方法及び半導体装置の製造方法 |
| JP2002208630A (ja) * | 2000-11-08 | 2002-07-26 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6531265B2 (en) | 2000-12-14 | 2003-03-11 | International Business Machines Corporation | Method to planarize semiconductor surface |
| EP1271631A1 (de) * | 2001-06-29 | 2003-01-02 | Interuniversitair Micro-Elektronica Centrum Vzw | Herstellungsverfahren von Halbleiteranordnungen unter Verwendung eines chemisch-mechanischen Polierens |
| US7164837B2 (en) * | 2002-12-06 | 2007-01-16 | Agency For Science, Technology And Research | Method of fabricating optical waveguide devices with smooth and flat dielectric interfaces |
| US6930007B2 (en) * | 2003-09-15 | 2005-08-16 | Texas Instruments Incorporated | Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance |
| US7524758B2 (en) * | 2006-02-17 | 2009-04-28 | Toshiba America Electronic Components, Inc. | Interconnect structure and method for semiconductor device |
| TWI687987B (zh) * | 2015-02-17 | 2020-03-11 | 愛爾蘭商滿捷特科技公司 | 填充蝕刻洞的製程 |
| CN108281354B (zh) * | 2017-01-06 | 2022-07-12 | 联华电子股份有限公司 | 平坦化方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654120A (en) * | 1985-10-31 | 1987-03-31 | International Business Machines Corporation | Method of making a planar trench semiconductor structure |
| JPS6377122A (ja) * | 1986-09-19 | 1988-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4876216A (en) * | 1988-03-07 | 1989-10-24 | Applied Micro Circuits Corporation | Semiconductor integrated circuit manufacturing process providing oxide-filled trench isolation of circuit devices |
| US5077234A (en) * | 1990-06-29 | 1991-12-31 | Digital Equipment Corporation | Planarization process utilizing three resist layers |
| US5139608A (en) * | 1991-04-01 | 1992-08-18 | Motorola, Inc. | Method of planarizing a semiconductor device surface |
| US5175122A (en) * | 1991-06-28 | 1992-12-29 | Digital Equipment Corporation | Planarization process for trench isolation in integrated circuit manufacture |
| US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
| DE69232648T2 (de) * | 1991-11-29 | 2003-02-06 | Sony Corp., Tokio/Tokyo | Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung |
| JPH0716715A (ja) * | 1993-07-06 | 1995-01-20 | Nippon Steel Corp | 溶湯注入ノズル |
| US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| KR0145369B1 (ko) * | 1993-11-17 | 1998-08-17 | 가네꼬 히사시 | 반도체 장치의 제조방법 |
| FR2717306B1 (fr) * | 1994-03-11 | 1996-07-19 | Maryse Paoli | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant. |
| FR2717307B1 (fr) * | 1994-03-11 | 1996-07-19 | Maryse Paoli | Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant |
| US5560802A (en) * | 1995-03-03 | 1996-10-01 | Texas Instruments Incorporated | Selective CMP of in-situ deposited multilayer films to enhance nonplanar step height reduction |
-
1996
- 1996-09-25 US US08/719,475 patent/US5863828A/en not_active Expired - Lifetime
-
1997
- 1997-08-20 DE DE19736145A patent/DE19736145B4/de not_active Expired - Fee Related
- 1997-08-30 KR KR1019970044692A patent/KR100256834B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436809B1 (en) | 1998-06-25 | 2002-08-20 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method |
| DE19928570B4 (de) * | 1998-06-25 | 2008-04-10 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung von Halbleitervorrichtungen |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19736145B4 (de) | 2007-03-01 |
| KR19980024229A (ko) | 1998-07-06 |
| US5863828A (en) | 1999-01-26 |
| KR100256834B1 (ko) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1508164B1 (de) | Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbaulelement | |
| DE19526011C1 (de) | Verfahren zur Herstellung von sublithographischen Ätzmasken | |
| EP0000897B1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
| DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
| DE102008007671B4 (de) | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements | |
| DE69033615T2 (de) | Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer | |
| DE68927852T2 (de) | Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen | |
| DE19736145A1 (de) | Verfahren zum Planieren von Halbleiterwafern | |
| DE69321149T2 (de) | Halbleiter-Kontaktöffnungsstruktur und -verfahren | |
| DE69406378T2 (de) | Verfahren zum Ebnen eines Isolationsgrabens für IC unter Verwendung eines Fillers aus Polysilizium | |
| DE69028939T2 (de) | Verfahren zum Ätzen von Kontaktlöchern mit abgeschrägten Flanken | |
| DE3242113A1 (de) | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper | |
| DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
| DE3886882T2 (de) | Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen. | |
| DE19935946A1 (de) | Verfahren zum Ausbilden einer dielektrischen Schicht | |
| DE3241895A1 (de) | Verfahren zur passivierung der oberflaeche eines halbleiterbauteils | |
| DE10258787A1 (de) | Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle | |
| DE102005026565A1 (de) | Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben | |
| DE19806300C2 (de) | Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung | |
| DE69528098T2 (de) | Verfahren zur Isolierung activer Zonen in einem Halbleitersubstrat mittels untiefen, nicht breiten Graben | |
| DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
| EP0282820A1 (de) | Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten | |
| DE102004042459B3 (de) | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis | |
| DE19535779B4 (de) | Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement | |
| DE19902999A1 (de) | Verfahren zur Ausbildung einer hohlraumfreien Grabenisolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R082 | Change of representative | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140301 |