DE102011004895A1

DE102011004895A1 - Analog-zu-Digital-Konvertierung mit einer definierten Ladungssubtraktion von einem Abtast-Halte-Kondensator

Info

Publication number: DE102011004895A1
Application number: DE102011004895A
Authority: DE
Inventors: Volker Karrer
Original assignee: Continental Automotive GmbH
Current assignee: Continental Automotive GmbH
Priority date: 2011-03-01
Filing date: 2011-03-01
Publication date: 2012-09-06

Abstract

Es wird eine Schaltungsanordnung zum Konvertieren eines analogen Eingangssignals (Uanalog) in ein digitales Ausgangssignal (Udigital) beschrieben. Die Schaltungsanordnung umfasst (a) einen Eingangsanschluss (102) zum Zuführen des Eingangssignals, (b) eine Abtast-Halte-Schaltung (110), welche eingangsseitig mit dem Eingangsanschluss verbunden ist und welche einen Schalter (SSH) und einen Abtast-Halte-Kondensator (CSH) aufweist, (c) einen Analog-zu-Digital-Wandler (120), welcher eingangsseitig mit einem Ausgang (112) der Abtast-Halte-Schaltung verbunden ist und welcher eingerichtet ist, einen an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegel in das digitale Ausgangssignal zu konvertieren, (d) einen Ausgangsanschluss (182) zum Ausgeben des konvertierten digitalen Ausgangssignals, (e) eine Vergleichseinrichtung (130), welche mit dem Ausgang der Abtast-Halte-Schaltung verbunden ist und welche derart eingerichtet ist, den an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegel mit einem Referenz-Signalpegel zu vergleichen, und (f) eine Ladungssubtraktionseinrichtung, welche eingerichtet ist, in Abhängigkeit von einem Ausgangssignal der Vergleichseinrichtung eine vorgegebene Ladungsmenge von dem Abtast-Halte-Kondensator zu entfernen. Es wird ferner ein Verfahren zum Konvertieren eines analogen Eingangssignals in ein digitales Ausgangssignal mittels einer derartigen Schaltungsanordnung beschrieben.

Description

Die Erfindung betrifft das technische Gebiet der Konvertierung von analogen elektrischen Signalen in digitale Signale. Die vorliegende Erfindung betrifft insbesondere eine elektronische Schaltungsanordnung mit einer Abtast-Halte-Schaltung und mit einem Analog-zu-Digital-Wandler zum Konvertieren eines analogen Eingangssignals in ein digitales Ausgangssignal. Die vorliegende Erfindung betrifft ferner ein Verfahren zum Konvertieren eines analogen Eingangssignals in ein digitales Ausgangssignal mittels einer derartigen elektronischen Schaltungsanordnung.
Ein Analog-zu-Digital-Wandler (ADW, engl. ADC für Analog-to-Digital-Converter), setzt nach unterschiedlichen Methoden analoge Eingangssignale in digitale Daten bzw. einen Datenstrom um, der dann digital weiterverarbeitet oder gespeichert werden kann. Im Zeitalter der fortschreitenden Digitalisierung wird in verschiedensten Technikbereichen wie u. a. der Automobiltechnik eine Vielzahl von ADWs für verschiedenste Anwendungen eingesetzt.
Die Auflösung eines ADWs hängt sowohl vom Messbereich, als auch von der Anzahl der zur Verfügung stehenden Bits ab. Die maximal zu messende Spannung definiert den zu messenden Bereich. Um die kleinste Auflösung zu erhalten, wird der Messbereich durch die Anzahl der Bits geteilt. Bei einem Messbereich von z. B. 3 Volt und einer Auflösung von 12-Bit ergibt sich somit eine Auflösung von 3 V:4096 = 732,42 μV pro Bit. Da der zu erfassende Messbereich einer Analog-Digital-Wandlung typischerweise nicht eingeschränkt werden kann, bleibt zur Erhöhung der Auflösung einer Analog-Digital-Wandlung nur noch eine Erhöhung der Anzahl der verwendeten Bits.
Aus der US 5,748,129 ist eine Schaltung zum Analog-zu-Digital-Konvertieren einer analogen Eingangsspannung bekannt, welche zur Konversion zusätzlich zu der Eingangsspannung noch eine analoge Referenzspannung verwendet. Die analoge Referenzspannung weist einen Spannungspegel auf, welcher in Abhängigkeit des Pegels der Eingangsspannung mittels einer Analogpegeldetektorschaltung und einer der Analogpegeldetektorschaltung nachgeschalteten Proportionalschaltung ermittelt wird. Die bekannte Schaltung zum Analog-zu-Digital Konvertieren weist einen sog. Parallel Komparator Typ Analog-zu-Digital Konverter (PK-ADC) auf. Der PK-ADC konvertiert den Pegel der Eingangsspannung, welche dem PK-ADC über einen ersten Eingang des PK-ADC zugeführt wird, in Bezug zu dem Pegel der analogen Referenzspannung, welche dem PK-ADC über einen zweiten Eingang des PK-ADC zugeführt wird, in einen digitalen Ausgangswert. Der Parallel Komparator Typ Analog-zu-Digital Konverter besteht in bekannter Weise aus (1) einem Satz von Komparatoren, welche das analoge Eingangsspannungssignal mit verschiedenen festen Spannungswerten vergleichen, (2) einem entsprechenden Satz von D-Typ Flip-Flops, welche die digitalen Ausgänge der Komparatoren aufrecht erhalten, und (3) einer Codiereinrichtung, welche die Ausgänge der D-Typ Flip-Flops in die finalen digitalen Ausgangscode konvertiert.
Der Erfindung liegt die Aufgabe zugrunde, die Auflösung einer Analog-Digital-Wandlung auf einfache Weise zu erhöhen.
Diese Aufgabe wird gelöst durch die Gegenstände der unabhängigen Patentansprüche. Vorteilhafte Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Ansprüchen beschrieben.
Gemäß einem ersten Aspekt der Erfindung wird eine elektronische Schaltungsanordnung zum Konvertieren eines analogen Eingangssignals in ein digitales Ausgangssignal beschrieben. Die beschriebene elektronische Schaltungsanordnung weist auf (a) einen Eingangsanschluss zum Zuführen des zu konvertierenden analogen Eingangssignals, (b) eine Abtast-Halte-Schaltung, welche eingangsseitig mit dem Eingangsanschluss verbunden ist und welche einen Schalter und einen Abtast-Halte-Kondensator aufweist, (c) einen Analog-zu-Digital-Wandler, (c1) welcher eingangsseitig mit einem Ausgang der Abtast-Halte-Schaltung verbunden ist und (c2) welcher eingerichtet ist, einen an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegel in das digitale Ausgangssignal zu konvertieren, (d) einen Ausgangsanschluss zum Ausgeben des konvertierten digitalen Ausgangssignals, (e) eine Vergleichseinrichtung, welche mit dem Ausgang der Abtast-Halte-Schaltung verbunden ist und welche derart eingerichtet ist, den an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegel mit einem Referenz-Signalpegel zu vergleichen, und (f) eine Ladungssubtraktionseinrichtung, welche mit einem Ausgang der Vergleichseinrichtung verbunden ist und welche eingerichtet ist, in Abhängigkeit von einem Ausgangssignal der Vergleichseinrichtung eine vorgegebene Ladungsmenge von dem Abtast-Halte-Kondensator zu entfernen, so dass der an dem Ausgang der Abtast-Halte-Schaltung anliegende Signalpegel kleiner wird als der Referenz-Signalpegel.
Der beschriebenen elektronischen Schaltungsanordnung liegt die Erkenntnis zugrunde, dass durch eine gezielte Ladungssubtraktion von dem Abtast-Halte-Kondensator der analoge Signalpegel, welcher von der Abtast-Halte-Schaltung ausgegeben wird, in einen Bereich von Signalpegeln transformatiert wird, welcher von dem Analog-zu-Digital-Wandler ohne eine Übersteuerung des Analog-zu-Digital-Wandlers verarbeitet werden kann. Auf diese Weise kann ein zu konvertierendes Eingangssignal auch dann noch in das digitale Ausgangssignal konvertiert werden, wenn der Signalpegel des zu konvertierenden Eingangssignals deutlich größer ist als der eigentliche Messbereich des verwendeten Analog-zu-Digital-Wandlers.
Bei der genannten Ladungssubtraktion wird bevorzugt eine genau definierte Ladungsmenge von dem Abtast-Halte-Kondensator entfernt. Durch eine genaue Kenntnis dieser Ladungsmenge kann das Ausgangssignal des Analog-zu-Digital-Wandlers dann derart angepasst werden, dass das digitale Ausgangssignal nicht dem tatsächlich von dem Analog-zu-Digital-Wandler verarbeiteten Signalpegel (= der an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegel) entspricht. Da bei einer Kenntnis der Kapazität des Abtast-Halte-Kondensators jede definierte Ladungsentnahme einer gewissen Spannungsdifferenz entspricht, kann das primäre digitale Ausgangssignal des Analog-zu-Digital-Wandlers durch eine einfache Addition mit einem digitalen Wert, welcher der gewissen Spannungsdifferenz entspricht, in das digitale Ausgangssignal der gesamten Schaltungsanordnung transformiert werden.
Die beschriebene Schaltungsanordnung hat den Vorteil, dass Analog-zu-Digital-Wandler verwendet werden können, welche einen Messbereich aufweisen, der im Vergleich zu dem zu erwartenden Signalpegel des zu konvertierenden analogen Eingangssignals deutlich kleiner ist. Bei einer vorgegebenen digitalen Auflösung (z. B. 8 Bit) des Analog-zu-Digital-Wandlers wird dann im Vergleich zu einem herkömmlichen Analog-zu-Digital-Wandler, dessen Messbereich an den zu erwartenden Signalpegel angepasst ist, automatisch die Auflösung erhöht, weil sich die vorgegebenen digitalen Auflösung (z. B. 8 Bit) auf den Messbereich des beschriebenen Analog-zu-Digital-Wandlers bezieht, welcher Messbereich ggf. deutlich kleiner ist als der zu erwartende Signalpegel des zu konvertierenden analogen Eingangssignals. Durch eine geeignete Ladungssubtraktion, dessen Ladungsmenge wie beschrieben genau bekannt sein muss, kann somit fast eine beliebige Erhöhung der Auflösung der Schaltungsanordnung im Vergleich zu einem herkömmlichen Analog-zu-Digital-Wandler erreicht werden, ohne dass die Bitanzahl des beschriebenen und für die erfindungsgemäße Schaltungsanordnung verwendeten Analog-zu-Digital-Wandlers erhöht werden muss.
Ein weiterer Vorteil der beschriebenen elektronischen Schaltungsanordnung kann darin gesehen werden, dass die zur Realisierung der Ladungssubtraktion erforderliche Schaltungstechnik bereits in vielen bekannten Abtast-Halte-Schaltungen zumindest teilweise (z. B. zu 50%) enthalten ist.
In diesem Dokument ist unter dem Begriff ”Verbunden” insbesondere ”elektrisch verbunden” zu verstehen. Eine elektrische Verbindung kann unmittelbar, d. h. lediglich mit einem Stück elektrischen Leiter (insbesondere eine Leiterbahn), oder mittelbar über zumindest ein weiteres elektronisches Bauelement (z. B. ein Widerstand, eine Kapazität und/oder eine Spule) verbunden sein. Ggf. können auch aktive Bauelemente bzw. Baugruppen (z. B. ein Verstärker) verwendet werden, um verschiedene Komponenten der beschriebenen elektronischen Schaltungsanordnung miteinander elektrisch zu verbinden.
Die beschriebenen (analogen) Signalpegel können Spannungspegel und/oder Strompegel sein. Bevorzugt sind die beschriebenen Signalpegel Spannungspegel, welche in bekannter Weise in der Vergleichseinrichtung, welche beispielsweise einen Komparator aufweist, und/oder dem verwendeten Analog-zu-Digital-Wandler verarbeitet werden.
Gemäß einem Ausführungsbeispiel der Erfindung weist die elektronische Schaltungsanordnung ferner einen Referenzsignalgenerator zum Bereitstellen des Referenz-Signalpegels auf. Abhängig von der Art der in der beschriebenen elektronischen Schaltungsanordnung verwendeten analogen Signale kann der Referenzsignalgenerator eine Konstant-Spannungsquelle oder eine Konstant-Stromquelle sein.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung ist der Referenzsignalgenerator in dem Analog-zu-Digital-Wandler implementiert. Dies hat den Vorteil, dass der apparative Aufwand zur Realisierung der beschriebenen elektronischen Schaltungsanordnung klein gehalten werden kann. Dies gilt insbesondere dann, wenn ein Analog-zu-Digital-Wandler zum Einsatz kommt, welcher als internes Referenzsignal ohnehin ein Signal verwendet, dessen Pegel mit dem Referenz-Signalpegel identisch ist.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung weist die Ladungssubtraktionseinrichtung einen Subtraktionskondensator auf. Die Verwendung eines Kondensators, welcher in diesem Dokument als Subtraktionskondensator bezeichnet wird, hat den Vorteil, dass auf besonders einfache Weise eine genau definierte Ladungsmenge von dem Abtast-Halte-Kondensator abgeführt werden kann.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung weist die Ladungssubtraktionseinrichtung ferner eine Steuerlogik und mehrere Schaltelemente auf. Dabei ist die Steuerlogik eingangsseitig mit einem Ausgang der Vergleichseinrichtung verbunden und die Schaltelemente sind derart von der Steuerlogik ansteuerbar, dass der Subtraktionskondensator zumindest für eine gewisse Zeitspanne mit dem Abtast-Halte-Kondensator verbindbar ist.
Die Schaltelemente können beispielsweise Transistoren sein, welche in geeigneter Weise mit der Steuerlogik verbunden sind und den Subtraktionskondensator mit dem Abtast-Halte-Kondensator verbinden, so dass ein definierter Ladungstransfer oder Ladungsabfluss von dem Abtast-Halte-Kondensator hin zu dem Subtraktionskondensator stattfindet.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung ist die Ladungssubtraktionseinrichtung derart ausgebildet, dass der Subtraktionskondensator und der Abtast-Halte-Kondensator in Form einer Parallelschaltung miteinander verbindbar sind. Dies hat den Vorteil, dass die oben beschriebene Ladungsentnahme auf besonders einfache Weise realisiert werden kann, ohne dass eine reduzierte Genauigkeit hinsichtlich der präzisen Menge der entnommenen Ladung zu besorgen wäre. Da sich gemäß den allgemeinen Grundsätzen der Elektrostatik die Kapazitäten bei einer Parallelschaltung zweier Kondensatoren addieren, kann die Ladungsentnahmemenge nicht nur genau definiert sondern zudem auch auf einfache Weise berechnet werden.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung weist die Ladungssubtraktionseinrichtung ferner mehrere weitere Schaltelemente auf, welche von der Steuerlogik derart ansteuerbar sind, dass der Subtraktionskondensator zumindest für eine gewisse Zeitspanne mit zwei Referenzpotentialen verbindbar ist. Insbesondere können dabei ein Anschluss des Subtraktionskondensators mit einem ersten Referenzpotential und der andere Anschluss des Subtraktionskondensators mit einem zweiten Referenzpotential verbunden werden.
Die Verwendung der weiteren Schaltelements in Verbindung mit den beiden Referenzpotentialen hat den Vorteil, dass die Ladungsmenge, welche bei einer Verbindung der beiden Kondensatoren von dem Abtast-Halte-Kondensator abgezogen wird, besonders genau festgelegt ist. Auf diese Weise kann die Genauigkeit der elektronischen Schaltungsanordnung in Bezug auf die gesamte Analog zu Digital Konvertierung erhöht werden.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung. ist ein erstes Referenzpotential mit dem Referenz-Signalpegel identisch und/oder das zweite Referenzpotential ist ein Massepotential. Dies hat den Vorteil, dass Referenzpotentiale verwendet werden, welche in dem verwendeten Analog-zu-Digital-Wandler ohnehin vorhanden sind, so dass auf vorteilhafte Weise kein zusätzlicher apparativer Aufwand zur Erzeugung der Referenzpotentiale erforderlich ist.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung sind die Schaltelemente und die weiteren Schaltelemente von der Steuerlogik derart ansteuerbar, dass der Subtraktionskondensator abwechselnd mit dem Abtast-Halte-Kondensator und mit den beiden Referenzpotentialen verbindbar ist. Dies hat den Vorteil, dass ein mehrfaches Entnehmen jeweils einer definierten Ladungsmenge möglich ist. Die sukzessive Entnahme jeweils einer definierten Ladungsmenge kann solange fortgeführt werden, bis der an dem Ausgang der Abtast-Halte-Schaltung anliegende Signalpegel einen Wert annimmt, welche innerhalb des Messbereichs des verwendeten Analog-zu-Digital-Wandlers liegt.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung sind die Schaltelemente und die weiteren Schaltelemente derart angeordnet und die Steuerlogik ist derart eingerichtet, dass der Subtraktionskondensator mit wechselnder Polarität mit dem Abtast-Halte-Kondensator und/oder mit den beiden Referenzpotentialen verbindbar ist.
Durch ein gezieltes Umpolen des Subtraktionskondensators in Bezug auf den Abtast-Halte-Kondensator und/oder auf die beiden Referenzpotentiale kann die Ladungsmenge, die während eines Schaltzyklus von dem Abtast-Halte-Kondensator entnommen wird, erhöht werden. In diesem Zusammenhang ist der Begriff ”Schaltzyklus” als eine Zeitspanne zu verstehen, innerhalb der der Subtraktionskondensator einmal mit dem Abtast-Halte-Kondensator und einmal mit den beiden Referenzpotentialen verbunden ist.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zum Konvertieren eines analogen Eingangssignals in ein digitales Ausgangssignal mittels einer elektronischen Schaltungsanordnung beschrieben, welche eine Abtast-Halte-Schaltung mit einem Schalter und einem Abtast-Halte-Kondensator und einen Analog-zu-Digital-Wandler aufweist, wobei der Analog-zu-Digital-Wandler mit einem Ausgang der Abtast-Halte-Schaltung verbunden ist. Das beschriebene Verfahren weist auf (a) Zuführen des zu konvertierenden analogen Eingangssignals zu einem Eingangsanschluss der elektronischen Schaltungsanordnung, welcher mit einem Eingang der Abtast-Halte-Schaltung verbunden ist, (b) Vergleichen eines an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegels mit einem Referenz-Signalpegel mittels einer Vergleichseinrichtung, welche mit dem Ausgang der Abtast-Halte-Schaltung verbunden ist, (c) Entfernen einer vorgegebenen Ladungsmenge von dem Abtast-Halte-Kondensator in Abhängigkeit von einem Ausgangssignal der Vergleichseinrichtung mittels einer Ladungssubtraktionseinrichtung, welche mit einem Ausgang der Vergleichseinrichtung verbunden ist, so dass der an dem Ausgang der Abtast-Halte-Schaltung anliegende Signalpegel kleiner wird als der Referenz-Signalpegel, (d) Konvertieren des an dem Ausgang der Abtast-Halte-Schaltung anliegenden Signalpegels in das digitale Ausgangssignal, und (e) Ausgeben des konvertierten digitalen Ausgangssignals an einem Ausgangsanschluss der elektronischen Schaltungsanordnung.
Auch dem beschriebenen Verfahren liegt die Erkenntnis zugrunde, dass durch eine gezielte Ladungsentnahme von dem Abtast-Halte-Kondensator der analoge Signalpegel, welcher von der Abtast-Halte-Schaltung ausgegeben wird, in einen Bereich von Signalpegeln transformatiert wird, welcher von dem Analog-zu-Digital-Wandler problemlos verarbeitet werden kann. Auf diese Weise kann ein zu konvertierendes Eingangssignal auch dann noch in das digitale Ausgangssignal konvertiert werden, wenn der Signalpegel des zu konvertierenden Eingangssignals deutlich größer ist als der eigentliche Messbereich des verwendeten Analog-zu-Digital-Wandlers.
Durch die bewusste Wahl eines Analog-zu-Digital-Wandlers mit einem im Vergleich zu der zu erwartenden Signalhöhe des Eingangssignals reduzierten Messbereich kann die absolute Auflösung der beschriebenen Analog-zu-Digital-Konvertierung im Vergleich zu einer herkömmlichen Analog-zu-Digital-Konvertierung, bei der der Messbereich des Analog-zu-Digital-Wandlers an die zu erwartende Signalhöhe des Eingangssignals angepasst ist, deutlich erhöht werden. Die Auflösung des Analog-zu-Digital-Wandlers ”verteilt” sich nämlich lediglich auf ein durch die Ladungsentnahme(n) reduziertes Fenster von Signalpegeln am Ausgang der Abtast-Halte-Schaltung.
Es wird darauf hingewiesen, dass Ausführungsformen der Erfindung mit Bezug auf unterschiedliche Erfindungsgegenstände beschrieben wurden. Insbesondere sind einige Ausführungsformen der Erfindung mit Vorrichtungsansprüchen und andere Ausführungsformen der Erfindung mit einem Verfahrensanspruch beschrieben. Dem Fachmann wird jedoch bei der Lektüre dieser Anmeldung sofort klar werden, dass, sofern nicht explizit anders angegeben, zusätzlich zu einer Kombination von Merkmalen, die zu einem Typ von Erfindungsgegenstand gehören, auch eine beliebige Kombination von Merkmalen möglich ist, die zu unterschiedlichen Typen von Erfindungsgegenständen gehören.
Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden beispielhaften Beschreibung einer derzeit bevorzugten Ausführungsform.
Die 1a und 1b zeigen gemäß einer Ausführungsform der Erfindung eine elektronische Schaltungsanordnung zum Konvertieren eines analogen Eingangssignals in ein digitales Ausgangssignal.
Es wird darauf hingewiesen, dass die nachfolgend beschriebenen Ausführungsformen lediglich eine beschränkte Auswahl an möglichen Ausführungsvarianten der Erfindung darstellen. Insbesondere ist es möglich, die Merkmale einzelner Ausführungsformen in geeigneter Weise miteinander zu kombinieren, so dass für den Fachmann mit den hier explizit dargestellten Ausführungsvarianten eine Vielzahl von verschiedenen Ausführungsformen als offensichtlich offenbart anzusehen sind.
In den 1a und 1b ist eine elektronische Schaltungsanordnung gemäß einem bevorzugten Ausführungseispiel der Erfindung detailliert dargestellt. 1a zeigt den generellen Aufbau der Schaltungsanordnung, 1b zeigt detailliert den Aufbau einer Ladungssubtraktionseinrichtung 150, welche für die elektronische Schaltungsanordnung verwendet wird.
Die beiden Teile der elektronischen Schaltungsanordnung sind über die Anschlussstellen A, B und C miteinander verbunden, welche in beiden 1a und 1b angegeben sind.
Wie aus 1 ersichtlich, weist die Schaltungsanordnung einen analogen Eingangsanschluss 102 auf, an dem das zu konvertierende analoge Eingangssignal U_analog angelegt wird und welcher den Eingang einer Abtast-Halte-Schaltung 110 darstellt. Die Abtast-Halte-Schaltung 110 weist einen Schalter S_SH und einen Abtast-Halte-Kondensator C_SH auf. Ein Anschluss des Abtast-Halte-Kondensators C_SH ist mit einem Massepotential GND verbunden.
Gemäß dem hier dargestellten Ausführungsbeispiel ist der Schalter S_SH mittels eines elektronischen Schaltelements wie z. B. einen Transistor realisiert. Da Abtast-Halte-Schaltungen dem Fachmann bekannt sind, wird auf die Funktion der Abtast-Halte-Schaltung 110 an dieser Stelle nicht näher eingegangen.
Ein Ausgang 112 der Abtast-Halte-Schaltung 110 ist zum einen mit dem Eingang eines Analog-zu-Digital-Wandlers 120 und zum anderen mit einer Vergleichseinrichtung 130 verbunden. Gemäß dem hier dargestellten Ausführungsbeispiel ist die Vergleichseinrichtung 130 mit einem als Operationsverstärker ausgebildeten Komparator realisiert.
Der Analog-zu-Digital-Wandlers 120 weist einen digitalen Ausgangsanschluss 182 auf.
Wie ferner aus 1a ersichtlich, wird mittels der Vergleichseinrichtung 130 der an dem Ausgang 112 der Abtast-Halte-Schaltung 110 anliegende Signalpegel mit einem Referenzpotential U_ref verglichen, welches von einem Referenzsignalgenerator 135 bereit gestellt wird. Solange die an dem Ausgang 112 anliegende Spannung größer ist als das Referenzpotential U_ref, wird gemäß dem hier dargestellten Ausführungsbeispiel ein positives Signal von der Vergleichseinrichtung 130 ausgegeben. Ist die an dem Ausgang 112 anliegende Spannung kleiner als das Referenzpotential U_ref, wird von der Vergleichseinrichtung 130 ein negatives Signal ausgegeben. Das Ausgangssignal der Vergleichseinrichtung 130 wird über den Anschluss C, welcher den Ausgang der Vergleichseinrichtung 130 darstellt, an die in 1b dargestellte Ladungssubtraktionseinrichtung 150 ausgegeben. Insbesondere wird das Ausgangssignal der Vergleichseinrichtung 130 an eine Steuerlogik 155 der Ladungssubtraktionseinrichtung 150 ausgegeben.
Gemäß dem hier dargestellten Ausführungsbeispiel ist der Referenzsignalgenerator 135 ein Teil des Analog-zu-Digital-Wandlers 120 und das Referenzpotential ist ein Referenzpotential, welches auch für die Analog-zu-Digital-Konvertierung in dem Analog-Digital-Wandler 120 verwendet wird. Damit ist zur Realisierung des Referenzsignalgenerators 135 kein zusätzlicher apparativer Aufwand mehr erforderlich.
Wie aus 1b ersichtlich, weist die Ladungssubtraktionseinrichtung 150 neben der Steuerlogik 155 noch einen Subtraktionskondensator C_S auf, welcher über eine System aus mehreren Schaltelementen den Subtraktionskondensator C_S wechselweise mit dem Abtast-Halte-Kondensator C_SH und zwei Referenzpotentialen verbindet. Gemäß dem hier dargestellten Ausführungsbeispiel ist ein erstes der beiden Referenzpotentiale der Referenz-Signalpegel U_ref. Das zweite der beiden Referenzpotentiale ist das Massepotential GND.
Gemäß dem hier dargestellten Ausführungsbeispiel weist das aus mehreren Schaltelementen bestehende System insgesamt vier Schaltelemente 162a, 162b, 162c und 162d sowie zwei weitere Schaltelemente 164a und 164b auf. Die Schaltelemente 162a, 162b, 162c, 162d, 164a und 164b sind über gestrichelt dargestellte Steuerleitungen 155a und 155b von der Steuerlogik 155 ansteuerbar.
Bei dem wechselseitige Verbinden des Subtraktionskondensators C_S mit dem Abtast-Halte-Kondensator C_SH (in Form einer Parallelschaltung der beiden Kondensatoren C_S und C_SH) und den beiden Referenzpotentialen U_ref und GND wird währen einem Schaltzyklus jeweils ein bestimmte Ladungsmenge von dem Abtast-Halte-Kondensator C_SH entnommen. Dabei ist ein Schaltzyklus durch diejenige Zeitspanne definiert, innerhalb welcher der Subtraktionskondensator C_S einmal mit dem Abtast-Halte-Kondensator C_SH und einmal mit den beiden Referenzpotentialen U_ref und GND verbunden ist. Das wechselseitige Verbinden des Subtraktionskondensators C_S mit dem Abtast-Halte-Kondensator C_SH und den beiden Referenzpotentialen U_ref und GND wird solange fortgesetzt, bis infolge der sukzessiven Ladungsentnahme die Ausgangsspannung der Abtast-Halte-Schaltung 110 so weit abgesunken ist, dass sie kleiner als oder gleich wie der Messbereich des Analog-Digital-Wandlers 120 ist (dann ist gemäß dem hier dargestellten Ausführungsbeispiel das Ausgangssignal der Vergleichseinrichtung 130 negativ). Dann wird von dem Analog-Digital-Wandler 120 in bekannter Weise eine Analog-zu-Digital-Konvertierung durchgeführt, welche an dem Ausgangsanschluss 182 das entsprechende digitale Ausgangssignal U_digital ergibt.
Es wird darauf hingewiesen, dass bevorzugt das digitale Ausgangssignal U_digital nicht das primäre Ausgangssignal des Analog-Digital-Wandlers 120 ist. Vielmehr ist bevorzugt das digitale Ausgangssignal U_digital ein modifiziertes Ausgangssignal, in welches die den jeweiligen Ladungsentnahmen zugeordneten Spannungsdifferenzen mit eingerechnet sind. Das digitale Ausgangssignal U_digital entspricht dann nicht der durch sukzessive Ladungsentnahmen reduzierten Ausgangspannung der Abtast-Halte-Schaltung 110 sondern der tatsächlich an dem Eingangsanschluss 102 angelegten analogen Eingangsspannung U_analog.
Gemäß dem hier dargestellten Ausführungsbeispiel kann der Subtraktionskondensator C_S unter Verwendung von insgesamt vier Schaltelementen 162a–d mit dem Abtast-Halte-Kondensator C_SH verbunden werden. Dabei kann je nach Aktivierung der einzelnen Schaltelemente 162a–d der Subtraktionskondensator C_S mit prinzipiell zwei verschiedenen Polaritäten über die beiden Anschlüsse A und B mit dem Abtast-Halte-Kondensator C_SH verbunden werden. Dadurch kann von der Steuerlogik 155 eine bewusste Umpolung des Subtraktionskondensators C_S in Bezug zu dem Abtast-Halte-Kondensator C_SH vorgenommen werden, wodurch die Ladungssubtraktion in vergleichsweise großen Portionen und trotzdem mit hoher Genauigkeit vorgenommen werden kann.
Zusammenfassend bleibt festzustellen: Um eine genaue und reproduzierbare Analog-zu-Digital-Wandlung vornehmen zu können, ist bei der hier beschriebenen Schaltungsanordnung immer eine bekannte Referenzspannung hoher Genauigkeit erforderlich. Diese Referenzspannung kann auch deutlich kleiner sein als die maximal zumessende Spannung U_analog. Ist die Referenzspannung z. B. 1/2 mal so groß wie die maximal zu messende Spannung U_analog, ist es ausreichend, den Analog-zu-Digital-Wandler 120 statt beispielsweise auf 3 Volt nur auf 1,5 Volt auszulegen. Ist die zu messende Spannung dann kleiner als 1,5 Volt, dann wird ohne eine Ladungssubtraktion mit dem Analog-zu-Digital-Wandler 120 in bekannter Weise konvertiert.
Ist die zu messende Spannung U_analog jedoch größer als 1,5 Volt, dann wird die vorhandene Referenzspannung U_ref in Form einer Ladungssubtraktion von der am Ausgang 112 der Abtast-Halte-Schaltung 110 anliegenden Spannung subtrahiert. Damit ist die beschriebene Schaltungsanordnung in der Lage, die Auflösung der Analog-zu-Digital-Konvertierung im Vergleich zu der Standard-Auflösung des Analog-Digital-Wandlers 120 zu verdoppeln. Bei einem 12 Bit Analog-Digital-Wandler 130 ergibt sich dann anstelle einer Auflösung von 3,0 Volt:4096 = 732,42 μVolt pro Bit eine verdoppelte Auflösung von 1,5 Volt:4096 = 366 μVolt pro Bit. Ein μV steht dabei für 10^–6 Volt.
Wie oben im Detail dargelegt, kann die Subtraktion auf vorteilhafte Weise in der Abtast-Halte-Schaltung 110 erfolgen, z. B. durch Addition zweier über die Kapazitäten C_SH und C_S abgetasteten Werte (1x Messwert, 1x Referenzwert). Wird die Referenzspannung z. B. auf 0,5 V gelegt, dann kann durch entsprechende mehrfache Ladungssubtraktion auch eine Spannung von 1,5 Volt oder auch 2,0 Volt subtrahiert werden. Damit wird die Auflösung bis herunter auf 0,5 Volt:4096 = 122 μVolt pro Bit verbessert.
Bezugszeichenliste

102: Eingangsanschluss (analog)
110: Abtast-Halte-Schaltung
112: Ausgang der Abtast-Halte-Schaltung
120: Analog-Digital-Wandler
130: Vergleichseinrichtung/Komparator
135: Referenzsignalgenerator
150: Ladungssubtraktionseinrichtung
155: Steuerlogik
155a: Steuerleitung
155b: Steuerleitung
162a–d: Schaltelement
164a, b: weiteres Schaltelement
182: Ausgangsanschluss (digital)
S_SH: Schalter
C_SH: Abtast-Halte-Kondensator
C_S: Subtraktionskondensator
U_ref: Referenz-Signalpegel/Referenzpotential
GND: Masse
U_analog: Eingangssignal
U_digital: Ausgangssignal
A: erster Anschluss Abtast-Halte-Kondensator
B: zweiter Anschluss Abtast-Halte-Kondensator
C: Ausgang der Vergleichseinrichtung/Komparator

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 5748129 [0004]

Claims

Elektronische Schaltungsanordnung zum Konvertieren eines analogen Eingangssignals (U_analog) in ein digitales Ausgangssignal (U_digital), die elektronische Schaltungsanordnung aufweisend einen Eingangsanschluss (102) zum Zuführen des zu konvertierenden analogen Eingangssignals (U_analog), eine Abtast-Halte-Schaltung (110), welche eingangsseitig mit dem Eingangsanschluss (102) verbunden ist und welche einen Schalter (S_SH) und einen Abtast-Halte-Kondensator (C_SH) aufweist, einen Analog-zu-Digital-Wandler (120), welcher eingangsseitig mit einem Ausgang (112) der Abtast-Halte-Schaltung (110) verbunden ist und welcher eingerichtet ist, einen an dem Ausgang (112) der Abtast-Halte-Schaltung (110) anliegenden Signalpegel in das digitale Ausgangssignal (U_digital) zu konvertieren, einen Ausgangsanschluss (182) zum Ausgeben des konvertierten digitalen Ausgangssignals (U_digital), eine Vergleichseinrichtung (130), welche mit dem Ausgang (112) der Abtast-Halte-Schaltung (110) verbunden ist und welche derart eingerichtet ist, den an dem Ausgang (112) der Abtast-Halte-Schaltung (110) anliegenden Signalpegel mit einem Referenz-Signalpegel (U_ref) zu vergleichen, und eine Ladungssubtraktionseinrichtung (150), welche mit einem Ausgang (C) der Vergleichseinrichtung (130) verbunden ist und welche eingerichtet ist, in Abhängigkeit von einem Ausgangssignal der Vergleichseinrichtung (130) eine vorgegebene Ladungsmenge von dem Abtast-Halte-Kondensator (C_SH) zu entfernen, so dass der an dem Ausgang der Abtast-Halte-Schaltung (110) anliegende Signalpegel kleiner wird als der Referenz-Signalpegel (U_ref).
Elektronische Schaltungsanordnung gemäß dem vorangehenden Anspruch, ferner aufweisend einen Referenzsignalgenerator (135) zum Bereitstellen des Referenz-Signalpegels (U_ref).
Elektronische Schaltungsanordnung gemäß dem vorangehenden Anspruch, wobei der Referenzsignalgenerator (135) in dem Analog-zu-Digital-Wandler (120) implementiert ist.
Elektronische Schaltungsanordnung gemäß einem der vorangehenden Ansprüche, wobei die Ladungssubtraktionseinrichtung (150) einen Subtraktionskondensator (C_S) aufweist.
Elektronische Schaltungsanordnung gemäß dem vorangehenden Anspruch, die Ladungssubtraktionseinrichtung (150) ferner aufweisend eine Steuerlogik (155) und mehrere Schaltelemente (162a, 162b, 162c, 162d), – wobei die Steuerlogik (155) eingangsseitig mit einem Ausgang (C) der Vergleichseinrichtung (130) verbunden ist und – wobei die Schaltelemente (162a, 162b, 162c, 162d) derart von der Steuerlogik (155) ansteuerbar sind, dass der Subtraktionskondensator (C_S) zumindest für eine gewisse Zeitspanne mit dem Abtast-Halte-Kondensator (C_SH) verbindbar ist.
Elektronische Schaltungsanordnung gemäß dem vorangehenden Anspruch, wobei die Ladungssubtraktionseinrichtung (150) derart ausgebildet ist, dass der Subtraktionskondensator (C_S) und der Abtast-Halte-Kondensator (C_SH) in Form einer Parallelschaltung miteinander verbindbar sind.
Elektronische Schaltungsanordnung gemäß einem der vorangehenden Ansprüche 5 bis 6, die Ladungssubtraktionseinrichtung (150) ferner aufweisend mehrere weitere Schaltelemente (164a, 164b), welche von der Steuerlogik (155) derart ansteuerbar sind, dass der Subtraktionskondensator (C_S) zumindest für eine gewisse Zeitspanne mit zwei Referenzpotentialen (U_ref, GND) verbindbar ist.
Elektronische Schaltungsanordnung gemäß dem vorangehenden Anspruch, wobei ein erstes Referenzpotential mit dem Referenz-Signalpegel (U_ref) identisch ist und/oder das zweite Referenzpotential ein Massepotential (GND) ist.
Elektronische Schaltungsanordnung gemäß einem der vorangehenden Ansprüche 7 bis 8, wobei die Schaltelemente (162a, 162b, 162c, 162d) und die weiteren Schaltelemente (164a, 164b) von der Steuerlogik (155) derart ansteuerbar sind, dass der Subtraktionskondensator (C_S) abwechselnd mit dem Abtast-Halte-Kondensator (C_SH) und mit den beiden Referenzpotentialen (U_ref, GND) verbindbar ist.
Elektronische Schaltungsanordnung gemäß einem der vorangehenden Ansprüche 7 bis 9, wobei die Schaltelemente (162a, 162b, 162c, 162d) und die weiteren Schaltelemente (164a, 164b) derart angeordnet sind und die Steuerlogik (155) derart eingerichtet ist, dass der Subtraktionskondensator (C_S) mit wechselnder Polarität mit dem Abtast-Halte-Kondensator (C_SH) und/oder mit den beiden Referenzpotentialen (U_ref, GND) verbindbar ist.
Verfahren zum Konvertieren eines analogen Eingangssignals (U_analog) in ein digitales Ausgangssignal (U_digital) mittels einer elektronischen Schaltungsanordnung, welche eine Abtast-Halte-Schaltung (110) mit einem Schalter (S_SH) und einem Abtast-Halte-Kondensator (C_SH) und einen Analog-zu-Digital-Wandler (120) aufweist, wobei der Analog-zu-Digital-Wandler (120) mit einem Ausgang (112) der Abtast-Halte-Schaltung (110) verbunden ist, das Verfahren aufweisend Zuführen des zu konvertierenden analogen Eingangssignals (U_analog) zu einem Eingangsanschluss (102) der elektronischen Schaltungsanordnung, welcher mit einem Eingang der Abtast-Halte-Schaltung (110) verbunden ist, Vergleichen eines an dem Ausgang (112) der Abtast-Halte-Schaltung (110) anliegenden Signalpegels mit einem Referenz-Signalpegel (U_ref) mittels einer Vergleichseinrichtung (130), welche mit dem Ausgang der Abtast-Halte-Schaltung (110) verbunden ist, Entfernen einer vorgegebenen Ladungsmenge von dem Abtast-Halte-Kondensator (C_SH) in Abhängigkeit von einem Ausgangssignal der Vergleichseinrichtung (130) mittels einer Ladungssubtraktionseinrichtung (150), welche mit einem Ausgang (C) der Vergleichseinrichtung (130) verbunden ist, so dass der an dem Ausgang (112) der Abtast-Halte-Schaltung (110) anliegende Signalpegel kleiner wird als der Referenz-Signalpegel (U_ref), Konvertieren des an dem Ausgang (112) der Abtast-Halte-Schaltung (110) anliegenden Signalpegels in das digitale Ausgangssignal (U_digital), und Ausgeben des konvertierten digitalen Ausgangssignals (U_digital) an einem Ausgangsanschluss (182) der elektronischen Schaltungsanordnung.