DE102019128301A1

DE102019128301A1 - VERFAHREN ZUR HERSTELLUNG EINER HALBLElTERVORRICHTUNG UND HALBLEITERVORRICHTUNG

Info

Publication number: DE102019128301A1
Application number: DE102019128301.9A
Authority: DE
Inventors: Miao-Syuan Fan; Ching-Hua Lee; Ming-Te Chen; Jung-Wei LEE; Pei-Wei Lee
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2019-09-17
Filing date: 2019-10-21
Publication date: 2021-03-18
Also published as: US20210082707A1; US11232953B2; TWI764255B; TW202125593A; KR102287564B1; KR20210033386A; CN112530869A

Abstract

Eine Halbleitervorrichtung weist eine Gatestruktur, die über einer Kanalregion angeordnet ist, eine epitaxiale Source-/Drain-Schicht, die in einer Source-/Drain-Region angeordnet ist, eine stickstoffhaltige Schicht, die auf der epitaxialen Source-/Drain-Schicht angeordnet ist, eine Silizidschicht, die auf der stickstoffhaltigen Schicht angeordnet ist, und einen leitfähigen Kontakt, der auf der Silizidschicht angeordnet ist, auf.

Description

ALLGEMEINER STAND DER TECHNIK
Die Offenbarung bezieht sich auf eine integrierte Halbleiterschaltung und genauer auf eine Halbleitervorrichtung, die eine epitaxiale Source-/Drain(S/D)-Struktur aufweist. Da sich die Halbleiterindustrie zu Nanometertechnologie-Prozessknoten mit dem Ziel einer höheren Leistung und niedrigeren Kosten entwickelt hat, haben Herausforderungen sowohl anhand von Herstellungs- als auch Gestaltungsproblemen zur Entwicklung von dreidimensionalen Gestaltungen, wie etwa einem Finnen-Feldeffekttransistor (Fin FET), und der Verwendung einer Metallgatestruktur mit einem high-k(dielektrische Konstante)-Material geführt.
Figurenliste
Die vorliegende Offenbarung wird am besten anhand der folgenden ausführlichen Beschreibung verstanden, wenn diese mit den beigefügten Figuren gelesen wird. Es sei darauf hingewiesen, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind und nur zu Veranschaulichungszwecken verwendet werden. Tatsächlich können die Abmessungen der verschiedenen Merkmale der klaren Erörterung wegen willkürlich vergrößert oder verkleinert sein.

1 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
2 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
3 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
4 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
5A, 5B und 5C zeigen Ansichten einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
6 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
7 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
8 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
9 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
10 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
11 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
12 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
13 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
14 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
15 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
16 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
17 zeigt eine Querschnittsansicht einer der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
18 und 19 zeigen Querschnittsansichten der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
20 und 21 zeigen Querschnittsansichten der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
22 und 23 zeigen Querschnittsansichten der verschiedenen Stufen einer Herstellungsoperation für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
24A, 24B, 24C, 24D, 24E, 24F, 24G und 24H zeigen Querschnittsansichten von Halbleitervorrichtungen gemäß Ausführungsformen der vorliegenden Offenbarung.
25 zeigt Messergebnisse eines Fouriertransformationsinfrarotspektrometers (FTIR) bei verschiedenen Mustern gemäß Ausführungsformen der vorliegenden Offenbarung.
26 zeigt ein Tiefenrichtungselementanalyseergebnis gemäß einer Ausführungsform der vorliegenden Offenbarung.
27 zeigt einen Vergleich von Elementanalyseergebnissen gemäß einer Ausführungsform der vorliegenden Offenbarung.
28 und 29 zeigen eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
30 und 31 zeigen eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.

AUSFÜHRLICHE BESCHREIBUNG
Es sei darauf hingewiesen, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereitstellt. Es werden nachfolgend spezifische Ausführungsformen oder Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Zum Beispiel sind die Abmessungen von Elementen nicht auf den offenbarten Bereich oder die offenbarten Werte beschränkt, sondern können von Prozessbedingungen und/oder gewünschten Eigenschaften der Vorrichtung abhängen. Ferner kann das Bilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Verschiedene Merkmale können der Einfachheit und Klarheit wegen willkürlich in verschiedenen Skalen gezeichnet sein. In den beigefügten Zeichnungen können einige Schichten/Merkmale der Vereinfachung wegen weggelassen sein.
Ferner können räumlich bezogene Begriffe, wie etwa „darunterliegend“, „unterhalb“, „unterer“, „oberhalb“, „oberer“ und dergleichen hierin für eine bequemere Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, verwendet werden. Die räumlich bezogenen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder mit anderen Ausrichtungen) ausgerichtet sein und die räumlich bezogenen Deskriptoren, die hierin verwendet werden, können dementsprechend gleichermaßen interpretiert werden. Zusätzlich kann der Ausdruck „hergestellt aus“ entweder „umfassend“ oder „bestehend aus“ bedeuten. Ferner kann bei dem folgenden Herstellungsprozess eine oder mehrere zusätzliche Operationen bei/zwischen den beschriebenen Operationen vorhanden sein und kann die Reihenfolge von Operationen geändert sein. In der vorliegenden Offenbarung bedeutet ein Ausdruck „einer von A, B und C“ „A, B und/oder C“ (A, B, C, A und B, A und C, B und C oder A, B und C) und bedeutet nicht ein Element von A, ein Element von B und ein Element von C, soweit nicht das Gegenteil beschrieben ist. Materialien, Konfigurationen, Abmessungen, Prozesse und/oder Operationen, die identisch oder ähnlich wie die mit einer Ausführungsform beschriebenen sind, können in den anderen Ausführungsformen verwendet werden und die detaillierte Erläuterung kann weggelassen werden.
Die offenbarten Ausführungsformen beziehen sich auf eine Halbleitervorrichtung und ihr Herstellungsverfahren, insbesondere auf eine Source-/Drain-Kontaktregionsstruktur mit ihrer Verringerung des vertikalen Kontaktwiderstands eines Feldeffekttransistors (FET). Die Ausführungsformen, wie etwa die hierin offenbarten, können allgemein nicht nur bei Fin FETs, sondern auch bei anderen FETs angewendet werden. Für eine kleinere dreidimensionale Struktur stellt das Verringern des Kontaktwiderstands in einem kleineren Kontaktbereich eine große Herausforderung dar. Um die Schottkybarrierehöhe (SBH) zu verringern, ist das Einfügen einer ultradünnen Zwischenschicht zwischen Metall und Halbleiter ein vielversprechendes Verfahren zum Verringern des Kontaktwiderstands.
1-17 zeigen Querschnittsansichten verschiedener Stufen zur Herstellung einer Fin FET-Vorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. Es sei darauf hingewiesen, dass zusätzliche Operationen vor, während und nach den Prozessen bereitgestellt werden können, die durch 1-17 gezeigt werden, und einige der nachstehend beschriebenen Operationen durch zusätzliche Ausführungsformen des Verfahrens ersetzt oder für diese entfernt werden können. Die Reihenfolge der Operationen/Prozesse kann untereinander austauschbar sein.
Die Finnenstrukturen für Fin FETs können durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnenstrukturen unter Verwendung eines oder mehrerer Photolithographieprozesse einschließlich Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen strukturiert werden. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie- und selbstausgerichtete Prozesse, was das Erzeugen von Strukturen ermöglicht, die zum Beispiel Abstände aufweisen, die kleiner als das, was ansonsten unter Verwendung eines einzelnen direkten Photolithographieprozesses erhalten werden kann, sind. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Photolithographieprozesses strukturiert. Abstandshalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandshalter oder Spanndorne können dann verwendet werden, um die Finnenstrukturen zu strukturieren. Die Mehrfachstrukturierungsprozesse, die Photolithographie- und selbstausgerichtete Prozesse kombinieren, führen allgemein zum Bilden eines Paars von Finnenstrukturen.
In einigen Ausführungsformen wird eine Maskenschicht 15 über einem Substrat 10 gebildet, um Finnenstrukturen herzustellen. Die Maskenschicht 15 wird zum Beispiel durch einen thermischen Oxidationsprozess und/oder einen chemischen Dampfabscheidungs(CVD, Chemical Vapor Deposition)-prozess gebildet. Das Substrat 10 ist zum Beispiel ein p-Silizium- oder Germaniumsubstrat mit einer Verunreinigungskonzentration in einem Bereich von ungefähr 1 × 10¹⁵ cm^-3 bis ungefähr 1 × 10¹⁶ cm^-3. In anderen Ausführungsformen ist das Substrat ein n-Silizium- oder Germaniumsubstrat mit einer Verunreinigungskonzentration in einem Bereich von ungefähr 1 × 10¹⁵ cm^-3 bis ungefähr 1 × 10¹⁶ cm^-3.
Alternativ kann das Substrat 10 einen anderen elementaren Halbleiter, wie etwa Germanium; einen Verbundhalbleiter einschließlich Gruppen-IV-IV-Verbundhalbleitern, wie etwa SiC und SiGe, Gruppen-III-V-Verbundhalbleitern, wie etwa GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon umfassen. In einer Ausführungsform ist das Substrat 10 eine Siliziumschicht eines SOl(Silicon-On-Insulator, Silizium-auf-Isolator)-Substrats. Wenn ein SOI-Substrat verwendet wird, kann die Finnenstruktur von der Siliziumschicht des SOI-Substrats vorstehen oder von der Isolatorschicht des SOI-Substrats vorstehen. In letzterem Fall wird die Siliziumschicht des SOI-Substrats verwendet, um die Finnenstruktur zu bilden. Amorphe Substrate, wie etwa amorphes Si oder amorphes SiC, oder Isoliermaterial, wie etwa Siliziumoxid, können auch als das Substrat 10 verwendet werden. Das Substrat 10 kann verschiedene Regionen aufweisen, die geeignet mit Verunreinigungen (z. B. p- oder n-Leitfähigkeit) dotiert worden sind.
Die Maskenschicht 15 umfasst zum Beispiel eine Pad-Oxid(z. B. Siliziumoxid-)-schicht 15A und eine Siliziumnitridmaskenschicht 15B in einigen Ausführungsformen. Die Pad-Oxidschicht 15A kann durch Verwenden von thermischer Oxidation oder eines CVD-Prozesses gebildet werden. Die Siliziumnitridmaskenschicht 15B kann durch eine physische Dampfabscheidung (PVD, Physical Vapor Deposition), wie etwa ein Sputterverfahren, eine CVD, eine plasmaverstärkte chemische Dampfabscheidung (PECVD, Plasma-Enhanced Chemical Vapor Deposition), eine chemische Dampfabscheidung mit Atmosphärendruck (APCVD, Atmospheric Pressure Chemical Vapor Deposition), eine Niederdruck-CVD (LPCVD, Low-Pressure CVD), eine CVD mit hoher Plasmadichte (HDPCVD, High Density Plasma CVD), eine Atomschichtabscheidung (ALD, Atomic Layer Deposition) und/oder andere Prozesse gebildet werden.
In einigen Ausführungsformen liegt die Dicke der Pad-Oxidschicht 15A in einem Bereich von ungefähr 2 nm bis ungefähr 15 nm und liegt die Dicke der Siliziumnitridmaskenschicht 15B in einem Bereich von ungefähr 2 nm bis ungefähr 50 nm. Eine Maskenstruktur wird ferner über der Maskenschicht gebildet. Die Maskenstruktur ist zum Beispiel eine Resiststruktur, die durch Lithographieoperationen gebildet wird.
Durch Verwenden der Maskenstruktur als eine Ätzmaske wird eine Hartmaskenstruktur 15 der Pad-Oxidschicht und der Siliziumnitridmaskenschicht gebildet, wie in 1 gezeigt ist.
Wie in 2 gezeigt ist, wird dann durch Verwenden der Hartmaskenstruktur 15 als eine Ätzmaske das Substrat 10 durch Grabenätzen unter Verwendung eines Trockenätzverfahrens und/oder eines Nassätzverfahrens zu Finnenstrukturen 20 strukturiert.
In 2 sind drei Finnenstrukturen 20 über dem Substrat 10 angeordnet. Die Anzahl der Finnenstrukturen ist jedoch nicht auf Drei beschränkt. Die Anzahlen können so klein wie Eins oder mehr als Drei sein. In einigen Ausführungsformen liegt die Anzahl an Finnenstrukturen in einem Bereich von 5 bis 1000, welche durch eine epitaxiale Source-/Drain-Schicht verbunden sind, die in darauffolgenden Operationen gebildet wird. In anderen Ausführungsformen liegt die Anzahl an Finnenstrukturen in einem Bereich von 5 bis 100, welche durch eine epitaxiale Source-/Drain-Schicht verbunden sind, die in darauffolgenden Operationen gebildet wird. In bestimmten Ausführungsformen liegt die Anzahl an Finnenstrukturen in einem Bereich von 5 bis 20, welche durch eine epitaxiale Source-/Drain-Schicht verbunden sind, die in darauffolgenden Operationen gebildet wird. Zusätzlich können eine oder mehrere Dummy-Finnenstrukturen benachbart zu beiden Seiten der Finnenstruktur 20 angeordnet werden, um die Strukturtreue bei Strukturierungsprozessen zu verbessern.
Die Finnenstruktur 20 kann aus demselben Material wie das Substrat 10 hergestellt sein und kann sich kontinuierlich von dem Substrat 10 erstrecken. In dieser Ausführungsform ist die Finnenstruktur aus Si hergestellt. Die Siliziumschicht der Finnenstruktur 20 kann intrinsisch sein oder geeignet mit einer n-Verunreinigung oder einer p-Verunreinigung dotiert sein.
Die Breite Wi der Finnenstruktur 20 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 5 nm bis ungefähr 40 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 7 nm bis ungefähr 12 nm. Der Raum Si zwischen zwei Finnenstrukturen liegt in einem Bereich von ungefähr 10 nm bis ungefähr 50 nm in einigen Ausführungsformen. Die Höhe (entlang der Z-Richtung) der Finnenstruktur 20 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 100 nm bis ungefähr 300 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 50 nm bis ungefähr 100 nm.
Der untere Teil der Finnenstruktur 20 unter der Gatestruktur 40 (siehe 5A) kann als eine Wannenregion bezeichnet werden und der obere Teil der Finnenstruktur 20 kann als eine Kanalregion bezeichnet werden. Unter der Gatestruktur 40 ist die Wannenregion in der isolierenden Isolationsschicht 30 (siehe 5A) eingebettet, und die Kanalregion steht von der isolierenden Isolationsschicht 30 vor. Ein unterer Teil der Kanalregion kann auch in der isolierenden Isolationsschicht 30 auf eine Tiefe von ungefähr 1 nm bis ungefähr 5 nm eingebettet werden.
Die Höhe der Wannenregion liegt in einem Bereich von ungefähr 60 nm bis 100 nm in einigen Ausführungsformen und die Höhe der Kanalregion liegt in einem Bereich von ungefähr 40 nm bis 60 nm und in einem Bereich von ungefähr 38 nm bis ungefähr 55 nm in anderen Ausführungsformen.
Nachdem die Finnenstrukturen 20 gebildet sind, kann das Substrat 10 weiter geätzt werden, um eine Mesaform 10M in einigen Ausführungsformen zu bilden, wie in 3 gezeigt ist. In anderen Ausführungsformen wird zunächst die Mesaform 10M gebildet und werden dann die Finnenstrukturen 20 gebildet. In bestimmten Ausführungsformen wird keine Mesaform gebildet. In den folgenden Ausführungsformen zeigen die Figuren Ausführungsformen, in welchen keine Mesastruktur gebildet ist.
Nachdem die Finnenstrukturen 20 (und wahlweise die Mesaform 10M) gebildet sind, wird die isolierende Isolationsschicht 30 in Räumen zwischen den Finnenstrukturen und/oder einem Raum zwischen einer Finnenstruktur und einem anderen Element, das über dem Substrat 10 gebildet ist, gebildet. Die isolierende Isolationsschicht 30 kann auch „Flachgrabenisolations(STI, Shallow-Trench-Isolation)-schicht genannt werden. Das Isoliermaterial für die isolierende Isolationsschicht 30 kann eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid (SiON), SiOCN, fluordotiertem Silikatglas (FSG) oder einem dielektrischen low-k-Material aufweisen. Die isolierende Isolationsschicht wird durch LPCVD (Low Pressure Chemical Vapor Deposition, Chemische Dampfabscheidung mit niedrigem Druck), Plasma-CVD oder fließfähige CVD gebildet. Bei der fließfähigen CVD können fließfähige dielektrische Materialien anstelle von Siliziumoxid abgeschieden werden. Fließfähige dielektrische Materialien können, wie ihr Name suggeriert, während dem Abscheiden „fließen“, um Spalten oder Räume mit einem hohen Aspektverhältnis zu füllen. Für gewöhnlich werden verschiedene Chemikalien zu siliziumhaltigen Vorläufern hinzugefügt, um zu ermöglichen, dass der abgeschiedene Film fließt. In einigen Ausführungsformen werden Stickstoffhydridverbindungen hinzugefügt. Beispiele für fließfähige dielektrische Vorläufer, insbesondere fließfähige Siliziumoxidvorläufer, umfassen ein Silikat, ein Siloxan, ein Methylsilsesquioxan(MSQ), ein Wasserstoffsilsesquioxan(HSQ), ein MSQ/HSQ, ein Perhydrosilazan (TCPS), ein Perhydro-Polysilazan (PSZ), ein Tetraethylorthosilikat (TEOS) oder ein Silylamin, wie etwa Trisilylamin (TSA). Diese fließfähigen Siliziumoxidmaterialien werden in einem Prozess mit mehreren Operationen gebildet. Nachdem der fließfähige Film abgeschieden ist, wird er gehärtet und dann getempert, um (ein) unerwünschte(s) Element(e) zu entfernen, um Siliziumoxid zu bilden. Wenn das/die unerwünschte(n) Element(e) entfernt werden, verdichtet sich und schrumpft der fließfähige Film. In einigen Ausführungsformen werden mehrere Temperprozesse durchgeführt. Der fließfähige Film wird mehr als einmal gehärtet und getempert. Der fließfähige Film kann mit Bor und/oder Phosphor dotiert werden.
Die Isolierschicht 30 wird zunächst in einer dicken Schicht gebildet, so dass die Finnenstrukturen in der dicken Schicht eingebettet werden, und die dicke Schicht wird ausgespart, um die oberen Abschnitte der Finnenstrukturen 20 freizulegen, wie in 4 gezeigt ist. Die Höhe H1 der Finnenstrukturen von der oberen Fläche der isolierenden Isolationsschicht 30 liegt in einem Bereich von ungefähr 20 nm bis ungefähr 100 nm in einigen Ausführungsformen und in einem Bereich von ungefähr 30 nm bis ungefähr 50 nm in anderen Ausführungsformen. Nach oder vor dem Aussparen der isolierenden Isolationsschicht 30 kann ein thermischer Prozess, zum Beispiel ein Temperprozess, durchgeführt werden, um die Qualität der isolierenden Isolationsschicht 30 zu verbessern. In bestimmten Ausführungsformen wird der thermische Prozess unter Verwendung von schnellem thermischem Glühen (RTA, Rapid Thermal Annealing) bei einer Temperatur in einem Bereich von ungefähr 900 °C bis ungefähr 1050 °C während ungefähr 1,5 Sekunden bis ungefähr 10 Sekunden in einer Inertgasumgebung, wie etwa einer N₂-, Ar- oder He-Umgebung, durchgeführt.
Nachdem die Isolierschicht 30 gebildet ist, wird eine Gatestruktur 40 über den Finnenstrukturen 20 gebildet, wie in 5A-5C gezeigt ist. 5A ist eine beispielhafte perspektivische Ansicht, 5B ist eine beispielhafte Querschnittsansicht entlang der Linie a-a von 5A, und 5C ist eine beispielhafte Querschnittsansicht entlang der Linie b-b von 5A. 6-11 und 13-17 sind auch Querschnittsansichten entlang der Linie b-b von 5A.
Wie in 5A gezeigt ist, erstreckt sich die Gatestruktur 40 in der X-Richtung, während sich die Finnenstrukturen 20 in der Y-Richtung erstrecken. Um die Gatestruktur 40 herzustellen, werden eine Dielektrikumschicht und eine Polysiliziumschicht über der isolierenden Isolationsschicht 30 und den freigelegten Finnenstrukturen 20 gebildet, und dann werden Strukturierungsoperationen durchgeführt, um Gatestrukturen zu erhalten, die eine Gatestruktur 44, die aus Polysilizium hergestellt ist, und eine Dielektrikumschicht 42 aufweisen. In einigen Ausführungsformen wird die Polysiliziumschicht durch Verwenden einer Hartmaske strukturiert und verbleibt die Hartmaske auf der Gatestruktur 44 als eine Deckisolierschicht 46. Die Hartmaske (Deckisolierschicht 46) weist eine oder mehrere Schichten aus Isoliermaterial auf. Die Deckisolierschicht 46 umfasst in einigen Ausführungsformen eine Siliziumnitridschicht, die über einer Siliziumoxidschicht gebildet ist. In anderen Ausführungsformen umfasst die Deckisolierschicht 46 eine Siliziumoxidschicht, die über einer Siliziumnitridschicht gebildet ist. Das Isoliermaterial für die Deckisolierschicht 46 kann durch CVD, PVD, ALD, Elektronenstrahlverdampfung oder einen sonstigen geeigneten Prozess gebildet werden. In einigen Ausführungsformen umfasst die Dielektrikumschicht 42 eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder high-k-Dielektrika. Eine Dicke der dielektrischen Schicht 42 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 2 nm bis ungefähr 20 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 2 nm bis ungefähr 10 nm. Die Höhe H2 der Gatestrukturen liegt in einigen Ausführungsformen in einem Bereich von ungefähr 50 nm bis ungefähr 400 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 100 nm bis 200 nm.
In einigen Ausführungsformen wird eine Gateersetzungstechnologie eingesetzt. In solch einem Fall sind die Gatestruktur 44 und die Dielektrikumschicht 42 jeweils eine Dummy-Gate-Elektrode und eine Dummy-Gate-Dielektrikumschicht, welche danach entfernt werden. Wenn eine Gate-first-Technologie eingesetzt wird, werden die Gatestruktur 44 und die Dielektrikumschicht 42 als eine Gateelektrode und eine Gatedielektrikumschicht verwendet.
Ferner werden Gate-Seitenwandabstandshalter 48 auf beiden Seitenwänden der Gatestruktur gebildet. Die Seitenwandabstandshalter 48 weisen eine oder mehrere Schichten aus Isoliermaterial, wie etwa SiO₂, SiN, SiON, SiOCN oder SiCN, auf, welche durch CVD, PVD, ALD, Elektronenstrahlverdampfung oder einen sonstigen geeigneten Prozess gebildet werden. Ein dielektrisches low-k-Material kann als die Seitenwandabstandshalter verwendet werden. Die Seitenwandabstandshalter 48 werden durch Bilden einer Deckschicht aus Isoliermaterial und Durchführen eines anisotropen Ätzens gebildet. In einer Ausführungsform sind die Seitenwandabstandshalterschichten aus siliziumnitridbasiertem Material, wie etwa SiN, SiON, SiOCN oder SiCN, hergestellt.
Wie in 6 gezeigt ist, wird dann eine Finnenlinerschicht 50 über den Finnenstrukturen 20 gebildet. Die Finnenlinerschicht 50 ist aus dielektrischem Material einschließlich silizumnitridbasiertem Material, wie etwa SiN, SiON, SiOCN oder SiCN, hergestellt. In einer Ausführungsform wird SiN als Finnenlinerschicht 50 verwendet. Die Finnenlinerschicht 50 wird durch CVD, PVD, ALD, Elektronenstrahlverdampfung oder einen sonstigen geeigneten Prozess gebildet. Die Dicke der Finnenlinerschicht 50 liegt in einem Bereich von ungefähr 30 nm bis ungefähr 70 nm in einigen Ausführungsformen.
In einigen Ausführungsformen werden die Finnenlinerschicht 50 und die Seitenwandabstandshalter 48 für die Gatestruktur separat gebildet. In anderen Ausführungsformen wird dieselbe Deckschicht für die Finnenlinerschicht 50 und die Seitenwandabstandshalter 48 verwendet.
Nach dem Bilden der Finnenlinerschicht 50 wird der obere Abschnitt der Finnenstrukturen 20 ausgespart und werden ein Teil der Finnenlinerschicht 50, der auf Seitenflächen angeordnet ist, und die obere Fläche der Finnenstrukturen, die von der isolierenden Isolationsschicht vorsteht, durch eine Trockenätz- und/oder eine Nassätzoperation entfernt. Der obere Abschnitt der Finnenstrukturen 20 wird auf die Höhe der oberen Fläche der Finnenlinerschicht 50 auf der oberen Fläche der isolierenden Isolationsschicht 30 herab oder unter diese ausgespart (geätzt), wie in 7 gezeigt ist.
In einigen Ausführungsformen verbleibt ein Teil der Finnenlinerschicht 50, der auf Seitenwänden der Finnenstrukturen angeordnet ist, nach dem Finnenaussparungsätzen, wie in 7 gezeigt ist. In anderen Ausführungsformen wird die Finnenlinerschicht 50, die auf Seitenwänden der Finnenstrukturen angeordnet ist, vollständig entfernt und verbleibt die Finnenlinerschicht 50 nur auf der oberen Fläche der isolierenden Isolationsschicht 30 nach dem Finnenaussparungsätzen.
In einigen Ausführungsformen weist die Oberseite der ausgesparten Finnenstruktur 20 (die Unterseite der Aussparung 25) eine U-Form, eine Halbkreisform oder Kugelkopfform (können gemeinsam als abgerundete Eckform bezeichnet werden) auf, wie in 7 gezeigt ist, welches eine Querschnittsansicht entlang der Gateerstreckungsrichtung (X) ist.
Die Finnenstrukturen 20 werden ausgespart, um die abgerundete Eckform durch Verwenden einer Ätzoperation mit gepulster Vorspannung unter Verwendung einer Plasmaätzvorrichtung zu bilden. In einigen Ausführungsformen wird das Substrat 10 auf einer Wafer-Ebene einer Ätzkammer platziert und werden das Substrat 10 und/oder die Wafer-Ebene zum Beispiel mit einer Gleichspannung vorgespannt. HF-Leistung wird an einer Gegenelektrode angelegt, welche in einigen Ausführungsformen oberhalb des Substrats angeordnet ist. In anderen Ausführungsformen wird die HF-Leistung über eine Spule angelegt, die die Ätzkammer umgibt. In einigen Ausführungsformen umfasst das Ätzgas ein halogenhaltiges Gas, wie etwa HBr. In einigen Ausführungsformen wird HBr mit einem Inertgas, wie etwa He und/oder Ar, verdünnt. In einigen Ausführungsformen liegt ein Verhältnis von HBr zu dem Verdünnungsgas in einem Bereich von ungefähr 0,3 bis ungefähr 0,7 und in anderen Ausführungsformen liegt das Verhältnis in einem Bereich von ungefähr 0,4 bis ungefähr 0,6.
In einigen Ausführungsformen wird während einer Ätzoperation die Plasmakammer auf einem Druck in einem Bereich von ungefähr 1 mTorr bis ungefähr 100 mTorr durch ein Pumpsystem gehalten. In anderen Ausführungsformen liegt der Druck während der Ätzoperation in einem Bereich von ungefähr 3 mTorr bis ungefähr 15 mTorr. Die Vorspannung liegt in einigen Ausführungsformen in einem Bereich von ungefähr 300 V bis ungefähr 800 V und in anderen Ausführungsformen in einem Bereich von ungefähr 500 V bis 600 V. Die Eingangs-HF-Leistung liegt in einem Bereich von ungefähr 300 W bis ungefähr 800 W in einigen Ausführungsformen. Die Frequenz der Hochfrequenz beträgt 13,56 MHz, 2,56 GHz oder beliebige sonstige geeignete Frequenzen, die in der Halbleiterindustrie verwendet werden.
In einigen Ausführungsformen ist die Vorspannung eine gepulste Spannung mit einem Tastverhältnis (Ein-Aus-Verhältnis) in einem Bereich von ungefähr 10 % bis ungefähr 90 %. In anderen Ausführungsformen liegt das Tastverhältnis in einem Bereich von ungefähr 30 % bis ungefähr 70 %. In einigen Ausführungsformen liegt ein Einheitszyklus (eine „Ein“-Periode und eine „Aus“-Periode) in einem Bereich von ungefähr 0,5 Sekunden bis 10 Sekunden und in einem Bereich von ungefähr 1 Sekunde bis 5 Sekunden. In einigen Ausführungsformen ist das Ätzen mit gepulster Vorspannung eine Wiederholung von Ätz- und Abscheidungsoperationen. Während der „Ein“-Periode werden die Finnenstrukturen geätzt und während der „Aus“-Periode ist die Abscheidungsrate von Nebenprodukten höher als die Ätzrate. Somit ist es durch Anpassen des Tastverhältnisses, der HF-Leistung und/oder Vorspannung möglich, die abgerundete Eckform zu bilden, wie in 7 gezeigt ist.
In einigen Ausführungsformen verbleibt durch Anpassen der Ätzbedingungen, zum Beispiel einer Überätzzeit, ein Teil der Finnenlinerschicht 50, der auf Seitenwänden der Finnenstrukturen angeordnet ist, wie in 7 gezeigt ist, oder wird die Finnenlinerschicht 50, die auf Seitenwänden der Finnenstrukturen angeordnet ist, vollständig entfernt und verbleibt die Finnenlinerschicht 50 nur auf der oberen Fläche der isolierenden Isolationsschicht 30 nach dem Finnenaussparungsätzen.
Wie in 8 gezeigt ist, wird dann eine epitaxiale Source-/Drain-Struktur 60 über den ausgesparten Finnenstrukturen 20 gebildet. Die epitaxiale Source-/Drain-Struktur 6o ist aus einer oder mehreren Schichten aus Halbleitermaterial hergestellt, die eine andere Gitterkonstante als die Finnenstrukturen 20 (Kanalregionen) aufweisen. Wenn die Finnenstrukturen aus Si hergestellt sind, umfasst die epitaxiale Source-/Drain-Struktur 60 SiP, SiC oder SiCP für einen n-Kanal-Fin FET und SiGe oder Ge für einen p-Kanal-Fin FET. In bestimmten Ausführungsformen ist die epitaxiale Source-/Drain-Schicht 60 SiGe mit einer GeMenge in einem Bereich von ungefähr 20 Atom-% bis ungefähr 50 Atom-%. Die epitaxiale Source-/Drain-Struktur 60 wird epitaxial über den oberen Abschnitten der ausgesparten Finnenstrukturen gebildet. Aufgrund der Kristallausrichtung des Substrats, das in die Finnenstrukturen 20 (z. B. (100)-Ebene) hinein gebildet ist, wird die epitaxiale Source-/Drain-Struktur 60 seitlich gezüchtet und weist eine diamantartige Form auf.
Die epitaxiale Source-/Drain-Schicht 60 kann bei einer Temperatur von ungefähr 600 bis 800 °C unter einem Druck von ungefähr 80 bis 150 Torr durch Verwenden eines Sihaltigen Gases, wie etwa SiH₄, Si2H₆ oder SiCl₂H₂; eines Ge-haltigen Gases, wie etwa GeH₄, Ge2H₆ oder GeCl₂H₂; eines C-haltigen Gases, wie etwa CH₄ oder C2H₆; und/oder eines Dotiergases, wie etwa PH₃, gezüchtet werden. Die Source-/Drain-Struktur für einen n-Kanal-FET und die Source-/Drain-Struktur für einen p-Kanal-FET können durch separate epitaxiale Prozesse gebildet werden.
Aufgrund des relativ kleinen Raums zwischen den Finnenstrukturen und der Finnenlinerschicht 50, der auf der oberen Fläche der isolierenden Isolierschicht zwischen den Finnenstrukturen und der abgerundeten Eckform der ausgesparten Finnenstrukturen 20 verbleibt, werden die benachbarten epitaxialen Source-/Drain-Strukturen, die über jeder der ersten Finnenstrukturen 20 gebildet sind, derart zusammengefügt, dass eine Lücke oder ein Spalt (ein Luftspalt) 65 durch die zusammengefügte zweite epitaxiale Source-/Drain-Struktur 60 und die Finnenlinerschicht 50 auf der oberen Fläche der isolierenden Isolationsschicht 30 gebildet wird, wie in 8 gezeigt ist.
Nachdem die epitaxiale Source-/Drain-Struktur 60 gebildet ist, wird in einigen Ausführungsformen eine erste Ionenimplantierungsoperation 65 als Präamorphisierungsimplantierung (PAI) durchgeführt, wie in 9 gezeigt ist. Die PAI wird verwendet, um die Kanalisierung des As-implantierten Bors zu beschränken, welches danach implantiert wird. Die PAI kann Übergangseigenschaften von Source-/Drain-Übergängen verbessern. In einigen Ausführungsformen wird Ge in einer PMOS-Vorrichtung implantiert. In einigen Ausführungsformen wird eine Ge-haltige Schicht durch ein Abscheidungsverfahren an der Oberfläche der epitaxialen Source-/Drain-Struktur 60 gebildet.
Wie in 10 gezeigt ist, wird ferner eine zweite Ionenimplantierungsoperation 67 nach der ersten PAI durchgeführt. Bei der zweiten Ionenimplantierung wird B mit Energien von ungefähr 250 eV bis 5 keV und mit einer Dosis von ungefähr 5×10¹⁴ cm^-2 bis ungefähr 5×10¹⁵ cm^-2 für einen PMOS in einigen Ausführungsformen implantiert. Für einen NMOS wird keine PAI durchgeführt und bei der zweiten Ionenimplantierung werden P und/oder As mit Energien von ungefähr 250 eV bis 5 keV und mit einer Dosis von ungefähr 5×10¹⁴ cm^-2 bis ungefähr 5×10¹⁵ cm^-2 in einigen Ausführungsformen implantiert.
Nach der zweiten Ionenimplantierung wird eine Temperoperation durchgeführt. In einigen Ausführungsformen liegt die Temperatur der Temperoperation in einem Bereich von ungefähr 500 °C bis ungefähr 750 °C.
Wie in 11 gezeigt ist, wird in einigen Ausführungsformen eine Isolierschicht 70, die als eine Kontaktätzstoppschicht fungiert, über der epitaxialen Source-/Drain-Schicht 60 gebildet, und werden dann eine oder mehrere Zwischenschichtdielektrikum(ILD, Interlayer Dielectric)-schichten 80 gebildet. Die Isolierschicht 70 ist eine oder mehrere Schichten aus Isoliermaterial. In einer Ausführungsform ist die Isolierschicht 70 aus Siliziumnitrid hergestellt, das durch CVD gebildet wird. Die Materialien für die ILD-Schicht 80 umfassen Verbindungen, die Si, O, C und/oder H umfassen, wie etwa Siliziumoxid, SiCOH und SiOC. Organische Materialien, wie etwa Polymer, können für die Zwischenschichtdielektrikumschicht 80 verwendet werden.
Nachdem die ILD-Schicht 80 gebildet ist, wird eine Planarisierungsoperation, wie etwa eine CMP-Operation, durchgeführt, um die Gatestruktur 44 (eine Dummy-Gate-Elektrode) freizulegen. Die Dummy-Gate-Elektrode 44 und die Dummy-Gate-Dielektrikumschicht 42 werden jeweils durch geeignete Ätzprozesse entfernt, um eine Gateöffnung zu bilden. Metallgatestrukturen einschließlich einer Gatedielektrikumschicht 102 und einer Metallgateelektrode 104 werden in den Gateöffnungen gebildet, wie in 12 gezeigt ist, welche eine Querschnittsansicht entsprechend der Linie a-a von 5A ist.
Die Gatedielektrikumschicht 102 wird über einer Sperrschicht (nicht gezeigt) gebildet, die in einigen Ausführungsformen über der Kanalschicht der Finnenstrukturen 20 angeordnet ist. Die Sperrschicht kann Siliziumoxid oder Germaniumoxid mit einer Dicke von 0,2 nm bis 1,5 nm in einigen Ausführungsformen umfassen. In anderen Ausführungsformen liegt die Dicke der Sperrschicht in einem Bereich von ungefähr 0,5 nm bis ungefähr 1,0 nm.
Die Gatedielektrikumschicht 102 umfasst eine oder mehrere Schichten aus dielektrischen Materialien, wie etwa Siliziumoxid, Siliziumnitrid, oder eines dielektrisches high-k-Materials, eines sonstigen geeigneten dielektrischen Materials und/oder Kombinationen davon. Beispiele für dielektrische high-k-Materialien umfassen HfO₂, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkoniumoxid, Aluminiumoxid, Titanoxid, eine Hafniumdioxid-Tonerde(HfO₂-Al₂O₃)-Legierung, sonstige geeignete dielektrische high-k-Materialien und/oder Kombinationen davon. Die Gatedielektrikumschicht wird zum Beispiel durch chemische Dampfabscheidung (CVD), physische Dampfabscheidung (PVD), Atomschichtabscheidung (ALD), CVD mit hoher Plasmadichte (HDPCVD) oder sonstige geeignete Verfahren und/oder Kombinationen davon gebildet. Die Dicke der Gatedielektrikumschicht liegt in einem Bereich von ungefähr 1 nm bis ungefähr 10 nm in einigen Ausführungsformen und kann in einem Bereich von ungefähr 2 nm bis ungefähr 7 nm in anderen Ausführungsformen liegen.
Die Metallgateelektrode 104 wird über der Gatedielektrikumschicht gebildet. Die Metallgateelektrode 104 umfasst eine oder mehrere Schichten aus einem beliebigen geeigneten Metallmaterial, wie etwa Aluminium, Kupfer, Titan, Tantal, Kobalt, Molybdän, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, anderen geeignete Materialien und/oder Kombinationen davon.
In bestimmten Ausführungsformen der vorliegenden Offenbarung werden eine oder mehrere Arbeitsfunktionsanpassungsschichten (nicht gezeigt) zwischen der Gatedielektrikumschicht und der Metallgateelektrode angeordnet. Die Arbeitsfunktionsanpassungsschicht ist aus einem leitfähigen Material, wie etwa einer einzelnen Schicht aus TiN, TaN, TaAlC, TiC, TaC, Co, Al, TiAl, Hffi, TiSi, TaSi oder einer Mehrfachschicht aus zwei oder mehreren dieser Materialien hergestellt. Für den n-Kanal-Fin FET werden eines oder mehrere von TaN, TaAlC, TiN, TiC, Co, TiAl, HfTi, TiSi und TaSi als Arbeitsfunktionsanpassungsschicht verwendet, und für den p-Kanal-Fin FET werden eines oder mehrere von TiAlC, Al, TiAl, TaN, TaAlC, TiN, TiC und Co als Arbeitsfunktionsanpassungsschicht verwendet.
Nach dem Abscheiden von geeigneten Materialien für die Metallgatestrukturen werden Planarisierungsoperationen, wie etwa CMP, durchgeführt.
Nachdem die Metallgateelektrode gebildet ist, werden eine oder mehrere zusätzliche ILD-Schichten über der ILD-Schicht 80 gebildet. In 13-17 werden die ILD-Schicht 80 und die zusätzliche ILD-Schicht gemeinsam als ILD-Schicht 81 bezeichnet.
Wie in 13 gezeigt ist, wird eine Kontaktöffnung 85 über der epitaxialen Source-/Drain-Schicht 60 durch Verwenden einer oder mehrerer Lithographie- und Ätzoperationen zum Freilegen mindestens eines Teils der oberen Fläche der epitaxialen Source-/Drain-Schicht 60 gebildet.
In einigen Ausführungsformen werden die erste und die zweite Ionenimplantierungsoperation und die darauffolgende Temperoperation, die bezüglich 9 und 10 erläutert werden, durchgeführt, nachdem die Kontaktöffnung 85 gebildet ist.
Nachdem die Kontaktöffnung 85 gebildet ist, wird eine stickstoffhaltige Schicht 90 durch eine Stickstoffbehandlung an der Oberfläche der freigelegten epitaxialen Source-/Drain-Schicht 60 gebildet, wie in 14 gezeigt ist.
In einigen Ausführungsformen wird die stickstoffhaltige Schicht 90 durch Freilegen der Fläche der epitaxialen Source-/Drain-Schicht 60 in Bezug auf Plasma gebildet, das aus einem stickstoffhaltigen Gas gebildet wird. In einigen Ausführungsformen ist das stickstoffhaltige Gas N₂ und/oder NH₃. Ein Inertgas, wie etwa Ar, He und/oder Ne, wird auch zu dem stickstoffhaltigen Gas in einigen Ausführungsformen hinzugefügt. In bestimmten Ausführungsformen wird ein gemischtes Gas aus N₂ und Ar verwendet, um das Plasma zu erzeugen. In einigen Ausführungsformen wird während der Plasmabehandlung und/oder nach der Plasmabehandlung das Substrat 10 auf 450 °C oder höher erhitzt. In einigen Ausführungsformen wird das Substrat 10 auf eine Temperatur in einem Bereich von ungefähr 450 °C bis ungefähr 600 °C erhitzt. Die Temperatur liegt in einem Bereich von ungefähr 475 °C bis ungefähr 550 °C in anderen Ausführungsformen.
In anderen Ausführungsformen wird die stickstoffhaltige Schicht 90 durch Freilegen der Fläche der epitaxialen Source-/Drain-Schicht 60 in Bezug auf ein NH₃-Gas während dem Erhitzen des Substrats 10 auf 450 °C oder höher gebildet. In einigen Ausführungsformen wird das Substrat 10 auf eine Temperatur in einem Bereich von ungefähr 450 °C bis ungefähr 600 °C erhitzt. Die Temperatur liegt in einem Bereich von ungefähr 475 °C bis ungefähr 550 °C in anderen Ausführungsformen.
In einigen Ausführungsformen wird die stickstoffhaltige Schicht 90 bei einer Temperatur von weniger als zum Beispiel 450 °C gebildet und wird eine Temperoperation bei einer Temperatur in einem Bereich von ungefähr 450 °C bis ungefähr 600 °C durchgeführt. Die Temperatur liegt in einem Bereich von ungefähr 475 °C bis ungefähr 550 °C in anderen Ausführungsformen.
25 zeigt Messergebnisse eines Fouriertransformationsinfrarotspektrometers (FTIR) bei verschiedenen Mustern nach der Stickstoffbehandlung. Wenn die Temperatur niedriger als 450 °C ist, wurde im Wesentlichen keine Spitze entsprechend einer Si-N-Verbindung beobachtet. Wenn dagegen die Temperatur höher als 450 °C, genauer 475 °C, ist, wurde eine Spitze entsprechend einer Si-N-Verbindung beobachtet, welche eine hohe Filmqualität der stickstoffhaltigen Schicht 90 und/oder der epitaxialen Source-Drain-Schicht 60 anzeigt. Das Bilden von Si-N-Verbindungen ist auch vorteilhaft, um eine Schottkybarrierehöhe zwischen der epitaxialen Source-/Drain-Schicht 60 und einem danach gebildeten Metallkontakt 100 zu verringern.
Nachdem die stickstoffhaltige Schicht 90 gebildet ist, wird eine Metallschicht 94 gebildet, wie in 15 gezeigt ist. Die Metallschicht 94 kann durch CVD, ALD, PVD oder beliebige sonstige geeignete Filmbildungsverfahren gebildet werden. In einigen Ausführungsformen ist die Metallschicht 94 eine Schicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird Ti als Metallschicht 94 verwendet. Nachdem die Metallschicht 94 gebildet ist, wird eine Temperoperation durchgeführt, um eine Legierungsschicht 95 des Metallelements der Metallschicht 94 und eines Elements (z. B. Si oder Si und Ge) der epitaxialen Source-/Drain-Schicht 60 zu bilden, wie in 16 gezeigt ist.
Die Temperoperation wird bei einer Temperatur von ungefähr 250 °C bis ungefähr 850 °C in einigen Ausführungsformen durchgeführt. Die Dicke der Legierungsschicht 95 liegt in einem Bereich von ungefähr 4 nm bis ungefähr 10 nm in einigen Ausführungsformen. Vor oder nach den Temperoperationen wird das Metallmaterial 94, das über der isolierenden Isolationsschicht 30 gebildet ist, gezielt entfernt.
In einigen Ausführungsformen ist die Legierungsschicht 95 eine Silizidschicht. In einigen Ausführungsformen ist die Legierungsschicht 95 eine TiSi-Schicht. In bestimmten Ausführungsformen ist die Legierungsschicht eine TiSi-Schicht, die Stickstoff enthält. In anderen Ausführungsformen ist die Legierungsschicht 95 eine TiSi-Schicht, die Ge enthält. In bestimmten Ausführungsformen ist die Legierungsschicht eine TiSi-Schicht, die Ge und N enthält. In einigen Ausführungsformen ist die Halbleitervorrichtung ein p-MOSFET. In anderen Ausführungsformen ist die Halbleitervorrichtung ein n-MOSFET. Gemäß den Arten von MOSFETs werden geeignete Materialien ausgewählt.
Nachdem die Legierungsschicht 95 gebildet ist, verbleibt ein Teil der stickstoffhaltigen Schicht 90 in einigen Ausführungsformen. In anderen Ausführungsformen wird die gesamte stickstoffhaltige Schicht 90 (stickstoffhaltige Halbleiter(Si-, SiGe)-schicht) verbraucht, um die Legierungsschicht 95 zu bilden.
In einigen Ausführungsformen wird die gesamte Metall(z. B. Ti)-schicht, die auf der stickstoffhaltigen Schicht 90 gebildet ist, verbraucht, um die Legierungsschicht 95 zu bilden, und verbleibt ein Teil der Metallschicht auf der ILD-Schicht 81. In anderen Ausführungsformen verbleibt ein Teil der Metallschicht 94, die auf der stickstoffhaltigen Schicht 90 gebildet ist, nachdem die Legierungsschicht 95 gebildet ist. Die verbleibende Metallschicht 94 wird in einigen Ausführungsformen entfernt und wird in anderen Ausführungsformen nicht entfernt.
Dann wird die Kontaktöffnung 85 mit einem leitfähigen Material gefüllt, wobei ein Metallkontakt 100 (Steckkontakt) gebildet wird, wie in 17 gezeigt ist. Nachdem das leitfähige Material auf der verbleibenden Metallschicht 94 gebildet ist, wird eine CMP-Operation durchgeführt, um das leitfähige Material zu entfernen, und wird die Metallschicht, die über der oberen Fläche der ILD-Schicht 81 gebildet ist, entfernt. Der Metallkontakt 100 kann eine einzelne Schicht oder mehrere Schichten eines beliebigen geeigneten Metalls, wie etwa Co, W, Ti, Ta, Cu, Al und/oder Ni und/oder Nitrid davon, aufweisen.
Nach dem Bilden des Metallkontakts werden weitere CMOS-Prozesse durchgeführt, um verschiedene Merkmale, wie etwa eine zusätzliche Zwischenschichtdielektrikumschicht, Kontakte/Durchkontaktierungen, Zwischenverbindungsmetallschichten und Passivierungsschichten usw., zu bilden.
In einigen Ausführungsformen wird die stickstoffhaltige Schicht 90 gebildet, bevor die ILD-Schicht 80 gebildet ist, und wird die Legierungsschicht 95 gebildet, nachdem die Kontaktöffnung 85 in der ILD-Schicht 81 gebildet ist. In solch einem Fall wird die stickstoffhaltige Schicht 90 auf der gesamten äußeren Fläche der epitaxialen Source-/Drain-Schicht 60 gebildet. In anderen Ausführungsformen werden die stickstoffhaltige Schicht 90 und die Legierungsschicht 95 gebildet, bevor die ILD-Schicht 80 gebildet ist. In solch einem Fall kann ein Umwicklungskontakt, welcher die gesamte äußere Fläche der epitaxialen Source-/Drain-Schicht 60 bedeckt, in einigen Ausführungsformen gebildet werden.
In einigen Ausführungsformen wird die Metallgatestruktur gebildet, nachdem die epitaxiale Source-/Drain-Schicht 60 gebildet ist und bevor die Silizidschicht 85 gebildet ist. In anderen Ausführungsformen wird die Metallgatestruktur gebildet, bevor die epitaxiale Source-/Drain-Schicht gebildet ist.
18 und 19 zeigen beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer Fin FET-Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. Materialien, Konfigurationen, Abmessungen, Prozesse und/oder Operationen, die identisch oder ähnlich wie die mit den vorherigen Ausführungsformen beschriebenen sind, können in den folgenden Ausführungsformen verwendet werden und die detaillierte Erläuterung kann weggelassen werden.
Nachdem die Kontaktöffnung 85 gebildet ist, wie in 13 gezeigt ist, wird eine Metallnitridschicht 92 in der Kontaktöffnung 85 gebildet und wird eine Metallschicht 94 über der Metallnitridschicht 92 gebildet, wie in 18 gezeigt ist. Die Metallnitridschicht 92 und die Metallschicht 94 können durch CVD, ALD, PVD oder beliebige sonstige geeignete Filmbildungsverfahren gebildet werden.
In einigen Ausführungsformen ist die Metallnitridschicht 92 eine Nitridschicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird TiN als Metallnitridschicht 92 verwendet. In einigen Ausführungsformen ist die Metallschicht 94 eine Nitridschicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird Ti als Metallschicht 94 verwendet. Das Metallelement der Metallnitridschicht 92 ist dasselbe wie die Metallschicht 94 in einigen Ausführungsformen und unterscheidet sich von der Metallschicht 94 in anderen Ausführungsformen. Die Dicke der Metallnitridschicht 92 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 0,5 nm bis ungefähr 50 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 1 nm bis ungefähr 10 nm. Wenn die Dicke der Metallnitridschicht (z. B. die TiN-Schicht) 92 mehr als ungefähr 50 nm beträgt, nimmt ein Übergangswiderstand Rscd zu, und wenn die Dicke der Metallnitridschicht 92 geringer als 0,5 nm ist, wird die Wirkung von Stickstoff nicht ausreichend erhalten.
Nachdem die Metallschicht 94 gebildet ist, wird eine Temperoperation durchgeführt, um eine Legierungsschicht 95 des Metallelements der Metallnitridschicht 92 und/oder der Metallschicht 94 und eines Elements (z. B. Si oder Si und Ge) der epitaxialen Source-/Drain-Schicht 60 zu bilden, und dann wird ein Metallkontakt 100 gebildet, wie in 19 gezeigt ist.
In einigen Ausführungsformen wird die gesamte Metallnitrid(z. B. TiN)-schicht 92, die auf der epitaxialen Source-/Drain-Schicht 60 gebildet ist, verbraucht, um die Legierungsschicht 95 zu bilden, und verbleibt ein Teil der Metallnitridschicht 92 auf der ILD-Schicht 81. In anderen Ausführungsformen verbleibt ein Teil der Metallnitridschicht 92, die auf der epitaxialen Source-/Drain-Schicht 60 gebildet ist, nachdem die Legierungsschicht 85 gebildet ist. Die verbleibende Metallnitridschicht 92 und/oder die verbleibende Metallschicht 94 werden in einigen Ausführungsformen entfernt und werden in anderen Ausführungsformen nicht entfernt.
In einigen Ausführungsformen wird durch Steuern von Temperbedingungen eine Legierungsschicht (z. B. Ti-Silizid) auf der epitaxialen Source-/Drain-Schicht 60 gebildet und wird eine stickstoffhaltige Schicht auf der Legierungsschicht gebildet, auf welcher eine Metallschicht verbleibt.
20 und 21 zeigen beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer Fin FET-Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. Materialien, Konfigurationen, Abmessungen, Prozesse und/oder Operationen, die identisch oder ähnlich wie die mit den vorherigen Ausführungsformen beschriebenen sind, können in den folgenden Ausführungsformen verwendet werden und die detaillierte Erläuterung kann weggelassen werden.
Nachdem die Kontaktöffnung 85 gebildet ist, wie in 13 gezeigt ist, wird eine Metallschicht 94 in der Kontaktöffnung 85 gebildet und wird eine Metallnitridschicht 92 über der Metallschicht 94 gebildet, wie in 20 gezeigt ist. Die Metallnitridschicht 92 und die Metallschicht 94 können durch CVD, ALD, PVD oder beliebige sonstige geeignete Filmbildungsverfahren gebildet werden.
In einigen Ausführungsformen ist die Metallnitridschicht 92 eine Nitridschicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird TiN als Metallnitridschicht 92 verwendet. In einigen Ausführungsformen ist die Metallschicht 94 eine Nitridschicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird Ti als Metallschicht 94 verwendet. Das Metallelement der Metallnitridschicht 92 ist dasselbe wie die Metallschicht 94 in einigen Ausführungsformen und unterscheidet sich von der Metallschicht 94 in anderen Ausführungsformen. Die Dicke der Metallnitridschicht 92 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 0,5 nm bis ungefähr 50 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 1 nm bis ungefähr 10 nm. Wenn die Dicke der Metallnitridschicht (z. B. die TiN-Schicht) 92 mehr als ungefähr 50 nm beträgt, nimmt ein Übergangswiderstand Rscd zu, und wenn die Dicke der Metallnitridschicht 92 geringer als 0,5 nm ist, wird die Wirkung von Stickstoff nicht ausreichend erhalten.
Nachdem die Metallnitridschicht 92 gebildet ist, wird eine Temperoperation durchgeführt, um eine Legierungsschicht 95 des Metallelements der Metallschicht 94 und/oder der Metallnitridschicht 92 und eines Elements (z. B. Si oder Si und Ge) der epitaxialen Source-/Drain-Schicht 60 zu bilden, und dann wird ein Metallkontakt 100 gebildet, wie in 21 gezeigt ist.
In einigen Ausführungsformen wird die gesamte Metall(z. B. Ti-)-schicht 94, die auf der epitaxialen Source-/Drain-Schicht 60 gebildet ist, verbraucht, um die Legierungsschicht 95 zu bilden, und verbleibt ein Teil der Metallschicht 94 auf der ILD-Schicht 81. In anderen Ausführungsformen verbleibt ein Teil der Metallschicht 94, die auf der epitaxialen Source-/Drain-Schicht 60 gebildet ist, nachdem die Legierungsschicht 85 gebildet ist. Die verbleibende Metallschicht 94 und/oder die verbleibende Metallnitridschicht 92 werden in einigen Ausführungsformen entfernt und werden in anderen Ausführungsformen nicht entfernt.
In einigen Ausführungsformen diffundiert durch Steuern von Temperbedingungen Stickstoff in der Metallnitridschicht 92 zu der epitaxialen Source-/Drain-Schicht 60 hin und wird eine stickstoffhaltige Schicht auf der Legierungsschicht gebildet, auf welcher eine Metallschicht gebildet wird.
In einigen Ausführungsformen wird eine Metallnitridschicht 92 (z. B. TiN) auf der epitaxialen Source-/Drain-Schicht 60 gebildet und wird eine Temperoperation durchgeführt, um eine Legierungsschicht 100 zu bilden, ohne eine Metallschicht zu bilden. Durch Steuern von Temperbedingungen diffundiert Stickstoff in der Metallnitridschicht 92 zu der epitaxialen Source-/Drain-Schicht 60 hin und wird eine stickstoffhaltige Schicht auf der Legierungsschicht gebildet, auf welcher eine Metallschicht gebildet wird.
22 und 23 zeigen beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer Fin FET-Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. Materialien, Konfigurationen, Abmessungen, Prozesse und/oder Operationen, die identisch oder ähnlich wie die mit den vorherigen Ausführungsformen beschriebenen sind, können in den folgenden Ausführungsformen verwendet werden und die detaillierte Erläuterung kann weggelassen werden.
Nachdem die Kontaktöffnung 85 gebildet ist, wie in 13 gezeigt ist, wird eine stickstoffhaltige Schicht 90 gebildet, ähnlich wie bei den Operationen, die bezüglich 14 erläutert sind. Dann wird eine Metallnitridschicht 92 in der Kontaktöffnung 85 gebildet und wird eine Metallschicht 94 über der Metallnitridschicht 92 gebildet, wie in 22 gezeigt ist. In einigen Ausführungsformen ist die Metallnitridschicht 92 eine Nitridschicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird TiN als Metallnitridschicht 92 verwendet. In einigen Ausführungsformen ist die Metallschicht 94 eine Nitridschicht aus Ni, Ti, Ta und/oder W. In bestimmten Ausführungsformen wird Ti als Metallschicht 94 verwendet. Das Metallelement der Metallnitridschicht 92 ist dasselbe wie die Metallschicht 94 in einigen Ausführungsformen und unterscheidet sich von der Metallschicht 94 in anderen Ausführungsformen. Die Dicke der Metallnitridschicht 92 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 0,5 nm bis ungefähr 50 nm und in anderen Ausführungsformen in einem Bereich von ungefähr 1 nm bis ungefähr 10 nm. Wenn die Dicke der Metallnitridschicht (z. B. die TiN-Schicht) 92 mehr als ungefähr 50 nm beträgt, nimmt ein Übergangswiderstand Rscd zu, und wenn die Dicke der Metallnitridschicht 92 geringer als 0,5 nm ist, wird die Wirkung von Stickstoff nicht ausreichend erhalten.
Nachdem die Metallschicht 94gebildet ist, wird eine Temperoperation durchgeführt, um eine Legierungsschicht 95 des Metallelements der Metallnitridschicht 92 und/oder der Metallschicht 94 und eines Elements (z. B. Si oder Si und Ge) der stickstoffhaltigen Schicht 90 zu bilden, und dann wird ein Metallkontakt 100 gebildet, wie in 23 gezeigt ist.
In einigen Ausführungsformen werden die gesamte Metallnitrid(z. B. TiN-)-schicht 92, die auf der stickstoffhaltigen Schicht 90 gebildet ist, und/oder die stickstoffhaltige Schicht 90 verbraucht, um die Legierungsschicht 95 zu bilden. Ein Teil der Metallnitridschicht 92 auf der ILD-Schicht 81 verbleibt. In anderen Ausführungsformen verbleiben ein Teil der Metallnitridschicht 92, die auf der stickstoffhaltigen Schicht 90 gebildet ist, und/oder die stickstoffhaltige Schicht 90, nachdem die Legierungsschicht 85 gebildet ist. Die verbleibende Metallnitridschicht 92 und/oder die verbleibende Metallschicht 94 werden in einigen Ausführungsformen entfernt und werden in anderen Ausführungsformen nicht entfernt.
In einigen Ausführungsformen wird durch Steuern von Temperbedingungen eine Legierungsschicht (z. B. Ti-Silizid) auf der epitaxialen Source-/Drain-Schicht 60 gebildet und wird eine stickstoffhaltige Schicht auf der Legierungsschicht gebildet, auf welcher eine Metallschicht verbleibt.
24A-24H zeigen Querschnittsansichten von Kontaktstrukturen zwischen dem leitfähigen Kontakt 100 und der epitaxialen Source-/Drain-Schicht 70 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung.
In 24A ist eine Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, zwischen der epitaxialen Source-/Drain-Schicht 60 und einem leitfähigen Kontakt 100 angeordnet.
In 24B ist eine Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, auf der epitaxialen Source-/Drain-Schicht 60 angeordnet und verbleibt eine Metallschicht 94 zwischen der Legierungsschicht 95 und einem leitfähigen Kontakt 100.
In 24C ist eine verbleibende stickstoffhaltige Schicht 90 zwischen einer Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, und der epitaxialen Source-/Drain-Schicht 60 angeordnet und ist ein leitfähiger Kontakt 100 auf der Legierungsschicht 95 angeordnet.
In 24D ist eine verbleibende stickstoffhaltige Schicht 90 zwischen einer Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, und der epitaxialen Source-/Drain-Schicht 60 angeordnet und ist eine verbleibende Metallschicht 94 zwischen einem leitfähigen Kontakt 100 und der Legierungsschicht 95 angeordnet.
In 24E ist eine Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, auf der epitaxialen Source-/Drain-Schicht 60 angeordnet, und ist eine verbleibende Metallnitridschicht 92 auf der Legierungsschicht 95 angeordnet. Ferner ist eine verbleibende Metallschicht 94 zwischen einem leitfähigen Kontakt 100 und der Metallnitridschicht 92 angeordnet.
In 24F ist eine verbleibende stickstoffhaltige Schicht 90 zwischen einer Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, und der epitaxialen Source-/Drain-Schicht 60 angeordnet. Eine verbleibende Metallnitridschicht 92 ist auf der Legierungsschicht 95 angeordnet, und eine verbleibende Metallschicht 94 ist zwischen einem leitfähigen Kontakt 100 und der Metallnitridschicht 92 angeordnet.
In 24G ist eine Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, auf der epitaxialen Source-/Drain-Schicht 60 angeordnet und ist eine stickstoffhaltige Schicht 90 zwischen der Legierungsschicht 95 und einem leitfähigen Kontakt 100 gebildet.
In 24H ist eine Legierungsschicht 95, welche ein silizidschichthaltiger Stickstoff ist, auf der epitaxialen Source-/Drain-Schicht 60 angeordnet und ist eine stickstoffhaltige Schicht 90 zwischen der Legierungsschicht 95 und einer verbleibenden Metallschicht 94, auf welcher ein leitfähigen Kontakt 100 angeordnet ist, gebildet.
In den Ausführungsformen von 24A-24H umfasst die stickstoffhaltige Schicht mindestens 5 Atom-% Stickstoff. In anderen Ausführungsformen umfasst die stickstoffhaltige Schicht mindestens 20 Atom-% Stickstoff. In einigen Ausführungsformen enthält die Legierungsschicht 95 in einer oder mehreren von 24A-24H weniger als ungefähr 5 Atom-% Stickstoff.
26 zeigt ein Tiefenrichtungselementanalyseergebnis gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Messmuster wurde gemäß den Ausführungsformen vorbereitet, die in 18 und 19 gezeigt sind. Wie in 26 gezeigt ist, ist eine stickstoffhaltige Schicht zwischen der Si-Schicht (z. B. der epitaxialen Source-/Drain-Schicht 60) und einer Ti-Schicht (z. B. die Metallschicht 94) gebildet. Eine Dicke der stickstoffhaltigen Schicht, die Stickstoff in einer Menge von mindestens 20 Atom-% enthält, beträgt ungefähr 7 nm in 26 und kann in einem Bereich von ungefähr 5 nm bis ungefähr 10 nm liegen. Eine Spitzenstickstoffmenge in der stickstoffhaltigen Schicht beträgt ungefähr 80 Atom-% in 26 und kann in einem Bereich von 50 Atom-% bis 95 Atom-% liegen.
27 zeigt einen Vergleich von Elementanalyseergebnissen gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Muster waren eine Struktur, die keine stickstoffhaltige Schicht aufweist, eine Struktur, die eine stickstoffhaltige Schicht durch TiN-Schichtabscheidung enthält, und eine Struktur, die eine stickstoffhaltige Schicht durch Stickstoffbehandlung enthält. Die Mengen der Elemente werden an einem Zentrum der Silizidschicht gemessen. Durch Bilden einer stickstoffhaltigen Schicht verringert sich die Sauerstoffmenge auf weniger als ungefähr 13,5 Atom-%. Eine geringere Sauerstoffmenge kann auch den Kontaktwiderstand verbessern.
28 und 29 zeigen eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. Die stickstoffhaltige Schicht 90 weist in einigen Ausführungsformen eine konvexe gekrümmte Form zu dem Substrat hin auf. 30 zeigt eine Querschnittsansicht eines Ringoszillators einer Halbleitervorrichtung und 31 zeigt eine Querschnittsansicht eines statischen Direktzugriffsspeichers einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. Die stickstoffhaltige Schicht weist in einigen Ausführungsformen eine konvexe gekrümmte Form zu dem Substrat hin auf.
Es sei darauf hingewiesen, dass nicht alle Vorteile notwendigerweise hierin erörtert worden sind, kein bestimmter Vorteil für alle Ausführungsformen oder Beispiele nötig ist und andere Ausführungsformen oder Beispiele andere Vorteile bieten können.
Gemäß Ausführungsformen der vorliegenden Offenbarung sind eine oder mehrere stickstoffhaltige Schichten, die zum Beispiel mindestens 5 Atom-% Stickstoff enthalten, zwischen einer epitaxialen Source-/Drain-Schicht und einem leitfähigen Metallkontakt angeordnet. Die stickstoffhaltige Schicht kann eine Schottkybarrierehöhe zwischen der epitaxialen Source-/Drain-Schicht und dem leitfähigen Metallkontakt verringern und kann somit den Kontaktwiderstand Rscd in den Source-/Drain-Regionen verringern.
Gemäß einem Aspekt der vorliegenden Offenbarung wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung eine epitaxiale Source-/Drain-Struktur in einer Source-/Drain-Region, die über einem Substrat angeordnet ist, gebildet, wird eine stickstoffhaltige Schicht auf oder in einer Fläche der epitaxialen Source-/Drain-Struktur gebildet, wird eine Metallschicht über der stickstoffhaltigen Schicht gebildet und wird eine Legierungsschicht eines Elements der epitaxialen Source-/Drain-Struktur über einer Source-/Drain-Region und eines Elements der Metallschicht gebildet. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird die stickstoffhaltige Schicht durch Freilegen der Fläche der epitaxialen Source-/Drain-Struktur in Bezug auf Plasma gebildet, das aus einem stickstoffhaltigen Gas gebildet wird. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird die stickstoffhaltige Schicht durch Freilegen der Fläche der epitaxialen Source-/Drain-Struktur in Bezug auf ein NH₃-Gas während dem Erhitzen des Substrats gebildet. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird das Substrat auf eine Temperatur von 475 °C oder höher erhitzt. In einer oder mehreren der vorherigen und folgenden Ausführungsformen ist die stickstoffhaltige Schicht eine TiN-Schicht. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die Metallschicht eine Ti-Schicht. In einer oder mehreren der vorherigen und folgenden Ausführungsformen enthält die stickstoffhaltige Schicht Stickstoff in einer Menge von mindestens 20 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Dicke der stickstoffhaltigen Schicht, die Stickstoff in einer Menge von mindestens 20 Atom-% enthält, in einem Bereich von 5 nm bis 10 nm. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Spitzenstickstoffmenge in der stickstoffhaltigen Schicht in einem Bereich von 50 Atom-% bis 95 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird eine Temperoperation bei einer Temperatur von 475 °C oder höher durchgeführt, nachdem die stickstoffhaltige Schicht gebildet ist.
Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung eine epitaxiale Source-/Drain-Struktur in einer Source-/Drain-Region, die über einem Substrat angeordnet ist, gebildet, wird eine erste Implantierungsoperation durchgeführt, um erste Ionen in die epitaxiale Source-/Drain-Struktur einzubringen, wird eine zweite Implantierungsoperation durchgeführt, um zweite Ionen, die sich von den ersten Ionen unterscheiden, in die epitaxiale Source-/Drain-Struktur einzubringen, wird eine erste Temperoperation durchgeführt, wird eine stickstoffhaltige Schicht auf oder in einer Fläche der epitaxialen Source-/Drain-Struktur gebildet, wird eine Metallschicht über der stickstoffhaltigen Schicht gebildet, und wird eine Legierungsschicht eines Elements der epitaxialen Source-/Drain-Struktur über einer Source-/Drain-Region und eines Elements der Metallschicht gebildet. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die epitaxiale Source-/Drain-Struktur SiGe. In einer oder mehreren der vorherigen und folgenden Ausführungsformen sind die ersten Ionen Ge-Ionen. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfassen die zweiten Ionen Bor. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die erste Temperoperation Lasertempern. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird eine zweite Temperaoperation bei einer Temperatur von 475 °C oder höher durchgeführt, nachdem die stickstoffhaltige Schicht gebildet ist.
Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung eine epitaxiale Source-/Drain-Struktur in einer Source-/Drain-Region, die über einem Substrat angeordnet ist, gebildet, wird eine Zwischenschichtdielektrikum(ILD)-schicht über der epitaxialen Source-/Drain-Struktur gebildet, wird eine Kontaktöffnung in der ILD-Schicht zum Freilegen eines Teils einer oberen Fläche der epitaxialen Source-/Drain-Struktur gebildet, wird eine stickstoffhaltige Schicht auf oder in der oberen Fläche der epitaxialen Source-/Drain-Struktur gebildet, wird eine Metallschicht über der stickstoffhaltigen Schicht gebildet, wird eine Legierungsschicht eines Elements der epitaxialen Source-/Drain-Struktur über einer Source-/Drain-Region und eines Elements der Metallschicht gebildet und wird eine leitfähige Schicht über der Legierungsschicht in der Kontaktöffnung gebildet. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird die stickstoffhaltige Schicht durch Freilegen der Fläche der epitaxialen Source-/Drain-Struktur in Bezug auf Plasma gebildet, das aus einem stickstoffhaltigen Gas gebildet wird. In einer oder mehreren der vorherigen und folgenden Ausführungsformen ist die stickstoffhaltige Schicht durch Freilegen der Fläche der epitaxialen Source-/Drain-Struktur in Bezug auf ein NH₃-Gas während dem Erhitzen des Substrats gebildet. In einer oder mehreren der vorherigen und folgenden Ausführungsformen wird eine Temperoperation bei einer Temperatur von 475 °C oder höher durchgeführt, nachdem die stickstoffhaltige Schicht gebildet ist.
Gemäß einem Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung eine Gatestruktur, die über einer Kanalregion angeordnet ist, eine epitaxiale Source-/Drain-Schicht, die in einer Source-/Drain-Region angeordnet ist, eine stickstoffhaltige Schicht, die auf der epitaxialen Source-/Drain-Schicht angeordnet ist, eine Silizidschicht, die auf der stickstoffhaltigen Schicht angeordnet ist, und einen leitfähigen Kontakt, der auf der Silizidschicht angeordnet ist, auf. In einer oder mehreren der vorherigen und folgenden Ausführungsformen enthält die stickstoffhaltige Schicht Stickstoff in einer Menge von mindestens 20 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Dicke der stickstoffhaltigen Schicht, die Stickstoff in einer Menge von mindestens 20 Atom-% enthält, in einem Bereich von 5 nm bis 10 nm. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Spitzenstickstoffmenge in der stickstoffhaltigen Schicht in einem Bereich von 50 Atom-% bis 95 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die Silizidschicht TiSi. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die epitaxiale Source-/Drain-Schicht SiGe und umfasst die Silizidschicht TiSi, das Ge enthält. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die stickstoffhaltige Schicht Si-N-Verbindungen. In einer oder mehreren der vorherigen und folgenden Ausführungsformen ist die stickstoffhaltige Schicht eine TiN-Schicht. In einer oder mehreren der vorherigen und folgenden Ausführungsformen ist die stickstoffhaltige Schicht eine andere als eine TiN-Schicht. In einer oder mehreren der vorherigen und folgenden Ausführungsformen weist die Halbleitervorrichtung ferner eine TiN-Schicht zwischen der stickstoffhaltigen Schicht und der Silizidschicht auf.
Gemäß einem anderen Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung eine Gatestruktur, die über einer Kanalregion angeordnet ist, eine epitaxiale Source-/Drain-Schicht, die in einer Source-/Drain-Region angeordnet ist, eine Silizidschicht, die auf der epitaxialen Source-/Drain-Schicht angeordnet ist, eine stickstoffhaltige Schicht, die auf der Silizidschicht angeordnet ist, und einen leitfähigen Kontakt, der auf der stickstoffhaltigen Schicht angeordnet ist, auf. In einer oder mehreren der vorherigen und folgenden Ausführungsformen enthält die stickstoffhaltige Schicht Stickstoff in einer Menge von mindestens 20 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Dicke der stickstoffhaltigen Schicht, die Stickstoff in einer Menge von mindestens 20 Atom-% enthält, in einem Bereich von 5 nm bis 10 nm. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Spitzenstickstoffmenge in der stickstoffhaltigen Schicht in einem Bereich von 50 Atom-% bis 95 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die Silizidschicht TiSi. In einer oder mehreren der vorherigen und folgenden Ausführungsformen umfasst die epitaxiale Source-/Drain-Schicht SiGe und umfasst die Silizidschicht TiSi, das Ge enthält.
Gemäß einem anderen Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung eine isolierende Isolationsschicht, die über einem Substrat angeordnet ist, mehrere Finnenstrukturen, die über dem Substrat angeordnet sind und sich in einer ersten Richtung in der Draufsicht erstrecken, eine Gatestruktur, die über Teilen der mehren Finnenstrukturen angeordnet ist und sich in einer zweiten Richtung erstreckt, die die erste Richtung kreuzt, eine epitaxiale Source-/Drain-Schicht, eine Dielektrikumschicht, die auf einer oberen Fläche der isolierenden Isolationsschicht angeordnet ist, eine Silizidschicht, die auf der epitaxialen Source-/Drain-Schicht angeordnet ist, und einen leitfähigen Kontakt, der auf der Silizidschicht angeordnet ist, auf. Die Silizidschicht umfasst ein Metallelement, Silizium und Stickstoff. In einer oder mehreren der vorherigen und folgenden Ausführungsformen ist das Metallelement Ti. In einer oder mehreren der vorherigen und folgenden Ausführungsformen enthält die Silizidschicht Stickstoff in einer Menge von mindestens 20 Atom-%. In einer oder mehreren der vorherigen und folgenden Ausführungsformen liegt eine Spitzenstickstoffmenge in der Silizidschicht in einem Bereich von 50 Atom-% bis 95 Atom-%.
Das Vorherige erläutert Merkmale verschiedener Ausführungsformen oder Beispiele, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung leicht als Grundlage zum Gestalten oder Abändern anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen oder Beispiele verwenden kann. Ein Fachmann sollte auch realisieren, dass sich solche äquivalenten Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung entfernen und er verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen kann, ohne sich von dem Wesen und Umfang der vorliegenden Offenbarung zu entfernen.

Claims

Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer epitaxialen Source-/Drain-Struktur in einer Source-/Drain-Region, die über einem Substrat angeordnet ist; Bilden einer stickstoffhaltigen Schicht auf oder in einer Fläche der epitaxialen Source-/Drain-Struktur; Bilden einer Metallschicht über der stickstoffhaltigen Schicht; und Bilden einer Legierungsschicht eines Elements der epithelialen Source-/Drain-Struktur über einer Source-/Drain-Region und eines Elements der Metallschicht.
Verfahren nach Anspruch 1, wobei die stickstoffhaltige Schicht durch Freilegen der Fläche der epitaxialen Source-/Drain-Struktur in Bezug auf Plasma gebildet wird, das aus einem stickstoffhaltigen Gas gebildet wird.
Verfahren nach Anspruch 1, wobei die stickstoffhaltige Schicht durch Freilegen der Fläche der epitaxialen Source-/Drain-Struktur in Bezug auf ein NH₃-Gas während dem Erhitzen des Substrats gebildet wird.
Verfahren nach Anspruch 3, wobei das Substrat auf eine Temperatur von 475 °C oder höher erhitzt wird.
Verfahren nach einem der vorherigen Ansprüche, wobei die stickstoffhaltige Schicht eine TiN-Schicht ist.
Verfahren nach einem der vorherigen Ansprüche, wobei die Metallschicht eine Ti-Schicht umfasst.
Verfahren nach einem der vorherigen Ansprüche, wobei die stickstoffhaltige Schicht Stickstoff in einer Menge von mindestens 20 Atom-% enthält.
Verfahren nach Anspruch 7, wobei eine Dicke der stickstoffhaltigen Schicht, die Stickstoff in einer Menge von mindestens 20 Atom-% enthält, in einem Bereich von 5 nm bis 10 nm liegt.
Verfahren nach einem der vorherigen Ansprüche, wobei eine Spitzenstickstoffmenge in der stickstoffhaltigen Schicht in einem Bereich von 50 Atom-% bis 95 Atom-% liegt.
Verfahren nach einem der vorherigen Ansprüche, ferner umfassend, nachdem die stickstoffhaltige Schicht gebildet ist, das Durchführen einer Temperoperation bei einer Temperatur von 475 °C oder höher.
Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer epitaxialen Source-/Drain-Struktur in einer Source-/Drain-Region, die über einem Substrat angeordnet ist; Durchführen einer ersten Implantierungsoperation, um erste Ionen in die epitaxiale Source-/Drain-Struktur einzubringen; Durchführen einer zweiten Implantierungsoperation, um zweite Ionen, die sich von den ersten Ionen unterscheiden, in die epitaxiale Source-/Drain-Struktur einzubringen; Durchführen einer ersten Temperoperation; Bilden einer stickstoffhaltigen Schicht auf oder in einer Fläche der epitaxialen Source-/Drain-Struktur; Bilden einer Metallschicht über der stickstoffhaltigen Schicht; und Bilden einer Legierungsschicht eines Elements der epitaxialen Source-/Drain-Struktur über einer Source-/Drain-Region und eines Elements der Metallschicht.
Verfahren nach Anspruch 11, wobei die epitaxiale Source-/Drain-Struktur SiGe umfasst.
Verfahren nach Anspruch 12, wobei die ersten Ionen Ge-Ionen sind.
Verfahren nach Anspruch 12 oder 13, wobei die zweiten Ionen Bor umfassen.
Verfahren nach einem der vorherigen Ansprüche 11 bis 14, wobei die erste Temperoperation Lasertempern umfasst.
Verfahren nach einem der vorherigen Ansprüche 11 bis 15, ferner umfassend, nachdem die stickstoffhaltige Schicht gebildet ist, das Durchführen einer zweiten Temperoperation bei einer Temperatur von 475 °C oder höher.
Halbleitervorrichtung umfassend: eine Gatestruktur, die über einer Kanalregion angeordnet ist; eine epitaxiale Source-/Drain-Schicht, die in einer Source-/Drain-Region angeordnet ist; eine stickstoffhaltige Schicht, die auf der epitaxialen Source-/Drain-Schicht angeordnet ist; eine Silizidschicht, die auf der stickstoffhaltigen Schicht angeordnet ist; und einen leitfähigen Kontakt, der auf der Silizidschicht angeordnet ist.
Halbleitervorrichtung nach Anspruch 17, wobei die stickstoffhaltige Schicht Stickstoff in einer Menge von mindestens 20 Atom-% enthält.
Halbleitervorrichtung nach Anspruch 18, wobei eine Dicke der stickstoffhaltigen Schicht, die Stickstoff in einer Menge von mindestens 20 Atom-% enthält, in einem Bereich von 5 nm bis 10 nm liegt.
Halbleitervorrichtung nach einem der vorherigen Ansprüche 17 bis 19, wobei eine Spitzenstickstoffmenge in der stickstoffhaltigen Schicht in einem Bereich von 50 Atom-% bis 95 Atom-% liegt.