DE102016226257A1

DE102016226257A1 - Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte

Info

Publication number: DE102016226257A1
Application number: DE102016226257.2A
Authority: DE
Inventors: Joachim Zeller
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2016-12-28
Filing date: 2016-12-28
Publication date: 2018-06-28

Abstract

Es sind eine mehrlagige Leiterkarte (3) und ein Verfahren zum Herstellen einer mehrlagigen Leiterkarte (3) bereitgestellt. Die mehrlagige Leiterkarte (3) hat mindestens eine erste Lage (10) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (11) angebracht ist, und mindestens eine zweite Lage (20) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (21) angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) an mindestens einen Rand (4) der ersten Lage (10) geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) bis an mindestens einen Rand (4) der zweiten Lage (20) geführt sind, und wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) am Rand (4) der Lagen (10, 20, 30, 40, 50, 60, 70, 80) flächig miteinander verbunden sind.

Description

Die vorliegende Erfindung bezieht sich auf eine mehrlagige Leiterkarte und ein Verfahren zum Herstellen einer solchen mehrlagigen Leiterkarte.
Für eine elektronische Schaltung wird in der Regel eine Leiterplatte oder Leiterkarte verwendet, an welche elektronische Bauteile befestigt werden. Die elektronischen Bauteile werden miteinander durch elektrisch leitfähige Leiterbahnen verschaltet, die an den Leiterkarten anhaften und oft aus Kupfer gefertigt sind. Die Leiterkarte selbst ist aus elektrisch isolierendem Material gefertigt. Je nach elektronischem Bauteil werden die elektronischen Bauteile durch Löten, Kleben, Verschrauben oder mit Kabelbindern an der Leiterkarte befestigt.
Mehrlagige Leiterkarten werden derzeit so erzeugt, dass je 2 Lagen aufeinander gelegt und anschließend verpresst werden, danach die Leiterbahnen an der entsprechenden Stelle in der Leiterbahn durchbohrt und anschließend an der Bohrung galvanisch miteinander verbunden werden, was auch als Durchkontaktieren bezeichnet wird.
Eine derartige Herstellung von mehrlagigen Leiterkarten ist für beispielsweise eine Spule sehr aufwändig und daher teuer, da für die Spule mindestens 16 Lagen benötigt werden. Derzeit werden die Lagen durch die Verbindung von jeweils 2 Paketen durch Verpressen der Lagen erzeugt, galvanisiert und im Aufbau 2, 4, 8, 16 zum Komplettpaket geschnürt. Das heißt, zuerst werden zwei Lagen zu einem 2-Lagen-Paket miteinander verbunden, das wiederum mit einem weiteren 2-Lagen-Paket zu einem 4-Lagen-Paket zusammengesetzt wird. Das 4-Lagen-Paket wird wiederum mit einem weiteren 4-Lagen-Paket zusammengesetzt, usw. Für eine Spule mit 16 Lagen werden daher 4 Galvanisierungs- und Verpressungsprozesse benötigt.
Daher ist es Aufgabe der vorliegenden Erfindung, eine mehrlagige Leiterkarte und ein Verfahren zum Herstellen einer solchen Leiterkarte bereitzustellen, mit welchen die zuvor genannten Probleme gelöst werden können. Insbesondere sollen eine mehrlagige Leiterkarte und ein Verfahren zum Herstellen einer solchen mehrlagigen Leiterkarte bereitgestellt werden, um qualitativ hochwertige mehrlagige Leiterkarten bereitzustellen, die außerdem serientauglich und kostengünstig sind.
Diese Aufgabe wird durch eine mehrlagige Leiterkarte nach Anspruch 1 gelöst. Die mehrlagige Leiterkarte hat mindestens eine erste Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, und mindestens eine zweite Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage an mindestens einen Rand der ersten Lage geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage bis an mindestens einen Rand der zweiten Lage geführt sind, und wobei die elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage und die elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage am Rand der Lagen flächig miteinander verbunden sind.
Die Leiterkarte ist derart aufgebaut, dass ihre Herstellung unabhängig von der Zahl der Lagen mit nur einem Verpressungsprozess möglich ist, ohne dass ein Bohren erforderlich ist und nur unter Einsatz einmaliger Galvanisierung und einfachster Nachbearbeitung.
Dadurch ist eine sehr einfache, schnelle und daher kostengünstige Möglichkeit für die Herstellung einer mehrlagigen Leiterkarte aufgezeigt. Insbesondere ergibt sich eine drastische Reduzierung der Herstellkosten von Leiterkarten mit Randzonencharakteristik. Noch dazu ist eine maximale Nutzung der Fläche der Leiterkarte möglich. Dadurch kommt es zu Einsparungen an Material und der benötigte Platzbedarf für die mehrlagige Leiterkarte verringert sich.
Durch die einfache Art der Herstellung und die hohe Qualität der gefertigten mehrlagigen Leiterkarten ist eine serientaugliche Lösung bereitgestellt.
Vorteilhafte weitere Ausgestaltungen der mehrlagigen Leiterkarte sind in den abhängigen Ansprüchen angegeben.
In einer speziellen Ausgestaltung sind die elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage und die elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage nur am Rand der Lagen miteinander verbunden.
Vorzugsweise sind die elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage und die elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage nur am Rand der Lagen durch eine Galvanisierung miteinander verbunden.
In einer Ausführungsvariante bildet die mehrlagige Leiterkarte eine elektrische Spule. Hierbei kann die mehrlagige Leiterkarte eine elektrische Spule mit mindestens 16 Lagen bilden oder aufweisen.
Die zuvor beschriebene mehrlagige Leiterkarte kann Teil eines elektronischen Geräts sein, das zudem mindestens ein elektronisches Bauteil aufweist, das an der mehrlagigen Leiterkarte mit mindestens einer Leiterbahn elektrisch verbunden ist.
Die Aufgabe wird zudem durch ein Verfahren zum Herstellen einer mehrlagigen Leiterkarte nach Anspruch 7 gelöst. Das Verfahren hat die Schritte: Aneinanderlegen von mindestens einer ersten Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, und mindestens einer zweiten Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage an mindestens einen Rand der ersten Lage geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage bis an mindestens einen Rand der zweiten Lage geführt sind, und wobei der erste Rand der mindestens einen ersten Lage und der erste Rand der mindestens einen zweiten Lage aneinandergelegt werden, Verbinden aller Leiterbahnen durch flächiges Galvanisieren des Pakets aus aneinandergelegten Lagen an dem ersten Rand der mindestens einen ersten Lage und dem ersten Rand der mindestens einen zweiten Lage, und Trennen der Leiterbahnen in einer Richtung, die senkrecht zu der flächigen Galvanisierung am Rand der aneinandergelegten Lagen angeordnet ist.
Das Verfahren erzielt die gleichen Vorteile, wie sie zuvor in Bezug auf die Leiterkarte genannt sind.
Vorteilhafte weitere Ausgestaltungen des Verfahrens sind in den abhängigen Ansprüchen angegeben.
Bei dem Verfahren kann der Schritt des Trennens an der flächigen Galvanisierung durch Abfräsen von Auskragungen aus der flächigen Galvanisierung zwischen den Leiterbahnen ausgeführt werden.
Alternativ ist es denkbar, dass der Schritt des Trennens durch Schneiden mit einem Laser in der Richtung ausgeführt wird, die senkrecht zu der flächigen Galvanisierung am Rand der aneinandergelegten Lagen.
Vorzugsweise hat das Verfahren zudem einen Schritt eines Verpressens der aneinanderliegenden mindestens einen ersten Lage und mindestens einen zweiten Lage, wobei der Schritt des Verpressens vor dem Schritt des Verbindens aller Leiterbahnen durch flächiges Galvanisieren ausgeführt wird.
Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich des Ausführungsbeispiels beschriebenen Merkmale oder Ausführungsformen. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen.
Nachfolgend ist die Erfindung unter Bezugnahme auf die beiliegende Zeichnung und anhand von Ausführungsbeispielen näher beschrieben. Es zeigen:

1 eine schematische Draufsicht auf ein elektronisches Gerät gemäß einem ersten Ausführungsbeispiel;
2 einen Schnitt durch eine mehrlagige Leiterkarte für das elektronische Gerät gemäß dem ersten Ausführungsbeispiel; und
3 eine Draufsicht auf die mehrlagige Leiterkarte von 2 nach einem Galvanisieren des Rands der Leiterkarte; und
4 eine Draufsicht auf die mehrlagige Leiterkarte von 2 nach einem Trennen der galvanisierten Leiterbahnen der Leiterkarte.

In der Figur sind gleiche oder funktionsgleiche Elemente, sofern nichts anderes angegeben ist, mit denselben Bezugszeichen versehen.
1 zeigt sehr schematisch ein elektronisches Gerät 1, bei dem eine mehrlagige Leiterkarte 3 auf einer Leiterkarte 90 angeordnet ist. Die Leiterkarte 90 kann entweder eine einlagige Leiterkarte oder ebenfalls eine mehrlagige Leiterkarte 3 sein. Die Leiterkarte 90 ist vorzugsweise aus einem elektrisch isolierenden Material gefertigt. Das Material kann beispielsweise Kunststoff, insbesondere faserverstärkter Kunststoff, Hartpapier, usw. sein.
Auf der Leiterkarte 90 sind mehrere Leiterbahnen 92, 93, 94, 95 angebracht und derart angeordnet, dass die Leiterbahnen 92, 93, 94, 95 elektrische Bauelemente oder Bauteile 96, 97, 98, 99 und die mehrlagige Leiterkarte 3 elektrisch leitfähig miteinander verbinden können. Die Leiterbahnen 92, 93, 94, 95 sind aus einem elektrisch leitfähigen Material, wie beispielsweise Kupfer, usw. gefertigt.
Bei dem vereinfachten Beispiel von 1 sind die elektrischen Bauteile 96, 97 jeweils mit zwei Leiterbahnen verbunden. Das elektrische Bauteil 98 ist jedoch mit den drei Leiterbahnen 91, 94, 95 verbunden. Das elektrische Bauteil 98 ist nur mit der Leiterbahn 95 verbunden. Es sind beliebige andere Anordnungen von Bauteilen 96, 97, 98, 99 und/oder Leiterbahnen 92, 93, 94, 95 möglich. Die mehrlagige Leiterkarte 3 ist ebenfalls als elektrisches Bauelement oder Bauteil, insbesondere als Spule, ausgeführt, wie nachfolgend genauer erläutert.
2 zeigt sehr schematisch einen Teil der mehrlagigen Leiterkarte 3 im Schnitt. Die mehrlagige Leiterkarte 3 von 2 hat acht verschiedene Lagen 10, 20, 30, 40, 50, 60, 70, 80, die jeweils aneinandergelegt sind. In 2 sind die acht verschiedenen Lagen 10, 20, 30, 40, 50, 60, 70, 80 aufeinander gestapelt. Jede der acht verschiedenen Lagen 10, 20, 30, 40, 50, 60, 70, 80 ist als Leiterkarte ausgestaltet, die aus einem elektrisch isolierenden Material gefertigt ist, wie die Leiterkarte 90 von 1. Das Material kann beispielsweise Kunststoff, insbesondere faserverstärkter Kunststoff, Hartpapier, usw. sein. An den verschiedenen Lagen 10, 20, 30, 40, 50, 60, 70, 80 sind jeweils Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 vorgesehen. Die Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 sind aus einem elektrisch leitfähigen Material, wie beispielsweise Kupfer, usw. gefertigt.
In 2 ist jede der Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 an einen Rand 4 geführt, so dass alle Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 mit einer flächigen Galvanisierung 5 verbindbar sind. Dadurch sind alle Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 elektrisch leitfähig miteinander verbunden.
3 zeigt die mehrlagige Leiterkarte 3 von 2 in einer Teildraufsicht von oben auf die erste Lage 10. Demzufolge sind auf der ersten Lage 10 zusätzlich zu der ersten Leiterbahn 11 noch eine zweite Leiterbahn 12, eine dritte Leiterbahn 13 und eine vierte Leiterbahn 14 vorgesehen. Alle Leiterbahnen 11, 12, 13, 14 sind an den Rand 4 geführt. Die Leiterbahnen 11, 12, 13, 14 sind jeweils in etwa parallel zueinander ausgerichtet oder angeordnet. Die Leiterbahnen 11, 12, 13, 14 sind voneinander beabstandet, wobei in 3 zwischen allen Leiterbahnen 11, 12, 13, 14 der gleiche Abstand A vorhanden ist. Die Anordnung der Leiterbahnen 11, 12, 13, 14 ist jedoch nicht darauf beschränkt. Die Abstände A zwischen den Leiterbahnen 11, 12, 13, 14 können auch verschieden sein.
In dem Bereich des Abstands A zwischen den Leiterbahnen 11, 12, 13, 14 ist an dem Rand 4 jeweils eine Auskragung 15 in Form eines Nippels angeordnet. Die Auskragungen 15 kragen aus dem Rand 4 aus und markieren jeweils den Bereich der Lage 10, an welchem keine Leiterbahn 11, 12, 13, 14 vorhanden ist. Die Lagen 20, 30, 40, 50, 60, 70, 80 können jeweils wie die Lagen 20, 30, 40, 50, 60, 70, 80 ausgestaltet sein und ebenfalls mehrere Leiterbahnen beabstandet nebeneinander aufweisen.
Gemäß 3 sind auch die Auskragungen 15 mit der flächigen Galvanisierung 5 überzogen. Danach wird der Rand 4 so nachbearbeitet, dass die Auskragungen 15 mit einem Bearbeitungswerkzeug 8 abgeschnitten werden. Das Bearbeitungswerkzeug 8 kann insbesondere ein Fräswerkzeug sein, mit welchem die Auskragungen 15 abgefräst werden.
4 zeigt den auf diese Weise fertiggestellten Teil der mehrlagigen Leiterkarte 3, bei der die Leiterbahnen 11, 12, 13, 14 voneinander getrennt sind, jedoch die Leiterbahn 11 mit allen darunterliegenden Leiterbahnen 21, 31, 41, 51, 61, 71, 81 flächig miteinander verbunden sind. Die flächige Verbindung ist durch die flächige Galvanisierung 5 realisiert.
Die mehrlagige Leiterkarte 3 kann an ihren anderen Rändern zumindest teilweise auf die gleiche Weise ausgeführt sein, wie zuvor beschrieben. Jedoch kann die mehrlagige Leiterkarte 3 bei Bedarf an zumindest einem ihrer Ränder auch Leiterbahnen aufweisen, die nicht bis zum Rand geführt sind.
Demzufolge werden bei einem Verfahren zum Herstellen der mehrlagigen Leiterkarte 3 die folgenden Schritte ausgeführt.
Zuerst werden die Lagen 10, 20, 30, 40, 50, 60, 70, 80 aneinandergelegt wie in 2 veranschaulicht und wie zuvor beschrieben.
Danach können optional alle Leiterbahnen 11 bis 14, 21 miteinander verpresst werden, so dass sich ein kompakter Stapel aus Lagen 10, 20, 30, 40, 50, 60, 70, 80 ergibt.
Anschließend werden alle Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81, 12 bis 14, durch flächiges Galvanisieren des Pakets aus aneinandergelegten Lagen 10, 20, 30, 40, 50, 60, 70, 80 am Rand 4 miteinander elektrisch leitfähig verbunden. Dadurch ergibt sich die Anordnung des Stapels aus Lagen 10, 20, 30, 40, 50, 60, 70, 80 und flächiger Galvanisierung 5, wie in 2 dargestellt.
Daran anschließend werden die Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81, 12 bis 14 in einer Richtung getrennt, die senkrecht zu der flächigen Galvanisierung 5 am Rand 4 der aneinandergelegten Lagen 10, 20, 30, 40, 50, 60, 70, 80 angeordnet ist. Dies ist in Bezug auf 3 und 4 veranschaulicht und zuvor genauer beschrieben.
Somit ist bei dem zuvor beschriebenen Verfahren gegenüber dem Stand der Technik eine deutliche Reduzierung der Arbeitsschritte durch die Verwendung strukturierter Leiterkartenelemente gegeben. Die Struktur jeder einzelnen Lage 10, 20, 30, 40, 50, 60, 70, 80 beschreibt die spätere Verbindungsebene im folgenden „Schichtenmodell“. Alle Verbindungsebenen werden in einem Schritt verpresst. Der Galvanisierungsprozess wirkt ausschließlich auf den Rand 4 des Leiterkartenstapels. Die Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81, 12 bis 14 innerhalb des Stapels führen bis an den Rand 4 und sind nach dem Galvanisieren alle miteinander verbunden. Die Trennung erfolgt im letzten Herstellungsschritt indem der Rand 4 nachbearbeitet wird und die hervorstehenden Strukturen, die Auskragungen 15 abgetragen werden. Die verbleibenden Kontaktierungen bilden die nötigen Verbindungen.
Gemäß einem zweiten Ausführungsbeispiel wird der Schritt des Trennens der Leiterbahnen 11 bis 14 durch Schneiden mit einem Laser als Bearbeitungswerkzeug 8 ausgeführt, indem mit einem Laser in etwa parallel zu den Leiterbahnen 11 bis 14 im Bereich der Auskragungen 15 in den Lagenstapel bzw. das Paket aus Lagen 10, 20, 30, 40, 50, 60, 70, 80 geschnitten wird. Somit schneidet der Laser in die mehrlagige Leiterkarte 3 in einer Richtung, die senkrecht zu der galvanisierten Fläche oder flächigen Galvanisierung 5 am Rand 4 der aneinandergelegten Lagen 10, 20, 30, 40, 50, 60, 70, 80 ist.
Alle zuvor beschriebenen Ausgestaltungen des elektronischen Geräts 1, der mehrlagigen Leiterkarte 3, des Umrichters 10, des Subsystems 15 und des Verfahrens zum Überwachen der Funktion des Umrichters 10 können einzeln oder in allen möglichen Kombinationen Verwendung finden. Insbesondere können alle Merkmale und/oder Funktionen des zuvor beschriebenen Ausführungsbeispiels und dessen Modifikationen beliebig kombiniert werden. Zusätzlich sind insbesondere folgende Modifikationen denkbar.
Die in den Figuren dargestellten Teile sind schematisch dargestellt und können in der genauen Ausgestaltung von den in den Figuren gezeigten Formen abweichen, solange deren zuvor beschriebenen Funktionen gewährleistet sind.
Die Anzahl der Bauteile 3 des elektronischen Geräts 1 ist je nach Anwendungsfall beliebig wählbar.
Die Anzahl der Lagen 10, 20, 30, 40, 50, 60, 70, 80 der mehrlagigen Leiterkarte 3 ist beliebig wählbar. Insbesondere hat die mehrlagige Leiterkarte 3 für eine elektrische Spule mindestens 16 Lagen 10, 20, 30, 40, 50, 60, 70, 80.

Claims

Mehrlagige Leiterkarte (3), mit mindestens einer ersten Lage (10) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (11) angebracht ist, und mindestens einer zweiten Lage (20) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (21) angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) an mindestens einen Rand (4) der ersten Lage (10) geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) bis an mindestens einen Rand (4) der zweiten Lage (20) geführt sind, und wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) am Rand (4) der Lagen (10, 20, 30, 40, 50, 60, 70, 80) flächig miteinander verbunden sind.
Mehrlagige Leiterkarte (3) nach Anspruch 1, wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) nur am Rand (4) der Lagen (11, 12, 13, 14) miteinander verbunden sind.
Mehrlagige Leiterkarte (3) nach Anspruch 1 oder 2, wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) nur am Rand der Lagen (11, 12, 13, 14) durch eine Galvanisierung (5) miteinander verbunden sind.
Mehrlagige Leiterkarte (3) nach einem der Ansprüche 1 bis 3, wobei die mehrlagige Leiterkarte (3) eine elektrische Spule bildet.
Mehrlagige Leiterkarte (3) nach einem der Ansprüche 1 bis 3, wobei die mehrlagige Leiterkarte (3) eine elektrische Spule mit mindestens 16 Lagen (10, 20, 30, 40, 50, 60, 70, 80) bildet oder aufweist.
Elektronisches Gerät (1), mit einer mehrlagigen Leiterkarte (3) nach einem der Ansprüche 1 bis 4, und mindestens einem elektronischen Bauteil (96 bis 99), das mit der mehrlagigen Leiterkarte (3) mit mindestens einer Leiterbahn (91 bis 95) elektrisch verbunden ist.
Verfahren zum Herstellen einer mehrlagigen Leiterkarte (3), wobei das Verfahren die Schritte aufweist Aneinanderlegen von mindestens einer ersten Lage (10) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (11) angebracht ist, und mindestens einer zweiten Lage (20) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (21) angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen (11 bis 14) der mindestens einen ersten Lage (10) an mindestens einen Rand (4) der ersten Lage (10) geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) bis an mindestens einen Rand (4) der zweiten Lage (20) geführt sind, und wobei der erste Rand (4) der mindestens einen ersten Lage und der erste Rand (4) der mindestens einen zweiten Lage (10, 20) aneinandergelegt werden, Verbinden aller Leiterbahnen (11 bis 14, 21) durch flächiges Galvanisieren des Pakets aus aneinandergelegten Lagen (10, 20, 30, 40, 50, 60, 70, 80) an dem ersten Rand (4) der mindestens einen ersten Lage (10) und dem ersten Rand (4) der mindestens einen zweiten Lage (20), Trennen der Leiterbahnen (11 bis 14, 21) in einer Richtung, die senkrecht zu der flächigen Galvanisierung (5) am Rand (4) der aneinandergelegten Lagen (10, 20, 30, 40, 50, 60, 70, 80) angeordnet ist.
Verfahren nach Anspruch 7, wobei der Schritt des Trennens an der flächigen Galvanisierung (5) durch Abfräsen von Auskragungen (15) aus der flächigen Galvanisierung (5) zwischen den Leiterbahnen (11, 12, 13, 14) ausgeführt wird.
Verfahren nach Anspruch 7 oder 8, wobei der Schritt des Trennens durch Schneiden mit einem Laser in der Richtung ausgeführt wird, die senkrecht zu der flächigen Galvanisierung (5) am Rand (4) der aneinandergelegten Lagen (10, 20, 30, 40, 50, 60, 70, 80).
Verfahren nach einem der Ansprüche 7 bis 9, zudem mit einem Schritt eines Verpressens der aneinander liegenden mindestens einen ersten Lage (10) und mindestens einen zweiten Lage (20), wobei der Schritt des Verpressens vor dem Schritt des Verbindens aller Leiterbahnen (11 bis 14, 21) durch flächiges Galvanisieren ausgeführt wird.