[go: up one dir, main page]

DE102014203306A1 - Herstellen eines Elektronikmoduls - Google Patents

Herstellen eines Elektronikmoduls Download PDF

Info

Publication number
DE102014203306A1
DE102014203306A1 DE102014203306.3A DE102014203306A DE102014203306A1 DE 102014203306 A1 DE102014203306 A1 DE 102014203306A1 DE 102014203306 A DE102014203306 A DE 102014203306A DE 102014203306 A1 DE102014203306 A1 DE 102014203306A1
Authority
DE
Germany
Prior art keywords
leadframe
semiconductor chip
circuit board
contacting
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014203306.3A
Other languages
English (en)
Inventor
Michael Leipenat
Ronny Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE102014203306.3A priority Critical patent/DE102014203306A1/de
Priority to CN201510067672.9A priority patent/CN104867863B/zh
Publication of DE102014203306A1 publication Critical patent/DE102014203306A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/701
    • H10W40/255
    • H10W70/65
    • H10W90/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404Connecting portions
    • H01L2224/40475Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499Material of the auxiliary connecting means
    • H10W72/01323
    • H10W72/01325
    • H10W72/07141
    • H10W72/07188
    • H10W72/073
    • H10W72/07327
    • H10W72/07331
    • H10W72/07332
    • H10W72/07336
    • H10W72/07354
    • H10W72/076
    • H10W72/07627
    • H10W72/07631
    • H10W72/07632
    • H10W72/07636
    • H10W72/07652
    • H10W72/07653
    • H10W72/325
    • H10W72/347
    • H10W72/352
    • H10W72/353
    • H10W72/354
    • H10W72/627
    • H10W72/631
    • H10W72/637
    • H10W72/652
    • H10W72/926
    • H10W72/952
    • H10W90/734
    • H10W90/736
    • H10W90/764

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Das Verfahren (S1–S8) dient zum Herstellen eines Elektronikmoduls (L), insbesondere Leistungselektronikmoduls, welches Verfahren ein Kontaktieren mindestens eines Halbleiterchips (3, 4) mit mindestens einem Leadframe (1) umfasst, wobei der Halbleiterchip (3, 4) an seiner Oberseite (7) und an seiner Unterseite (6) jeweils mindestens einen elektrischen Anschluss (8, 9) aufweist und der mindestens eine Leadframe (1) mindestens einen Anschluss (8, 9) einer der Seiten direkt kontaktiert (S5). Ein Elektronikmodul (L) ist mittels des Verfahrens (S1–S8) hergestellt worden. Die Erfindung ist insbesondere anwendbar auf Leistungselektronikmodule.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Elektronikmoduls, insbesondere Leistungselektronikmoduls, welches ein Kontaktieren mindestens eines Halbleiterchips umfasst, wobei der Halbleiterchip an seiner Oberseite und an seiner Unterseite jeweils mindestens einen elektrischen Anschluss aufweist. Die Erfindung betrifft auch ein Elektronikmodul, welches mittels des Verfahrens hergestellt worden ist. Die Erfindung ist insbesondere anwendbar auf Leistungselektronikmodule, die mindestens einen Halbleiterchip in Form eines Leistungshalbleiterchips aufweisen.
  • In Leistungs(elektronik)modulen werden elektrische Verbindungen zu jeweiligen Leistungshalbleiterchips häufig über deren Oberseite und Unterseite hergestellt. An der Oberseite wird typischerweise eine elektrische Verbindung hergestellt, um einen Stromfluss zu Anschlüssen des Moduls herzustellen. Bekannt zur Herstellung einer solchen elektrischen Verbindung sind Aluminium-Drähte (Dickdrähte oder Dünndrähte), welche einerseits auf die Oberseite und andererseits an äußere und/ oder innere Anschlussflächen des Moduls gebondet werden. Auch bekannt ist es, die elektrische Verbindung durch Kupfer-Drahtbonden (von Dickdrähten oder Dünndrähten), Bändchenbonden und Bonden mit Drähten aus Legierungen herzustellen. Noch weitere Verbindungslösungen bestehen aus gesinterten, metallisierten Kunststofffolien, z.B. gemäß der sog. „SKiN“-Technologie der Fa. Semikron. Charakteristisch für die SKiN-Technologie ist der Ersatz von Bonddrähten durch eine flexible, strukturierte Folie, die flächig auf die Leiterplatte mit den darauf befestigten Leistungselektronik-Bauelementen aufgesintert wird. Weiterhin sind gelötete Stromschienen aus dickem Kupfer bekannt. Darüber hinaus ist die sog. „SiPLIT“-Verbindungstechnologie der Fa. Siemens bekannt.
  • Bei den bekannten Verbindungstechnologien ist es nachteilig, dass die mit der Chipoberfläche verbundene obere Verdrahtungsebene bei einer Verwendung einer nicht-planaren Verbindungstechnik (z.B. mittels Drahtbondens) nur schwierig zu kühlen ist. Die Verwendung einer planaren Verbindungstechnologie wie der „SKiN“- oder der SiPLIT“-Verbindungstechnologie ist hingegen in der Herstellung vergleichsweise aufwändig und zudem teuer, insbesondere auch aufgrund von aufwändigen Fertigungsschritten wie einer Strukturierung oder Metallisierung.
  • Es ist die Aufgabe der vorliegenden Erfindung, die Nachteile des Standes der Technik zumindest teilweise zu überwinden und insbesondere eine einfach und preiswert umsetzbare und effektiv kühlbare Verbindungstechnologie für ein Elektronikmodul mit mindestens einem elektronischen Bauelement, insbesondere Leistungselektronikbauelement, speziell Leistungshalbleiterchip, bereitzustellen.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen eines Elektronikmoduls, welches Verfahren ein Kontaktieren mindestens eines Halbleiterchips mit mindestens einem Leadframe umfasst, wobei der Halbleiterchip an einer seiner Seiten (die im Folgenden ohne Beschränkung der Allgemeinheit als „Oberseite“ bezeichnet wird) und an einer dazu gegenüberliegenden Seite (die im Folgenden ohne Beschränkung der Allgemeinheit als „Unterseite“ bezeichnet wird) jeweils mindestens einen elektrischen Anschluss aufweist und der mindestens eine Leadframe mindestens einen Anschluss einer der Seiten, insbesondere der Oberseite, direkt kontaktiert.
  • Dieses Verfahren weist den Vorteil auf, dass sich eine im Vergleich zu bekannten planaren Verbindungstechnologien einfach und preiswert herstellbare und im Gegensatz zu nicht-planaren Verbindungstechnologien besonders robuste, zuverlässige und effektiv kühlbare Möglichkeit einer Verdrahtung bzw. elektrischen Verbindung bereitstellen lässt. Der Leadframe kann insbesondere sämtliche Bonds bei herkömmlichen nicht-planaren Leistungsmodulen, sowie z.B. den komplexen Herstellungsprozess bei SiPLIT, ersetzen.
  • Mindestens ein Halbleiterchip mag ein Leistungshalbleiterchip sein. Das Elektronikmodul mag dann auch als ein Leistungselektronikmodul bezeichnet werden. Es ist eine Weiterbildung, dass mindestens ein Halbleiterchip ein Leistungsschalter ist. Es ist noch eine Weiterbildung, dass mindestens ein Halbleiterchip ein IGBT, ein Leistungs-MOSFET, eine Leistungsdiode, ein Thyristor, ein Triac usw. ist.
  • Zusätzlich zu dem mindestens einen Halbleiterchip mag noch mindestens ein weiteres Bauelement des Moduls mit dem Leadframe in analoger Weise verbunden werden, z.B. mindestens ein gehaustes elektronisches Bauelement, ein elektrisch leitfähiger Abstandshalter, ein Widerstand, eine Spule, ein Kondensator usw.
  • Der Leadframe kann beispielsweise aus Kupfer oder aus einer Kupferlegierung bestehen. Der Leadframe mag allgemein eine eigenständig hergestellte und handhabbare Leitungsstruktur sein.
  • Dass der Halbleiterchip an seiner Oberseite und seiner Unterseite jeweils mindestens einen elektrischen Anschluss aufweist, mag insbesondere umfassen, dass er nur an seiner Oberseite und seiner Unterseite jeweils mindestens einen elektrischen Anschluss aufweist, also z.B. keine seitlich herausgeführten Anschlusspins oder Anschlussbeinchen aufweist.
  • Es ist eine Weiterbildung, dass die elektrischen Anschlüsse des Halbleiterchips flächige Anschlüsse oder Anschlussbereiche sind, z.B. Kontaktfelder oder Kontaktpads, so dass sie besonders einfach kontaktierbar sind. Unter einem flächigen Anschluss oder Anschlussbereich mag insbesondere kein Vorsprung verstanden werden, welcher in eine entsprechende Aussparung einzusetzen ist, also z.B. kein Anschlussstift. Die flächigen Anschlussbereiche mögen folglich insbesondere eine ebene Kontaktfläche aufweisen oder bilden, sind aber nicht darauf beschränkt. Die flächigen Anschlussbereiche mögen auch unter einer Isolation integriert sein.
  • Unter einer "direkten" Kontaktierung wird insbesondere eine Kontaktierung verstanden, bei welcher der Leadframe und ein Anschluss des Halbleiterchips ohne weitere Verbindungselemente miteinander verbunden sind, also z.B. ohne eine Verwendung von Bonddrähten o.ä. Jedoch mag eine Verwendung eines Haftvermittlers wie einer Kontaktpaste, eines Lots oder einer Sinterschicht bei einer direkten Kontaktierung möglich sein. Der Haftvermittler mag insbesondere als Verbindungsschicht vorliegen.
  • Es ist eine Ausgestaltung, dass das Verfahren mindestens die folgenden Schritte umfasst: (i) Bereitstellen des (mindestens einen) Leadframes; (ii) Kontaktieren des (mindestens einen) Leadframes mit der beispielhaft herausgegriffenen Oberseite mindestens eines Halbleiterchips; und (iii) Kontaktieren der Unterseite dieses mindestens einen Bauelements sowie ggf. des Leadframes mit einer gemeinsamen Leiterplatte.
  • Der Schritt (ii) umfasst insbesondere ein Kontaktieren mindestens eines Anschlussbereichs an der Oberseite des Halbleiterchips. Für den Fall, dass an der Oberseite mehrere elektrisch voneinander getrennte Anschlussbereiche vorhanden sind, mag der Leadframe einen oder mehrere dieser Anschlussbereiche, insbesondere auch alle Anschlussbereiche, kontaktieren.
  • Die gemeinsame Leiterplatte aus Schritt (iii) kann ein insbesondere plattenförmiges Substrat aufweisen, das an seiner Ober- oder Vorderseite mindestens eine strukturierte elektrisch leitfähige Lage zur Kontaktierung zumindest einer Unterseite des mindestens einen Halbleiterchips aufweist. Die strukturierte Lage mag auch als Leiterstruktur oder untere Verdrahtungslage bezeichnet werden und z.B. mindestens eine Leiterbahn aufweisen. Die strukturierte Lage mag ferner mit mindestens einem weiteren Bauelement und/oder (z.B. über einen Abstandshalter) mit dem Leadframe verbunden werden. Insbesondere mag eine Kontaktierung der Leiterplatte eine Kontaktierung der strukturierten Lage umfassen.
  • Die gemeinsame Leiterplatte kann auch als „Substrat“ bezeichnet werden, während der elektrisch isolierende Träger dann auch als „Isolierschicht“ bezeichnet werden kann. Die gemeinsame Leiterplatte kann eine DCB- oder eine IMS-Leiterplatte sein. Eine solche ist für einen Betrieb mit Leistungselektronik-Bauelementen besonders geeignet, z.B. auch aufgrund ihrer effektiven Kühlbarkeit. Die gemeinsame Leiterplatte mag aber auch eine DAB („Direct Aluminium Bonded“)-, eine AMB („Active Metal Brazing“)- oder z.B. auch eine herkömmliche FR4-Leiterplatte sein.
  • In Schritt (iii) kann also ein Leadframe mit dem daran angebrachten mindestens einen elektronischen Bauelement als eine gemeinsam handhabbare Einheit mit der Leiterplatte verbunden werden. Dazu mag die Leiterplatte auf den mit dem mindestens einen elektronischen Bauelement bestückten Leadframe aufgebracht werden und/oder es mag der bestückte Leadframe auf die Leiterplatte aufgesetzt werden.
  • Der Vorteil dieser Ausgestaltung ist, dass die Oberseite des mindestens einen Halbleiterchips mit einer besonders hohen Präzision kontaktierbar ist. Dies ist insbesondere vorteilhaft, falls sich an der Oberseite mehrere Kontaktbereiche und/oder vergleichsweise kleine Kontaktbereiche befinden. Die Unterseite mag dann mit einer höheren Positionierungstoleranz kontaktiert werden, insbesondere falls sich dort nur ein Kontaktbereich befindet. Diese Ausgestaltung ist beispielsweise anwendbar auf IGBT-Chips, welche an ihrer Unterseite einen Kollektoranschluss, an ihrer Oberseite einen Emitteranschluss und zusätzlich an ihrer Oberseite einen Steueranschluss, insbesondere Gateanschluss, aufweisen.
  • Der Steueranschluss mag beispielsweise mittig oder zentral an der Oberseite angeordnet sein, insbesondere in Form eines „Zentralgates“. Er mag alternativ randseitig („Randgate“) oder an einer Ecke der Oberseite („Eckgate“) angeordnet sein.
  • Jedoch ist grundsätzlich auch eine andere Reihenfolge der Zusammensetzung des Elektronikmoduls möglich, z.B. eine Bestückung der Leiterplatte mit dem mindestens einen elektronischen Bauelement und folgend eine Aufbringung des mindestens einen Leadframes auf die bestückte Leiterplatte.
  • Es ist eine weitere Ausgestaltung, dass Schritt (ii) mindestens die folgenden Schritte umfasst: (iia) Belegen vorgesehener Kontaktbereiche des Leadframes mit einem jeweiligen Haftvermittler; und (iib) Anbringen mindestens eines Anschlusses mindestens eines elektronischen Bauelements an einem jeweiligen Kontaktbereich. Beispielsweise mag eine Oberseite eines elektronischen Bauelements mehrere Anschlussbereiche aufweisen, welche von jeweils einem Kontaktbereich mindestens eines Leadframes kontaktiert werden. Diese Ausgestaltung ermöglicht eine besonders einfache Montage.
  • Es ist eine weitere Ausgestaltung, dass in Schritt (ii) bzw. (iib) eine Flip-Chip-Montagetechnik verwendet wird. Dies ermöglicht eine einfache, zuverlässige und präzise Bestückung des Leadframes mit dem mindestens einen elektronischen Bauelement.
  • Es ist auch eine Ausgestaltung, dass Schritt (iii) ein Kontaktieren über einen Haftvermittler umfasst, insbesondere über den gleichen Haftvermittler wie in Schritt (iia). Dies ermöglicht eine einheitlichere und damit einfachere Herstellung. Beispielsweise mag der Haftvermittler auf die Leiterplatte aufgebracht werden.
  • Der Haftvermittler mag beispielsweise aufgedruckt werden, z.B. mittels eines Schablonendruckverfahrens.
  • Es ist ferner eine Ausgestaltung, dass der Haftvermittler ein Sintermaterial bzw. sinterfähiges Material ist. Jedoch können grundsätzlich auch andere Materialien verwendet werden, wie eine Lotpaste, ein elektrisch leitfähiger Kleber usw.
  • Es ist noch eine für eine einfache Herstellung bevorzugte Ausgestaltung, dass dann, wenn der Haftvermittler ein Sintermaterial ist, sich an Schritt (iii) ein gemeinsamer Sinterablauf in einem Schritt (iv) anschließt. In einem Ablauf können also sowohl die Kontaktierung(en) zwischen dem mindestens einen elektronischen Bauelement und dem Leadframe, die Kontaktierung(en) zwischen dem mindestens einen elektronischen Bauelement und der Leiterplatte sowie – falls vorhanden – die Kontaktierung(en) zwischen der Leiterplatte und dem Leadframe (ggf. über ein Zwischenelement wie einen elektrisch leitfähigen Abstandshalter) finalisiert werden.
  • Es wird für einen besonders einfach umsetzbaren Sinterablauf bevorzugt, dass dieser ein Sinterpressablauf ist oder einen solchen aufweist. Dabei wird das Sintern des Sintermaterials durch Aufbringen eines ausreichend hohen Drucks erreicht. Es kann so auf hohe Temperaturen verzichtet werden, was eine thermische Schädigung des mindestens einen elektronischen Bauelements vermeidet. Bei dem Sinterpressablauf mag die verbundene Einheit aus Leiterplatte, elektronischem/n Bauelement(en) und Leadframe(s) in eine passsende Druckform eingebracht werden. Dabei kann zum Nivellieren von Kraftunterschieden und von geringen Höhenunterschieden auf der Leiterplatte ein Druckausgleichsmaterial mit in die Druckform gegeben worden sein. Jedoch ist der Sinterablauf nicht darauf beschränkt und mag z.B. auch als ein druckloses Sintern oder als ein anderes druckbehaftetes Sintern ausgebildet sein.
  • Beispielsweise mag als Sintermaterial Silberpaste verwendet werden, die zur Haftvermittlung z.B. als Silber-Sinterschicht vorliegt. Sie ist insbesondere zum Sintern während eines Sinterpressablaufs geeignet. Alternativ oder zusätzlich zu der Silberpaste können vorgeformte Silberpads (beispielsweise sog. "Preforms") verwendet werden.
  • Anstelle des Sinterns mag der Haftvermittler auch einfach getrocknet oder ausgehärtet werden und/oder zunächst unter erhöhter Temperatur verflüssigt und dann wieder verfestigt werden. Ein solcher Haftvermittler mag z.B. ein Lotmaterial oder ein Wärmeleitkleber sein.
  • Es ist ferner eine Ausgestaltung, dass zwischen den Schritten (i) und (ii) ein Schritt eines Belegens mindestens eines Abschnitts des Leadframes außerhalb der Kontaktbereiche mit einem elektrisch isolierenden Material durchgeführt wird. Dadurch kann eine unbeabsichtigte Kontaktierung des Leadframes mit elektrisch leitfähigen Flächen vermieden werden. Zudem können so Luftstrecken verlängert oder sogar vermieden werden. Der Schritt des Belegens mit dem elektrisch isolierenden Material kann auch einen Teilschritt von Schritt (i) und/oder von Schritt (ii) darstellen.
  • Das elektrisch isolierende Material kann z.B. als Vergussmasse, Tinte, sprühfähiges Material, Folie oder Film aufgebracht worden sein oder vorliegen.
  • Es ist eine Weiterbildung davon, dass ein Leadframe folgend auf bzw. angrenzend an einen Kontaktbereich mit dem elektrisch isolierenden Material belegt wird. Dies ist beispielsweise nützlich, wenn mittels dieses Kontaktbereichs ein zentraler Anschlussbereich z.B. an der Oberseite eines elektronischen Bauelements kontaktiert werden soll. Durch das elektrisch isolierende Material kann dann verhindert werden, dass der sich an den Kontaktbereich anschließende Abschnitt einen weiteren, den zentraler Anschlussbereich umgebenden Anschlussbereich (z.B. einen Emitterbereich) berühren kann. Es ist somit außerdem eine Ausgestaltung, dass zumindest ein Abschnitt des Leadframes mit dem elektrisch isolierenden Material belegt wird, welcher oberhalb eines elektronischen Bauelements zu positionieren ist.
  • Das elektrisch isolierende Material mag an Luft aushärten. Es mag unter Umgebungstemperatur oder unter erhöhter Temperatur ausgehärtet werden, z.B. in einem Ofen. Das Aushärten unter nicht erhöhter Temperatur vermeidet z.B. einen Ofenprozess, die Aushärtung unter erhöhter Temperatur ermöglicht eine besonders schnelle Aushärtung. Das Aushärten mag ferner mit Hilfe von UV-Strahlung u.v.m. durchgeführt werden. Der Leadframe mag mit vollständig ausgehärtetem, mit teilausgehärtetem oder mit praktisch noch nicht ausgehärtetem elektrisch isolierendem Material mit dem mindestens einen elektronischen Bauelement verbunden werden.
  • Es ist zusätzlich oder alternativ möglich, das elektrisch isolierende Material an den gewünschten Stellen auf das mindestens eine elektronische Bauelement und/oder auf die Leiterplatte aufzugeben.
  • Der Leadframe kann durch das Beschichten oder Belegen seiner Kontaktbereiche mit einem Haftvermittler und/oder durch das Aufbringen des elektrisch isolierenden Materials für Schritt (ii) vorbereitet werden.
  • Es ist darüber hinaus eine Ausgestaltung, dass sich Schritt (iii) oder Schritt (iv) ein Schritt (v) eines Auftrennens des Leadframes anschließt. So kann der Leadframe in zwei oder noch mehr Leiterbahnen vereinzelt werden. Das Auftrennen mag z.B. mittels Laserschneidens durchgeführt werden. Der Leadframe kann auch als Gruppe von Leiterbahnen verstanden werden, welche durch – insbesondere dünne – Hilfsstege miteinander verbunden sind. Beim Auftrennen des Leadframes wird zumindest einer der Hilfsstege durchtrennt.
  • Die Aufgabe wird auch gelöst durch ein Elektronikmodul, welches mittels eines Verfahrens wie oben beschrieben hergestellt worden ist. Ein solches Elektronikmodul kann analog zu dem Verfahren ausgebildet sein und die gleichen Vorteile aufweisen.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden schematischen Beschreibung eines Ausführungsbeispiels, das im Zusammenhang mit den Zeichnungen näher erläutert wird. Dabei können zur Übersichtlichkeit gleiche oder gleichwirkende Elemente mit gleichen Bezugszeichen versehen sein.
  • 1 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens anhand eines Ablaufdiagramms;
  • 2 zeigt in Draufsicht ein mittels eines erfindungsgemäßen Verfahrens hergestelltes Elektronikmodul;
  • 3 zeigt das Elektronikmodul aus 2 als Schnittdarstellung in Seitenansicht durch eine erste in 2 eingezeichnete Schnittebene; und
  • 4 zeigt das Elektronikmodul aus 2 als Schnittdarstellung in Seitenansicht durch eine erste in 2 eingezeichnete Schnittebene.
  • 1 zeigt ein mögliches Ablaufdiagramm zur Durchführung des erfindungsgemäßen Verfahrens zur Herstellung des in den 2 bis 4 dargestellten Leistungselektronikmoduls L.
  • In einem ersten Schritt S1 wird ein Leadframe 1 bereitgestellt, welcher eine obere Verdrahtungsebene eines Leistungselektronikmoduls L (siehe 2) bilden soll. Der Leadframe 1 ist hier eine zusammenhängende, lagenartige Struktur aus mehreren Leiterbahnen 2 bzw. 2a bis 2d, die zunächst durch dünne Hilfsstege (o. Abb.) miteinander verbunden sind. Der Leadframe 1 besteht aus Kupfer oder einer Legierung davon und kann selbsttragend gehandhabt werden. Der Leadframe 1 kann beispielsweise aus einem Kupferblech herausgearbeitet worden sein.
  • In einem zweiten Schritt S2 werden mehrere elektronische Bauelemente 3, 4 bereitgestellt, nämlich hier als Leistungshalbleiterchips in Form von IGBT-Chips 3 und weitere elektronische Bauelemente 4 wie Leistungsdioden. Die weiteren elektronischen Bauelemente 4 können gehaust sein und/oder als Chips bzw. Nacktchips vorliegen.
  • Die elektronischen Bauelemente 3, 4 weisen jeweils Anschlussbereiche an ihrer Unterseite und an ihrer Oberseite auf. Insbesondere die IGBT-Chips 3 weisen an ihrer Unterseite 6 einen Anschlussbereich (o. Abb.) für einen Kollektor („Kollektorabschluss“) auf und an ihrer Oberseite 7 zwei Anschlussbereiche 8 und 9 auf, nämlich einen zentralen ersten Anschlussbereich für ein Gate des jeweiligen IGBT-Chips ("Zentralgate" 8) sowie einen davon elektrisch getrennten, das Zentralgate 8 umgebenden zweiten Anschlussbereich 9 für einen Emitter („Emitteranschluss“) des jeweiligen IGBTs 3. Außer einem Zentralgate 8 könnte aber z.B. auch ein Randgate oder ein Eckgate vorliegen. Die zur Darstellung von 3 verwendete Schnittebene III-III aus 2 verläuft durch Zentralgates 8. Die zur Darstellung von 4 verwendete Schnittebene IV-IV aus 2 steht zu der Schnittebene III-III senkrecht und verläuft versetzt zu den Zentralgates 8.
  • Es können auch noch andere Bauelemente bereitgestellt werden, z.B. Spulen, Widerstände, elektrisch leitfähige Abstandshalter usw. Im Folgenden wird beispielhaft auch noch eine Kontaktierung elektrisch leitfähiger Abstandshalter 10 beschrieben, z.B. von quaderförmigen Kupferblöcken.
  • In einem dritten Schritt S3a werden Kontaktbereiche des Leadframes 1 mit einem Haftvermittler in Form z.B. einer Silber-Sinterpaste (o. Abb.) belegt. Alternativ oder zusätzlich zu Schritt S3a können die oberseitigen Anschlussbereiche 8, 9 der elektronischen Bauelemente 3, 4 und die Abstandshalter 10 in einem Schritt S3b mit dem Haftvermittler belegt werden.
  • In einem vierten Schritt S4 werden Abschnitte des Leadframes 1 außerhalb der Kontaktbereiche mit einem elektrisch isolierenden Material (o. Abb.), z.B. einer Vergussmasse, belegt. Diese Abschnitte mögen insbesondere Abschnitte sein, welche im fertigen Zustand des Leistungselektronikmoduls L über einer Oberseite 7 mindestens eines elektronischen Bauelements 3, 4 verlaufen.
  • In einem fünften Schritt S5 werden die Kontaktbereiche des Leadframes 1 mit den oberseitigen Anschlussbereichen 7, 8 der elektronischen Bauelemente 3, 4 und mit den Abstandshaltern 10 verbunden bzw. kontaktiert, z.B. durch Aneinanderdrücken. Schritt S5 kann insbesondere mittels einer Nutzung der Flip-Chip-Technologie durchgeführt werden. Nach Durchführen von Schritt S5 hängen die elektronischen Bauelemente 3, 4 und die Abstandshalter 10 mit dem Leadframe 1 zusammen.
  • Der Leadframe 1 ist hier mit jedem IGBT-Chip 3 zweifach verbunden, nämlich über einen Kontaktbereich mit dem Zentralgate 8 und über mindestens einen anderen Kontaktbereich mit dem Emitter-Anschlussbereich 9. Der Abschnitt des Leadframes 1, welcher an den Kontaktbereich mit dem Zentralgate 8 anschließt, ist zumindest an seiner dem IGBT 3 zugewandten Unterseite oberhalb des Emitter-Anschlussbereichs 9 mit dem elektrisch isolierenden Material belegt, um eine elektrische Verbindung damit zu verhindern.
  • Die Kontaktierung der elektronischen Bauelemente 3, 4 zuerst mit dem Leadframe 1 ergibt unter anderem den Vorteil, dass das vergleichsweise kleinflächige Zentralgate 8 mit dem zugehörigen Kontaktbereich des Leadframes 1 mit hoher Präzision kontaktiert werden kann, und zwar mit einer weit höheren Präzision als wenn die elektronischen Bauelemente 3, 4 erst mit einer Leiterplatte und dann mit dem Leadframe 1 verbunden worden wären.
  • In einem folgenden Schritt S6 werden die Unterseiten 6 der elektronischen Bauelemente 3, 4 sowie die Abstandshalter 10 mit einer gemeinsamen Leiterplatte 11 kontaktiert. Die gemeinsame Leiterplatte 11 ist eine DCB-Leiterplatte mit einem plattenförmigen Keramiksubstrat 12, einer vorderseitigen, strukturierten Lage 13 aus Kupfer sowie einer rückwärtigen Lage 14 aus Kupfer. Die vorderseitige Lage 13 bildet eine unterseitige Verdrahtungslage für die elektronischen Bauelemente 3, 4 und die Abstandshalter 10, insbesondere eine Leiterbahnstruktur. Die vorderseitige Lage 13 ist hier in fünf elektrisch voneinander getrennte Bereiche 13a bis 13e aufgeteilt. Ein Kontaktieren oder Verbinden mit der Leiterplatte 11 meint insbesondere ein Kontaktieren oder Verbinden mit dieser vorderseitigen Lage 13 bzw. 13a bis 13e. Der Abstandshalter 10 dient dabei einem Höhenausgleich zwischen dem Leadframe 1 und der vorderseitigen Lage 13, so dass der Leadframe 1 zur Verbindung mit der vorderseitigen Lage 13 nicht gebogen zu werden braucht.
  • Um eine mechanisch stabile Kontaktierung mit einem besonders geringen Widerstand zu erreichen, werden in einem folgenden Schritt S7 die zuvor verbundenen Elemente 1 bis 14 des Leistungselektronikmoduls L einem Sinterpressablauf unterzogen. Dazu werden diese Elemente 1 bis 14 in eine passende Form (z.B. einen Stempel) gegeben, in die optional zuvor eine Druckausgleichsfolie (o. Abb.) gelegt worden ist. In der Form werden die Elemente 1 bis 14 druckbeaufschlagt, wodurch die Silber-Sinterpaste bzw. die Silber-Sinterschicht (o. Abb.) zumindest teilweise sintert. Die gesinterte Silberschicht ist mechanisch erheblich stabiler und bewirkt eine verbesserte Haftung als die nicht-gesinterte Silberpaste. Auch sind ein elektrischer und ein thermischer Widerstand weit geringer.
  • In einem folgenden Schritt S8 wird der Leadframe 1 mittels Durchtrennens der Hilfsstege in die einzelnen Leiterbahnen 2a2d aufgetrennt.
  • Obwohl die Erfindung im Detail durch das gezeigte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht darauf eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • So brauchen die in 1 gezeigten Verfahrensschritte nicht in dieser Reihenfolge ablaufen. Beispielsweise mag Schritt S2 nach Schritt S3a / S3b und/oder S4 durchgeführt werden. Auch mag Schritt S4 vor Schritt S3a / S3b durchgeführt werden.
  • Allgemein kann unter "ein", "eine" usw. eine Einzahl oder eine Mehrzahl verstanden werden, insbesondere im Sinne von "mindestens ein" oder "ein oder mehrere" usw., solange dies nicht explizit ausgeschlossen ist, z.B. durch den Ausdruck "genau ein" usw.
  • Auch kann eine Zahlenangabe genau die angegebene Zahl als auch einen üblichen Toleranzbereich umfassen, solange dies nicht explizit ausgeschlossen ist.

Claims (12)

  1. Verfahren (S1–S8) zum Herstellen eines Elektronikmoduls (L), insbesondere Leistungselektronikmoduls, welches Verfahren ein Kontaktieren mindestens eines Halbleiterchips (3, 4) mit mindestens einem Leadframe (1) umfasst, wobei – der Halbleiterchip (3, 4) an seiner Oberseite (7) und an seiner Unterseite (6) jeweils mindestens einen elektrischen Anschluss (8, 9) aufweist und – der mindestens eine Leadframe (1) mindestens einen Anschluss (8, 9) einer der Seiten direkt kontaktiert (S5).
  2. Verfahren (S1–S8) nach Anspruch 1, wobei das Verfahren (S1–S8) mindestens die folgenden Schritte umfasst: (i) Bereitstellen (S1) des Leadframes (1); (ii) Kontaktieren (S5) des Leadframes (1) mit der Oberseite (7) mindestens eines Halbleiterchips (3, 4); und (iii) Kontaktieren (S6) der Unterseite (6) dieses mindestens einen Halbleiterchips (3, 4) sowie des Leadframes (1) mit einer gemeinsamen Leiterplatte (11).
  3. Verfahren (S1–S8) nach Anspruch 2, wobei Schritt (ii) mindestens die folgenden Schritte umfasst: (iia) Belegen (S3a) vorgesehener Kontaktbereiche des Leadframes (1) mit einem jeweiligen Haftvermittler; und (iib) Anbringen (S5) mindestens eines Anschlusses (8, 9) mindestens eines Halbleiterchips (3, 4) an einem jeweiligen Kontaktbereich.
  4. Verfahren (S1–S8) nach Anspruch 3, wobei in Schritt (iib) eine Flip-Chip-Montagetechnik verwendet wird.
  5. Verfahren (S1–S8) nach einem der Ansprüche 2 oder 3, wobei Schritt (iii) ein Kontaktieren (S6) über einen Haftvermittler umfasst.
  6. Verfahren (S1–S8) nach einer Kombination der Ansprüche 3 oder 4 mit Anspruch 5, wobei der Haftvermittler ein Sintermaterial ist und sich Schritt (iii) ein Schritt (iv) eines gemeinsamen Sinterpressablaufs (S7) anschließt.
  7. Verfahren (S1–S8) nach einem der Ansprüche 2 bis 6, wobei zwischen den Schritten (i) und (ii) ein Schritt (S4) eines Belegens mindestens eines Abschnitts des Leadframes außerhalb der Kontaktbereiche mit einem elektrisch isolierenden Material durchgeführt wird.
  8. Verfahren (S1–S8) nach Anspruch 7, wobei zumindest ein Abschnitt des Leadframes (1) mit dem elektrisch isolierenden Material belegt wird, welcher oberhalb eines Halbleiterchips (3) zu positionieren ist.
  9. Verfahren (S1–S8) nach einem der Ansprüche 2 bis 8, wobei sich Schritt (iii) oder Schritt (iv) ein Schritt (v) eines Auftrennens (S8) des Leadframes (1, 2, 2a2d) anschließt.
  10. Verfahren (S1–S8) nach einem der vorhergehenden Ansprüche, wobei das mindestens eine elektronische Bauelement mindestens einen Leistungshalbleiterchip (3, 4), insbesondere mindestens einen Leistungsschalter (3), aufweist.
  11. Verfahren (S1–S8) nach einem der Ansprüche 2 bis 10, wobei die Leiterplatte (11) eine DCB- oder eine IMS-Leiterplatte ist.
  12. Elektronikmodul (L), welches mittels eines Verfahrens (S1–S8) nach einem der vorhergehenden Ansprüche hergestellt worden ist.
DE102014203306.3A 2014-02-25 2014-02-25 Herstellen eines Elektronikmoduls Pending DE102014203306A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014203306.3A DE102014203306A1 (de) 2014-02-25 2014-02-25 Herstellen eines Elektronikmoduls
CN201510067672.9A CN104867863B (zh) 2014-02-25 2015-02-09 电子模块的制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014203306.3A DE102014203306A1 (de) 2014-02-25 2014-02-25 Herstellen eines Elektronikmoduls

Publications (1)

Publication Number Publication Date
DE102014203306A1 true DE102014203306A1 (de) 2015-08-27

Family

ID=53782414

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014203306.3A Pending DE102014203306A1 (de) 2014-02-25 2014-02-25 Herstellen eines Elektronikmoduls

Country Status (2)

Country Link
CN (1) CN104867863B (de)
DE (1) DE102014203306A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3770950A4 (de) * 2018-03-23 2022-02-16 Mitsubishi Materials Corporation Verfahren zur herstellung eines auf einem elektronischen bauteil montierten moduls

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018065121A1 (de) * 2016-10-06 2018-04-12 Possehl Electronics Deutschland Gmbh Gehäuse für ein elektronisches bauteil, insbesondere einen halbleiter-chip
KR102614123B1 (ko) * 2016-11-24 2023-12-13 현대자동차주식회사 차량의 인버터 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010044709A1 (de) * 2010-09-08 2012-03-08 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinter-, vorzugsweise Silbersinterverbindungen sowie Herstellungsverfahren
DE102012215656A1 (de) * 2012-09-04 2014-03-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US7479691B2 (en) * 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same
DE102007041921A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010044709A1 (de) * 2010-09-08 2012-03-08 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinter-, vorzugsweise Silbersinterverbindungen sowie Herstellungsverfahren
DE102012215656A1 (de) * 2012-09-04 2014-03-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3770950A4 (de) * 2018-03-23 2022-02-16 Mitsubishi Materials Corporation Verfahren zur herstellung eines auf einem elektronischen bauteil montierten moduls
US11476127B2 (en) 2018-03-23 2022-10-18 Mitsubishi Materials Corporation Manufacturing method of electronic-component-mounted module

Also Published As

Publication number Publication date
CN104867863A (zh) 2015-08-26
CN104867863B (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
WO2012072212A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102008012256A1 (de) Elektronik-Komponenten-Montageplatte
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102016125657B4 (de) Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
EP2609620B1 (de) Verfahren zur herstellung einer elektrischen schaltung und elektrische schaltung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H10W0070010000