[go: up one dir, main page]

DE102009042711B4 - Halbleiterbauelemente mit Kanalstoppgraben und Verfahren - Google Patents

Halbleiterbauelemente mit Kanalstoppgraben und Verfahren Download PDF

Info

Publication number
DE102009042711B4
DE102009042711B4 DE102009042711.2A DE102009042711A DE102009042711B4 DE 102009042711 B4 DE102009042711 B4 DE 102009042711B4 DE 102009042711 A DE102009042711 A DE 102009042711A DE 102009042711 B4 DE102009042711 B4 DE 102009042711B4
Authority
DE
Germany
Prior art keywords
region
semiconductor substrate
peripheral
trench
channel stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009042711.2A
Other languages
English (en)
Other versions
DE102009042711A1 (de
Inventor
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009042711A1 publication Critical patent/DE102009042711A1/de
Application granted granted Critical
Publication of DE102009042711B4 publication Critical patent/DE102009042711B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement, umfassend:ein Halbleitersubstrat (2) mit einer ersten Oberfläche (11), einem aktiven Bereich (AA) und einem Peripheriebereich (PA);mindestens einen in dem Halbleitersubstrat (2) ausgebildeten Kanalstoppgraben (40), wobei der Kanalstoppgraben (40) sich von der ersten Oberfläche (11) mindestens teilweise in das Halbleitersubstrat (2) erstreckt und zwischen dem aktiven Bereich (AA) und dem Peripheriebereich (PA) angeordnet ist;mindestens eine in dem Kanalstoppgraben (40) angeordnete Elektrode (41);ein Peripheriekontaktgebiet (14) des Halbleitersubstrats, das in dem Peripheriebereich (PA) an der ersten Oberfläche (11) des Halbleitersubstrats (2) angeordnet ist;eine leitende Schicht (15), in elektrischem Kontakt mit der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und in elektrischem Kontakt mit dem Peripheriekontaktgebiet (14) ausgebildet, wobei die leitende Schicht (15) elektrisch mit dem Halbleitersubstrat (2) in dem Peripheriebereich (PA) verbunden ist und elektrisch von dem Halbleitersubstrat (2) in dem aktiven Bereich (AA) isoliert ist; undeinen in dem Halbleitersubstrat ausgebildeten Aussplitterungsstoppgraben (46), wobei der Aussplitterungsstoppgraben (46) in dem Peripheriebereich (PA) zwischen dem Kanalstoppgraben (40) und dem Peripheriekontaktgebiet (14) angeordnet ist.

Description

  • Hintergrund
  • Leistungshalbleiterbauelemente und integrierte Schaltungen, die auf einem gemeinsamen Halbleitersubstrat oder Wafer verarbeitet werden, werden getrennt, indem der Wafer gesägt oder mit einem Laser geschnitten wird. An der durch das Sägen oder Laserschneiden ausgebildeten Trennkante wird üblicherweise keine zusätzliche Passivierung vorgesehen, und die Trennkanten werden lediglich von dem Formteil bedeckt, das zum Ausbilden des Bauelementgehäuses verwendet wird. Entlang der ausgebildeten Trennkanten können Kristallverzerrungen und ungesättigte Bindungen zurückbleiben, die als Generationszentren insbesondere dann wirken können, wenn das Halbleiterbauelement hohen Temperaturen, Feuchtigkeit und variierenden Temperaturbedingungen unterworfen wird.
  • Bei hohen, an das Halbleiterbauelement angelegten Sperr- oder Blockierspannungen können an den Generationszentren Elektronen-Loch-Paare generiert werden. Im Fall eines n-Kanal-Leistungs-FET bei einer zwischen Drainelektrode und Sourceelektrode angelegten positiven Spannung können die Elektronen frei von dem schwach n-dotierten Driftgebiet zu dem hoch n-dotierten Draingebiet und zur Drainelektrode driften. Andererseits können die Löcher das p-dotierte Bodygebiet erreichen und schließlich einen Leckstrom verursachen. Weiterhin können elektrische Leiter oder ein feuchtes Formteil, nahe an einer Siliziumoxidgrenzfläche angeordnet, die üblicherweise an der Hauptoberfläche angeordnet und beispielsweise durch Feldoxide ausgebildet ist, die Generation eines Löcherinversionskanals zwischen der Trennkante und einem Bodygebiet, das elektrisch an Source angeschlossen ist, verursachen, wenn die elektrischen Leiter oder das feuchte Formteil ein elektrisches Potential aufweisen, das kleiner ist als das elektrische Potential von Drain oder das sich nahe bei dem elektrischen Potential von Source befindet. Weiterhin können auch p-dotierte Gebiete und metallische Gebiete, die nahe den Trennkanten angeordnet sind, zum Lochstrom beitragen.
  • Zum Abschließen des Halbleiterbauelements an seiner Peripherie werden üblicherweise Feldplatten verwendet, die auf dem Halbleitersubstrat und davon isoliert angeordnet sind. Die Feldplatten sind mit einem Bodygebiet und/oder Sourcegebiet auf hohem Potential verbunden, um jegliche Kanalbildung in dem Abschlußgebiet zu unterdrücken. Ein weiterer Ansatz verwendet Kanalstoppgräben zum Unterdrücken des Kanals in dem Abschlußgebiet des Halbleiterbauelements.
  • Aus der DE 10 2006 036 347 A1 ist ein Halbleiterbauelement mit einer platzsparenden Randstruktur bekannt, bei der im Randbereich Feldelektroden, die sich in Gräben erstrecken, vorgesehen sind.
  • Aus der DE 103 43 084 A1 ist ein Halbleiterwafer bekannt, bei dem zu vereinzelnde Chips längs ihres Randes mit elektrisch nicht aktiven Gräben versehen sind.
  • Aus diesen und weiteren Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das ein Halbleitersubstrat mit einer ersten Oberfläche, einem aktiven Bereich und einem Peripheriebereich umfaßt. Das Halbleiterbauelement umfaßt weiterhin mindestens einen in dem Halbleitersubstrat ausgebildeten Kanalstoppgraben, wobei sich der Kanalstoppgraben von der ersten Oberfläche mindestens teilweise in das Halbleitersubstrat erstreckt und zwischen dem aktiven Bereich und dem Peripheriebereich angeordnet ist. Mindestens eine Elektrode ist in dem Kanalstoppgraben angeordnet. Das Halbleitersubstrat umfaßt mindestens ein Peripheriekontaktgebiet, das in dem Peripheriebereich an der ersten Oberfläche des Halbleitersubstrats angeordnet ist. Eine leitende Schicht ist vorgesehen und steht in elektrischem Kontakt mit der in dem Kanalstoppgraben angeordneten Elektrode und in elektrischem Kontakt mit dem Peripheriekontaktgebiet. Die leitende Schicht ist elektrisch mit dem Halbleitersubstrat lediglich in dem Peripheriebereich verbunden und ist elektrisch von dem Halbleitersubstrat in dem aktiven Bereich isoliert. In dem Halbleitersubstrat ist ein Aussplitterungsstoppgraben ausgebildeten, wobei der Aussplitterungsstoppgraben in dem Peripheriebereich zwischen dem Kanalstoppgraben und dem Peripheriekontaktgebiet angeordnet ist
  • Gemäß einer Ausführungsform wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt. Ein Halbleitersubstrat mit einer ersten Oberfläche wird bereitgestellt und mindestens ein Kanalstoppgraben, der sich von der ersten Oberfläche in das Halbleitersubstrat erstreckt, wird in dem Halbleitersubstrat ausgebildet, um einen aktiven Bereich des Halbleiterbauelements von einem Peripheriebereich des Halbleiterbauelements zu trennen. Mindestens eine Elektrode wird in dem Kanalstoppgraben ausgebildet, so daß die Elektrode elektrisch von dem aktiven Bereich isoliert ist. Mindestens ein Peripheriekontaktgebiet des Halbleitersubstrats wird in dem Peripheriebereich an der ersten Oberfläche des Halbleitersubstrats ausgebildet. Eine leitende Schicht wird in elektrischem Kontakt mit der in dem Kanalstoppgraben angeordneten Elektrode und in elektrischem Kontakt mit dem Peripheriekontaktgebiet ausgebildet, so daß die leitende Schicht elektrisch mit dem Halbleitersubstrat lediglich in dem Peripheriebereich verbunden ist und elektrisch von dem Halbleitersubstrat in dem aktiven Bereich isoliert ist.
  • Weitere Ausführungsformen, Modifikationen und Verbesserungen des Halbleiterbauelements und des Verfahrens ergeben sich anhand der folgenden Beschreibung und den beigefügten Ansprüchen.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 zeigt eine Ausführungsform eines Halbleiterbauelements mit einem zwischen einem aktiven Bereich und einem Peripheriebereich des Halbleiterbauelements ausgebildeten Kanalstoppgraben.
    • 2 zeigt eine Ausführungsform eines Halbleiterbauelements mit einem zwischen einem aktiven Bereich und einem Peripheriebereich des Halbleiterbauelements ausgebildeten Kanalstoppgraben, wobei sich ein Bodygebiet in den Peripheriebereich erstreckt.
    • 3 zeigt eine Ausführungsform eines Halbleiterbauelements mit einem zwischen einem aktiven Bereich und einem Peripheriebereich des Halbleiterbauelements ausgebildeten Kanalstoppgraben und einem in dem Peripheriebereich ausgebildeten Aussplitterungsstoppgraben.
    • 4 zeigt in einer Draufsicht eine Ausführungsform eines Halbleiterbauelements mit einem Kanalstoppgraben, einem Aussplitterungsstoppgraben und mehreren Quergräben, die den Kanalstoppgraben mit dem Aussplitterungsstoppgraben verbinden und die sich zu der Trennkante oder Substratkante des Halbleitersubstrats erstrecken.
    • 5A bis 5F zeigen ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“ „Ober-“, „unten“, „Unter-“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, daß andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung geliefert und soll keine Beschränkung der beigefügten Ansprüche sein. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, daß die vorliegende Beschreibung solche Modifikationen und Variationen umfaßt. Die Beispiele werden unter Verwendung spezifischer Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht skaliert und sind nur zu veranschaulichenden Zwecken.
  • Der Ausdruck „lateral“, wie er in dieser Spezifikation verwendet wird, soll eine Orientierung parallel zu der Hauptoberfläche eines Halbleitersubstrats beschreiben.
  • Der Ausdruck „vertikal“, wie er in dieser Spezifikation verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  • In dieser Spezifikation wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche ausgebildet angesehen, während eine erste Oberfläche als durch die Hauptoberfläche, auch als eine obere oder Frontoberfläche bezeichnet, des Halbleitersubstrats ausgebildet angesehen wird. Die Ausdrücke „oben“ und „unten“, wie sie in dieser Spezifikation verwendet werden, beschreiben deshalb einen Ort eines strukturellen Merkmals relativ zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
  • In dieser Spezifikation und in diesen Zeichnungen beschriebene Ausführungsformen betreffen, ohne darauf beschränkt zu sein, bipolare und unipolare Leistungshalbleiterbauelemente und insbesondere Bauelemente, die durch einen Feldeffekt gesteuert werden, wie etwa FETs und IGBTs, sowie Dioden.
  • In dieser Spezifikation wird n-dotiert als ein erster Leitfähigkeitstyp bezeichnet, während p-dotiert als ein zweiter Leitfähigkeitstyp bezeichnet wird. Es braucht nicht erwähnt zu werden, daß die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen ausgebildet werden können, so daß der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin zeigen die Figuren der Zeichnungen relative Dotierungskonzentrationen durch Anzeigen von „-“ oder „+“ bei dem Dotierungstyp. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration eines „n“-Dotierungsgebiets, während ein „n+“-Dotierungsgebiet eine größere Dotierungskonzentration als das „n“-Dotierungsgebiet aufweist. Das Anzeigen der relativen Dotierungskonzentration bedeutet jedoch nicht notwendigerweise, daß Dotierungsgebiete mit der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration aufweisen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Gebiete verschiedene absolute Dotierungskonzentrationen aufweisen. Das gleiche gilt beispielsweise für ein n+- und ein p+-Gebiet.
  • Unter Bezugnahme auf 1 wird eine erste Ausführungsform eines Halbleiterbauelements beschrieben. Das Halbleiterbauelement 1 umfaßt ein Halbleitersubstrat 2 mit einer ersten Oberfläche 11 und einer gegenüber der ersten Oberfläche 11 angeordneten zweiten Oberfläche 12. Das Halbleitersubstrat oder der Körper 2 kann aus einem beliebigen Halbleitermaterial bestehen, das sich für das Herstellen eines Halbleiterbauelements eignet. Zu Beispielen für solche Materialien zählen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie etwa Silizium (Si), Verbindungshalbleitermaterialien der Gruppe IV wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminium-Galliumnitrid (AlGaN), Indium-Galliumphosphid (InGaP) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa mit Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, entsteht ein Heteroübergangshalbleitermaterial. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen, ohne darauf beschränkt zu werden, Silizium- (SixC1-x) und SiGe- Heteroübergangshalbleitermaterial. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC- und GaN- Materialien verwendet.
  • Das Halbleitersubstrat 2 kann ein einzelnes monokristallines Volumenmaterial sein. Es ist auch möglich, daß das Halbleitersubstrat 2 ein monokristallines Volumenmaterial und mindestens eine darauf ausgebildete Epitaxieschicht umfaßt. Durch den Einsatz von Epitaxieschichten erhält man mehr Freiheit beim Einstellen der Hintergrunddotierung des Materials, da die Dotierungskonzentration während der Abscheidung der Epitaxieschicht oder Epitaxieschichten justiert werden kann.
  • Das Halbleitersubstrat 2 umfaßt weiterhin ein Driftgebiet 22 vom ersten Leitfähigkeitstyp. Das Driftgebiet 22 ist ein schwach n-dotiertes Gebiet. Im Kontakt mit dem Driftgebiet 22 ist ein Draingebiet 21 vom ersten Leitfähigkeitstyp angeordnet. Bei dieser Ausführungsform ist das Draingebiet 21 stark n-dotiert und bildet mit dem n-dotierten Driftgebiet 22 einen ersten Übergang 31, das heißt einen nn+-Übergang bei dieser Ausführungsform. Bei anderen Ausführungsformen ist ein Feldstoppgebiet vom ersten Leitfähigkeitstyp mit einer höheren Dotierungskonzentration als das Driftgebiet 22 und einer niedrigeren Dotierungskonzentration als das Draingebiet 21 zwischen dem Driftgebiet 22 und dem Draingebiet 21 ausgebildet. Bei einigen Ausführungsformen kann das Driftgebiet 22 eine Dotierungskonzentration in einem Bereich von etwa 1013/cm3 bis etwa 1017/cm3 aufweisen. Bei Ausführungsformen kann das Draingebiet 21 eine Dotierungskonzentration in einem Bereich von etwa 1018/cm3 bis etwa 1021/cm3 aufweisen.
  • Mindestens ein Kanalstoppgraben 40 ist in dem Halbleitersubstrat 2 angeordnet. Der Kanalstoppgraben 40 erstreckt sich von der ersten Oberfläche 11 im wesentlichen vertikal in dem Halbleitersubstrat 2 und trennt, zumindest an und bei der ersten Oberfläche 11 einen aktiven Bereich AA des Halbleiterbauelements 1 von einem Peripheriebereich PA des Halbleiterbauelements 1. Der Peripheriebereich PA ist hier als das Gebiet des Halbleitersubstrats 2 definiert, das sich in einer lateralen oder seitlichen Richtung von dem Kanalstoppgraben 40 zu einer Substratkante 13 erstreckt. Ein Fachmann versteht, daß der Peripheriebereich PA bei Betrachtung in einer Draufsicht auf die erste Oberfläche 11 des Halbleitersubstrats 2 den aktiven Bereich AA oder mehrere aktive Bereiche vollständig umgibt. Der Peripheriebereich PA schließt die aktiven Strukturen des Halbleiterbauelements 1 an seiner Peripherie ab.
  • Eine Substratkante 13 wird durch Sägen, Laserschneiden oder irgendeinen anderen geeigneten trennenden Prozeß während eines Trennungsprozesses zum Trennen des Halbleiterbauelements 1 von anderen Bauelementen ausgebildet, die gemeinsam mit dem Halbleiterbauelement 1 auf einem gemeinsamen Wafersubstrat verarbeitet wurden. Die Substratkante 13 kann deshalb durch den Trennprozeß verursachte Kristalldefekte sowie hängende (engl. dangling) bzw. ungesättigte Bindungen aufweisen.
  • Ein p-dotiertes Bodygebiet 23 wird auf und in Kontakt mit dem Driftgebiet 22 ausgebildet. Dadurch entsteht ein zweiter Übergang 32, das heißt bei dieser Ausführungsform ein pn-Übergang. Bei einigen Ausführungsformen kann das Bodygebiet 23 eine typische Dotierungskonzentration in einem Bereich von etwa 1015/cm3 bis etwa 1019/cm3 aufweisen. Wie in 1 dargestellt, ist mindestens ein hoch n-dotiertes Sourcegebiet 24 in das Bodygebiet 23 eingebettet. Bei einigen Ausführungsformen können das Sourcegebiet oder die Sourcegebiete 24 eine Dotierungskonzentration in einem Bereich von etwa 1017/cm3 bis etwa 1020/cm3 aufweisen. Ein dritter Übergang 33, das heißt bei dieser Ausführungsform ein pn-Übergang, entsteht zwischen den Sourcegebieten 24 und dem Bodygebiet 23. Bei dieser Ausführungsform werden das Bodygebiet 23 und das Sourcegebiet oder die Sourcegebiete 24 nur in dem aktiven Bereich AA und nicht in dem Peripheriebereich PA ausgebildet. Das Bodygebiet 23 erstreckt sich bei dieser Ausführungsform innerhalb des aktiven Bereichs AA bis zum Kanalstoppgraben 40.
  • Bei dieser Ausführungsform umfaßt der Kanalstoppgraben 40 mindestens eine Elektrode 41, die als Kanalstoppelektrode bezeichnet wird. Bei anderen Ausführungsformen umfaßt der Kanalstoppgraben 40 mindestens zwei Kanalstoppelektroden 41. Bei weiteren Ausführungsformen umfaßt der Kanalstoppgraben 40 mindestens drei Kanalstoppelektroden 41. Bei einigen Ausführungsformen umfaßt das Halbleitersubstrat 2 mindestens zwei Kanalstoppgräben 40, die beispielsweise um den aktiven Bereich AA als eine innere Ringstruktur und eine äußere Ringstruktur angeordnet sind. Jeder der beiden Kanalstoppgräben 40 oder mindestens einer von ihnen umfaßt eine Kanalstoppelektrode 41. Die beiden Kanalstoppgräben 40 können auch eine oder mehrere Kanalstoppelektroden 41 umfassen, wobei einer von ihnen beispielsweise eine Kanalstoppelektrode 41 und der andere zwei Kanalstoppelektroden 41 oder eine Kanalstoppelektrode 41 und eine Feldelektrode aufweisen kann. Die jeweilige Anordnung des oder der Kanalstoppgräben 40 und ihrer Kanalstoppelektroden 41 kann entsprechend den spezifischen Notwendigkeiten ausgewählt werden.
  • Bei dieser Ausführungsform ist die Kanalstoppelektrode 41 durch eine dünne Isolierschicht 42 von dem umgebenden Halbleitersubstrat 2 isoliert. Wie aus der Beschreibung weiter unten hervorgeht, kann die dünne Isolierschicht 42 auch ein Gatedielektrikum oder eine Gateisolierschicht mit einer Feldeffektstruktur in dem aktiven Bereich AA bilden. Die Isolierschicht 42 kann aus Gebieten mit unterschiedlichen Dicken bestehen.
  • Mindestens ein Peripheriekontaktgebiet 14 des Halbleitersubstrats 2 ist in dem Peripheriebereich PA an der ersten Oberfläche 11 des Halbleitersubstrats 2 angeordnet. Bei dieser Ausführungsform wird das Peripheriekontaktgebiet 14 durch einen Abschnitt des Driftgebiets 22 gebildet, das sich in dem Peripheriebereich PA bis zur ersten Oberfläche 11 des Halbleitersubstrats 2 erstreckt. Bei anderen Ausführungsformen kann ein zusätzliches Dotierungsgebiet, das die gleiche Leitfähigkeit wie und eine höhere Dotierungskonzentration als das Driftgebiet 21 aufweisen kann, ausgebildet werden, um den Kontaktwiderstand zu dem Peripheriekontaktgebiet 14 zu reduzieren. Beispielsweise kann das zusätzliche Dotierungsgebiet zusammen mit Sourcegebieten in dem aktiven Bereich AA ausgebildet werden. Bei einigen Ausführungsformen sind mehrere Peripheriekontaktgebiete 14 in dem Peripheriebereich PA angeordnet. Wie in weiteren Ausführungsformen unten dargestellt, können Bodygebiete 23 mit Peripheriekontaktgebieten 14 auch in dem Peripheriebereich PA ausgebildet werden.
  • Eine leitende Schicht 15 ist beispielsweise auf oder an der ersten Oberfläche 11 des Halbleitersubstrats 2 angeordnet. Die leitende Schicht 15 kann auch mindestens teilweise in Gräben angeordnet sein. Die leitende Schicht 15 steht in elektrischem Kontakt mit der Kanalstoppelektrode 41 des Kanalstoppgrabens 40 und weiterhin in elektrischem Kontakt mit dem Peripheriekontaktgebiet 14. Mindestens ein Isolationsgebiet 17, 17' ist zwischen der leitenden Schicht 15 und dem Halbleitersubstrat 1 angeordnet. Das Isolationsgebiet 17, 17' umfaßt Öffnungen, um einen elektrischen Kontakt der leitenden Schicht 15 mit der Kanalstoppelektrode 41 und dem Peripheriekontaktgebiet 14 zu gestatten. Die Verbindung zwischen der leitenden Schicht 15 und dem Peripheriekontaktgebiet 14 liefert einen guten elektrischen Kontakt zu dem Halbleitersubstrat 2 in dem Peripheriebereich PA, das heißt bei dieser Ausführungsform zu dem Driftgebiet 22. Bei Ausführungsformen nimmt das Peripheriekontaktgebiet 14 einen Abschnitt der ersten Oberfläche 11 ein und bildet einen zweidimensionalen Kontakt, der einen reduzierten Kontaktwiderstand aufweist. Der Kontaktwiderstand kann durch Erhöhen der durch das Peripheriekontaktgebiet 14 eingenommenen Fläche weiter reduziert werden. Beispielsweise kann bei anderen Ausführungsformen das auf der ersten Oberfläche 11 in dem Peripheriebereich PA angeordnete Isolationsgebiet 17' entfallen, um ein großflächiges oder zweidimensionales Peripheriekontaktgebiet 14 zu liefern. Andererseits ist die leitende Schicht 15 elektrisch von dem Halbleitersubstrat 2 in dem aktiven Bereich AA isoliert. Dadurch wird vermieden, daß zwischen dem Peripheriebereich PA und dem aktiven Bereich AA ein Kurzschluß entsteht, wie unten beschrieben.
  • Das Isolationsgebiet 17, 17' kann beispielsweise aus Oxiden oder anderen isolierenden Materialien bestehen. Beispielsweise kann das Isolationsgebiet 17, 17' thermisch auf der ersten Oberfläche 11 des Halbleitersubstrats 2 entweder selektiv oder global aufgewachsen werden. Im letzteren Fall wird die so ausgebildete Oxidschicht danach strukturiert. Bei einigen Ausführungsformen wird das Isolationsgebiet 17, 17' durch ein Feldoxid gebildet.
  • Bei dieser Ausführungsform ist die Kanalstoppelektrode 41 elektrisch lediglich mit dem Peripheriebereich PA durch die leitende Schicht 15 verbunden und elektrisch von dem aktiven Bereich AA isoliert. Ein elektrischer Pfad wird deshalb von der Kanalstoppelektrode 41 zum Draingebiet 21 durch die leitende Schicht 15 und das Driftgebiet 22 des Peripheriebereichs PA bereitgestellt. Das an das Draingebiet 21 angelegte elektrische Potential wird somit auch an die Kanalstoppelektrode 41 angelegt. Ein Fachmann erkennt, daß das elektrische Potential der Kanalstoppelektrode 41 wegen des Widerstands des Driftgebiets 22 und möglicher Kontaktwiderstände von dem an das Draingebiet 21 angelegten elektrischen Potential abweichen könnte.
  • Bei Hochspannungsbauelementen stoppt die Kanalstoppelektrode 41 die Erweiterung eines entlang des zweiten Übergangs 32 ausgebildeten Raumladungsgebiets. Das Abschließen des Raumladungsgebiets reduziert das elektrische Feld in dem Peripheriebereich PA, insbesondere nahe an der Substratkante 13. Elektronen-Loch-Paare, die an Kristalldefekten oder ungesättigten Bindungen des Halbleitersubstrats entstehen könnten, erfahren deshalb keine starken elektrischen Felder und werden nicht getrennt und rekombinieren schließlich. Die Ausbildung eines beobachtbaren Leckstroms wird deshalb reduziert. Für Niederspannungsbauelemente erreicht das Raumladungsgebiet nicht notwendigerweise den Kanalstoppgraben 40. Für alle Spannungsklassen jedoch unterbricht der Kanalstoppgraben 40 in der Regel jeglichen Löcherstrom zwischen dem aktiven Bereich AA und dem Peripheriebereich PA durch Unterbrechen des Bodygebiets 23 oder irgendeines anderen Gebiets vom zweiten Leitfähigkeitstyp (in der vorliegenden Ausführungsform vom p-Typ) und Unterdrücken der etwaigen Ausbildung eines Kanals vom zweiten Leitfähigkeitstyp (in dieser Ausführungsform p-Kanal) zwischen dem aktiven Bereich AA und dem Peripheriebereich PA. Zu diesem Zweck sollte das elektrische Potential der Kanalstoppelektrode 41 so nah wie möglich an dem höchsten elektrischen Potential in dem Bauelement sein, das in der Regel das Drainpotential ist. Weiterhin sind die leitende Schicht 15 und die Kanalstoppelektrode 41 elektrisch von dem aktiven, Bereich AA isoliert.
  • Die elektrische Isolation der leitenden Schicht 15 von dem Halbleitersubstrat 2 in dem aktiven Bereich AA verhindert weiterhin einen Leckstrom. Selbst in dem Fall, daß ein nennenswertes elektrisches Feld in dem Peripheriebereich PA auftreten und erzeugte Elektronen-Loch-Paare getrennt werden sollten, erreicht der Leckstrom nicht den aktiven Bereich AA, da an oder auf der ersten Oberfläche 11 keine elektrische Verbindung zwischen dem Peripheriebereich PA und dem aktiven Bereich AA bereitgestellt ist.
  • Bei einigen Ausführungsformen kann das Halbleitersubstrat 2 durch Bereitstellen eines einzelnen monokristallinen Volumenkörpers ausgebildet werden, auf dem eine oder mehrere einkristalline Schichten epitaktisch abgeschieden werden. Die Epitaxieschicht oder Epitaxieschichten nehmen das Driftgebiet 22, das Bodygebiet 23 und das oder die Sourcegebiete 24 auf. Während der epitaktischen Abscheidung wird die gewünschte Dotierungskonzentration des Driftgebiets 22 durch Liefern einer bestimmten Menge an Dotierstoff justiert. Bei anderen Ausführungsformen können das Bodygebiet 23 und das oder die Sourcegebiete 24 durch Implantation in der epitaktisch abgeschiedenen Schicht ausgebildet werden. Bei weiteren Ausführungsformen kann das Bodygebiet 23 durch entsprechendes Bereitstellen von Dotierstoffen vom zweiten Leitfähigkeitstyp in der gewünschten Konzentration während der epitaktischen Abscheidung ausgebildet werden. Das Sourcegebiet 24 kann auch durch Implantation oder während der epitaktischen Abscheidung als eine im wesentlichen kontinuierliche Schicht ausgebildet werden. Gegebenenfalls kann die Herstellung separate epitaktische Abscheidungsprozesse mit verschiedenen Dotierstoffen von variierender Konzentration oder mit dem gleichen Dotierstoff, aber variierender Konzentration, beinhalten, um die entsprechenden Funktionsgebiete auszubilden. Bei einigen Ausführungsformen kann die Dotierungsendkonzentration des Driftgebiets 22 variieren, so daß es Dotierungsprofile mit mindestens einem Minimum oder mindestens einem Maximum oder mit einer zunehmenden oder abnehmenden Dotierungskonzentration von dem Draingebiet 21 zum Bodygebiet 23 umfaßt.
  • Bei anderen Ausführungsformen wird ein Substratwafer mit der gewünschten Hintergrunddotierungskonzentration des Driftgebiets 22 bereitgestellt. Das Bodygebiet 23 und das Sourcegebiet 24 werden durch Implantation an der ersten Oberfläche 11 ausgebildet. Gegebenenfalls kann der Substratwafer an der zweiten Oberfläche 12 gedünnt werden, und das Draingebiet 21 wird durch Implantation an der zweiten Oberfläche 12 ausgebildet. Es wäre auch möglich, den Substratwafer vor dem Implantieren von Source- und Bodygebieten zu dünnen, wenn solch gedünnte Substratwafer vernünftig gehandhabt werden könnten. Durch Verwenden eines beliebigen dieser Ansätze wird eine aufwendige epitaktische Abscheidung vermieden.
  • Bei der in 1 gezeigten Ausführungsform sind das Bodygebiet 23 und das oder die Sourcegebiete 24 nur in dem aktiven Bereich AA ausgebildet. Weiterhin ist ein Abschnitt des Driftgebiets 22, der als aktives Driftgebiet bezeichnet wird, auch in dem aktiven Bereich AA angeordnet. Der Abschnitt des Driftgebiets 22, der sich in den Peripheriebereich PA erstreckt, wird als ein Peripheriedriftgebiet bezeichnet. Das Bodygebiet 23 ist zwischen dem Sourcegebiet 24 und dem Driftgebiet 21 angeordnet, insbesondere zwischen dem Sourcegebiet 24 und dem aktiven Driftgebiet.
  • Mindestens ein Gategraben 43, in der Regel mehrere Gategräben, ist in dem Halbleitersubstrat 2 im aktiven Bereich AA ausgebildet. Der Gategraben 43 kann sich durch das Bodygebiet 23 erstrecken und erreicht schließlich das Driftgebiet 22. Der Gategraben 43 umfaßt eine Gateelektrode 44, die durch eine Gateisolierschicht 45 von dem umgebenden Halbleitersubstrat 2 isoliert ist. Bei einigen Ausführungsformen weist der Gategraben 43 die gleiche Anordnung wie der Kanalstoppgraben 40 auf, da beide durch gemeinsame Prozesse ausgebildet werden können. Beispielsweise können die Gateisolierschicht 45 und die Isolierschicht 42 des Kanalstoppgrabens 40 gemeinsam ausgebildet werden. Weiterhin können auch die Gateelektrode 44 und die Kanalstoppelektrode 41 gemeinsam ausgebildet werden. Bei anderen Ausführungsformen weist der Gategraben 43 eine andere Anordnung auf als der Kanalstoppgraben 40, und beide Gräben 40, 43 werden nur teilweise durch gemeinsame Prozesse bearbeitet. Beispielsweise kann der Gategraben 43 eine Feldelektrode aufweisen, die im unteren Abschnitt des Grabens unter und isoliert von der Gateelektrode 44 angeordnet ist. Bei vielen Ausführungsformen bestehen die Gateelektrode 44 und die Kanalstoppelektrode 41 aus einem hochdotierten Polysilizium oder einem beliebigen anderen geeigneten polykristallinen Halbleitermaterial sowie Metallen. Die Gateisolierschicht 45 und die Isolierschicht 42 können eine Oxidschicht sein, wie etwa eine thermisch aufgewachsene Oxidschicht. Im Fall von Silizium als Material des Halbleitersubstrats 2 können die Gateisolierschicht 45 und die Isolierschicht 42 aus Siliziumoxid bestehen. Bei anderen Ausführungsformen sind die Gateisolierschicht 45 und die Isolierschicht 42 aus einem Oxid-Nitrid-Oxid-Schichtstapel hergestellt. Bei weiteren Ausführungsformen werden andere Materialien für die Gateisolierschicht 45 und die Isolierschicht 42 verwendet.
  • Das Halbleiterbauelement 1 umfaßt weiterhin eine erste Metallisierung 16, die in elektrischem Kontakt mindestens mit dem Sourcegebiet 24 steht und bei dieser Ausführungsform eine Sourcemetallisierung bildet. Bei dieser Ausführungsform kontaktiert die Sourcemetallisierung 16 auch das Bodygebiet 23, um sein elektrisches Potential auf Sourcepotential festzulegen. Bei anderen Ausführungsformen steht das Bodygebiet 23 nicht in direktem elektrischem Kontakt mit der Sourcemetallisierung 16 und ist somit potentialfrei (engl. floatend). Die Sourcemetallisierung 16 ist elektrisch von dem Peripheriebereich PA isoliert und steht nicht in elektrischem Kontakt mit der leitenden Schicht 15.
  • Die leitende Schicht 15 und die Sourcemetallisierung 16 (erste Metallisierung) können jedoch gemeinsam verarbeitet werden, indem beispielsweise eine Metallschicht abgeschieden wird, die danach strukturiert wird, beispielsweise durch einen maskierten Ätzprozeß.
  • Die Gateelektrode 44 steht in elektrischem Kontakt mit einer Gatemetallisierung, die in 1 nicht gezeigt ist. Die Gatemetallisierung liefert eine elektrische Verbindung zwischen der Gateelektrode 44 und einem Gateanschluß G. Durch Anlegen eines entsprechenden elektrischen Potentials an den Gateanschluß G kann ein Inversionskanal in einem Inversionskanalgebiet des Bodygebiets 23 ausgebildet werden. Das Inversionskanalgebiet ist in 1 durch gestrichelte Linien angegeben und verläuft bei und entlang dem einen oder den mehreren Gategräben 43. Ein ausgebildeter Inversionskanal verbindet das Sourcegebiet 24 elektrisch mit dem Driftgebiet 22 und liefert deshalb einen elektrischen Pfad zwischen dem Sourcegebiet 24 und dem Draingebiet 21. Bei Ausführungsformen, die Lateral-DMOS-Transistoren oder Drain-up-Transistoren aufweisen, beispielsweise in integrierten Schaltungen, können das Draingebiet 21 und die zweite Metallisierung 18 auch auf der ersten Oberfläche 11 angeordnet sein. In diesem Fall entsteht an der zweiten Oberfläche 12 ein Gebiet vom zweiten Leitfähigkeitstyp (p-Typ).
  • Eine zweite Metallisierung 18 ist an oder auf der zweiten Oberfläche 12 des Halbleitersubstrats 2 in elektrischem Kontakt mit dem Draingebiet 21 ausgebildet. Die zweite Metallisierung 21 umfaßt einen Anschluß D, der in dieser Ausführungsform als Drainanschluß bezeichnet wird.
  • Die erste und zweite Metallisierung 16, 18 und die leitende Schicht 15 können aus einem beliebigen geeigneten, elektrisch leitendem Material bestehen oder dies umfassen, einschließlich, ohne darauf beschränkt zu sein, hochdotiertes Polysilizium, Aluminium, Aluminiumlegierung, Kupfer, Kupferlegierung, Nickellegierungen, Metallzusammensetzungen, Metallegierungen und mehrschichtige Metallisierungen einschließlich einer Barriere- oder Kontaktschicht wie etwa einer Titannitridschicht und einer Metallschicht. Bei einigen Ausführungsformen umfassen die erste Metallisierung 16 und die leitende Schicht 15 eine AlSiCu-Legierung, während die zweite Metallisierung 18 eine Nickellegierung zum Verbessern der Lötbarkeit der zweiten Metallisierung 18 umfaßt. Ein Fachmann versteht, daß jeweilige hochdotierte Kontaktgebiete im Bodygebiet 23 und in den Sourcegebieten 24 ausgebildet werden können, um einen guten ohmschen Kontakt zu der ersten Metallisierung 16 herzustellen. Bei anderen Ausführungsformen können Plugs, die zum Beispiel aus Wolfram oder hochdotiertem Polysilizium bestehen, in in dem Isolationsgebiet 17, 17' angeordneten Vias ausgebildet sein, um einen elektrischen Kontakt zu den jeweiligen Gebieten herzustellen. Das hochdotierte Draingebiet 21 bildet in der Regel einen guten ohmschen Kontakt mit der zweiten Metallisierung 18.
  • 2 zeigt eine weitere Ausführungsform. Anders als bei der Ausführungsform von 1 erstreckt sich ein Bodygebiet 23 von 2, das mindestens teilweise an der ersten Oberfläche 11 ausgebildet ist, zu der Substratkante 13, so daß ein zweiter Übergang 32, d.h. der pn-Übergang zwischen dem Driftgebiet 22 und dem Bodygebiet 23 ebenfalls bis zur Substratkante 13 reicht. Bei dieser Ausführungsform werden Bodygebiete 23 nach der Ausbildung von hier nicht gezeigten Feldoxidgebieten ausgebildet. Während der Implantation werden keine Bodygebiete 23 unter Feldoxidgebieten ausgebildet, so daß lateral strukturierte Bodygebiete 23 entstehen. Das Peripheriekontaktgebiet 14 wird somit durch einen Abschnitt des Bodygebiets 23 gebildet, der sich in den Peripheriebereich PA erstreckt. Das Bodygebiet 23 umfaßt deshalb auch ein in dem Peripheriebereich PA angeordnetes Peripheriebodygebiet. Das Peripheriebodygebiet ist von dem aktiven Bodygebiet getrennt und elektrisch isoliert.
  • Der zweite Übergang 32 zwischen dem Peripheriebodygebiet 23 und dem Peripheriedriftgebiet 22 kann an der Substratkante 13 z.B. über Haftstellengenerierung (engl. trap generation) oder mit Hopping-Strömen elektrisch kurzgeschlossen werden. Die Substratkante 13 wird durch einen Trennprozeß gebildet, der das Kristallgitter stört und einen zumindest teilweise gestörten pn-Übergang verursacht. Der teilweise fehlerhafte pn-Übergang 32 im Peripheriebereich PA ist deshalb nicht in der Lage, eine ausreichende elektrische Barriere unter Umkehrbedingungen zu liefern, da Ladungsträger entlang Kristalldefekten driften und den pn-Übergang 32 passieren können. Der gestörte pn-Übergang 32 im Peripheriegebiet PA bildet einen leitenden Pfad 19, der Leckströme trägt. Der leitende Pfad 19, der im wesentlichen entlang der Substratkante 13 entsteht und zwischen dem Peripheriebodygebiet 23 und dem Peripheriedriftgebiet 22 verläuft, verbindet die Kanalstoppelektrode 41 ausreichend elektrisch mit dem Draingebiet 21 durch die leitende Schicht 15. Die Substratkante 13 ist natürlich auch eine Quelle eines Haftstellengenerierungsstroms. Das Peripheriebodygebiet eignet sich zum Sammeln der erzeugten Löcher und ist deshalb auf ein positives elektrisches Potential nahe dem Drainpotential eingestellt. Im allgemeinen ist das Peripheriebodygebiet 23 so nahe wie möglich an der Substratkante 13 angeordnet, um Löcher besser zu sammeln. Das die Substratkante 13 erreichende Peripheriebodygebiet 23 ist noch effektiver. Der pn-Übergang 32 im aktiven Bereich AA wird von dem Trennprozeß nicht beeinflußt, da er durch den Kanalstoppgraben 40 von dem Peripheriebereich isoliert ist. Wie unten beschrieben kann die durch den Trennprozeß verursachte Störung sich nicht in den aktiven Bereich AA fortsetzen.
  • Gemäß einer in 3 gezeigten weiteren Ausführungsform ist in dem Peripheriebereich PA zwischen dem Kanalstoppgraben 40 und dem Peripheriekontaktgebiet 14 ein Aussplitterungsstoppgraben 46 angeordnet. Die in 3 gezeigte Ausführungsform umfaßt zwei Aussplitterungsstoppgräben 46. Ein Fachmann versteht, daß die Anzahl von Aussplitterungsstoppgräben 46 nicht auf zwei begrenzt ist, sondern einen, drei oder mehr umfassen kann. Bei einigen Ausführungsformen besitzt der Aussplitterungsstoppgraben 46 im wesentlichen die gleiche Anordnung wie der Kanalstoppgraben 40 und umfaßt eine Elektrode 47 und eine Isolierschicht 48, die die Elektrode 47 elektrisch von dem umgebenden Halbleitersubstrat 2 isoliert. Anders als bei der Kanalstoppelektrode 41 ist die Elektrode 47 des Aussplitterungsstoppgrabens in dieser Ausführungsform nicht elektrisch mit der leitenden Schicht 15 verbunden. Anders als beim Kanalstoppgraben 40 ist die Elektrode 47 des Aussplitterungsstoppgrabens 46 elektrisch von der leitenden Schicht 15 isoliert oder besitzt keine direkte elektrische Verbindung zur leitenden Schicht 15. Wie unten beschrieben, kann die elektrische Verbindung zwischen der Elektrode 47 des Aussplitterungsstoppgrabens 46 und der leitenden Schicht 15 beispielsweise durch Quergräben bereitgestellt sein.
  • Der Hauptzweck des Aussplitterungsstoppgrabens 46 besteht darin, daß Brüche und Risse des Halbleitersubstrats 2, die bei der Trennung auftreten können, auf den Peripheriebereich PA beschränkt werden. Während der Trennung, beispielsweise beim Sägen, kann das spröde Halbleitersubstrat 2 reißen oder brechen. Die Risse könnten sich in den aktiven Bereich erstrecken, wenn sie nicht durch den Aussplitterungsstoppgraben 46 gestoppt würden. Da der Aussplitterungsstoppgraben 46 in der Regel mit einem polykristallinen Material gefüllt ist, können die Risse nicht weiter wachsen und werden von dem Aussplitterungsstoppgraben 46 gestoppt. Insbesondere ist die Elektrode 47 durch Polysilizium und die Isolierschicht 48 durch Siliziumoxid gebildet, und dies verhindert, daß sich Risse in den aktiven Bereich AA fortsetzen können. Das Trennen kann zu einem Aussplittern des Halbleitersubstrats 2 führen, wodurch eine typischerweise gezackte Substratkante 13 entsteht.
  • Während die Ausführungsformen von 1 und 2 unipolare Leistungshalbleiterbauelemente wie etwa Leistungs-FETs betreffen, betrifft die Ausführungsform von 3 ein bipolares Leistungshalbleiterbauelement, insbesondere IGBTs und Dioden. Deshalb ist ein Emittergebiet 21' vom zweiten Leitfähigkeitstyp, in diesem Fall ein hoch p-dotiertes Gebiet, an der zweiten Oberfläche 12 ausgebildet. Der erste Übergang 31 ist hier zwischen dem Emittergebiet 21' und einem optionalen Feldstoppgebiet 25 vom ersten Leitfähigkeitstyp mit einer über der Dotierungskonzentration des Driftgebiets 22 liegenden Dotierungskonzentration ausgebildet. Ein vierter Übergang 34, in diesem Fall ein nn+-Übergang, ist zwischen dem Feldstoppgebiet 25 und dem Driftgebiet 22 ausgebildet. Das Emittergebiet 21' ist elektrisch durch die zweite Metallisierung 18' kontaktiert, die einen Kollektoranschluß C umfaßt.
  • Der Aussplitterungsstoppgraben 46 verhindert auch, daß Risse den Kanalstoppgraben 40 beeinflussen. Andererseits erhöhen die in dem Halbleitersubstrat 2 ausgebildeten Risse und die Aussplitterung des Halbleitersubstrats 2 die sich über den pn-Übergang 32 in dem Peripheriebereich PA an der Substratkante 13 erstreckenden Störungen und reduzieren somit den elektrischen Widerstand des zwischen dem Peripheriebodygebiet 23 und dem Peripheriedriftgebiet 22 ausgebildeten pn-Übergang. Die Leitfähigkeit des durch die Substratkante 13 ausgebildeten leitenden Pfades 19 nimmt somit zu.
  • 4 zeigt eine Draufsicht auf die erste Oberfläche 11 eines Halbleiterbauelements 1 gemäß einer weiteren Ausführungsform. Wie in 4 gezeigt, ist der aktive Bereich AA vollständig von dem Peripheriebereich PA umgeben. Der aktive Bereich AA ist von dem Peripheriebereich PA durch einen ringsum (umlaufend) verlaufenden Kanalstoppgraben 40 abgegrenzt. Bei einigen Ausführungsformen sind mindestens zwei umlaufende Kanalstoppgräben 40 ausgebildet. Ein Aussplitterungsstoppgraben 46 verläuft im Peripheriebereich PA und umgibt den Kanalstoppgraben 40 ganz. Bei dieser Ausführungsform ist nur ein Aussplitterungsstoppgraben 46 gezeigt. Es wäre auch möglich, zwei, drei oder sogar noch mehr Aussplitterungsstoppgraben 46 bereitzustellen.
  • Der Kanalstoppgraben 40 ist durch mindestens einen Quergraben 49 mit dem Aussplitterungsstoppgraben 46 verbunden. Der Quergraben 49 erstreckt sich von dem Kanalstoppgraben 40 zu dem Aussplitterungsstoppgraben 46 und weiterhin zur Substratkante 13. Die in 4 gezeigte Ausführungsform umfaßt mehrere Querkanäle 49, von denen sich jeder zur Substratkante 13 erstreckt. Die Quergräben 49 können zusammen mit dem Kanalstoppgraben 40 und dem Aussplitterungsstoppgraben 46 ausgebildet werden und können deshalb eine Elektrode umfassen, die durch eine Isolierschicht von dem Halbleitersubstrat 2 isoliert ist. Die Kanalstoppelektrode 41 kann zusammen mit der Elektrode 47 des Aussplitterungsstoppgrabens 46 und der Elektrode der Quergräben 49 eine gemeinsame Elektrodenstruktur bilden. Da sich die Quergräben 49 zur Substratkante 13 erstrecken, ist diese Elektrodenstruktur mindestens teilweise elektrisch mit dem Halbleitersubstrat 2 an der gestörten Substratkante 13 verbunden. Durch das Erhöhen der Anzahlen von Quergräben 49, die sich zur Substratkante 13 erstrecken, wird die elektrische Verbindung zwischen der Elektrodenstruktur und dem Driftgebiet 22 und/oder dem Bodygebiet 23 verbessert. Bei einigen Ausführungsformen werden deshalb keine zusätzliche leitende Schicht 15 und kein zusätzliches Peripheriekontaktgebiet 14 bereitgestellt, da die durch die Quergräben 49 an der Substratkante 13 bereitgestellte elektrische Verbindung ausreicht.
  • Gemäß einer weiteren Ausführungsform wird somit ein Halbleiterbauelement 1 bereitgestellt, das ein Halbleitersubstrat 2 mit einer ersten Oberfläche 11 und einer Substratkante 13 umfaßt. Mindestens ein Kanalstoppgraben 40 ist in dem Halbleitersubstrat 2 ausgebildet, wobei sich der Kanalstoppgraben 40 von der ersten Oberfläche 11 mindestens teilweise in das Halbleitersubstrat 2 erstreckt und einen aktiven Bereich AA des Halbleiterbauelements 1 von einem Peripheriebereich PA des Halbleiterbauelements 1 trennt. Der Peripheriebereich PA ist zwischen dem Kanalstoppgraben 40 und der Substratkante 13 angeordnet. Mindestens eine Elektrode 41 ist in dem Kanalstoppgraben 40 angeordnet und elektrisch von dem aktiven Bereich AA isoliert. Mindestens ein Aussplitterungsstoppgraben 46 ist in dem Halbleitersubstrat 2 ausgebildet und in dem Peripheriebereich PA zwischen dem Kanalstoppgraben 40 und der Substratkante 13 angeordnet. Der Kanalstoppgraben 40 ist durch mindestens einen Quergraben 49, der sich vom Kanalstoppgraben 40 zur Substratkante 13 erstreckt und der eine elektrische Verbindung zwischen der in dem Kanalstoppgraben 40 angeordneten Elektrode 41 und dem Halbleitersubstrat 2 des Peripheriebereichs PA bereitstellt, mit dem Aussplitterungsstoppgraben 46 verbunden. Der Quergraben 49 wird deshalb ebenfalls einem Trennprozeß unterzogen, um das Halbleitersubstrat 2 zu trennen. Das Schneiden des Quergrabens 49 verbessert seine elektrische Verbindung mit dem Halbleitersubstrat 2. Eventuell auftretende Aussplitterung des Halbleitersubstrats 2 während des Trennens verbessert ebenfalls die elektrische Verbindung. Der Kanalstoppgraben 40 wird von der Aussplitterung nicht beeinflußt, da er durch den Aussplitterungsstoppgraben 46 geschützt ist.
  • Bei einigen der Ausführungsformen, wie hierin beschrieben, weist der Quergraben 49 eine Tiefe auf, die größer ist als die vertikale Erstreckung des Bodygebiets 23, d.h., der Quergraben 49 dringt in das Bodygebiet 23 ein und reicht bis zum Driftgebiet 22. Dies gestattet das Kurzschließen des zwischen dem Drift- und Bodygebiet in dem Peripheriebereich PA an der Substratkante 13 ausgebildeten pn-Übergangs. Bei gewissen Ausführungsformen wird die Isolierschicht des Quergrabens 49 teilweise oder ganz entfernt, so daß das in dem Quergraben 49 angeordnete Elektrodenmaterial in elektrischem Kontakt zu dem umgebenden Halbleitersubstrat 2 steht. Dies verbessert weiter die elektrische Verbindung zwischen der Kanalstoppelektrode 41 und dem Draingebiet 21 oder dem Emittergebiet 21'.
  • Zum Beschreiben von Ausführungsformen mit anderen Worten wird ein Halbleiterbauelement 1 mit einem Halbleitersubstrat 2 und mindestens einem umlaufenden Kanalstoppgraben 40 bereitgestellt. Der Kanalstoppgraben 40 umfaßt mindestens eine Elektrode 41, die elektrisch lediglich mit einem Peripheriebereich PA des Halbleiterbauelements 1 verbunden ist. Der Peripheriebereich PA ist durch den Kanalstoppgraben 40 von einem aktiven Bereich AA getrennt. Die elektrische Verbindung zwischen der Elektrode 41 und dem Halbleitersubstrat 2 im Peripheriebereich PA wird durch eine elektrische Verbindung mit einem Driftgebiet 22 und/oder einem Bodygebiet 23 und/oder einem Sourcegebiet 24 und/oder einer Kombination aus diesen Gebieten bereitgestellt, wobei das Driftgebiet 22, das Bodygebiet 23 und das Sourcegebiet 24 in dem aktiven Bereich AA und mindestens teilweise im Peripheriebereich PA angeordnet sind. Bei einigen Ausführungsformen erstreckt sich das Bodygebiet 23 zu einer Substratkante 13 des Halbleitersubstrats 2. Bei weiteren Ausführungsformen ist mindestens ein Aussplitterungsstoppgraben 46 in dem Peripheriebereich PA zwischen dem Kanalstoppgraben 40 und der Substratkante 13 vorgesehen. Der Aussplitterungsstoppgraben 46 kann in einer beabstandeten Beziehung zum Kanalstoppgraben 40 angeordnet sein. Um eine elektrische Verbindung zwischen der Elektrode 41 des Kanalstoppgrabens 40 und dem Halbleitersubstrat 2 in dem Peripheriebereich PA bereitzustellen, ist bei einigen Ausführungsformen eine leitende Verbindung 15 vorgesehen. Die leitende Verbindung 15, die beispielsweise eine leitende Schicht sein kann, ist bei einigen Ausführungsformen auf einer Oberfläche des Halbleitersubstrats 2 und in Kontakt mit einem zweidimensionalen Peripheriekontaktgebiet 14 ausgebildet, das an der Oberfläche des Halbleitersubstrats 2 in dem Peripheriebereich PA ausgebildet ist und einen Teil davon annimmt. Das Peripheriekontaktgebiet 14 kann in beabstandeter Beziehung zur Substratkante 13 ausgebildet sein, so daß etwaige an der Substratkante 13 auftretende Störungen die elektrische Verbindung zwischen der leitenden Verbindung 15 und dem Peripheriekontaktgebiet 14 nicht beeinflussen. Bei anderen Ausführungsformen erstreckt sich das Peripheriekontaktgebiet 14 zur Substratkante 13.
  • Gemäß einer weiteren Ausführungsform ist ein Halbleiterbauelement 1 bereitgestellt, das ein Halbleitersubstrat 2 mit einer Substratkante 13, mindestens einen Kanalstoppgraben 40 und mindestens einen Aussplitterungsstoppgraben 46 umfaßt. Der Aussplitterungsstoppgraben 46 ist zwischen dem Kanalstoppgraben 40 und der Substratkante 13 angeordnet. Ein Peripheriebodygebiet 23 ist zwischen dem Aussplitterungsstoppgraben 46 und der Substratkante 13 angeordnet. Der Aussplitterungsstoppgraben 46 umfaßt eine Elektrode 41, die elektrisch mit dem zwischen dem Aussplitterungsstoppgraben 46 und der Substratkante 13 angeordneten Bodygebiet 23 verbunden ist.
  • Die oben beschriebenen Ausführungsformen betreffen n-Kanal-Leistungs-FETs und IGBTs und Dioden. Ein Fachmann versteht, daß die Bauelemente auch vom entgegengesetzten Kanaltyp sein können, d.h. p-Kanal-Bauelemente.
  • Die hierin beschriebenen Ausführungsformen umfassen auch integrierte Schaltungen mit Grabengateelektroden. Derartige integrierte Schaltungen umfassen einen Peripheriebereich PA, der einen aktiven Bereich AA umgibt, wobei ein Kanalstoppgraben 40 mit einer Elektrode 41 zwischen dem aktiven Bereich AA und dem Peripheriebereich PA oder zwischen aktiven Bereichen AA von zwei benachbarten integrierten Bauelementen angeordnet ist.
  • Bei einigen Ausführungsformen können die Wände des Kanalstoppgrabens 40 teilweise oder ganz mit einem Feldoxid ausgekleidet sein. Bei weiteren Ausführungsformen kann der Kanalstoppgraben 40 ein, zwei oder mehr Elektroden umfassen, die elektrisch voneinander isoliert sind. Die Elektroden können entweder dynamisch oder statisch auf ein gegebenes elektrisches Potential festgelegt sein.
  • In Verbindung mit den 5A bis 5F wird ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform beschrieben.
  • Es wird ein Halbleitersubstrat 2 bereitgestellt, das eine erste Oberfläche 11 und eine zweite Oberfläche 12 umfaßt. Das Material des Halbleitersubstrats 2 kann eines der oben erwähnten Materialien sein. Bei vielen Ausführungsformen umfaßt das Halbleitersubstrat 2 Si oder SiC. Weiterhin kann das Halbleitersubstrat 2 wie oben beschrieben hergestellt werden. Bei dieser Ausführungsform umfaßt das Halbleitersubstrat 2 ein schwach n-dotiertes Driftgebiet 22 und ein hoch n-dotiertes Draingebiet 21, wodurch ein erster Übergang 31 mit dem Driftgebiet 22 entsteht. Das Draingebiet 21 wird an der zweiten Oberfläche 12 beispielsweise durch Implantation ausgebildet. Bei weiteren Ausführungsformen wird das Draingebiet 21 in einem späteren Stadium ausgebildet, beispielsweise kurz vor dem Ausbilden einer zweiten Metallisierung auf der zweiten Oberfläche 2. Im Fall eines IGBT wird anstelle des Draingebiets 21 ein p-dotiertes Emittergebiet 21' ausgebildet. Ein optionales n-dotiertes Feldstoppgebiet 25 kann ebenfalls entweder zwischen dem Draingebiet 21 und dem Driftgebiet 22 oder zwischen dem Emittergebiet 21' und dem Driftgebiet 22 ausgebildet werden.
  • Das Halbleitersubstrat 2 umfaßt einen aktiven Bereich AA, einen Peripheriebereich PA und ein Substratkantengebiet 13', entlang dessen das Halbleitersubstrat in einem späteren Prozeß geschnitten wird. Ein Fachmann versteht, daß das Halbleitersubstrat 2 beispielsweise ein Halbleiterwafer ist, in dem mehrere Halbleiterbauelemente 1 gemeinsam verarbeitet werden und die schließlich durch einen Trennprozeß voneinander getrennt werden. Der Peripheriebereich PA jedes Halbleiterbauelements 1 umgibt den jeweiligen aktiven Bereich AA. Substratkantengebiete 13' sind zwischen Peripheriebereichen PA von benachbarten Halbleiterbauelementen 1 angeordnet. Bei einigen Ausführungsformen sind Substratkantengebiete 13' zwischen Aussplitterungsstoppgräben von benachbarten Halbleiterbauelementen 1 angeordnet, wobei die Aussplitterungsstoppgräben in einem späteren Prozeß ausgebildet werden, wie unten beschrieben.
  • Wie in 5B gezeigt, wird mindestens ein Kanalstoppgraben 40 in dem Halbleitersubstrat 2 ausgebildet. Der Kanalstoppgraben 40 erstreckt sich von der ersten Oberfläche 11 in das Halbleitersubstrat 2 bis zu einer vorbestimmten Tiefe, die größer ist als die vertikale Lage eines pn-Übergangs zwischen dem Driftgebiet 22 und einem später ausgebildeten Bodygebiet. Bei anderen Ausführungsformen wird das Bodygebiet 23 vor der Grabenausbildung ausgebildet. Der Kanalstoppgraben 40 trennt den aktiven Bereich AA vom Peripheriebereich PA. In der Regel umgibt der Kanalstoppgraben 40 den aktiven Bereich AA ganz.
  • Zur Reduktion von Herstellungsprozessen wird der Kanalstoppgraben 40 zusammen mit in dem aktiven Bereich AA angeordneten Gategräben 43 und optionalen, in dem Peripheriebereich PA angeordneten Aussplitterungsstoppgräben 46 ausgebildet. In der Regel werden mehrere Gategräben 43 in dem aktiven Bereich AA ausgebildet, von denen jeder eine Zelle des Leistungsbauelements 1 definiert. Bei einigen Ausführungsformen wie oben beschrieben, werden auch optionale Quergräben 49 zusammen mit dem Kanalstoppgraben 40 ausgebildet.
  • Bei einigen Ausführungsformen wird der Kanalstoppgraben 40 durch einen anisotropen Ätzprozeß unter Verwendung einer geeigneten Maske, die hier nicht gezeigt ist, ausgebildet. Ein Feldoxid wird in vielen Ausführungsformen vor oder nach der Grabenbildung ausgebildet. Das Feldoxid kann dicker sein als die Gateisolierschicht und kann die Body- und Sourceimplantation maskieren.
  • Danach wird mindestens eine Kanalstoppelektrode 41 in dem Kanalstoppgraben 40 ausgebildet. Die Kanalstoppelektrode 41 ist elektrisch von dem umgebenden Halbleitersubstrat 2 und insbesondere von dem aktiven Bereich AA durch eine Isolierschicht 42 isoliert. Dazu wird die Isolierschicht 42 beispielsweise durch thermische Oxidation des Halbleitersubstrats 2 ausgebildet. Bei einigen Ausführungsformen führt die thermische Oxidation auch zur Ausbildung der Gateisolierschicht 45 in den Gategräben 43 und der Isolierschicht 48 in dem einen oder mehreren Aussplitterungsstoppgräben 46. Die Isolierschicht 42 kann so ausgebildet werden, daß sie am Boden oder am Boden und einem unteren Abschnitt der Seitenwände der Gräben im Vergleich zu dem Kanalausformungsabschnitt dicker ist. Dicke Gebiete der Isolierschicht 42 können Feldoxid umfassen. Danach werden die Gräben mit einem leitenden Material wie etwa einem hochdotierten Polysilizium gefüllt. Eine schließlich ausgebildete Isolierschicht auf der ersten Oberfläche 11 und auf der ersten Oberfläche 11 zurückbleibendes leitendes Material können danach entfernt werden. Die Kanalstoppelektrode 41, die Gateelektroden 44 und die Elektrode 47 des Aussplitterungsstoppgrabens 46 werden so ausgebildet. Bei vielen Ausführungsformen bleibt die Elektrode 47 des Aussplitterungsstoppgrabens 46 elektrisch von anderen Strukturen des Halbleiterbauelements 1 isoliert. Bei anderen Ausfilhrungsformen weist die Elektrode 47 eine elektrische Verbindung zu der Kanalstoppelektrode 41 über Quergräben 49 auf, wie oben beschrieben.
  • Ein Abschnitt des Halbleitersubstrats 2 im Peripheriebereich PA zwischen dem Aussplitterungsstoppgraben 46 und dem Substratkantengebiet 13' bildet ein Peripheriekontaktgebiet 14 an der ersten Oberfläche 11. Der Ort und die Größe des Peripheriekontaktgebiets 14 wird beispielsweise durch ein Isolationsgebiet 17, 17' definiert, das danach ausgebildet wird.
  • Wie in 5C gezeigt, wird ein p-dotiertes Bodygebiet 23 im Halbleitersubstrat 2 beispielsweise durch Implantation und Diffusion ausgebildet. Bei dieser Ausführungsform wird das Bodygebiet 23 derart ausgebildet, daß es sich in das Substratkantengebiet 13' erstreckt. Bei anderen Ausführungsformen erstreckt sich das Bodygebiet 23 von dem aktiven Bereich AA lediglich zum Aussplitterungsstoppgraben 46 oder lediglich zum Kanalstoppgraben 40, so daß das Driftgebiet 22 bis zur ersten Oberfläche 11 in dem Peripheriebereich PA reicht, besonders in dem Gebiet, wo das Peripheriekontaktgebiet 14 ausgebildet ist. Je nach der lateralen Erstreckung des Bodygebiets 23 wird das Peripheriekontaktgebiet 14 entweder im Bodygebiet 23 oder im Driftgebiet 22 ausgebildet. Das Bodygebiet 23 bildet zusammen mit dem Driftgebiet 22 einen zweiten Übergang 32, der bei dieser Ausführungsform ein pn-Übergang ist.
  • Hoch n-dotierte Sourcegebiete 24 werden im aktiven Bereich AA benachbart zu den Gategräben 43 ausgebildet. Wenn das Driftgebiet 22 bis zur ersten Oberfläche 11 reicht, können auch n-dotierte Kontaktgebiete in dem Gebiet ausgebildet werden, das später das Peripheriekontaktgebiet 14 bildet, um den Kontaktwiderstand zu reduzieren. Ein dritter Übergang 33, in diesem Fall ein weiterer pn-Übergang wird zwischen Sourcegebieten 24 und Bodygebiet 23 ausgebildet. Die Bodykontaktgebiete können ausgebildet werden, um den Kontaktwiderstand zu Bodygebieten 23 im aktiven Bereich AA und im Peripheriebereich PA zu senken.
  • Bei einem weiteren Prozeß wird ein strukturiertes Isolationsgebiet 17, 17' auf der ersten Oberfläche 11 beispielsweise durch Abscheidung oder durch selektive oder lokale Oxidation oder durch globale Oxidation und nachfolgendes Strukturieren ausgebildet. Das strukturierte Isolationsgebiet 17, 17' definiert den Ort und die Größe des Peripheriekontaktgebiets 14. Weiterhin kann das Isolationsgebiet 17, 17' Vias aufweisen, um einen Kontakt zu dem Bodygebiet 23 und zu den Sourcegebieten 24 im aktiven Bereich AA zu gestatten und um einen Kontakt zu der Kanalstoppelektrode 41 und den Gateelektroden 44 bereitzustellen. Die Vias können sich durch einen in dem oberen Abschnitt der jeweiligen Gräben ausgebildeten Isolationsabschnitt erstrecken. Vias können auch in dem Isolationsgebiet 17, 17' ausgebildet sein, um einen Kontakt zu der Kanalstoppelektrode 41 zu bilden.
  • 5D zeigt, daß eine leitende Schicht 15 auf der ersten Oberfläche 11, insbesondere auf dem Isolationsgebiet 17, 17' in dem Peripheriebereich PA ausgebildet wird, um eine elektrische Verbindung zwischen der Kanalstoppelektrode 41 und dem Peripheriekontaktgebiet 14 bereitzustellen. Die leitende Schicht 15 kann zusammen mit der Sourcemetallisierung 16 durch Abscheiden eines leitenden Materials ausgebildet werden, das danach beispielsweise durch einen maskierten Ätzprozeß strukturiert wird. Die leitende Schicht 15 ist elektrisch von dem aktiven Bereich AA isoliert und liefert keinen elektrischen Kontakt zwischen der Kanalstoppelektrode 41 und dem Halbleitersubstrat 2 im aktiven Bereich AA. Somit kann kein potentieller Leckstrom von dem Peripheriebereich PA zu dem aktiven Bereich AA fließen, was die Zuverlässigkeit des Halbleiterbauelements 1 verbessert.
  • Wie in 5E gezeigt, wird eine Orainmetallisierung 18 auf der zweiten Oberfläche 12 einschließlich eines Drainanschluß D ausgebildet. Im Fall eines IGBT wird eine Emittermetallisierung 18' auf dem Emittergebiet 21' ausgebildet. Andererseits werden der Gateanschluß G und der Sourceanschluß S auf der ersten Oberfläche 11 ausgebildet.
  • Die leitende Schicht 15, die Sourcemetallisierung 16, die Drain-Emittermetallisierung 18 und die Gate-, Drain-, Kollektor- und Sourceanschlüsse können aus einem beliebigen der oben beschriebenen Materialien hergestellt werden.
  • Schließlich werden, wie in 5F gezeigt, die gemeinsam verarbeiteten Halbleiterbauelemente 1 von einander durch einen Trennprozeß getrennt, der ausgewählt ist z.B. unter Sägen, Strahlschneiden und Laserschneiden. Das Halbleitersubstrat 2 wird entlang dem Substratkantengebiet 13' getrennt, was zur Entstehung der Substratkante 13 führt. Wegen der durch den Trennprozeß verursachten Störungen wird der pn-Übergang zwischen dem Peripheriebodygebiet 23 und dem Peripheriedriftgebiet 22 durch einen entlang der gestörten Substratkante 13 ausgebildeten leitenden Pfad 19 oder durch Leckströme kurzgeschlossen.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats 2 mit einer ersten Oberfläche 11, einem aktiven Bereich AA und einem Peripheriebereich PA. Ein Substratkantengebiet 13' wird definiert und mindestens ein Kanalstoppgraben 40 ausgebildet, der sich von der ersten Oberfläche 11 in das Halbleitersubstrat 2 erstreckt, um den aktiven Bereich AA des Halbleiterbauelements 1 von dem Peripheriebereich PA des Halbleiterbauelements 1 zu trennen. Der Peripheriebereich PA ist zwischen dem Substratkantengebiet 13' und dem aktiven Gebiet AA angeordnet. Mindestens eine Kanalstoppelektrode 41 wird in dem Kanalstoppgraben 40 ausgebildet und elektrisch von dem aktiven Bereich AA isoliert. Mindestens ein Peripheriekontaktgebiet 14 des Halbleiterbauelements 1 wird in dem Peripheriebereich PA an der ersten Oberfläche 11 des Halbleitersubstrats 2 ausgebildet. Weiterhin wird mindestens ein Aussplitterungsstoppgraben 46, der sich von der ersten Oberfläche 11 in das Halbleitersubstrat 2 erstreckt, in dem Peripheriebereich PA zwischen dem Kanalstoppgraben 40 und dem Substratkantengebiet 13' ausgebildet. Eine leitende Schicht 15 wird auf einem Abschnitt der ersten Oberfläche 11 des Halbleitersubstrats 2 in elektrischem Kontakt mit der Kanalstoppelektrode 41 und mit dem Peripheriekontaktgebiet 14 des Peripheriebereichs PA derart ausgebildet, daß die leitende Schicht 15 elektrisch von dem Halbleitersubstrat 2 in dem aktiven Gebiet AA isoliert ist. Das Halbleitersubstrat 2 wird entlang des Substratkantengebiets 13' geschnitten oder getrennt.
  • Gemäß einer Ausführungsform wird mindestens ein Quergraben 49 ausgebildet, der den Aussplitterungsstoppgraben 46 mit dem Kanalstoppgraben 40 verbindet und der sich zu dem Substratkantengebiet 13' des Halbleiterbauelements 1 erstreckt. Bei einigen Ausführungsformen werden Elektroden in den Quergräben 49 und in den Aussplitterungsstoppgräben 46 so ausgebildet, daß eine Grabenstruktur entsteht, die eine die Elektroden der jeweiligen Gräben umfassende Elektrodenstruktur aufweist.

Claims (24)

  1. Halbleiterbauelement, umfassend: ein Halbleitersubstrat (2) mit einer ersten Oberfläche (11), einem aktiven Bereich (AA) und einem Peripheriebereich (PA); mindestens einen in dem Halbleitersubstrat (2) ausgebildeten Kanalstoppgraben (40), wobei der Kanalstoppgraben (40) sich von der ersten Oberfläche (11) mindestens teilweise in das Halbleitersubstrat (2) erstreckt und zwischen dem aktiven Bereich (AA) und dem Peripheriebereich (PA) angeordnet ist; mindestens eine in dem Kanalstoppgraben (40) angeordnete Elektrode (41); ein Peripheriekontaktgebiet (14) des Halbleitersubstrats, das in dem Peripheriebereich (PA) an der ersten Oberfläche (11) des Halbleitersubstrats (2) angeordnet ist; eine leitende Schicht (15), in elektrischem Kontakt mit der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und in elektrischem Kontakt mit dem Peripheriekontaktgebiet (14) ausgebildet, wobei die leitende Schicht (15) elektrisch mit dem Halbleitersubstrat (2) in dem Peripheriebereich (PA) verbunden ist und elektrisch von dem Halbleitersubstrat (2) in dem aktiven Bereich (AA) isoliert ist; und einen in dem Halbleitersubstrat ausgebildeten Aussplitterungsstoppgraben (46), wobei der Aussplitterungsstoppgraben (46) in dem Peripheriebereich (PA) zwischen dem Kanalstoppgraben (40) und dem Peripheriekontaktgebiet (14) angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Halbleitersubstrat (2) ein Driftgebiet (22) von einem ersten Leitfähigkeitstyp aufweist und wobei das Peripheriekontaktgebiet (14) in dem Driftgebiet (22) ausgebildet ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei das Halbleitersubstrat (2) ein Driftgebiet (22) von einem ersten Leitfähigkeitstyp und ein Bodygebiet (23) von einem zweiten Leitfähigkeitstyp, mindestens teilweise an der ersten Oberfläche (11) ausgebildet, umfaßt, wobei das Peripheriekontaktgebiet (14) mindestens teilweise in dem Bodygebiet (23) ausgebildet ist.
  4. Halbleiterbauelement nach Anspruch 3, wobei das Halbleitersubstrat weiterhin eine Substratkante (13) umfaßt, die an einer Seite des Peripheriebereichs (PA) gegenüber dem aktiven Bereich (AA) angeordnet ist, wobei sich das Bodygebiet (23) mindestens teilweise zu der Substratkante (13) erstreckt.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei der Kanalstoppgraben (40) eine zwischen der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und dem umgebenden Halbleitersubstrats (2) angeordnete Isolierschicht (42) umfaßt.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der Kanalstoppgraben (40) in einer Draufsicht auf die erste Oberfläche den aktiven Bereich (AA) umgibt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei der aktive Bereich (AA) mindestens ein Sourcegebiet (24) von einem ersten Leitfähigkeitstyp, ein Bodygebiet (23) von einem zweiten Leitfähigkeitstyp und ein Driftgebiet (22) vom ersten Leitfähigkeitstyp umfaßt, wobei das Bodygebiet (23) zwischen dem Sourcegebiet (24) und dem Driftgebiet (22) angeordnet ist, wobei das Halbleiterbauelement weiterhin eine erste Metallisierung (16) umfaßt, die in elektrischem Kontakt mindestens mit dem Sourcegebiet (24) steht und elektrisch von dem Peripheriebereich (PA) isoliert ist.
  8. Halbleiterbauelement nach Anspruch 7, wobei der aktive Bereich (AA) weiterhin mindestens einen in dem Halbleitersubstrat ausgebildeten Gategraben (43) umfaßt, wobei der Gategraben (43) mindestens eine Gateelektrode (44) zum Generieren eines Inversionskanals in einem Kanalgebiet des Bodygebiets (23) umfaßt.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei der Aussplitterungsstoppgraben (46) und der Kanalstoppgraben (40) durch mindestens einen Quergraben (49) miteinander verbunden sind.
  10. Halbleiterbauelement nach Anspruch 9, wobei das Halbleitersubstrat weiterhin eine Substratkante (13) aufweist, die auf einer dem aktiven Bereich (AA) abgewandten Seite des Peripheriebereichs (PA) angeordnet ist, wobei sich der Quergraben (49) zu der Substratkante (13) erstreckt.
  11. Halbleiterbauelement, umfassend: ein Halbleitersubstrat (2) mit einer ersten Oberfläche (11), einer Substratkante (13), einem aktiven Bereich (AA) und einem Peripheriebereich (PA), wobei der Peripheriebereich (PA) zwischen der Substratkante (13) und dem aktiven Bereich (AA) angeordnet ist; mindestens einen in dem Halbleitersubstrat (2) ausgebildeten Kanalstoppgraben (40), wobei sich der Kanalstoppgraben (40) von der ersten Oberfläche (11) mindestens teilweise in das Halbleitersubstrat (2) erstreckt und den aktiven Bereich (AA) von dem Peripheriebereich (PA) trennt; mindestens eine in dem Kanalstoppgraben (40) angeordnete und elektrisch von dem aktiven Bereich (AA) isolierte Elektrode (41); mindestens ein Peripheriekontaktgebiet (14) des Halbleitersubstrats (2), das in dem Peripheriebereich (PA) angeordnet ist und mindestens einen Abschnitt der ersten Oberfläche (11) des Halbleitersubstrats (2) einnimmt; und eine leitende Schicht (15), die auf einem Abschnitt der ersten Oberfläche (11) des Halbleitersubstrats (2) ausgebildet ist und eine elektrische Verbindung zwischen der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und dem Peripheriekontaktgebiet (14) des Peripheriebereichs (PA) des Halbleitersubstrats bereitstellt, wobei die leitende Schicht (15) elektrisch von dem aktiven Bereich (AA) isoliert ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei das Halbleitersubstrat (2) ein Driftgebiet (22) von einem ersten Leitfähigkeitstyp umfaßt und wobei das Peripheriekontaktgebiet (14) in dem Driftgebiet (22) ausgebildet ist.
  13. Halbleiterbauelement nach Anspruch 11, wobei das Halbleitersubstrat ein Driftgebiet (22) von einem ersten Leitfähigkeitstyp und ein Bodygebiet (23) von einem zweiten Leitfähigkeitstyp, mindestens teilweise an der ersten Oberfläche (11) ausgebildet und sich von dem aktiven Bereich (AA) mindestens teilweise zu der Substratkante (13) erstreckend, umfaßt, wobei das Peripheriekontaktgebiet (14) in dem Bodygebiet (23) ausgebildet ist.
  14. Halbleiterbauelement nach einem der Ansprüche 11 bis 13, weiterhin umfassend mindestens einen in dem Halbleitersubstrat (2) ausgebildeten Aussplitterungsstoppgraben (46), wobei der Aussplitterungsstoppgraben (46) in dem Peripheriebereich (PA) angeordnet ist.
  15. Halbleiterbauelement nach Anspruch 14, wobei der Aussplitterungsstoppgraben (46) und der Kanalstoppgraben (40) durch mindestens einen Quergraben (49), der sich zu der Substratkante (13) erstreckt, miteinander verbunden sind.
  16. Halbleiterbauelement, umfassend: ein Halbleitersubstrat (2) mit einer ersten Oberfläche (11) und einer Substratkante (13); mindestens einen in dem Halbleitersubstrat (2) ausgebildeten Kanalstoppgraben (40), wobei sich der Kanalstoppgraben (40) von der ersten Oberfläche (11) mindestens teilweise in das Halbleitersubstrat (2) erstreckt und einen aktiven Bereich (AA) des Halbleiterbauelements von einem Peripheriebereich (PA) des Halbleiterbauelements trennt, wobei der Peripheriebereich (PA) zwischen dem Kanalstoppgraben (40) und der Substratkante (13) angeordnet ist; mindestens eine in dem Kanalstoppgraben (40) angeordnete und elektrisch von dem aktiven Bereich (AA) isolierte Elektrode (41); mindestens einen in dem Halbleitersubstrat (2) ausgebildeten Aussplitterungsstoppgraben (46), wobei der Aussplitterungsstoppgraben (46) in dem Peripheriebereich zwischen dem Kanalstoppgraben (40) und der Substratkante (13) angeordnet ist; und mindestens einen Quergraben (49), der den Kanalstoppgraben (40) mit dem Aussplitterungsstoppgraben (46) verbindet und der sich zu der Substratkante (13) erstreckt, wobei der Quergraben (49) eine elektrische Verbindung zwischen der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und dem Halbleitersubstrat (2) in dem Peripheriebereich (PA) bereitstellt.
  17. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: Bereitstellen eines Halbleitersubstrats (2) mit einer ersten Oberfläche (11); Ausbilden mindestens eines Kanalstoppgrabens (40), der sich von der ersten Oberfläche (11) in das Halbleitersubstrat (2) erstreckt, zum Trennen eines aktiven Bereichs (AA) des Halbleiterbauelements von einem Peripheriebereich (PA) des Halbleiterbauelements; Ausbilden mindestens einer Elektrode (41) in dem Kanalstoppgraben (40), so daß die Elektrode (41) elektrisch von dem aktiven Bereich (AA) isoliert ist; Ausbilden mindestens eines Peripherikontaktgebiets (13) des Halbleitersubstrats (2) in dem Peripheriebereich (PA) an der ersten Oberfläche (11) des Halbleitersubstrats (2); und Ausbilden einer leitenden Schicht (15) in elektrischem Kontakt mit der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und in elektrischem Kontakt mit dem Peripheriekontaktgebiet (PA), so daß die leitende Schicht (15) elektrisch mit dem Halbleitersubstrat lediglich in dem Peripheriebereich verbunden ist und elektrisch von dem Halbleitersubstrat (2) in dem aktiven Bereich (AA) isoliert ist.
  18. Verfahren nach Anspruch 17, wobei das Halbleitersubstrat (2) weiterhin ein Driftgebiet (22) von einem ersten Leitfähigkeitstyp umfaßt, wobei das Verfahren weiterhin folgendes umfaßt: Ausbilden des Peripheriekontaktgebiets (14) in dem Driftgebiet (22).
  19. Verfahren nach Anspruch 17, wobei das Halbleitersubstrat weiterhin ein Driftgebiet (22) von einem ersten Leitfähigkeitstyp umfaßt, wobei das Verfahren weiterhin folgendes umfaßt: Ausbilden eines Bodygebiets (23) von einem zweiten Leitfähigkeitstyp in dem Halbleitersubstrat (2) benachbart zum Driftgebiet (22); und Ausbilden des Peripherikontaktgebiets (14) in dem Bodygebiet (23).
  20. Verfahren nach Anspruch 19, weiterhin umfassend: Ausbilden eines Substratkantengebiets (13), so daß der Peripheriebereich (PA) zwischen dem Substratkantengebiet (13) und dem aktiven Bereich (AA) angeordnet ist, wobei das Bodygebiet (23) derart ausgebildet ist, daß es sich mindestens teilweise zu dem Substratkantengebiet (13) erstreckt.
  21. Verfahren nach Anspruch 20, weiterhin umfassend: Schneiden des Halbleitersubstrats (2) entlang dem Substratkantengebiet (13).
  22. Verfahren nach einem der Ansprüche 18 bis 21, weiterhin umfassend: Ausbilden mindestens eines Aussplitterungsstoppgrabens (46) in dem Halbleitersubstrat (2) in dem Peripheriebereich (PA) zwischen dem Kanalstoppgraben (40) und dem Peripheriekontaktgebiet (14).
  23. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: Bereitstellen eines Halbleitersubstrats (2) mit einer ersten Oberfläche (11), einem aktiven Bereich (AA) und einem Peripheriebereich (PA); Definieren eines Substratkantengebiets (13); Ausbilden mindestens eines Kanalstoppgrabens (40), der sich von der ersten Oberfläche (11) in das Halbleitersubstrat (2) erstreckt, zum Trennen des aktiven Bereichs (AA) des Halbleiterbauelements von dem Peripheriebereich (PA) des Halbleiterbauelements, wobei der Peripheriebereich (PA) zwischen dem Substratkantengebiet (13) und dem aktiven Gebiet (AA) angeordnet ist; Ausbilden mindestens einer Elektrode (41) in dem Kanalstoppgraben (40), die elektrisch von dem aktiven Bereich (AA) isoliert ist; Ausbilden mindestens eines Peripheriekontaktgebiets (14) des Halbleitersubstrats (2) in dem Peripheriebereich (PA) an der ersten Oberfläche (11) des Halbleitersubstrats (2); Ausbilden mindestens eines Aussplitterungsstoppgrabens (46), der sich von der ersten Oberfläche (11) in das Halbleitersubstrat (2) erstreckt, in dem Peripheriebereich (PA) zwischen dem Kanalstoppgraben (40) und dem Substratkantengebiet (13); Ausbilden einer leitenden Schicht (15) an der ersten Oberfläche (11) des Halbleitersubstrats (2) in elektrischem Kontakt mit der in dem Kanalstoppgraben (40) angeordneten Elektrode (41) und in elektrischem Kontakt mit dem Peripheriekontaktgebiet (14), so daß die leitende Schicht (15) elektrisch von dem Halbleitersubstrat (2) in dem aktiven Gebiet (AA) isoliert ist; und Schneiden des Halbleitersubstrats (2) entlang dem Substratkantengebiet (13).
  24. Verfahren nach Anspruch 23, weiterhin umfassend: Ausbilden mindestens eines Quergrabens (49), der den Aussplitterungsstoppgraben (46) mit dem Kanalstoppgraben (40) verbindet und der sich zu dem Substratkantengebiet (13) des Halbleiterbauelements erstreckt.
DE102009042711.2A 2008-09-30 2009-09-23 Halbleiterbauelemente mit Kanalstoppgraben und Verfahren Active DE102009042711B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/241,701 2008-09-30
US12/241,701 US7816229B2 (en) 2008-09-30 2008-09-30 Semiconductor device with channel stop trench and method

Publications (2)

Publication Number Publication Date
DE102009042711A1 DE102009042711A1 (de) 2010-04-08
DE102009042711B4 true DE102009042711B4 (de) 2020-10-01

Family

ID=41795281

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102009061851.1A Active DE102009061851B3 (de) 2008-09-30 2009-09-23 Halbleiterbauelement mit Kanalstoppgraben
DE102009042711.2A Active DE102009042711B4 (de) 2008-09-30 2009-09-23 Halbleiterbauelemente mit Kanalstoppgraben und Verfahren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102009061851.1A Active DE102009061851B3 (de) 2008-09-30 2009-09-23 Halbleiterbauelement mit Kanalstoppgraben

Country Status (2)

Country Link
US (2) US7816229B2 (de)
DE (2) DE102009061851B3 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532867B2 (ja) * 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP2012142560A (ja) * 2010-12-15 2012-07-26 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
CN102842604B (zh) * 2011-06-21 2015-10-21 中国科学院微电子研究所 沟槽栅型绝缘栅双极晶体管及其制作方法
WO2013035818A1 (ja) 2011-09-08 2013-03-14 富士電機株式会社 半導体装置
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
US10115815B2 (en) * 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
TW201442253A (zh) * 2013-04-19 2014-11-01 Economic Semiconductor Corp 半導體裝置及其終端區結構
US9312338B2 (en) * 2014-06-30 2016-04-12 Infineon Technologies Ag Semiconductor device containing chalcogen atoms and method of manufacturing
DE102015105758A1 (de) * 2015-04-15 2016-10-20 Infineon Technologies Ag Halbleiterbauelement und herstellungsverfahren
US9768285B1 (en) 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN106653824A (zh) * 2016-10-19 2017-05-10 珠海格力电器股份有限公司 一种沟槽型金属氧化物半导体功率器件及其制作方法
EP3319127B1 (de) * 2016-11-07 2020-12-30 ams AG Feldeffekttransistor mit getrennten source- und body-kontakten und verfahren zur herstellung der vorrichtung
CN107665924A (zh) * 2017-09-19 2018-02-06 中航（重庆）微电子有限公司 一种中低压沟槽型mos器件及其制备方法
DE102017123846B4 (de) 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
CN107749420B (zh) * 2017-11-20 2023-09-01 电子科技大学 一种逆阻型igbt
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
DE102019122453A1 (de) * 2019-08-21 2021-02-25 Infineon Technologies Austria Ag Graben-Elektrodenstrukturen enthaltende Halbleitervorrichtung
EP3863065B1 (de) * 2020-02-04 2025-05-21 Infineon Technologies Austria AG Halbleiterchip und verfahren zur herstellung davon
JP7666089B2 (ja) * 2021-04-09 2025-04-22 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10343084A1 (de) * 2003-09-17 2005-05-04 Infineon Technologies Ag Halbleiterwafer und Verfahren zu dessen Vereinzelung
DE102006036347A1 (de) * 2006-08-03 2008-04-17 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
EP1078402B1 (de) * 1999-01-07 2006-08-30 Infineon Technologies AG Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
TWI256676B (en) 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10343084A1 (de) * 2003-09-17 2005-05-04 Infineon Technologies Ag Halbleiterwafer und Verfahren zu dessen Vereinzelung
DE102006036347A1 (de) * 2006-08-03 2008-04-17 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur

Also Published As

Publication number Publication date
DE102009061851B3 (de) 2022-01-20
US8138581B2 (en) 2012-03-20
DE102009042711A1 (de) 2010-04-08
US7816229B2 (en) 2010-10-19
US20100078774A1 (en) 2010-04-01
US20110006407A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
DE102009042711B4 (de) Halbleiterbauelemente mit Kanalstoppgraben und Verfahren
DE102013211572B4 (de) Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE112011104408T5 (de) Halbleitervorrichtungen mit rückseitiger Isolierung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112009005069T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102015210923A1 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102018132237B4 (de) Leistungshalbleitervorrichtungen und Verfahren zu deren Herstellung
DE102016101545B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102009061851

Country of ref document: DE

R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029060000

Ipc: H10D0062100000