DE102009046258B3

DE102009046258B3 - Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls

Info

Publication number: DE102009046258B3
Application number: DE102009046258A
Authority: DE
Inventors: Daniel 59602 Domes
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2009-10-30
Filing date: 2009-10-30
Publication date: 2011-07-07
Anticipated expiration: 2029-10-31
Also published as: CN102184914B; US20110102054A1; CN102184914A; US8228113B2

Abstract

Die Erfindung betrifft ein Leistungshalbleitermodul und ein Verfahren zum Betrieb eines Leistungshalbleitermoduls. Das Leistungshalbleitermodul umfasst einen selbst leitenden steuerbaren ersten Leistungshalbleiterschalter (J1) mit wenigstens einem ersten Leistungshalbleiterchip (J1(1), J1(2), J1(3)), sowie einen selbst sperrenden steuerbaren zweiten Leistungshalbleiterschalter (M1) mit wenigstens einem zweiten Leistungshalbleiterchip (M1(1), M1(2), M1(3)). Die Laststrecken des ersten Leistungshalbleiterschalters (J1) und des zweiten Leistungshalbleiterschalter (M1) sind in Reihe geschaltet. Die Steueranschlüsse (13(1) , 13(2) , 13(3)) aller ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) sind dauerhaft elektrisch leitend mit einer Leiterbahn (412) verbunden, mit der kein Lastanschluss (11(2); (12(1), 12(2), 12(3)) eines der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) dauerhaft elektrisch leitend verbunden ist, und mit der kein Lastanschluss (21(1), 21(2), 21(3), 22(1), 22(2), 22(3)) und kein Steueranschluss (23(1), 23(2), 23(3)) eines der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) dauerhaft elektrisch leitend verbunden ist. Bei dem Verfahren zum Betrieb eines solchen Leistungshalbleitermoduls wird die Laststrecke des zweiten Leistungshalbleiterschalters während wenigstens eines Einschaltvorgangs und während wenigstens eines Ausschaltvorgangs des ersten Leistungshalbleiterschalters dauerhaft in einen leitenden Zustand geschaltet.

Description

Die Erfindung betrifft ein Leistungshalbleitermodul und ein Verfahren zum Betrieb eines Leistungshalbleitermoduls. Leistungshalbleitermodule umfassen einen oder mehrere Leistungshalbleiterschalter. Die Fortschritte bei den für die Leistungshalbleiterschalter verwendeten Leistungshalbleitermaterialien mit hoher Bandlücke erlauben die Herstellung unipolarer Bauelemente für hohe Sperrspannungen (z. B. 1200 V), wie sie in Silizium (Si) nur unter Inkaufnahme hoher Einschaltwiderstände möglich wären. Als unipolare Transistoren zeichnen sich beispielsweise Sperrschicht-Feldeffekttransistoren (JFETs) aus, insbesondere solche, deren Halbleiterkörper das Halbleitergrundmaterial Siliziumkarbid aufweist. Sie besitzen ein hohes Sperrvermögen bei zugleich schnellem Schaltverhalten.
1 zeigt ein Schaltsymbol eines Sperrschicht-Feldeffekttransistors J1. Dieser Sperrschicht-Feldeffekttransistor J1 weist einen ersten Lastanschluss 11, einen zweiten Lastanschluss 12 sowie einen Steueranschluss 13 auf. Zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 ist eine Laststrecke ausgebildet, die durch den Steueranschluss 13 angesteuert werden kann, so dass die Laststrecke vollständig oder teilweise aufgesteuert ist, oder aber vollständig sperrt. Im Folgenden wird ein Halbleiterbauelement oder eine Schaltungsanordnung als ”sperrend” bezeichnet, wenn seine bzw. ihre Laststrecke sperrt. Entsprechend wird ein Halbleiterbauelement oder eine Schaltungsanordnung als ”leitend” bezeichnet, wenn seine bzw. ihre Laststrecke leitet.
Bei dem gezeigten Sperrschicht-Feldeffekttransistor J1 bildet der erste Lastanschluss 11 den Drain-Anschluss, der zweite Lastanschluss 12 den Source-Anschluss. Der Steueranschluss 13 wird auch als Gate-Anschluss bezeichnet. Weiterhin kann der Sperrschicht-Feldeffekttransistor J1 eine optionale, in seinen Halbleiterkörper integrierte Body-Diode 14 aufweisen.
Die Ansteuerung der Laststrecke erfolgt dabei durch Anlegen eines geeigneten elektrischen Ansteuerpotenzials an den Steueranschluss 13. Dies kann beispielsweise mittels einer Steuerspannung zwischen dem Steueranschluss 13 und dem zweiten Lastanschluss 12 erfolgen. Ist die Steuerspannung gleich oder nahe Null, so ist die Laststrecke leitend. Um die Laststrecke in den Sperrzustand zu versetzen, muss der Steueranschluss 13 gegenüber dem zweiten Lastanschluss 12 ausreichend negativ vorgespannt sein, so dass der Stromkanal im Halbleiter vollständig abgeschnürt wird. Der Sperrschicht-Feldeffekttransistor J1 wird deshalb auch als selbst leitend (”normally on”) bezeichnet.
Ein selbst leitendes Verhalten ist aus Sicht des Anwenders jedoch nicht immer wünschenswert. Deshalb werden in vielen Anwendungen keine selbstleitenden Sperrschicht-Feldeffekttransistoren eingesetzt, sondern selbst sperrende Transistoren (”normally off”) wie z. B. Anreicherungstyp(enhancement)-MOSFETs oder IGBTs, also Transistoren, deren Laststrecken ohne Anlegen einer äußeren Spannung zwischen dem Steueranschluss und dem Source- bzw. Gate-Anschluss ausgeschaltet sind.
Mit den heute verfügbaren selbst sperrenden unipolaren Transistoren lassen sich jedoch im Vergleich zu Sperrschicht-Feldeffekttransistoren auf Siliziumkarbid-Basis nur deutlich geringere Sperrspannungen erreichen. Zum anderen weisen die heute verfügbaren bipolaren Transistoren schlechtere dynamische Eigenschaften auf.
Es ist daher eine Schaltungsanordnung wünschenswert, welche die vorteilhaften Eigenschaften eines selbst leitenden Sperrschicht-Feldeffekttransistors und eines selbst sperrenden herkömmlichen Transistors in sich vereint.
Gelöst wird diese Aufgabe durch ein Leistungshalbleitermodul gemäß Anspruch 1.
Aus der US 7 556 994 B2 ist eine Reihenschaltung mit einem selbst sperrenden Sperrschicht-Feldeffekttransistor und einem selbst leitenden Sperrschicht-Feldeffekttransistor bekannt.
Die Erfindung wird nachfolgend anhand von Beispielen erläutert. Es zeigen:
1 ein Schaltsymbol eines Sperrschicht-Feldeffekttransistors mit integrierter Body-Diode;
2 eine Schaltungsanordnung mit einer Reihenschaltung eines selbst leitenden Sperrschicht-Feldeffekttransistors und eines selbst sperrenden MOSFETs;
3 eine einphasige Inverterstufe mit zwei gemäß 2 aufgebauten Schaltungsanordnungen;
4A einen von einer separaten Spannungsquelle ausgeschalteten Sperrschicht-Feldeffekttransistor;
4B die über ihren MOSFET ausgeschaltete Schaltungsanordnung gemäß 2;
5 ein Schaltbild einer Schaltungsanordnung mit einer Reihenschaltung eines Sperrschicht-Feldeffekttransistors und eines Niedervolt-MOSFETs;
6 ein Leistungshalbleitermodul mit einer Schaltungsanordnung gemäß 5;
7 ein Ersatzschaltbild des Leistungshalbleitermoduls gemäß 6;
8 eine niederinduktive Schaltungsanordnung;
9 ein Ersatzschaltbild der niederinduktiven Schaltungsanordnung gemäß 8;
10 einen Vertikalschnitt durch eine Anordnung gemäß 8, wobei die oberseitige Verschaltung der Leistungshalbleiterchips und der Leiterbahnen mit Hilfe einer flexiblen Leiterplatte realisiert ist; und
11 einen Vertikalschnitt durch ein Leistungshalbleitermodul mit einer Schaltungsanordnung 10, wobei die auf dem Schaltungsträger montierten Leistungshalbleiterchips mit Hilfe von Bonddrähten verschaltet sind.
2 zeigt eine Schaltungsanordnung K1, die die vorteilhaften Eigenschaften eines selbst leitenden Sperrschicht-Feldeffekttransistors und eines selbst sperrenden herkömmlichen Transistors in sich vereint. Diese Schaltungsanordnung K1 umfasst einen selbst leitenden, steuerbaren ersten Leistungshalbleiterschalter J1, wie er anhand von 1 erläutert wurde, sowie einen selbst sperrenden steuerbaren zweiten Leistungshalbleiterschalter M1. Der zweite Leistungshalbleiterschalter M1, der beispielhaft als MOSFET ausgebildet ist, weist einen ersten Lastanschluss 21, einen zweiten Lastanschluss 22 sowie einen Steueranschluss 23 auf. Außerdem weist der MOSFET M1 eine optionale, in seinen Halbleiterkörper integrierte Bodydiode 24 auf. Zwischen dem ersten Lastanschluss 21 und dem zweiten Lastanschluss 22 ist eine Laststrecke ausgebildet, die durch Anlegen eines elektrischen Steuerpotenzials an den Steueranschluss 23 angesteuert werden kann, so dass sich die Laststrecke in einem vollständig oder teilweise leitenden oder einem vollständig sperrendem Zustand befindet.
Die Laststrecken des Sperrschicht-Feldeffekttransistors J1 und des MOSFETs M1 sind elektrisch in Reihe geschaltet, indem der zweite Lastanschluss 12 des Sperrschicht-Feldeffekttransistors J1 mit dem ersten Lastanschluss 21 des MOSFETs M1 elektrisch verbunden ist. Im Sinne der vorliegenden Anmeldung können die Ausdrücke ”elektrisch verbunden”, ”elektrisch leitend verbunden”, ”elektrisch angeschlossen”, ”elektrisch leitend angeschlossen” unter anderem so verstanden werden, dass eine direkte elektrische Verbindung ohne Zwischenschaltung eines schaltenden Halbleiterelements besteht, und dass die direkte elektrische Verbindung sehr niederohmig ausgeführt ist und z. B. dauerhaft einen elektrischen Widerstand von weniger als 1 Ohm aufweist. Als elektrische Verbindungen werden unter anderem metallische Komponenten wie z. B. Leiterbahnen, Anschlussbleche usw. angesehen. Dabei werden auch mehrere solcher Komponenten als ”elektrische Verbindung” angesehen, wenn sie beispielsweise durch Löten, elektrisch leitendes Kleben, Drucksintern oder durch Druckkontaktierung leitend miteinander verbunden sind.
Die Schaltungsanordnung K1 bildet einen steuerbaren Leistungshalbleiterschalter mit einem ersten Lastanschluss K11, einem zweiten Lastanschluss K12 und einem Steueranschluss K13. Zwischen ihrem ersten Lastanschluss K11 und ihrem zweiten Lastanschluss K12 weist die Schaltungsanordnung K1 eine steuerbare Laststrecke auf, die durch die Reihenschaltung der Laststrecken des Sperrschicht-Feldeffekttransistors J1 und des MOSFETs M1 gebildet ist. Außerdem ist der Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 mit dem zweiten Lastanschluss 22 des MOSFETs M1 elektrisch verbunden.
Die Ansteuerung der Laststrecke der Schaltungsanordnung K1 kann allein durch Anlegen eines externen elektrischen Steuerpotenzials an ihren Steueranschluss K13 erfolgen, der am Steueranschluss 23 des MOSFETs M1 angeschlossen ist. Eine externe Ansteuerung des Steueranschlusses 13 des Sperrschicht-Feldeffekttransistors J1 ist nicht vorgesehen. Aufgrund der Verschaltung des Sperrschicht-Feldeffekttransistors J1 und des MOSFETs M1 entspricht die Drain-Source-Spannung des MOSFETs M1 der negativen Gate-Source-Spannung des Sperrschicht-Feldeffekttransistors J1. Um zu sperren, benötigt der Sperrschicht-Feldeffekttransistor J1 eine negative Gate-Source-Spannung. Im eingeschalten Zustand zwingt der MOSFET M1 in die Gate-Source-Spannung des Sperrschicht-Feldeffekttransistors J1 – abgesehen von einem sehr geringen Spannungsabfall über der Laststrecke des MOSFETs M1 und niederohmiger Verbindungsleitungen – auf einen Wert nahe Null, so dass auch der Sperrschicht-Feldeffekttransistors J1 eingeschaltet ist oder wird.
Ein weites Anwendungsfeld der Leistungselektronik sind Wechselrichterschaltungen (Inverter, Umrichter). Eine einphasige Inverterstufe H, die nachfolgend auch als Halbbrücke bezeichnet wird, zeigt 3. Die Halbbrücke H umfasst eine obere Schaltungsanordnungen K1 und eine untere Schaltungsanordnung K1', die jeweils so aufgebaut sein können wie eine anhand von 2 erläuterte Schaltungsanordnung. Die Laststrecken der Schaltungsanordnungen K1 und K1' sind in Reihe geschaltet, indem der zweite Lastanschluss K12 der oberen Schaltungsanordnung K1 mit dem ersten Lastanschluss K11' der unteren Schaltungsanordnung K1' verbunden ist. Außerdem weist die Halbbrücke H einen Phasenausgang H15 auf, der mit dem zweiten Lastanschluss K12 der oberen Schaltungsanordnung K1 und mit dem ersten Lastanschluss K11' der unteren Schaltungsanordnung K1' verbunden ist.
Wird an die Halbbrücke H zwischen deren erstem Lastanschluss H11 und deren zweitem Lastanschluss H12 eine Versorgungsspannung VDC angeschlossen, so dass der erste Lastanschluss H11 ein gegenüber dem zweiten Lastanschluss H12 positives elektrisches Potenzial aufweist, so kann auf den Phasenausgang H15 das am ersten Lastanschluss H11 anliegende Potenzial durchgeschaltet werden, indem die Laststrecke der oberen Schaltungsanordnung K1 eingeschaltet und die Laststrecke der unteren Schaltungsanordnung K1' ausgeschaltet wird. Entsprechend kann auf den Phasenausgang H15 das am zweiten Lastanschluss H12 anliegende Potenzial durchgeschaltet werden, indem die Laststrecke der oberen Schaltungsanordnung K1 ausgeschaltet und die Laststrecke der unteren Schaltungsanordnung K1' eingeschaltet wird. Anstelle der in 3 gezeigten Versorgungsspannung aus einer Gleichspannungsquelle kann z. B. auch eine Zwischenkreisspannung vorgesehen sein, die durch Gleichrichten einer zwei-, drei- oder mehrphasigen Wechselspannung erzeugt wird.
Zur Ansteuerung der oberen Schaltungsanordnung K1 ist eine an deren Steuereingang K13 angeschlossene obere Treiberschaltung 3 vorgesehen. Entsprechend erfolgt die Ansteuerung der unteren Schaltungsanordnung K1' mittels einer an deren Steuereingang K13' angeschlossenen unteren Treiberschaltung 3'.
In der Halbbrücke H sind sowohl positive als auch negativ gerichtete Ströme über den Phasenausgang H15 erlaubt. Somit ist es erforderlich, dass die Schaltungsanordnungen K1 und K1' in bestimmten Situationen auch in Rückwärtsrichtung Strom führen können. Als Strom in Rückwärtsrichtung wird dabei ein Strom angesehen, dessen technische Stromrichtung vom zweiten Lastanschluss K12 bzw. K12' der betreffenden Schaltungsanordnung K1 bzw. K1' zu ersten Lastanschluss der zugehörigen Schaltungsanordnung K1 bzw. K1' gerichtet ist.
Ist bei einer rückwärts leitenden Schaltungsanordnung K1 oder K1' deren MOSFET eingeschaltet, kann der Rückwärtsstrom durch den Kanal dieses MOSFETs fließen. Die Drain-Source-Spannung des MOSFETs ist dann leicht negativ, so dass der Sperrschicht-Feldeffekttransistor der rückwärts leitenden Schaltungsanordnung K1 bzw. K1' eingeschaltet ist und der Rückwärtsstrom auch durch dessen Kanal fließen kann.
Während des normalen Schaltbetriebs einer Umrichterschaltung werden die obere Schaltungsanordnung K1 und die untere Schaltungsanordnung K1' der Halbbrücke H abwechselnd ein- und ausgeschaltet, mit der Nebenbedingung, dass immer nur höchstens eine der Schaltungsanordnungen K1 und K1' eingeschaltet ist. Da die steuerbaren Leistungshalbleiterschalter J1, K1, J1', K1' aufgrund von Speicherladungen und bauelementinterner Kapazitäten keine beliebig hohen Schaltgeschwindigkeiten zulassen, kann einem Ausschaltsignal der einen Schaltungsanordnung K1, K1' nicht unverzögert das Einschaltsignal der anderen Schaltungsanordnung K1' bzw. K1 folgen. Zwischen dem Ausschaltsignal der einen Schaltungsanordnung K1, K1' und dem darauf folgenden Einschaltsignal der anderen Schaltungsanordnung K1' bzw. K1 ist deshalb eine vorgegebene Totzeit einzuhalten, die im Bereich einiger 10 ns bis hin zu einigen μs liegen kann.
Während der Totzeit sind beide Schaltungsanordnungen K1 und K1' ausgeschaltet. Für die rückwärts leitende Schaltungsanordnung K1 oder K1' bedeutet dies, dass zu Beginn der Totzeit der Rückwärtsstrom durch den Kanal des MOSFETs M1 bzw. M1' der ausschaltenden Schaltungsanordnung K1 bzw. K1' auf die Bodydiode 14 bzw. 14' dieses MOSFETs M1 bzw. M1' kommutiert. Hingegen bleibt der Kanal des Sperrschicht-Feldeffekttransistors J1 bzw. J1' der ausschaltenden Schaltungsanordnung K1 bzw. K1' weiterhin leitend.
Wird zum Ende der Totzeit die nicht rückwärts leitende Schaltungsanordnung K1' bzw. K1 eingeschaltet, so kommutiert der induktiv getriebene Phasenstrom durch den Phasenausgang H15 sofort auf diese. Die bis dahin rückwärts leitende Schaltungsanordnung K1 bzw. K1' ist nun stromlos und es fällt noch (nahezu) keine Spannung an ihr ab. Die Spannung liegt noch (nahezu) vollständig an der Laststrecke der nun Strom führenden Schaltungsanordnung an. Damit die bisher rückwärts leitende Schaltungsanordnung Spannung aufnehmen kann, muss deren Ausgangskapazität aus der über der Laststrecke der Halbbrücke H abfallenden Versorgungsspannung VDC geladen werden.
Die Ausgangskapazität einer Schaltungsanordnung K1, K1' ist unter anderem durch die Summe der wirksamen, spannungsabhängigen parasitären Bauelementekapazitäten bestimmt. Je schneller die Ladung der Ausgangskapazität erfolgt, umso schneller kann sich über der Laststrecke der nun vorwärts leitenden Schaltungsanordnung K1 oder K1' Spannung abbauen, d. h. je größer die Ausgangskapazität einer Schaltungsanordnung K1, K1' ist, desto geringer sind die erreichbaren Spannungsanstiegsgeschwindigkeiten und damit umso größer die Schaltverluste und umgekehrt.
Große Ausgangskapazitäten gepaart mit hohen parasitären Induktivitäten im System können so zu einer Begrenzung der Schaltgeschwindigkeiten führen. Im Sinne geringster Schaltverluste ist eine schnelle Ladung der Ausgangskapazität wünschenswert. Hinzu kommt, dass dieser kapazitive Strom in seiner Masche sich dem Phasenstrom im gerade eingeschalteten Schalter überlagert. Dadurch entstehen in diesem zusätzliche Schaltverluste.
Parasitäre Induktivitäten, wie sie typischer Weise bei der Verwendung von Zwischenkreiskondensatoren (diese sind normalerweise parallel zur Halbbrücke H an die Versorgungsspannung VDC angeschlossen, allerdings in 3 nicht dargestellt), von Zwischenkreisverschienungen, sowie aufgrund interner Verbindungsleitungen innerhalb des Gehäuses eines Leistungshalbleitermoduls, in dem eine Schaltungsanordnung K1 und/oder K1' angeordnet ist, auftreten, begrenzen die erreichbaren Stromanstiegsgeschwindigkeiten.
Im Sinne möglichst hoher Spannungsanstiegsgeschwindigkeiten und geringer Schaltverluste ist deshalb eine schnelle Ladung der Ausgangskapazität der beteiligten Schaltungsanordnungen K1 und K1' wünschenswert. Ist die Ausgangskapazität einer Schaltungsanordnung K1, K1' in deren Sperrzustand geladen, so muss sie zum Einschalten dieser Schaltungsanordnung K1, K1' wieder entladen werden. Dies erfolgt, indem die Leistungshalbleiterschalter J1, M1 bzw. J1', M1' der betreffenden Schaltungsanordnung K1, K1' leitend werden und dabei ihre eigenen parasitären Ausgangskapazitäten kurzschließen. Die zuvor in den Ausgangskapazitäten gespeicherte Energie wird dann in Wärme umgewandelt.
Aus diesen Betrachtungen wird deutlich, dass für schnell ablaufende, verlustarme Schaltvorgänge eine möglichst geringe Ausgangskapazität wünschenswert ist.
In 4A ist ein von einer separaten Spannungsquelle U_S (bei einer Anordnung gemäß 3 realisiert durch die Treiberschaltung 3) ausgeschalteter Sperrschicht-Feldeffekttransistor J1 und in 4B die über ihren MOSFET M1 ausgeschaltete Schaltungsanordnung K1 gemäß 2 unter gleichzeitiger Darstellung der parasitären Kapazitäten des Sperrschicht-Feldeffekttransistors J1 und des MOSFETs M1 gezeigt.
In 4A ist der Sperrschicht-Feldeffekttransistor J1 aufgrund der durch die Spannungsquelle U_S bewirkten negativen Vorspannung, beispielsweise –20 V, seiner Gate-Source-Strecke ausgeschaltet. Der rückwärts fließende Phasenstrom fließt während der Totzeit durch die Bodydiode 14 des Sperrschicht-Feldeffekttransistors J1. Nimmt man vereinfachend an, dass der Spannungsabfall über der Bodydiode 14 etwa gleich Null ist, so liegt die Spannung der Spannungsquelle U_S auch an der Drain-Gate-Kapazität C_DG(J1) des Sperrschicht-Feldeffekttransistor J1 an. Da die parasitären Halbleiterkapazitäten mit zunehmender Spannung geringer werden, ist bereits ein günstig kleiner Wert für die Drain-Gate-Kapazität C_DG(J1) erreicht.
Zum Aufbau der Spannung über der Drain-Source-Strecke des Sperrschicht-Feldeffekttransistors J1 ist es nun noch erforderlich, die Drain-Source-Kapazität C_DS(J1) sowie die bereits kleine Drain-Gate-Kapazität C_DG(J1) des Sperrschicht-Feldeffekttransistors J1 umzuladen. Die Parallelschaltung der beiden Kapazitäten C_DS(J1) und C_DG(J1) wird als Ausgangskapazität des Sperrschicht-Feldeffekttransistors J1 bezeichnet.
Der MOSFET M1 wird im einfachsten Fall durch einen Kurzschluss zwischen seinem Gate-Anschluss 23 und seinem Source-Anschluss 22 ausgeschaltet. Soll die stromlose Schaltungsanordnung K1 Spannung aufnehmen, so muss zunächst der MOSFET M1 zwischen seinem Drain-Anschluss 21 und seinem Source-Anschluss 22 Spannung aufbauen, bis diese den Wert der Abschnürspannung (”pinch-off-Spannung”, vPI) des Sperrschicht-Feldeffekttransistors J1 erreicht hat. Dazu ist es erforderlich, die Ausgangskapazität des MOSFETs M1 bestehend aus der Parallelschaltung von C_DS(M1) und C_DG(M1) aufzuladen.
Da der Sperrschicht-Feldeffekttransistor J1 bis zum Erreichen seiner Abschnürspannung vPI leitend ist, liegen die parasitären Kapazitäten C_GS(J1) und C_DG(J1) des Sperrschicht-Feldeffekttransistors J1 parallel zur Ausgangskapazität des MOSFETs M1. Dabei ist zu beachten, dass die beteiligten Einzelkapazitäten im gezeigten Beispiel nicht vorgespannt sind und daher vergleichsweise große Werte besitzen.
Das Ausschalten des MOSFETs M1 einer negativen Spannung verringert lediglich den Wert von dessen Drain-Gate-Kapazität C_DG(M1), die ohnehin in den meisten MOSFET-Designs sehr gering ist und damit keinen relevanten Beitrag zur Verringerung der Ausgangskapazität einer Schaltungsanordnung K1 liefern kann.
Bis die Drain-Source-Spannung vDS(M1) des MOSFETs M1 den Wert der Abschnürspannung vPI des Sperrschicht-Feldeffekttransistors J1 erreicht hat, besteht die effektive Ausgangskapazität des MOSFETs M1 aus der Parallelschaltung von C_DS(M1), C_DG(M1), C_GS(J1) und C_DG(J1). Ist die Spannung vPI erreicht, übernimmt nur noch der Sperrschicht-Feldeffekttransistor J1 den weiteren Spannungsanstieg über der Laststrecke der Schaltungsanordnung K1. Die Drain-Source-Spannung vDS(M1) des MOSFETs M1 bleibt statisch auf dem Wert der Abschnürspannung vPI. Somit setzt sich ab diesem Zeitpunkt die resultierende Ausgangskapazität der Schaltungsanordnung K1 nur noch aus der Parallelschaltung der Drain-Source-Kapazität C_DS(J1) und der Drain-Gate-Kapazität C_DG(J1) des Sperrschicht-Feldeffekttransistors J1 zusammen, d. h. sie entspricht damit im Wesentlichen der Ausgangskapazität des gemäß 4A durch die separate Spannungsquelle U_S vorgespannten Sperrschicht-Feldeffekttransistors J1.
Beispielmessungen haben ergeben, dass die Ladung, die erforderlich ist, um die Spannung über der Ausgangskapazität der Schaltungsanordnung K1 von 0 V auf 30 V anzuheben, sechsmal so hoch ist wie bei ausgeschaltetem Sperrschicht-Feldeffekttransistor J1 nach 4A. Hieraus wird deutlich, dass bereits bei kleinen Spannungshüben im unteren Spannungsbereich ein beträchtlicher Ladungsunterschied besteht. Mit der Ladungsmenge einhergehend ist ein entsprechender Ladestrom, der erhöhte Schaltverluste des vorwärts Strom führenden Halbleiterschalters in der Halbbrücke H zur Folge hat. Eine Beispielmessung ergab, dass die Einschaltverlustenergie der in 3 gezeigten Schaltungsanordnung K1 etwa das 2,75-fache der Einschaltverlustenergie beträgt, die sich ergibt, wenn man bei der Halbbrücke H auf die Feldeffekt-Transistoren M1 und M1' sowie auf die Dioden 24 und 24' verzichtet und statt dessen den zweiten Lastanschluss 12 des Sperrschicht-Feldeffekttransistors J1 durch eine niederohmige Leitung mit dem ersten Lastanschluss 11' des Sperrschicht-Feldeffekttransistors J1' verbindet, und wenn man außerdem den weiten Lastanschluss 12' des Sperrschicht-Feldeffekttransistors J1' durch eine niederohmige Leitung mit dem zweiten Lastanschluss K12' der Schaltungsanordnung K1' verbindet. In diesem Fall müssten natürlich die Treiberschaltungen 3 und 3' nicht mehr die Steueranschlüsse 23 bzw. 23' der Feldeffekttransistoren M1 bzw. M1' ansteuern, sondern die Steueranschlüsse 13 bzw. 13' der Sperrschicht-Feldeffekttransistoren J1 bzw. J1'. Hierzu müssen die Treiberschaltungen 3 und 3' gegebenenfalls auf geeignete Weise adaptiert werden. Darüber hinaus können die steilen Flanken von hohen kapazitiven Ladeströmen Oszillationen verursachen, was sich nachteilig auf die elektromagnetische Verträglichkeit (EMV) auswirken kann.
Aus den bisherigen Betrachtungen wird deutlich, dass Idealerweise nur der Sperrschicht-Feldeffekttransistor J1 als Schalter betrieben werden sollte. Um für eine Schaltungsanordnung mit Sperrschicht-Feldeffekttransistor J1 und Feldeffekttransistor M1 dennoch die Funktionalität eines normally-off Bauelements zu erhalten, kann als Feldeffekttransistor M1 auch ein Niedervolt-Transistor verwendet werden, z. B. ein Transistor, der eine zulässige Sperrspannung von nicht mehr als 100 V aufweist. Grundsätzlich kann statt eines Niedervolt-Transistors natürlich auch ein Transistor mit beliebig hoher Sperrspannung eingesetzt werden.
Ein Beispiel für eine solche Schaltungsanordnung K1 zeigt 5. Bei dieser wird der Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 im Unterschied zu der Schaltungsanordnung K1 nach gemäß den 2, 3 und 4B außerdem nicht elektrisch fest am zweiten Lastanschluss 22 des Feldeffekttransistors M1 angeschlossen, sondern ist elektrisch separiert. Beispielsweise kann der Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 aus einem Gehäuse, in dem die Schaltungsanordnung K1 angeordnet ist, herausgeführt sein, ohne dass der Steueranschluss 13 innerhalb des Gehäuses elektrisch am zweiten Lastanschluss 22 des Feldeffekttransistors M1 angeschlossen ist. Anstelle des Feldeffekttransistors M1 kann jedoch grundsätzlich auch ein Bipolartransistor eingesetzt werden.
Die Treiberschaltung 3 zur Ansteuerung der in 5 gezeigten Schaltungsanordnung umfasst eine erste Treibereinheit 31, die zur Ansteuerung des Sperrschicht-Feldeffekttransistors J1 an dessen Steueranschluss 13 angeschlossen ist, sowie eine zweite Treibereinheit 32, die zur Ansteuerung des Feldeffekttransistors M1 an dessen Steueranschluss 23 angeschlossen ist. Die Ansteuerung des Sperrschicht-Feldeffekttransistors J1 kann dabei – anders als bei den Schaltungsanordnungen K1 und K1' gemäß den 2, 3 und 4B – unabhängig von der Ansteuerung des Feldeffekttransistors M1 erfolgen.
Der normale Schaltbetrieb einer Anordnung gemäß 5 kann so erfolgen, dass der Feldeffekttransistor M1 dauerhaft durch die zweite Treibereinheit 32 eingeschaltet bleibt. Falls jedoch besondere Situationen auftreten, in denen der Sperrschicht-Feldeffekttransistors J1 nicht oder nicht mit ausreichend hoher Sicherheit durch die erste Treibereinheit 31 abgeschaltet werden kann, so wird der Feldeffekttransistor 32 durch die zweite Treibereinheit 32 ausgeschaltet. Solche besonderen Situationen können beispielsweise dann vorliegen, wenn der Wechselrichter erstmalig startet und die Versorgungsspannung für die Treibereinheit 31 aus dem Zwischenkreis versorgt wird, oder wenn ein Fehler in der Spannungsversorgung der Treibereinheit 31 während des Betriebs des Wechselrichters auftritt.
In diesen Fällen muss der Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 durch die erste Treibereinheit 31 auf den zweiten Lastanschluss 22 des Feldeffekttransistors M1 aufgeschaltet werden. Hierzu kann ein in die erste Treibereinheit 31 integrierter, steuerbarer Leistungshalbeiterschalter S1 oder eine Diode eingesetzt werden, dessen Laststrecke an ihrem einen Ende am Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 an ihrem anderen Ende am zweiten Lastanschluss 22 des Feldeffekttransistors M1 angeschlossen ist.
Eine Schaltungsanordnung K1, wie sie in 5 gezeigt ist, kann z. B. in einem Leistungshalbleitermodul realisiert werden. Hierzu kann das Leistungshalbleitermodul einen Schaltungsträger 4 aufweisen, auf dem – wie in 6 gezeigt ist – die der Sperrschicht-Feldeffekttransistor J1 und der Feldeffekttransistor M1 angeordnet sind.
Der Schaltungsträger 4 kann beispielsweise einen dielektrischen Isolationsträger 40 aufweisen, der als flaches Plättchen ausgebildet ist. Auf seiner Oberseite 40t, einer der beiden Hauptflächen des flachen Plättchens, ist der Isolationsträger 40 mit einer oberen Metallisierungsschicht 41 versehen, die in ihren gesamten Schichtbereich flächig und fest mit der Oberseite 40t verbunden ist, d. h. die obere Metallisierungsschicht 41 kontaktiert an jeder Stelle ihres seitlichen Ausdehnungsbereichs die Oberseite 40t. Weiterhin ist die obere Metallisierungsschicht 41 zu Leiterbahnen 411, 412, 413, 414, 415 strukturiert. In diesem Sinne wird als Leiterbahnen ein beliebig geformter Abschnitt der Metallisierungsschicht verstanden, der von allen anderen Abschnitten der Metallisierungsschicht 41 beabstandet ist. Eine Leiterbahn kann beispielsweise länglich ausgebildet sein, oder flächig z. B. zur Montage eines Leistungshalbleiterchips. Außerdem kann eine Leiterbahn auch sowohl einen oder mehrere längliche Abschnitte aufweisen, als auch einen oder mehrere flächige Abschnitte.
Auf seiner der Oberseite 40t abgewandten Unterseite kann der Isolationsträger 40 ebenfalls mit einer Metallisierungsschicht versehen sein. Diese Metallisierungsschicht ist unstrukturiert, kann aber bei Bedarf ebenfalls zu Leiterbahnen strukturiert sein.
Der Schaltungsträger 4 kann beispielsweise als DCB-Substrat (DCB = direct copper bonding), als DAB-Substrat (DAB = direct aluminium bonding) oder als AMB-Substrat (AMB = active metal brazing) ausgebildet sein. Die obere Metallisierungsschicht 41 kann z. B. ganz oder zumindest überwiegend aus Kupfer oder aus Aluminium bestehen. Der Isolationsträger 40 kann beispielsweise aus einer Keramik gebildet sein. Als Keramikmaterialien hierfür eignen sich beispielsweise Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), oder Berylliumoxid (BeO). Optional kann die obere Metallisierungsschicht 41 und/oder die untere Metallisierungsschicht oberflächlich mit wenigstens einer dünnen Schichten aus einem der folgenden Materialien beschichtet werden, um die Lötbarkeit zu verbessern: Silber, NiAu, NiPd, NiPdAu.
Jeder der in 5 gezeigten steuerbaren Leistungshalbleiterschalter J1 und M1 kann nur genau einen Leistungshalbleiterchip umfassen, oder aber mehrere elektrisch parallel geschaltete Leistungshalbleiterchips. In diesem Sinne bedeutet ”parallel geschaltet”, dass einander entsprechende Anschlüsse der parallel geschalteten Leistungshalbleiterchip miteinander verbunden sind, d. h. z. B. alle Drain-Anschlüsse miteinander, alle Source-Anschlüsse miteinander und alle Gate-Anschlüsse miteinander.
In 6 ist dies beispielhaft anhand von drei Leistungshalbleiterchips J1(1), J1(2) und J1(3) gezeigt, von denen jeder einen Sperrschicht-Feldeffekttransistor enthält, und die elektrisch parallel geschaltet sind und dadurch den Sperrschicht-Feldeffekttransistor J1 bilden. Jeder der Leistungshalbleiterchips J1(1), J1(2) und J1(3) weist dabei eine Laststrecke auf, die aufgrund der Parallelschaltung der Leistungshalbleiterchips J1(1), J1(2) und J1(3) ebenfalls parallel geschaltet sind und so die Laststrecke des steuerbaren Leistungshalbleiterschalters J1 bilden.
Die Leistungshalbleiterchips J1(1), J1(2) und J1(3) sind als vertikale Leistungshalbleiterchips ausgebildet und weisen auf ihren dem Schaltungsträger 4 zugewandten Unterseiten jeweils einen ersten Lastanschluss, in diesem Beispiel ist dies jeweils der Drain-Anschluss, auf, mit dem sie mit der Leiterbahn 411 elektrisch leitend verbunden sind. Als Verbindungstechniken hierzu eignen sich Löten, Diffusionslöten, elektrisch leitendes Kleben, oder Niedertemperatur-Drucksintern (NTV), bei dem eine Paste mit Silberpulver und einem Lösungsmittel zwischen den betreffenden Leistungshalbleiterchip J1(1), J1(2) und J1(3) und die Leiterbahn 411 gebracht und dann der Leistungshalbleiterchip J1(1), J1(2) und J1(3) und der Schaltungsträger 4 mit hohem Druck aneinander gepresst werden.
Die Leistungshalbleiterchips J1(1), J1(2) und J1(3) sind an ihren zweiten Lastanschlüssen 12(1), 12(2) und 12(3), – in diesem Beispiel ist dies jeweils der Source-Anschluss – die sich auf der dem Isolationsträger 40 abgewandten Seite des betreffenden Leistungshalbleiterchips J1(1), J1(2) und J1(3) befinden, elektrisch mittels Bonddrähten 512 an die Leiterbahn 413 angeschlossen. Ebenfalls auf ihren dem Isolationsträger 40 abgewandten Seiten weisen die Leistungshalbleiterchips J1(1), J1(2) und J1(3) jeweils einen Steueranschluss 13(1), 13(2) bzw. 13(3) auf, der mittels eines Bonddrahtes 513 dauerhaft elektrisch leitend mit an die separate Leiterbahn 412 angeschlossen ist.
Weiterhin sind beispielhaft drei Leistungshalbleiterchips M1(1), M1(2) und M1(3) vorgesehen, von denen jeder einen Feldeffekttransistor enthält, die elektrisch parallel geschaltet sind und dadurch den Feldeffekttransistor M1 bilden. Jeder der Leistungshalbleiterchips M1(1), M1(2) und M1(3) weist dabei eine Laststrecke auf, die aufgrund der Parallelschaltung der Leistungshalbleiterchips M1(1), M1(2) und M1(3) ebenfalls parallel geschaltet sind und so die Laststrecke des steuerbaren Leistungshalbleiterschalters M1 bilden.
Die Leistungshalbleiterchips M1(1), M1(2) und M1(3) sind als vertikale Leistungshalbleiterchips ausgebildet und weisen auf ihren dem Schaltungsträger 4 zugewandten Unterseiten jeweils einen ersten Lastanschluss, in diesem Beispiel ist dies jeweils der Drain-Anschluss, auf, mit dem sie mit der Leiterbahn 413 elektrisch leitend verbunden sind. Als Verbindungstechniken hierzu eignen sich auch hier Löten, Diffusionslöten, elektrisch leitendes Kleben, oder das bereits oben näher erläuterte Niedertemperatur-Drucksintern (NTV).
Die Leistungshalbleiterchips M1(1), M1(2) und M1(3) sind an ihren zweiten Lastanschlüssen 22(1), 22(2) und 22(3), – in diesem Beispiel ist dies jeweils der Source-Anschluss – die sich auf der dem Isolationsträger 40 abgewandten Seite des betreffenden Leistungshalbleiterchips M1(1), M1(2) und M1(3) befinden, elektrisch mittels Bonddrähten 522 an die Leiterbahn 415 angeschlossen. Ebenfalls auf ihren dem Isolationsträger 40 abgewandten Seiten weisen die Leistungshalbleiterchips M1(1), M1(2) und M1(3) jeweils einen Steueranschluss 23(1), 23(2) bzw. 23(3) auf, der mittels eines Bonddrahtes 523 elektrisch an der Leiterbahn 414 angeschlossen ist. Der Vollständigkeit halber wird darauf hingewiesen, dass die Bonddrähte 512 und 522 die Leiterbahnen 412 bzw. 414 überkreuzen, ohne diese elektrisch zu kontaktieren.
Mit der separaten Leiterbahn 412 sind nur die Steueranschlüsse 13(1), 13(2) bzw. 13(3) der Leistungshalbleiterchips J1(1), J1(2) und J1(3) mittels der Bonddrähte 513 dauerhaft elektrisch leitend verbunden. Es besteht jedoch weder zwischen der Leiterbahn 412 und einem der ersten und zweiten Lastanschlüsse der Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) noch zwischen der Leiterbahn 412 und einem der Steueranschlüsse 23(1), 23(2) bzw. 23(3) der Leistungshalbleiterchips M1(1), M1(2) und M1(3) eine dauerhafte elektrisch leitende Verbindung. Hierdurch entsteht die Möglichkeit, den Sperrschicht-Feldeffekttransistor J1 und den Feldeffekttransistor M1 separat anzusteuern. Die Leiterbahn 412 kann wie gezeigt zwischen der Leiterbahn 411 und der Leiterbahn 413 angeordnet sein.
Um die mit den Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) und den Bonddrähten 512, 513, 522, 523 bestückten Schaltungsträger 4 nach außen hin zu kontaktieren, sind Anschlusselemente 61, 62, 63, 641 vorgesehen, die sich von der Ebene der Metallisierungsschicht 41 vom Schaltungsträger 4 weg erstrecken. An ihren dem Schaltungsträger 4 zugewandten Seiten weisen die Anschlusselemente 61, 62, 63, 64 und 641 jeweils einen Fußpunkt auf, an dem sie elektrisch leitend an den Leiterbahnen 411, 412, 414 bzw. 415 angeschlossen sind. Die Anschlusselemente 61, 62, 63, 64 und 641 dienen zur elektrischen Kontaktierung der auf dem Schaltungsträger 4 realisierten Schaltungsanordnung K1. Die Anschlusselemente 61, 62, 63, 64 und 641 können beispielsweise als metallische Anschlusslaschen, z. B. als gestanzte und dann gebogene Bleche, oder als metallische Stäbe ausgebildet sein. Die Anschlusselemente 61 und 64 dienen zum Zu- und Abführen eines Laststromes durch die Schaltungsanordnung K1. Sie können deshalb eine höhere Stromtragfähigkeit aufweisen als die anderen Anschlusselemente 62, 63 und 641. Zur Erhöhung der Stromtragfähigkeit und/oder um die Verwendung eines flachen, niederinduktiven Anschlussleiters zu ermöglichen, der an Anschlusselemente 61, 62, 63 oder 64 angeschlossen ist, kann eine zu kontaktierende Leiterbahn 411, 412, 414 oder 415 anstelle von nur einem Anschlusselement 61, 62, 63 bzw. 64 mit mehreren voneinander beabstandeten Anschlusselementen versehen sein, wie dies in 6 beispielhaft für die Anschlusselement 61 und 64 der Leiterbahnen 411 bzw. 415 gezeigt ist.
Das Anschlusselement 641, das ebenso wie das Anschlusselement 64 an seiner dem Schaltungsträger 4 zugewandten Seite elektrisch leitend mit der Leiterbahn 415 verbunden ist, dient als Hilfsanschluss, der z. B. – ebenso wie die Anschlusselemente 62 und 63 – zum Anschließen einer Treibereinheit 31, 32 verwendet werden kann. Grundsätzlich können noch weitere Anschlusselemente vorgesehen sein. Außerdem können alternativ zumindest einzelne der Anschlusselemente 61, 62, 63, 64, 641 mit ihrer dem Schaltungsträger 4 zugewandten Seite auf die dem Schaltungsträger 4 abgewandte Oberseite eines der Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) bzw. M1(3) aufgesetzt und dort elektrisch mit einer Anschlussfläche des betreffenden Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) bzw. M1(3) verbunden werden.
Bei Anordnungen, in denen die Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) in einem Gehäuse angeordnet sind, können je nach weiterer Verschaltung die dem Schaltungsträger 4 abgewandten Seiten aller oder einiger der Anschlusselemente 61, 62, 63, 64 und 641 aus dem Gehäuse herausragen und dort bei Bedarf kontaktiert werden. Außerdem kann zumindest ein Teil der Anschlusselemente 61, 62, 63, 64 und 641 im Inneren des Gehäuses z. B. elektrisch mit einer Treibereinheit 31 oder 32 verbunden werden.
Die Metallisierungsschicht 41 weist keinen Abschnitt auf, an den sowohl der zweite Lastanschluss 22 des Feldeffekttransistors M1 als auch der Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 elektrisch angeschlossen ist. Der Steueranschluss 13 des Sperrschicht-Feldeffekttransistors J1 ist deshalb mittels des Anschlusselements 62 separat aus der Ebene der Metallisierungsschicht 41 herausgeführt.
Das Ersatzschaltbild zu dieser Anordnung zeigt 7. Da der Feldeffekttransistor M1 im Normalbetrieb der Schaltungsanordnung K1 dauerhaft eingeschaltet ist, übernimmt der Sperrschicht-Feldeffekttransistor J1 allein die dynamischen Schaltvorgänge. Da die Halbleiterkörper der den Sperrschicht-Feldeffekttransistor J1 bildenden Leistungshalbleiterchips J1(1), J1(2) und J1(3) als Grundmaterial Siliziumkarbid aufweisen, ist der Sperrschicht-Feldeffekttransistor J1 grundsätzlich sehr schnell schaltend, weshalb eine niederinduktiv ausgelegter Ansteuerkreis von erheblicher Bedeutung ist.
Die im Ansteuerkreis des Sperrschicht-Feldeffekttransistors J1 wirksame Gesamtinduktivität LG ist die Summe aller darin befindlicher Einzelinduktivitäten. Für das Realisierungsbeispiel gemäß 6 und dessen Ersatzschaltbild gemäß 7 ist das die Summe aus den Streuinduktivitäten L1 des äußeren Gate-Kreises, des Sperrschicht-Feldeffekttransistors J1, der sourceseitigen Induktivität L4 der den Feldeffekttransistor M1 bildenden Leistungshalbleiterchips M1(1), M1(2) und M1(3), sowie der sourceseitigen Induktivität L3 der den Sperrschicht-Feldeffekttransistor J1 bildenden Leistungshalbleiterchips J1(1), J1(2) und J1(3). Es gilt: LG = L1 + L3 + L4 (1)
Neben dem Wert der Summe der Einzelinduktivitäten L1, L3, L4, die Umladevorgänge der parasitären Kapazitäten und damit schnell ablaufende Schaltvorgänge behindert, kommt es durch transiente Vorgänge beim Schalten zu Spannungsinduktionen an den Induktivitäten L2, L3, L4 und L5. Die dabei an den Induktivitäten L3 und L4 induzierten Spannungen wirken derart, dass eine Gegenkopplung im Gate-Kreis des Sperrschicht-Feldeffekttransistors J1 entsteht, was den Schaltvorgang weiter verlangsamt.
Deshalb ist es vorgesehen, neben einer möglichst geringen Summeninduktivität im Gate-Kreis des Sperrschicht-Feldeffekttransistors J1 die Induktivitäten L3 und L4 klein zu halten oder nach Möglichkeit überhaupt nicht in den Gate-Kreis einzuschließen.
Wie eine derartige Anordnung realisiert werden kann, zeigt 8 in Verbindung mit deren Ersatzschaltbild gemäß 9. Anders als bei der Anordnung gemäß den 6 und 7 werden die zweiten Lastanschlüsse 22(1), 22(2), 22(3) der den Feldeffekttransistor M1 bildenden Leistungshalbleiterchips M1(1), M1(2) bzw. M1(3) elektrisch jeweils mittels wenigstens einer zusätzlichen Verbindungsleitung 524 gemeinsam an eine weitere, in der Metallisierungsschicht 41 ausgebildete Leiterbahn 416 angeschlossen. Dabei kann eine solche zusätzliche Verbindungsleitung 524 einstückig oder – wie gezeigt – nicht einstückig mit einer der Verbindungsleitungen 522 ausgebildet sind. Die Verbindungsleitungen 524 können beispielsweise als Bonddrähte ausgebildet sein. Die Leiterbahn 416 kann z. B. vollständig oder zumindest abschnittweise unmittelbar benachbart zu der Leiterbahn 412, an die die Steueranschlüsse 13(1), 13(2) und 13(3) der den Sperrschicht-Feldeffekttransistor J1 bildenden Leistungshalbleiterchips J1(1), J1(2) und J1(1) angeschlossen sind, angeordnet sein.
In diesem Sinne bedeutet ”unmittelbar”, dass sich über den betreffenden Abschnitt der Leiterbahn 416 oder über deren gesamte Ausdehnung keine andere in der Metallisierungsschicht 41 ausgebildete Leiterbahn zwischen den Leiterbahnen 412 und 416 befindet. Die Leiterbahn 413, auf der die Leistungshalbleiterchips M1(1), M1(2) und M1(3) montiert sind, kann optional zwischen der Leiterbahn 416 und der Leiterbahn 415, an denen jeweils die zweiten Lastanschlüsse 22(1), 22(2) und 22(3) der Leistungshalbleiterchips M1(1), M1(2) bzw. M1(3) angeschlossen sind, angeordnet sein. Ebenfalls optional kann die Leiterbahn 416 zwischen den Leiterbahnen 412 und 413 angeordnet sein.
Durch den Anschluss der zweiten Lastanschlüsse 22(1), 22(2) und 22(3) der Leistungshalbleiterchips M1(1), M1(2) bzw. M1(3) an eine derartige separate Leiterbahn 416 wird verhindert, dass der Gate-Kreis des Sperrschicht-Feldeffekttransistors J1 wie bei der Anordnung gemäß den 6 und 7 über die den Laststrom der Schaltungsanordnung K1 führende Induktivität L4 geführt wird, die unter anderem die Bonddrähte 522 umfasst, sowie den die Bonddrähte 522 verbindenden Abschnitt der Leiterbahn 415. Der in der Anordnung gemäß den 6 und 7 im Gate-Kreis des Sperrschicht-Feldeffekttransistors J1 noch wirksame Anteil der Streuinduktivität L4 wird ersetzt durch die wesentlich geringere Streuinduktivität L7, die unter anderem die zusätzlichen Verbindungsleitungen 524 und den diese elektrisch verbindenden Abschnitt der Leiterbahn 416 umfasst.
Durch diese Maßnahme verringern sich sowohl die Summeninduktivität LG als auch die Gegenkopplung. Schnellste Ein- und Ausschaltvorgänge der JFETs sind die Folge. Nun gilt für die im Ansteuerkreis des Sperrschicht-Feldeffekttransistors J1 wirksame Gesamtinduktivität LG: LG = L1 + L3 + L7 (2)
Darüber hinaus eignet sich die Anordnung gemäß 8 aufgrund der Möglichkeit, die Leiterbahnen 412 und 416 in geringem Abstand voneinander und/oder parallel zu führen, dazu, zur Kontaktierung der Leiterbahnen 412 und 416 optional jeweils mehrere Anschlusselemente 62(1), 62(2), 62(3) bzw. 65(1), 65(2), 65(3) einzusetzen. Dabei sind die Anschlusselemente 62(1), 62(2), 62(3) jeweils an einer ersten Verbindungsstelle 82 elektrisch leitend mit der Leiterbahn 412 und die Anschlusselemente 65(1), 65(2), 65(3) jeweils an einer zweiten Verbindungsstelle 85 elektrisch leitend mit der Leiterbahn 416 verbunden.
Die Anschlusselemente 62(1), 62(2), 62(3) bzw. 65(1), 65(2), 65(3) können dabei optional so angeordnet sein, dass jedes der mit der Anschlusselemente 62(1), 62(2), 62(3) mit einem anderen der Anschlusselemente 65(1), 65(2), 65(3) ein Paar (62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3)) bildet. Dabei kann bei einem jeden der Anschlusselemente 62(1), 62(2), 62(3) das mit dem betreffenden der Anschlusselemente 62(1), 62(2), 62(3) ein Paar bildende Anschlusselement 65(1), 65(2), 65(3) das dem betreffenden der Anschlusselemente 62(1), 62(2), 62(3) nächstgelegene der Anschlusselemente 65(1), 65(2), 65(3) sein. Dabei kann bei genau einem, mehreren oder jedem der Paare (62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3)) der Abstand d1 zwischen den Anschlusselementen 62(1), 62(2), 62(3), 65(1), 65(2), 65(3) des Paares (62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3)) kleiner oder gleich 5 mm gewählt werden.
Durch eine paarweise Anordnung der Anschlusselemente 62(1), 62(2), 62(3) und 65(1), 65(2), 65(3) lässt sich eine niederinduktive Verbindung zwischen dem mit den Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2), M1(3) bestückten Schaltungsträger 4 und der ersten Treibereinheit 31 realisieren. Die erste Treibereinheit 31 kann beispielsweise in oder außerhalb eines Modulgehäuses, in dem unter anderem die Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2), M1(3) angeordnet sind, auf der dem Schaltungsträger 4 abgewandten Seite der Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2), M1(3) positioniert sein. Die Realisierung der erste Treibereinheit 31 kann beispielsweise mittels einer herkömmlichen, nicht keramikbasierten Leiterplatte (PCB) erfolgen, auf der die elektrischen Komponenten der ersten Treibereinheit 31 und optional auch der zweiten Treibereinheit 32 montiert sind. Eine solche Leiterplatte kann z. B. parallel zum Schaltungsträger 4 verlaufen.
Weiterhin und unabhängig von den anderen erläuterten Ausgestaltungen kann ein jedes der Anschlusselemente 62(1), 62(2), 62(3) so auf dem Schaltungsträger 4 angeordnet sein, dass es von der ihm nächstgelegenen der Verbindungsstellen 9 zwischen der Leiterbahn 412 und den Bonddrähten 513 einen Abstand d2 von kleiner oder gleich 10 mm aufweist.
Unabhängig davon, ob nur ein oder mehrere Anschlusselemente 62(1), 62(2), 62(3) bzw. 65(1), 65(2), 65(3) je Leiterbahn 412 bzw. 416 vorgesehen sind, und ob eine paarige Anordnung von Anschlusselementen 62(1), 62(2), 62(3) bzw. 65(1), 65(2), 65(3) verschiedener Leiterbahnen 412 und 416 vorliegt oder nicht, kann die erste Treibereinheit 31 an zumindest eines der Anschlusselemente 62(1), 62(2), 62(3) und an zumindest eines der Anschlusselemente 65(1), 65(2), 65(3) angeschlossen werden. Beispielsweise kann bei einem Leistungshalbleitermodul eine einzige erste Treibereinheit 31 vorgesehen sein, an der sämtliche Paare (62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3)) von Anschlusselementen angeschlossen sind. Ebenso ist es jedoch möglich, für jedes dieser Paare (62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3)) des Leistungshalbleitermoduls eine eigene erste Treibereinheit vorzusehen, an die das betreffende Paar (62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3)) angeschlossen ist.
Durch eine Ausgestaltung gemäß den 8 und 9 kann der bzw. können die erste(n) Treibereinheit(en) 31 zur Ansteuerung aller den Sperrschicht-Feldeffekttransistor J1 bildenden Leistungshalbleiterchips J1(1), J1(2) und J1(3) sowie die zugehörigen peripheren Beschaltungselemente (z. B. Stützkondensatoren, Widerstände, etc.) in unmittelbarer Nähe zu den Leistungshalbleiterchips J1(1), J1(2) und J1(3) angeordnet werden. Der bandleiterförmige Charakter der Leiterbahnen 412 und 416 ermöglicht auch einen bandleiterförmigen Anschluss dieser Leiterbahnen 412 und 416 an eine oder mehrere erste Treibereinheit(en) 31. Dies erlaubt im Ergebnis schnellste Schaltvorgänge mit einem Minimum an Streuinduktivität und damit auch eine minimale, durch transiente Vorgänge im Leistungskreis bedingte Gegenkopplung.
Bei den anhand den 6 und 8 erläuterten Schaltungsanordnungen sind die elektrisch leitenden Verbindungen mit Hilfe von Leiterbahnen 411, 412, 413, 414, 415 und 416 realisiert, die als Abschnitte der oberen Metallisierungsschicht 41 ausgebildet sind, sowie mit Hilfe von Bonddrähten 512, 513, 522, 523 und 524. Abweichend davon kann anstelle der Bonddrähte 512, 513, 522, 523 und 524 auch eine flexible Leiterplatte vorgesehen sein, die eine Leiterstruktur mit mehreren voneinander beabstandeten, flexiblen Leiterbahnen aufweist, die die Funktion der Bonddrähte 512, 513, 522, 523 und 524 übernehmen. Um bestimmte der flexiblen Leiterbahnen elektrisch voneinander zu isolieren, kann zwischen diesen eine flexible dielektrische Folie angeordnet werden. Die Gesamtheit der flexiblen Leiterbahnen und der flexiblen dielektrischen Folien stellt einen Verbund dar, der durch Laminieren hergestellt werden kann. Der fertige Verbund kann passgenau zu dem mit den Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) bestückten Schaltungsträger 4 gefertigt und dann mit diesem verbunden werden, so dass die erläuterte Schaltungsanordnung K1 entsteht.
Anstelle einen vorgefertigten Folienverbund auf den mit den Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) bestückten Schaltungsträger 4 aufzubringen können die einzelnen flexiblen dielektrischen Schichten und die einzelnen flexiblen Leiterbahnen auch nacheinander auf den bestückten Schaltungsträger 4 aufgebracht werden.
10 zeigte einen Vertikalschnitt durch eine solche Anordnung, die – abgesehen davon, dass die oberseitige Verschaltung der Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) und der Leiterbahnen 411, 412, 413, 414, 415 und 416 nicht mit Bonddrähten sondern mit einer flexiblen Leiterplatte realisiert ist – der Anordnung gemäß 8 entspricht. Die flexiblen Leiterbahnen der flexiblen Leiterplatte sind jeweils mit demselben Bezugszeichen versehen wie der schaltungstechnisch identische Bonddraht gemäß 8. Die flexiblen dielektrischen Folien der flexiblen Leiterplatte sind mit dem Bezugszeichen 8 bezeichnet.
Die auf dem Schaltungsträger 4 montierten Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) sind in einem Gehäuse 6 angeordnet, aus dem die Anschlusselemente 61 und 64 herausragen, um eine externe elektrische Kontaktierung des Leistungshalbleitermoduls zu ermöglichen. Im Inneren des Gehäuses 6 befinden sich außerdem die erste Treibereinheit 31 und die zweite Treibereinheit 32, welche mittels der Anschlusselemente 62 und 65 bzw. 63 und 641 elektrisch an die Schaltungsanordnung K1 angeschlossen sind.
Wie anhand von 10 ebenfalls zu erkennen ist, kann auf die der Oberseite 40t des Isolationsträgers 40 abgewandte Unterseite 40b ebenfalls eine Metallisierungsschicht 42 aufgebracht sein.
11 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, mit dem dieselbe Schaltungsanordnung K1 realisiert ist wie bei dem Leistungshalbleitermodul gemäß 10. Anders als bei letzterem erfolgt die Verschaltung der auf dem Schaltungsträger 4 montierten Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) jedoch nicht mit Hilfe einer flexiblen Leiterplatte sondern mit Hilfe von Bonddrähten.
Außerdem sind die erste Treibereinheit 31 und die zweite Treibereinheit 32 auf einer Leiterplatte 7 montiert, welche auf der dem Schaltungsträger 4 abgewandten Seite der Leistungshalbleiterchips J1(1), J1(2), J1(3), M1(1), M1(2) und M1(3) in dem Gehäuse 6 angeordnet ist.
Bei den vorangehenden Beispielen umfassen die Leistungshalbleiterschalter J1 und M1 jeweils drei parallel geschaltete Leistungshalbleiterchips. Abweichend davon kann jeder der Leistungshalbleiterschalter J1 und M1 auch genau einen, zwei oder mehr als drei parallel geschaltete Leistungshalbleiterchips aufweisen. Außerdem kann die Zahl der den Leistungshalbleiterchip J1 bildenden Leistungshalbleiterchips J1(1), J1(2), J1(3) grundsätzlich unabhängig von der Zahl der den Leistungshalbleiterchip M1 bildenden Leistungshalbleiterchips M1(1), M1(2), M1(3) gewählt werden.
Der Betrieb eines vorangehend erläuterten Leistungshalbleitermoduls kann so erfolgen, dass wenigstens eine erste Treibereinheit 31 ein erstes Ansteuersignal bereit stellt, mit dem die Steueranschlüsse 13(1), 13(2), 13(3) der ersten Leistungshalbleiterchips J1(1), J1(2), J1(3) so ansteuerbar sind, dass bei einem Einschaltvorgang die Laststrecke eines jeden der ersten Leistungshalbleiterchips J1(1), J1(2), J1(3) von einem sperrenden in einen leitenden Zustand geschaltet werden kann, bzw. dass bei einem Ausschaltvorgang die Laststrecke eines jeden der zweiten Leistungshalbleiterchips J1(1), J1(2), J1(3) von einem leitenden in einen sperrenden Zustand geschaltet werden kann.
Entsprechend kann wenigstens eine zweite Treibereinheit 32 zur Bereitstellung eines zweiten Ansteuersignals vorgesehen sein, mit dem die Steueranschlüsse 23(1), 23(2), 23(3) der zweiten Leistungshalbleiterchips M1(1), M1(2), M1(3) so angesteuert werden können, dass bei einem Einschaltvorgang die Laststrecke eines jeden der zweiten Leistungshalbleiterchips M1(1), M1(2), M1(3) von einem sperrenden in einen leitenden Zustand geschaltet werden kann, bzw. dass bei einem Ausschaltvorgang die Laststrecke eines jeden der zweiten Leistungshalbleiterchips M1(1), M1(2), M1(3) von einem leitenden in einen sperrenden Zustand geschaltet werden kann.
Bei dem ersten und/oder dem zweiten Ansteuersignal kann es sich beispielsweise um eine Rechteckspannung handeln.
Dabei kann die zweite Treibereinheit 32 optional die Laststrecke eines jeden der zweiten Leistungshalbleiterchips M1(1), M1(2), M1(3) während eines Wechselschaltbetriebs aller ersten Leistungshalbleiterchips J1(1), J1(2), J1(3), der wenigstens einen Einschaltvorgang und wenigstens einen Ausschaltvorgang umfasst, dauerhaft in einem leitenden Zustand versetzen.

Claims

Leistungshalbleitermodul mit – einem selbst leitenden, steuerbaren ersten Leistungshalbleiterschalter (J1), der einen oder mehrere elektrisch parallel geschaltete erste Leistungshalbleiterchips (J1(1), J1(2), J1(3)) umfasst, von denen jeder einen ersten Lastanschluss (11(2), einen zweiten Lastanschluss (12(1), 12(2), 12(3)), und einen Steueranschluss (13(1), 13(2), 13(3)) aufweist, sowie eine Laststrecke, die zwischen dem ersten Lastanschluss (11(2) und dem zweiten Lastanschluss (12(1), 12(2), 12(3)) des betreffenden ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) ausgebildet ist, wobei der erste Leistungshalbleiterschalter (J1) eine Laststrecke aufweist, die durch die Parallelschaltung der Laststrecken der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) gebildet ist; – einem selbst sperrenden, steuerbaren zweiten Leistungshalbleiterschalter (M1), der einen oder mehrere elektrisch parallel geschaltete zweite Leistungshalbleiterchips (M1(1), M1(2), M1(3)) umfasst, von denen jeder einen ersten Lastanschluss (21(2)), einen zweiten Lastanschluss (22(1), 22(2), 22(3)), sowie einen Steueranschluss (23(1), 23(2), 23(3)) aufweist, sowie eine Laststrecke, die zwischen dem ersten Lastanschluss (12(2) und dem zweiten Lastanschluss (22(1), 22(2), 22(3)) des betreffenden zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) ausgebildet ist, wobei der zweite Leistungshalbleiterschalter (M1) eine Laststrecke aufweist, die durch die Parallelschaltung der Laststrecken der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) gebildet ist; – einem Schaltungsträger (4), der einen Isolationsträger (40) mit einer Oberseite (40t) umfasst, sowie eine zu Leiterbahnen (411, 412, 413, 414, 415, 416) strukturierte obere Metallisierungsschicht (41), die auf die Oberseite (40t) aufgebracht ist; wobei – alle ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) auf einer ersten (411) der Leiterbahnen (411, 412, 413, 414, 415, 416) angeordnet sind; – alle zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) auf einer zweiten (413) der Leiterbahnen (411, 412, 413, 414, 415, 416) angeordnet sind; – die Laststrecken des ersten Leistungshalbleiterschalters (J1) und des zweiten Leistungshalbleiterschalters (M2) elektrisch in Reihe geschaltet sind; – die Steueranschlüsse (13(1), 13(2), 13(3)) aller ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) dauerhaft elektrisch leitend mit einer dritten (412) der Leiterbahnen (411, 412, 413, 414, 415, 416) verbunden sind; – keiner der ersten Lastanschlüsse (11(2)) und keiner der zweiten Lastanschlüsse (12(1), 12(2), 12(3)) der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) dauerhaft elektrisch leitend mit der dritten Leiterbahn (412) verbunden ist; – keiner der ersten Lastanschlüsse (21(2)), keiner der zweiten Lastanschlüsse (22(1), 22(2), 22(3)) und keiner der Steueranschlüsse (23(1), 23(2), 23(3)) der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) dauerhaft elektrisch leitend mit der dritten Leiterbahn (412) verbunden ist; und – die zweiten Lastanschlüsse (22(1), 22(2), 22(3)) der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) mit einer vierten (415) der Leiterbahnen (411, 412, 413, 414, 415, 416) dauerhaft elektrisch leitend verbunden sind.
Leistungshalbleitermodul gemäß Anspruch 1, bei dem die zweiten Lastanschlüsse (22(1), 22(2), 22(3)) der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) mit einer fünften (416) der Leiterbahnen (411, 412, 413, 414, 415, 416) dauerhaft elektrisch leitend verbunden sind, wobei die fünfte Leiterbahn (416) von der vierten Leiterbahn (415) beabstandet ist.
Leistungshalbleitermodul gemäß Anspruch 2, bei dem – die zweite Leiterbahn (413) zwischen der vierten Leiterbahn (415) und der fünften Leiterbahn (416) angeordnet ist; und/oder – die fünfte Leiterbahn (416) zwischen der zweiten Leiterbahn (413) und der dritten Leiterbahn (412) angeordnet ist.
Leistungshalbleitermodul gemäß einem der Ansprüche 2 oder 3 mit einem oder mehreren Paaren ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))) von Anschlusselementen ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))), wobei jedes der Paare ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))) – ein erstes Anschlusselement (62(1), 62(2), 62(3)) umfasst, das eine dem Schaltungsträger (4) zugewandte Seite aufweist, an der es mit der dritten Leiterbahn (412) dauerhaft elektrisch leitend verbunden ist; – ein zweites Anschlusselement (65(1), 65(2), 65(3)) umfasst, das eine dem Schaltungsträger (4) zugewandte Seite aufweist, an der es mit der fünften Leiterbahn (416) dauerhaft elektrisch leitend verbunden ist.
Leistungshalbleitermodul gemäß Anspruch 4, bei dem bei genau einem, zumindest einem oder allen Paaren ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))) von Anschlusselementen (62(1), 62(2), 62(3), 65(1), 65(2), (65(3)) das erste Anschlusselement (62(1), 62(2), 62(3)) vom zweiten Anschlusselement (65(1), 65(2), 65(3)) einen Abstand (d1) von kleiner oder gleich 5 mm aufweist.
Leistungshalbleitermodul gemäß einem der Ansprüche 4 oder 5 mit mehreren Paaren ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))) von Anschlusselementen ((62(1), 62(2), 62(3), 65(1), 65(2), (65(3))), wobei – bei einem jeden der Paare ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))) dessen erstes Anschlusselement (62(1), 62(2), 62(3)) an einer ersten Verbindungsstelle (82) dauerhaft elektrisch leitend mit der dritten Leiterbahn (412) verbunden ist; – zum Steueranschluss (13(1), 13(2), 13(3)) eines jeden der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) eine elektrische Verbindungsleitung (513) vorgesehen ist, die an einer zweiten Verbindungsstelle, (9) dauerhaft elektrisch leitend mit der dritten (412) der Leiterbahnen (411, 412, 413, 414, 415, 416) verbunden ist; – bei genau einem, mehreren oder einem jeden der Paare ((62(1); 65(1)), (62(2); 65(2)), (62(3); 65(3))) die erste Verbindungsstelle (82) von einer der zweiten Verbindungsstellen (9) einen Abstand (d2) von kleiner oder gleich 10 mm aufweist.
Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die dritte Leiterbahn (412) zwischen der ersten Leiterbahn (411) und der zweiten Leiterbahn (413) angeordnet ist.
Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem der Isolationsträger (40) als Keramikplättchen ausgebildet ist, und/oder bei dem die obere Metallisierungsschicht (41) über ihren gesamten Schichtbereich flächig und fest mit der Oberseite (40t) des Isolationsträgers (40) verbunden ist.
Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem genau einer, mehrere oder jeder der ersten Leistungshalbleiterchips ((J1(1), J1(2), J1(3)) einen Halbleiterkörper mit dem Grundmaterial Siliziumkarbid aufweist.
Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die ersten Leistungshalbleiterchips ((J1(1), J1(2), J1(3)) und die zweiten Leistungshalbleiterchips ((M1(1), M1(2), M1(3)) auf ihren den dem Schaltungsträger (4) abgewandten Seiten Anschlusskontakte (12(1), 12(2), 12(3), 13(1), 13(2), 13(3), 22(1), 22(2), 22(3), 23(1), 23(2), 23(3)) aufweisen, die mittels einer flexiblen Leiterplatte, welche durch einen Verbund aus flexiblen Leiterbahnen und einer oder mehreren flexiblen dielektrische Folien gebildet ist, untereinander sowie mit der oberen Metallisierungsschicht (41) elektrisch leitend verbunden sind.
Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche mit – wenigstens einer ersten Treibereinheit (31) zur Bereitstellung eines ersten Ansteuersignals, mit dem die Steueranschlüsse (13(1), 13(2), 13(3)) der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) so ansteuerbar sind, dass (a) bei einem Einschaltvorgang die Laststrecke eines jeden der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) von einem sperrenden in einen leitenden Zustand schaltbar ist; und (b) bei einem Ausschaltvorgang die Laststrecke eines jeden der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) von einem leitenden in einen sperrenden Zustand schaltbar ist; – wenigstens einer zweiten Treibereinheit (32) zur Bereitstellung eines zweiten Ansteuersignals, mit dem die Steueranschlüsse (23(1), 23(2), 23(3)) der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) so ansteuerbar sind, dass sich die Laststrecke eines jeden der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) während eines Wechselschaltbetriebs aller ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)), der wenigstens einen Einschaltvorgang und wenigstens einen Ausschaltvorgang umfasst, dauerhaft in einem leitenden Zustand befindet.
Verfahren zum Betrieb eines Leistungshalbleitermoduls mit folgenden Schritten: – Bereitstellen eines Leistungshalbleitermoduls gemäß einem der vorangehenden Ansprüche; – Ansteuern der Steueranschlüsse (23(1), 23(2), 23(3)) der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) so, dass sich die Laststrecke eines jeden der zweiten Leistungshalbleiterchips (M1(1), M1(2), M1(3)) während eines Zeitintervalls, in dem ein Wechselschaltbetrieb aller ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) durchgeführt wird, dauerhaft in einem leitenden Zustand befindet, wobei der Wechselschaltbetrieb (a) wenigstens einen Einschaltvorgang umfasst, bei dem die Laststrecke eines jeden der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) von einem sperrenden in einen leitenden Zustand geschaltet wird; sowie (b) wenigstens einen Ausschaltvorgang umfasst, bei dem die Laststrecke eines jeden der ersten Leistungshalbleiterchips (J1(1), J1(2), J1(3)) von einem leitenden in einen sperrenden Zustand geschaltet wird.