[go: up one dir, main page]

DE102009038710B4 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102009038710B4
DE102009038710B4 DE102009038710.2A DE102009038710A DE102009038710B4 DE 102009038710 B4 DE102009038710 B4 DE 102009038710B4 DE 102009038710 A DE102009038710 A DE 102009038710A DE 102009038710 B4 DE102009038710 B4 DE 102009038710B4
Authority
DE
Germany
Prior art keywords
dielectric layer
semiconductor
zone
layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009038710.2A
Other languages
English (en)
Other versions
DE102009038710A1 (de
Inventor
Dr. Pfirsch Frank Dieter
Dr. Schulze Hans-Joachim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102009038710.2A priority Critical patent/DE102009038710B4/de
Priority to US12/861,153 priority patent/US8809971B2/en
Priority to CN201510617160.5A priority patent/CN105185822A/zh
Priority to CN2010105105209A priority patent/CN102024793A/zh
Publication of DE102009038710A1 publication Critical patent/DE102009038710A1/de
Application granted granted Critical
Publication of DE102009038710B4 publication Critical patent/DE102009038710B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleiterbauelement, aufweisend:- einen Halbleiterkörper (1),- eine Kanalzone (2) in dem Halbleiterkörper (1), wobei die Kanalzone (2) Teil eines IGBT oder eines EST ist- eine Kanalsteuerelektrode (3) entlang der Kanalzone (2),- eine dielektrische Schicht (4) zwischen der Kanalzone (2) und der Kanalsteuerelektrode (3), wobei die dielektrische Schicht (4) einen Schichtstapel mit mindestens zwei Subschichten (4a,4b) aus dielektrischem Material umfasst, bei dem zumindest eine Subschicht (4a,4b) aus SiO2 besteht und bei dem zumindest eine Subschicht (4a,4b) mit einem dielektrischen Material, das einen negativen Temperaturkoeffizient der relativen Dielektrizitätskonstante εr aufweist, ausgebildet ist, wobei die dielektrische Schicht (4) einen negativen Temperaturkoeffizient der relativen Dielektrizitätskonstante εaufweist.

Description

  • Halbleiterbauelemente erwärmen sich im Betriebsfall in Folge hoher Stromdichten bei gleichzeitig hoher Spannung. Eine solche Aufheizung kann relativ homogen erfolgen oder in Folge von Stromfilamentierung auch sehr lokal.
  • Werden Halbleiterbauelemente unterhalb des sogenannten temperaturstabilen Punktes betrieben, kann bei hinreichend hoher Spannung eine Filamentierung des Stromes eintreten, der zur Zerstörung des Halbleiterbauelements führen kann.
  • Um also zu starke Aufheizung bzw. Stromfilamentierung zu vermeiden, werden im Allgemeinen die elektrischen Parameter wie z.B. der Durchlassstrom, dI/dt, dU/dt, Temperatur etc. entsprechend begrenzt, um den sicheren Bereich (SOA-Bereich) im Betriebsfall nicht zu verlassen. Dies schränkt zum Einen die mögliche Verbesserung der Halbleiterbauelementeigenschaften ein, zum Anderen werden die Einsatzmöglichkeiten der Halbleiterbauelemente begrenzt, insbesondere bei Berücksichtigung von Störfällen, die eine erhöhte Robustheit der Halbleiterbauelemente erfordern.
  • Eine Möglichkeit, Halbleiterbauelemente vor zu großer Aufheizung zu schützen, besteht darin, einen oder mehrere Temperatursensoren in das Halbleiterbauelement einzubauen und aufgrund der Messergebnisse der Temperatursensoren die Gatespannung des Halbleiterbauelements ab einer bestimmten Schwelltemperatur auf niedrigere Werte herunter zu regeln. Dies bedeutet aber einen erhöhten Aufwand sowohl im Halbleiterbauelement als auch für die Temperaturauswertung und die Regelung der Gatespannung. Außerdem muss mit einer gewissen Verzögerungszeit des Temperatursignals aufgrund der räumlichen Distanz zwischen Temperaturquelle und Temperatursensor gerechnet werden.
  • Die DE 10361714 A1 zeigt einen Ansatz zur lokalen Verringerung der Gatespannung, bei dem zwischen das Gate und die Source eines MOSFETs ein Widerstand mit negativem Temperaturkoeffizienten (NTC, Heißleiter) geschaltet wird, der bei hoher Temperatur die Gatesourcespannung verringert. Dabei fließt allerdings ein ständiger Gate-Source-Leckstrom.
  • In der DE 10355669 A1 wird eine Verringerung des Stromes durch eine temperaturabhängige Austrittsarbeit der Gateelektrode erreicht, wodurch sich die Schwellspannung des MOS-Kanals bei steigender Temperatur erhöht. Dieser Effekt ist allerdings klein und führt nicht zu einer ausreichenden Schutzwirkung.
  • Aus der DE 11 2006 003 059 T5 ist eine Mehrfach-Gate-Transistoranordnung mit einem dielektrischen Schichtstapel, unter anderem mit einer SiO2-Schicht und einer Ba(a-x) SrxTiO3-Schicht bekannt.
  • Aus der US 2005/0023622 A1 ist ein MOS-Transistor mit einem Gate-Dielektrikum, zusammengesetzt aus einer SiO2-Schicht und einer Strontium-Titanat-Schicht, bekannt.
  • Die Druckschrift DE 10 2006 004 405 B4 zeigt einen IGBT mit einer mit einer Kanalsteuerelektrode entlang einer Kanalzone und einer dazwischen angeordneten dielektrischen Schicht.
  • In der US 2007 / 0 278 565 A1 ist ein Superjunction MOSFET mit einer Kanalsteuerelektrode entlang einer Kanalzone und einer dazwischen angeordneten dielektrischen Schicht gezeigt.
  • Aus der US 2005/0035401 A1 ist ein IGBT mit einem Gate-Dielektrikum aus SiO2, SrTiO3 oder BaSrTiO3 bekannt.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement bereit zu stellen, das einem strombedingten Aufheizen des Halbleiterbauelements über eine kritische Temperatur hinaus entgegenwirkt.
  • Diese Aufgabe wird gelöst durch den unabhängigen Patentanspruch 1. Weiterbildungen der Erfindung finden sich in den abhängigen Patentansprüchen.
  • Eine Ausführungsform bezieht sich auf ein Halbleiterbauelement, das einen Halbleiterkörper, eine Kanalzone in dem Halbleiterkörper, wobei die Kanalzone Teil eines IGBT oder eines EST ist, eine Kanalsteuerelektrode entlang der Kanalzone und eine dielektrische Schicht zwischen der Kanalzone und der Kanalsteuerelektrode aufweist, wobei die dielektrische Schicht einen Schichtstapel mit mindestens zwei Subschichten aus dielektrischem Material umfasst, bei dem zumindest eine Subschicht aus SiO2 besteht und bei dem zumindest eine Subschicht mit einem dielektrischen Material, das einen negativen Temperaturkoeffizient der relativen Dielektrizitätskonstante εr aufweist, ausgebildet ist, und wobei die dielektrische Schicht einen negativen Temperaturkoeffizienten der relativen Dielektrizitätskonstante εr aufweist.
  • Da die Dielektrizitätskonstante den in der Kanalzone fließenden Strom mitbestimmt, kann in Folge des negativen Temperaturkoeffizienten der Dielektrizitätskonstante εr der Strom in der Kanalzone reduziert werden, wenn in Folge einer strombedingten Temperaturerhöhung die Gefahr von zu starker Stromfilamentierung des Bauelements droht. Ein negativer Temperaturkoeffizient der Dielektrizitätskonstante bedeutet, dass sich die Dielektrizitätskonstante mit steigender Temperatur verringert. Eine Verringerung der Dielektrizitätskonstante mit steigender Temperatur bedeutet aber, dass der bei gleichbleibend anliegender Gatespannung an der Kanalsteuerelektrode ausgebildete Kanal in der Kanalzone schwächer ausgebildet wird und einen höheren Widerstand aufweist und somit bei gleichbleibender Source-Drainspannung der Strom durch den Kanal verringert wird. Dadurch kann einer strombedingten Temperaturerhöhung in dem Halbleiterbauelement entgegengewirkt werden.
  • Eine Weiterbildung besteht darin, dass die dielektrische Schicht zumindest teilweise einen paraelektrischen Stoff aufweist.
  • Vorzugsweise weist der paraelektrische Stoff einen Stoff aus der Gruppe BaxSr1-xTiO3 und/oder KTaO3 auf. Eine weitere Ausbildung ist es, wenn die dielektrische Schicht einen ferroelektrischen Stoff aufweist. Vorzugsweise gilt für die Curietemperatur Tc des ferroelektrischen Stoffs: TC < 220 K. Die Curietemperatur sollte unterhalb des Temperaturbereichs liegen, in dem die Bauelemente eingesetzt werden (beispielsweise zwischen 220 K bis zu 550 K), da sonst durch einen Übergang in den ferroelektrischen Zustand unerwünschte Effekte wie ein Einschalten des Kanals ohne positive Gatespannung auftreten könnten.
  • Die Erfindung sieht vor, dass die dielektrische Schicht aus einem Schichtstapel mit mindestens zwei Subschichten aus dielektrischem Material zusammengesetzt ist. Über das Dickenverhältnis und die Temperaturabhängigkeit der Dielektrizitätskonstanten dieser Subschichten kann beispielsweise auch eine Feineinstellung der Temperaturabhängigkeit der Kapazität erfolgen, was einen weiten Einsatzbereich ermöglicht. Erfindungsgemäß besteht zumindest eine Subschicht aus SiO2. Bevorzugt grenzt die SiO2 Subschicht an die Kanalzone an, um beispielsweise unerwünschte Grenzflächeneffekte zu vermeiden. Von Vorteil ist es, wenn eine Mittelsubschicht zwischen zwei Außensubschichten angeordnet ist. Bevorzugt ist dabei die Mittelsubschicht eine elektrisch leitfähige Schicht. Dies hat zum Beispiel den Vorteil, dass Aufladungen an der Grenzfläche zwischen den zwei Außensubschichten vermieden werden können. Dazu kann die Mittelsubschicht beispielsweise aus einem Metall, einem Silizid oder aus Polysilizium bestehen. Von weiterem Vorteil ist es, wenn die Außensubschichten aus dielektrischem Material bestehen. Erfindungsgemäß ist zumindest eine Subschicht mit einem dielektrischen Material ausgebildet, das einen negativen Temperaturkoeffizienten der relativen Dielektrizitätskonstante εr aufweist.
  • Eine Weiterbildung ist es, wenn die Kanalzone eine Dotierung eines ersten Leitungstyps aufweist und zwischen einer ersten Halbleiterzone in dem Halbleiterkörper und einer zweiten Halbleiterzone in dem Halbleiterkörper mit jeweils einer Dotierung von einem zweiten Leitungstyp angeordnet ist.
  • Erfindungsgemäß ist die Kanalzone Teil eines IGBTs oder eines ESTs (Emitter Switched Thyristor).
  • Ein Ausführungsbeispiel sieht vor, dass die dielektrische Schicht auf einer Hauptoberfläche des Halbleiterkörpers entlang der Kanalzone angeordnet ist und die Kanalsteuerelektrode auf einer zur Hauptoberfläche gegenüberliegenden Oberfläche der dielektrischen Schicht zumindest entlang der Kanalzone angebracht ist. Alternativ ist in dem Halbleiterkörper ein Graben ausgebildet, die dielektrische Schicht zumindest an den Seitenwänden des Grabens entlang der Kanalzone angeordnet und die Kanalsteuerelektrode in dem Graben auf der dielektrischen Schicht zumindest entlang der Kanalzone angebracht.
  • Eine weitere Ausführungsform sieht vor, dass die dielektrische Schicht bei einer Temperatur von 500 K eine relative Dielektrizitätskonstante εr aufweist, die mindestens 20% kleiner als die relative Dielektrizitätskonstante εr der dielektrischen Schicht bei einer Temperatur von 300 K ist.
  • Ein weiteres Ausführungsbeispiel ist es, wenn die dielektrische Schicht eine Dicke im Bereich von εr × 2 nm bis εr × 50 nm aufweist, wobei εr die relative Dielektrizitätskonstante der dielektrischen Schicht bei einer Temperatur von 300 K ist.
  • In einer Weiterbildung kann die relative Dielektrizitätskonstante εr der dielektrischen Schicht (4) einen negativen Temperaturkoeffizienten in einem ersten Temperaturbereich und einen positiven Temperaturkoeffizienten in einem zweiten Temperaturbereich aufweisen.
  • Eine weitere Fortbildung sieht vor, dass die relative Dielektrizitätskonstante εr der dielektrischen Schicht (4) einen negativen Temperaturkoeffizienten zumindest in einem ersten Temperaturbereich zwischen 220 K und 500 K aufweist.
  • Figurenliste
    • 1 zeigt in einer schematischen Querschnittsansicht ein Halbleiterbauelement mit einer Kanalzone, einer Kanalsteuerelektrode und einer dazwischen angeordneten dielektrischen Schicht.
    • 2 zeigt einen vergrößerten Ausschnitt eines Ausführungsbeispiels des Halbleiterbauelements aus 1.
    • 3 zeigt einen vergrößerten Ausschnitt eines Ausführungsbeispiels des Halbleiterbauelements aus 1.
    • 4 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel eines IGBTs mit Grabengate.
    • 5 zeigt in einer schematischen Querschnittsansicht ein weiteres Ausführungsbeispiel eines IGBTs mit Grabengate.
    • 6 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel eines planaren IGBT.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der Erfindung werden nachfolgend, bezugnehmend auf die beiliegenden Figuren, näher erläutert. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind, und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendiger Weise maßstabsgerecht. Der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • In 1 ist in schematischer Weise ein Halbleiterbauelement im Querschnitt dargestellt. Das Halbleiterbauelement weist einen Halbleiterkörper 1, eine Kanalzone 2 in dem Halbleiterkörper, eine Kanalsteuerelektrode 3 benachbart zu der Kanalsteuerzone 2 und eine dielektrische Schicht 4 zwischen der Kanalzone 2 und der Kanalsteuerelektrode 3 auf, wobei die dielektrische Schicht 4 zumindest im Bereich der Betriebstemperaturen des Halbleiterbauelementes, der typischerweise im Bereich von 220 K bis 500 K liegt, einen negativen Temperaturkoeffizienten der relativen Dielektrizitätskonstante εr aufweist. Der Temperaturkoeffizient kann sich auch in verschiedenen Temperaturbereichen unterscheiden, z.B. kann die Dielektrizitätskonstante in einem ersten Temperaturbereich einen negativen und in einem zweiten Temperaturbereich einen positiven Temperaturkoeffizient aufweisen.
  • Die Kanalzone 2 kann, wie in dem Beispiel von 1 gezeigt, zwischen einer ersten Halbleiterzone 5 in dem Halbleiterkörper 1 und einer zweiten Halbleiterzone 6 in dem Halbleiterkörper 1 angeordnet sein. Dabei bilden üblicher Weise die erste Halbleiterzone 5 und die zweite Halbleiterzone 6 Source and Drain eines MOSFET. Die erste Halbleiterzone 5 und die zweite Halbleiterzone 6 sind beispielsweise mit einer Dotierung von einem zweiten Leitungstyp ausgebildet, während die Kanalzone 2 in der Regel eine Dotierung von einem zum zweiten Leitungstyp komplementären ersten Leitungstyp aufweist.
  • Die Kanalzone 2 ist üblicher Weise Teil eines MOSFET, eines IGBT (Insulated Gate Bipolar Transistor) oder eines EST (Emitter Switched Thyristor).
  • Wie in 1 beispielhaft gezeigt, kann die dielektrische Schicht 4 auf einer Hauptoberfläche 7 des Halbleiterkörpers 1 entlang der Kanalzone (Gate) 2 angeordnet sein und die Kanalsteuerelektrode (Gateelektrode) 3 auf einer zur Hauptoberfläche 7 gegenüberliegenden Oberfläche 8 der dielektrischen Schicht 4 zumindest entlang der Kanalzone 2 angebracht sein.
  • Alternativ kann in dem Halbleiterkörper 1 auch ein Graben (nicht dargestellt) ausgebildet sein, die dielektrische Schicht 4 zumindest an den Seitenwänden des Grabens entlang der Kanalzone (Gate) 2 angeordnet sein, und die Kanalsteuerelektrode (Gateelektrode) 3 in dem Graben auf der dielektrischen Schicht 4 zumindest entlang der Kanalzone 2 angebracht sein.
  • Unabhängig von dem gewählten Typ des Halbleiterbauelements (MOSFET, IGBT, EST, Planar, Graben usw.) weist die dielektrische Schicht 4 zumindest im Bereich der Betriebstemperaturen des Halbleiterbauelementes einen negativen Temperaturkoeffizienten der relativen Dielektrizitätskonstante εr auf, um den gewünschten Effekt einer lokalen Reduzierung des Stroms in dem Bereich des Halbleiterbauelements zu erzielen, der eine erhöhte Temperatur aufweist. Ein negativer Temperaturkoeffizient der Dielektrizitätskonstante εr bedeutet, dass sich die Dielektrizitätskonstante mit steigender Temperatur verringert, während ein positiver Temperaturkoeffizient der Dielektrizitätskonstante εr bedeutet, dass sich die Dielektrizitätskonstante mit steigender Temperatur erhöht. Da die Dielektrizitätskonstante die Kapazität zwischen Kanalzone 2 und Kanalsteuerelektrode 3 und somit auch den in der Kanalzone 2 beispielsweise ausgebildeten Inversionskanal mitbestimmt, wird dadurch der gewünschte Effekt erzielt, dass sich der Strom im Inversionskanal reduziert, wenn die Temperatur in Folge von beispielsweise Stromfilamentierung lokal im Halbleiterbauelement ansteigt und die Dielektrizitätskonstante in diesem Bereich sinkt.
  • Damit kann eine weitere Selbstaufheizung des Halbleiterbauelements aufgrund von Joulscher Wärme vermieden bzw. begrenzt werden.
  • Für die Abhängigkeit des im Inversionskanal fließenden Stroms gilt folgende Gleichung:
    • a) für den linearen Bereich (d. h., wenn VD << (VG-VT)) I ~ C (VG-VT) × VD
    • b) für den Sättigungsbereich (z. B. im Kurzschlussfall) I ~ C (VG-VT)2
  • Dabei ist C die Kapazität des Isolators, VG die Gatespannung, VT die Kanaleinsatzspannung und VD die Drainspannung. Die Einsatzspannung steigt mit abnehmender Kapazität an. Da C ~ ε ist, wird der gewünschte Effekt der lokalen Stromreduzierung in aufgeheizten Bereichen erzielt, wenn die Dielektrizitätskonstante ε mit der Temperatur deutlich abnimmt. Das ist z.B. bei paraelektrischen Stoffen der Fall, bei denen gilt: εr ~ 1/T.
  • Somit kann beispielsweise eine dielektrische Schicht 4 zwischen Kanalzone 2 und Kanalsteuerelektrode 3 verwendet werden, die zumindest teilweise einen paraelektrischen Stoff aufweist.
  • Insbesondere weist der paraelektrische Stoff einen Stoff aus der Gruppe BaxSr1-xTiO3 und/oder KTaO3 auf.
  • Ebenso sind für die dielekrische Schicht 4 Ferroelektrika geeignet, bei denen gilt: εr ~ C/(T-TC), wobei TC die Curietemperatur ist. Das gilt insbesondere, wenn die Betriebstemperaturen des Halbleiterbauelements oberhalb von TC liegen. Die Curietemperatur Tc sollte unterhalb des Temperaturbereichs liegen, in dem das Halbleiterbauelement betrieben wird, da sonst ein Übergang in den ferroelektrischen Zustand unerwünschte Effekte wie ein Einschalten des Kanals ohne positive Gatespannung verursachen kann.
  • Die dielektrische Schicht 4 kann also einen ferroelektrischen Stoff aufweisen, wobei insbesondere für die Curietemperatur TC des ferroelektrischen Stoffs gilt: TC < 220 K. So gibt es z.B. Ferroelektrika, deren Curietemperatur unterhalb von 150 K liegt. Bei SrTiO3 liegt die Curietemperatur TC sogar nur bei ungefähr 0 K. Liegt die Curietemperatur bei 0 K, sinkt die Dielektrizitätskonstante εr und damit die Kanalleitfähigkeit bei einer Temperaturerhöhung um ΔT = 200 K von 300 K auf 500 K um 40%, bei einem Tc = 200 K für die gleiche Temperaturdifferenz sogar um 67%.
  • Vorteilhafterweise sollte die dielektrische Schicht bei einer Temperatur von 500 K eine relative Dielektrizitätskonstante εr aufweisen, die mindestens 20% kleiner als die relative Dielektrizitätskonstante εr der dielektrischen Schicht bei einer Temperatur von 300 K ist.
  • Die Dicke der dielektrischen Schicht liegt beispielsweise im Bereich von εr × 2 nm bis εr × 50 nm, wobei εr die relative Dielektrizitätskonstante der dielektrischen Schicht bei einer Temperatur von 300 K ist.
  • In 2 ist ein vergrößerter Ausschnitt eines Bereichs A der 1 dargestellt, der ein Ausführungsbeispiel der dielektrischen Schicht 4 zeigt. Die dielektrische Schicht 4 ist in diesem Ausführungsbeispiel aus einem Schichtstapel mit mindestens zwei Subschichten 4a, 4b aus dielektrischem Material zusammengesetzt. Dabei kann auch nur eine dieser mindestens zwei Subschichten 4a, 4b einen negativen Temperaturkoeffizienten der relativen Dielektrizitätskonstante εr aufweisen. Für diese eine Subschicht gelten dann die bereits zu 1 erwähnten Eigenschaften der dielektrischen Schicht mit negativem Temperaturkoeffizienten der relativen Dielektrizitätskonstante εr . Es können aber auch mehrere Subschichten 4a eine Dielektrizitätskonstante εr mit jeweils negativen Temperaturkoeffizienten aufweisen. Zumindest eine andere Subschicht kann aus SiO2 bestehen. Von Vorteil ist es dann, wenn eine SiO2 Subschicht 4b an die Kanalzone 2 angrenzt.
  • In 3 ist ein vergrößerter Ausschnitt eines Bereichs B der 1 dargestellt, der ein anderes Ausführungsbeispiel der dielektrischen Schicht 4 zeigt. Bei diesem Ausführungsbeispiel ist die dielektrische Schicht 4 ebenfalls aus mehreren Subschichten 4a, 4b, 4c zusammengesetzt, wobei eine Mittelsubschicht 4c zwischen zwei Außensubschichten 4a, 4b angeordnet ist. Dabei kann die Mittelsubschicht 4c eine elektrisch leitfähige Schicht sein, z.B. bestehend aus Metall, Silizid oder Polysilizium. Insbesondere, wenn die Außensubschichten 4a, 4b aus dielektrischem Material bestehen, wobei zumindest eine dieser Außensubschichten 4a, 4b eine zuvor bereits mehrmals beschriebene Dielektrizitätskonstante εr mit negativem Temperaturkoeffizienten aufweist, kann die elektrisch leitfähige Mittelsubschicht 4c eventuell auftretende Grenzflächenladungen zwischen den Außensubschichten 4a, 4b verhindern. Dies gilt vor allem dann, wenn eine Außensubschicht 4a ein anderes Dielektrikum enthält als die andere Außensubschicht 4b. Dies kann an der Grenzfläche der beiden Dielektrika, insbesondere bei höheren Temperaturen und im eingeschalteten Zustand, Aufladungen an der Grenzfläche verursachen. Dies kann soweit führen, dass bei einer Gatespannung von 0 Volt das Halbleiterbauelement selbstleitend ist. Der Grund hierfür sind beispielsweise extrem unterschiedliche elektrische Leitfähigkeiten der verwendeten Dielektrika in den Außensubschichten 4a, 4b. Durch Einfügen einer elektrisch leitfähigen Mittelsubschicht 4c zwischen den Außensubschichten 4a, 4b und einer geeigneten Verschaltung können diese Aufladungen vermieden werden.
  • Die erwähnte Verschaltung der elektrisch leitfähigen Mittelsubschicht 4c kann beispielsweise über einen Spannungsteiler erfolgen, wobei der Spannungsteiler zwischen dem Halbleiterkörper 1 und der Kanalsteuerelektrode 3 geschaltet ist und die elektrisch leitfähige Mittelsubschicht 4c ausschließlich mit diesem Spannungsteiler verbunden ist.
  • 4 zeigt in einer schematischen Querschnittsansicht eine Ausführungsform der Erfindung in einem beispielhaften Halbleiterbauelement, nämlich einem IGBT. Zwischen einer ersten Oberfläche 7 und einer zweiten Oberfläche 9 eines Halbleiterkörpers 1 des IGBT sind aneinander folgende Halbleiterzonen ausgehend von der ersten Oberfläche 7 bis zur zweiten Oberfläche 9 ausgebildet. Direkt an der ersten Oberfläche 7 des Halbleiterkörpers 1 ist eine n-dotierte Halbleiterzone 5 (Source) ausgebildet. Daran angrenzend ist eine p-dotierte Kanalzone 2 ausgebildet. An diese Kanalzone 2 angrenzend befindet sich eine n-dotierte weitere Halbleiterzone 6 (Driftstrecke) in Richtung zur zweiten Oberfläche 9. An diese Halbleiterzone 6 angrenzend ist bis zur zweiten Oberfläche 9 des Halbleiterkörpers eine p-dotierte weitere Halbleiterzone 10 (Emitterzone) ausgebildet. An der zweiten Oberfläche 9 ist ein Rückseitenkontaktmaterial 11, in der Regel ein Metall, angebracht. Die Dotierungen der einzelnen Halbleiterzonen sind jeweils auch vertauschbar.
  • An der ersten Oberfläche 7 des Halbleiterkörpers 1 ist ein Kontaktmaterial 12 angebracht, das sowohl die Sourcezone 5 als auch die bis zur Oberfläche 7 reichende Kanalzone 2 kontaktiert.
  • Ausgehend von der Oberfläche 7 des Halbleiterkörpers 1 erstreckt sich ein Graben 13 in den Halbleiterkörper 1 bis in die Driftzone 6 durch die Kanalzone 2 hindurch. Die Wände des Grabens 13 sind dabei mit der erfindungsgemäßen dielektrischen Schicht 4 ausgekleidet. Die dielektrische Schicht 4 befindet sich zumindest zwischen der Kanalzone 2 und einer ebenfalls in dem Graben 13 auf der dielektrischen Schicht 4 ausgebildeten Kanalsteuerelektrode 3. Die Kanalsteuerelektrode 3 erstreckt sich dabei in dem Graben 13 zumindest entlang der Kanalzone 2. Die Kanalsteuerelektrode 3 ist gegenüber dem Kontaktmaterial 12 mit einem Isoliermaterial 14 getrennt.
  • 5 zeigt in einer schematischen Querschnittsansicht ein anderes Ausführungsbeispiel der Erfindung anhand des beispielhaften IGBT. Im Unterschied zu dem Ausführungsbeispiel aus 4 ist die dielektrische Schicht 4 beispielsweise aus zwei Subschichten 4a und 4b zusammengesetzt - (wie sie beispielsweise bereits zu 2 beschrieben sind).
  • In einer weiteren, nicht dargestellten Ausführungsform kann die dielektrische Schicht 4 auch nur entlang der Kanalzone komplett abgeschieden sein. Eine solche Ausgestaltung ist es z.B., wenn eine der beiden oder der mehreren Subschichten nur abschnittsweise entlang der Kanalzone abgeschieden ist und zwar vorzugsweise auf der bereits entlang der gesamten Kanalzone abgeschiedenen ersten Subschicht, die beispielsweise aus SiO2 besteht.
  • 6 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel der Erfindung mit zwei Subschichten 4a, 4b der dielektrischen Schicht 4. Das Ausführungsbeispiel zeigt ebenfalls einen IGBT, der allerdings ohne Graben ausgebildet ist. Die Kanalsteuerelektrode 3 befindet sich hier benachbart zur Kanalzone 2 über der ersten Oberfläche 7 des Halbleiterkörpers 1 (planare Form) wobei sich zwischen der Kanalzone 2 und der Kanalsteuerelektrode 3 die dielektrische Schicht 4 beispielhaft in Form von zwei Subschichten 4a, 4b auf der ersten Oberfläche 7 des Halbleiterkörpers 1 befindet.
  • In dem Ausführungsbeispiel ist ebenso beispielhaft für einen IGBT eine n-dotierte Feldstoppschicht 15 ausgebildet, die sich in der Driftzone 6 befindet. In der Ausführungsform von 6 grenzt die Feldstoppschicht 15 an die Emitterzone 10 des IGBT an.

Claims (16)

  1. Halbleiterbauelement, aufweisend: - einen Halbleiterkörper (1), - eine Kanalzone (2) in dem Halbleiterkörper (1), wobei die Kanalzone (2) Teil eines IGBT oder eines EST ist - eine Kanalsteuerelektrode (3) entlang der Kanalzone (2), - eine dielektrische Schicht (4) zwischen der Kanalzone (2) und der Kanalsteuerelektrode (3), wobei die dielektrische Schicht (4) einen Schichtstapel mit mindestens zwei Subschichten (4a,4b) aus dielektrischem Material umfasst, bei dem zumindest eine Subschicht (4a,4b) aus SiO2 besteht und bei dem zumindest eine Subschicht (4a,4b) mit einem dielektrischen Material, das einen negativen Temperaturkoeffizient der relativen Dielektrizitätskonstante εr aufweist, ausgebildet ist, wobei die dielektrische Schicht (4) einen negativen Temperaturkoeffizient der relativen Dielektrizitätskonstante εr aufweist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die dielektrische Schicht (4) zumindest teilweise einen paraelektrischen Stoff aufweist.
  3. Halbleiterbauelement nach Anspruch 2, bei dem der paraelektrische Stoff einen Stoff aus der Gruppe BaxSr1-xTiO3 und/oder KTaO3 aufweist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die dielektrische Schicht einen ferroelektrischen Stoff aufweist.
  5. Halbleiterbauelement nach Anspruch 4, bei dem für die Curietemperatur Tc des ferroelektrischen Stoffs gilt: Tc < 220 K
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem die SiO2-Subschicht an die Kanalzone angrenzt.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die Kanalzone (2) eine Dotierung eines ersten Leitungstyps aufweist und zwischen einer ersten Halbleiterzone (5) in dem Halbleiterkörper (1) und einer zweiten Halbleiterzone (6) in dem Halbleiterkörper (1) mit jeweils einer Dotierung von einem zweiten Leitungstyps angeordnet ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die dielektrische Schicht (4) auf einer Hauptoberfläche (7) des Halbleiterkörpers (1) entlang der Kanalzone (2) angeordnet ist und die Kanalsteuerelektrode (3) auf einer zur Hauptoberfläche (7) gegenüberliegenden Oberfläche (8) der dielektrischen Schicht (4) zumindest entlang der Kanalzone (2) angebracht ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem in dem Halbleiterkörper (1) ein Graben (13) ausgebildet ist, die dielektrische Schicht (4) zumindest an den Seitenwänden des Grabens (13) entlang der Kanalzone (2) angeordnet ist und die Kanalsteuerelektrode (3) in dem Graben (13) auf der dielektrischen Schicht (4) zumindest entlang der Kanalzone (2) angebracht ist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem eine Mittel-Subschicht (4c) zwischen zwei Außen-Subschichten (4a,4b) angeordnet ist.
  11. Halbleiterbauelement nach Anspruch 10, bei dem die Mittel-Subschicht (4c) eine elektrisch leitfähige Schicht ist.
  12. Halbleiterbauelement nach Anspruch 11, bei dem die Mittel-Subschicht (4c) aus einem Metall, einem Silizid oder aus Polysilizium besteht.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die dielektrische Schicht (4) bei einer Temperatur von 500 K eine relative Dielektrizitätskonstante εr aufweist, die mindestens 20 % kleiner als die relative Dielektrizitätskonstante εr der dielektrischen Schicht (4) bei einer Temperatur von 300 K ist.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die dielektrische Schicht (4) eine Dicke im Bereich von εr * 2nm bis εr * 50 nm aufweist, wobei εr die relative Dielektrizitätskonstante der dielektrischen Schicht (4) bei einer Temperatur von 300 K ist.
  15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die relative Dielektrizitätskonstante εr der dielektrischen Schicht (4) einen negativen Temperaturkoeffizient in einem ersten Temperaturbereich und einen positiven Temperaturkoeffizient in einem zweiten Temperaturbereich aufweist.
  16. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die relative Dielektrizitätskonstante εr der dielektrischen Schicht (4) einen negativen Temperaturkoeffizient zumindest in einem ersten Temperaturbereich zwischen 220 K und 500 K aufweist.
DE102009038710.2A 2009-08-25 2009-08-25 Halbleiterbauelement Expired - Fee Related DE102009038710B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102009038710.2A DE102009038710B4 (de) 2009-08-25 2009-08-25 Halbleiterbauelement
US12/861,153 US8809971B2 (en) 2009-08-25 2010-08-23 Semiconductor component
CN201510617160.5A CN105185822A (zh) 2009-08-25 2010-08-25 半导体部件
CN2010105105209A CN102024793A (zh) 2009-08-25 2010-08-25 半导体部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009038710.2A DE102009038710B4 (de) 2009-08-25 2009-08-25 Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102009038710A1 DE102009038710A1 (de) 2011-04-07
DE102009038710B4 true DE102009038710B4 (de) 2020-02-27

Family

ID=43623540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009038710.2A Expired - Fee Related DE102009038710B4 (de) 2009-08-25 2009-08-25 Halbleiterbauelement

Country Status (3)

Country Link
US (1) US8809971B2 (de)
CN (2) CN105185822A (de)
DE (1) DE102009038710B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946850B2 (en) 2011-12-06 2015-02-03 Infineon Technologies Austria Ag Integrated circuit including a power transistor and an auxiliary transistor
US8796751B2 (en) * 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
KR102260807B1 (ko) * 2016-11-30 2021-06-07 가부시키가이샤 리코 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
CN110176499B (zh) * 2019-05-06 2022-06-24 上海功成半导体科技有限公司 超结mos器件结构及其制备方法
CN114335163B (zh) * 2020-09-30 2025-03-25 芯恩（青岛）集成电路有限公司 具有垂直浮空场板的ldmos晶体管及其制备方法
EP4064363A1 (de) * 2021-03-24 2022-09-28 Hitachi Energy Switzerland AG Halbleiterbauelement mit isoliertem gate, verfahren zur herstellung davon und leistungsmodul damit
US12068390B2 (en) 2021-07-28 2024-08-20 Infineon Technologies Ag Power semiconductor device having a gate dielectric stack that includes a ferroelectric insulator
US11791383B2 (en) * 2021-07-28 2023-10-17 Infineon Technologies Ag Semiconductor device having a ferroelectric gate stack
CN115632067A (zh) * 2022-11-10 2023-01-20 上海功成半导体科技有限公司 Igbt器件结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023622A1 (en) * 2000-05-31 2005-02-03 Motorola Semiconductor device and method
US20050035401A1 (en) * 2001-10-16 2005-02-17 Hitoshi Yamaguchi Semiconductor device manufacturing method
US20070278565A1 (en) * 2006-05-30 2007-12-06 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions and method
DE112006003059T5 (de) * 2005-11-15 2008-10-09 Infineon Technologies Ag Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102006004405B4 (de) * 2006-01-31 2015-05-13 Infineon Technologies Austria Ag Leistungshalbleiterbauelemente mit einer Driftstrecke und einer hochdielektrischen Kompensationszone und Verfahren zur Herstellung einer Kompensationszone

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
US5891798A (en) * 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6057584A (en) * 1997-12-19 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a tri-layer gate insulating dielectric
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP2004146626A (ja) * 2002-10-25 2004-05-20 Toshiba Corp 半導体装置
DE10355669A1 (de) 2003-11-28 2005-06-30 Infineon Technologies Ag MOS-Halbleiterbauelement mit verbessertem Temperaturverhalten
DE10361714B4 (de) 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
US7268388B2 (en) * 2004-08-26 2007-09-11 Micron Technology, Inc. One-transistor composite-gate memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023622A1 (en) * 2000-05-31 2005-02-03 Motorola Semiconductor device and method
US20050035401A1 (en) * 2001-10-16 2005-02-17 Hitoshi Yamaguchi Semiconductor device manufacturing method
DE112006003059T5 (de) * 2005-11-15 2008-10-09 Infineon Technologies Ag Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102006004405B4 (de) * 2006-01-31 2015-05-13 Infineon Technologies Austria Ag Leistungshalbleiterbauelemente mit einer Driftstrecke und einer hochdielektrischen Kompensationszone und Verfahren zur Herstellung einer Kompensationszone
US20070278565A1 (en) * 2006-05-30 2007-12-06 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions and method

Also Published As

Publication number Publication date
DE102009038710A1 (de) 2011-04-07
CN105185822A (zh) 2015-12-23
US20110049593A1 (en) 2011-03-03
CN102024793A (zh) 2011-04-20
US8809971B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
DE102009038710B4 (de) Halbleiterbauelement
DE60033271T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-pmos-bauelement mit drain-ausdehnungszone
DE10210662B4 (de) Halbleiterbauelement
DE102012111832B4 (de) Integrierte Schaltung mit einem Leistungstransistor und einem Hilfstransistor
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE60130297T2 (de) Halbleiterbauelement mit einem ESD-Schutz
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014114230B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE10361714B4 (de) Halbleiterbauelement
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE102008057412A1 (de) Halbleiterbauelement
DE10246960B4 (de) Feldeffektleistungstransistor
DE2531846C2 (de) Schutzschaltungsanordnung für einen Isolierschicht-Feldeffekttransistor
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020123254A1 (de) Halbleitervorrichtung
DE102007015295B4 (de) Leistungshalbleiterbauelement mit Temperatursensor und Verfahren zur Herstellung eines Leistungshalbleiterbauelements mit einem integrierten Temperatursensor
DE2109928A1 (de) Feldeffekt Transistor
DE10061529A1 (de) Feldeffekt gesteuertes Halbleiterbauelement und Verfahren
DE102014105790B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE102019008556A1 (de) Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
DE102014013482B4 (de) Bipolares elektronisches Bauelement
DE102012108142B4 (de) MOS-Transistor
DE10250175B4 (de) Leistungstransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee