[go: up one dir, main page]

DE102009004555A1 - Verfahren zum Prüfen von Leiterplatten - Google Patents

Verfahren zum Prüfen von Leiterplatten Download PDF

Info

Publication number
DE102009004555A1
DE102009004555A1 DE102009004555A DE102009004555A DE102009004555A1 DE 102009004555 A1 DE102009004555 A1 DE 102009004555A1 DE 102009004555 A DE102009004555 A DE 102009004555A DE 102009004555 A DE102009004555 A DE 102009004555A DE 102009004555 A1 DE102009004555 A1 DE 102009004555A1
Authority
DE
Germany
Prior art keywords
test
circuit board
tested
printed circuit
contact elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009004555A
Other languages
English (en)
Inventor
Gilbert Volpert
Martin Faulhaber
Victor Romanov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATG Luther and Maelzer GmbH
Original Assignee
ATG Luther and Maelzer GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATG Luther and Maelzer GmbH filed Critical ATG Luther and Maelzer GmbH
Priority to DE102009004555A priority Critical patent/DE102009004555A1/de
Priority to JP2011545728A priority patent/JP2012515339A/ja
Priority to PCT/EP2010/050361 priority patent/WO2010081834A1/de
Priority to KR1020117018558A priority patent/KR101337911B1/ko
Priority to CN2010800046433A priority patent/CN102282475A/zh
Priority to BRPI1007227A priority patent/BRPI1007227A2/pt
Priority to EP10700178A priority patent/EP2376930A1/de
Priority to US13/143,697 priority patent/US20110273203A1/en
Priority to TW099100968A priority patent/TW201037328A/zh
Publication of DE102009004555A1 publication Critical patent/DE102009004555A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Prüfen von Leiterplatten mit einer Prüfvorrichtung, die eine Testanordnung zum Kontaktieren von Leiterplattentestpunkten einer zu testenden Leiterplatte aufweis. Die Testanordnung weist Testkontaktelemente in einem vorbestimmten, regelmäßigen Raster auf. Das Verfahren umfasst folgende Schritte: a) Andrücken der Testanordnung an die zu testende Leiterplatte in einer ersten Testposition bzgl. der zu testenden Leiterplatte, so dass mehrere Leiterplattentestprodukte mit zumindest einem Testkontaktelement in Kontakt stehen, b) Messen von mehreren Leiterbahnen auf Unterbrechungen und Kurzschluss mittels Durchgangsmessungen, c) Verschieben der Testanordnung bzgl. der zu testenden Leiterplatte in eine weitere Testposition, in der zumindest ein Leiterplattentestpunkt einer Leiterbahn mit zumindest einem Testkontaktelement in Kontakt steht, die zuvor noch nicht vollständig auf Unterbrechung und Kurzschluss gemessen worden ist, e) Wiederholen der Schritte c) und d) bis zumindest die Mehrzahl der Leiterbahnen der zu testenden Leiterplatte gemessen worden sind, wobei eine Testanordnung verwendet wird, deren Testkontaktelemente mit einer Dichte von zumindest 100 Kontaktstellen pro Quadratzentimeter angeordnet sind.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen von Leiterplatten mit einer Prüfvorrichtung. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zum Prüfen von unbestückten Leiterplatten auf Unterbrechungen und Kurzschlüsse mittels Durchgangsmessungen.
  • Mit ”Durchgangsmessungen” werden Messungen bezeichnet, bei welchen ein elektrischer Widerstand zwischen zwei Kontaktpunkten einer oder mehrerer Leiterbahnen gemessen wird, indem die beiden Kontaktpunkte kontaktiert werden und ein Messstrom oder eine Messspannung angelegt werden und die sich ergebende Spannung bzw. der sich ergebende Strom gemessen wird. Die Kontaktpunkte einer Leiterbahn werden im Folgenden als Leiterplattentestpunkte bezeichnet. Unterbrechungen einer Leiterbahn werden dadurch detektiert, dass zwei Leiterplattentestpunkte einer Leiterbahn kontaktiert werden und ein vorbestimmter Mindestwiderstand detektiert wird. Kurzschlüsse zwischen zwei benachbarten Leiterbahnen werden dadurch festgestellt, dass jeweils ein Leiterplattentestpunkt einer der beiden Leiterbahnen kontaktiert wird und ein Widerstand gemessen wird, der kleiner als ein vorbestimmter Schwellwert ist.
  • Prüfvorrichtungen zum Testen von Leiterplatten können grundsätzlich in zwei Gruppen eingeteilt werden, der Gruppe der Fingertester (flying probe tester) und der Gruppe der Paralleltester. Die Paralleltester sind Prüfvorrichtungen, die mittels eines Adapters alle oder zumindest die meisten Kontaktstellen einer zu prüfenden Leiterplatte gleichzeitig kontaktieren. Fingertester sind Prüfvorrichtungen zum Testen von unbestückten oder bestückten Leiterplatten, die mit zwei oder mehreren Prüffingern die einzelnen Kontaktstellen sequenziell abtasten.
  • Ein Fingertester ist in der EP 0 468 153 A1 und ein Verfahren zum Prüfen von Leiterplatten mittels eines Fingertesters ist in der EP 0 853 242 A1 beschrieben.
  • Paralleltester sind bspw. aus der US 3,564,408 bzw. der US 4,417,204 , der DE 32 40 916 C2 , der DE 33 40 180 C1 , dem deutschen Gebrauchsmuster DE 88 06 064 U1 , der EP 0 875 767 A2 , der WO 02/31516 bzw. der EP 1 322 967 B1 , der EP 1 083 434 A2 bzw. der US 6,445,173 B1 bekannt.
  • Es wurden auch einige Versuche unternommen, die Trennung zwischen Paralleltester und Fingertester aufzuheben und eine Art universell einsetzbaren Paralleltester zu schaffen, wodurch der Nachteil der Paralleltester, dass für einen jeden Typ von Leiterplatte ein separater Adapter erstellt werden muss, überwunden werden sollte, aber deren Vorteil der hohen Testgeschwindigkeit beibehalten werden sollte.
  • Aus der WO 97/23784 geht eine Prüfvorrichtung hervor, die auf jeder zu prüfenden Seite des Prüflings zumindest zwei koplanare Nadelbretter aufweist, die zueinander beweglich sind. Diese Nadelbretter sind mit mehreren Prüfnadeln versehen, mit welcher jeweils eine Kontaktstelle einer zu testenden Leiterbahn kontaktiert werden kann. Die beiden. Nadelbretter können derart bezüglich der Leiterplatte bewegt werden, dass bestimmte Kontaktstellen einer Leiterbahn gleichzeitig kontaktierbar sind, wobei durch die mehreren Kontaktstellen der Nadelbretter auch mehrere Leiterbahnen gleichzeitig kontaktierbar sind. Die Kontaktnadeln eines jeden Nadelbrettes sind individuell betätigbar, so dass nur ausgewählte Kontaktnadeln eines Kontaktbrettes mit der jeweiligen zu testenden Leiterplatte in Kontakt stehen.
  • Aus der WO 99/23496 geht eine Prüfvorrichtung zum Testen von Leiterplatten hervor, die eine Vielzahl von Kontaktelementen aufweist, die auf einem Trägerelement angeordnet sind und selektiv an dem Trägerelement in Richtung zu einer zu testenden Leiterplatte bewegbar sind. Die einzelnen Kontaktelemente können daher individuell angesteuert werden. Die Trägerelemente sind in einer Ebene parallel zu der testenden Leiterplatte verschiebbar, so dass eine jede Kontaktstelle der zu testenden Leiterplatte von zumindest einem Kontaktelement kontaktierbar ist.
  • Die beiden oben erläuterten Prüfvorrichtungen kombinieren zwar die Vorteile der Paralleltester und der Fingertester. Sie haben sich in der Praxis dennoch nicht durchgesetzt, da das individuelle Ansteuern der einzelnen Kontaktelemente sehr aufwändig ist. Eine solche Vorrichtung ist zum einen teuer und zum anderen fehleranfällig und daher wartungsintensiv. Weiterhin sind aufgrund der individuellen Ansteuerbarkeit die einzelnen Kontaktelemente mit relativ großem Abstand zueinander angeordnet, so dass diese Vorrichtungen für aktuelle Leiterplatten nur bedingt brauchbar sind.
  • Aus der DE 40 12 839 B4 ist ein Verfahren zum Prüfen von Leiterplatten bekannt, bei dem eine Leiterstruktur mit Tastpunkten verwendet wird, die in einem derart engen Raster angeordnet sind, dass eine Abbildung der auf der Oberfläche des Prüflings befindlichen Leiterstrukturen erhalten wird.
  • Aus der EP 1 022 572 B1 und der EP 1 312 330 B1 gehen Prüfvorrichtungen hervor, mit welchen die Oberflächen von Leiterplatten mittels Kontaktbürsten abgefahren werden, wobei die Kontaktbürsten zu den einzelnen Kontaktstellen elektrische Kontakte herstellen. Hierbei werden elektrische Größen gemessen und mit vordefinierten Werten verglichen. Dies ermöglicht das Eliminieren bestimmter Kontaktstellen für eine nachfolgende eingehende elektrische Untersuchung der zu testenden Leiterplatte.
  • Aus der EP 0 831 332 A1 , US 4,820,975 , EP 0 859 239 A2 , EP 0 994 359 A2 , DE 44 06 538 A1 , EP 0 874 243 A2 , WO 95/32432 , DE 43 42 654 A1 , JP 63124969 , JP 4038480 , DE 43 02 509 A1 gehen Vorrichtungen und Verfahren hervor, mit welchen in einem Paralleltester die zu testende Leiterplatte bezüglich des Adapters ausgerich tet wird, wobei jeweils eine Relativbewegung zwischen der zu testenden Leiterplatte und dem Adapter ausgeführt wird. Die Verstelleinrichtungen zum Ausführen dieser Verstellbewegung können vollständig innerhalb des Adapterkörpers ( EP 0 831 332 A1 ) oder auch außerhalb des Adapterkörpers, so dass der gesamte Adapter bewegt wird ( US 4,820,975 ), angeordnet sein. Es ist auch möglich, Teilmengen der Kontaktelemente des Adapters unabhängig voneinander zu verstellen ( DE 44 06 538 A1 ). Auf all diese Dokumente, die eine Vorrichtung und/oder ein Verfahren zum Ausführen einer Relativbewegung zwischen einer zu testenden Leiterplatte und einem Adapter beschreiben, wird vollinhaltlich Bezug genommen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten zu schaffen, mit welchen keine spezielle Anpassung der Vorrichtung an den jeweiligen zu testenden Typ von Leiterplatten, wie zum Beispiel durch einen Adapter, notwendig ist und andererseits ein schnelles Messen von zumindest den meisten Leiterbahnen auf Unterbrechungen und/oder Kurzschlüsse möglich ist.
  • Die Erfindung wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 und durch eine Vorrichtung mit den Merkmalen des Anspruchs 8 gelöst. Vorteilhafte Ausgestaltungen sind in den jeweiligen Unteransprüchen angegeben.
  • Bei dem erfindungsgemäßen Verfahren zum Prüfen von Leiterplatten wird eine Prüfvorrichtung verwendet, die eine Testanordnung zum Kontaktieren von Leiterplattentestpunkten einer zu testenden Leiterplatte aufweist, wobei die Testanordnung Testkontaktelemente in einem vorbestimmten regelmäßigen Raster besitzt. Bei dem Verfahren werden folgende Schritte durchgeführt:
    • a) Andrücken der Testanordnung an die zu testende Leiterplatte in einer ersten Testposition bzgl. der zu testenden Leiterplatte, so dass mehrere Leiterplattentestpunkte mit zumindest einem Testkontaktelement in Kontakt stehen,
    • b) Messen von mehreren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen,
    • c) Verschieben der Testanordnung bzgl. der zu testenden Leiterplatte in eine weitere Testposition, in der zumindest ein Leiterplattentestpunkt einer Leiterbahn mit zumin dest einem Testkontaktelement in Kontakt steht, die zuvor noch nicht vollständig auf Unterberchung und/oder Kurzschluss gemessen worden ist,
    • d) Messen von weiteren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen,
    • e) Wiederholen der Schritte c) und d) bis zumindest die Mehrzahl der Leiterbahnen der zu testenden Leiterplatte gemessen worden sind, wobei eine Testanordnung verwendet wird, deren Testkontaktelemente mit einer Dichte von zumindest 100 Kontaktstellen pro Quadratzentimeter angeordnet sind.
  • Es hat sich überraschenderweise gezeigt, dass durch die Verwendung einer Testanordnung mit einer Dichte der Kontaktstellen von zumindest 100 Kontaktstellen pro cm2 mit einigen wenigen Verschiebungen der Testanordnung bezüglich der zu testenden Leiterplatte heutzutage übliche Leiterplatten vollständig oder fast vollständig getestet werden können. Durch die hohe Dichte an Kontaktstellen werden große Leiterplattentestpunkte der zu testenden Leiterplatte mehrfach kontaktiert, so dass sie in der Regel unabhängig von der Stellung der Kontaktanordnung bezüglich der zu testenden Leiterplatte immer kontaktiert werden. Kleinere Leiterplattentestpunkte werden hingegen nur in spezifischen Testpositionen der Testanordnung kontaktiert, weshalb das Verschieben der Testanordnung bezüglich der zu testenden Leiterplatte notwendig ist, um eine vollständige oder zumindest fast vollständige Messung der zu testenden Leiterplatte zu erzielen.
  • Das erfindungsgemäße Verfahren ist besonders gut zum Testen von Kurzschlüssen zwischen benachbarten Leiterbahnen geeignet, da diese bei den meisten Leiterplatten mit wenigen Verschiebungen vollständig gemessen werden können.
  • Aufgrund der hohen Dichte an Kontaktelementen ist auch der maximal notwendige Verschiebeweg der Testanordnung bezüglich der Leiterplatte sehr klein und auf den Abstand zweier benachbarter Testkontaktelemente der Testanordnung beschränkt. Es genügt somit, wenn die Testanordnung bezüglich der zu testenden Leiterplatte in der Ebene parallel zur testenden Leiterplatte in zwei orthogonalen Richtungen jeweils um ± den halben Abstand zwischen zwei benachbarten Testkontaktelementen verfahrbar ist.
  • Die einzelnen Testkontaktelemente sind vorzugsweise starr an der Testanordnung angeordnet, wodurch die Testanordnung einfach und kostengünstig mit Kontaktelementen in der notwendigen Dichte ausgebildet werden kann. Unter einer starren Anordnung wird eine Anordnung der Testkontaktelemente verstanden, bei welcher das einzelne Testkontaktelement nicht bezüglich der gesamten Testanordnung beweglich ist. Dies bedeutet jedoch nicht, dass die einzelnen Testkontaktelemente einstückig mit der Testanordnung ausgebildet sein müssen. Eine starre Testanordnung kann zum Beispiel auch als Testkontaktelemente separat ausgebildete Prüfnadeln aufweisen, die mittels Führungsplatten in ihrer Position auf einem Grundraster fixiert sind.
  • Da die Testkontaktelemente in einem regelmäßigen Raster angeordnet sind, können bei einer Ausbildung der Testkontaktelemente mittels Prüfnadeln die Prüfnadeln alle parallel zueinander angeordnet sein. Bei herkömmlichen Paralleltestern gibt es Adapter mit Prüfnadeln, die in der Regel schräggestellt sind. Die parallele Anordnung der Prüfnadeln ist gegenüber der Schrägstellung vorteilhaft, da alle Prüfnadeln mit ihrem zur testenden Leiterplatte weisenden Ende in einer Ebene angeordnet sind, so dass sie gleichzeitige die zu testende Leiterplatte kontaktieren und nur ein relativ geringer Kontaktdruck notwendig ist, damit sichergestellt ist, dass alle Prüfnadeln mit der zu testenden Leiterplatte in Kontakt stehen. Bei einer Schrägstellung der Prüfnadeln, die in der Regel unterschiedlich stark schräggestellt sind, müssen die weniger schräggestellten Prüfnadeln stärker zusammengedrückt werden, damit die stärker schräggestellten Prüfnadeln auch mit der zu testenden Leiterplatte in Kontakt kommen. Hierdurch werden wesentlich höhere Kontaktkräfte erzeugt. Weiterhin verringert sich durch die Schrägstellung der Abstand zwischen benachbarten Prüfnadeln. Da die Prüfnadeln zueinander parallel angeordnet sind ist es auch möglich bei einer derart hohen Dichte an Prüfnadeln welche zu verwenden, die eine federnden Abschnitt, z. B. in Form einer Schraubenfeder, aufweisen.
  • Für den Fall, dass nicht alle Leiterbahnen vollständig gemessen werden können, kann die Leiterplatte einer weiteren Messung mit einem Fingertester unterzogen werden. Hierbei müssen lediglich wenige Leiterplattentestpunkte kontaktiert werden, so dass dieser Messvorgang sehr schnell durchführbar ist. Die gesamte Messung um fassend das schrittweise parallele Abtasten der zu testenden Leiterplatte mit der Testanordnung und das Nachmessen mit dem Fingertester ist wesentlich schneller als das vollständige Abtasten und Messen der zu testenden Leiterplatte in einem Fingertester.
  • Mit dem erfindungsgemäßen Verfahren wird somit die universelle Einsetzbarkeit der Testvorrichtung, wie sie vom Fingertester bekannt ist, mit einem annähernd so schnellen Durchsatz wie bei einem Paralleltester kombiniert.
  • Die Erfindung wird nachfolgend beispielhaft näher anhand der Zeichnungen erläutert. Die Zeichnungen zeigen in:
  • 1 schematisch den Aufbau einer erfindungsgemäßen Prüfvorrichtung,
  • 2 einen Ausschnitt der Anordnung der Testkontaktelemente der Prüfvorrichtung aus 1,
  • 3 schematisch einen Bereich einer Kontaktierungseinheit der in 1 gezeigten Prüfvorrichtung,
  • 4 die Daten unterschiedlicher zu testender Leiterplatten in einer Tabelle,
  • 5A, 5B die Abhängigkeit der Anzahl der erfassten Leiterplattentestpunkte von der Anzahl der Messvorgänge bzw. der Verschiebungen für unterschiedliche Dichten der Testkontaktelemente in jeweils einem Diagramm,
  • 6 das erfindungsgemäße Verfahren in einem Flussdiagramm,
  • 7 zu testende Leiterbahnen einer Leiterplatte in einer vergrößerten Darstellung, und
  • 8 den Anteil nicht durchführbarer Durchgangsmessungen auf Unterbrechungen (open) bei bestimmten Leiterplatten für eine vorbstimmte Anzahl von Verschiebungen in einer Tabelle.
  • In 1 ist schematisch der Aufbau einer erfindungsgemäßen Prüfvorrichtung 1 zum einseitigen Testen von Leiterplatten 2 gezeigt. Diese Prüfvorrichtung weist einen Grundkörper 3 auf, in dem sich ein Teil der Auswerteelektronik befindet, und der auf seiner Oberfläche mit einem Grundraster 4 ausgebildet ist. Ein Ausschnitt des Grundrasters ist in 2 dargestellt. Module zur Ausbildung dieses Grundrasters sind in der deutschen Patentanmeldung DE 10 2006 059 429 offenbart. Auf diese Patentanmeldung wird hiermit vollinhaltlich Bezug genommen.
  • Auf dem Grundkörper 3 ist eine Vollrasterkassette 5 und auf der Vollrasterkassette 5 ist eine Kontaktiereinheit 6 angeordnet, auf welcher sich eine zu testende Leiterplatte 2 befindet.
  • Das Grundraster 4 weist Kontaktstellen 8 auf, die kreisförmig ausgebildet sind. Das Raster, in dem die Kontaktstellen 8 angeordnet sind, ist aus zwei ineinander verschränkten quadratischen Rastern zusammengesetzt. In den quadratischen Rastern sind die Kontaktstellen 8 jeweils 1,27 mm voneinander beabstandet, wobei an jedem Eckpunkt eines Quadrates eine Kontaktstelle 8 angeordnet ist. Im Zentrum zwischen vier an den Ecken eines Quadrates angeordnete Kontaktstellen 8 eines Rasters ist jeweils eine Kontaktstelle des anderen quadratischen Rasters angeordnet. Diese beiden Raster sind somit um den halben Abstand zwischen zwei benachbarten Kontaktstellen eines quadratischen Rasters zueinander versetzt. Dieser halbe Abstand beträgt 0,635 mm (2). Die Dichte der Kontaktstellen dieses Rasters beträgt ca. 124 Kontaktstellen pro cm2. Dieses Raster kann man auch als quadratisches Raster beschreiben, wobei die Seitenkanten der Quadrate jeweils um 45° geneigt gegenüber der Vertikalen bzw. Horizontalen in 2 verlaufen. In dieser Darstellung beträgt der Abstand zweier benachbarter Kontaktstellen 0,898 mm.
  • Die Vollrasterkassette 5 weist Federkontaktstifte 9 auf. Die Federkontaktstifte 9 sind im Raster des Grundrasters 4 angeordnet, so dass jeder Kontaktstelle 8 des Grund rasters 4 jeweils ein Federkontaktstift 9 zugeordnet ist. Die Federkontaktstifte 9 sind zueinander parallel in der Vollrasterkassette 5 angeordnet.
  • Die Kontaktierungseinheit 6 ist ähnlich wie herkömmliche Adapter aufgebaut und weist Prüfnadeln 10 auf, die jeweils von einem Federkontaktstift 9 der Vollrasterkassette 5 nach oben in Richtung der zu testenden Leiterplatte 2 führen und diese berühren. Herkömmliche Adapter sind so ausgebildet, dass sie das Raster des Grundrasters bzw. der Vollrasterkassette durch Schrägstellung der Prüfnadeln auf die Anordnung der Leiterplattentestpunkte der zu testenden Leiterplatte abbilden. Es wird somit die Anordnung der Leiterplattentestpunkte der zu testenden Leiterplatte auf das Grundraster adaptiert. Eine derartige Adaption zweier Anordnungen von Kontaktelementen erfolgt nicht mit der erfindungsgemäßen Kontaktierungseinheit 6. Die Prüfnadeln 10 der Kontaktierungseinheit 6 sind genauso wie die Federkontaktstifte 9 der Vollrasterkassette 5 in einem regelmäßigen Raster, nämlich im Raster des Grundrasters 4 angeordnet. Sie sind alle zueinander parallel ausgerichtet. Diese Kontaktierungseinheit 6 ist somit kein Adapter. Beim Auflegen einer zu testenden Leiterplatte 2 auf die Kontaktierungseinheit 6 werden nicht alle Leiterplattentestpunkte der zu testenden Leiterplatte gleichzeitig kontaktiert.
  • Die Kontaktierungseinheit 6 weist mehrere Führungsplatten 11 auf, die mit Bohrungen 7/1 versehen sind, die jeweils im Raster des Grundrasters angeordnet sind. Durch diese Bohrungen erstrecken sich die Prüfnadeln 10. Die Führungsplatten 11 werden an dem Rand durch federnde Säulen 12 auf Abstand gehalten. Eine der Führungsplatten 11, vorzugsweise diejenige, die die Kontaktierungseinheit 6 leiterplattenseitig begrenzt, ist als Nadelführungsplatte 13 ausgebildet. Benachbart zur Nadelführungsplatte 13 ist eine Positionierplatte 14 angeordnet, deren Bohrungen 7/2 einen größeren Durchmesser als die Bohrungen der übrigen Führungsplatten 11 besitzen, so dass die Prüfnadeln 10 in der Positionierplatte 14 mit erheblichem Spiel angeordnet sind. An der Positionierplatte 14 ist eine Verstelleinrichtung bzw. Verschiebeeinrichtung 15 befestigt, die einen nach oben vorstehenden Verstellstift 16 aufweist, der bezüglich der Positionierplatte 14 einen vorbestimmten Weg von zum Beispiel 0,9 mm in eine Richtung mittels eines sich in der Verstelleinrichtung 15 befindlichen Aktuators verschiebbar ist. Dieser Verstellstift 16 greift formschlüssig in eine Positionierbohrung 17 der Nadelführungsplatte 13 ein. Hierdurch ist die Positionierplatte 14 relativ zur Nadelführungsplatte 13 verschieblich ausgebildet. Die Kontaktierungseinheit 6 weist mehrere derartige Verstelleinrichtungen 15 auf, um die Positionierplatte 14 bezüglich der Nadelführungsplatte 13 in zwei orthogonale Richtungen (X-Richtung und Y-Richtung) unabhängig voneinander bewegen zu können.
  • An der Positionierplatte 14 sind Leiterplattenaufnahmestifte 18 befestigt, die sich durch entsprechende Bohrungen 19 in der Nadelführungsplatte 13 in Richtung zur Leiterplatte 2 erstrecken und in Positionierbohrungen 20 in der Leiterplatte 2 formschlüssig eingreifen. Die Bohrungen 19 in der Nadelführungsplatte 13 sind deutlich größer als der Durchmesser der Leiterplattenaufnahmestifte 18, so dass die relative Bewegung zwischen der Nadelführungsplatte 13 und der Positionierplatte 14 hierdurch nicht eingeschränkt wird.
  • Da die Leiterplattenaufnahmestifte 18 formschlüssig in die Leiterplatte 2 eingreifen, wird eine Bewegung der Positionierplatte 14 unmittelbar auf die Leiterplatte 7 übertragen. Die Positionierplatte 14 und die Leiterplattenaufnahmestifte 18 bilden somit eine Positioniereinrichtung für die Leiterplatte 7. Die relative Bewegung zwischen der Nadelführungsplatte 13 und der Positionierplatte 14 ist somit auch eine relative Bewegung zwischen der Nadelführungsplatte 13 und der Leiterplatte 7.
  • Vorzugsweise sind zwei Leiterplattenaufnahmestifte 18 vorgesehen, so dass die Leiterplatte 2 eindeutig bezüglich der Positionierplatte 14 positioniert ist.
  • Der Aktuator der Verstelleinrichtung bzw. Verschiebeeinrichtung 15 ist eine Piezoverstelleinheit, wie sie aus der EP 0 831 332 A1 bekannt ist. Auf dieses Dokument wird bezüglich der Piezoverstelleinheit Bezug genommen. Diese Piezoverstelleinheit weist zwei Sätze Piezoelementstangen auf, die zueinander orthogonal angeordnet sind. Die Piezoelementstangen werden mit einer Spannung beaufschlagt, so dass sie sich strecken bzw. zusammenziehen. Die an ein Paar Piezoelementstangen angelegten Spannungen sind entgegengesetzt gepolt, so dass sich die Piezoelementstangen aufgrund der entgegengesetzten Längenkontraktion bzw. Längenausdehnung durchbiegen und eine Schwenkbewegung ausführen. Da zwei Paare von Piezoele mentstangen vorgesehen sind, können Schwenkbewegungen in zwei orthogonale Richtungen (X-Richtung und Y-Richtung) ausgeführt werden und die Nadelführungsplatte 13 ist somit in der Ebene parallel zur Leiterplatte 2 sowohl in X-Richtung als auch in Y-Richtung verschiebbar. Der maximale Verschiebeweg beträgt ± 0,45 mm. Dieser Verschiebeweg ist deutlich größer als bei bekannten Vorrichtungen zum automatischen Positionieren und Feinjustieren der Leiterplatten auf einem Paralleltester. Die Verstelleinrichtung 15 ist daher größer dimensioniert als dies bei herkömmlichen Justiereinrichtungen der Fall gewesen ist.
  • Anstelle einer Piezoverstelleinheit kann auch ein Schrittmotor mit einem Untersetzungsgetriebe vorgesehen sein, der eine entsprechende Verstellspindel antreibt. Eine solche Verstelleinheit kann innerhalb der Kontaktierungseinheit 6 zum Bewegen der Nadelführungsplatte 13 oder außerhalb der Kontaktierungseinheit 6 zum Bewegen der Einheit umfassend den Grundkörper 3, die Vollrasterkassette 5 und die Kontaktierungseinheit 6 vorgesehen sein. Es ist auch möglich, mittels der Verstelleinheit die Leiterplatte 8 direkt zu bewegen.
  • Ein weiterer Aktuator kann aus einem Motor mit Untersetzungsgetriebe ausgebildet sein, der einen Excenter antreibt. Hiermit können auf einfache Art und Weise die Verschiebewege eingestellt werden. Der Motor kann ein Schrittmotor oder ein Servomotor mit Rückkopplung sein, wobei mittels eines Bewegungssensors der Verschiebeweg festgestellt wird und an den Antrieb des Motors entsprechend rückgekoppelt wird.
  • Die Prüfvorrichtung ist oben anhand einer Vorrichtung zum einseitigen Testen einer Leiterplatte beschrieben worden. Heutzutage sind jedoch Vorrichtungen zum beidseitigen Testen von Leiterplatten üblich. Zum beidseitigen Testen einer Leiterplatte ist die Einheit umfassend den Grundkörper 3, die Vollrasterkassette 5 und die Kontaktierungseinheit 6 zweifach vorzusehen, nämlich einmal unterhalb und einmal oberhalb der zu testenden Leiterplatte, wobei sie jeweils mit der Kontaktierungseinheit 6 zur Leiterplatte hin ausgerichtet sind. Diese beiden Einheiten sind zwischen einer Presse angeordnet, so dass die Kontaktierungseinheiten 6 von oben und von unten gegen die Leiterplatte gedrückt werden.
  • Bei einer zweiseitigen Prüfvorrichtung können Verstelleinrichtungen zum Positionieren der Nadelführungsplatten beider Kontaktierungseinheiten vorgesehen sein. Es ist aber auch möglich, dass Verstelleinrichtungen lediglich zum Positionieren einer Nadelführungsplatte und eine weitere Verstelleinheit zum Positionieren der Leiterplatte vorgesehen sind. Es ist zweckmäßig, die Verstelleinrichtung derart anzuordnen, dass beide Kontaktierungseinheiten bezüglich der zu testenden Leiterplatte unabhängig voneinander bewegt werden können.
  • Nachfolgend wird das Verfahren zum Prüfen von unbestückten Leiterplatten anhand von 6 erläutert.
  • Das Verfahren beginnt mit dem Schritt S1.
  • Im Schritt S2 wird die Testanordnung an die zu testende Leiterplatte 7 gedrückt. Bei der oben erläuterten Vorrichtung bildet die Kontaktierungseinheit 6 die Testanordnung. Bei einer Vorrichtung zum zweiseitigen Testen einer Leiterplatte stellen die zwei Kontaktierungseinheiten 6 zum Testen der Ober- und der Unterseite der zu testenden Leiterplatte die Testanordnung dar. Eine solche Testanordnung zeichnet sich somit durch im regelmäßigen Raster angeordnete Testkontaktelemente aus, die bezüglich der zu testenden Leiterplatte bewegbar sind. Bei der oben erläuterten Vorrichtung bilden die Prüfnadeln 10 die Testkontaktelemente.
  • Im Schritt S3 werden Leiterbahnen und Leiterbahnabschnitte, deren an den jeweiligen Enden der Leiterbahnen bzw. Leiterbahnabschnitte angeordneten Leiterplattentestpunkte von einem Testkontaktelement kontaktiert sind, auf Unterbrechung mittels einer Durchgangsmessung geprüft. Benachbarte Leiterbahnen, von welchen jeweils ein Leiterplattentestpunkt mit einem Testkontaktelement kontaktiert ist, werden mittels einer Durchgangsmessung auf Kurzschluss getestet.
  • Im Schritt S4 wird geprüft, ob eine ausreichende Anzahl von Leiterbahnen auf Unterbrechung und Kurzschluss getestet worden ist.
  • Ist das nicht der Fall, geht der Verfahrensablauf auf den Schritt S5 über, bei dem die Testanordnung bezüglich der zu testenden Leiterplatte verschoben wird. Wird die Leiterplatte beidseitig getestet, dann werden vorzugsweise ein Teil der Testanordnung, der eine Seite der Leiterplatte kontaktiert, unabhängig von dem Teil der Testanordnung, der die andere Seite der Leiterplatte kontaktiert, verschoben. Die Verschiebung wird derart ausgeführt, dass bisher noch nicht geprüfte Leiterbahnen und Leiterbahnabschnitte an ihren an den Endbereichen ausgebildeten Leiterplattentestpunkten mittels Testkontaktelementen kontaktiert werden, so dass diese weiteren Leiterbahnen und Leiterbahnabschnitte auf Unterbrechung und/oder Kurzschluss getestet werden können. Die Messung findet wiederum im Schritt S3 statt. Danach erfolgt erneut die Prüfung, ob eine ausreichende Anzahl von Leiterbahnen getestet worden ist (Schritt S4).
  • Es hat sich gezeigt, dass ein Raster von zumindest etwa 100 Testkontaktelementen pro cm2 und insbesondere das in 2 gezeigte Raster genügt, dass die Leiterplattentestpunkte aller Leiterbahnen kontaktiert werden können, so dass die Leiterplattentestpunkte einer Leiterbahn bei einer bestimmten Testanordnung gleichzeitig kontaktiert sind und die Leiterbahn bzw. der entsprechende Leiterbahnabschnitt auf Unterbrechung gemessen werden kann. Dies beruht darauf, dass die Leiterplattentestpunkte, die normalerweise als Durchkontaktierungen oder Padfelder ausgebildet sind, oftmals eine Größe aufweisen, die größer als der Abstand zwischen zweier benachbarter Testkontaktelemente ist, so dass ein solcher Leiterplattentestpunkt in jeder Testposition der Testanordnung kontaktiert wird, und ein weiterer Leiterplattentestpunkt dieser Leiterbahn, der als kleines Padfeld ausgebildet ist, gezielt kontaktiert werden kann und der große Leiterplattentestpunkt hierbei auch zuverlässig kontaktiert ist.
  • Wird eine Leiterplatte getestet, bei der alle Leiterbahnen zuverlässig mit der Testanordnung abgetastet werden können, dann wird im Schritt S4 vorzugsweise als ausreichende Anzahl von Leiterbahnen die Anzahl aller Leiterbahnen festgelegt, so dass beim wiederholten Durchlaufen der Schritte S3, S4 und S5 die Leiterplatte vollständig getestet ist. Das Verfahren endet dann mit dem Schritt S6.
  • Beim Bestimmen des jeweiligen Verschiebeweges wird unterschieden, ob lediglich Kurzschlüsse oder Unterbrechungen gemessen werden sollen.
  • Beim Messen von Kurzschlüssen zwischen benachbarten Leiterbahnen müssen diese Leiterbahnen gleichzeitig kontaktiert werden. Diese Kontaktierung kann aber an einer beliebigen Stelle der Leiterbahn erfolgen. Zwischen den Leiterbahnen erfolgt dann eine Durchgangsmessung.
  • Beim Messen von Unterbrechungen an Leiterbahnabschnitten sind die Leiterbahnabschnitte an ihren Endpunkten zu kontaktieren. Zwischen den jeweiligen Endpunkten bzw. Leiterplattentestpunkten wird dann eine Durchgangsmessung ausgeführt.
  • Beim Messen von Kurzschlüssen wird in einer ersten Testposition geprüft, welche benachbarten Leiterbahnen gleichzeitig kontaktiert sind. Diese Paare von Leiterbahnen können dann auf Kurzschluß getetstet werden. Diese Paare von Leiterbahnen werden als bereits getestete Paare vermerkt.
  • Danach wird ein noch nicht getestetes Paar von Leiterbahnen ausgewählt, deren Leiterbahnen gleichzeitig kontaktiert werden sollen. Der entsprechende Verschiebeweg wird berechnet. Vorzugsweise erfolgt die Auswahl des weiteren Paares von Leiterbahnen derart, dass der Verschiebeweg möglichst klein ist.
  • In der durch den Verschiebeweg erhaltenen neuen Testposition wird bestimmt welche weiteren Paare von benachbarten Leiterbahnen gleichzeitig kontaktiert sind. Diese Paare von Leiterbahnen können dann auf Kurzschluß getestet werden. Diese weiteren Paare von Leiterbahnen werden als bereits getestete Paare vermerkt.
  • Das Bestimmen eines Verschiebeweges wird so oft wiederholt, bis alle oder zumindest ein Großteil der Paare von benachbarten Leiterbahnen auf Kurzschluß getetestet worden sind.
  • Beim Messen auf Unterbrechungen wird in jeder Testposition geprüft, welche Leiterbahnabschnitte an ihren Endpunkten kontaktiert sind. Diese Leiterbahnabschnitte können dann mittels einer Durchgangsmessung getestet werden. Die bereits getesteten Leiterbahnabschnitt werden vermerkt. Der Verschiebeweg wird derart bestimmt, dass ein noch nicht getesteter Leiterbahnabschnitt nach dem Verschieben an seinen Endpunkten kontaktiert wird. Vorzugsweise wird der Verschiebeweg möglichst klein gehalten.
  • Bei einem kombinierten Verfahren zum Testen auf Unterbrechungen und Kurzschlüsse werden in jeder Tesposition sowohl Paare von kontaktierten benachbarten Leiterbahnen als auch bereits kontaktierte Leiterbahnabschnitte vermerkt. Der Verschiebweg wird vorzugsweise auf Leiterbahnabschnitte optimiert, da sich hierbei fast immer eine vollständige Erfassung potentieller Kurzschlüsse ergibt. Es ist aber auch möglich, den Verschiebeweg abwechselnd nach Leiterbahnabschnitten und Paaren von benachbarten Leiterbahnen zu bestimmen.
  • Grundsätzlich ist es möglich, dass es Leiterbahnen gibt, die mit dem Raster der Testanordnung nicht vollständig abgetastet werden können, d. h., dass die Leiterplattentestpunkte dieser Leiterbahnen so angeordnet sind, dass nicht alle Leiterbahnabschnitte mittels einer Durchgangsmessung auf Unterbrechung oder benachbarte Leiterbahnen mit ihren Leiterplattentestpunkten so angeordnet sind, dass die beiden Leiterbahnen nicht gleichzeitig mittels der Tastanordnung kontaktierbar sind.
  • In 7 sind drei Leiterbahnen 21a, 21b und 21c dargestellt. Die Leiterbahn 21a weist als Leiterplattentestpunkte Padfelder 22a, 22b auf. Die Padfelder 22a, 22b sind quadratisch ausgebildet, wobei das Padfeld 22a eine Kantenlänge von 1 mm und die mehreren Padfelder 22b eine Kantenlänge von 0,1 mm besitzen. Da die Padfelder 22b deutlich kleiner als der Rasterabstand L (0,9 mm) zwischen zwei benachbarten Testkontaktelementen ist, ist es nicht möglich, alle kleinen Padfelder 22b paarweise zu kontaktieren. Dies ist nicht notwendig, denn zum Testen der Leiterbahn 21a genügt es vollkommen, wenn ein jedes der kleinen Padfelder 22b einmal paarweise gleichzeitig mit dem großen Padfeld 22a kontaktierbar ist, so dass der jeweils zwischen diesen beiden Padfeldern verlaufende Leiterbahnabschnitt auf Unterbrechung getestet werden kann. Da das Padfeld 22a mit einer Kantenlänge von 1 mm größer als das Rastermaß der Testanordnung ist, kann die Testanordnung mit einem Test kontaktelement exakt auf jeweils eines der kleinen Padfelder 22b ausgerichtet werden und durch die Größe des großen Padfeldes 22a ist sichergestellt, dass eines oder mehrere Testkontaktelemente mit diesem Padfeld 22a in Kontakt stehen. Somit können alle Leiterbahnen, die zumindest als Leiterplattentestpunkt ein quadratisches Padfeld mit der Kantenlänge des Rastermaßes der Testanordnung aufweisen, vollständig auf Unterbrechung getestet werden.
  • In der Praxis sind quadratische Padfelder bis zu einer minimalen Kantenlänge von 0,05 mm üblich. Es gibt auch häufig quadratische Padfelder mit einer Kantenlänge von 0,1 mm. Jedoch hat sich gezeigt, dass Leiterbahnen, die mit derart kleinen Padfeldern verbunden sind, meistens auch mit einem größeren Padfeld mit einer Kantenlänge von zumindest 1 mm und/oder einer Durchkontaktierung verbunden sind. Durchkontaktierungen weisen in der Regel einen Metallisierungsring mit einer Breite von 0,5 bis 1 mm auf, so dass die Durchkontaktierungen normalerweise gleichzeitig mit mehreren Testkontaktelementen der Testanordnung kontaktiert werden und so auch ein paarweises Kontaktieren zu allen beliebigen weiteren Leiterplattentestpunkten einer mit der Durchkontaktierung verbundenen Leiterbahn erlauben.
  • Lediglich Leiterbahnen, die ausschließlich als Padfelder ausgebildete Leiterplattentestpunkte aufweisen, die deutlich kleiner als der Rasterabstand I der Testanordnung sind, können eventuell nicht vollständig mit der Testanordnung abgetastet werden. In 7 ist mit der Leiterbahn 21b eine Leiterbahn dargestellt, die mit Padfeldern 22c verbunden ist, die quadratisch ausgebildet sind und eine Kantenlänge von 0,4 mm besitzen und mit weiteren Padfeldern 22d verbunden ist, die eine Kantenlänge von 0,1 mm aufweisen. Da die Padfelder 22c mit ihrer Kantenlänge von 0,4 mm bereits eine beträchtliche Größe aufweisen, ist in der Regel eine paarweise Kontaktierung mit einem der weiteren Padfelder dieser Leiterbahnen möglich. Es kann jedoch nicht ausgeschlossen werden, dass bestimmte Leiterbahnabschnitte nicht korrekt abgetastet werden können.
  • Die Leiterbahn 21c in 7 verbindet zwei Padfelder 22d mit einer Kantenlänge von 0,1 mm. Diese beiden Padfelder sind nicht im Raster der Testanordnung angeordnet. Die beiden Padfelder 22d dieser Leiterbahn 21c können nicht mit der Testanordnung gleichzeitig kontaktiert werden, womit die Leiterbahn 21c nicht auf Unterbrechung geprüft werden kann.
  • Die Anzahl derartiger Leiterbahnen, die nicht korrekt kontaktierbar sind, ist in der Regel sehr gering. Weiterhin handelt es sich bei diesen Leiterbahnen jeweils um sehr kurze Leiterbahnen mit wenigen Leiterplattentestpunkten.
  • Wenn eine Leiterplatte derartige Leiterbahnen aufweist, dann muss im Schritt S4 eine Schwelle für die ausreichende Anzahl von getesteten Leiterbahnen verwendet werden, die kleiner als die Anzahl der nicht testbaren Leiterplatten ist. Erfahrungsgemäß kann eine Schwelle von 5% bis 10% nicht testbarer Leiterbahnen bzgl. aller Leiterbahnen erfüllt werden.
  • Wird somit im Schritt S4 festgestellt, dass eine ausreichende Anzahl von Leiterbahnen getestet sind, wobei nicht alle Leiterbahnen getestet worden sind, dann werden im Schritt S7 mittels eines weiteren Messverfahrens die nicht getesteten Leiterbahnen nachgemessen. Vorzugsweise wird die Leiterplatte im Schritt S7 mit einem Fingertester nachgeprüft. Da die nicht korrekt abtastbaren Leiterbahnen meistens sehr kurz sind und nur wenige Leiterplattentestpunkte aufweisen, kann das Nachmessen dieser Leiterbahnen mittels eines Fingertesters sehr schnell ausgeführt werden. Berechnungen haben ergeben, dass mit einer solchen Testanordnung (Rastermaß etwa 0,9 mm) bei heutzutage aktuellen unbestückten Leiterplatten etwa 20 bis 30 Verschiebungen notwendig sind, um alle Leiterbahnen vollständig auf Unterbrechung und Kurzschluss zu testen. Es gibt wenige Leiterplatten, die nicht vollständig abgetastet werden können. Diese müssen dann mittels eines Fingertesters nachgemessen werden.
  • Beim Nachmessen werden zumindest die Paare von Leiterbahnen, die nicht zum Messen eines potentiellen Kurzschlusses kontaktiert werden konnten und/oder die Leiterbahnabschnitte, die nicht auf Unterbrechungen getestet werden konnten, nachgemessen. Es ist jedoch auch möglich beim Nachmessen die im Schritt S3 festgestellten Fehler nochmals zu überprüfen.
  • Da eine Testanordnung mit Testkontaktelementen eine Dichte von zumindest 100 Testkontaktelementen pro Quadratzentimeter verwendet wird, werden eine Vielzahl von Leiterplattentestpunkten gleichzeitig durch mehrere Testkontaktelemente beziehungsweise Prüfnadeln 10 kontaktiert. Hierdurch ist es möglich die ordnungsgemäße Positionierung der Testanordnung auf der Leiterplatte zu überprüfen, indem an bestimmten Leiterplattentestpunkten, die durch zumindest zwei Testkontaktelemente kontaktiert werden sollen, zu prüfen, ob zwischen diesen beiden Testkontaktelementen jeweils über den Leiterplattentestpunkt ein elektrischer Kontakt hergestellt worden ist. Wird diese Prüfung an mehreren Leiterplattentestpunkten ausgeführt, so kann, falls an all diesen Leiterplattentestpunkten eine Verbindung zwischen den benachbarten Testkontaktelementen hergestellt ist, darauf geschlossen werden, dass die Testanordnung sich in der gewünschten Position auf der Leiterplatte befindet.
  • Es wurden Berechnungen durchgeführt, um festzustellen, wieviel Verschiebungen notwendig sind, um alle oder zumindest fast alle Leiterbahnen zu kontaktieren bzw. wie viel Verschiebungen notwendig sind, um alle oder zumindest fast alle Leiterbahnabschnitte an ihren endseitigen Leiterplattentestpunkten zu kontaktieren. 4 zeigt eine Tabelle, in der die Angaben zu Leiterplatten, für die die Berechnung ausgeführt worden sind, enthalten sind.
  • In den Diagrammen von 5A und 5B ist der prozentuale Anteil der abgetasteten Leiterplattentestpunkte der Leiterbahnen in Bezug zu der Anzahl der Verschiebungen und der Messungen aufgeführt. Den Berechnungen nach 5A liegt die in den 1 und 2 dargestellte Kontaktanordnung zugrunde. Die Berechnungen nach 5B wurden mit einer gegenüber der in 1 und 2 dargestellten Ausführungsform doppelt so hohen Dichte der Kontaktanordnung durchgeführt. Lediglich bei einer einzigen Leiterplatte (Typ Nr. 09102300) konnte nicht mit einer Anzahl von 20 bis 30 Verschiebungen alle Leiterplattentestpunkte kontaktiert werden. Bei den übrigen Leiterplatten können alle Leiterplattentestpunkte kontaktiert werden. Für einen Kurzschlußtest genügt es an sich, wenn zumindest ein Leiterplattentestpunkt pro Leiterbahn kontaktiert werden kann. Da mit wenigen Verschiebungen fast alle Leiterplattentestpunkte kontaktierbar sind, können diese Leiterplatten vollständig auf Kurzschlüsse mittels des erfindungsgemäßen Verfahrens getestet werden.
  • In der in 8 gezeigten Tabelle sind für eine Reihe von Leiterplatten (Board), die Anzahl der für eine Durchgangsmessung auf Unterbrechung zu kontaktierenden Leiterplattentestpunkte (Points), die Leiterbahnen (Nets), die durchzuführenden Durchgangsmessungen auf Unterbrechungen (Opens Test), die nicht durchführbaren Messungen (Opens Retests) und deren prozentualer Anteil (Retest %) aufgeführt.
  • Nicht durchführbare Messungen sind Messungen eines Leitbahnabschnittes dessen beide Leiterplattentestpunkte innerhalb der vorgesehenen Verschiebungen nicht kontaktierbar sind.
  • Dieser Berechnung liegt die in den 1 und 2 dargestellte Kontaktanordnung zugrunde. Die Anzahl der hier durchgführten Verschiebungen beträgt maximal 10.
  • Bei allen Leiterplatten müssen Leiterbahnen zusätzlich z. B. mittels eines Fingertesters auf Unterbrechungen nachgemessen werden. Der Anteil beträgt zwischen 6,8% und 55,7%. Werte bis etwa 30% sind sehr vorteilhaft, da derartige Leiterplatten mit dem erfindungsgemäßen Verfahren in der Regel fast vollständig auf Kurzschluß und zum überwiegenden Teil auf Unterberchungen getetstet werden können, so dass das Nachtetsten in einem Fingertester sehr schnell durchführbar ist. Bei höheren Anteilen von z. B. 50% und mehr (z. B. Leiterplatte 76726A-allOD) muß die Anzahl der Verschiebungen erhöht werden oder eine Testanordnung mit höherer Dichte der Testkontaktelemente verwendet werden.
  • Die in den 5A, 5B und 8 aufgeführten Resultate zeigen, dass das erfindungsgemäße Verfahren für eine Vielzahl von Leiterplatten sehr effizient ist, ein schnelles Prüfen auf Unterbrechungen und Kurzschlüsse erlaubt, ohne dass hierzu individuelle Adapter für die einzelnen Leiterplattentypen erstellt werden müssen.
  • Erfindungsgemäß wird eine Testanordnung verwendet, deren Testkontaktelemente mit einer Dichte von zumindest 100 pro cm2 vorgesehen sind. Je dichter die Testkontaktelemente angeordnet sind, desto schneller kann eine zu testende Leiterbahn vollständig abgetastet werden. Deshalb sind Dichten von zumindest 120, 150 bzw. 200 Testkontaktelemente pro cm2 bevorzugt. Anstelle der Dichte kann die Testanordnung auch durch das Rastermaß benachbarter Testkontaktelemente definiert sein, das beim obigen Ausführungsbeispiel bei etwa 0,9 mm liegt. Eine Verringerung des Rastermaßes auf maximal 0,8 mm, 0,7 mm, 0,6 mm bzw. 0,5 mm entspricht einer Erhöhung der Dichte der Kontaktelemente und einer dementsprechenden Verringerung der Anzahl der Verschiebungen, um eine vollständige Kontaktierung einer zu testenden Leiterplatte zu erzielen. Bei den zurzeit üblichen unbestückten Leiterplatten genügt jedoch meistens ein Rastermaß von ca. 0,9 mm vollkommen, um eine vollständige oder fast vollständige Kontaktierung der Leiterbahnen sicherzustellen.
  • Die Erfindung ist oben anhand eines Ausführungsbeispieles erläutert worden, bei dem die Prüfvorrichtung eine Vollrasterkassette und eine Kontaktierungseinheit aufweist. Da die Prüfnadeln der Kontaktierungseinheit 6 alle zueinander parallel angeordnet sind, ist es auch möglich, anstelle von geradlinigen, drahtförmigen Prüfnadeln Federkontaktstifte in der Kontaktierungseinheit zum Kontaktieren der Leiterplatte zu verwenden. Derartige Federkontaktstifte sind beispielsweise schraubenförmig aus einem Draht gewickelte Federkontaktelemente, die bezüglich der schraubenförmigen Wicklung zentrisch angeordnete Enden aufweisen. Es genügt, wenn die Schraubenwicklung sich lediglich über einen Teil der Länge des Federkontaktstiftes erstreckt und vorzugsweise im mittigen Bereich angeordnet ist, so dass die geradlinigen Enden des Federkontaktstiftes exakt mittels der Führungsplatten geführt werden können. Eine mit derartigen Federkontaktstiften ausgerüstete Kontaktierungseinheit beinhaltet somit auch die Funktion der Vollrasterkassette, die dann weggelassen werden kann.
  • Mit der vorliegenden Erfindung ist es nicht mehr notwendig, für jeden Leiterplattentyp einen separaten Adapter herzustellen. Vielmehr kann mit der erfindungsgemäßen Kontaktierungseinheit eine Leiterplatte mit mehreren, aber wenigen Kontaktierungsvorgängen vollständig oder fast vollständig abgetastet werden. Mit dem erfindungsgemäßen Verfahren und mit der erfindungsgemäßen Vorrichtung werden somit eine universelle Prüfvorrichtung und ein universelles Prüfverfahren geschaffen, deren Durchsatz an zu testenden Leiterplatten etwas kleiner als beim Testen mit einem herkömmlichen Adapter-basierten Paralleltester ist, aber dennoch wesentlich höher als mit einem herkömmlichen Fingertetster ist. Die Verweilzeit einer zu testenden Lei terplatte im erfindungsgemäßen Paralleltester beträgt etwa 10 bis 30 sec. Dies ist 5 bis 10 Mal länger als in einem herkömmlichen Paralleltester aber etwa 10 Mal schneller als in einem herkömmlichen Fingertester.
  • Das erfindungsgemäße Verfahren ist besonders effizient beim Testen von Kurzschlüssen, da Kurzschlüsse bei fast allen Leiterplatten vollständig mit wenigen Verschiebungen (≤10) erfasst werden können. Alle Leiterplattentestpunkte, die einen Durchmesser oder eine Kantenlänge in der Größe des Rasterabstandes I der Testanordnung besitzen, werden in jeder beliebigen Position der Testanordnung auf der Leiterplatte kontaktiert. Dies bedeutet, dass alle Leiterbahnen, die mit zumindest einem solchen Leiterplattentestpunkt verbunden sind, in jeder beliebigen Postion der Testanordnung kontaktiert sind. Dies trifft in der Regel für einen Großteil der Leiterbahnen zu, sodass in der ersten Testposition bereits sehr viele Paare benachbarter Leiterbahnen gleichzeitig kontaktiert sind. Kurzschlüsse können somit fast immer vollständig mit wenigen Verschiebungen erfasst werden. Daher kann es auch Sinn machen, bei bestimmten Leiterplatten das erfindungsgemäße Verfahren nur zum Testen von Kurzschlüssen zu verwenden und Unterbrechungen anschließend mittels eines Fingertesters zu messen.
  • 1
    Prüfvorrichtung
    2
    Leiterplatte
    3
    Grundkörper
    4
    Grundraster
    5
    Vollrasterkassette
    6
    Kontaktierungseinheit
    7
    Bohrungen
    8
    Kontaktstelle
    9
    Federkontaktstift
    10
    Prüfnadel
    11
    Führungsplatte
    12
    Säule
    13
    Nadelführungsplatte
    14
    Positionierplatte
    15
    Verstelleinrichtung
    16
    Verstellstift
    17
    Positionierbohrung
    18
    Leiterplattenaufnahmestift
    19
    Bohrung
    20
    Positionierbohrung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 0468153 A1 [0004]
    • - EP 0853242 A1 [0004]
    • - US 3564408 [0005]
    • - US 4417204 [0005]
    • - DE 3240916 C2 [0005]
    • - DE 3340180 C1 [0005]
    • - DE 8806064 U1 [0005]
    • - EP 0875767 A2 [0005]
    • - WO 02/31516 [0005]
    • - EP 1322967 B1 [0005]
    • - EP 1083434 A2 [0005]
    • - US 6445173 B1 [0005]
    • - WO 97/23784 [0007]
    • - WO 99/23496 [0008]
    • - DE 4012839 B4 [0010]
    • - EP 1022572 B1 [0011]
    • - EP 1312330 B1 [0011]
    • - EP 0831332 A1 [0012, 0012, 0041]
    • - US 4820975 [0012, 0012]
    • - EP 0859239 A2 [0012]
    • - EP 0994359 A2 [0012]
    • - DE 4406538 A1 [0012, 0012]
    • - EP 0874243 A2 [0012]
    • - WO 95/32432 [0012]
    • - DE 4342654 A1 [0012]
    • - JP 63124969 [0012]
    • - JP 4038480 [0012]
    • - DE 4302509 A1 [0012]
    • - DE 102006059429 [0032]

Claims (13)

  1. Verfahren zum Prüfen von Leiterplatten mit einer Prüfvorrichtung (1), die eine Testanordnung zum Kontaktieren von Leiterplattentestpunkten einer zu testenden Leiterplatte (2) aufweist, wobei die Testanordnung (6) Testkontaktelemente (10) in einem vorbestimmten, regelmäßigen Raster aufweist, das folgende Schritte umfasst: a) Andrücken der Testanordnung (6) an die zu testende Leiterplatte (2) in einer ersten Testposition bzgl. der zu testenden Leiterplatte (2), so dass mehrere Leiterplattentestpunkte mit zumindest einem Testkontaktelement (10) in Kontakt stehen, b) Messen von mehreren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen, c) Verschieben der Testanordnung (6) bzgl. der zu testenden Leiterplatte (2) in eine weitere Testposition, in der zumindest ein Leiterplattentestpunkt einer Leiterbahn mit zumindest einem Testkontaktelement (10) in Kontakt steht, die zuvor noch nicht auf Unterberchung und/oder Kurzschluss gemessen worden ist, e) Wiederholen der Schritte c) und d) bis zumindest die Mehrzahl der Leiterbahnen der zu testenden Leiterplatte (2) gemessen worden sind, wobei eine Testanordnung (6) verwendet wird, deren Testkontaktelemente (10) mit einer Dichte von zumindest 100 Testkontaktelementen (10) pro Quadratzentimeter angeordnet sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schritte c) und d) so oft wiederholt werden, bis zumindest 90%, vorzugswei se 95% und insbesondere 99% bzw. 100% der Leiterbahnen auf Unterbrechungen und/oder zumindest 90%, vorzugsweise 95% und insbesondere 99% beziehungsweise 100% der Paare von benachbarten Leiterbahnen auf Kurzschluss gemessen worden sind.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zu testende Leiterplatte mittels einer sequentiellen Testvorrichtung, insbesondere mittels eines Fingertesters, nachgemessen wird, wobei entweder mittels den Messungen nach Anspruch 1 ermittelte potentielle Fehler überprüft werden und/oder noch nicht kontaktierte Leiterbahnen gemessen werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Testkontaktelemente Prüfnadeln (10) sind, die im Wesentlichen parallel zueinander angeordnet sind.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Testkontaktelement in einem regelmäßigen, quadratischem Raster mit einem Rasterabstand von maximal 0,90 mm angeordnet sind.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Testkontaktelemente jeweils eine Starrnadel zum Kontaktieren der Leiterplattentestpunkte und einen Federkontaktstift (9) umfassen, die in Flucht zueinander angeordnet sind.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine oder mehrere Testpositionen überprüft werden, indem an vorbestimmten Leiterplattentestpunkten, die mit zumindest von einem Paar Testkontaktelementen (10) in der jeweiligen Testposition kontaktiert werden sollten, geprüft wird, ob diese vorbestimmten Leiterplattentestpunkte korrekt kontaktiert sind, indem geprüft wird, ob das Paar von Testkontaktelementen mittels des vorbestimmten Leiterplattentestpunktes elektrisch verbunden sind.
  8. Vorrichtung zum Prüfen von Leiterplatten, umfassend – eine Testanordnung (6) zum Kontaktieren von Leiterplattentestpunkten einer zu testenden Leiterplatte (2), wobei die Testanordnung (6) Testkontaktelemente (10) in einem vorbestimmten, regelmäßigen Raster aufweist, das folgende Schritte umfasst: – Verschiebeeinrichtung (15) zum Bewegen der Testanordnung (6) relativ zur testenden Leiterplatte (2), wobei die Verschiebeeinrichtung (15) die Testanordnung (6) oder die Leiterplatte (2) parallel zur Ebene der zu testenden Leiterplatte (2) in zwei orthogonale Richtungen um einen Verschiebeweg von zumindet den Abstand zweier benachbarter Testkontaktelemente (10) verschieben kann, – eine Einrichtung zum Messen von Leiterbahnen der zu testenden Leiterplatte (2) auf Unterbrechungen und/oder Kurzschlüsse, wobei die Testkontaktelemente (10) der Testanordnung (6) mit einer Dichte von zumindest 100 Testkontaktelementen (10) pro Quadratzentimeter angeordnet sind.
  9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Verschiebeeinrichtung (15) eine Piezoverstelleinheit ist, die zwei Sätze Piezoelementstangen aufweist, wobei die beiden Sätze Piezoelementstangen zueinander orthogonal angeordnet sind.
  10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Verschiebeeinrichtung (15) einen Motor mit Untersetzungsgetriebe aufweist, der eine Verstellspindel und/oder einen Exzenter antreibt.
  11. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Testkontaktelemente Prüfnadeln (10) sind, die im wesentlichen parallel zueinander angeordnet sind.
  12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Prüfnadeln (10) mittels Führungsplatten (11) in einer Kontaktierungseinheit (6) gehalten sind.
  13. Vorrichtung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass eine Steuereinrichtung zum Ausführen des Verfahrens nach einem der Ansprüche 1 bis 7 vorgesehen ist.
DE102009004555A 2009-01-14 2009-01-14 Verfahren zum Prüfen von Leiterplatten Withdrawn DE102009004555A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102009004555A DE102009004555A1 (de) 2009-01-14 2009-01-14 Verfahren zum Prüfen von Leiterplatten
JP2011545728A JP2012515339A (ja) 2009-01-14 2010-01-13 回路基板のテスト方法
PCT/EP2010/050361 WO2010081834A1 (de) 2009-01-14 2010-01-13 Verfahren zum prüfen von leiterplatten
KR1020117018558A KR101337911B1 (ko) 2009-01-14 2010-01-13 인쇄 회로 기판을 테스트하는 방법
CN2010800046433A CN102282475A (zh) 2009-01-14 2010-01-13 印刷电路板的测试方法
BRPI1007227A BRPI1007227A2 (pt) 2009-01-14 2010-01-13 método para o teste de placas de circuito
EP10700178A EP2376930A1 (de) 2009-01-14 2010-01-13 Verfahren zum prüfen von leiterplatten
US13/143,697 US20110273203A1 (en) 2009-01-14 2010-01-13 Method for the testing of circuit boards
TW099100968A TW201037328A (en) 2009-01-14 2010-01-14 Method for the testing of circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009004555A DE102009004555A1 (de) 2009-01-14 2009-01-14 Verfahren zum Prüfen von Leiterplatten

Publications (1)

Publication Number Publication Date
DE102009004555A1 true DE102009004555A1 (de) 2010-09-30

Family

ID=42109863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009004555A Withdrawn DE102009004555A1 (de) 2009-01-14 2009-01-14 Verfahren zum Prüfen von Leiterplatten

Country Status (9)

Country Link
US (1) US20110273203A1 (de)
EP (1) EP2376930A1 (de)
JP (1) JP2012515339A (de)
KR (1) KR101337911B1 (de)
CN (1) CN102282475A (de)
BR (1) BRPI1007227A2 (de)
DE (1) DE102009004555A1 (de)
TW (1) TW201037328A (de)
WO (1) WO2010081834A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056371A1 (de) 2011-12-13 2013-06-13 abele rößler technologies GmbH Vorrichtung zur Überprüfung von Leiterstrukturen

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103267908A (zh) * 2013-04-22 2013-08-28 高德(无锡)电子有限公司 一种双排版印刷线路板的测试工艺
CN103344905B (zh) * 2013-06-18 2016-02-10 大族激光科技产业集团股份有限公司 运动针床测试机及测试方法
US9274166B2 (en) 2013-08-26 2016-03-01 Fujitsu Limited Pin verification device and method
CN108362996A (zh) * 2013-10-12 2018-08-03 深圳市爱德特科技有限公司 一种“近距离测试”理论及方法
CN105161037B (zh) * 2015-08-20 2017-12-22 京东方科技集团股份有限公司 位置校准方法、测试电路板、样本面板和位置校准装置
CN105425094B (zh) * 2015-11-24 2018-04-27 深圳怡化电脑股份有限公司 一种pcba短路点检测方法及装置
CN106872878A (zh) * 2017-02-21 2017-06-20 济南浪潮高新科技投资发展有限公司 一种pcb中自动检测电气连接的方法及系统
CN109917270A (zh) * 2019-01-31 2019-06-21 国核自仪系统工程有限公司 仪控系统的板卡的测试数据的分析装置、方法及仪控系统
US11818842B1 (en) * 2020-03-06 2023-11-14 Amazon Technologies, Inc. Configurable circuit board for abstracting third-party controls
CN111707921B (zh) * 2020-07-23 2024-08-27 苏州朗之睿电子科技有限公司 一种测试精准的半导体器件用测试座
CN113325295B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 平面埋容基板微短路的可靠性测试方法
CN113539349B (zh) * 2021-07-23 2024-05-28 曙光信息产业股份有限公司 一种测试基板、llcr测量方法及测试基板测试方法
CN117076991B (zh) * 2023-10-16 2024-01-02 云境商务智能研究院南京有限公司 治污设备用电异常监测方法、装置及计算机设备

Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564408A (en) 1968-08-12 1971-02-16 Bendix Corp Test device for an electrical circuit card
US4417204A (en) 1980-04-03 1983-11-22 Luther & Maelzer Gmbh Printed circuit board tester and adapter with memory
DE3340180C1 (de) 1983-11-07 1985-05-15 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
DE3240916C2 (de) 1982-11-05 1985-10-31 Luther, Erich, Ing.(Grad.), 3003 Ronnenberg Vorrichtung zum Prüfen von elektrischen Leiterplatten
JPS63124969A (ja) 1986-11-14 1988-05-28 Kyoei Sangyo Kk プリント配線板検査機用オフグリツドアダプタ
US4820975A (en) 1987-01-14 1989-04-11 International Computers Limited Test apparatus for printed circuit boards
DE8806064U1 (de) 1988-05-06 1989-09-07 atg electronic GmbH, 6980 Wertheim Testgerät
EP0468153A1 (de) 1990-07-25 1992-01-29 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
JPH0438480A (ja) 1990-06-03 1992-02-07 Kyoei Sangyo Kk プリント配線板検査機用アダプタ上下タイプ
DE4302509A1 (en) 1992-01-31 1993-08-05 Japan Synthetic Rubber Co Ltd Testing characteristics of high density circuit board - using matrix of test electrodes identical to board electrodes with precision alignment to obtain maximum inter-electrode conductivity
DE4342654A1 (de) 1992-12-14 1994-07-14 Everett Charles Tech Ausrichtsystem für eine Prüfvorrichtung
DE4406538A1 (de) 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
WO1995032432A1 (de) 1994-05-20 1995-11-30 Luther & Maelzer Gmbh System und verfahren zum prüfen der korrekten position einer kontaktinseln und leiterbahnen aufweisenden leiterplatte in einer prüfvorrichtung
WO1997023784A1 (en) 1995-12-22 1997-07-03 New System S.R.L. Machine for the electric test of printed circuits with adjustable position of the sound needles
EP0831332A1 (de) 1996-09-18 1998-03-25 Atg test systems GmbH Adapter zum Prüfen von elektrischen Leiterplatten
EP0853242A1 (de) 1997-01-09 1998-07-15 Atg test systems GmbH Verfahren zum Prüfen von Leiterplatten
EP0859239A2 (de) 1997-02-18 1998-08-19 Circuit Line S.p.A. Verfahren und Vorrichtung zum Korrigieren von Fehlausrichtungen zwischen Testnadeln und -punkten während des elektrischen Testens gedruckter Schaltungen, insbesondere während Mehrfachtests
EP0874243A2 (de) 1997-04-22 1998-10-28 Circuit Line S.p.A. Verfahren zum automatischen Justieren zum Ausschalten des Zentrierungsfehlers während des elektrischen Tests auf gedruckten Leiterplatten
EP0875767A2 (de) 1997-05-02 1998-11-04 Atg test systems GmbH Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
WO1999023496A1 (en) 1997-11-01 1999-05-14 Mitecs Limited A contacting device
EP0994359A2 (de) 1998-10-13 2000-04-19 Test Plus Electronic Gmbh Testadapter
EP1083434A2 (de) 1999-09-10 2001-03-14 ATG TEST SYSTEMS GmbH & Co. KG Vorrichtung zum Prüfen von Leiterplatten
DE19957286A1 (de) * 1999-11-29 2001-07-05 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Testen von Leiterplatten
DE10043728A1 (de) * 2000-09-05 2002-03-28 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten mit einem Paralleltester
WO2002031516A1 (de) 2000-10-04 2002-04-18 Atg Test Systems Gmbh & Co. Kg Modul für eine prüfvorrichtung zum testen von leiterplatten
EP1312330A2 (de) 2001-11-17 2003-05-21 Medi-Plinth Healthcare Group Limited Bett
DE4012839B4 (de) 1989-04-26 2004-02-26 Atg Test Systems Gmbh & Co.Kg Verfahren und Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
EP1022572B1 (de) 1999-01-22 2005-09-07 Delaware Capital Formation Inc. Abtatsprüfgerät zum Testen der Kontinuität von unbestückten gedruckten Schaltungen
DE102006059429A1 (de) 2006-12-15 2008-06-26 Atg Luther & Maelzer Gmbh Modul für eine Prüfvorrichtung zum Testen von Leiterplatten

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0299200A (ja) 1988-10-06 1990-04-11 Fujita Corp 汚泥の嫌気性消化法
JPH0454468A (ja) * 1990-06-25 1992-02-21 Hitachi Electron Eng Co Ltd セラミック配線基板の導通/絶縁検査装置
US5204615A (en) * 1991-10-24 1993-04-20 Interconnect Devices, Inc. Module attachment for printed circuit board test fixtures
IT1282827B1 (it) * 1995-09-22 1998-03-31 New System Srl Macchina per il controllo contrapposto dei circuiti stampati
US5818248A (en) * 1996-07-29 1998-10-06 Delaware Capital Formation, Inc Loaded board test fixture with integral translator fixture for testing closely spaced test sites
JPH11160380A (ja) * 1997-11-27 1999-06-18 Fujitsu Ltd 回路基板の試験用ヘッドおよび回路基板の試験方法
JP2001074814A (ja) * 1999-09-07 2001-03-23 Sony Corp 回路基板検査装置
EP1290454B1 (de) * 2000-06-16 2007-02-28 NHK Spring Co., Ltd. Mikrokontaktprüfnadel und elektrischer messfühler
US6788078B2 (en) 2001-11-16 2004-09-07 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards
DE10160119A1 (de) * 2001-12-07 2003-10-02 Atg Test Systems Gmbh Prüfsonde für einen Fingertester
US20030197514A1 (en) * 2002-04-22 2003-10-23 Howard Hsu System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate
JP2007304008A (ja) * 2006-05-12 2007-11-22 Nidec-Read Corp 基板検査用接触子、基板検査用治具及び基板検査装置

Patent Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564408A (en) 1968-08-12 1971-02-16 Bendix Corp Test device for an electrical circuit card
US4417204A (en) 1980-04-03 1983-11-22 Luther & Maelzer Gmbh Printed circuit board tester and adapter with memory
DE3240916C2 (de) 1982-11-05 1985-10-31 Luther, Erich, Ing.(Grad.), 3003 Ronnenberg Vorrichtung zum Prüfen von elektrischen Leiterplatten
DE3340180C1 (de) 1983-11-07 1985-05-15 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
JPS63124969A (ja) 1986-11-14 1988-05-28 Kyoei Sangyo Kk プリント配線板検査機用オフグリツドアダプタ
US4820975A (en) 1987-01-14 1989-04-11 International Computers Limited Test apparatus for printed circuit boards
DE8806064U1 (de) 1988-05-06 1989-09-07 atg electronic GmbH, 6980 Wertheim Testgerät
DE4012839B4 (de) 1989-04-26 2004-02-26 Atg Test Systems Gmbh & Co.Kg Verfahren und Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
JPH0438480A (ja) 1990-06-03 1992-02-07 Kyoei Sangyo Kk プリント配線板検査機用アダプタ上下タイプ
EP0468153A1 (de) 1990-07-25 1992-01-29 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
DE4302509A1 (en) 1992-01-31 1993-08-05 Japan Synthetic Rubber Co Ltd Testing characteristics of high density circuit board - using matrix of test electrodes identical to board electrodes with precision alignment to obtain maximum inter-electrode conductivity
DE4342654A1 (de) 1992-12-14 1994-07-14 Everett Charles Tech Ausrichtsystem für eine Prüfvorrichtung
DE4406538A1 (de) 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
WO1995032432A1 (de) 1994-05-20 1995-11-30 Luther & Maelzer Gmbh System und verfahren zum prüfen der korrekten position einer kontaktinseln und leiterbahnen aufweisenden leiterplatte in einer prüfvorrichtung
WO1997023784A1 (en) 1995-12-22 1997-07-03 New System S.R.L. Machine for the electric test of printed circuits with adjustable position of the sound needles
EP0831332A1 (de) 1996-09-18 1998-03-25 Atg test systems GmbH Adapter zum Prüfen von elektrischen Leiterplatten
EP0853242A1 (de) 1997-01-09 1998-07-15 Atg test systems GmbH Verfahren zum Prüfen von Leiterplatten
EP0859239A2 (de) 1997-02-18 1998-08-19 Circuit Line S.p.A. Verfahren und Vorrichtung zum Korrigieren von Fehlausrichtungen zwischen Testnadeln und -punkten während des elektrischen Testens gedruckter Schaltungen, insbesondere während Mehrfachtests
EP0874243A2 (de) 1997-04-22 1998-10-28 Circuit Line S.p.A. Verfahren zum automatischen Justieren zum Ausschalten des Zentrierungsfehlers während des elektrischen Tests auf gedruckten Leiterplatten
EP0875767A2 (de) 1997-05-02 1998-11-04 Atg test systems GmbH Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
WO1999023496A1 (en) 1997-11-01 1999-05-14 Mitecs Limited A contacting device
EP0994359A2 (de) 1998-10-13 2000-04-19 Test Plus Electronic Gmbh Testadapter
EP1022572B1 (de) 1999-01-22 2005-09-07 Delaware Capital Formation Inc. Abtatsprüfgerät zum Testen der Kontinuität von unbestückten gedruckten Schaltungen
US6445173B1 (en) 1999-09-10 2002-09-03 Atg Test Systems Gmbh & Co. Kg Printed circuit board tester
EP1083434A2 (de) 1999-09-10 2001-03-14 ATG TEST SYSTEMS GmbH & Co. KG Vorrichtung zum Prüfen von Leiterplatten
DE19957286A1 (de) * 1999-11-29 2001-07-05 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Testen von Leiterplatten
DE10043728A1 (de) * 2000-09-05 2002-03-28 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten mit einem Paralleltester
WO2002031516A1 (de) 2000-10-04 2002-04-18 Atg Test Systems Gmbh & Co. Kg Modul für eine prüfvorrichtung zum testen von leiterplatten
EP1322967B1 (de) 2000-10-04 2005-05-18 atg test systems GmbH & Co. KG Modul für eine prüfvorrichtung zum testen von leiterplatten
EP1312330A2 (de) 2001-11-17 2003-05-21 Medi-Plinth Healthcare Group Limited Bett
DE102006059429A1 (de) 2006-12-15 2008-06-26 Atg Luther & Maelzer Gmbh Modul für eine Prüfvorrichtung zum Testen von Leiterplatten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056371A1 (de) 2011-12-13 2013-06-13 abele rößler technologies GmbH Vorrichtung zur Überprüfung von Leiterstrukturen

Also Published As

Publication number Publication date
BRPI1007227A2 (pt) 2016-02-16
JP2012515339A (ja) 2012-07-05
US20110273203A1 (en) 2011-11-10
TW201037328A (en) 2010-10-16
WO2010081834A1 (de) 2010-07-22
CN102282475A (zh) 2011-12-14
EP2376930A1 (de) 2011-10-19
KR101337911B1 (ko) 2013-12-09
KR20110112836A (ko) 2011-10-13

Similar Documents

Publication Publication Date Title
DE102009004555A1 (de) Verfahren zum Prüfen von Leiterplatten
DE2360801C2 (de) Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern
EP0285799B1 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
EP1982203B1 (de) Verfahren und Vorrichtung zum Testen von unbestückten Leiterplatten
EP0468153B1 (de) Kontaktierungsvorrichtung für Prüfzwecke
EP2210115B1 (de) Vollrasterkassette für einen paralleltester zum testen einer unbestückten leiterplatte, federkontaktstift für eine solche vollrasterkassette sowie adapter für einen paralleltester zum testen einer unbestückten leiterplatte
DE4012839A1 (de) Pruefvorrichtung zum pruefen von elektrischen oder elektronischen prueflingen
DE10160119A1 (de) Prüfsonde für einen Fingertester
DE20005123U1 (de) Vorrichtung zum Prüfen von Leiterplatten
DE112005003667T5 (de) Elektrische Prüfsonde
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
EP0838688A2 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE3340179C1 (de) Anordnung an einem Leiterplattenpruefgeraet zur Anpassung der Abstaende von Kontakten
DE102018132072A1 (de) Waferinspektionsverfahren und Wafer-Probing-System
EP0990912A2 (de) Prüfsonde-Antriebsvorrichtung
DE1800657C3 (de) Kontaktvorrichtung, insbesondere zur elektrischen Prüfung der Leitungszüge gedruckter oder geätzter Schaltungsplatten
EP0005727A1 (de) Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten
DE60217619T2 (de) Vorrichtung zur Abtastprüfung von Leiterplatten
DE19718637A1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
WO2004059329A1 (de) Adapter zum testen von leiteranordnungen
EP1739440A2 (de) Elektrisches Prüfverfahren und -vorrichtung sowie Verfahren zur Herstellung einer Kontaktiervorrichtung
DE4109684A1 (de) Kontaktierungsvorrichtung fuer pruefzwecke
DE19644725C1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
EP0286814A2 (de) Ansteuereinrichtung
DE69512231T2 (de) Testsystem für bestückte und unbestückte schaltungsplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: PATRONUS IP PATENT- & RECHTSANWAELTE BERNHARD , DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee