DE102008040900B4

DE102008040900B4 - Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur

Info

Publication number: DE102008040900B4
Application number: DE102008040900.6A
Authority: DE
Inventors: Eric Ehlers; Jim Clatterbaugh; Mathias Bonse; Timothy Shirley
Original assignee: Keysight Technologies Inc
Current assignee: Keysight Technologies Inc
Priority date: 2007-08-29
Filing date: 2008-07-31
Publication date: 2023-07-06
Anticipated expiration: 2028-08-01
Also published as: DE102008040900A1; US20090057872A1; US7911066B2

Abstract

Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600), die aufweist:
einen integrierten Schaltkreis IC (102, 202, 302, 402, 502, 602) mit einer IC-Vorderseite (108, 408, 508, 608), einer IC-Rückseite (110, 410, 510, 610) und einem auf der IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A);
eine mit dem ersten leitfähigen Element (112) auf der IC-Vorderseite (108, 408, 508, 608) verbundene Chip-Durchkontaktierung (116, 416, 616, 665);
ein Substrat (104, 204, 304, 404, 504, 604) mit einem auf einer Vorderfläche (122) gebildeten externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), wobei der IC (102, 202, 302, 402, 502, 602) an der Vorderfläche (122) des Substrats anliegt und die Chip-Durchkontaktierung (116, 416, 616, 665) eine Verbindung zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) bildet,
eine Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); wobei
die Massefläche (118, 418, 518, 618, 718) eine Einstelleinrichtung (119) zum Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) aufweist, um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten,
ein Gehäuse (106, 206, 506, 606), in welchem der IC (102, 202, 302, 402, 502, 602) und das Substrat (104, 204, 304, 404, 504, 604) untergebracht sind; und
einen Wärmeableitungspfad zwischen der Massefläche (118, 418, 518, 618, 718) und dem Gehäuse (106, 206, 506, 606), und
einen Sockel (128) im Gehäuse (106, 206, 506, 606), wobei der Sockel (128) durch eine Aussparung (126) im Substrat (104, 204, 304, 404, 504, 604) mit der Massefläche (118, 418, 518, 618, 718) verbunden ist.

Description

HINTERGRUND DER ERFINDUNG
Integrierte Schaltkreise werden mit Verbindungsleitungen an externe Schaltkreise angeschlossen. Die häufigste Verbindungsart ist das Draht-Bonden (wire bond). Draht-Bonden ermöglicht die Verbindung der Kontaktflächen auf dem integrierten Schaltkreis durch eine oder mehrerer Leitungen mit externen Netzanschlüssen, bei denen es sich üblicherweise um Kontaktstifte von Gehäusen oder um Leiterbahnen von gedruckten Schaltungen handelt. Ein Nachteil des Draht-Bondens besteht in der parasitären Induktivität, die bei langen Bond-Leitungen (bond wires) auftritt. Die bei Bond-Leitungen vorhandene parasitäre Induktivität ist besonders bei Hochfrequenzanwendungen problematisch. Ein weiterer Nachteil von Bond-Leitungen besteht in der Unterschiedlichkeit der Drahtlängen und der Lage in Bezug auf die Schaltkreise und die Masseflächen sowie in der Unterschiedlichkeit der Positionierung des Chips in Bezug auf die externe Schaltung.
Ein Verfahren zur Verringerung der Induktivität und der Unterschiedlichkeit besteht in der Verwendung von Bändern oder Geflechten anstelle von Bond-Leitungen. Die parasitäre Induktivität stellt jedoch weiterhin ein Problem dar, und bei der Verwendung von Bändern sind für die Bond-Anlagen zusätzliche Ausrüstungs- und Montagekosten erforderlich. Beim Bonden mit Geflechten sind außerdem üblicherweise umfangreiche manuelle Montagearbeiten erforderlich.
Eine weitere zur Verringerung der Induktivität verwendete Verbindungsart stellt eine Streifenleitung (beam lead) dar. Das Verbinden von integrierten Schaltungen mittels Streifenleitungen verringert zwar wirksam die Induktivität, jedoch ist üblicherweise eine manuelle Montage erforderlich, und mittels Streifenleitungen verbundene integrierte Schaltkreise erfordern eine spezielle Verarbeitung und manuelle Behandlung. Die Streifenleitungen nehmen auf der Chipfläche zusätzliche Fläche ein, wodurch die Kosten für den Chip ansteigen. Außerdem ist das Anschließen mittels Streifenleitungen mit einem preiswerten Standardgehäuse nicht vereinbar. Wenn der Schaltkreis mittels Streifenleitungen angeschlossen wird, ist der thermische Widerstand des Anschlusses darüber hinaus höher als bei der herkömmlichen Befestigung der Rückseite des Chips auf der Grundfläche eines Gehäuses mittels Epoxidharz oder durch Löten.
Die Dokumente US 2003 / 0 122 153 A1 , US 5 949 140 A , US 6 166 436 A und US 6 175 287 B1 und EP 1 030 368 A1 beschreiben jeweils bekannte Halbleitervorrichtungen.
Die Flip-Chip-Verbindung von Chips löst viele der mit Band- oder Geflechts-Leitungen oder Streifenleitungen verbundenen Probleme. Die parasitäre Induktivität ist sehr gering, und die Platzierung des Chips kann mit automatisierten Apparaturen sehr genau vorgenommen werden. Einen deutlichen Nachteil stellt dennoch der hohe thermische Widerstand dar. Wärme fließt von der Schaltung durch eine begrenzte Anzahl von Befestigungsflächen zum Gehäuse oder zur Masse, sodass Flip-Chip-Anordnungen für Schaltkreise wie zum Beispiel Leistungsverstärker, die eine gute Wärmeabfuhr benötigen, ungeeignet sind. Da nach der Befestigung die Oberseite des Schaltkreises nach unten zeigt, kann außerdem nicht auf den Schaltkreis zugegriffen werden, was sich bei einigen Anwendungen als ein Nachteil erweisen kann.
Eine Aufgabe der vorliegenden Erfindung ist es eine verbesserte gestapelte IC-Struktur und ein verbessertes Verfahren zum Bilden einer gestapelten IC-Struktur bereitzustellen.
Diese Aufgabe wird gelöst durch die gestapelte IC-Struktur und dem Verfahren zum Bilden einer gestapelten IC-Struktur gemäß den beigefügten unabhängigen Patentansprüchen.
Der Schutzumfang wird durch die beigefügten Patentansprüche definiert.
Figurenliste

Die 1 A bis 1C zeigen verschiedene Ansichten einer gestapelten IC-Struktur. 1A stellt eine Querschnittsansicht der gestapelten IC-Struktur dar, 1B zeigt eine Ansicht in Explosionsdarstellung und 1C die Ansicht eines IC in der gestapelten IC-Struktur von unten.
Die 2A bis 2C zeigen verschiedene Ansichten einer gestapelten IC-Struktur mit einem durch das Substrat verlaufenden Wärmeableitungspfad. 2A stellt eine Querschnittsansicht dar, 2B zeigt eine Ansicht in Explosionsdarstellung und 2C eine Ansicht von unten.
Die 3A und 3B zeigen verschiedene Ansichten einer gestapelten IC-Struktur mit einem koplanaren Wellenleiter. 3A stellt eine Querschnittsansicht dar, und 3B zeigt eine Ansicht in Explosionsdarstellung.
Die 4A bis 4C zeigen verschiedene Ansichten einer gestapelten IC-Struktur mit einem Übergang zwischen einem koplanaren Wellenleiter-über-Masse und einem koplanaren Wellenleiter. 4A stellt eine Querschnittsansicht dar, 4B zeigt eine Ansicht in Explosionsdarstellung und 4C die Ansicht eines IC der 4A und 4B von unten.
Die 5A bis 5D zeigen verschiedene Ansichten einer gestapelten IC-Struktur mit einem Übergang zwischen einem koplanaren Wellenleiter-über-Masse und einem koplanaren Wellenleiter-über-Masse. 5A stellt eine Querschnittsansicht dar, 5B zeigt eine Ansicht in Explosionsdarstellung, 5C die Ansicht eines IC der 5A und 5B von unten und 5D die Ansicht eines Substrats der 5A und 5B von unten.
Die 6A und 6B zeigen verschiedene Ansichten einer gestapelten IC-Struktur mit mehreren übereinander gestapelten integrierten Schaltungen. 6A stellt eine Querschnittsansicht dar, und 6B zeigt eine Ansicht in Explosionsdarstellung. 5C stellt auch die Ansicht eines ersten und eines zweiten IC in den 6A und 6B von unten dar.
7 zeigt die Ansicht eines IC mit einer strukturierten Massefläche von unten.

Zu beachten ist, dass die Figuren nicht maßstabsgerecht sind.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Bei einer gestapelten integrierten Schaltkreisstruktur werden Verbindungsleitungen zwischen leitfähigen Elementen (z. B. Übertragungsleitungen, Datenleitungen, Signalbahnen, Vorspannungsleitungen, Kontaktflächen, Masseflächen usw.) auf einem integrierten Schaltkreis (IC) und einem externen Schaltkreis (außerhalb des IC) unter Verwendung einer Chip-Durchkontaktierung im IC gebildet. Ein leitfähiges Element auf einer Vorderseite des IC wird unter Verwendung einer Chip-Durchkontaktierung mit einem leitfähigen Element auf der Rückseite des IC verbunden. Der externe Schaltkreis wird auf einer Vorderseite eines Substrats gebildet. Der Begriff „Substrat“ wird im Folgenden für ein Trägermaterial verwendet, auf dem ein Schaltkreis gebildet oder hergestellt wird. Der IC wird so auf das Substrat gestapelt, dass der externe Schaltkreis und das leitfähige Element der Rückseite aufeinander ausgerichtet sind. Zwischen dem externen Schaltkreis und dem leitfähigen Element auf dem IC wird eine leitende Verbindung gebildet, sodass die Verbindung zwischen dem externen Schaltkreis und dem leitfähigen Element auf der Vorderseite des IC erzielt wird.
Die Chip-Durchkontaktierungen weisen eine geringe parasitäre Induktivität auf, sodass die Signalbahnen in der gestapelten IC-Struktur für Hochfrequenzbetrieb geeignet sind. Der Begriff „Hochfrequenz“ wird im Folgenden für Mikrowellenfrequenzen von über 20 Gigahertz (GHz) gebraucht. Darüber hinaus werden die Chip-Durchkontaktierungen unter Verwendung von Halbleiterfertigungsprozessen erzeugt, die eine hohe Genauigkeit und eine geringere Schwankungsbreite aufweisen. Außerdem kann weiterhin auf den IC zugegriffen werden, wenn dieser gestapelt und unter Verwendung von Chip-Durchkontaktierungen mit dem Substrat verbunden ist. Ein IC mit einer zugänglichen Vorderseite kann leichter getestet werden, und zusätzlich kann herkömmliches Draht-Bonden weiterhin verwendet werden, wenn dies für Verdrahtungen wünschenswert ist, bei denen die elektrischen Vorteile von Chip-Durchkontaktierungen keine Rolle spielen (z. B. Vorspannungsleitungen).
Gestapelte IC-Struktur
Die 1A bis 1C zeigen verschiedene Ansichten einer Ausführungsform einer gestapelten IC-Struktur 100 . 1A stellt eine Querschnittsansicht der gestapelten IC-Struktur 100 dar, und 1B zeigt eine Ansicht in Explosionsdarstellung. 1C stellt eine Ansicht eines IC 102 in der gestapelten IC-Struktur 100 dar.
Die gestapelte IC-Struktur 100 beinhaltet den IC 102, ein Substrat 104 und ein Gehäuse 106. Der IC 102 weist eine Vorderseite 108 und eine Rückseite 110 auf. Bei dem IC 102 handelt es sich üblicherweise um einen Halbleiter (zum Beispiel Silicium, Galliumarsenid, Indiumphospid, Galliumnitrid usw.) mit einem leitenden Element wie beispielsweise einer auf der Vorderseite 108 gebildeten Signalbahn 112. Bei dem IC 102 kann es sich auch um ein beliebiges dielektrisches oder isolierendes Material (z. B. Diamant) handeln, auf dessen Oberseite ein Halbleitermaterial aufgebracht oder aufgewachsen wurde. In den 1A bis 1C ist die Signalbahn 112 als einfacher Mikrostreifen einer Übertragungsleitung gezeigt, die einen Hochfrequenz-Signalpfad darstellt. Es können jedoch verschiedene Arten von Signalbahnen verwendet werden, zum Beispiel Induktivitäten und Kondensatoren und andere Arten von Übertragungsleitungen (z. B. Streifenleitungen, koplanare Wellenleiter, koplanare Wellenleiter-über-Masse und koplanare Streifen), was im Folgenden ausführlich erörtert wird. Auf der Rückseite des IC 102 sind Kontaktflächen 114 gebildet. Zwischen der Vorderseite 108 und der Rückseite 110 sind Chip-Durchkontaktierungen 116 gebildet, um die Signalbahn 112 mit jeder Kontaktfläche 114 zu verbinden. In den Figuren sind zur Vereinfachung nur zwei Chip-Durchkontaktierungen 116 gezeigt. Die Chip-Durchkontaktierungen 116 sind üblicherweise am Rand des IC angeordnet, um die Wärmeleitung von der Mitte des IC zum Gehäuseboden zu ermöglichen. Chip-Durchkontaktierungen 116 können jedoch bei Bedarf an jeder Stelle auf dem IC angeordnet werden. In einem praktischen Anwendungsfall wurde die Chip-Durchkontaktierung 116 nur an den Seitenwänden galvanisch mit leitendem Material beschichtet; jedoch können auch massive (mit leitendem Material ausgefüllte) Chip-Durchkontaktierungen verwendet werden. Wenn eine massive Chip-Durchkontaktierung verwendet wird, kann die Kontaktfläche 114 entfallen, wenn die massive Chip-Durchkontaktierung groß genug ist.
Auf der Rückseite 110 des IC 102 ist eine Massefläche 118 gebildet (siehe 1C). Die Massefläche 118 besteht aus leitendem Metall, zum Beispiel aus Gold. Die leitenden Elemente auf der Rückseite des IC 102 sind so strukturiert, dass sie Kurzschlüsse zwischen einer Kontaktfläche 114 und einer anderen Kontaktfläche oder der Massefläche vermeiden. Die Massefläche 118 schirmt das Signal auf der Signalbahn 112 vor Störsignalen ab und liefert die für die Übertragungsleitungen benötigten Masseflächen. Sie führt auch, wie im Folgenden näher erläutert wird, Wärme vom IC 102 ab. Die Massefläche 118 kann Einstelleinrichtungen 119 beinhalten. Die Einstelleinrichtungen 119 dienen zum Einstellen eines Abstands zwischen der Massefläche 118 und den Chip-Durchkontaktierungen 116. Die Form und die Größe der Einstelleinrichtungen 119 werden so gewählt, dass der Übergang des Signals von der Signalbahn 112 auf dem IC durch die Chip-Durchkontaktierungen 116 zum Schaltkreis 120 optimal verläuft. Die Optimierung wird durchgeführt, um Impedanzen anzupassen und Reflexionen an den Übergangsflächen zwischen der Signalbahn 112, den Chip-Durchkontaktierungen 116 und dem Schaltkreis 120 möglichst gering zu halten. Die Form und die Größe der Einstelleinrichtungen können, wie im Folgenden näher beschrieben wird, unter Verwendung einer Computersimulation ermittelt werden.
Das Substrat 104 weist einen Schaltkreis 120 auf, der auf dessen Vorderfläche 122 gebildet ist. Bei dem in den 1A und 1B gezeigten Schaltkreis 120 handelt es sich um eine Übertragungsleitung, obwohl, wie im Folgenden näher erörtert wird, auch andere Arten von Schaltkreisen verwendet werden können. Bei der gezeigten Ausführungsform ist das Substrat 104 eine gedruckte Schaltung. Bei dem Substrat 104 kann es sich auch um einen Dünn- oder Dickschichtschaltkreis auf einem keramischen Material handeln. Als Substrat 104 kann, wie im Folgenden näher erörtert wird, auch ein anderer IC dienen.
Der IC 102 ist mit ausreichender Genauigkeit auf das Substrat 104 gestapelt, sodass die Kontaktflächen 114 auf die vorgesehenen Kontaktbereiche auf dem Schaltkreis 120 ausgerichtet sind. Die Vorderseite 108 des IC 102 wird vom Substrat 114 nicht beeinträchtigt. Der IC 102 wird unter Verwendung leitender Befestigungselemente 124 zwischen den Kontaktflächen 114 und dem Schaltkreis 120 mit dem Substrat 104 verbunden.
Die leitenden Befestigungselemente 124 können aus herkömmlichem leitendem Epoxidharz oder aus Lötpaste hergestellt werden. Sowohl das leitende Epoxidharz als auch die Lötpaste können von Hand oder maschinell aufgebracht werden. Aufgrund der selbstausrichtenden Eigenschaften des Lotes wird die Ausrichtung des IC 102 auf das Substrat 104 durch die Verwendung von Lötpaste unterstützt. Zum Aufbringen des Lotes können auch vorgeformte Lotpillen verwendet werden. Diese leitenden Befestigungselemente 124 vervollständigen die elektrische Verbindung zwischen der Signalbahn 116 und dem Schaltkreis 120 und verbinden ferner den Schaltkreis 102 mechanisch mit dem Substrat 104.
Die leitenden Befestigungselemente 124 können auch durch galvanisches Beschichten des IC 102 oder des Substrats 104 mit Metall (in Form von Höckern, Kugeln oder Pfosten) hergestellt werden. Dann wird ein thermisches Ultraschall-Chipverbindungsverfahren angewendet, um den IC sowohl elektrisch als auch mechanisch mit dem Substrat zu verbinden. Bei dem thermischen Ultraschall-Chipverbindungsverfahren wirken gleichzeitig Wärme und Ultraschallenergie auf die leitenden Befestigungselemente 124 ein und verschmelzen den IC 102 mit dem Substrat 104.
Auf diese Weise wird der mittlere Leiter 112 mit dem Schaltkreis 120 auf dem Substrat verbunden. Da die Chip-Durchkontaktierungen 116 eine geringe parasitäre Induktivität aufweisen, eignen sich die Signalbahnen in der gestapelten IC-Struktur 100 sehr gut für Hochfrequenzanwendungen. Die elektrische Verbindung zwischen der Signalbahn und dem Schaltkreis (mittels der Chip-Durchkontaktierungen) kann für Hochfrequenzanwendungen optimiert werden. Der Umfang und die Art der erforderlichen Optimierung können durch Modellierung der Chip-Durchkontaktierungen 116 in einer Computersimulation ermittelt werden, indem ein Computerprogramm wie beispielsweise ein Rechenprogramm zum Auflösen dreidimensionaler elektromagnetische Felder verwendet wird - wobei für ein solches Programm beispielsweise der Agilent High Frequency Structure Simulator infrage kommt. Die Optimierung kann unter Verwendung herkömmlicher Mikrowellen-Anpassungselemente (zum Beispiel Spulen und Kondensatoren) auf dem IC 102 oder auf dem Substrat 104 realisiert werden. Die Optimierung kann auch durch Veränderung der Größe der Chip-Durchkontaktierungen 116 und durch Änderung des Abstands der Massefläche 118 von den Chip-Durchkontaktierungen und den Signalbahnen 112 bewirkt werden. In einem praktischen Anwendungsfall ist die Eignung für Frequenzen bis zu 100 GHz gezeigt worden.
Das Substrat 104 und der IC 102 sind im Gehäuse 106 untergebracht. Es wird nur ein Teil des Gehäuses 106 gezeigt. Das Substrat 104 ist unter Verwendung von Epoxidharz oder einem beliebigen anderen geeigneten Klebstoff mit dem Gehäuse verbunden. Das Substrat 104 kann auch noch weitere Bond-Flächen aufweisen, die durch Drähte mit den Eingangs-/Ausgangsstiften des Gehäuses 106 verbunden sind, obgleich dies in den Figuren nicht gezeigt wird. Das Substrat 104 weist eine Aussparung 126 auf, durch welche vom Boden des Gehäuses 106 ein Sockel 128 ragt, um die Massefläche 118 mit dem IC 102 zu verbinden. Dieser Sockel 128 bietet einen Pfad zur Wärmeableitung während des Betriebs des IC 102, und das Gehäuse 106 dient dabei als Wärmesenke. Während die leitfähigen Befestigungselemente 124 gebildet und verbunden werden oder zu einem späteren Zeitpunkt kann ein Massekontakt 130 zwischen dem IC 102 und dem Sockel 128 gebildet und verbunden werden. Der Massekontakt 130 kann aus Lot, leitendem Epoxidharz oder einem anderen leitenden Material bestehen. Der Massekontakt 130 bietet eine elektrische Verbindung, um den IC 102 auf Masse zu legen, und eine thermische Verbindung zum Ableiten der Wärme vom IC. Zum Beispiel kann bei einigen Anwendungen (z. B. Thermoelement-Leistungsdetektoren) auch ein elektrischer oder Wärmeisolator erwünscht sein. Bei einigen Anwendungen kann es wünschenswert sein, einen schlechten Wärmeleiter oder einen schlechten Stromleiter zu haben, z. B. bei einem Thermoelement-Leistungsdetektor, bei dem die Wärmeableitung nicht unbedingt erwünscht ist.
Gestapelte IC-Struktur mit Wärmeableitung durch das Substrat
Bei einer anderen Ausführungsform verläuft ein Wärmeableitungspfad durch einen Teil des Substrats. Hierzu zeigen die 2A bis 2C verschiedene Ansichten einer gestapelten IC-Struktur 200 mit einem Wärmeableitungspfad, der durch das Substrat verläuft. 2A stellt eine Querschnittsansicht der gestapelten IC-Struktur 200 dar, und 2B zeigt eine Ansicht in Explosionsdarstellung. 2C zeigt eine Ansicht eines Substrats 204 in der gestapelten IC-Struktur 200 von unten.
Die gestapelte IC-Struktur 200 beinhaltet einen IC 102, ein Substrat 204 und ein Gehäuse 206. Der IC 102 wird aus einer Signalbahn 112, Kontaktflächen 114, Chip-Durchkontaktierungen 116 und einer Massefläche 118 gebildet, wie dies oben für die 1A bis 1C beschrieben wurde. Das Substrat 204 weist einen auf seiner Vorderseite 221 gebildeten Schaltkreis 220 auf. Der IC 102 ist mit ausreichender Genauigkeit so auf das Substrat 204 gestapelt, dass die Kontaktflächen 114 auf den Schaltkreis 220 ausgerichtet sind. Die Kontaktflächen 114 sind unter Verwendung von leitfähigen Befestigungselementen 124 mit dem Schaltkreis 220 verbunden, wie dies oben für die 1A bis IC beschrieben wurde. Das Substrat 204 weist keine Aussparung mehr für einen Sockel vom Boden des Gehäuses auf. Stattdessen ist auf einem Teil des Substrats 204 eine Substratkontaktfläche 228 gebildet, die der Massefläche 118 auf dem IC gegenüberliegt. In der Substratkontaktfläche 228 sind Durchkontaktierungen 232 gebildet, welche die Substratkontaktfläche 228 mit der Rückfläche des Substrats 204 verbinden. Die Durchkontaktierungen 232 werden unter Verwendung herkömmlicher Verfahren erzeugt, zum Beispiel solcher Fertigungsverfahren, wie sie für Leiterplatten oder Dünn-/Dickschichten auf Keramik verwendet werden. Die Durchkontaktierungen 232 haben Kontakt zu einer Massefläche 229 des Substrats auf der Rückfläche des Substrats 204.
Der IC 102 wird in der oben beschriebenen Weise mit leitfähigen
Befestigungselementen 124 mit dem Substrat 204 verbunden. Ein Massekontakt 130 wird auch zwischen der Massefläche 118 und der Substratkontaktfläche 228 gebildet. Die leitfähigen Befestigungselemente 124 und der Massekontakt 130 werden gleichzeitig gebildet und verbunden. Sobald der IC 102 und das Substrat 204 miteinander verbunden sind, werden sie in das Gehäuse 206 eingesetzt. Das Substrat 204 kann auf verschiedene Arten in Kontakt mit dem Gehäuse 206 gebracht werden. Das Substrat 204 und das Gehäuse 206 können mit leitendem Epoxidharz, mit Lot oder einem anderen leitenden Material miteinander verbunden werden. Das Substrat 204 kann auch durch eine Wärmeleitpaste oder eine komprimierbare leitende Schicht mechanisch fixiert werden.
Die Durchkontaktierungen 232 schaffen sowohl eine Masseleitung als auch einen Wärmeableitungspfad zwischen dem IC 102 und dem Gehäuse 206. Dadurch kann ein preisgünstigeres Gehäuse verwendet werden, da dieses nun einen ebenen Boden haben kann. Diese Ausführungsform erlaubt auch eine einfachere Montage, da der Boden des IC 102 auf einer ebenen Fläche aufliegt. Allerdings nehmen die Induktivität der Masse und der thermische Widerstand in bestimmten Maße zu, da sich die Massefläche 118 des IC nicht mehr in direktem Kontakt mit dem Gehäuse 204 befindet.
Gestapelte IC-Struktur mit koplanarem Wellenleiter auf dem Substrat
Viele andere Arten von Schaltkreisen können auf einem Substrat verwendet und über Chip-Durchkontaktierungen mit Signalbahnen eines IC verbunden werden. Zum Beispiel zeigen die 3A und 3B eine gestapelte IC-Struktur 300 mit einem koplanaren Wellenleiter auf einem Substrat. 3A stellt eine Querschnittsansicht der gestapelten IC-Struktur 300 dar, und 3B zeigt eine Ansicht derselben gestapelten IC-Struktur 300 in Explosionsdarstellung.
Die gestapelte IC-Struktur 300 beinhaltet einen IC 102 und ein Substrat 304. Der IC 102 und das Substrat 304 können auch in einem Gehäuse untergebracht sein, das in den Figuren nicht gezeigt ist, da bereits Ausführungsformen beschrieben worden sind, welche das Gehäuse und die Verbindung mit dem Gehäuse beschreiben. Der IC 102 ist mit einer Signalbahn 112, Kontaktflächen 114, Chip-Durchkontaktierungen 116 und einer Massefläche 118 gebildet, wie dies oben für die 1A bis 1C und 2A bis 2C beschrieben wurde. Das Substrat 304 weist einen koplanaren Wellenleiter (CPW) 320 auf, der auf dessen Fläche gebildet wurde. Nur ein Teil des CPW 320 ist gezeigt, da CPWs in der Technik bestens bekannt sind. Der CPW 320 weist mittlere Leiter 320A und einen äußeren Leiter 320B auf. Die Signalbahn 112 ist mit dem mittleren Leiter 320A unter Verwendung von leitfähigen Befestigungselementen 124 verbunden, die zwischen den Kontaktflächen 114 und dem mittleren Leiter 320A gebildet sind. Diese leitfähigen Befestigungselemente 124 können aus herkömmlichem leitendem Epoxidharz oder Lot; oder mit beschichteten Höckern, Kugeln oder Pfosten hergestellt werden, wie dies oben bei den vorhergehenden Ausführungsformen beschrieben wurde. Außerdem verbindet ein leitfähiges Befestigungselement 130 die Massefläche 118 mit dem äußeren Leiter 320B. Die Größe des leitfähigen Befestigungselementes 130 und der Massefläche 118 hängen von der Anwendung ab, sollten jedoch groß genug ausgeführt werden, um für eine ausreichende Wärmeübertragung zwischen dem IC 102 und dem Substrat 304 zu sorgen. Darüber hinaus werden die Abmessungen des leitfähigen Befestigungselementes 130 so gewählt, dass sie die Übertragungseigenschaften der Signalbahnen auf dem IC 102 und dem Substrat 304 nicht beeinträchtigen. Bei dieser Ausführungsform fließt die Wärme hauptsächlich seitlich durch den äußeren Leiter 320B auf dem Substrat 304, obwohl ein Teil der Wärme auch durch das Substrat selbst fließen kann.
Gestapelte IC-Struktur mit Übergang zwischen CPW-über-Masse und CPW
Viele andere Arten von Signalbahnen können auf einem IC verwendet und mittels Chip-Durchkontaktierungen mit einem Schaltkreis auf einem Substrat verbunden werden. Zum Beispiel zeigen die 4A bis 4C verschiedene Ansichten einer gestapelten IC-Struktur 400 mit einem CPW-über-Masse auf einem IC, der zu einem CPW auf einem Substrat übergeht. 4A stellt eine Querschnittsansicht der gestapelten IC-Struktur 400 dar, 4B zeigt eine Ansicht der gestapelten IC-Struktur 400 in Explosionsdarstellung, und 4C ist eine Ansicht eben dieses Schaltkreises in der gestapelten IC-Struktur 400 von unten.
Die gestapelte IC-Struktur 400 beinhaltet einen IC 402 und ein Substrat 404. Der IC 402 und das Substrat 404 können auch in einem Gehäuse untergebracht sein, das in den Figuren nicht gezeigt ist, da bereits Ausführungsformen beschrieben worden sind, welche das Gehäuse und die Befestigung am Gehäuse beschreiben. Der IC 402 weist eine Vorderseite 408 und eine Rückseite 410 auf. Auf der Vorderseite 408 ist ein koplanarer Wellenleiter-über-Masse (CPW-über-Masse) 412 gebildet. Der CPW-über-Masse 412 beinhaltet einen mittleren Leiter 412A und äußere Leiter 412B. Auf der Rückseite 410 des IC 402 sind Kontaktflächen 414 und eine Massefläche 418 gebildet. Chip-Durchkontaktierungen 416 verbinden den mittleren Leiter 412A mit jeder Kontaktfläche 414.
Mittels Chip-Durchkontaktierungen können auch Verbindungen zur Masse hergestellt und die Wärmeübertragung zwischen Komponenten erleichtert werden. 4B zeigt Chip-Durchkontaktierungen 417, welche die äußeren Leiter 412B mit der Massefläche 418 verbinden. Die Anzahl der benötigten Chip-Durchkontaktierungen 417 hängt von der Anwendung ab. Im Allgemeinen sollten genug Chip-Durchkontaktierungen 417 verwendet werden, um einen ausreichenden Wärmefluss vom IC 402 zur Massefläche 418 und zum Substrat 404 zu ermöglichen und unerwünschte elektrische Zustände zu verhindern.
Das Substrat 404 weist einen gemäß der Beschreibung der 3A und 3B auf seiner Fläche gebildeten CPW 420 auf. Der Substrat-CPW 420 beinhaltet mittlere Leiter 420A und einen äußeren Leiter 420B. Der IC 402 ist unter Verwendung von leitfähigen Befestigungselementen 424 zwischen den Kontaktflächen 414 auf dem IC 402 und dem mittleren Leiter 320A auf dem Substrat-CPW mit dem Substrat 404 verbunden. Eine weitere Verbindung wird unter Verwendung eines Massekontaktes 430 zwischen der Massefläche 418 auf dem IC und dem äußeren Leiter 320B auf dem Substrat hergestellt. Unter Verwendung von Chip-Durchkontaktierungen 416 kann der mittlere Leiter 412A auf dem IC mit dem mittleren Leiter 320A auf dem Substrat verbunden werden. Die äußeren Leiter 412B auf dem IC, die Massefläche 418 auf dem IC und der äußere Leiter 420A auf dem Substrat sind ebenfalls unter Verwendung der Chip-Durchkontaktierungen 417 und des leitfähigen Befestigungselementes 430 miteinander verbunden.
Gestapelte IC-Struktur mit Übergang zwischen CPW-über-Masse und CPW-über-Masse
Die 5A bis 5C zeigen verschiedene Ansichten einer gestapelten IC-Struktur 500 mit einem Übergang zwischen einem CPW-über-Masse und einem CPW-über-Masse. 5A stellt eine Querschnittsansicht der gestapelten IC-Struktur 500 dar, und 5B zeigt eine Ansicht der gestapelten IC-Struktur 500 in Explosionsdarstellung. 5C zeigt eine Ansicht eines IC 502 in der gestapelten IC-Struktur 500 von unten. 5D zeigt eine Ansicht eines Substrats 504 in der gestapelten IC-Struktur 500 von unten.
Die gestapelte IC-Struktur 500 beinhaltet einen IC 502, ein Substrat 504 und ein Gehäuse 506. Der IC 502 weist eine Vorderseite 508 und eine Rückseite 510 auf. Auf der Vorderseite 508 ist ein CPW-über-Masse 512 gebildet. Der CPW-über-Masse 512 beinhaltet einen mittleren Leiter 512A und äußere Leiter 512B. Auf der Rückseite 510 des IC 502 sind Kontaktflächen 514 und eine Massefläche 518 gebildet. Chip-Durchkontaktierungen 516 verbinden den mittleren Leiter 512A mit jeder Kontaktfläche 514. Weitere Chip-Durchkontaktierungen 517 verbinden die äußeren Leiter 512B mit der Massefläche 518 . Im Allgemeinen sollten genug Chip-Durchkontaktierungen 517 verwendet werden, um einen ausreichenden Wärmefluss vom IC 502 zum Substrat 504 zu ermöglichen und unerwünschte Zustände zu verhindern.
Das Substrat 504 weist eine Vorderfläche 505 und eine Rückfläche 507 auf. Das Substrat 504 weist einen auf seiner Vorderfläche 505 gebildeten CPW-über-Masse 512 auf. Der Substrat-CPW-über-Masse beinhaltet mittlere Leiter 520A und einen äußeren Leiter 520B auf. Optional kann auf der Rückfläche 507 eine Massefläche 523 gebildet werden. An verschiedenen Stellen innerhalb des äußeren Leiters 520B sind durch das Substrat 504 Durchkontaktierungen 532 gebildet, welche den äußeren Leiter 520B auf der Vorderfläche 505 mit der Massefläche 523 auf der Rückfläche 507 verbinden. Wenn keine Massefläche 523 gebildet wurde, verbinden alternativ die Durchkontaktierungen 532 den äußeren Leiter 520B mit den Kontaktflächen auf der Rückfläche 507 des Substrats 504. Diese Durchkontaktierungen 532 sorgen für die Bereitstellung einer Masseverbindung und einen Wärmeableitungspfad zum Gehäuse 506 (wie im Folgenden ausführlich beschrieben) für den äußeren Leiter 520B auf dem Substrat 504 und die äußeren Leiter 512B auf dem IC 502, wenn das Substrat und der IC übereinandergestapelt und in das Gehäuse eingesetzt werden. Mindestens eine der Durchkontaktierungen 532A ist unterhalb der Massefläche 518 auf dem IC 502 angeordnet, um für die Bereitstellung einer Masseverbindung und einen Wärmeableitungspfad zwischen dem IC 502 und dem Gehäuse 506 zu sorgen. im Allgemeinen sollten genug Durchkontaktierungen 532 verwendet werden, um einen ausreichenden Wärmefluss vom Substrat 504 zum Gehäuse 506 zu gewährleisten und unerwünschte Zustände zu verhindern.
Der IC 502 wird auf das Substrat 504 gestapelt und unter Verwendung von leitfähigen Befestigungselementen 524 zwischen den Kontaktflächen 514 und dem inneren Leiter 520A des Substrats verbunden. Ein weiteres leitfähiges Befestigungselement 530 wird zwischen der Massefläche 518 und dem äußeren Leiter 520B auf dem Substrat hergestellt. Das leitfähige Befestigungselement 530 steht in Kontakt mit der Durchkontaktierung 532A sowie mit dem äußeren Leiter 520B und vervollständigt die Masseverbindung zwischen dem IC 502, dem Substrat 504 und dem Gehäuse 506.
Nachdem der IC 502 und das Substrat 504 übereinandergestapelt worden sind, werden sie in das Gehäuse 506 eingesetzt. Das Substrat 504 kann auf verschiedene oben beschriebene Arten mit dem Gehäuse 506 verbunden werden. Das Substrat 504 und das Gehäuse 506 können mit leitendem Epoxidharz, mit Lot oder einem anderen leitenden Material miteinander verbunden werden. Das Substrat 504 kann auch durch eine Wärmeleitpaste oder eine komprimierbare leitende Schicht mechanisch fixiert werden.
Gestapelte IC-Struktur mit mehreren integrierten Schaltkreisen
Die gestapelte IC-Struktur kann so erweitert werden, dass sie weitere Schichten beinhaltet. Die 6A und 6B zeigen verschiedene Ansichten einer gestapelten IC-Struktur 600 mit mehreren übereinander gestapelten integrierten Schaltkreisen. 6A stellt eine Querschnittsansicht der gestapelten IC-Struktur 600 dar, und 6B zeigt eine Ansicht in Explosionsdarstellung. Ferner zeigt 5C die Ansicht eines ersten und eines zweiten IC in der gestapelten IC-Struktur von unten.
Die gestapelte IC-Struktur 600 beinhaltet einen ersten IC 602, einen zweiten IC 603, ein Substrat 604 und ein Gehäuse 606. Der erste IC 602 weist eine Vorderseite 608 und eine Rückseite 610 auf. Auf der Vorderseite 608 ist ein CPW-über-Masse 612 gebildet. Der CPW 612 beinhaltet einen mittleren Leiter 612A und äußere Leiter 612B. Auf der Rückseite 610 des IC 602 sind Kontaktflächen 614 und eine Massefläche 618 gebildet. 5C zeigt eine Ansicht des ersten IC 602 von unten. Chip-Durchkontaktierungen 616 verbinden den mittleren Leiter 612A mit den Kontaktflächen 614. Weitere Chip-Durchkontaktierungen 617 verbinden die äußeren Leiter 612B mit der Massefläche 618.
Ein zweiter IC 603 weist eine Vorderseite 658 und eine Rückseite 660 auf. Auf der Vorderseite 658 ist ein CPW-über-Masse 662 gebildet. Der CPW 662 beinhaltet mittlere Leiter 662A und einen äußeren Leiter 662B. Auf der Rückseite 660 des zweiten IC 603 sind Kontaktflächen 664 und eine Massefläche 668 gebildet. 5C zeigt eine Ansicht des zweiten IC 603 von unten. Chip-Durchkontaktierungen 665 verbinden den mittleren Leiter 662A mit den Kontaktflächen 664. Weitere Chip-Durchkontaktierungen 667 verbinden den äußeren Leiter 662B mit der Massefläche 668 auf dem zweiten IC 603.
Der erste IC 602 ist auf den zweiten IC 603 gestapelt und unter Verwendung von leitfähigen Befestigungselementen 624 zwischen den Kontaktflächen 614 auf dem ersten IC und den mittleren Leitern 662A auf dem zweiten IC mit diesem verbunden. Auf diese Weise ist der mittlere Leiter 612A auf dem ersten IC 602 mit dem mittleren Leiter 662A auf dem zweiten IC 603 verbunden. Eine weitere Verbindung wird unter Verwendung eines leitfähigen Befestigungselementes 630 zwischen der Massefläche 618 auf dem ersten IC 602 und dem äußeren Leiter 662B auf dem zweiten IC 603 hergestellt.
Auf der Vorderfläche des Substrats 604 ist ein CPW 620 gebildet. Der CPW 620 auf dem Substrat beinhaltet einen mittleren Leiter 620A und einen äußeren Leiter 620B. An verschiedenen Stellen innerhalb des äußeren Leiters 620B sind durch das Substrat 604 Chip-Durchkontaktierungen 632 gebildet. Wenn das Substrat 604 und der IC 602 übereinandergestapelt und von einem Gehäuse umschlossen werden, vervollständigen die Chip-Durchkontaktierungen 632 eine Verbindung des äußeren Leiters 620B, der äußeren Leiter 667 auf dem zweiten IC und der äußeren Leiter 617 auf dem ersten IC mit der Gehäusemasse.
Der erste IC 602 und der zweite IC 603 werden auf das Substrat 604 gestapelt und unter Verwendung von leitfähigen Befestigungselementen 674 zwischen den Kontaktflächen 664 auf dem zweiten IC und dem mittleren Leiter 620A auf dem Substrat miteinander verbunden. Eine weitere Verbindung wird unter Verwendung eines leitfähigen Befestigungselementes 680 zwischen der Massefläche 668 auf dem zweiten IC 603 und dem äußeren Leiter 620B auf dem Substrat 604 hergestellt. Nachdem der erste IC 602, der zweite IC 603 und das Substrat 604 übereinandergestapelt wurden, werden sie in einer oben beschriebenen Weise mit dem Gehäuse 606 verbunden.
Die Befestigung der ICs, des Substrats und des Gehäuses aneinander braucht nicht in der oben beschriebenen Reihenfolge zu geschehen. Die Befestigung kann in einer beliebigen geeigneten Reihenfolge geschehen, oder alle Komponenten können gleichzeitig miteinander verbunden werden, je nachdem, was für eine Befestigungseinrichtung verwendet wird.
Gestapelte IC-Struktur mit strukturierter Massefläche
Die Massefläche auf der Rückseite des IC ist in den obigen Ausführungsformen als massive Metallschicht dargestellt worden. Die Massefläche kann auch unter Verwendung einer Struktur von mehreren metallischen Kontaktflächen realisiert werden. 7 zeigt die Ansicht eines IC 702 mit einer strukturierten Massefläche 718 von unten.
Der IC 702 weist auf seiner Rückseite eine strukturierte Massefläche 718 auf. Die strukturierte Massefläche 718 besteht aus einer Anordnung von metallischen Kontaktflächen 719. Die metallischen Kontaktflächen 719 können aus galvanisch abgeschiedenen Goldpfosten bestehen. Kontaktflächen 714 können auch auf der Rückseite des IC 702 gebildet werden.
Die Wärmeleitfähigkeit einer Massefläche verschlechtert sich, wenn anstelle einer durchgehenden Metallschicht die strukturierte Massefläche 718 verwendet wird. Wenn es sich jedoch bei den metallischen Kontaktflächen 719 in der strukturierten Massefläche 718 um Goldpfosten handelt, kann der IC 702 durch thermisches Ultraschall-Bonden mit einem Substrat verbunden werden. Für die metallischen Kontaktflächen 719 können auch andere zum thermischen Ultraschall-Bonden geeignete Werkstoffe verwendet werden. Es können Löthöcker, metallische Kontaktflächen mit leitendem Epoxidharz oder ein anderes leitendes Material verwendet werden, was jedoch nicht unbedingt in Verbindung mit einem thermischen Bond-Verfahren stehen muss.

Claims

Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600), die aufweist: einen integrierten Schaltkreis IC (102, 202, 302, 402, 502, 602) mit einer IC-Vorderseite (108, 408, 508, 608), einer IC-Rückseite (110, 410, 510, 610) und einem auf der IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A); eine mit dem ersten leitfähigen Element (112) auf der IC-Vorderseite (108, 408, 508, 608) verbundene Chip-Durchkontaktierung (116, 416, 616, 665); ein Substrat (104, 204, 304, 404, 504, 604) mit einem auf einer Vorderfläche (122) gebildeten externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), wobei der IC (102, 202, 302, 402, 502, 602) an der Vorderfläche (122) des Substrats anliegt und die Chip-Durchkontaktierung (116, 416, 616, 665) eine Verbindung zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) bildet, eine Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); wobei die Massefläche (118, 418, 518, 618, 718) eine Einstelleinrichtung (119) zum Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) aufweist, um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten, ein Gehäuse (106, 206, 506, 606), in welchem der IC (102, 202, 302, 402, 502, 602) und das Substrat (104, 204, 304, 404, 504, 604) untergebracht sind; und einen Wärmeableitungspfad zwischen der Massefläche (118, 418, 518, 618, 718) und dem Gehäuse (106, 206, 506, 606), und einen Sockel (128) im Gehäuse (106, 206, 506, 606), wobei der Sockel (128) durch eine Aussparung (126) im Substrat (104, 204, 304, 404, 504, 604) mit der Massefläche (118, 418, 518, 618, 718) verbunden ist.
Gestapelte IC-Struktur(100, 200, 300, 400, 500, 600), die aufweist: einen integrierten Schaltkreis IC (102, 202, 302, 402, 502, 602) mit einer IC-Vorderseite (108, 408, 508, 608), einer IC-Rückseite (110, 410, 510, 610) und einem auf der IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A); eine mit dem ersten leitfähigen Element (112, 412, 512, 612, 662A) auf der IC-Vorderseite (108, 408, 508, 608) verbundene Chip-Durchkontaktierung (116, 416, 616, 665); ein Substrat (104, 204, 304, 404, 504, 604) mit einem auf einer Vorderfläche (122) gebildeten externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), wobei der IC (102, 202, 302, 402, 502, 602) an der Vorderfläche (122) des Substrats anliegt und die Chip-Durchkontaktierung (116, 416, 616, 665) eine Verbindung zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) bildet, eine Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); wobei die Massefläche (118, 418, 518, 618, 718) eine Einstelleinrichtung (119) zum Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) aufweist, um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten, wobei der externe Schaltkreis (120, 220, 320, 420, 520, 620, 662) auf dem Substrat (104, 204, 304, 404, 504, 604) ferner einen koplanaren Substrat-Wellenleiter CPW (320, 420, 620) aufweist, wobei der Substrat-CPW (320, 420, 620) aufweist: einen mittleren Substratleiter (320A, 412A, 612A, 662A), der durch die Chip-Durchkontaktierung (116, 232, 416, 516, 532, 616, 632) mit dem ersten leitfähigen Element (112, 412, 512, 612, 662A) verbunden ist; und einen äußeren Substratleiter (320B, 412B, 512B, 612B, 662B), der mit der Massefläche (118, 418, 518, 618, 718) verbunden ist, wobei es sich bei dem ersten leitfähigen Element (112, 412, 512, 612, 662A) um einen mittleren Leiter (320A, 412A, 612A, 662A) eines IC-CPW (320, 420, 620) handelt.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600), die aufweist: einen integrierten Schaltkreis IC (102, 202, 302, 402, 502, 602) mit einer IC-Vorderseite (108, 408, 508, 608), einer IC-Rückseite (110, 410, 510, 610) und einem auf der IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A); eine mit dem ersten leitfähigen Element (112, 412, 512, 612, 662A) auf der IC-Vorderseite (108, 408, 508, 608) verbundene Chip-Durchkontaktierung (116, 416, 616, 665); ein Substrat (104, 204, 304, 404, 504, 604) mit einem auf einer Vorderfläche (122) gebildeten externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), wobei der IC (102, 202, 302, 402, 502, 602) an der Vorderfläche (122) des Substrats anliegt und die Chip-Durchkontaktierung (116, 416, 616, 665) eine Verbindung zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) bildet, eine Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); wobei die Massefläche (118, 418, 518, 618, 718) eine Einstelleinrichtung (119) zum Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) aufweist, um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten, wobei das erste leitfähige Element (112, 412, 512, 612, 662A) auf dem IC (102, 202, 302, 402, 502, 602) ferner eine Übertragungsleitung aufweist, wobei das erste leitende Element (112, 412, 512, 612, 662A) auf dem IC (102, 202, 302, 402, 502, 602) ferner einen IC-CPW (412, 412A, 412B) mit einem mittleren IC-Leiter und einem äußeren IC-Leiter aufweist, wobei der mittlere IC-Leiter durch die Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) verbunden ist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600), die aufweist: einen integrierten Schaltkreis IC (102, 202, 302, 402, 502, 602) mit einer IC-Vorderseite (108, 408, 508, 608), einer IC-Rückseite (110, 410, 510, 610) und einem auf der IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A); eine mit dem ersten leitfähigen Element (112, 412, 512, 612, 662A) auf der IC-Vorderseite (108, 408, 508, 608) verbundene Chip-Durchkontaktierung (116, 416, 616, 665); ein Substrat (104, 204, 304, 404, 504, 604) mit einem auf einer Vorderfläche (122) gebildeten externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), wobei der IC (102, 202, 302, 402, 502, 602) an der Vorderfläche (122) des Substrats anliegt und die Chip-Durchkontaktierung (116, 416, 616, 665) eine Verbindung zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) bildet, eine Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); wobei die Massefläche (118, 418, 518, 618, 718) eine Einstelleinrichtung (119) zum Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) aufweist, um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten, wobei es sich bei dem Substrat (104, 204, 304, 404, 504, 604) um einen anderen integrierten Schaltkreis handelt.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 2, 3 oder 4, die ferner aufweist: ein Gehäuse (106, 206, 506, 606), in welchem der IC (102, 202, 302, 402, 502, 602) und das Substrat (104, 204, 304, 404, 504, 604) untergebracht sind; und einen Wärmeableitungspfad zwischen der Massefläche (118, 418, 518, 618, 718) und dem Gehäuse (106, 206, 506, 606).
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 5, die ferner aufweist: einen Sockel (128) im Gehäuse (106, 206, 506, 606), wobei der Sockel (128) durch eine Aussparung (126) im Substrat (104, 204, 304, 404, 504, 604) mit der Massefläche (118, 418, 518, 618, 718) verbunden ist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 6, wobei der Wärmeableitungspfad ferner aufweist: eine Substrat-Kontaktfläche (228) auf der Vorderfläche (122) des Substrats (104, 204, 304, 404, 504, 604); und Durchkontaktierungen (232, 417, 517, 617) innerhalb der Substrat-Kontaktfläche (228), welche die Massefläche (118, 418, 518, 618, 718) mit dem Gehäuse (106, 206, 506, 606) verbinden.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 bis 4, wobei der externe Schaltkreis (120, 220, 320, 420, 520, 620, 662) auf dem Substrat (104, 204, 304, 404, 504, 604) ferner eine Übertragungsleitung aufweist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 8, wobei die Übertragungsleitung von einem Typ aus der Gruppe ist, die aus einem Mikrostreifen, einem koplanaren Wellenleiter, einem koplanaren Streifen und einer Streifenleitung besteht.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 oder 3 oder 4, wobei der externe Schaltkreis (120, 220, 320, 420, 520, 620, 662) auf dem Substrat (104, 204, 304, 404, 504, 604) ferner einen koplanaren Substrat-Wellenleiter CPW (320, 420, 620) aufweist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 10, wobei der Substrat-CPW (320, 420, 620) aufweist: einen mittleren Substratleiter (320A, 420A, 520A, 620A, 662A), der durch die Chip-Durchkontaktierung (116, 232, 416, 516, 532, 616, 632) mit dem ersten leitfähigen Element (112, 412, 512, 612, 662A) verbunden ist; und einen äußeren Substratleiter (320B, 420B, 520B, 620B 662B), der mit der Massefläche (118, 418, 518, 618, 718) verbunden ist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 2 oder 11 wobei es sich bei dem ersten leitfähigen Element (112, 412, 512, 612, 662A) um eine Übertragungsleitung handelt.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 11, wobei es sich bei dem ersten leitfähigen Element (112, 412, 512, 612, 662A) um einen mittleren Leiter (412A, 512A, 612A, 662A) eines IC-CPW (412, 512, 612, 662) handelt.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 2 oder 11, die ferner aufweist: ein Gehäuse (106, 206, 506, 606), in welchem der IC (102, 202, 302, 402, 502, 602) und das Substrat (104, 204, 304, 404, 504, 604) untergebracht sind; und Chip-Durchkontaktierungen (232, 417, 517, 617) innerhalb des äußeren Leiters, welche die Massefläche (118, 418, 518, 618, 718) mit dem Gehäuse (106, 206, 506, 606) verbinden.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 1 oder 2 oder 4, wobei das erste leitfähige Element (112, 412, 512, 612, 662A) auf dem IC (102, 202, 302, 402, 502, 602) ferner eine Übertragungsleitung aufweist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 15, wobei die Übertragungsleitung von einem Typ aus der Gruppe ist, die aus einem Mikrostreifen, einem koplanaren Wellenleiter, einem koplanaren Streifen und einer Streifenleitung besteht.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 15, wobei das erste leitende Element (112, 412, 512, 612, 662A) auf dem IC (102, 202, 302, 402, 502, 602) ferner einen IC-CPW (412, 512, 612, 662) mit einem mittleren IC-Leiter und einem äußeren IC-Leiter aufweist, wobei der mittlere IC-Leiter durch die Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) verbunden ist.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach Anspruch 3 oder 17, die ferner umfasst: eine zweite zwischen dem äußeren IC-Leiter und der Massefläche (118, 418, 518, 618, 718) gebildete Chip-Durchkontaktierung (116, 416, 616, 665).
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 bis 4, wobei es sich bei dem Substrat (104, 204, 304, 404, 504, 604) um eine gedruckte Schaltung handelt.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 bis 3, wobei es sich bei dem Substrat (104, 204, 304, 404, 504, 604) um einen anderen integrierten Schaltkreis handelt.
Gestapelte IC-Struktur (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 bis 4, wobei auf dem ersten leitfähigen Element (112, 412, 512, 612, 662A) ein Signal mit einer Frequenz von über 20 GHz übertragen wird.
Verfahren zum Bilden einer gestapelten IC-Struktur (100, 200, 300, 400, 500, 600), das aufweist: Bereitstellen eines IC (102, 202, 302, 402, 502, 602) mit einem auf einer IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A), einer IC-Rückseite (110, 410, 510, 610) und einer mit dem ersten leitfähigen Element verbundenen Chip-Durchkontaktierung (116, 416, 616, 665); Bereitstellen eines Substrats (104, 204, 304, 404, 504, 604) mit einem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662); Stapeln des IC (102, 202, 302, 402, 502, 602) auf das Substrat (104, 204, 304, 404, 504, 604); und Verbinden des ersten leitfähigen Elementes (112, 412, 512, 612, 662A) mittels der Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis Bereitstellen einer Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) mittels einer Einstelleinrichtung (119) der Massefläche (118, 418, 518, 618, 718), um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220) möglichst gering zu halten Bereitstellen eines Gehäuses (106, 206, 506, 606), in welchem der IC (102, 202, 302, 402, 502, 602) und das Substrat (104, 204, 304, 404, 504, 604) untergebracht sind; und Bereitstellen eines Wärmeableitungspfades zwischen der Massefläche (118, 418, 518, 618, 718) und dem Gehäuse (106, 206, 506, 606), und Anordnen eines Sockels (128) im Gehäuse (106, 206, 506, 606), wobei der Sockel (128) durch eine Aussparung (126) im Substrat (104, 204, 304, 404, 504, 604) mit der Massefläche (118, 418, 518, 618, 718) verbunden wird.
Verfahren zum Bilden einer gestapelten IC-Struktur (100, 200, 300, 400, 500, 600), das aufweist: Bereitstellen eines IC (102, 202, 302, 402, 502, 602) mit einem auf einer IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A), einer IC-Rückseite (110, 410, 510, 610) und einer mit dem ersten leitfähigen Element verbundenen Chip-Durchkontaktierung (116, 416, 616, 665); Bereitstellen eines Substrats (104, 204, 304, 404, 504, 604) mit einem externen Schaltkreis; Stapeln des IC (102, 202, 302, 402, 502, 602) auf das Substrat (104, 204, 304, 404, 504, 604); und Verbinden des ersten leitfähigen Elementes (112, 412, 512, 612, 662A) mittels der Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis, Bereitstellen einer Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) mittels einer Einstelleinrichtung (119) der Massefläche (118, 418, 518, 618, 718), um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten, Bereitstellen des externen Schaltkreises (120, 220, 320, 420, 520, 620, 662) auf dem Substrat (104, 204, 304, 404, 504, 604) mit einem koplanaren Substrat-Wellenleiter CPW (320, 420, 620), Bereitstellen des Substrat-CPWs (320, 420, 620) mit einem mittleren Substratleiter (320A, 412A, 612A, 662A), der durch die Chip-Durchkontaktierung (116, 232, 416, 516, 532, 616, 632) mit dem ersten leitfähigen Element (112, 412, 512, 612, 662A) verbunden wird; und einem äußeren Substratleiter (320B, 412B, 512B, 612B, 662B), der mit der Massefläche (118, 418, 518, 618, 718) verbunden wird, wobei es sich bei dem ersten leitfähigen Element (112) um einen mittleren Leiter (320A, 412A, 612A, 662A) eines IC-CPW (320, 420, 620) handelt.
Verfahren zum Bilden einer gestapelten IC-Struktur(100, 200, 300, 400, 500, 600), das aufweist: Bereitstellen eines IC (102, 202, 302, 402, 502, 602) mit einem auf einer IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A), einer IC-Rückseite (110, 410, 510, 610) und einer mit dem ersten leitfähigen Element verbundenen Chip-Durchkontaktierung (116, 416, 616, 665); Bereitstellen eines Substrats (104, 204, 304, 404, 504, 604) mit einem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662); Stapeln des IC (102, 202, 302, 402, 502, 602) auf das Substrat (104, 204, 304, 404, 504, 604); und Verbinden des ersten leitfähigen Elementes (112, 412, 512, 612, 662A) mittels der Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), Bereitstellen einer Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) mittels einer Einstelleinrichtung (119) der Massefläche (118, 418, 518, 618, 718), um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten, Bereitstellen des ersten leitfähigen Elements (112, 412, 512, 612, 662A) auf dem IC (102, 202, 302, 402, 502, 602) mit einer Übertragungsleitung, Bereitstellen des ersten leitenden Elements (112, 412, 512, 612, 662A) auf dem IC (102, 202, 302, 402, 502, 602) mit einem IC-CPW (412, 412A, 412B) mit einem mittleren IC-Leiter und einem äußeren IC-Leiter, wobei der mittlere IC-Leiter durch die Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) verbunden wird.
Verfahren zum Bilden einer gestapelten IC-Struktur (100, 200, 300, 400, 500, 600), das aufweist: Bereitstellen eines IC (102, 202, 302, 402, 502, 602) mit einem auf einer IC-Vorderseite (108, 408, 508, 608) gebildeten ersten leitfähigen Element (112, 412, 512, 612, 662A), einer IC-Rückseite (110, 410, 510, 610) und einer mit dem ersten leitfähigen Element verbundenen Chip-Durchkontaktierung (116, 416, 616, 665); Bereitstellen eines Substrats (104, 204, 304, 404, 504, 604) mit einem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662); Stapeln des IC (102, 202, 302, 402, 502, 602) auf das Substrat (104, 204, 304, 404, 504, 604); und Verbinden des ersten leitfähigen Elementes (112, 412, 512, 612, 662A) mittels der Chip-Durchkontaktierung (116, 416, 616, 665) mit dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662), Bereitstellen einer Massefläche (118, 418, 518, 618, 718) auf der IC-Rückseite (110, 410, 510, 610); Einstellen eines Abstands zwischen der Massefläche (118, 418, 518, 618, 718) und der Chip-Durchkontaktierung (116, 416, 616, 665) mittels einer Einstelleinrichtung (119) der Massefläche (118, 418, 518, 618, 718), um Impedanzen anzupassen und Reflexionen an einer Übergangsfläche zwischen dem ersten leitfähigen Element (112, 412, 512, 612, 662A), der Chip-Durchkontaktierung (116, 416, 616, 665) und dem externen Schaltkreis (120, 220, 320, 420, 520, 620, 662) möglichst gering zu halten. wobei es sich bei dem Substrat (104, 204, 304, 404, 504, 604) um einen anderen integrierten Schaltkreis handelt.