DE102008024487B4

DE102008024487B4 - Halbleitervorrichtung mit integrierter Spule und Verfahren zu deren Herstellung

Info

Publication number: DE102008024487B4
Application number: DE102008024487A
Authority: DE
Inventors: Josef Höglauer; Bernhard Knott
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-05-25
Filing date: 2008-05-21
Publication date: 2013-04-18
Anticipated expiration: 2028-05-22
Also published as: US20080290992A1; US8169285B2; DE102008024487A1

Abstract

Halbleitervorrichtung mit zumindest einer darin integrierten Spule, bei welcher ein erster Spulenabschnitt (11) auf einem Substrat oder Chipträger (6), und zumindest ein Teil eines zweiten Spulenabschnitts (12) mittels eines leitfähigen Fluids auf einer aus Klebstoff oder adhäsivem Material gebildeten Schräge (13) an einem auf dem Substrat oder Chipträger aufgebrachten Chip (7) erzeugt ist, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) einander zumindest teilweise überlappen.

Description

Die vorliegende Erfindung betrifft Halbleitervorrichtungen mit integrierten Spulen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mit integrierten Spulen.
Es existieren Halbleitervorrichtungen oder Chips, die in der Lage sind, Daten ohne andere Vorrichtungen drahtlos über Funkfrequenz zu übermitteln. Ein bekanntes Beispiel für solche über Funkfrequenz kommunizierende Halbleitervorrichtungen sind die sogenannten Radiofrequenzidentifikations-(RFID-)Transponder, Chips, Labels bzw. Etiketten oder Tags bzw. Marken. Ein RFID-Label oder -Tag ist im Grunde ein RFID-Transponder, in den eine integrierte Schaltung und eine Antenne eingebettet sind. Diese drahtlosen RFID-Kommunikationsvorrichtungen sind üblicherweise mit integrierten Spulen ausgestattet, die für eine drahtlose Datenübermittlung und/oder eine drahtlose Übertragung von elektrischer Leistung von externen Quellen auf interne Schaltungen der Halbleitervorrichtung sorgen.
Die integrierten Spulen können als Sendeelement dienen, um auf drahtlose Weise Daten zwischen der Halbleitervorrichtung und anderen Geräten auszutauschen. Außerdem können die integrierten Spulen für eine drahtlose Übertragung von elektrischer Leistung verwendet werden. Dies wird auf induktive Weise erreicht, wobei ein elektromagnetisches Feld, das von einer externen Quelle erzeugt wird, einen elektrischen Strom in den Spulen, die in die Halbleitervorrichtung integriert sind, bewirkt. Der von den integrierten Spulen erzeugte Strom steht dann den integrierten Schaltungen der Halbleitervorrichtung oder anderen Leistungsverbraucherelementen des RFID-Chips oder -Tags zur Verfügung.
Anders ausgedrückt– ein RFID-Tag verkoppelt ein Sendeelement, das eine Spule oder Antenne aufweisen kann, ohne einen physischen Leiter mit einer integrierten Schaltung. Die integrierte Schaltung kann solchermaßen an einem Substrat, das die Antenne aufweist, befestigt sein, dass die Spule des Schaltungschips induktiv mit der Antennenspule verkoppelt ist. Wenn der RFID-Tag über die Antenne auf ein externes elektromagnetisches Feld hin angeregt wird, kann die induktive Kopplung zwischen der Antenne und dem externen elektromagnetischen Feld bewirken, dass sowohl Signale als auch Leistung von der Antenne zur Spule des Schaltungschips gekoppelt werden, ohne dass ein physischer Leiter die Antenne mit der integrierten Schaltung des RFID-Tags verbindet.
Die integrierte Schaltung des RFID-Tags kann mit einem eindeutigen elektronischen Produktcode chiffriert werden, der den so markierten Artikel von jedem anderen Artikel unterscheidet. Wenn ein Tag in die Reichweite einer RFID-Leseeinrichtung kommt, können Schutz- bzw. Eigentumsinformationen über eine Antenne an die Leseeinrichtung weitergegeben werden, welche die Daten dann zur Verarbeitung in einen zentralen Rechner eingeben kann.
Es sind aktive und passive RFID-Tags bekannt. Passive RFID-Tags empfangen ihre Antriebsleistung vom externen Magnetfeld und dem Strom, den dieses in der integrierten Spule im RFID-Tag induziert. Aktive RFID-Tags können interne Leistungsquellen aufweisen, z. B. Batterien oder Akkus, um eine Leistungsversorgung bereitzustellen, mit der die Leistung verbrauchenden Elemente des RFID-Tags betrieben werden können. Induktive RFID-Tags werden vom Magnetfeld, das von einer Leseeinrichtung erzeugt wird, mit Leistung versorgt. Die Antenne des Tag nimmt magnetische Energie auf, und der Tag interagiert mit der Leseeinrichtung. Der Tag passt dann das Magnetfeld zum Abrufen und Rückübertragen von Daten zur Leseeinrichtung an, und die Leseeinrichtung lenkt die Daten zum Host-Computer.
Es gibt zwei Arten von passiven RFID-Tags, nämlich induktiv gekoppelte RFID-Tags und kapazitiv gekoppelte RFID-Tags. Ein induktiv gekoppelter RFID-Tag umfasst üblicherweise drei Teile, nämlich einen Silizium-Mikroprozessor, eine Metallspule und ein Verkapselungsmaterial. Silizium-Mikroprozessorchips variieren in der Größe, je nach Verwendungszweck.
Eine Metallspule kann beispielsweise aus Kupfer- oder Aluminiumdraht bestehen, der in einem kreisförmiges Muster auf einen Transponder gewickelt ist, und wirkt als Antenne des Tag. Der RFID-Tag sendet Signale an eine Leseeinrichtung aus, wobei die Lesereichweite von der Größe der Spulenantenne abhängt. Die Elemente eines RFID-Tag können in ein Verkapselungsmaterial eingeformt werden, z. B. irgendein Polymermaterial oder Glas, das den Chip und die Spule umhüllt.
Es werden kapazitiv gekoppelte RFID-Tags hergestellt, um die Kosten für Funk-Tag-Systeme zu senken. Diese Tags verzichten auf die Metallspule und nutzen eine kleine Menge Silizium, um die gleichen Funktionen wie die eines induktiv gekoppelten Tag zu erfüllen. Ein kapazitiv gekoppelter Tag weist ebenfalls drei Komponenten auf, nämlich einen Silizium-Mikroprozessor, eine leitfähige Kohletinte und Papier, Ein kapazitiv gekoppelter Tag kann eine Anzahl von Informationsbits speichern, die eine große Menge an unterschiedlichen Nummern ermöglichen würden, und diese Nummern können Waren zugewiesen werden.
Leitfähige Kohletinte ist eine Spezialtinte, die als die Antenne des Tag wirken kann. Diese Tinte wird anhand von üblichen Drucktechniken auf das Papiersubstrat aufgebracht. Ein Siliziumchip kann an gedruckten Kohletinteelektroden auf der Rückseite eines Papieretiketts befestigt werden, um einen kostengünstigen Einweg-Tag zu erzeugen, der in herkömmliche Produktetiketten integriert werden kann.
In bisherigen RFID-Halbleitervorrichtungen oder Chips nehmen integrierte Spulen eine Menge Platz auf dem Chip ein und bewirken daher, dass die RFID-Halbleitervorrichtungen groß sein müssen, und verteuern daher die Produktion. In bisherigen Lösungen, z. B. in einer SPT5 CT genannten Vorrichtung, werden die Spulen als konzentrische Spiralen mittels Metallleitungen in Back-End-of-Line (BEOL, Endbearbeitungsprozess)-Anwendungen implementiert. In diesen bekannten Vorrichtungen tragen die Spulen mehr als 50% zum Platzverbrauch auf dem Chip bei.
Teile einer Halbleitervorrichtung 1 mit integrierten Spulen 3 gemäß dem Stand der Technik sind in 1 dargestellt. In dieser Halbleitervorrichtung 1 des Standes der Technik weist die Chipfläche 2 eine quadratische Form auf, und die integrierten Spulen 3 sind als Spulenpaar mit kreisförmigen Flächen gestaltet. Die integrierten Spulen 3 sind über elektrische Verbindungen 4 kontaktiert, um elektrische Spannungsimpulse für eine drahtlose Datenübertragung an die Spulen anzulegen, oder um induktiv induzierten Strom von Spulen 3 aufzunehmen, um den Leistung benötigenden Elementen der Vorrichtung Leistung bereitstellen zu können. Bei dieser bekannten Vorrichtung sind die integrierten Spulen in einer Schicht angrenzend aneinander angeordnet und bedecken einen größeren Teil, d. h. mehr als die Hälfte der Chipfläche 2.
In der WO 2005/038916 A2 werden zum Aufbau von Chips mit Spule Bonddrähte verwendet, die mit Beabstandung zu den Chips ausgeführt sind.
In der JP 2005/302813 A ist eine elektronische Schaltkreis-Vorrichtung gezeigt, bei der zur Verdrahtung eine auf einem Harz aufgebrachte Tinte verwendet wird.
Die vorliegende Erfindung hat das Ziel, den für integrierte Spulen benötigten Platz auf dem Chip in Halbleitervorrichtungen zu verringern. Die vorliegende Erfindung zielt darauf ab, Halbleitervorrichtungen mit integrierten Sendeelementen oder Antennen zu schaffen, die weniger Platz auf dem Chip brauchen. Die vorliegende Erfindung zielt ferner darauf ab, ein Verfahren zur Herstellung solcher Halbleitervorrichtungen zu schaffen.
Gemäß der Erfindung wird eine Halbleitervorrichtung nach Anspruch 1, und ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8 zur Verfügung gestellt. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen definiert.
KURZE BESCHREIBUNG DER ZEICHNUNG
1 zeigt einen Teil einer Halbleitervorrichtung mit integrierten Spulen gemäß dem Stand der Technik, wie bereits oben in der vorliegenden Beschreibung erörtert;
2A, 2B und 2C zeigen Teile einer Halbleitervorrichtung mit integrierten Spulen in perspektivischer Ansicht;
3A, 3B und 3C zeigen Teile einer Halbleitervorrichtung mit integrierten Spulen in Planansicht;
4A und 4B zeigen weitere Teile von Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht; und
5 zeigt Teile einer nicht erfindungsgemäßen Halbleitervorrichtung mit intergrierten Spulen in perspektivischer Ansicht.
AUSFÜHRLICHE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
In den 2A, 2B und 2C sind Teile unterschiedlicher Halbleitervorrichtungen mit integrierten Spulen in perspektivischer Ansicht dargestellt, die hinsichtlich der Verwendung der Bonddrähte nicht erfindungsgemäß sind. In den 3A, 3B und 3C sind Ausführungsformen der in den 2A, 2B und 2C dargestellten Halbleitervorrichtungen jeweils in Planansicht dargestellt (die hinsichtlich der Verwendung der Bonddrähte nicht erfindungsgemäß sind). In der Zeichnung werden gleiche Bezugszeichen verwendet, um gleiche oder gleichwertige Komponenten der Vorrichtung zu bezeichnen.
Aus den Ausführungsformen einer Halbleitervorrichtung 5 mit integrierten Spulen, die in den 2A, 2B und 2C dargestellt sind, ist ersichtlich, dass die integrierten Spulenabschnitte 11 und 12 der Halbleitervorrichtung 5 einander zumindest teilweise überlappen. Anders ausgedrückt, die integrierten Spulen 11, 12 sind zumindest teilweise parallel zueinander ausgerichtet und vertikal zueinander angeordnet.
Insbesondere ist aus den 2B und 2C ersichtlich, dass die Spule der Halbleitervorrichtung einen ersten Spulenabschnitt 11 und einen zweiten Spulenabschnitt 12 umfasst, die zumindest teilweise in unterschiedlichen Schichten der Halbleitervorrichtung angeordnet sind. Wie in 2B zu sehen, ist zumindest ein Teil des ersten Spulenabschnitts 11 in einer ersten Schicht angeordnet, und zumindest ein Teil des zweiten Spulenabschnitts 12 ist in einer zweiten Schicht angeordnet, wobei die erste und die zweite Schicht vertikal angeordnet sind.
Die Halbleitervorrichtung 5, die in 2B dargestellt ist, weist ein Substrat oder einen Chipträger 6 auf, und ein Chip 7 ist auf der Oberseite des Substrats oder Chipträgers 6 angeordnet. Das Substrat oder der Chipträger 6 weisen Anschlussflecken 10 auf, um elektrische Kontakte für integrierte Spulenabschnitte 11, 12 der Halbleitervorrichtung 5 bereitzustellen. Außerdem weist der Chip 7 Anschlussflecken 8 auf, um elektrische Kontakte für die integrierten Spulenabschnitte 11, 12 der Halbleitervorrichtung 5 bereitzustellen.
Die Spulenwindungen der integrierten Spule sind in Leiterwege eines unteren Spulenabschnitts 11, der in 2C dargestellt ist, und eines oberen Spulenabschnitts 12 aufgeteilt. Der untere Spulenabschnitt 11 ist auf einem Substrat oder Chipträger 6 verwirklicht, und der obere Spulenabschnitt 12 ist auf der Oberseite des Chips 7 der Halbleitervorrichtung 5 verwirklicht. Wie aus der Planansicht der 3A, 3B und 3C ersichtlich ist, verlaufen die Spulenwindungen oder Leiterwege des unteren Spulenabschnitts 11 zumindest teilweise über den Chip 7, und die Spulenwindungen oder Leiterwege des oberen Spulenabschnitts 12 verlaufen zumindest teilweise über das Chipsubstrat oder den Chipträger 6 der Halbleitervorrichtung 5.
Wie aus der in 2A dargestellten Ausführungsform ersichtlich ist, können die Spulenwindungen der integrierten Spulen mittels Bonddrähten 9 verwirklicht werden. Wenn man die in 2B dargestellten Ausführungsform betrachtet, sieht man, dass es möglich ist, die Spulenwindungen der integrierten Spulen nur teilweise mittels isolierter Bonddrähte 9 und teilweise mittels Leiterwegen 11 und 12 zu verwirklichen. Die Leiterwege 11 und 12 der integrierten Spulen können als gedruckte Leiterwege gefertigt werden, die auf den Chip 7 aufgebracht werden oder auf das Substrat oder den Chipträger 6 aufgebracht werden. Die gedruckten Leiterwege können mittels leitfähiger Tinte, die nachstehend in dieser Beschreibung mit Bezug auf die 4A und 4B ausführlicher beschrieben ist, erzeugt werden.
Die in 2C dargestellten Windungen des unteren Spulenabschnitts 11 können strukturell als Leiterwege erstellt werden, die auf das Substrat oder den Chipträger 6 aufgebracht werden, und können mittels geeigneter Verfahrensschritte, in denen die benötigte Struktur produziert wird, während des Herstellungsverfahrens des Substrats oder des Chipträgers 6 erzeugt werden. Die gedruckten oder strukturell erstellten Windungen des oberen oder unteren Spulenabschnitts 11 bzw. 12 können als isolierte Leiterwege implementiert werden. Alternativ dazu kann der untere Spulenabschnitt als strukturell erstellter Leiterrahmen oder als vorab strukturierte Klebefolie, die auf den Chip 7 und/oder den Chipträger 6 der Halbleitervorrichtung 5 aufgebracht wird, implementiert werden.
Eine Zusammenschau der 2B, 2C, 3B und 3C führt zu der Einsicht, dass eine vollständige Windung einer integrierten Spule Leiterwege eines unteren Spulenabschnitts 11, die auf dem Substrat oder Chipträger 6 angeordnet sind, Leiterwege eines oberen Spulenabschnitts 12, der auf dem Chip 7 angeordnet ist, und isolierte Bonddrähte 9, welche die Leiterwege des unteren Spulenabschnitts 11 und des oberen Spulenabschnitts 12 über die Kontaktflecken 8 und 10 verbinden, umfasst.
Wenn man die 2A und 3A betrachtet, so sieht man, dass eine vollständige Windung der integrierten Spule alternativ oder zusätzlich Leiterwege eines unteren Spulenabschnitts, die auf einem Substrat oder Chipträger angeordnet sind, und Bonddrähte 9, die den oberen Teil der integrierten Spule bereitstellen, aufweisen kann. In der in den 2A und 3A dargestellten Ausführungsform sind die Leiterwege des unteren Spulenabschnitts unter dem Chip 7 angeordnet, und die Bonddrähte 9 kreuzen den Chip 7 oberhalb von dessen Oberseite, wobei einige der Bonddrähte 9 über Anschlussflecken 8 direkt mit dem Chip 7 verbunden sein können. Die Leiterwege des unteren Spulenabschnitts und die Bonddrähte 9 sind über Kontaktflecken 10 verbunden.
Die 4A und 4B zeigen Teile weiterer Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht. Ferner zeigen die 4A und 4B Schritte in einem Herstellungsverfahren zur Fertigung von Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung.
In 4A ist ein Substrat oder Chipträger 6 dargestellt, und Leiterbahnen eines unteren Spulenabschnitts 11 werden mittels einer Drucktechnik auf den Chipträger 6 gedruckt. Daher wird ein Tintenstrahldrucker 14 in Richtung der Pfeile A, die in 4A dargestellt sind, über die Oberseite des Substrats oder Chipträgers 6 bewegt. Während er über das Substrat oder den Chipträger 6 bewegt wird, trägt der Tintenstrahldrucker 14 ein leitfähiges Fluid 15, z. B. Kohletinte, Silbertinte oder Kupfertinte, auf das Substrat oder den Chipträger 6 auf, wodurch Leiterbahnen oder -wege eines unteres Spulenabschnitts 11 auf dem Substrat oder Chipträger 6 ausgebildet werden, um einen unteren Teil der integrierten Spule der Halbleitervorrichtung 5 zu schaffen.
Als nächster Schritt können einer oder mehrere Chips 7 auf das Substrat oder den Chipträger 6 aufgebracht werden. Wie in 4B dargestellt, kann das Befestigen eines oder mehrerer Chips 7 auf dem Substrat oder Chipträger 6 der Halbleitervorrichtung 5 mittels eines adhäsiven Materials oder Klebstoffs, das bzw. der Schrägen 13 auf Seitenwänden des Chips 7 bildet, durchgeführt werden. Nach dem Befestigen des Chips 7 auf dem Substrat oder Chipträger 6 kann ein oberen Spulenabschnitt 12 der integrierten Spule mittels der gleichen Drucktechnik wie sie zur Erzeugung des unteren Spulenabschnitts 11 verwendet wurde, gedruckt werden. Die Erzeugung eines oberen Spulenabschnitts 12 kann die Ausbildung von Leiterbahnen oder -wegen auf den Schrägen 13 an den Seitenwänden des Chips 7 einschließen.
Daher wird ein Tintenstrahldrucker 14 in Richtung der Pfeile A über die Oberseite des Chips 7 bewegt. Während er über den Chip 7 bewegt wird, trägt der Tintenstrahldrucker 14 ein leitfähiges Fluid 15, z. B. Kohletinte, Silbertinte oder Kupfertinte, auf die Oberfläche des Chips 7 und die Schräge 13 an der Seitenwand des Chips 7 auf. Somit werden Leiterbahnen oder -wege eines oberen Spulenabschnitts 12 auf dem Substrat oder Chip 7 ausgebildet, um einen oberen Teil der integrierten Spule der Halbleitervorrichtung 5 zu schaffen. Die Leiterbahnen oder -wege, die auf der Oberfläche der Schräge 13 an der Seitenwand des Chips 7 ausgebildet werden, schaffen eine elektrische Verbindung der Leiterwege des unteren Spulenabschnitts 11 mit den Leiterwegen des oberen Spulenabschnitts 12.
5 zeigt Teile einer nicht erfindungsgemäßen Halbleitervorrichtung mit integrierten Spulen in perspektivischer Ansicht. Außerdem zeigt 5 einen weiteren Schritt in einem Herstellungsverfahren zur Fertigung einer Ausführungsform einer Halbleitervorrichtung mit integrierten Spulen.
Aus 5 ist ersichtlich, dass eine Anzahl von Halbleitervorrichtungen in einem früheren Verfahrensstadium parallel gefertigt und danach, am Ende des Verfahrens, getrennt werden können. In diesem Fall werden die Halbleitervorrichtungen auf einem gemeinsamen Substrat 17 ausgebildet, wobei Leiterbahnen oder -wege 11 auf dem Substrat 7 ausgebildet werden. Die Erzeugung von Leiterbahnen oder -wegen 11 auf dem Substrat 7 kann beispielsweise mittels eines Metallisierungsstrukturierung, einer Grabenätzung oder mittels einer Drucktechnik wie oben beschrieben durchgeführt werden. Dabei werden Leiterbahnen oder -wege 11 auf dem Substrat 7 ausgebildet, was leitende Windungen für eine integrierte Spule der Halbleitervorrichtung schafft.
Auf diese Weise können Leiterbahnen oder -wege 11 sowohl auf der Oberseite als auch auf der Rückseite des Substrats 7 ausgebildet werden. Somit umfasst die integrierte Spule einen oberen Spulenabschnitt mit Leiterbahnen 11 auf der Vorder- oder Oberseite des Substrats oder Chipträgers 7 und einen unteren Spulenabschnitt auf der Rückseite des Substrats oder Chipträgers 7 der Halbleitervorrichtung.
Nach der Erstellung von Leiterbahnen 11 auf der Vorder- oder Oberseite und auf der Rückseite des Substrats 7 kann eine Verbindung zwischen den Leiterbahnen 11 auf der Vorderseite und den Leiterbahnen 11 auf der Rückseite des Substrats 7 mittels Ätzens von Gräben an den Randseiten des Substrats 7 und anschließenden Auffüllens der Gräben mit einem leitfähigen Material geschaffen werden. Dadurch können die Leiterbahnen 11 auf der Vorder- oder Oberseite, die Leiterbahnen auf der Rückseite des Substrats 7 (nicht dargestellt) und die Verbindungsbahnen eine vollständige integrierte Spule der Halbleitervorrichtung bilden.
Als nächster Schritt zur Herstellung kann das gemeinsame Substrat 17 in einzelne Substrate geteilt werden. Diese Teilung kann durch Zerteilen, z. B. durch Schneiden des gemeinsamen Substrats 17 in Teile mittels einer Säge 16, die sich in Richtung des in 5 dargestellten Pfeils B bewegt, und dadurch Trennen der Substrate 17 der Halbleitervorrichtungen voneinander durchgeführt werden.
Bezugszeichenliste

1: Halbleitervorrichtung gemäß dem Stand der Technik
2: Chipfläche der Halbleitervorrichtung
3: Integrierte Spulen
4: Elektrische Verbindungen der integrierten Spulen 3
5: Ausführungsform einer Halbleitervorrichtung
6: Substrat oder Chipträger
7: Chip
8: Kontaktfleck auf dem Chip 7
9: Bonddraht
10: Kontaktfleck auf dem Substrat oder Chipträger 6
11: Leiterweg des unteren Spulenabschnitts
12: Leiterweg des oberen Spulenabschnitts
13: Schrägung oder adhäsives Material
14: Tintenstrahldrucker
15: Tinte
16: Säge
17: gemeinsames Substrat oder gemeinsamer Chipträger
A: Bewegungsrichtung des Tintenstrahldruckers 14
B: Bewegungsrichtung der Säge 16

Claims

Halbleitervorrichtung mit zumindest einer darin integrierten Spule, bei welcher ein erster Spulenabschnitt (11) auf einem Substrat oder Chipträger (6), und zumindest ein Teil eines zweiten Spulenabschnitts (12) mittels eines leitfähigen Fluids auf einer aus Klebstoff oder adhäsivem Material gebildeten Schräge (13) an einem auf dem Substrat oder Chipträger aufgebrachten Chip (7) erzeugt ist, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) einander zumindest teilweise überlappen.
Halbleitervorrichtung nach Anspruch 1, wobei das leitfähige Fluid Kohletinte aufweist.
Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das leitfähige Fluid Silbertinte aufweist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das leitfähige Fluid Kupfertinte aufweist.
Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei zumindest ein Teil des zweiten Spulenabschnitts (12) auf dem Chip (7) angeordnet ist.
Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) ein Spulenpaar bilden.
Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei mittels des leitfähigen Fluids der erste und zweite Spulenabschnitt erzeugt sind.
Verfahren zur Herstellung einer Halbleitervorrichtung (5) mit einer darin integrierten Spule, das zumindest die folgenden Schritte umfasst: – Erzeugen eines ersten Spulenabschnitts (11) auf einem Substrat oder Chipträger (6), – Erzeugen zumindest eines Teils eines zweiten Spulenabschnitts (12) mittels eines leitfähigen Fluids auf einer aus Klebstoff oder adhäsivem Material gebildeten Schräge (13) an einem auf dem Substrat oder Chipträger aufgebrachten Chip (7), wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) einander zumindest teilweise überlappen.
Verfahren nach Anspruch 8, wobei das leitfähige Fluid Kohletinte aufweist.
Verfahren nach einem der Ansprüche 8 oder 9, wobei das leitfähige Fluid Silbertinte aufweist.
Verfahren nach einem der Ansprüche 8 bis 10, wobei das leitfähige Fluid Kupfertinte aufweist.