[go: up one dir, main page]

CN103907192A - 具有合金化电极的电阻切换器件及其形成方法 - Google Patents

具有合金化电极的电阻切换器件及其形成方法 Download PDF

Info

Publication number
CN103907192A
CN103907192A CN201280044126.8A CN201280044126A CN103907192A CN 103907192 A CN103907192 A CN 103907192A CN 201280044126 A CN201280044126 A CN 201280044126A CN 103907192 A CN103907192 A CN 103907192A
Authority
CN
China
Prior art keywords
layer
upper electrode
electrode
switching
alloying element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280044126.8A
Other languages
English (en)
Inventor
W·T·李
C·格帕兰
Y·马
J·希尔兹
P·布兰卡德
J·R·詹姆森
F·S·寇山
J·王
M·凯拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies France SARL
Adesto Technologies Corp
Original Assignee
Adesto Technologies France SARL
Adesto Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adesto Technologies France SARL, Adesto Technologies Corp filed Critical Adesto Technologies France SARL
Publication of CN103907192A publication Critical patent/CN103907192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种电阻切换器件（1），其包括下电极(115)、设置在下电极(115)上的切换层(130)和设置在切换层(130)上的上电极(150)。上电极(150)包含存储金属与合金化元素的合金。上电极(150)提供了存储金属的源。存储金属配置成改变切换层(130)的状态。

Description

具有合金化电极的电阻切换器件及其形成方法
本申请要求于2011年9月13日提交的美国临时申请第61/534,011号的优先权，并将其通过援引并入本文中。
技术领域
本发明大体上涉及电阻切换器件，更具体而言，涉及具有合金化电极的电阻切换器件及其形成方法。
背景技术
半导体工业依赖于器件微缩来以更低的成本获得改进的性能。闪存是当今市场上的主流的非挥发性存储器。然而，闪存具有诸多局限性，这对存储器技术的持续发展形成了严重阻碍。因此，业内正在探索替代性存储器来代替闪存。未来存储器技术中的竞争者包括磁储存随机存取存储器(MRAM)、铁电RAM(FeRAM)和电阻切换存储器(例如相变RAM(PCRAM)、金属氧化物类存储器和离子存储器，例如导电桥接随机存取存储器(CBRAM)或可编程金属化单元(PMC)存储器)。这些存储器还被称作新兴存储器。
为了具有可行性，新兴存储器必须在多个技术层面优于闪存，例如可微缩性(scalability)、性能、能量效率、通断比、操作温度、CMOS兼容性和可靠性。此外，新兴存储器必须具有成本优势，或至少不是贵不可及。然而，生产成本取决于例如工艺产率等多种因素，这些因素可以显著地增加制造成本。
发明内容
根据本发明的实施方式，电阻切换器件包括下电极、设置在下电极上的切换层和设置在切换层上的上电极。上电极包含存储金属(memory metal)与合金化元素的合金。上电极提供存储金属的源。存储金属配置成改变切换层的状态。
根据本发明的实施方式，电阻切换器件包括惰性电极和与惰性电极间隔设置的电化学活性电极。电化学活性电极提供了存储金属的源。电化学活性电极包含存储金属与合金化元素的合金。切换层设置在惰性电极和电化学活性电极之间。存储金属配置成改变切换层的状态。
根据本发明的实施方式，形成电阻切换器件的方法包括：在衬底上形成下电极，在下电极上形成切换层，和在切换层上形成上电极。上电极提供存储金属的源。上电极包含存储金属与合金化元素的合金。存储金属配置成改变切换层的状态。
附图说明
为了更完整地理解本发明及其优势，现参照附图来进行以下说明，在附图中：
图1图示了本发明的一个实施方式的集成在半导体衬底上的电阻切换器件；
图2包括图2A～2D，图示了本发明的备选实施方式的电阻切换器件，其中，图2A图示了截面图，图2B～2D图示了上电极层中的金属化元素的1-D特征；
图3包括图3A～3B，图示了本发明的备选实施方式的具有不同的晶粒形态的电阻切换器件；
图4图示了本发明的备选实施方式的具有不同结构配置的电阻切换器件的截面图；
图5包括图5A～5D，图示了本发明的实施方式的电阻切换器件在不同的制造阶段的截面图；
图6包括图6A～6B，图示了本发明的备选实施方式的电阻切换器件在不同的制造阶段的截面图；
图7包括图7A～7E，图示了本发明的备选实施方式的电阻切换器件在制造过程中的截面图。
除非另有说明，不同的附图中的相应数字和符号通常指代相应部件。绘制附图是为了清楚地说明实施方式的相关方面，且不一定按比例绘制。
具体实施方式
以下将详细讨论各种实施方式的制造和使用。然而，应意识到的是，本发明提供了能够在广泛的背景下实施的许多可应用的发明概念。所讨论的实施方式仅是说明了制造和使用本发明的一些方法，而并非限制本发明的范围。
本发明的实施方式能够通过使用合金化电极来实现对电阻切换存储器的更快速且可靠的操作。此外，有利的是，本发明的实施方式克服了可能与上电极的形成相关的产率问题。
将使用图1来描述电阻切换器件的本发明的一个结构实施方式。还将使用图2～4来描述电阻切换器件的其他结构实施方式。还将使用图5～7来描述制造电阻切换器件的方法的实施方式。
图1图示了本发明的一个实施方式的集成在半导体衬底上的电阻切换器件。
参见图1，电阻切换器件1设置在衬底100上。电阻切换器件1设置在形成在衬底100上的金属化层(metallization level)内。在各种集成方案中，电阻切换器件1在金属化层内的位置可以不同。作为实例，在一个实施方式中，电阻切换器件1可以形成在第一和第二金属层上。
如图1所示，在一个或多个实施方式中，多条金属线25中的至少一条和多个过孔(via)15中的至少一个设置在衬底100上的第一绝缘层10中。
衬底100可以包括体硅衬底或绝缘体上硅衬底。在各种实施方式中，衬底100可以包含SiGe、GaN或其他半导体材料。在一个或多个实施方式，衬底100可以包含其他适合的半导体，例如，在其中可以制造诸如晶体管或二极管等存取器件。
在各种实施方式中，电阻切换器件1包括下电极115、切换层130和上电极层150。在一个实施方式中，下电极115可以与设置在第二绝缘层20内的多条金属线25中的金属线耦联。在各种实施方式中，第二绝缘层20可以与第一绝缘层10的材料相同，或为不同的介电材料。
在多种实施方式中，下电极115可以是惰性电极，并且可以包封在扩散阻挡/粘合促进层中。因此，下电极115可以包括阻挡层110和设置在阻挡层110内的填料120。阻挡层110和填料120一起形成下电极115。在一个实施方式中，钨(W)可以用作填料120。因此，钨栓可以用作下电极115。在其他实施方式中，下电极115可以包含铂、钌、钽、氮化钛、氮化钽、钛钨(TiW)、钼、金、镍、钴、铱及其组合，等等。因此，在各种实施方式中，填料120可以包含铂、钌、钽、钨、钛钨(TiW)、钼、金、镍、钴、铱及其组合，等等。
阻挡层110被设计成能够防止来自下层的多条金属线25中的金属线的金属原子的内扩散。此外，阻挡层110可以配置成促进与第三绝缘层30的粘合，并防止金属原子从填料120扩散到第三绝缘层30中。在一个实施方式中，阻挡层110可以包含氮化钽来防止来自下层的多条金属线25中的金属线的铜扩散。在另一实施方式中，阻挡层110可以包含氮化钛。在其他实施方式中，阻挡层110可以包含钌、钨氮化物和在半导体工业中用作阻挡物的其他适合材料。
在一个实施方式中，下电极115可以嵌埋在第三绝缘层30中。
在一个或多个实施方式中，切换层130可以包括提供能够形成导电桥的离子传导通路的固体电解质层。在各种实施方式中，固体电解质(切换层130)可以包含硫属元素化物材料，例如锗类硫属元素化物，例如铜掺杂的GeS2层。在备选实施方式中，固体电解质可以包含银掺杂的GeS2。在其他实施方式中，固体电解质可以包含通掺杂的WO3、Cu/Cu2S、Cu/Ta2O5、Cu/SiO2、Ag/ZnxCd1-xS、Cu/ZnxCd1-xS、Zn/ZnxCd1-xS、GeTe、GST、As-S、ZnxCd1-xS、TiO2、ZrO2、SiO2。在一些实施方式中，固体电解质可以包括多个层，并且可以包括双层，例如GexSey/SiOx、GexSey/Ta2O5、CuxS/CuxO、CuxS/SiO2及其组合。
在一个实施方式中，切换层130可以包含因带电的点缺陷(例如氧空位(oxygenvacancy))和其他电荷复合物的形成而改变导电性以形成金属导电相的过渡金属氧化物。在各种实施方式中，切换层130可以包含诸如铜和/或银掺杂的氧化铪、氧化镓和其他此类材料等金属氧化物。在其他实例中，金属氧化物类切换层130可以包含NiOx、TiOx、Al2O3、Ta2O5、CuOx、WOx、CoO、铬掺杂的钙钛矿型氧化物(例如SrZrO3、(Ba、Sr)TiO3、SrTiO3)、铜掺杂的MoOx、铜掺杂的Al2O3、铜掺杂的ZrO2、Al掺杂的ZnO、Pr0.7Ca0.3MnO3。
电阻切换器件还包括设置在切换层130上并与切换层130接触的上电极层150。作为说明，将上电极层150中的原子金属或存储金属转化为金属离子，这些金属离子可以扩散到切换层130中从而使之具有导电性。
在各种实施方式中，上电极层150可以包含电化学活性金属，例如银、铜、锌等。在各种实施方式中，上电极层150还可以具有覆盖层(cap layer)，例如钛化氮或氮化钽(以及其他适合的材料)。
在各种实施方式中，上电极层150可以包含结晶材料和/或非晶材料。例如，在一个或多个实施方式中，上电极层150可以包含含有TaWxSiyBz或TaWxSiyCz的非晶层，其可以掺杂有电化学活性金属(存储金属)。
在各种实施方式中，切换层130和上电极层150可以形成在第四绝缘层40内，第四绝缘层40可以是适合的层间(inter level)电介质。第四绝缘层40的实例可以包括二氧化硅、氮化硅、氮氧化硅和其他低k电介质。在一些实施方式中，第四绝缘层40可以是多层，例如双层。
在一个或多个实施方式中，上电极层150包含使作为金属离子源的上电极层150中的金属可以更有效地氧化的合金。此外，上电极层150在施加电场时促进所产生的金属离子的注入，并在电场反转时促进金属离子从切换层130中的溶出。
在一个或多个实施方式中，上电极层150是存储金属合金，即存储金属与合金化元素的合金。存储金属是扩散性金属，其导致在切换层130内形成导电通路。在一个或多个实施方式中，当存储金属包含银时，合金化元素包含铜。在各种实施方式中，具有银存储金属的上电极层150可以进一步包含钌、钛、铟、铝、镍、镁、锗及其组合。在各种实施方式中，上电极层150可以包含AgCu、AgRu、AgTi、AgAl、AgIn、AgNi、AgMg、AgGe及其组合。在替代性实施方式中，上电极层150可以包含CuAg、CuRu、CuTi、CuAl、CuIn、CuNi、CuMg、AgGe及其组合。
在各种实施方式中，可以使用多于一种的合金化元素来形成存储金属合金。在各种实施方式中，合金化元素在上电极层150中的总浓度可以是约0.1%原子分数(atomfraction)～80%原子分数(浓度)。在一个实施方式中，合金化元素在上电极层150中的总浓度可以是约1%原子分数～约50%原子分数(浓度)。在一个实施方式中，合金化元素在上电极层150中的总浓度可以是约5%原子分数～约25%原子分数(浓度)。在一个实施方式中，合金化元素在上电极层150中的总浓度为至少约25%原子分数(浓度)。在一个实施方式中，合金化元素在上电极层150中的总浓度为至少约5%原子分数(浓度)。
在各种实施方式中，合金化元素还可以影响或改变切换行为，例如，合金化元素可以离子化并转移到与存储金属类似的切换层130中。在此情况下，合金化元素的量还可以与切换层130相关。因此，在一个或多个实施方式中，上电极层150中的合金化元素的剂量可以是切换层130中的原子总数的约1%～约50%。在一个或多个实施方式中，上电极层150中的合金化元素的剂量可以是切换层130中的原子总数的约10%～约50%。
在一个或多个实施方式中，在上电极层150中添加合金化金属可以提高存储金属的抗团聚性，并因此可以在切换层130和上电极层150之间提供更光滑的界面。在各种实施方式中，添加金属合金会降低上电极层150的在切换层130与上电极层150之间的界面处的表面粗糙度。在一个或多个实施方式中，所述界面的表面粗糙度的方均根小于约5nm。在一个或多个实施方式中，所述界面的表面粗糙度的方均根小于约3nm。在一个或多个实施方式中，所述界面的表面粗糙度的方均根为约1nm～约5nm。在一个或多个实施方式中，所述界面的表面粗糙度的方均根为约0.3nm～约3nm。
在上电极层150中添加合金化金属还可以导致在处理过程中减缓存储金属向切换层130中的迁移的“混合离子”效应，这可以防止过饱和所致的团聚和短路，但不会给器件性能带来负面影响。
在上电极层150中添加合金化金属还可以用来定制上电极层150的逸出功和离子注入效率，由此控制器件的速度。例如，可以利用数据编程时间(time to program data)来监视性能随着合金化金属在上电极层150中的含量的变化。使用这种合金化，根据上电极层150中的合金化金属的类型和浓度，上下电极之间的逸出功可以发生不同程度的变化。
由于改进了团聚控制，在上电极层150中添加合金化金属还可以提高电阻切换存储器堆的热稳定性。这进而可以提高电阻切换存储器的可制造性。例如，在形成上电极层150后可以使用包括高温热条件的常规的后段制程(Back end of line)过程，且不会使电阻切换存储器劣化。这种提高还可以归因于上电极层150与切换层130之间的更光滑的界面，这尤其可以减少变化，因为例如沿着器件的逸出功变化更小。
在各种实施方式中，在上电极层150中加入合金化金属还可以调节电阻切换存储器件的性能和可靠性响应。本发明的实施方式还可与在各种实施方式中的对切换层130的品质、厚度和形态方面进行的其他优化结合。本发明的实施方式可以有利地将保留降损(retention loss reduction)改进50%之多。此外，有利的是，通过上电极层150的合金化和切换层130的变化，还可以调节耐久性。本发明的实施方式可以用来调节第一循环及后续循环的编程速度。
图2包括图2A～2D，图示了本发明的备选实施方式的电阻切换器件，其中，图2A图示了截面图，图2B～2D图示了上电极层中的金属化元素的1-D特征。
也与之前的实施方式类似，上电极层150熔合有至少另一种金属合金化元素。然而，在此实施方式中，金属合金在上电极层150中的浓度可以不同。在各种实施方式中，上电极层150可以掺杂或熔合有钌、钛、铟、铝、镍、镁和锗中的一种或多种。
如图2B的1-D特征所示，在一个或多个实施方式中，合金化元素的浓度可以在上电极层150与切换层130之间的界面处最高。在各种实施方式中，该峰值浓度可以为约10%原子分数～约90%原子分数浓度。在一个实施方式中，合金化元素的浓度可以按第一曲线C1所示变化，该曲线具有台阶式特征，其延伸了上电极层150的厚度的约一半。在另一个实施方式中，合金化元素的浓度可以按第二曲线C2所示变化，该曲线也具有台阶式特征，但其所延伸的厚度小于第一曲线。相比之下，在其他实施方式中，合金化元素的浓度可以连续变化，例如，如第三曲线C3和第四曲线C4所示。类似地，在一些实施方式中，合金化元素的浓度可以如第五曲线C5那样呈线性变化。
在替代性实施方式中，如图2C的1-D特征所示，合金化元素的浓度可以在上电极层150的上界面处最高。例如，如第六曲线C6所示，合金化元素的浓度可从上电极层150的上表面开始线性地降低。在替代性实施方式中，如第七曲线C7、第八曲线C8和第九曲线C9所示，合金化元素可以有两个极大值。例如，此情况出现的原因可能是合金化元素在上电极层150与切换层130之间的界面处的偏析(segregate)，而且在从图7C～7E中所描述的上层引入合金化元素时可能出现这种情况。
在各种实施方式中，可以将多于一种合金化金属引入上电极层150中。在各种实施方式中，在图1和图2A～2C所述的各种构造中可以掺杂不同类型的合金化金属。例如，在一个实施方式中，可以掺杂第一合金化金属以具有第一曲线C1，而可以掺杂第二合金化金属以具有第六曲线C6。这可以有利于定制上电极层150的各种性质，例如晶粒尺寸、晶粒边界、晶粒取向、形态和团聚特性。
如图2B～2D中的各种实施方式所示，在上电极层150的厚度的10%～约50%(例如，从离上电极层150与切换层130的界面起约1nm～约10nm)内，合金化元素的浓度可以梯度(graded)特征地变化至少100～1000倍。
图3包括图3A～3B，图示了本发明的替代性实施方式的电阻切换器件。
使用本发明的各种实施方式，在上电极层150包含结晶材料的情况下，用各种量的一种或多种合金化金属来改变上电极层150中的合金化元素的类型和浓度特征，可以设计晶粒尺寸、晶粒边界、晶粒取向、形态和团聚特性。由于包含了这些合金化金属元素，可以抑制存储金属的团聚。例如，合金金属可以用不同的合金金属含量来调节晶粒尺寸。所致的晶粒尺寸变化可以进一步改变存储金属的团聚行为。在各种实施方式中，晶粒尺寸和形态也可以与沉积方法学结合，例如温度、压力、沉积温度，这也可以改进形态和热稳定性。
因此，如图3A所示，在一个或多个实施方式中，合金化金属可以用于减小上电极层150的晶粒尺寸。例如，在一个实施方式中，选择减少或防止晶粒生长和/或粗化的合金化金属。例如，在一个实施方式中，合金化金属可以固定晶粒边界，从而减少正常的晶粒生长。
如图3A所示，上电极层150可以包含与切换层130的界面相交的大量晶粒边界。更小的晶粒尺寸可以有利地提高操作速度，因为晶粒边界扩散比通过晶粒的扩散快得多(例如，至少1000倍)。因此，由于存储金属离子的更快的迁移，上电极层150内的大比例的晶粒边界可以提高电阻切换器件的性能。此外，更小的晶粒尺寸还可以有利地减少随机波动。在各种实施方式中，沿着上电极层150与切换层130之间的界面的晶粒尺寸dg是临界尺寸CD的1/10以下。在一个或多个实施方式中，沿着上电极层150与切换层130之间的界面的晶粒尺寸dg是临界尺寸CD的1/100以下。在一个或多个实施方式中，沿着上电极层150与切换层130之间的界面的晶粒尺寸dg是临界尺寸CD的约1/1000～约1/100。在一个或多个实施方式中，沿着上电极层150与切换层130之间的界面的晶粒尺寸dg为约0.5nm～约5nm，在另一实施方式中为1nm～约10nm。
图3B图示了在上电极层150内具有柱形晶粒的替代性实施方式。在替代性实施方式中，金属合金可以用于产生柱形晶粒。柱形晶粒可以有利于控制或避免存储金属的团聚，并使逸出功沿着上电极层150与切换层130之间的界面的变化最小化。
图4图示了本发明的一个实施方式的具有不同结构配置的电阻切换器件的截面图。
上图1～3中所述的电阻器件可以以不同的结构比例形成。作为实例，图4示出了一种可能的结构，其中，切换层130的足印(foot print)(或至少一个临界尺寸)小于上电极层150的足印。因此，切换层130可以设置在第四绝缘层40中，而上电极层150可以设置在单独的第五绝缘层50中。
图5包括图5A～5D，图示了本发明的实施方式的电阻切换器件在不同的制造阶段的截面图。
参见图5A，使用常规处理来处理衬底100。例如，可以在衬底100内形成活性区。活性区可以包括器件区，例如晶体管、二极管和其他器件。在形成活性区后，在衬底100上形成金属化层。例如，可以如图5A所示形成多个过孔15和多条金属线25。
在各种实施方式中，下电极可以形成在第三介电层30中，第三介电层30可以包含氮化硅、氧化硅等，并且可以为约10nm～约1000nm，在一种情况下可以是约30nm～约50nm。在一个或多个实施方式中，可以使用化学气相沉积法或等离子体增强型化学气相沉积法来沉积第三介电层30。还可以使用物理气相沉积(PVD)来沉积第三介电层30，但是在不同的实施方式中，也可以使用其他沉积技术。如图5A所示，开口31形成在第三绝缘层中，其形成在衬底100上方。
参见图5B，在开口31内沉积阻挡层110。在各种实施方式中，可以使用溅射法、气相沉积法(例如物理气相沉积、化学气相沉积)及其他适合的方法来沉积阻挡层110。阻挡层110可以包含同时还是扩散屏蔽材料的惰性材料，例如氮化钛和氮化钽等。
接下来，在开口31内沉积填料120。在各种实施方式中，可以使用多种方法来沉积填料120。例如，可以先使用物理气相沉积(PVD)法沉积填料120的薄层，从而确保与阻挡层110的良好粘合。然后可以使用化学气相沉积法来用填料120填充开口31。在一个实施方式中，填料120可以包含惰性材料，例如钨。可以视需要使填料120平面化，并且使用例如湿蚀刻来除去第三绝缘层30的上表面上的任何残留的阻挡层110。
参见图5C，在第三绝缘层30上沉积第四绝缘层40。使第四绝缘层40图案化以形成供切换层130用的开口，可以在该开口内沉积切换层130。在各种实施方式中，切换层130可以包含用射频(RF)PVD法沉积的GeS2薄膜和用DC PVD法沉积的铜或银的薄层。随后使用光扩散法使该银层溶解到所述GeS2膜中，以形成铜或银掺杂的GeS2层。
在其他实施方式中，可以使用例如沉积法形成切换层130，从而形成WO3、Cu/Cu2S、Cu/Ta2O5、Cu/SiO2、Ag/ZnxCd1-xS、Cu/ZnxCd1-xS、Zn/ZnxCd1-xS、GeTe、GST、As-S、ZnxCd1-xS、TiO2、ZrO2、SiO2。在一些实施方式中，可以使用例如原子层沉积法沉积多层，以形成包含GexSey/SiOx、GexSey/Ta2O5、CuxS/CuxO、CuxS/SiO2的堆。在其他实例中，可以沉积一层或多层NiOx、TiOx、Al2O3、Ta2O5、CuOx、WOx、CoO、Gd2O3、HfO2、铬掺杂的钙钛矿型氧化物(例如SrZrO3、(Ba、Sr)TiO3、SrTiO3)、铜掺杂的MoOx、铜掺杂的Al2O3、铜掺杂的ZrO2、Al掺杂的ZnO、Pr0.7Ca0.3MnO3。
然后，参见图5D，在切换层130上形成包含存储金属和至少一种金属合金元素的上电极层150。在一个或多个实施方式中，可以将上电极层150形成为具有梯度特征的合金，例如，如图2所示。然而，在一些实施方式中，可以将上电极层150形成为无任何梯度，例如，如图1所示。
在各种实施方式中，通过沉积电化学活性金属(存储金属)(例如铜、银、锌等)来形成上电极层150。在各种实施方式中，上电极层150包含选自由钌、钛、铟、铝、镍、镁和锗组成的组的至少一种金属合金化元素。在沉积上电极层150的过程中，可以改变沉积室中的处理条件，从而改变引入沉积时的上电极层150中的合金金属的量。例如，在一个实施方式中，可以根据预定的过程来改变合金金属的量。作为另一选择，在另一个实施方式中，可以通过在线监控沉积室和/或沉积材料来动态地改变沉积室中的处理条件。
将使用图6和7来描述形成上电极层150的其他实施方式。
图6包括图6A～6B，图示了本发明的替代性实施方式的电阻切换器件在不同的制造阶段的截面图。
该实施方式可以按照之前图5A～5B中的实施方式的描述来进行。与之前实施方式中单独形成图案化的各层不同，在该实施方式中，可以依次沉积切换层130和上电极层150，并使用消减蚀刻法使它们图案化。
如图6A所示，可以将切换层130和上电极层150形成为毯层(blanket layer)(未图案化)。参见图6B，使切换层130和上电极层150图案化。在一个实施方式中，可以使用单一蚀刻法使切换层130和上电极层150图案化。作为另一选择，在其他实施方式中，对于一个或多个层可以改变蚀刻法和/或蚀刻化学。
在图案化的切换层130和图案化的上电极150上，可以沉积第四绝缘层40，以形成图5D所示的结构。
图7包括图7A～7E，图示了本发明的替代性实施方式的电阻切换器件在制造过程中的截面图。
参见图7A，在切换层130上沉积包含金属合金的第一层141。在各种实施方式中，第一层141的厚度可以是约1nm～约50nm。接下来，在第一层141上沉积包含存储金属的第二层142。而后可以进行热处理(例如退火处理)。在一些实施方式中，所述热处理可以是在衬底100上制造另一层的过程中常用的处理步骤。热处理可以使第一层141和第二层142重新取向或混合，以形成上电极层150，例如，如图5D或6B(以及图1～4)所示。在一些实施方式，混合过程可以使第一层141与第二层142部分混合，而不会完全溶解第一层141。在替代性实施方式中，在消费者使用之前，例如在老化(burn-in)操作过程中，可以进行第一层141和第二层142之间的一部分混合。
图7B图示了替代性实施方式，其中，将第一层141形成为沿着第四绝缘层40的衬垫。在第一层141上沉积第二层142以形成上电极层150。接下来可以进行上述各种实施方式中所述的热处理。
图7C图示了形成上电极层150的另一实施方式。在图7A和7B所述的实施方式中，金属合金的浓度在切换层130附近处具有与图2B所示相似的最大值。相比之下，在该实施方式中，在包含存储金属的第二层142上沉积包含金属合金的第一层141。本实施方式可以形成在上表面具有最大浓度的金属合金，从而包括两个极大值，例如，如图2C所示。如上文参照图7A所描述的，可以在形成第一层141后使用热处理来完成上电极层150。此外，在一些实施方式中，在进行热处理后可以除去第一层141，即，在形成上电极层150后可以除去任何残留的未反应的第一层141。这可以用来控制上电极层150中的金属合金的量。
图7D图示了形成上电极层150的另一实施方式，其中，使用离子注入来引入金属合金151。在该实施方式中，在切换层130上直接沉积第二层142。而后，使用注入法，可以将金属合金151引入第二层142中。在各种实施方式中，将金属合金151注入第二层142中的注入剂量可以是切换层中的原子总量的约0.1～约0.5。在各种实施方式中，还可以使用引入金属合金151的其他类型的方法，例如，使用等离子体法。
在将金属合金151注入包含存储金属的第二层142中后，可以如之前实施方式中所述使用热处理来形成上电极层150。在图7E所示的另一实施方式中，可以使用金属合金151或另外的惰性杂质152来使第二层142非晶化，从而形成非晶层153。例如，在沉积第二层142的过程中，第二层142中的晶粒可以呈现一定的形态。随后可以用非晶化方法来使第二层142非晶化。接下来使非晶层153再结晶。再结晶过程可以形成与所沉积的形态不同的形态，因为可以使用不同的热处理进行再结晶和/或在金属合金151的存在下进行再结晶，这可以改变再结晶行为和后续的晶粒生长。在各种实施方式中，可以改变金属合金151和/或另外的杂质的剂量和能量来使第二层142非晶化。在一个实施方式中，可以选择非晶化过程以使第二层142完全非晶化。
虽然已参照说明性实施方式描述了本发明，但不旨在以限制性意义来解读本说明书。在参考本说明书后，本发明的说明性实施方式及其他实施方式的多种修改和组合对本领域技术人员而言将变得显而易见。作为说明，在其他实施方式中，图1～7所述的实施方式可以相互组合。因此，所附的权利要求旨在涵盖任何这些修改或实施方式。
虽然已详细描述了本发明及其优点，但应理解的是，可以在本发明中做出各种修改、替换和变化而不脱离所附权利要求所限定的本发明的主旨和范围。例如，本领域技术人员将容易理解，本文所描述的许多特征、功能、方法和材料都可以发生变化，但仍然在本发明的范围内。
此外，本申请的范围并不旨在限于本说明书中描述的过程、机械、制造、物质组成、手段、方法和步骤的特定实施方式。根据本发明的公开内容，本领域的普通技术人员将会认识到，现有的或以后将要开发的与本文所述的相应实施方式发挥基本相同的功能或取得基本相同的效果的过程、机械、制造、物质组成、手段、方法或步骤可以根据本发明来使用。因此，所附权利要求意在将这些过程、机械、制造、物质组成、手段、方法或步骤包括在其范围内。
权利要求书(按照条约第19条的修改)
1.一种电阻切换器件，所述电阻切换器件包括：
下电极；
设置在所述下电极上的切换层，所述切换层包含存储金属；和
设置在所述切换层上的上电极，所述上电极包含所述存储金属与合金化元素的合金，所述上电极提供在所述切换层中的所述存储金属的源，所述存储金属配置成改变所述切换层的状态。
2.如权利要求1所述的器件，其中，所述合金化元素包含铜，且所述存储金属包含银。
3.如权利要求1所述的器件，其中，所述合金化元素包含选自由铟、铝、镍和镁组成的组的元素。
4.如权利要求1所述的器件，其中，在所述上电极中所述合金化元素与所述存储金属的原子比为约5%原子分数～约50%原子分数。
5.如权利要求1所述的器件，其中，所述上电极层中的所述合金化元素的原子总数为所述切换层中的原子总数的约10%～约50%。
6.如权利要求1所述的器件，其中，所述合金化元素在所述上电极内具有梯度特征。
7.如权利要求1所述的器件，其中，所述合金化元素在所述切换层与所述上电极之间的界面附近具有峰值浓度。
8.如权利要求1所述的器件，其中，所述合金化元素在所述上电极的上表面处具有峰值浓度，所述上表面与下表面相对，所述下表面在所述切换层与所述上电极之间的界面处。
9.如权利要求1所述的器件，其中，所述切换层与所述上电极之间的界面的表面粗糙度小于约5nm。
10.如权利要求1所述的器件，其中，所述上电极具有沿着所述切换层与所述上电极之间的界面的长度，其中，所述上电极包含多个晶粒，所述多个晶粒具有沿着所述界面的平均直径。
11.如权利要求1所述的器件，其中，所述上电极包含非晶材料。
12.如权利要求1所述的器件，其中，所述电阻切换器件包括导电桥接随机存取存储器。
13.如权利要求1所述的器件，其中，所述电阻切换器件包括金属氧化物存储器。
14.一种电阻切换器件，所述电阻切换器件包括：
惰性电极；
与所述惰性电极间隔设置的电化学活性电极，所述电化学活性电极提供电化学活性存储金属的源，所述电化学活性电极包含所述存储金属与合金化元素的合金；和
设置在所述惰性电极与所述电化学活性电极之间的切换层，所述切换层包含所述存储金属，其中，所述存储金属配置成改变所述切换层的状态。
15.如权利要求14所述的器件，其中，所述存储金属包含银，且其中所述合金化元素包含铜。
16.如权利要求15所述的器件，其中，在所述电化学活性电极中所述合金化元素与所述存储金属的原子比为约5%原子分数～约50%原子分数。
17.如权利要求15所述的器件，其中，所述合金化元素在所述电化学活性电极内具有梯度特征。
18.如权利要求15所述的器件，其中，所述合金化元素在所述切换层与所述电化学活性电极之间的界面附近具有最大浓度。
19.如权利要求15所述的器件，其中，所述合金化元素在所述电化学活性电极的上表面处具有最大浓度，所述上表面与下表面相对，所述下表面在所述切换层与所述电化学活性电极之间的界面处。
20.如权利要求15所述的器件，其中，所述切换层与所述电化学活性电极之间的界面的表面粗糙度为约0.3nm～约3nm。
21.如权利要求15所述的器件，其中，所述电化学活性电极具有沿着所述切换层与所述电化学活性电极之间的界面的长度，其中，所述电化学活性电极包含多个晶粒，所述多个晶粒具有沿着所述界面的平均直径，且其中，所述电化学活性电极的所述长度为所述平均直径的至少10倍。
22.如权利要求14所述的器件，其中，所述合金化元素包含选自由钌、钛、铟、铝、镍、镁和锗组成的组的元素。
23.如权利要求14所述的器件，其中，所述电阻切换器件包括导电桥接随机存取存储器。
24.如权利要求14所述的器件，其中，所述电阻切换器件包括金属氧化物存储器。
25.一种形成电阻切换器件的方法，所述方法包括：
在衬底上形成下电极；
在所述下电极上形成切换层，所述切换层包含存储金属；和
在所述切换层上形成上电极，所述上电极提供所述存储金属的源，所述上电极包含所述存储金属与合金化元素的合金，所述存储金属配置成改变所述切换层的状态。
26.如权利要求25所述的方法，其中，形成上电极的步骤包括：
沉积包含所述合金化元素的第一层；
在所述第一层上沉积包含所述存储金属的第二层；和
对所述衬底进行退火。
27.如权利要求25所述的方法，其中，形成上电极的步骤包括：
在衬底上沉积包含所述存储金属的第一层；
在所述第一层上沉积包含所述合金化元素的第二层；和
对所述衬底进行退火。
28.如权利要求25所述的方法，其中，形成上电极的步骤包括：
在衬底上沉积包含所述存储金属的第一层；和
将所述合金化元素的原子引入所述第一层中。
29.如权利要求28所述的方法，其中，引入所述合金化元素的原子的步骤包括使用注入法。
30.如权利要求28所述的方法，其中，形成上电极的步骤包括：
在衬底上沉积包含所述存储金属的第一层；
使所述第一层非晶化；和
使非晶化的所述第一层再结晶。
31.如权利要求28所述的方法，其中，形成上电极的步骤包括：
使用原位沉积法改变所述合金化金属在所述上电极内的浓度。
32.如权利要求28所述的方法，其中，形成上电极的步骤包括在所述上电极内形成所述合金化元素的梯度特征。
33.如权利要求1所述的器件，其中，所述合金化元素包含选自由钌、钛和锗组成的组的元素。

Claims (32)

1.一种电阻切换器件，所述电阻切换器件包括：
下电极；
设置在所述下电极上的切换层；和
设置在所述切换层上的上电极，所述上电极包含存储金属与合金化元素的合金，所述上电极提供所述存储金属的源，所述存储金属配置成改变所述切换层的状态。
2.如权利要求1所述的器件，其中，所述合金化元素包含铜，且所述存储金属包含银。
3.如权利要求1所述的器件，其中，所述合金化元素包含选自由钌、钛、铟、铝、镍、镁和锗组成的组的元素。
4.如权利要求1所述的器件，其中，在所述上电极中所述合金化元素与所述存储金属的原子比为约5%原子分数～约50%原子分数。
5.如权利要求1所述的器件，其中，所述上电极层中的所述合金化元素的原子总数为所述切换层中的原子总数的约10%～约50%。
6.如权利要求1所述的器件，其中，所述合金化元素在所述上电极内具有梯度特征。
7.如权利要求1所述的器件，其中，所述合金化元素在所述切换层与所述上电极之间的界面附近具有峰值浓度。
8.如权利要求1所述的器件，其中，所述合金化元素在所述上电极的上表面处具有峰值浓度，所述上表面与下表面相对，所述下表面在所述切换层与所述上电极之间的界面处。
9.如权利要求1所述的器件，其中，所述切换层与所述上电极之间的界面的表面粗糙度小于约5nm。
10.如权利要求1所述的器件，其中，所述上电极具有沿着所述切换层与所述上电极之间的界面的长度，其中，所述上电极包含多个晶粒，所述多个晶粒具有沿着所述界面的平均直径。
11.如权利要求1所述的器件，其中，所述上电极包含非晶材料。
12.如权利要求1所述的器件，其中，所述电阻切换器件包括导电桥接随机存取存储器。
13.如权利要求1所述的器件，其中，所述电阻切换器件包括金属氧化物存储器。
14.一种电阻切换器件，所述电阻切换器件包括：
惰性电极；
与所述惰性电极间隔设置的电化学活性电极，所述电化学活性电极提供存储金属的源，所述电化学活性电极包含所述存储金属与合金化元素的合金；和
设置在所述惰性电极与所述电化学活性电极之间的切换层，其中，所述存储金属配置成改变所述切换层的状态。
15.如权利要求14所述的器件，其中，所述存储金属包含银，且所述合金化元素包含铜。
16.如权利要求15所述的器件，其中，在所述电化学活性电极中所述合金化元素与所述存储金属的原子比为约5%原子分数～约50%原子分数。
17.如权利要求15所述的器件，其中，所述合金化元素在所述电化学活性电极内具有梯度特征。
18.如权利要求15所述的器件，其中，所述合金化元素在所述切换层与所述电化学活性电极之间的界面附近具有最大浓度。
19.如权利要求15所述的器件，其中，所述合金化元素在所述电化学活性电极的上表面处具有最大浓度，所述上表面与下表面相对，所述下表面在所述切换层与所述电化学活性电极之间的界面处。
20.如权利要求15所述的器件，其中，所述切换层与所述电化学活性电极之间的界面的表面粗糙度为约0.3nm～约3nm。
21.如权利要求15所述的器件，其中，所述电化学活性电极具有沿着所述切换层与所述电化学活性电极之间的界面的长度，其中，所述电化学活性电极包含多个晶粒，所述多个晶粒具有沿着所述界面的平均直径，且其中，所述电化学活性电极的所述长度为所述平均直径的至少10倍。
22.如权利要求14所述的器件，其中，所述合金化元素包含选自由钌、钛、铟、铝、镍、镁和锗组成的组的元素。
23.如权利要求14所述的器件，其中，所述电阻切换器件包括导电桥接随机存取存储器。
24.如权利要求14所述的器件，其中，所述电阻切换器件包括金属氧化物存储器。
25.一种形成电阻切换器件的方法，所述方法包括：
在衬底上形成下电极；
在所述下电极上形成切换层；和
在所述切换层上形成上电极，所述上电极提供存储金属的源，所述上电极包含存储金属与合金化元素的合金，所述存储金属配置成改变所述切换层的状态。
26.如权利要求25所述的方法，其中，形成上电极的步骤包括：
沉积包含所述合金化元素的第一层；
在所述第一层上沉积包含所述存储金属的第二层；和
对所述衬底进行退火。
27.如权利要求25所述的方法，其中，形成上电极的步骤包括：
在衬底上沉积包含所述存储金属的第一层；
在所述第一层上沉积包含所述合金化元素的第二层；和
对所述衬底进行退火。
28.如权利要求25所述的方法，其中，形成上电极的步骤包括：
在衬底上沉积包含所述存储金属的第一层；和
将所述合金化元素的原子引入所述第一层中。
29.如权利要求28所述的方法，其中，引入所述合金化元素的原子的步骤包括使用注入法。
30.如权利要求28所述的方法，其中，形成上电极的步骤包括：
在衬底上沉积包含所述存储金属的第一层；
使所述第一层非晶化；和
使非晶化的所述第一层再结晶。
31.如权利要求28所述的方法，其中，形成上电极的步骤包括：
使用原位沉积法改变所述合金化金属在所述上电极内的浓度。
32.如权利要求28所述的方法，其中，形成上电极的步骤包括在所述上电极内形成所述合金化元素的梯度特征。
CN201280044126.8A 2011-09-13 2012-07-13 具有合金化电极的电阻切换器件及其形成方法 Pending CN103907192A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161534011P 2011-09-13 2011-09-13
US61/534,011 2011-09-13
PCT/US2012/046745 WO2013039603A1 (en) 2011-09-13 2012-07-13 Resistive switching devices having alloyed electrodes and methods of formation thereof

Publications (1)

Publication Number Publication Date
CN103907192A true CN103907192A (zh) 2014-07-02

Family

ID=47883603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044126.8A Pending CN103907192A (zh) 2011-09-13 2012-07-13 具有合金化电极的电阻切换器件及其形成方法

Country Status (5)

Country Link
US (1) US8847192B2 (zh)
EP (1) EP2756524A4 (zh)
KR (1) KR101541056B1 (zh)
CN (1) CN103907192A (zh)
WO (1) WO2013039603A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
CN108695328A (zh) * 2017-04-05 2018-10-23 联华电子股份有限公司 静态随机存取存储器元件及形成方法
CN114079004A (zh) * 2020-08-16 2022-02-22 格芯新加坡私人有限公司 电阻随机存取存储器器件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941089B2 (en) * 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US10134916B2 (en) * 2012-08-27 2018-11-20 Micron Technology, Inc. Transistor devices, memory cells, and arrays of memory cells
KR101992352B1 (ko) * 2012-09-25 2019-06-24 삼성전자주식회사 반도체 장치
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9711719B2 (en) * 2013-03-15 2017-07-18 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
JP2014179571A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 抵抗変化型記憶装置
US9373410B1 (en) 2014-07-25 2016-06-21 Crossbar, Inc. MLC OTP operation in A-Si RRAM
US9502102B1 (en) * 2014-07-25 2016-11-22 Crossbar, Inc. MLC OTP operation with diode behavior in ZnO RRAM devices for 3D memory
WO2016018284A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Amorphous metal alloy electrodes in non-volatile device applications
JPWO2016084349A1 (ja) * 2014-11-25 2017-09-07 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置
US9634245B2 (en) * 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon
US9847481B2 (en) 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
CN106654004B (zh) * 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
US10115894B2 (en) 2016-06-20 2018-10-30 Massachusetts Institute Of Technology Apparatus and methods for electrical switching
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10490739B2 (en) * 2018-01-10 2019-11-26 Winbond Electronics Corp. One-time-programmable resistive random access memory and method for forming the same
US10546812B1 (en) 2018-07-13 2020-01-28 International Business Machines Corporation Liner-free and partial liner-free contact/via structures
WO2020072885A1 (en) * 2018-10-05 2020-04-09 Massachusetts Institute Of Technology Apparatus and methods for resistive switching
US11737286B2 (en) * 2018-11-21 2023-08-22 The Research Foundation For The State University Of New York Selector devices for a memory cell
CN113169167B (zh) * 2018-11-27 2024-09-24 南非大学 非易失性电阻式随机存取存储器及其制造方法
US10910438B2 (en) * 2019-05-01 2021-02-02 Micron Technology, Inc. Memory array with graded memory stack resistances
KR102651904B1 (ko) * 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US11552246B2 (en) 2020-01-21 2023-01-10 Massachusetts Institute Of Technology Memristors and related systems and methods
US11709553B2 (en) 2021-02-25 2023-07-25 International Business Machines Corporation Automated prediction of a location of an object using machine learning
KR102567759B1 (ko) * 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US12342738B2 (en) 2021-09-23 2025-06-24 International Business Machines Corporation Resistive memory for analog computing
US12402329B2 (en) * 2021-11-03 2025-08-26 International Business Machines Corporation Top via containing random-access memory cross-bar array
JP2023070990A (ja) * 2021-11-10 2023-05-22 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子、発光モジュール、及び発光モジュールの製造方法
CN115036420A (zh) * 2022-08-15 2022-09-09 中国电子科技集团公司第五十八研究所 一种新型cbram器件的制备方法及其结构
US12462869B2 (en) * 2024-03-28 2025-11-04 Macronix International Co., Ltd. Memory structure, manufacturing method thereof, operating method thereof, and memory array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189084A1 (en) * 2005-01-11 2006-08-24 Sony Corporation Memory element and memory device
CN101414658A (zh) * 2008-10-20 2009-04-22 中国科学院微电子研究所 固态电解液阻变存储器及其制备方法
US20100193758A1 (en) * 2009-01-30 2010-08-05 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
DE102004041894B3 (de) * 2004-08-30 2006-03-09 Infineon Technologies Ag Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
DE102005005325B4 (de) * 2005-02-04 2011-12-15 Adesto Technology Corp., Inc. Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102005005938B4 (de) * 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
US7359236B2 (en) 2005-03-11 2008-04-15 Adesto Technologies Read, write and erase circuit for programmable memory devices
US8138028B2 (en) * 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element
US20090166601A1 (en) * 2008-01-02 2009-07-02 Ovonyx, Inc. Non-volatile programmable variable resistance element
US20100059729A1 (en) * 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
US20100237983A1 (en) * 2009-03-20 2010-09-23 Xerox Corporation System and method for using concealed infrared identifiers to control motion-detecting social computing devices
US8351241B2 (en) * 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189084A1 (en) * 2005-01-11 2006-08-24 Sony Corporation Memory element and memory device
CN101414658A (zh) * 2008-10-20 2009-04-22 中国科学院微电子研究所 固态电解液阻变存储器及其制备方法
US20100193758A1 (en) * 2009-01-30 2010-08-05 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. GOUX ET AL: "Self-limited filament formation and low-power resistive switching in CuxTe1-x/Al2O3/Si CBRAM cell", 《IEEE》, 25 May 2011 (2011-05-25), pages 1 - 4, XP 031947205, DOI: doi:10.1109/IMW.2011.5873219 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
CN108695328A (zh) * 2017-04-05 2018-10-23 联华电子股份有限公司 静态随机存取存储器元件及形成方法
CN108695328B (zh) * 2017-04-05 2021-08-17 联华电子股份有限公司 静态随机存取存储器元件及形成方法
CN114079004A (zh) * 2020-08-16 2022-02-22 格芯新加坡私人有限公司 电阻随机存取存储器器件
CN114079004B (zh) * 2020-08-16 2026-01-27 格芯新加坡私人有限公司 电阻随机存取存储器器件

Also Published As

Publication number Publication date
EP2756524A1 (en) 2014-07-23
EP2756524A4 (en) 2015-06-03
KR20140057598A (ko) 2014-05-13
US8847192B2 (en) 2014-09-30
US20130062587A1 (en) 2013-03-14
WO2013039603A1 (en) 2013-03-21
KR101541056B1 (ko) 2015-07-31

Similar Documents

Publication Publication Date Title
US8847192B2 (en) Resistive switching devices having alloyed electrodes and methods of formation thereof
CN104969374B (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
US9048415B2 (en) Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US8981332B2 (en) Nonvolatile resistive memory element with an oxygen-gettering layer
US8941089B2 (en) Resistive switching devices and methods of formation thereof
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
TWI426605B (zh) 具有自對準頂部電極以及可編程阻抗記憶的側壁薄膜電極
US11963465B2 (en) Non-volatile memory structure with positioned doping
TW201029239A (en) Polysilicon pillar bipolar transistor with self-aligned memory element
CN113113533A (zh) 集成芯片、存储器件及其形成方法
US11778931B2 (en) Diffusion barrier layer in programmable metallization cell
US20140264225A1 (en) Resistance-variable memory device
US11462585B2 (en) RRAM process integration scheme and cell structure with reduced masking operations
TW201828516A (zh) 導電橋接式隨機存取記憶體及其製造方法
US9831426B2 (en) CBRAM device and manufacturing method thereof
JP2025508340A (ja) ２倍のアクティブ体積を有する相変化メモリ・セル
US9099633B2 (en) Solid electrolyte memory elements with electrode interface for improved performance
US20250081471A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20190006585A1 (en) Diffused resistive memory cell with buried active zone

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140702