[go: up one dir, main page]

DE102008008076A1 - Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements - Google Patents

Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements Download PDF

Info

Publication number
DE102008008076A1
DE102008008076A1 DE102008008076A DE102008008076A DE102008008076A1 DE 102008008076 A1 DE102008008076 A1 DE 102008008076A1 DE 102008008076 A DE102008008076 A DE 102008008076A DE 102008008076 A DE102008008076 A DE 102008008076A DE 102008008076 A1 DE102008008076 A1 DE 102008008076A1
Authority
DE
Germany
Prior art keywords
acid solution
container
layer
charge trapping
aqueous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008008076A
Other languages
English (en)
Inventor
Woo-Gwan Yongin Shim
Mong-Sup Suwon Lee
Ji-Hoon Cha
Chang-ki Seongnam Hong
Kun-Tack Suwon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008008076A1 publication Critical patent/DE102008008076A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/69IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00Surgical instruments, devices or methods
    • A61B17/22Implements for squeezing-off ulcers or the like on inner organs of the body; Implements for scraping-out cavities of body organs, e.g. bones; for invasive removal or destruction of calculus using mechanical vibrations; for removing obstructions in blood vessels, not otherwise provided for
    • A61B17/225Implements for squeezing-off ulcers or the like on inner organs of the body; Implements for scraping-out cavities of body organs, e.g. bones; for invasive removal or destruction of calculus using mechanical vibrations; for removing obstructions in blood vessels, not otherwise provided for for extracorporeal shock wave lithotripsy [ESWL], e.g. by using ultrasonic waves
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/69IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/031Manufacture or treatment of data-storage electrodes
    • H10D64/037Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Health & Medical Sciences (AREA)
  • Surgery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Molecular Biology (AREA)
  • Vascular Medicine (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Medical Informatics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements mit einer Ladungseinfangschicht. Erfindungsgemäß werden eine Tunnelisolationsschicht (102), eine Ladungseinfangschicht, eine Blockierschicht und eine leitfähige Schicht auf einem Substrat (100) mit einem Kanalbereich gebildet, die leitfähige Schicht wird strukturiert, um eine Wortleitungsstruktur (124) zu bilden, die Blockierschicht und die Ladungseinfangschicht werden unter Verwendung einer wässrigen Säurelösung als einer Ätzlösung geätzt, um eine Blockierschichtstruktur (126) und eine Ladungseinfangschichtstruktur (128) über dem Kanalbereich zu bilden, und Störstellenbereiche (130) werden an Oberflächenbereichen des Substrats auf beiden Seiten des Kanalbereichs (100a) gebildet. Verwendung in der Halbleiterspeicherbauelementtechnologie.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements mit einer Ladungseinfangschicht.
  • Halbleiterspeicherbauelemente werden im Allgemeinen entweder als flüchtige oder nicht-flüchtige Halbleiterspeicherbauelemente klassifiziert. Flüchtige Halbleiterspeicherbauelemente, wie dynamische Speicherbauelemente mit wahlfreiem Zugriff (DRAM-Bauelemente) und statische Speicherbauelemente mit wahlfreiem Zugriff (SRAM-Bauelemente), weisen relativ hohe Eingabe-/Ausgabe(I/O)-Geschwindigkeiten auf. Die flüchtigen Halbleiterspeicherbauelemente verlieren jedoch darin gespeicherte Daten, wenn die Leistung abgeschaltet wird. Andererseits sind nicht-flüchtige Halbleiterspeicherbauelemente in der Lage, darin gespeicherte Daten zu halten, selbst wenn die Leistung abgeschaltet wird, wenngleich nicht-flüchtige Halbleiterspeicherbauelemente, wie elektrisch löschbare programmierbare Festwertspeicher(EEPROM)-Bauelemente und/oder Flash-Speicherbauelemente, relativ geringe I/O-Geschwindigkeiten aufweisen.
  • In EEPROM-Bauelementen werden Daten durch einen Fowler-Nordheim(F-N)-Tunnelmechanismus und/oder einen Kanalinjektionsmechanismus mit heißen Elektronen elektrisch gespeichert, d. h. programmiert oder gelöscht. Das Flash-Speicherbauelement wird entweder als ein Typ mit floatendem Gate oder ein Ladungseinfangtyp klassifiziert, wie Bauelemente vom Silicium-Oxid-Nitrid-Oxid-Halbleiter(SONOS)-Typ oder Bauelemente vom Metall-Oxid-Nitrid-Oxid-Halbleiter(MONOS)-Typ.
  • Das nicht-flüchtige Speicherbauelement vom Ladungseinfangtyp beinhaltet eine Tunnelisolationsschicht, die auf einem Kanalbereich eines Halbleitersubstrats ausgebildet ist, eine Ladungseinfangschicht zum Einfangen von Elektronen aus dem Kanalbereich, eine dielektrische Schicht, die auf der Ladungseinfangschicht ausgebildet ist, eine Gateelektrode, die auf der dielektrischen Schicht ausgebildet ist, Abstandshalter, die auf Seitenwänden der Gateelektrode ausgebildet sind, und Source-/Drainbereiche, die an Oberflächenbereichen des Halbleitersubstrats benachbart zu dem Kanalbereich ausgebildet sind.
  • Wenn eine thermische Beanspruchung auf das nicht-flüchtige Speicherbauelement vom Ladungseinfangtyp einwirkt, können in der Ladungseinfangschicht eingefangene Elektronen lateral diffundieren, wodurch Hochtemperatur-Belastungs(HTS)-Charakteristika des nicht-flüchtigen Speicherbauelements verschlechtert werden. Wenn zum Beispiel das nicht-flüchtige Speicherbauelement während etwa 2 Stunden auf einer Temperatur von etwa 200°C gehalten wird, kann die Schwellenspannung des nicht-flüchtigen Speicherbauelements beträchtlich reduziert werden. Wenn insbesondere Programmier- und Löschvorgänge des nicht-flüchtigen Speicherbauelements etwa 1.000 bis etwa 1.200 Mal wiederholt durchgeführt werden und das nicht-flüchtige Speicherbauelement dann während etwa 2 Stunden auf einer Temperatur von etwa 200°C gehalten wird, kann die Schwellenspannung des nicht-flüchtigen Speicherbauelements zunehmend reduziert werden.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung eines nicht-flüchtigen Speicherbauelements mit einer Ladungseinfangschicht zugrunde, wobei das Verfahren in der Lage ist, die oben erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden, und das insbesondere die Erzielung guter HTS-Charakteristika und Datenzuverlässigkeit für das hergestellte Speicherbauelement erlaubt.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1 bis 4 und 8 Querschnitte und eine Elektronenmikroskopaufnahme sind, die Verfahren zur Herstellung nicht-flüchtiger Speicherbauelemente veranschaulichen,
  • 5 eine graphische Darstellung ist, die eine Ätzrate von Aluminiumoxid in einem Ätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung veranschaulicht,
  • 6 eine graphische Darstellung ist, die Ätzraten von Siliciumnitrid, Aluminiumoxid und Tantalnitrid in einem Ätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung veranschaulicht,
  • 7 eine graphische Darstellung ist, die eine Ätzrate von Siliciumnitrid in einem Ätzprozess unter Verwendung einer wässrigen Schwefelsäurelösung veranschaulicht,
  • 9 bis 12 und 14 Querschnitte und eine Elektronenmikroskopaufnahme sind, die weitere Verfahren zur Herstellung von nicht-flüchtigen Speicherbauelementen veranschaulichen, und
  • 13 eine Elektronenmikroskopaufnahme ist, die eine Blockierschichtstruktur und eine Ladungseinfangschichtstruktur veranschaulicht, die durch einen anisotropen Trockenätzprozess gebildet wurden.
  • Nunmehr werden im Folgenden Ausführungsformen der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen Ausführungsformen der Erfindung gezeigt sind. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente. Es versteht sich, dass wenn ein Element als "auf" einem anderen Element bezeichnet wird, dieses direkt auf dem anderen Element sein kann oder zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als "direkt auf" einem anderen Element bezeichnet wird.
  • Es wird Bezug genommen auf schematische Querschnittdarstellungen von idealisierten Ausführungsformen der Erfindung. Derart sind Variationen von den Formen der Darstellungen zum Beispiel als Ergebnis von Fertigungstechniken und/oder -toleranzen zu erwarten. Zum Beispiel kann ein Bereich, der als flach dargestellt oder beschrieben ist, typischerweise raue und/oder nichtlineare Merkmale aufweisen. Außerdem können scharfe Winkel, die dargestellt sind, abgerundet sein.
  • Wie hierin unter Bezugnahme auf die 1 bis 14 erörtert, kann gemäß entsprechenden Ausführungsformen der Erfindung eine Ladungseinfangschicht zur Bildung einer Ladungseinfangschichtstruktur teilweise geätzt werden, bis eine Tunnelisolationsschicht wenigstens freigelegt ist.
  • Somit kann die laterale Ladungsdiffusion in einem nicht-flüchtigen Speicher reduziert oder möglicherweise verhindert werden. Als ein Ergebnis können die Hochtemperaturbelastungs(HTS)-Charakteristika und Datenzuverlässigkeit des nicht-flüchtigen Speicherbauelements verbessert werden.
  • Die 1 bis 4 und 8 veranschaulichen Verfahren zur Herstellung von nicht-flüchtigen Speicherbauelementen gemäß entsprechenden Ausführungsformen der Erfindung. Wie in 1 dargestellt, wird eine Isolationsschicht (nicht gezeigt) gebildet, um einen aktiven Bereich in einem Oberflächenteil eines Halbleitersubstrats 100 zu definieren, wie eines Siliciumwafers. Die Isolationsschicht kann zum Beispiel durch einen lokalen Oxidationsprozess von Silicium (LOCOS-Prozess) oder einen Prozess mit flacher Grabenisolation (STI-Prozess) in dem Oberflächenteil des Halbleitersubstrats 100 gebildet werden.
  • Auf dem Halbleitersubstrat 100 werden sequentiell eine Tunnelisolationsschicht 102, eine Ladungseinfangschicht 104, eine Blockierschicht 106 und eine leitfähige Schicht 108 gebildet. Die Tunnelisolationsschicht 102 kann Siliciumoxid (SiO2) beinhalten und kann durch einen thermischen Oxidationsprozess mit einer Dicke von etwa 2 nm bis etwa 8 nm gebildet werden. Zum Beispiel kann die Tunnelisolationsschicht 102 mit einer Dicke von etwa 3,5 nm auf dem Halbleitersubstrat 100 gebildet werden.
  • Die Ladungseinfangschicht 104 wird gebildet, um Elektronen von einem Kanalbereich des Halbleitersubstrats 100 einzufangen. Die Ladungseinfangschicht 104 kann mit einer Dicke von etwa 2 nm bis etwa 10 nm auf der Tunnelisolationsschicht 102 gebildet werden und kann Siliciumnitrid (SiN) beinhalten. Zum Beispiel kann die Ladungseinfangschicht 104 durch einen chemischen Gasphasenabscheidungsprozess bei niedrigem Druck (LPCVD-Prozess) mit einer Dicke von etwa 7 nm auf der Tunnelisolationsschicht 102 gebildet werden.
  • In entsprechenden Ausführungsformen der Erfindung kann die Ladungseinfangschicht 104 ein Material mit hohem k mit einer Dielektrizitätskonstanten k beinhalten, die höher als jene von Siliciumnitrid ist. Beispiele für das Material mit hohem k können Metalloxid, Metalloxynitrid, Metallsiliciumoxid, Metallsiliciumoxynitrid und dergleichen beinhalten. Diese Materialien können alleine oder in einer Kombination derselben verwendet werden. Speziell können Beispiele eines Metalls, das für das Material mit hohem k verwendet werden kann, Hafnium (Hf), Zirkonium (Zr), Aluminium (Al), Tantal (Ta), Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb), Lutetium (Lu) und dergleichen beinhalten. Diese Metalle können alleine oder in Kombination ohne Abweichen vom Umfang der vorliegenden Erfindung verwendet werden.
  • Die Blockierschicht 106 wird gebildet, um eine elektrische Isolation zwischen der Ladungseinfangschicht 104 und der leitfähigen Schicht 108 bereitzustellen. Die Blockierschicht 106 kann Aluminiumoxid (Al2O3) beinhalten und kann durch einen chemischen Gasphasenabscheidungs(CVD)-Prozess oder einen atomaren Schichtdepositions(ALD)-Prozess gebildet werden. Zum Beispiel kann die Blockierschicht 106 mit einer Dicke von etwa 10 nm bis etwa 40 nm auf der Ladungseinfangschicht 104 gebildet werden. Insbesondere kann die Blockierschicht 106 mit einer Dicke von etwa 20 nm auf der Ladungseinfangschicht 104 gebildet werden.
  • Die leitfähige Schicht 108 beinhaltet eine erste Metallnitridschicht 110, eine zweite Metallnitridschicht 112 und eine Metallschicht 114. Beispiele für ein Metall, das für die erste Metallnitridschicht 110 verwendet werden kann, beinhalten Tantalnitrid, Titannitrid, Hafniumnitrid und dergleichen. Diese Metallnitride können alleine oder in einer Kombination derselben verwendet werden. Zum Beispiel kann die erste Metallnitridschicht 110 Tantalnitrid beinhalten und kann mit einer Dicke von etwa 20 nm auf der Blockierschicht 106 gebildet werden.
  • Die zweite Metallnitridschicht 112 dient als eine Haftschicht und kann Wolframnitrid beinhalten. Zum Beispiel kann die zweite Metallnitridschicht 112 mit einer Dicke von etwa 5 nm auf der ersten Metallnitridschicht 110 gebildet werden. Die Metallschicht 114 kann Wolfram beinhalten und kann mit einer Dicke von etwa 30 nm auf der zweiten Metallnitridschicht 112 gebildet werden Alternativ kann die Metallschicht 114 Metallsilicid beinhalten. Beispiele für das Metallsilicid können Wolframsilicid, Tantalsilicid, Kobaltsilicid, Titansilicid und dergleichen beinhalten. Diese Metallsilicide können alleine oder in einer Kombination derselben verwendet werden.
  • Bezugnehmend auf 2 wird eine Hartmaskenschicht (nicht gezeigt) auf der leitfähigen Schicht 108 gebildet. Die Hartmaskenschicht kann Siliciumoxid beinhalten und kann mit einer Dicke von etwa 50 nm bis etwa 150 nm auf der leitfähigen Schicht 108 gebildet werden. Die Hartmaskenschicht wird strukturiert, um eine Hartmaske 116 auf der leitfähigen Schicht 108 zu bilden. Die Hartmaske 116 kann durch einen anisotropen Ätzprozess unter Verwendung einer Photoresiststruktur gebildet werden. Die Photoresiststruktur kann durch einen Photolithographieprozess auf der Hartmaskenschicht gebildet werden und kann durch einen Veraschungsprozess und/oder einen Ablöseprozess nach der Bildung der Hartmaske 116 entfernt werden.
  • Die leitfähige Schicht 108 wird strukturiert, um eine Wortleitungsstruktur 124 zu bilden, die eine erste Metallnitridschichtstruktur 118, eine zweite Metallnitridschichtstruktur 120 und eine Metallschichtstruktur 122 auf der Blockierschicht 106 beinhaltet. Die leitfähige Schicht 108 kann durch einen anisotropen Ätzprozess unter Verwendung der Hartmaske 116 als Ätzmaske strukturiert werden. Hierbei kann die erste Metallnitridschichtstruktur 118 im Wesentlichen als eine Gateelektrode dienen, und die Metallschichtstruktur 122 kann im Wesentlichen als eine Wortleitung dienen.
  • Wie in 2 dargestellt, kann eine Mehrzahl von Wortleitungsstrukturen in einer x-Achsenrichtung angeordnet sein, wenngleich nur eine Wortleitungsstruktur 124 gezeigt ist, und jede der Wortleitungsstrukturen kann sich in eine y-Achsenrichtung erstrecken.
  • Nunmehr bezugnehmend auf die 3 und 4 werden die Blockierschicht 106 und die Ladungseinfangschicht 104 geätzt, um eine Blockierschichtstruktur 126 und eine Ladungseinfangschichtstruktur 128 zu bilden. Die Blockierschicht 106 und die Ladungseinfangschicht 104 können durch einen Nassätzprozess unter Verwendung einer wässrigen Säurelösung als Ätzlösung strukturiert werden. Beispiele für die wässrige Säurelösung können eine wässrige Phosphorsäurelösung beinhalten, die etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhaltet. Speziell kann die wässrige Phosphorsäurelösung etwa 5,0 Gewichtsprozent bis etwa 10 Gewichtsprozent Wasser beinhalten. Zum Beispiel kann der Nassätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung durchgeführt werden, die etwa 8,0 Gewichtsprozent Wasser beinhaltet.
  • Der Nassätzprozess kann bei einer Temperatur von etwa 100°C bis etwa 200°C durchgeführt werden. Speziell kann der Nassätzprozess bei einer Temperatur von etwa 150°C bis etwa 170°C, zum Beispiel einer Temperatur von etwa 160°C, durchgeführt werden. In einigen Ausführungsformen kann der Nassätzprozess in einem luftdichten Behälter durchgeführt werden. Ein Druck in dem Behälter kann so gesteuert wer den, dass er unter gebotener Beachtung einer Explosion des Behälters etwa 2,0 atm nicht übersteigt.
  • Zum Beispiel kann die wässrige Phosphorsäurelösung in dem Behälter aufgenommen werden, und das Halbleitersubstrat 100 kann in dem Behälter platziert werden, um so das Halbleitersubstrat 100 in die wässrige Phosphorsäurelösung einzutauchen. Dann kann der Behälter derart geschlossen werden, dass er luftdicht ist. Hierbei kann dem Behälter ein inertes Gas zugeführt werden, so dass Luft in dem Behälter entfernt werden kann. Der Behälter kann erwärmt werden, um eine Temperatur der wässrigen Phosphorsäurelösung einzustellen. Der Druck in dem Behälter kann durch Erwärmen des Behälters erhöht werden, und somit kann ein Verdampfungspunkt der wässrigen Phosphorsäurelösung angehoben werden.
  • Der Nassätzprozess kann während einer vorgegebenen Zeit durchgeführt werden. Der Behälter kann abgekühlt werden, um das Halbleitersubstrat 100 nach Durchführung des Nassätzprozesses aus dem Behälter zu entnehmen. Die Temperatur der wässrigen Phosphorsäurelösung und der Druck in dem Behälter können erniedrigt werden. Das Halbleitersubstrat 100 kann aus dem Behälter entnommen werden, nachdem die Temperatur der wässrigen Phosphorsäurelösung ausreichend abgesenkt ist.
  • Nunmehr bezugnehmend auf die 5 und 6 werden eine graphische Darstellung, die eine Ätzrate von Aluminiumoxid in einem Ätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung zeigt, und eine graphische Darstellung erörtert, die Ätzraten von Siliciumnitrid, Aluminiumoxid und Tantalnitrid in einem Ätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung zeigt. Da eine Ätzrate von Aluminiumoxid niedriger als jene von Siliciumnitrid in einem Nassätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung ist, wie in den 5 und 6 gezeigt, kann die Ladungseinfangschichtstruktur 128 eine Breite aufweisen, die schmaler als jene der Blockierschichtstruktur 126 ist, wie in 4 gezeigt. Speziell kann die Ladungseinfangschichtstruktur 128 im Wesentlichen die gleiche Breite wie die erste Metallnitridschichtstruktur 118 aufweisen, die als Gateelektrode dient. Somit kann eine durch laterale Ladungsdiffusion verursachte Verschlechterung der HTS-Charakteristika reduziert oder möglicherweise verhindert werden. Dies liegt daran, dass Teile der Ladungseinfangschicht 104, zu denen Elektronen, die in der Ladungseinfangschichtstruktur 128 eingefangen sind, lateral wandern können, durch den Nassätzprozess ausreichend entfernt werden. Dabei kann die erste Metallnitridschichtstruktur 118, d. h. eine Tantalnitridschichtstruktur, teilweise entfernt werden, während die Blockierschichtstruktur 126 und die Ladungseinfangschichtstruktur 128 gebildet werden.
  • Wenn eine Blockierschichtstruktur und eine Ladungseinfangschichtstruktur durch einen anisotropen Trockenätzprozess gebildet werden, können typischerweise durch eine Reaktion zwischen Chlor in einem Ätzgas und Wolfram und/oder Tantalnitrid Nebenprodukte erzeugt werden, während der anisotrope Trockenätzprozess durchgeführt wird, und ein Oberflächenprofil von Wortleitungsstrukturen kann durch die Nebenprodukte verschlechtert werden. Des Weiteren werden möglicherweise Teile einer Ladungseinfangschicht zwischen den Wortleitungsstrukturen nicht ausreichend entfernt und verbleiben möglicherweise auf einer Tunnelisolationsschicht. Die durch einen anisotropen Trockenätzprozess gebildete Ladungseinfangschichtstruktur kann eine Breite aufweisen, die breiter als jene der Blockierschichtstruktur ist. Somit kann laterale Ladungsdiffusion in der Ladungseinfangschichtstruktur nicht ausreichend reduziert werden. Teile der Ladungseinfangschicht 104 benachbart zu der Wortleitungsstruktur 124, d. h. Teile der Ladungseinfangschicht 104 zwischen den Wortleitungsstrukturen 124, können jedoch durch den Nassätzpro zess ausreichend entfernt werden, und somit kann die laterale Ladungsdiffusion ausreichend reduziert oder möglicherweise verhindert werden.
  • In entsprechenden Ausführungsformen der Erfindung werden die Blockierschichtstruktur 126 und die Ladungseinfangschichtstruktur 128 unter Verwendung von wässrigen Säurelösungen gebildet, die sich voneinander unterscheiden. Zum Beispiel kann die Blockierschichtstruktur 126 unter Verwendung einer wässrigen Phosphorsäurelösung gebildet werden, und die Ladungseinfangschichtstruktur 128 kann unter Verwendung einer wässrigen Schwefelsäurelösung gebildet werden. Speziell kann ein erster Nassätzprozess, der die wässrige Phosphorsäurelösung verwendet, zur Bildung der Blockierschichtstruktur 126 durchgeführt werden, und ein zweiter Nassätzprozess, der die wässrige Schwefelsäurelösung verwendet, kann dann zur Bildung der Ladungseinfangschichtstruktur 128 durchgeführt werden.
  • 7 stellt eine Ätzrate von Siliciumnitrid in einem Ätzprozess dar, der eine wässrige Schwefelsäurelösung verwendet. Weitere detaillierte Beschreibungen für den ersten Nassätzprozess werden weggelassen, da diese jenen des unter Bezugnahme auf die 3 und 4 beschriebenen Nassätzprozesses ähnlich sind.
  • Der zweite Nassätzprozess kann bei einer Temperatur von etwa 100°C bis etwa 200°C durchgeführt werden. Zum Beispiel kann der zweite Nassätzprozess bei einer Temperatur von etwa 110°C bis etwa 160°C durchgeführt werden. Die wässrige Schwefelsäurelösung kann etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhalten. Speziell kann die wässrige Schwefelsäurelösung etwa 5,0 Gewichtsprozent bis etwa 10 Gewichtsprozent Wasser, zum Beispiel etwa 8,0 Gewichtsprozent Wasser, beinhalten.
  • Eine Ätzrate von Siliciumnitrid für eine wässrige Schwefelsäurelösung mit einer Temperatur von etwa 120°C ist relativ hoch im Vergleich zu jenen von Siliciumoxid, Polysilicium, Wolfram und dergleichen. Wie in 7 gezeigt, beträgt die Ätzrate von Siliciumnitrid für eine wässrige Schwefelsäurelösung etwa 4,3 nm/min bei einer Temperatur von etwa 120°C.
  • Der zweite Nassätzprozess kann im Wesentlichen mit dem gleichen Verfahren wie in dem ersten Nassätzprozess durchgeführt werden. Speziell kann die wässrige Schwefelsäurelösung in einen Behälter aufgenommen werden, und das Halbleitersubstrat 100 kann in dem Behälter platziert werden, so dass das Halbleitersubstrat 100 in die wässrige Schwefelsäurelösung eingetaucht wird. Der Behälter kann derart geschlossen werden, dass er luftdicht ist, und kann erwärmt werden, um eine Temperatur der wässrigen Schwefelsäurelösung einzustellen. Hierbei ist es gewünscht, dass ein Druck in dem Behälter so gesteuert wird, dass er unter gebotener Beachtung einer Explosion des Behälters etwa 2 atm nicht übersteigt. Der zweite Nassätzprozess kann während einer vorgegebenen Zeit durchgeführt werden. Der Behälter kann abgekühlt werden, um die Temperatur der wässrigen Schwefelsäurelösung und des Drucks in dem Behälter zu erniedrigen, und das Halbleitersubstrat 100 kann dann aus dem Behälter entnommen werden.
  • In entsprechenden Ausführungsformen der Erfindung wird die Ladungseinfangschichtstruktur 128 unter Verwendung einer wässrigen Oxalsäurelösung gebildet.
  • Nunmehr bezugnehmend auf 8 werden die Ladungseinfangschichtstruktur 128, die Blockierschichtstruktur 126 und die Wortleitungsstruktur 124 auf einem Kanalbereich 100a des Halbleitersubstrats 100 angeordnet. Nach dem Bilden der Ladungseinfangschichtstruktur 128 und der Blockierschichtstruktur 126 werden Störstellenbereiche 130 bei Oberflächenbereichen des Halbleitersubstrats 100 auf beiden Seiten des Kanalbereichs 100a gebildet. Die Störstellenbereiche 130 können als Source-/Drainbereiche dienen und können durch einen Ionenimplantationsprozess und eine Wärmebehandlung gebildet werden.
  • Wenngleich in den Figuren nicht gezeigt, kann eine Isolationszwischenschicht gebildet werden, um Zwischenräume zwischen den Wortleitungsstrukturen 124 aufzufüllen, so dass Speicherzellen des nicht-flüchtigen Speicherbauelements voneinander elektrisch isoliert werden können.
  • In entsprechenden Ausführungsformen der Erfindung kann die Ladungseinfangschichtstruktur 128 unter Verwendung einer wässrigen Fluorwasserstoffsäurelösung (verdünnten Fluorwasserstoffsäurelösung) gebildet werden, wenn die Ladungseinfangschicht 104 das Material mit hohem k beinhaltet.
  • Die 9 bis 12 und 14 veranschaulichen Verfahren zur Herstellung von nicht-flüchtigen Speicherbauelementen gemäß weiteren Ausführungsformen der Erfindung. Zuerst bezugnehmend auf 9 werden eine Tunnelisolationsschicht 202, eine Ladungseinfangschicht 204, eine Blockierschicht 206 und eine Wortleitungsstruktur 210 auf einem Halbleitersubstrat 200, wie einem Siliciumwafer, gebildet. Die Wortleitungsstruktur 210 kann eine erste Metallnitridschichtstruktur 212, eine zweite Metallnitridschichtstruktur 214 und eine Metallschichtstruktur 216 beinhalten. Eine Hartmaske 218 kann auf der Wortleitungsstruktur 210 angeordnet werden. Weitere detaillierte Beschreibungen für ein Verfahren zum Bilden der Tunnelisolationsschicht 202, der Ladungseinfangschicht 204, der Blockierschicht 206 und der Wortleitungsstruktur 210 werden weggelassen, da diese Elemente jenen unter Bezugnahme auf die 1 und 2 bereits beschriebenen ähnlich sind.
  • Nach dem Bilden der Wortleitungsstruktur 210 wird eine Abstandshalterschicht 220 auf der Hartmaske 218, der Wortleitungsstruktur 210 und der Blockierschicht 206 gebildet. Die Abstandshalterschicht 220 kann Siliciumoxid und Siliciumnitrid beinhalten. Speziell kann eine Siliciumoxidschicht 222 auf der Hartmaske 218, der Wortleitungsstruktur 210 und der Blockierschicht 206 gebildet werden, und eine Siliciumnitridschicht 224 kann dann auf der Siliciumoxidschicht 222 gebildet werden. Die Siliciumoxidschicht 222 und die Siliciumnitridschicht 224 können jeweils durch einen CVD-Prozess gebildet werden. Gemäß einer weiteren beispielhaften Ausführungsform der Erfindung kann die Siliciumnitridschicht 224 in einer In-Situ-Weise nach der Bildung der Siliciumoxidschicht 222 gebildet werden. Speziell kann eine Mitteltemperaturoxid(MTO)-Schicht als Siliciumoxidschicht 222 verwendet werden.
  • Nunmehr bezugnehmend auf 10 wird die Abstandshalterschicht 220 anisotrop geätzt, um Abstandshalter 230 auf Seitenflächen der Wortleitungsstruktur 210 zu bilden. Jeder der Abstandshalter 230 kann einen Siliciumoxidabstandshalter 232 und einen Siliciumnitridabstandshalter 234 beinhalten.
  • Nunmehr bezugnehmend auf die 11 und 12 werden die Blockierschicht 206 und die Ladungseinfangschicht 204 geätzt, um eine Blockierschichtstruktur 236 und eine Ladungseinfangschichtstruktur 238 zu bilden. Die Blockierschichtstruktur 236 und die Ladungseinfangschichtstruktur 238 können durch einen Nassätzprozess unter Verwendung einer wässrigen Säurelösung gebildet werden. Als wässrige Säurelösung kann eine wässrige Phosphorsäurelösung verwendet werden und kann etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhalten. Speziell kann die wässrige Phosphorsäurelösung etwa 5,0 Gewichtsprozent bis etwa 10 Gewichtsprozent Wasser beinhalten. Zum Beispiel kann der Nassätzprozess unter Verwendung einer wässrigen Phosphorsäurelösung durchgeführt werden, die etwa 8,0 Gewichtsprozent Wasser beinhaltet.
  • Der Nassätzprozess kann bei einer Temperatur von etwa 100°C bis etwa 200°C durchgeführt werden. Speziell kann der Nassätzprozess bei einer Temperatur von etwa 150°C bis etwa 170°C, zum Beispiel etwa 160°C, durchgeführt werden.
  • Während der Durchführung des Nassätzprozesses unter Verwendung der wässrigen Phosphorsäurelösung kann dabei der Siliciumnitridabstandshalter 234 entfernt werden, und der Siliciumoxidabstandshalter 232 kann teilweise entfernt werden.
  • Der Nassätzprozess unter Verwendung der wässrigen Phosphorsäurelösung kann in einem luftdichten Behälter durchgeführt werden. Weitere detaillierte Beschreibungen für den Nassätzprozess werden weggelassen, da diese jenen unter Bezugnahme auf die 3 und 4 bereits beschriebenen ähnlich sind.
  • 13 zeigt eine Blockierschichtstruktur und eine Ladungseinfangschichtstruktur, die durch einen anisotropen Trockenätzprozess gebildet werden. Bezugnehmend auf 13 werden in einem herkömmlichen Verfahren möglicherweise Teile einer Ladungseinfangschicht zwischen Wortleitungsstrukturen nicht ausreichend entfernt und können auf einer Tunnelisolationsschicht verbleiben, wenn eine Blockierschichtstruktur und eine Ladungseinfangschichtstruktur durch einen anisotropen Trockenätzprozess gebildet werden. Die durch den anisotropen Trockenätzprozess gebildete Ladungseinfangstruktur kann eine Breite aufweisen, die breiter als jene der Blockierschichtstruktur ist. Somit kann laterale Ladungsdiffusion in der Ladungseinfangschichtstruktur ausreichend reduziert oder möglicherweise verhindert werden.
  • Teile der Ladungseinfangschicht 204 zwischen den Wortleitungsstrukturen 210 werden jedoch durch den Nassätzprozess ausreichend entfernt, und die Ladungseinfangschichtstruktur 238 kann des Weiteren eine Breite aufweisen, die schmaler als jene der Blockierschichtstruktur 236 ist, wie in 12 gezeigt. Speziell kann die Ladungseinfangschichtstruktur 238 im Wesentlichen die gleiche Breite wie die Wortleitungsstruktur 210 aufweisen. Somit kann laterale Ladungsdiffusion in der Ladungseinfangschichtstruktur 238 ausreichend reduziert oder möglicherweise verhindert werden.
  • In entsprechenden Ausführungsformen der Erfindung werden die Blockierschichtstruktur 236 und die Ladungseinfangschichtstruktur 238 unter Verwendung von wässrigen Säurelösungen gebildet, die sich voneinander unterscheiden. Zum Beispiel kann die Blockierschichtstruktur 236 unter Verwendung einer wässrigen Phosphorsäurelösung gebildet werden, und die Ladungseinfangschichtstruktur 238 kann unter Verwendung einer wässrigen Schwefelsäurelösung gebildet werden.
  • Speziell kann ein erster Nassätzprozess unter Verwendung der wässrigen Phosphorsäurelösung zur Bildung der Blockierschichtstruktur 236 durchgeführt werden, und ein zweiter Nassätzprozess unter Verwendung der wässrigen Schwefelsäurelösung kann dann zur Bildung der Ladungseinfangschichtstruktur 238 durchgeführt werden. Weitere detaillierte Beschreibungen für den ersten Nassätzprozess werden weggelassen, da diese jenen des Nassätzprozesses unter Bezugnahme auf die 3 und 4 bereits beschriebenen ähnlich sind.
  • Der zweite Nassätzprozess kann bei einer Temperatur von etwa 100°C bis etwa 200°C durchgeführt werden. Zum Beispiel kann der zweite Nassätzprozess bei einer Temperatur von etwa 110°C bis etwa 160°C durchgeführt werden. Die wässrige Schwefelsäurelösung kann etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhalten. Spe ziell kann die wässrige Schwefelsäurelösung etwa 5,0 Gewichtsprozent bis etwa 10 Gewichtsprozent Wasser, zum Beispiel etwa 8,0 Gewichtsprozent Wasser, beinhalten. Weitere detaillierte Beschreibungen für den zweiten Nassätzprozess werden weggelassen, da diese jenen unter Bezugnahme auf 7 bereits beschriebenen ähnlich sind.
  • In entsprechenden Ausführungsformen der Erfindung wird die Ladungseinfangschichtstruktur 238 unter Verwendung einer wässrigen Lösung von Oxalsäure gebildet.
  • Nunmehr bezugnehmend auf 14 werden die Ladungseinfangschichtstruktur 238, die Blockierschichtstruktur 236, die Wortleitungsstruktur 210 und die Siliciumoxidabstandshalter 232 auf einem Kanalbereich 200a des Halbleitersubstrats 200 angeordnet.
  • Nach der Bildung der Ladungseinfangschichtstruktur 238 und der Blockierschichtstruktur 236 werden Störstellenbereiche 240 an Oberflächenbereichen des Halbleitersubstrats 200 auf beiden Seiten des Kanalbereichs 200a gebildet. Die Störstellenbereiche 240 können als Source-/Drainbereiche dienen und können durch einen Ionenimplantationsprozess und eine Wärmebehandlung gebildet werden.
  • Wenngleich in den Figuren nicht gezeigt, kann eine Isolationszwischenschicht gebildet werden, um Zwischenräume zwischen den Wortleitungsstrukturen 210 aufzufüllen, so dass Speicherzellen des nicht-flüchtigen Speicherbauelements elektrisch voneinander isoliert werden können.
  • In entsprechenden Ausführungsformen der Erfindung kann die Ladungseinfangschichtstruktur 238 unter Verwendung einer wässrigen Fluorwasserstoffsäurelösung (verdünnten Fluorwasserstoffsäurelösung) gebildet werden, wenn die Ladungseinfangschicht 204 ein Material mit hohem k beinhaltet.
  • Wie vorstehend erörtert, können eine Blockierschichtstruktur und eine Ladungseinfangschichtstruktur gemäß der Erfindung unter Verwendung einer wässrigen Säurelösung gebildet werden. Somit kann eine Breite der Ladungseinfangschichtstruktur reduziert werden, und Teile einer Ladungseinfangschicht zwischen Wortleitungsstrukturen können ausreichend entfernt werden. Als ein Ergebnis kann laterale Ladungsdiffusion in der Ladungseinfangschichtstruktur ausreichend reduziert oder möglicherweise verhindert werden, und des Weiteren können HTS-Charakteristika und Datenzuverlässigkeit eines nicht-flüchtigen Speicherbauelements verbessert werden, das die Ladungseinfangschichtstruktur beinhaltet.

Claims (24)

  1. Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements, wobei das Verfahren umfasst: – Bilden einer Tunnelisolationsschicht (102), einer Ladungseinfangschicht (104), einer Blockierschicht (106) und einer leitfähigen Schicht (108) auf einem Substrat (100) mit einem Kanalbereich (100a), – Strukturieren der leitfähigen Schicht, um eine Wortleitungsstruktur (124) zu bilden, – Ätzen der Blockierschicht und der Ladungseinfangschicht unter Verwendung einer wässrigen Säurelösung als einer Ätzlösung, um eine Blockierschichtstruktur (126) und eine Ladungseinfangschichtstruktur (128) über dem Kanalbereich zu bilden, und – Bilden von Störstellenbereichen (130) an Oberflächenteilen des Substrats auf beiden Seiten des Kanalbereichs.
  2. Verfahren nach Anspruch 1, wobei die Blockierschicht Aluminiumoxid beinhaltet.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Ladungseinfangschicht Siliciumnitrid beinhaltet.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Blockierschicht und die Ladungseinfangschicht unter Verwendung einer wässrigen Phosphorsäurelösung geätzt werden.
  5. Verfahren nach Anspruch 4, wobei eine Temperatur der wässrigen Phosphorsäurelösung so gesteuert wird, dass sie in einem Bereich von etwa 100°C bis etwa 200°C liegt.
  6. Verfahren nach Anspruch 4 oder 5, wobei die wässrige Phosphorsäurelösung etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhaltet.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei das Ätzen der Blockierschicht und der Ladungseinfangschicht umfasst: – Platzieren des Substrats in einem Behälter, der die wässrige Phosphorsäurelösung aufnimmt, um das Substrat in die wässrige Phosphorsäurelösung einzutauchen, – Schließen des Behälters derart, dass der Behälter luftdicht ist, und – Erwärmen des luftdichten Behälters, um eine Temperatur der wässrigen Phosphorsäurelösung zu erhöhen.
  8. Verfahren nach Anspruch 7, wobei dem Bilden der Blockierschichtstruktur und der Ladungseinfangschichtstruktur ein Abkühlen des Behälters folgt, um die Temperatur der wässrigen Phosphorsäurelösung zu erniedrigen.
  9. Verfahren nach Anspruch 7 oder 8, wobei dem Behälter ein inertes Gas zugeführt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Ätzen der Blockierschicht und der Ladungseinfangschicht umfasst: – Ätzen der Blockierschicht unter Verwendung einer wässrigen Phosphorsäurelösung, um die Blockierschichtstruktur zu bilden, und – Ätzen der Ladungseinfangschichtstruktur unter Verwendung einer wässrigen Schwefelsäurelösung, um die Ladungseinfangschichtstruktur zu bilden.
  11. Verfahren nach Anspruch 10, wobei eine Temperatur der wässrigen Phosphorsäurelösung so gesteuert wird, dass sie in einem Bereich von etwa 100°C bis etwa 200°C liegt.
  12. Verfahren nach Anspruch 10 oder 11, wobei die wässrige Phosphorsäurelösung etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhaltet.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Ätzen der Blockierschicht umfasst: – Platzieren des Substrats in einem Behälter, der die wässrige Phosphorsäurelösung aufnimmt, um das Substrat in die wässrige Phosphorsäurelösung einzutauchen, – Schließen des Behälters derart, dass der Behälter luftdicht ist, und – Erwärmen des luftdichten Behälters, um eine Temperatur der wässrigen Phosphorsäurelösung anzuheben.
  14. Verfahren nach Anspruch 13, das des Weiteren ein Abkühlen des Behälters beinhaltet, um die Temperatur der wässrigen Phosphorsäurelösung nach der Bildung der Blockierschichtstruktur zu erniedrigen.
  15. Verfahren nach Anspruch 13 oder 14, wobei dem Behälter ein inertes Gas zugeführt wird.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei eine Temperatur der wässrigen Schwefelsäurelösung so gesteuert wird, dass sie in einem Bereich von etwa 100°C bis etwa 200°C liegt.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei die wässrige Schwefelsäurelösung etwa 5,0 Gewichtsprozent bis etwa 50 Gewichtsprozent Wasser beinhaltet.
  18. Verfahren nach einem der Ansprüche 10 bis 17, wobei das Ätzen der Ladungseinfangschicht umfasst: – Platzieren des Substrats in einem Behälter, der die wässrige Schwefelsäurelösung aufnimmt, um das Substrat in die wässrige Schwefelsäurelösung einzutauchen, – Schließen des Behälters derart, dass der Behälter luftdicht ist, und – Erwärmen des luftdichten Behälters, um eine Temperatur der wässrigen Schwefelsäurelösung anzuheben.
  19. Verfahren nach Anspruch 18, das des Weiteren ein Abkühlen des Behälters beinhaltet, um die Temperatur der wässrigen Schwefelsäurelösung nach dem Bilden der Ladungseinfangschichtstruktur zu erniedrigen.
  20. Verfahren nach Anspruch 18 oder 19, wobei dem Behälter ein inertes Gas zugeführt wird.
  21. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Ladungseinfangschichtstruktur unter Verwendung einer wässrigen Oxalsäurelösung gebildet wird.
  22. Verfahren nach einem der Ansprüche 1 bis 21, das des Weiteren das Bilden von Abstandshaltern auf Seitenflächen der Wortleitungsstruktur beinhaltet.
  23. Verfahren nach Anspruch 22, wobei jeder der Abstandshalter Siliciumoxid und Siliciumnitrid beinhaltet.
  24. Verfahren nach Anspruch 23, wobei das Bilden der Abstandshalter umfasst: – Bilden einer Siliciumoxidschicht auf der Wortleitungsstruktur und der Blockierschicht, – Bilden einer Siliciumnitridschicht auf der Siliciumoxidschicht und – anisotropes Ätzen der Siliciumnitridschicht und der Siliciumoxidschicht, um die Abstandshalter zu bilden.
DE102008008076A 2007-02-01 2008-01-29 Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements Withdrawn DE102008008076A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070010427A KR100807220B1 (ko) 2007-02-01 2007-02-01 불휘발성 메모리 장치의 제조 방법
KR10-2007-10427 2007-02-01

Publications (1)

Publication Number Publication Date
DE102008008076A1 true DE102008008076A1 (de) 2008-08-28

Family

ID=39383270

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008008076A Withdrawn DE102008008076A1 (de) 2007-02-01 2008-01-29 Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements

Country Status (5)

Country Link
US (1) US20080188049A1 (de)
JP (1) JP2008193081A (de)
KR (1) KR100807220B1 (de)
CN (1) CN101236931A (de)
DE (1) DE102008008076A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060618B1 (ko) 2008-07-29 2011-08-31 주식회사 하이닉스반도체 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법
KR101486745B1 (ko) 2008-11-05 2015-02-06 삼성전자주식회사 스페이서가 없는 비휘발성 메모리 장치 및 그 제조방법
JP5361335B2 (ja) * 2008-11-06 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101595790B1 (ko) 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513728B2 (ja) * 1987-10-09 1996-07-03 ポリプラスチックス株式会社 液晶性ポリエステル樹脂成形品の表面処理法
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
US7071105B2 (en) * 2003-02-03 2006-07-04 Cabot Microelectronics Corporation Method of polishing a silicon-containing dielectric
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR20060070049A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100855557B1 (ko) * 2006-10-12 2008-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2008193081A (ja) 2008-08-21
US20080188049A1 (en) 2008-08-07
KR100807220B1 (ko) 2008-02-28
CN101236931A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE102010037120B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht
DE102007062828A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
DE102015210492B4 (de) Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst, und Verfahren zu ihrer Herstellung
DE112014004790B4 (de) 3D-NAND-Speicherzelle, NAND-Speicherstruktur und Verfahren zur Herstellung einer 3D-NAND-Speicherstruktur
DE102004060690B4 (de) Transistor eines Halbleiterbauelements und Verfahren zur Herstellung desselben
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
KR100414562B1 (ko) 비휘발성 메모리 셀의 제조 방법
DE102006005547A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zum Herstellen desselben
DE102008004290A1 (de) Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben
KR100499151B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
DE102014204114A1 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt
DE102008009476A1 (de) Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102016100562A1 (de) Eine halbleitersubstratanordnung, eine halbleitervorrichtung und ein verfahren zum bearbeiten eines halbleitersubstrats
US20090206393A1 (en) Nonvolatile memory element and method of manufacturing the same
DE102008008076A1 (de) Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements
DE102008002652B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur und eines Halbleiterkörpers
DE102004038874B4 (de) 1-Bit-SONOS-Speicherzelle und Herstellungsverfahren
DE102022100455A1 (de) Halbleiterspeichervorrichtung mit dielektrischer verbundfilmstruktur und verfahren zu deren bildung
DE102004060446B4 (de) Verfahren zum Bilden einer Gate-Elektrode in einem nicht volatilen Speicherbauelement
DE102005030448A1 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements
DE102008029867A1 (de) Verfahren zur Herstellung eines Flash-Speicherbauelementes
DE102011082875A1 (de) Dielektrischer Stapel
DE102004045773B4 (de) Halbleiterbauelement mit dielektrischer Schichtfolge und Herstellungsverfahren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee