[go: up one dir, main page]

DE102007063829B3 - ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür - Google Patents

ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür Download PDF

Info

Publication number
DE102007063829B3
DE102007063829B3 DE102007063829.0A DE102007063829A DE102007063829B3 DE 102007063829 B3 DE102007063829 B3 DE 102007063829B3 DE 102007063829 A DE102007063829 A DE 102007063829A DE 102007063829 B3 DE102007063829 B3 DE 102007063829B3
Authority
DE
Germany
Prior art keywords
gate
diode
region
esd
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007063829.0A
Other languages
English (en)
Inventor
David Alvarez
Christian Russ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE102007063829B3 publication Critical patent/DE102007063829B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/814—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the FET, e.g. gate coupled transistors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

ESD-Schutzanordnung mit:einem planaren MOS-Transistor (100), der ein Gate-Gebiet mit einem Gate (104), ein Drain-Gebiet (102) und ein Source-Gebiet (108) umfasst;einem vor ESD zu schützenden Knoten, der elektrisch mit dem Drain-Gebiet (102) verbunden ist;einer internen parasitären Drain-Gate-Kapazität (112); undeiner Diode (141; 147), die direkt mit dem Gate (104) und dem Source-Gebiet (108) verbunden ist, wobei die Diode (141; 147) in Sperrrichtung betrieben wird, wenn der MOS-Transistor in dem aktiven Arbeitsbereich ist, wobeidie Diode (141; 147) eine Polysiliziumdiode umfasst, die in das Gate-Gebiet der MOS-Anordnung (100) eingebettet ist.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf eine ESD-Schutzanordnung und ein Verfahren zum Betreiben dieser Anordnung.
  • Weil elektronische Komponenten zusammen mit den internen Strukturen in integrierten Schaltungen kleiner und kleiner werden, wird es leichter elektronische Komponenten entweder vollständig zu zerstören oder anderweitig zu beschädigen. Insbesondere sind viele integrierte Schaltungen äußerst anfällig für eine Beschädigung durch das Entladen statischer Elektrizität. Elektrostatische Entladung (ESD, Electrostatic discharge) ist der Transfer einer elektrostatischen Ladung zwischen Körpern von verschiedenen elektrostatischen Potentialen (Spannungen), welcher durch direkten Kontakt verursacht oder durch ein elektrostatisches Feld induziert wird. Die Entladung statischer Elektrizität, oder ESD ist ein kritisches Problem für die Elektronikindustrie.
  • Geräteausfälle, die aus ESD-Ereignissen resultieren, sind nicht immer sofort katastrophal oder offensichtlich. Oft ist das Gerät nur leicht geschwächt, aber ist weniger imstande normalen Betriebsbeanspruchungen zu widerstehen und kann folglich zu einem Zuverlässigkeitsproblem führen. Deshalb müssen verschiedene ESD-Schutzschaltungen im Gerät beinhaltet sein, um die verschiedenen Komponenten zu schützen.
  • Wenn ein ESD-Impuls in einem Transistor auftritt, kann die extrem hohe Spannung des ESD-Impulses zu einem Durchbruch des Transistors führen und kann möglicher Weise permanenten Schaden verursachen. Somit müssen die Eingangs-/Ausgangspads einer integrierten Schaltung vor ESD-Impulsen geschützt werden, damit sie nicht beschädigt werden.
  • Integrierte Schaltungen und die Geometrie der Transistoren, welche die integrierten Schaltungen umfassen, werden weiterhin verkleinert und die Transistoren werden näher beieinander angeordnet. Die physikalische Größe eines Transistors begrenzt die Spannung, der der Transistor standhalten kann, ohne beschädigt zu werden. Folglich sind die Durchbruchsspannungen von Transistoren verringert und es werden durch die von einem ESD-Ereignis induzierten Spannungen und Ströme häufiger Ströme erreicht, die imstande sind Komponenten zu überhitzen. Zusätzlich haben neueste Technologiefortschritte Anordnungen produziert, welche bei niedrigeren Spannungsniveaus versagen können als den Trigger-Spannungen von bekannten ESD-Schutzschaltungen.
  • Aus der Druckschrift DE 10 2005 013 687 B3 ist eine ESD-Schutzanordnung für niedere Spannungen bekannt, wobei ein MOS-Transistor ein Gate, ein Drain und eine Source aufweist, und ein vor ESD zu schützender Knoten elektrisch mit dem Drain verbunden ist. In einem Eingangsnetzwerk ist hierbei eine Diode zwischen das Gate und die Source gekoppelt, wobei die Diode in Sperrrichtung geschaltet ist.
  • Die Druckschrift WO 02/009115 A1 offenbart eine CMOS SRAM-Zelle, wobei eine Diode innerhalb der Gateschaltung zwischen den komplementären N- und P-MOS-Transistoren angeordnet ist. Die Diode ist hierbei an einen der Latch-NFET's der Gateschaltung angeschlossen, wodurch der Ladestrom zum Gate des NFET's derart verringert wird, dass beim Einschalten das Gate des Latch-NFET's ohne Diode schneller geladen wird.
  • Aus der Druckschrift US 5 536 958 A ist eine Halbleiteranordnung zum Schutz vor hohen Spannungen bekannt, wobei ein MOSFET über seinen Gateanschluss mit einer Viezahl von Polysiliziumdioden verbunden ist. Bei den Polysiliziumdioden handelt es sich um rückwärts verschaltete Zener-Dioden, die in einer Polysiliziumschicht ausgebildet sind.
  • Aus der Druckschrift US 2002/0195657 A1 ist eine Leistungshalbleiteranordnung bekannt, welche einen Gatebus, eine Polysilizium-Diodenanordnung und einen vertikalen Graben- DMOS-Bereich aufweist, wobei die Polysilizium-Diodenanordnung als ESD-Schutzanordnung ausgestaltet ist.
  • Die Druckschrift US 5 977 591 A offenbart einen MOS-Transistor mit einer verbesserten Hochspannungsfestigkeit und insbesondere einem verbesserten Schutz gegenüber elektrostatischen Entladungen, wobei zwischen dem Kanalgebiet und den Source-/Draingebieten flache Anschlussgebiete keilförmig ausgebildet werden. Zur Realisierung der keilförmigen Anschlussgebiete werden in einem Polysilizium-Gate die zu den Source-/Draingebieten zeigenden Randbereiche des Gates mit einer zum Mittenbereich des Gates entgegengesetzten Dotierung versehen.
  • Schließlich zeigt die Druckschrift US 2003/0057497 A1 eine Halbleiteranordnung und ein Verfahren zu deren Herstellung, wobei eine Schutzdiodenanordnung aus einer Vielzahl von „back-to-back“ pn-Übergängen ausgebildet wird und zwischen das Gate und die Source geschaltet ist.
  • Der Erfindung liegt die Aufgabe zugrunde, eine ESD-Schutzanordnung sowie ein Verfahren zum Betreiben einer Halbleiteranordnung zu schaffen, wobei die ESD-Schutzeigenschaften verbessert und der Flächenbedarf verringert sind.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich der ESD-Schutzanordnung durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 7 gelöst.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:
    • 1 eine Schnittansicht von herkömmlichen ESD-Schutzstrukturen ist;
    • 2a-2b Schaltbilder von herkömmlichen ESD-Strukturen sind;
    • 3a-3b Schaltbilder einer erfindungsgemäßen ESD-Struktur sind;
    • 4a-4d eine Layoutansicht und Schnittansichten einer erfindungsgemäßen ESD-Struktur beinhalten;
    • 5a-5b eine Layoutansicht und eine Schnittansicht eines Vergleichsbeispiels einer ESD-Struktur beinhalten;
    • 6a-6b eine Layoutansicht und eine Schnittansicht eines Vergleichsbeispiels einer ESD-Struktur beinhalten; und
    • 7a-7b ein Schaltbild und eine Schnittansicht eines Vergleichsbeispiels einer ESD-Struktur beinhalten.
  • Übereinstimmende Ziffern und Symbole der verschiedenen Figuren beziehen sich im Allgemeinen, sofern nicht anders gekennzeichnet, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele klar darzustellen und sind nicht notwendigerweise maßstabsgerecht gezeichnet. Um bestimmte Ausführungsbeispiele deutlicher darzustellen, kann ein Buchstabe einer Figurenziffer folgen, der Variationen der gleichen Struktur, Materials oder Prozessschritts anzeigt.
  • Die Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben werden, nämlich einer NMOS ESD-Struktur. Die Erfindung kann jedoch ebenso auf andere Halbleiterstrukturen angewandt werden.
  • Bevor Details von bevorzugten Ausführungsbeispielen vorgestellt werden, wird es hilfreich sein, herkömmliche ESD-Schutzstrukturen zu betrachten. Ein Großteil der Erörterung mit Bezug auf die 1-3 bezieht sich auch auf Ausführungsbeispiele der Erfindung und folglich werden verschiedene Details nicht wiederholt werden.
  • 1 stellt eine bekannte ESD-Schutzanordnung 100 dar. Die Anordnung weist einen NMOS-Transistor mit Drain- und Source-Gebieten 102 und 108 auf. Ein Gate 104 liegt über einem Kanalgebiet 111 zwischen der Source 108 und dem Drain 102. Bulk-Kontaktgebiete 118 werden bereitgestellt, um elektrischen Anschluss zu dem p-Wannengebiet 140 zu ermöglichen. Kontakte 134 stellen elektrischen Anschluss zu den Dotiergebieten 102, 108 und 118 bereit. Jeder dieser Kontakte ist über einem Silizidgebiet 130 ausgebildet. In dem Fall des Drain-Gebiets 102 erstreckt sich das Silizidgebiet 130 nicht über das gesamte Dotiergebiet 102.
  • Typischerweise ist die Anordnung, wie in dem Schaltbild von 2a gezeigt, verbunden. Ein externes Pad 110 ist mit dem Drain 102 verbunden, während das Gate 104, die Source 108 und das Substrat 118 mit Masse 101 verbunden sind.
  • Die Struktur von 1 ist eine Standard-Silizid-blockierte NMOS-Anordnung. Typische Stromflusslinien an dem Snapback Triggerpunkt sind angegeben. Ein Durchbruch tritt an der Seitenwand des Übergangs (zwischen Drain 102 und p-Wanne 140) auf und erzeugt Löcherdrift zu den Bulk-Kontaktgebieten 118 während der parasitäre Bipolartransistor 120 (der durch n-Gebiet 102/p-Gebiet 111 und Teile der p-Wanne 140/n-Gebiet 108 ausgebildet wird) eingeschaltet wird. Die TriggerSpannung ist relativ hoch, typischerweise zwischen 6 und 10 V.
  • Diese Struktur hat etliche Nachteile. Die ESD-Triggerspannung ist zu hoch um Anordnungen, die in Prozessen mit feinen Geometrien fabriziert werden, angemessen zu schützen. Es gibt ebenso eine Tendenz, aufgrund von Variation in dem parasitären Substratwiderstand 122, welcher verschiedene Basisspannungen an der Basis des parasitären Transistors 120 erzeugt, auf Multifinger-Triggerprobleme zu stoßen.
  • Eine mögliche herkömmliche Lösung, die verwendet wird, um die Triggerspannung der ESD-Anordnung zu verringern, ist in dem Schaltbild von 2b gezeigt. In der Figur ist eine Standard-Silizid-blockierte NMOS-Anordnung gezeigt. Anstelle das Gate 104, wie in 1b gezeigt, mit Masse 101 zu verbinden, ist ein Widerstand 116 zwischen das Gate 104 und die Masse 101 geschaltet. Ein externer Kondensator 114 ist zwischen das Drain 102 und das Gate 104 der Anordnung 100 gekoppelt. Dieser Kondensator ist typischerweise ein Gateoxid-Kondensator, aber er könnte ebenso einen Metall-Metall Kondensator, ein Poly-Poly-Kondensator (poly-poly Cap), Sandwich-Kondensator (sandwich cap) oder jede andere Kondensator-Struktur davon umfassen. Der Kondensator 112 stellt die interne parasitäre Drain-zu-Gate Kapazität dar, die der Anordnung 100 innewohnt. Der Widerstand 116 ist zwischen das Gate 104 und Masse 101 geschaltet, und spannt das Gate 104 während des normalen, nicht ESD-Betriebs auf Massepotential vor.
  • Die herkömmliche Lösung von 2b ermöglicht eine niedrigere ESD-Triggerspannung durch Koppeln des Drain 102 an das Gate 104 mit einer Kapazität 114. Wenn das Drain 102 der Anordnung einen positiven Hochspannungs-Transienten erfährt, wird ein Teil des Transienten über die Kapazität 114 und parasitäre Gate-Drain Kapazität 112 zu dem Gate 104 gekoppelt, wodurch die MOS-Anordnung vorübergehend angeschaltet wird. Diese MOS-Anordnung ermöglicht ein leichteres Ansteuern der parasitären Bipolaranordnung 120 (s. 1). Der Betrieb der MOS-Anordnung vermindert dabei die ESD-Triggerspannung für dynamische Signale. Die DC-Eigenschaften für statische Drainspannungen sind jedoch identisch mit der in dem Schaltbild in 2a dargestellten Anordnung.
  • Die Fähigkeit der in 2b dargestellten Lösung die dynamische ESD-Triggerspannung zu verringern, hängt von der RC-Zeitkonstanten der Gate-Drain-Kapazität ab, welche ungefähr die Summe der externen Kapazität 114 und der parasitären Kapazität 112 multipliziert mit dem Gate-zu-Masse-Widerstand 116 ist, oder (C114+C112) *R116. Wenn die Spannung des Drains 112 der Anordnung 100 während eines ESD-Ereignisses dynamisch erhöht wird, wird ein Teil des Signals durch die Drain-Gate Kapazität 112/114 zu dem Gate 104 durchgespeist, wodurch die Spannung an dem Gate 104 erhöht wird. Nach dem ESD-Ereignis wird die an dem Gate 104 vorhandene Kapazität durch den Widerstand 116 geladen. Für hohe RC-Zeitkonstanten lädt die Gatespannung langsam auf Masse, somit bleibt die Anordnung 100 länger eingeschaltet, wodurch der Strom während eines ESD-Transienten effektiver abgeleitet wird. Für niedrige RC-Zeitkonstanten klingt die Gatespannung jedoch schneller auf Massepotential ab, wodurch die Anordnung 100 früher abgeschaltet wird, und die Anordnung 100 weniger effektiv im Ableiten von Strom während ESD-Transienten ist.
  • Obwohl die in 2b gezeigte Lösung zum wirksamen Verringern des transienten ESD-Schwellenwerts von Anordnung 100 hergestellt werden kann, leidet die Lösung noch unter einer Anzahl von Problemen. Für die meisten sub-micron Prozesse kann der Widerstand 116 typischerweise in der Größenordnung von einigen wenigen Zehn K-Ohm bei angemessener Größe hergestellt werden. Diese Widerstände werden typischerweise mit nicht-silizidiertem Polysilizium oder mit implantiertem Silizium fabriziert. Um die RC-Zeitkonstante hoch zu halten, muss der Kondensator 114 ausreichend groß genug gemacht werden, um durch den Widerstand 116 nicht zu schnell geladen zu werden. Eine zwischen dem Drain und Gate von Anordnung 100 vorhandene, große Kapazität leidet an zwei Nachteilen. Erstens kann der Kondensator 114 physisch groß sein. In einigen Fällen kann das physische Layoutgebiet, das durch den Kondensator eingenommen wird, von der Größe eines Bondpads sein. Zweitens lädt die Anwesenheit einer großen Kapazität an dem Drain das Bondpad 110 kapazitiv, wodurch die ESD-Struktur unbrauchbar für RF und Hochfrequenzanwendungen wird, welche Eingänge mit niedriger Kapazität erfordern.
  • Verschiedene Verfahren zum Ausbilden von ESD-Schutzanordnungen, welche diese Konzepte verwenden, werden mit Bezug auf die 3a-3b und 4a-4d beschrieben. Mit Bezug auf 3a ist ein Schaltbild gezeigt, welches ein Ausführungsbeispiel der vorliegenden Erfindung darstellt. Anordnung 100 ist ein Silizid-blockierter ESD-Schutz NMOS-Transistor. Ein externes Pad 110 ist an Drain 102 gekoppelt und das Gate 104 ist über eine Diode 141 an Masse 101 gekoppelt. Die Polarität der Diode ist so, dass die Diode 141 in Sperrrichtung betrieben würde, wenn der MOS Transistor in dem aktiven Arbeitsbereich angesteuert würde. Kapazität 112 stellt die der Anordnung innewohnende, parasitäre Drain-Gate Kapazität dar.
  • Das Ausführungsbeispiel von 3a erzeugt eine hohe RC-Zeitkonstante durch Verwenden einer in Sperrrichtung betriebenen Polysilizium-Diode 141 anstelle von Widerstand 116 (s. 2b) der herkömmlichen Lösung. Während ein Polysilizium-Widerstand oder ein Diffusionswiderstand in der Größenordnung von einigen Zehn K-Ohm sein kann, kann der Widerstand einer in Sperrrichtung betriebenen Polysilizium-Diode in der Größenordnung von einigen M-Ohm sein. Aufgrund des großen Widerstands der Polysiliziumdiode 141 ist die parasitäre Drain-Gate-Kapazität 112 ausreichend, um die geforderte Zeitkonstante zu erzeugen und ein externer Kondensator ist nicht erforderlich.
  • Das Dimensionieren der Kapazität 112 und des Widerstands der Diode 141 sollte in Übereinstimmung mit der RC-Zeitkonstanten eines typischen ESD-Entladungsereignisses, z.B. ungefähr 150 ns, durchgeführt werden. Beispielsweise sollte für eine typische Drain-Gate Überlappungskapazität von 0,3 fF/µm und eine typische Anordnungsgrößenbreite von 200µm der typische reverse Widerstand der Diode 150ns/60fF=2,5 MOhm sein. Es sollte ebenso ausreichend Sperrstrom (reverse bias current) in der Diode 141 sein, um die Kapazität 112 zu entladen und das Gate 104 nach einem ESD-Ereignis zurück auf das Massepotential zu bringen.
  • Während die beschriebene, in dem Schaltbild von 3a gezeigte ESD-Schutzanordnung einen NMOS-Transistor verwendet, kann eine ESD-Anordnung, wie in 3b gezeigt, alternativ ebenso mit einem PMOS-Transistor ausgebildet werden. Das Pad 110 ist an das Drain 102 eines PMOS-Transistors 103 gekoppelt, dessen Source 108 an eine Stromversorgung 146 gekoppelt ist und dessen Gate 104 über eine in Sperrrichtung betriebene Polysiliziumdiode 147 an die Stromversorgung gekoppelt ist. Die Gate-Drain Überlappungskapazität ist durch die Kapazität 112 dargestellt. Der Betrieb der PMOS ESD-Anordnung ist in der Funktionsweise ähnlich der NMOS ESD-Anordnung, welche hierin voranstehend erläutert ist, abgesehen davon, dass sich die Anordnung anschalten wird, wenn die Spannung am Pad 110 um eine negative Spannung, die die ESD Triggerspannung der Anordnung übersteigt, unter die Versorgungsspannung 146 getrieben wird.
  • 4a zeigt eine Layout-Draufsicht eines weiteren Ausführungsbeispiels der vorliegenden Erfindung. 4b stellt eine Schnittansicht durch das Gate 104 der Anordnung von 4a dar. Die Anordnung umfasst ein Source-Gebiet 108 und ein Drain-Gebiet 102. Die Drain- und Source-Gebiete 102/108 beinhalten typischerweise n-Typ Dotierung und sind in der Nähe der Source- und Drain-Kontakte 134 silizidiert. Der Drainbereich 102 ist mit Bezug auf den Sourcebereich 108 verlängert und ein Silizid-blockierendes Gebiet 128 ist bereitgestellt, um den Serienwiderstand des Drain 102 zu erhöhen, wodurch in das Drain ein Ballastwiderstand (ballast resistance) eingebracht wird.
  • In dem Ausführungsbeispiel von 4a umfasst das Gate-Gebiet ein silizidiertes p-Typ Polysiliziumgebiet 142 in der Nähe der Kontakte 134. Angrenzend an die silizidierten p-Typ Polysiliziumgebiete sind nicht-silizidierte p-Typ Gebiete 144. Über dem aktiven Bereich der Anordnung umfasst das Gate-gebiet jedoch n-Typ Polysilizium 146. Für die meisten NMOS- und PMOS-Anordnungen, insbesondere nicht-ESD-Anordnungen, erfährt das Polysilizium-Gate typischerweise Implantierungen, um die Austrittsarbeit und anschließend die Schwellenspannung der MOS-Anordnung einzustellen. NMOS-Gates erfahren typischerweise n-Typ Implantierungen während einer n+ Source/ Drain Implantierung, und PMOS-Gates erfahren typischerweise p-Typ Implantierungen während einer p+ Source/Drain Implantierung. Die Grenzfläche zwischen den nicht silizidierten n-Typ und p-Typ Polysilizium Gategebieten bilden Diodenübergänge 135 aus. Wenn eine ausreichend hohe Dotierkonzentration für die n-Typ und p-Typ Polysiliziumgebiete verwendet wird, ist der Umkehr-Leckstrom (reverse leakage current) der ausgebildeten Diode hoch genug, um die Drain-Gate Kapazität 112 effektiv zu entladen (schematisch in 3a gezeigt). Typische n-Dotier- und p-Dotierkonzentrationen sind 1*1018 bis 1*1021 cm-3.
  • Es wird nun auf die in 4b gezeigte Schnittansicht Bezug genommen. Die Schnittansicht ist entlang einer Mittellinie des Gates gezeichnet. Wie in dem Schnittansichtsdiagramm gezeigt, wird eine p-Wanne 140 bereitgestellt, und ein Gate-Dielektrikum 138 wird über einem Kanalgebiet 111 angeordnet. In Ausführungsbeispielen der vorliegenden Erfindung begrenzen flache Grabenisolations- (STI, Shallow trench isolation) Gebiete 136 das Kanalgebiet (und umgeben vielmehr den aktiven Bereich der Zelle). Die Figur zeigt ebenfalls die Platzierung des p-Typ Gebiets 144, des silizidierten p-Typ Gebiets 142 und des n-Typ Gebiets 146. Die durch das Anstoßen der n-Typ Gebiete 146 und p-Typ Gebiete 144 ausgebildeten Dioden sind durch Diodensymbole 135 dargestellt. Wenn die Gate-Kontakte 134 mit Masse verbunden werden, wird das Schaltbild von 3a implementiert. Das N-Typ Gebiet 146 funktioniert als die Kathode der Polysiliziumdiode 135 und das p-Typ Gebiet 144 funktioniert als die Anode der Polysiliziumdiode 135.
  • 4c zeigt eine Detailansicht des Endes des Gate-Gebiets für ein weiteres Ausführungsbeispiel der vorliegenden Erfindung. Wie in dem hierin voranstehend vorgestellten Ausführungsbeispiel wird eine Diode 135 durch das Anstoßen des n-Typ Gebiets 146 und des p-Typ Gebiets 144 ausgebildet. Jedoch berührt das silizidierte Gebiet 142 das p-Typ Gebiet 144 an der Kante, wodurch ein elektrischer Kontakt hergestellt wird. Das silizidierte Gebiet 142 kann über n-Typ, p-Typ oder undotiertem oder „intrinsischem“ Polysilizium-Gatematerial angeordnet werden.
  • Das Layout und der Querschnitt von Ausführungsbeispielen der vorliegenden Erfindung sind bisher bezogen auf eine NMOS ESD-Anordnung beschrieben worden. In einem in 4d gezeigten weiteren Ausführungsbeispiel der vorliegenden Erfindung kann die ESD-Anordnung als eine PMOS-Anordnung implementiert sein. Die Implementierung der PMOS-Anordnung weist ein n-WannenGebiet 140, ein n-Typ Gebiet 144, ein p-Typ Gebiet 146 und n-Typ silizidierte Gebiete 142 auf. Die durch das p-Typ Gebiet 146 und n-Typ Gebiet 144 ausgebildeten Übergänge bilden Polysiliziumdioden 135 mit einer Polarität aus, die entgegengesetzt zu der in 4b dargestellten ist.
  • Ein nicht beanspruchtes Beispiel der Erfindung ist in den 5a-5b gezeigt. Anstelle der Verwendung einer Polysiliziumdiode, die in das Gate-Gebiet eingebettet ist, wird eine Substrat-Diode 161 oder eine Wannen-Diode verwendet (s. 5b) .
  • 5a zeigt eine Layoutansicht des nicht beanspruchten Beispiels. Das Layout umfasst ein Source-Gebiet 108, und ein Drain-Gebiet 102, ein Gate 150 und Dotiergebiete 158, die entweder die Anode oder Kathode einer Substrat- oder einer Wannendiode ausbilden. Das Gate 150 kann aus Polysilizium, Metall oder Silizid gemacht sein. Ein Substrat- oder Wannenband (substrate or well tie) 152 ist bereitgestellt, um einen Strompfad zu einer Versorgung auszubilden. Beispielsweise koppelt Verbindung 156 das Gate-Gebiet 150 an das hochdotierte Gebiet 158.
  • In einer NMOS-Implementierung des nicht beanspruchten Beispiels der Erfindung umfassen Drain/Source-Gebiete 102/108 n-Typ Gebiete, Dotiergebiete 158 umfassen n-Typ Material, und das Substratband 152 umfasst ein p-Typ Gebiet, das das p-Substrat oder eine p-Wanne 140 kontaktiert. Eine Diode wird an der Grenzfläche zwischen dem silizidierten n-Typ Gebiet 158 und der darunterliegenden p-Wanne oder p-Substrat ausgebildet, wobei das silizidierte n-Typ Gebiet 158 die Kathode ausbildet und die p-Wanne oder das p-Substrat die Anode ausbildet. Das p-Typ Substrat-/p-Wannenband Gebiet 152 ist typischerweise über Kontakte 154 mit Masse 101 verbunden.
  • Alternativ umfassen in einer PMOS-Implementation des nicht beanspruchten Beispiels der Erfindung Source/Drain-Gebiete 102/108 p-Typ Gebiete, Dotiergebiete 158 umfassen p-Typ Material, und das Wannenband 152 umfasst ein n-Typ Gebiet, das eine n-Wanne kontaktiert. Eine Diode ist an der Grenzfläche zwischen dem p-Typ Gebiet 158 und der darunterliegenden n-Wanne ausgebildet, wobei das silizidierte p-Typ Dotiergebiet 158 die Anode ausbildet und die n-Wanne die Kathode ausbildet. Das n-Typ n-Wannenband Gebiet ist typischerweise über Kontakte 154 an eine Versorgungsspannung anstelle an Masse 101, wie in 5a gezeigt, gekoppelt.
  • Bezugnehmend auf 5b ist ein Querschnitt der in 5a gezeigten Layoutansicht gezeigt, der entlang der Länge der metallischen Linie 156 gezeichnet ist. In der Figur ist das Gate-Gebiet 150 als über STI-Gebiet 136 angeordnet gezeigt, weil der Querschnitt außerhalb des aktiven Bereichs genommen ist. Das Gate-Gebiet 150 umfasst vorzugsweise ein silizidiertes Gebiet 162 auf dem ein Kontakt 134 angeordnet ist, der an die metallische Verbindung 156 gekoppelt ist. Die metallische Verbindung 156 ist über Kontakt 137 an ein Dotiergebiet 158 gekoppelt. Dotiergebiet 158 umfasst vorzugsweise ein auf der Oberfläche angeordnetes, silizidiertes Gebiet. Die Grenzfläche zwischen Wanne/Substrat 140 und dem Dotiergebiet 158 umfasst eine Diode 161. Das Wannen-/Substratband Gebiet 152 ist über dem Wannen/Substrat-Gebiet angeordnet und umfasst typischerweise ein auf seiner Oberfläche angeordnetes, silizidiertes Gebiet. Das Wannen-/Substratband Gebiet 152 ist elektrisch über einen Kontakt 154 an einen metallischen Anschluss 160 gekoppelt.
  • 5b ist unter der Annahme gezeichnet, dass die nicht beanspruchte ESD-Anordnung einen NMOS-Transistor verwendet. Die Diode 161 ist gezeichnet, wobei die Kathode, die das Dotiergebiet 158 ist, n-Typ Material umfasst, und die Wanne/Substrat p-Typ Material umfasst. In einem weiteren nicht beanspruchten Beispiel, bei dem ein PMOS Transistor verwendet wird, umfasst das Dotiergebiet 158 ein p-Typ Material und das Substrat/Wannen-Gebiet 140 umfasst ein n-Typ Material. Die Polarität der Diode 161 wäre entgegengesetzt.
  • Ein weiteres nicht beanspruchtes Beispiel der Erfindung ist in 6a-6b gezeigt. In dem weiteren nicht beanspruchten Beispiel der Erfindung wird eine n+/p+ Diode verwendet um das Gate der Anordnung 100 an Masse 101 zu koppeln, wie in der Layoutansicht von 6a und in der Schnittansicht von 6b gezeigt. Die n+/p+ Diode 175 beinhaltet ein stark dotiertes Gebiet 158 von einer Polarität und ein stark dotiertes Gebiet 170 von der entgegengesetzten Polarität. Der hohe Umkehr-Leckstrom der n+/p+ Diode stellt sicher, dass das Gate des Transistors nach einem ESD-Ereignis entladen wird.
  • In dem Falle einer NMOS-Anordnung umfasst das stark dotierte Gebiet 158 n-Typ Material und das stark dotierte Gebiet 170 umfasst p-Typ Material. Das Gate 150 ist an die n+ Kathode der n+/p+ Diode 175 gekoppelt. Die p+ Anode der n+/p+ Diode 170 ist an Masse 101 gekoppelt.
  • Im Falle einer PMOS-Anordnung umfasst auf der anderen Seite das stark dotierte Gebiet 158 p-Typ Material und das stark dotierte Gebiet 170 umfasst n-Typ Material. Das Gate 104 ist an die Anode der n+/p+ Diode 175 gekoppelt. Die Polarität der in den 6a-6b dargestellten Dioden ist entgegengesetzt, wenn ein PMOS ESD-Transistor verwendet wird, und ein Versorgungsanschluss würde anstelle des in den 6a und 6b gezeigten Anschlusses an Masse 101 verwendet. Die n+ Kathode der n+/p+ Diode 170 ist an eine Versorgungs- oder Referenzspannung gekoppelt anstelle des in den 6a und 6b gezeigten Anschlusses zur Masse 101.
  • Ein Beispiel einer weiteren nicht beanspruchten Schaltung ist in den 7a-7b gezeigt. Wie in 7a gezeigt, ist diese Schaltung in Struktur und Betrieb ähnlich dem Ausführungsbeispiel von 3a, das hierin voranstehend beschrieben wurde, abgesehen davon, dass zusätzlich zur Polysiliziumdiode 141 eine zweite Polysiliziumdiode 180 in Serie gekoppelt ist. Die Schnittansicht in 7b zeigt einen Teilbereich des Gates, welcher ein n-Typ Polysilizium-Gebiet 146, ein p-Typ Polysilizium-Gebiet 144 und ein zweites n-Typ Polysiliziumgebiet 182 umfasst. In einigen Ausführungsbeispielen wird ein silizidiertes Gebiet 142 oben auf dem zweiten n-Typ Polysiliziumgebiet angeordnet und ein Kontakt 134 wird darauf angeordnet.
  • Das in den 7a-7b gezeigte und nicht beanspruchte Beispiel geht davon aus, dass ein NMOS-Transistor verwendet wird. In dem Falle eines PMOS-Transistors würde hingegen die Polarität der Dioden umgekehrt und Gebiet 146 und Gebiet 182 würden p-Typ Gebiete umfassen und Gebiet 144 würde ein n-Typ Gebiet umfassen.

Claims (9)

  1. ESD-Schutzanordnung mit: einem planaren MOS-Transistor (100), der ein Gate-Gebiet mit einem Gate (104), ein Drain-Gebiet (102) und ein Source-Gebiet (108) umfasst; einem vor ESD zu schützenden Knoten, der elektrisch mit dem Drain-Gebiet (102) verbunden ist; einer internen parasitären Drain-Gate-Kapazität (112); und einer Diode (141; 147), die direkt mit dem Gate (104) und dem Source-Gebiet (108) verbunden ist, wobei die Diode (141; 147) in Sperrrichtung betrieben wird, wenn der MOS-Transistor in dem aktiven Arbeitsbereich ist, wobei die Diode (141; 147) eine Polysiliziumdiode umfasst, die in das Gate-Gebiet der MOS-Anordnung (100) eingebettet ist.
  2. ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Diode (141; 147) eine p+/n+-Diode umfasst.
  3. ESD-Schutzanordnung nach einem der Patentansprüche 1 oder 2, dadurch gekennzeichnet, dass das Source-Gebiet (108) an Massepotential (101) geschaltet ist.
  4. ESD-Schutzanordnung nach einem der Patentansprüche 1 oder 2, dadurch gekennzeichnet, dass das Source-Gebiet (108) an eine Stromversorgung (146) geschaltet ist.
  5. ESD-Schutzanordnung nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass der zu schützende Knoten an ein externes Anschlusspad (110) geschaltet ist.
  6. ESD-Schutzanordnung nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass kein zusätzlicher externer Kondensator zwischen dem Gate (104) und dem Drain-Gebiet (102) des MOS-Transistors (100) platziert ist.
  7. Verfahren zum Betreiben einer Halbleiteranordnung mit den Schritten: Bereitstellen einer Schutzanordnung an einem zu schützenden Knoten, wobei der zu schützende Knoten an ein Drain-Gebiet (102) einer MOS-Anordnung (100) geschaltet ist, welche auf einem Halbleiterkörper angeordnet ist; und Schützen einer Schaltung vor einem ESD-Ereignis, das durch eine Hochspannung verursacht wird, wobei: wenn die Hochspannung dynamisch ein Niveau erreicht, das größer als ein Betriebsniveau ist, die Spannung von dem Drain-Gebiet (102) der MOS-Anordnung mittels einer internen parasitären Drain-Gate-Kapazität (112) an ein Gate (104) der MOS-Anordnung geschaltet wird, so dass die MOS-Anordnung (100) angeschaltet wird und Strom von dem zu schützenden Knoten leitet; und das Gate (104) der MOS-Anordnung nach dem ESD-Ereignis durch Leckstrom einer in Sperrrichtung betriebenen Diode (141; 147), die direkt mit dem Gate (104) und einem Source-Gebiet (108) der MOS-Anordnung verbunden ist, auf das gleiche Potential entladen wird, wie das Source-Gebiet (108) der MOS-Anordnung, wobei die Diode (141; 147) eine Polysiliziumdiode umfasst, die in einem Gate-Gebiet der MOS-Anordnung (100) eingebettet ist.
  8. Verfahren nach Patentanspruch 7, wobei das Schützen der Schaltung vor dem ESD-Ereignis weiterhin umfasst, dass die MOS-Anordnung (100) Strom durch eine parasitäre Bipolartransistorstruktur leitet, die innerhalb der MOS-Anordnung ausgebildet ist.
  9. Verfahren nach Patentanspruch 7 oder 8, wobei die Diode (141; 147) eine Diode umfasst, die durch ein erstes hoch dotiertes Gebiet von einem Halbleitertyp ausgebildet wird, das angrenzend an ein zweites hoch dotiertes Gebiet vom einem Halbleitertyp angeordnet ist, der dem ersten Halbleitertyp entgegengesetzt ist.
DE102007063829.0A 2006-08-24 2007-08-14 ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür Expired - Fee Related DE102007063829B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/509,366 US8476709B2 (en) 2006-08-24 2006-08-24 ESD protection device and method
US11/509,366 2006-08-24

Publications (1)

Publication Number Publication Date
DE102007063829B3 true DE102007063829B3 (de) 2019-06-27

Family

ID=39112572

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102007038322.5A Expired - Fee Related DE102007038322B4 (de) 2006-08-24 2007-08-14 MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür
DE102007063829.0A Expired - Fee Related DE102007063829B3 (de) 2006-08-24 2007-08-14 ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102007038322.5A Expired - Fee Related DE102007038322B4 (de) 2006-08-24 2007-08-14 MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür

Country Status (2)

Country Link
US (6) US8476709B2 (de)
DE (2) DE102007038322B4 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247840B2 (en) * 2004-07-07 2012-08-21 Semi Solutions, Llc Apparatus and method for improved leakage current of silicon on insulator transistors using a forward biased diode
US7683433B2 (en) * 2004-07-07 2010-03-23 Semi Solution, Llc Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors
US7375402B2 (en) * 2004-07-07 2008-05-20 Semi Solutions, Llc Method and apparatus for increasing stability of MOS memory cells
US7898297B2 (en) * 2005-01-04 2011-03-01 Semi Solution, Llc Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits
US8476709B2 (en) 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
US7863689B2 (en) * 2006-09-19 2011-01-04 Semi Solutions, Llc. Apparatus for using a well current source to effect a dynamic threshold voltage of a MOS transistor
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits
IT1403475B1 (it) * 2010-12-20 2013-10-17 St Microelectronics Srl Struttura di connessione per un circuito integrato con funzione capacitiva
US8519434B2 (en) * 2011-03-22 2013-08-27 Macronix International Co., Ltd. Self detection device for high voltage ESD protection
US8912584B2 (en) * 2012-10-23 2014-12-16 Apple Inc. PFET polysilicon layer with N-type end cap for electrical shunt
CN104979340B (zh) * 2014-04-01 2018-02-13 旺宏电子股份有限公司 半导体结构与静电放电防护电路
TWI582947B (zh) * 2014-04-01 2017-05-11 旺宏電子股份有限公司 半導體結構與靜電放電防護電路
US9613952B2 (en) * 2014-07-25 2017-04-04 Macronix International Co., Ltd. Semiconductor ESD protection device
US9559640B2 (en) 2015-02-26 2017-01-31 Qualcomm Incorporated Electrostatic discharge protection for CMOS amplifier
KR102248308B1 (ko) * 2015-04-06 2021-05-04 에스케이하이닉스 주식회사 안티-퓨즈 메모리셀 및 안티-퓨즈 메모리 셀어레이
CN106992171A (zh) * 2016-01-21 2017-07-28 无锡华润上华半导体有限公司 一种esd版图结构及静电保护电路
CN107017249A (zh) * 2017-03-30 2017-08-04 北京中电华大电子设计有限责任公司 一种改善esd保护器件均匀导通的方法
CN110930921B (zh) * 2019-11-25 2021-05-07 深圳市华星光电半导体显示技术有限公司 一种goa电路及包含所述goa电路的显示面板
US11424239B2 (en) 2019-12-21 2022-08-23 Intel Corporation Diodes for package substrate electrostatic discharge (ESD) protection
US11264373B2 (en) * 2019-12-21 2022-03-01 Intel Corporation Die backend diodes for electrostatic discharge (ESD) protection
CN111508952B (zh) * 2020-06-03 2025-08-08 江苏帝奥微电子股份有限公司 一种消除静电释放器件寄生电容的高速开关电路
DE102022100906B4 (de) 2021-08-30 2025-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Zelle mit elektrostatischem entladungsschutz und antenne, die mit einer silizium-durchkontaktierung integriert ist
CN115602681A (zh) * 2021-08-30 2023-01-13 台湾积体电路制造股份有限公司（Tw） 集成有硅穿孔的静电放电保护单元和天线
CN115425022B (zh) * 2022-09-08 2023-06-02 绍兴中芯集成电路制造股份有限公司 Mos器件及具有该mos器件的电路
CN115954355B (zh) * 2023-03-06 2023-06-09 合肥晶合集成电路股份有限公司 半导体器件
EP4531105A1 (de) * 2023-09-29 2025-04-02 NXP USA, Inc. Ein elektrostatischer entladungsschutz mit einem mos-basierten schalter
TWI884680B (zh) * 2024-01-12 2025-05-21 華邦電子股份有限公司 具有靜電放電保護二極體之矽穿孔結構及其電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536958A (en) 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
US5977591A (en) 1996-03-29 1999-11-02 Sgs-Thomson Microelectronics S.R.L. High-voltage-resistant MOS transistor, and corresponding manufacturing process
WO2002009115A1 (en) 2000-07-25 2002-01-31 Bae Systems Cmos sram cell with prescribed power-on data state
US20020195657A1 (en) 1999-04-22 2002-12-26 Advanced Analogic Technologies, Inc. Super-self-aligned trench-gated DMOS with reduced on-resistance
US20030057497A1 (en) 2000-01-12 2003-03-27 Syouji Higashida Semiconductor device
DE102005013687B3 (de) 2005-03-18 2005-12-01 Atmel Germany Gmbh ESD-Schutzschaltung für niedrige Spannungen

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044373A (en) * 1967-11-13 1977-08-23 Hitachi, Ltd. IGFET with gate protection diode and antiparasitic isolation means
US3806773A (en) * 1971-07-17 1974-04-23 Sony Corp Field effect transistor having back-to-back diodes connected to the gate electrode and having a protective layer between the source and the diodes to prevent thyristor action
US3766511A (en) * 1972-12-26 1973-10-16 Gen Electric Thermistors
US4043196A (en) * 1976-02-09 1977-08-23 Technology Incorporated Method and apparatus for effecting fluid flow measurement in a single sensor
US4152711A (en) * 1976-04-01 1979-05-01 Mitsubishi Denki Kabuchiki Kaisha Semiconductor controlled luminescent device
US4053864A (en) * 1976-12-20 1977-10-11 Sprague Electric Company Thermistor with leads and method of making
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
US4236831A (en) * 1979-07-27 1980-12-02 Honeywell Inc. Semiconductor apparatus
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
GB2163002B (en) * 1984-08-08 1989-01-05 Japan Res Dev Corp Tunnel injection static induction transistor and its integrated circuit
US4628215A (en) * 1984-09-17 1986-12-09 Texas Instruments Incorporated Drive circuit for substrate pump
JPS61120466A (ja) * 1984-11-16 1986-06-07 Fujitsu Ltd 半導体光検出素子
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US4745079A (en) * 1987-03-30 1988-05-17 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US4990976A (en) * 1987-11-24 1991-02-05 Nec Corporation Semiconductor device including a field effect transistor having a protective diode between source and drain thereof
US4890143A (en) * 1988-07-28 1989-12-26 General Electric Company Protective clamp for MOS gated devices
US6028573A (en) * 1988-08-29 2000-02-22 Hitachi, Ltd. Driving method and apparatus for display device
JPH0473970A (ja) 1990-07-16 1992-03-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH06151737A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
US5371396A (en) * 1993-07-02 1994-12-06 Thunderbird Technologies, Inc. Field effect transistor having polycrystalline silicon gate junction
US5910738A (en) * 1995-04-07 1999-06-08 Kabushiki Kaisha Toshiba Driving circuit for driving a semiconductor device at high speed and method of operating the same
US5661322A (en) * 1995-06-02 1997-08-26 Siliconix Incorporated Bidirectional blocking accumulation-mode trench power MOSFET
US5753952A (en) * 1995-09-22 1998-05-19 Texas Instruments Incorporated Nonvolatile memory cell with P-N junction formed in polysilicon floating gate
SE513283C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M MOS-transistorstruktur med utsträckt driftregion
DE19631751C1 (de) * 1996-08-06 1997-11-27 Siemens Ag Ansteuerschaltung für einen Leistungs-FET mit sourceseitiger Last
US6175383B1 (en) * 1996-11-07 2001-01-16 California Institute Of Technology Method and apparatus of high dynamic range image sensor with individual pixel reset
JP3278765B2 (ja) * 1997-11-17 2002-04-30 日本電気株式会社 負電圧生成回路
US6172383B1 (en) * 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
US6015993A (en) 1998-08-31 2000-01-18 International Business Machines Corporation Semiconductor diode with depleted polysilicon gate structure and method
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP2001319978A (ja) * 2000-05-01 2001-11-16 Toshiba Corp 半導体装置及びその製造方法
KR100347349B1 (ko) * 2000-05-23 2002-12-26 삼성전자 주식회사 마이크로파워 저항-캐패시터 발진기
US6768149B1 (en) * 2000-10-05 2004-07-27 Ess Technology, Inc. Tapered threshold reset FET for CMOS imagers
US6690065B2 (en) 2000-12-28 2004-02-10 Industrial Technology Research Institute Substrate-biased silicon diode for electrostatic discharge protection and fabrication method
US6617649B2 (en) 2000-12-28 2003-09-09 Industrial Technology Research Institute Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes
JP4854868B2 (ja) * 2001-06-14 2012-01-18 ローム株式会社 半導体装置
KR100414735B1 (ko) 2001-12-10 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 형성 방법
US6878993B2 (en) * 2002-12-20 2005-04-12 Hamza Yilmaz Self-aligned trench MOS junction field-effect transistor for high-frequency applications
JP4574960B2 (ja) * 2003-06-24 2010-11-04 ルネサスエレクトロニクス株式会社 車両用電源制御装置及び制御チップ
CN100502036C (zh) * 2003-12-22 2009-06-17 松下电器产业株式会社 纵型栅极半导体装置及其制造方法
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
US8476709B2 (en) 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536958A (en) 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
US5977591A (en) 1996-03-29 1999-11-02 Sgs-Thomson Microelectronics S.R.L. High-voltage-resistant MOS transistor, and corresponding manufacturing process
US20020195657A1 (en) 1999-04-22 2002-12-26 Advanced Analogic Technologies, Inc. Super-self-aligned trench-gated DMOS with reduced on-resistance
US20030057497A1 (en) 2000-01-12 2003-03-27 Syouji Higashida Semiconductor device
WO2002009115A1 (en) 2000-07-25 2002-01-31 Bae Systems Cmos sram cell with prescribed power-on data state
DE102005013687B3 (de) 2005-03-18 2005-12-01 Atmel Germany Gmbh ESD-Schutzschaltung für niedrige Spannungen

Also Published As

Publication number Publication date
US8482071B2 (en) 2013-07-09
US9129805B2 (en) 2015-09-08
US8476709B2 (en) 2013-07-02
DE102007038322A1 (de) 2008-04-24
DE102007038322B4 (de) 2021-09-09
US20130264646A1 (en) 2013-10-10
US9263428B2 (en) 2016-02-16
US20110180875A1 (en) 2011-07-28
US20150357322A1 (en) 2015-12-10
US20080048266A1 (en) 2008-02-28
US20160071833A1 (en) 2016-03-10
US9859270B2 (en) 2018-01-02
US20130264645A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
DE102007063829B3 (de) ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE60130028T2 (de) Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
DE19533958C2 (de) Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102009045793B4 (de) Klemmbauelement für elektrostatische Entladung
DE9209990U1 (de) Integrierte Schaltung mit MOS-Kondensator für verbesserten elektrostatischen Entladungsschutz
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
EP0905782B1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
KR20160110821A (ko) 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
EP1025590B1 (de) Esd-schutzvorrichtung für integrierte schaltungen
DE10228337A1 (de) Halbleitervorrichtung mit einer ESD-Schutzvorrichtung
DE69231494T2 (de) Vorrichtung für ESD-Schutz
DE102021123640A1 (de) Elektrostatische Entladungsvorrichtung mit ultraniedrigem Verlust und steuerbarer Triggerspannung
DE19740125C2 (de) Schaltung zum Entladungsschutz integrierter Schaltkreise mit einem steuerbaren Siliziumgleichrichter und einem MOS-Transistor als Schutzelemente
DE10148794B4 (de) Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor
EP0462108B1 (de) Schutzschaltung gegen überspannung für mos-bauelemente
DE19629511C2 (de) Schutzschaltung gegen elektrostatische Entladungen
DE19624477C2 (de) Kondensatorgetriggerte Schutzschaltung gegen elektrostatische Entladungen
EP0474637B1 (de) Schutzschaltung gegen überspannungen für mos-bauelemente
DE10209069B4 (de) Spannungsbegrenzungselement für hochintegrierte Schaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102007038322

Country of ref document: DE

R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee