DE102007046705B3

DE102007046705B3 - Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode

Info

Publication number: DE102007046705B3
Application number: DE102007046705A
Authority: DE
Inventors: Gerald Dr. rer. nat. Deboy
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-09-28
Filing date: 2007-09-28
Publication date: 2009-04-30
Anticipated expiration: 2027-09-29
Also published as: US20090140707A1; US9577629B2

Abstract

Ausführungsformen der Erfindung betreffen eine Schaltung (100) für eine aktive Diode, ein Verfahren zum Betrieb einer aktiven Diode, sowie - darauf basierend - ein integriertes aktives Diodensystem, einen Gleichrichter und ein System zur Spannungswandlung und/oder -regulierung, mit wenigstens einem Transistor (1), mit dem ein von einem ersten Anschluss (k) zu einem zweiten Anschluss (A) des Transistors (1) als positiv definierter Strom (i1) steuerbar ist, und wenigstens einer Mess-/Steuerschaltung (40) zur Bestimmung des Stroms (i1), mittels derer der wenigstens eine Transistor (1) für Ströme (i1) unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i1 <= ith <= 0) ein- und andernfalls abschaltbar ist.

Description

Die Erfindung betrifft eine Schaltung für eine aktive Diode, ein Verfahren zum Betrieb einer aktiven Diode sowie – darauf basierend – ein integriertes aktives Diodensystem, einen Gleichrichter und ein System zur Spannungswandlung und/oder -regulierung.
Bei der Versorgung elektrischer und insbesondere elektronischer Geräte und Bauteile mit elektrischer Energie finden Dioden seit langem Anwendung.
In den genannten Anwendungen kommt den Dioden die Aufgabe zu, den Energiefluss zu den genannten Verbrauchern zu steuern. Diese Aufgabe erfüllen die Dioden einerseits, indem sie einen Stromfluss in ihrer Flussrichtung, also von ihrer Anode zu ihrer Kathode, möglichst ungehindert zulassen und zwar mit einem möglichst kleinen Leistungsverlust, d. h. Spannungsabfall über der Diode. Andererseits umfasst die genannte Aufgabe der Dioden auch, den Stromfluss in ihrer Sperrrichtung, also von ihrer Kathode zu ihrer Anode zu minimieren.
Ein Anwendungsfeld von Dioden ist damit auch die Gleichrichtung von Strömen – z. B. durch Synchrongleichrichtungsbauelemente – wie sie beispielsweise auf der Sekundär- oder Ausgangs-Seite von isolierten bzw. nicht-isolierten Übertragern oder Spannungswandlern erforderlich ist. Beispiele für derartige Spannungswandler sind Flyback-Wandler, Single-ended-forward-Wandler, Two-transistor-forward-Wandler, Half-bridge-Wandler, Phase-shift zero-voltage-switched (ZVS) full-bridge-Wandler etc.
Ferner kommen Dioden bei der AC/DC- und der DC/DC-Wandlung zum Einsatz, wie zum Beispiel bei der typischen Wandlung von 400 V Gleichspannung isoliert auf 12 V bis 48 V Gleichspannung. Kombinationen und Modifikationen der oben genannten Wandler-Topologien werden im Bereich von Spannungsregler-Modulen sowie im bereits erwähnten Bereich der DC/DC-Wandlung, beispielsweise bei den typischen Spannungswandlungen von 48 V isoliert auf ausgangseitig 12 V, 5 V oder 3 V eingesetzt. Es existieren jedoch auch nichtisolierte Topologien mit nachfolgender Gleichrichtung wie z. B. die Topologie des Phase-shift ZVS full-bridge-Wandlers.
Es sei angemerkt, dass die oben genannten Anwendungen lediglich beispielhaft und keinesfalls einschränkend für die im Folgenden beschriebenen Ausführungsformen zu verstehen sind. Der Fachmann wird anhand der Beschreibung einsehen, dass die Gegenstände der Erfindung im Zusammenhang mit beliebigen Anwendungen zum Einsatz kommen können, in denen insbesondere störunempfindliche und/oder schnelle aktive Diode erforderlich oder von Vorteil sind.
Um den oben genannten Anforderung, insbesondere an die geringen Durchlassverluste, gerecht zu werden, sind oftmals Dioden mit Metall-Halbleiter-Übergang, d. h. Schottky-Dioden eingesetzt worden, welche sich durch geringere Flussspannungen auszeichnen.
Allerdings kommen bei vielen Spannungswandler- oder -konverter-Anwendungen niedrige Ausgangsspannungen zum Einsatz. Damit sind, je niedriger die Ausgangsspannung ist, umso höhere entsprechend zugehörige Ausgangsströme für eine feste zu übertragene Leistung zu verarbeiten.
Höhere Ausgangsströme wiederum haben zur Folge, dass die Leitendverluste von Gleichrichterdioden mit einem Spannungsabfall von typisch 500 mV bis 700 mV für Niedervolt-Schottky-Dioden stärker ins Gewicht fallen und den Wirkungsgrad der Leistungsübertragung übermäßig beeinträchtigen.
Entsprechend erweisen sich die genannten Flussspannungen von Schottky-Dioden im Bereich mehrerer hundert Millivolt für viele Anwendungen als immer noch zu hoch. Ebenso sind die Leck-Sperrströme der Schottky-Dioden oft inakzeptabel hoch und zwar insbesondere für hohe Sperrspannungen.
Zur weiteren Reduzierung der Dioden-Flussspannung werden daher bereits seit längerem anstelle passiver Dioden mit zwei Anschlüssen aktive Schaltbauteile wie zum Beispiel Transistoren mit drei Anschlüssen als aktive Dioden eingesetzt.
Beispielsweise kann ein n-Kanal MOSFET Transistor als eine solche aktive Diode mit dem Source-Anschluss als Anode und dem Drain-Anschluss als Kathode verwendet werden. Durch das Einschalten des Kanals des MOSFET Transistors über den Gate-Anschluss kann die Flussspannung des MOSFET Transistors als aktiver Diode auch bei Betrieb im dritten Quadranten, d. h. bei negativer Drain-Source-Spannung (u_DS < 0) und negativem Drain-Source-Strom (i_DS < 0), bei dem die Kanal- und die Body-Diode parallel zueinander liegen, auf beliebig niedrige Werte gebracht werden. Limitierend bezüglich der Leitendverluste des MOSFET Transistors als aktiver Diode dabei sind lediglich seine Kapazitäten, Größe und Kosten.
Der Einsatz aktiver Dioden erfordert allerdings eine geeignete Ansteuerung ihres Steueranschlusses.
Bezogen auf das Beispiel mit MOSFET Transistor als aktiver Diode sind Schaltungen bekannt, die bei Vorliegen z. B. negativer Spannungen zwischen Drain (Kathode) und Source (Anode), d. h. positiver Diodenspannungen zwischen Anode und Kathode ein Einschalten des Gates-Anschluss des MOSFET Transistors herbeiführen. Derartige Schaltungen sind insbesondere für den Einsatz in aktiven Gleichrichtern gedacht.
Gemeinsames Kennzeichen bekannter aktiver Dioden ist jedoch, dass sie entweder durch externe Spannungssignale gesteuert werden müssen und/oder einen erheblichen Schaltungsaufwand erfordern, um den Steueranschluss der aktiven Diode geeignet anzusteuern.
Schaltungen, welche das Spannungssignal über der aktiven Diode messen und auswerten, bedürfen einer sicheren Erkennung des Nulldurchgangs bei zu erkennenden Nutz-Spannungspegeln von etwa –1 V, jedoch Störspannungspegeln von mehreren 10 V bis etwa 100 V. Eine auf der Auswertung der Spannung über der aktiven Diode basierende Regelung für den Steueranschluss der aktiven Diode ist daher störempfindlich und entsprechend muss das auszuwertende Spannungssignal durch aufwendige Filterung gesäubert werden.
Diese Filterung bzw. der erhöhte Schaltungsaufwand machen die Reaktion der aktiven Diode auf Änderungen von äußeren Signalen, insbesondere auf das Ein- und Ausschalten der Body-Diode ausgesprochen langsam.
Die Druckschrift US 6,891,425 B1 offenbart eine Schaltung zur Verhinderung von Rückwärtsströmen auf der Basis eines MOSFETs. Dabei erfasst eine Steuerschaltung mittels eines ohmschen Widerstands den Strom durch den MOSFET und schaltet diesen aus, wenn der Strom unter einen vorbestimmten Schwellstrom fällt.
Es ist Aufgabe der Erfindung, eine neuartige Schaltung für eine aktive Diode und ein neuartiges Verfahren zum Betrieb einer aktiven Diode zur Verfügung zu stellen.
Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 11, 12, 13 und 14.
Eine Schaltung für eine aktive Diode, ein Verfahren zum Betrieb einer aktiven Diode sowie – darauf basierend – ein integriertes aktives Diodensystem, ein Gleichrichter und ein System zur Spannungswandlung und/oder -regulierung werden bereitgestellt, wie sie im Wesentlichen im Zusammenhang mit wenigstens einer der Figuren beschrieben und/oder gezeigt werden und wie sie umfassender in den Ansprüchen dargelegt sind.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Im Folgenden werden Aspekte von Ausführungsbeispielen der Erfindung anhand der beigefügten Zeichnungen näher erläutert. In den Zeichnungen zeigt:
1 eine schematische Darstellung einer Schaltung für eine aktive Diode gemäß einem Ausführungsbeispiel;
2 eine schematische Darstellung einer Schaltung und insbesondere des Aufbaus der Treiberstufe für eine aktive Diode gemäß einem Ausführungsbeispiel;
3a eine schematische Darstellung einer zusätzlichen Mess-/Steuerschaltungsstufe für eine aktive Diode, insbesondere zur Auswertung von Leck-Sperrströmen (i₁ > 0), gemäß einem Ausführungsbeispiel;
3b eine schematische Darstellung einer Mess-/Steuerschaltungsstufe für eine aktive Diode mit einem Komparator zur Schwelleneinstellung gemäß einem Ausführungsbeispiel;
4 eine schematische Querschnittsdarstellung des Lagenaufbaus eines Haupttransistors (ersten Transistors) und eines Spiegeltransistors (zweiten Transistors) in Form von planaren MOSFET Transistoren für eine aktive Diode gemäß einem Ausführungsbeispiel;
5 eine schematische Querschnittsdarstellung des Lagenaufbaus Haupttransistors (ersten Transistors) und eines Spiegeltransistors (zweiten Transistors) in Form von Trench-MOSFET Transistoren für eine aktive Diode gemäß einem Ausführungsbeispiel.
1 zeigt eine schematische Darstellung einer Schaltung 100 für eine aktive Diode gemäß einem Ausführungsbeispiel. Dabei weist die Schaltung 100 für eine aktive Diode einen n-Kanal MOSFET Transistor 1 als Haupttransistor auf (in 1 rechts dargestellt). Mit diesem Transistor 1 ist ein von einem ersten, in 1 oberen Anschluss k, zu einem zweiten, in 1 unteren Anschluss A des Transistors 1 als positiv definierter Strom i₁ steuerbar, welcher dem negativen Strom durch die aktive Diode entspricht.
Als aktive Diode in Form des Transistors 1 können unter entsprechender Anpassung der Schaltung 100 allgemein Feldeffekttransistoren, insbesondere planare MOSFET Transistoren, Trench-MOSFET Transistoren, Field-plate Trench MOSFET Transistoren, Superjunction Transistoren, p-Kanal MOSFET Transistoren und dergleichen MOSFET Transistor-Konzepte, sowie Bipolartransistoren und Insulated Gate Bipolartransistoren (IGBTs) verwendet werden.
Ferner weist die Schaltung im linken Teil der 1 eine Mess-/Steuerschaltung 40 zur Bestimmung des Stroms i₁ durch den Transistor 1 auf. Mittels dieser Mess-/Steuerschaltung 40 ist der genannte Transistor 1 für Ströme i₁ unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ < i_th <= 0) ein- und andernfalls abschaltbar.
Damit nutzt diese Ausführungsform der Erfindung ein Stromsignal, im Beispiel ein vom Strom i₁ = –i_Ak abgeleitetes Stromsignal anstelle eines Spannungssignals wie z. B. u_Ak, und eine einfache Beschaltung der aktiven Diode zur Auswertung.
Dabei können bestimmte Ausführungsformen so eingerichtet sein, dass der Kanal des MOSFET Transistors bereits bei Überschreiten eines einstellbaren, nicht-positiven Schwellwerts i_th des im Durchlassbetrieb negativen Stroms i₁ mit dem Abschaltvorgang der aktiven Diode beginnt. Hierdurch kann ein Kurzschluss in der Schaltung 100 infolge eines zu späten Ausschaltens der aktiven Diode praktisch vermieden werden.
Der Transistor 1 als aktive Diode mit drei Anschlüssen erlaubt – wie bereits erwähnt – eine Reduzierung der Leitendverluste gegenüber passiven Dioden mit zwei Anschlüssen. Typischerweise wird dabei eine Halbierung der Leitendverluste gegenüber einer Lösung mit passiver Diode angestrebt.
Anstatt Spannungssignale zum Beispiel zwischen dem ersten Anschluss k und dem zweiten Anschluss A des Transistors 1 mit einem Nutzpegel von 1 V und Störpegeln von typisch 50 V bis 100 V zu erfassen, wertet die Schaltung 100 im Ausführungsbeispiel nach 1 ein vom Strom i₁ durch den Transistor 1 vom ersten Anschluss k zum zweiten Anschluss A abgeleitetes Stromsignal aus, um ein Signal zur Steuerung der aktiven Diode zu generieren.
Diese Steuerung mittels der Schaltung 100 nach 1 lässt sich durch wenigstens zwei, in aller Regel mit größerer Störsicherheit zu erfassende Zustände der aktiven Diode und entsprechende Modi der Mess-/Steuerschaltung 40 charakterisieren.
Ein erster Zustand der aktiven Diode zeichnet sich durch einen negativen, maximal den nicht-positiven Schwellwert i₁ <= i_th <= 0 erreichenden Strom i₁ durch den Transistor 1, d. h. einen nicht-negativen Strom i_Ak => –i_th durch die aktive Diode aus, nämlich vom zweiten Anschluss A des Transistors 1, welcher der Anode der aktiven Diode entspricht, zum ersten Anschluss k des Transistors 1, welcher der Kathode der aktiven Diode entspricht. Wird der erste Zustand erfasst, ist die aktive Diode im Durchlasszustand und der MOSFET Transistor 1 kann durch einen ersten Modus der Mess-/Steuerschaltung 40 eingeschaltet werden.
Dagegen zeichnet sich ein zweiter Zustand der aktiven Diode durch einen – ggf. gerade einsetzenden – positiven Strom i₁ > 0 durch den Transistor 1, d. h. einen negativen Strom i_Ak < 0 durch die aktive Diode aus. Wird der zweite Zustand erfasst, ist die aktive Diode im Sperrzustand und der MOSFET Transistor 1 kann durch einen zweiten Modus der Mess-/Steuerschaltung 40 ausgeschaltet werden.
Zur Erfassung des Stroms i₁ durch den Transistor 1 als ersten Transistor kann die Schaltung wie im Ausführungsbeispiel in 1 beispielsweise einen zweiten n-Kanal MOSFET Transistor 2 als Spiegeltransistor zur Spiegelung des ersten Stroms i₁ in einen zweiten Strom K·i₁ aufweisen. Dabei kann das Spiegelverhältnis K grundsätzlich nach Bedarf gewählt werden. Bei in einem gemeinsamen Halbleiter integrierten erstem 1 und zweitem Transistor 2 kann das Spiegelverhältnis beispielsweise zu K = 1 und die Struktur des zweiten Transistors 2 gleich der des ersten Transistors 1 gewählt werden, um fehlerhaften Erfassungen des ersten Stroms i₁ aufgrund von Prozessschwankungen entgegenzuwirken.
Es sei angemerkt, dass sich zur Erfassung des Stroms i₁ durch den Transistor 1 anstelle des zweiten Transistors 2 auch andere Bauelemente oder Schaltungen eignen, welche den ersten Transistor 1 und dessen Schaltverhalten als aktive Diode möglichst wenig belasten bzw. beeinträchtigen.
Im Ausführungsbeispiel nach 1 ist die Mess-/Steuerschaltung 40 zur Messung des zweiten Stroms K·i₁ und Erzeugung eines zugehörigen Steuersignals auf der Spannungssignalausgangsleitung 49 eingerichtet. Dabei können die Gate-Anschlüsse 13, 23 als Steueranschlüsse des wenigstens einen ersten 1 und zweiten Transistors 2 gemeinsam durch das Steuersignal seitens der Mess-/Steuerschaltung 40 auf der Spannungssignalausgangsleitung 49 derart ansteuerbar sein, dass der erste Transistor 1 und der zweite Transistor 2 für erste Ströme i₁ unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ <= i_th <= 0) ein- und andernfalls abschaltbar ist.
Es sei angemerkt, dass anstelle eines einzelnen ersten Transistors 1 und eines einzelnen zweiten Transistors 2 jeweils eine Vielzahl parallel geschalteter erster und zweiter Transistoren verwendet werden kann.
In bestimmten Ausführungsformen wird ein dem ersten Strom i₁ entsprechendes Stromsignal in Form des zweiten Stroms K·i₁, welcher von dem gemeinsamen Drain-Anschluss 30 des ersten 1 und zweiten Transistors 2 zum Source-Anschluss 21 des zweiten Transistors 2 als positiv definiert ist, mittels der integriert aufgeführten Mess-/Steuerschaltung 40 gemessen und ausgewertet.
Beispielsweise kann ein chip-on-chip montierter Baustein als Mess-/Steuerschaltung 40 eingesetzt werden. Alternativ kann die Mess-/Steuerschaltung 40 gemeinsam mit dem ersten 1 und zweiten Transistor 2 integriert sein.
In einer einfachen Ausführungsform weist die Mess-/Steuerschaltung 40 einen Operationsverstärker 45 als Strom-Spannungswandler auf, welcher zusammen mit dem ersten 1 und zweiten Transistor 2 monolithisch integriert sein kann. Dabei wird in dem Ausführungsbeispiel in der 1 der zweite Strom K·i₁ als Eingangsstrom i_E in die Ausgangsspannung u_A auf der Ausgangsleitung 46 des Operationsverstärkers 45 gewandelt.
Der Operationsverstärker 45 kann so eingerichtet und beschaltet sein, dass im oben genannten ersten Zustand der aktiven Diode (Durchlasszustand) bei negativem Strom i₁ durch den ersten Transistor 1, d. h. i₁ = i_DS < 0 mit K > 0, und entsprechend negativem Eingangsstrom i_E in die Mess-/Steuerschaltung 40 i_E = K·i₁ < 0 infolge der entsprechend positiven Ausgangsspannung u_A auf der Ausgangsleitung 46 des invertierenden Strom-Spannungswandlers in Form des Operationsverstärkers 45 mit u_A = –i_E·R = –K·i₁·R > 0 diese positive Ausgangsspannung u_A als Steuersignal auf die auf die Gate-Anschlüsse 13 und 23 des ersten 1 bzw. des zweiten MOSFET Transistors 2 schaltet.
Eine solche positive Gate-Source-Spannung u_GS > 0 führt bei n-Kanal MOSFET Transistoren als erstem 1 und zweitem Transistor 2 zu einem leitenden n-Kanal zwischen den in p-dotierten Wannen angeordneten n+-dotierten Gebieten der Source-Anschlüsse 11 und 21 und einem gemeinsamen, n+-dotierten Drain-Anschluss 30 des ersten 1 und zweiten Transistors 2 (vgl 4). Dieser leitende n-Kanal ermöglicht einen Rückwärtsstrom i₁ = i_DS < 0 durch den ersten Transistor 1, d. h. einen Vorwärtsstrom durch die aktive Diode i_Ak = –i₁ > 0 praktisch ohne eine Diodenflussspannung nach sich zu ziehen.
Es sei angemerkt, dass der Drain-Anschluss des ersten 1 und zweiten Transistors 2 nicht gemeinsam z. B. in Form einer gemeinsamen Halbleiterschicht ausgeführt sein muss, sondern, sich auch jede andere leitende Verbindung zwischen den Drain-Anschlüssen des ersten 1 und zweiten Transistors 2 eignet.
Ferner sei darauf hingewiesen, dass sich die genannten Dotierungen auf n-Kanal-artige MOSFET Transistorstrukturen für den ersten Transistor 1 beziehen. Wie bereits erwähnt lässt sich die Grundidee der Erfindung jedoch grundsätzlich mit beliebigen Transistorstrukturen und entsprechend beliebigen Lagenaufbauten und Dotierungsprofilen umsetzen.
Weiter unter Bezugnahme auf 1 kann der Operationsverstärker 45 so eingerichtet und beschaltet sein, dass im oben genannten zweiten Zustand der aktiven Diode (Sperrzustand) bei verschwindendem Eingangsstrom i_E in die Mess-/Steuerschaltung 40 i_E = K·i₁ = 0, oder bereits, wenn dieser Eingangsstrom i_E einen nicht-positiven Schwellwert i_th/K erreicht, also allgemein bevor sich ein Vorwärtsstrom i₁ = i_DS > 0 durch den ersten Transistor 1 einstellt, die Ausgangsleitung 46 des Operationsverstärkers 45 direkt oder nachgeschaltete Inverterstufen 47a, 47b den Gate-Anschluss 13 des ersten Transistors 1 auf Masse schalten.
Folglich werden der erste 1 und der zweite Transistor 2 in den Sperrbereich getrieben, wodurch einem Vorwärtsstrom i₁ = i_DS > 0 durch den ersten Transistor 1, d. h. einem Rückwärts- oder Sperrstrom durch die aktive Diode i_Ak = –i₁ < 0 entgegengewirkt wird. Dies gilt prinzipiell unabhängig von der Höhe einer negativen Spannung u_Ak < 0 über der aktiven Diode, d. h. einer positiven Spannung u_DS > 0 über dem ersten Transistor 1.
Bei der in 1 gezeigten Schaltung 100 wird das Stromsignal in Form des zweiten Stroms K·i₁ des zweiten Transistors 2 als Eingangsstrom i_E der Mess-/Steuerschaltung 40 über die Stromsignaleingangsleitung 41 zugeleitet. Dabei umfasst die Mess-/Steuerschaltung 40 einen Operationsverstärker 45, welcher durch einen auf eine externe Referenzspannung u_R, im Beispiel nach 1 Massepotential, referenzierten Differenzverstärker gebildet wird.
Eine optionale, dem Operationsverstärker 45 nachgeschaltete Treiberstufe zur Ansteuerung des ersten 1 und zweiten Transistors 2 kann wie in 2 gezeigt durch eine erste Inverterstufe 47a und eine nachgeschaltete konventionelle treibende CMOS-Inverterstufe 47b gebildet werden, welche ein Paar aus einem p-Kanal und einem n-Kanal MOSFET Transistor umfasst.
Bei sogenannter resonanter Kommutierung der Stromrichtung durch die aktive Diode, .d. h. im Falle niedriger Werte von di_Ak/dt, oder z. B. beim Einsatz der aktiven Diode in Spannungswandler-Topologien mit ausgeprägter Totzeit, ändert sich die Stromrichtung durch die aktive Diode langsam von negativem Stromfluss auf positiven Stromfluss.
In Fehlerfällen oder in primärseitig hartschaltenden Spannungswandler-Topologien jedoch kann eine leitende, in Flussrichtung gepolte aktive Diode aus dem oben genannten ersten Zustand (Durchflusszustand) durch eine sehr rasche Spannungsänderung in Sperrrichtung, d. h. in Richtung positiver Drain-Source Spannungen u_DS > 0 in einen dritten Zustand überführt werden.
Um zu verhindern, dass es in diesem dritten Zustand der aktiven Diode zu einem Kurzschlussstrom mit hoher Verlustleistung in der aktiven Diode kommt, ist in diesem Fall die aktive Diode besonders rasch auszuschalten.
Dies kann ebenfalls über den Gate-Anschluss 13 des ersten MOSFET Transistors 1 erfolgen, indem dieser ebenfalls über die Mess-/Steuerschaltung 40 auf Masse geschaltet wird, wodurch der erste Transistor 1 in den Sperrbereich getrieben wird.
Hierdurch kann ein positiver Strom i₁ > 0 durch den ersten Transistor 1, d. h. ein Sperrstrom durch die aktive Diode i_Ak < 0 prinzipiell unabhängig von der Höhe der positiven Spannung u_DS > 0 über dem ersten Transistor 1 im Wesentlichen unterbunden werden.
Daher kann in bestimmten Ausführungsformen die Mess-/Steuerschaltung 40 einen dritten Modus aufweisen, in welchem der Gate-Anschluss 13 des ersten MOSFET Transistors 1 wie in 3a dargestellt über einen besonders treiberfähigen p-Kanal MOSFET Transistor 48 mit beispielsweise höherer Stromtragfähigkeit oder besonders geringem Gate-Widerstand besonders schnell ausgeschaltet werden kann.
Zu diesem Zweck kann die Schaltung 100 eine weitere beispielsweise wie in 3a konfigurierte parallele Mess-/Steuerschaltungsstufe 40b für die Mess-/Steuerschaltung 40 aufweisen, die in der Lage ist, im Falle eines positiven ersten Stroms i₁ einen entsprechend positiven zweiten (Mess-)Strom K·i₁ durch den zweiten Transistor 2 und somit einen positiven Eingangsstrom i_E in die Mess-/Steuerschaltung 40 zu verstärken bzw. zuwandeln. Gemäß u_A = –i_E·R = –K·i₁·R < 0 bewirkt ein positiver erster Strom i₁ eine negative Ausgangsspannung u_A des Operationsverstärkers 45. Diese negative Ausgangsspannung u_A kann den p-Kanal MOSFET Treiber Transistor 48 einschalten. Dieser wiederum schaltet den Gate-Anschluss 13 des ersten Transistors 1 hart auf Masse, wodurch der erste Transistor 1 in den Sperrbereich getrieben und damit einem positiven ersten Strom i₁ entgegengewirkt wird.
Hierzu kann der Operationsverstärker 45 in Form eines Differenzverstärkers an seinem positiven Signaleingang „+" wiederum auf Massepotential referenziert werden. Alternativ kann beispielsweise in der Schaltung zur Ansteuerung der aktiven Diode eine negative Referenzspannung u_R zur Ansteuerung des positiven Signaleingangs „+" des Operationsverstärkers 45 erzeugt werden, wobei die Schaltung zur Ansteuerung der aktiven Diode wie bereits erwähnt auch als separater Ansteuerungschip ausgeführt sein kann. Auch in diesem Fall kann mit einem Differenzverstärker als Operationsverstärker 45 gearbeitet werden, welcher positive und negative Eingangs-Spannungsdifferenzen in einem durch die Betriebsspannungen u_R1 und –u_R2 im Bezug auf die nachgeschalteten Stufen geeignet wählbaren Ausgangspannungsbereich verstärken kann.
Damit erlaubt das vorgestellte Schaltungskonzept mit relativ einfacher Zusatzbeschaltung zum Beispiel in Form einer parallelen Mess-/Steuerschaltungsstufe 40b für die Mess-/ Steuerschaltung 40, bei dem diese Zusatzbeschaltung, wenn ein hoher positiver erster Strom i₁ durch den ersten Transistor 1 erfasst wird, ein „Not-Aus" des ersten MOSFET Transistors 1 herbeiführen kann.
3b zeigt in einem weiteren Ausführungsbeispiel eine Mess-/Steuerschaltung 40 mit einem Komparator 47d zur Schwelleneinstellung. Beispielsweise durch diesen Komparator 47d kann die Mess-/Steuerschaltung 40 bereits wenn der Eingangsstrom i_E einen nicht-positiven Schwellwert i_th/K erreicht, also die Ausgangsspannung u_A1 des ersten, als Strom/Spannungswandler dienenden Operationsverstärkers 45 nicht-negativ ist u_A1,th = –i_E,th·R = –i_th·R => 0, den Gate-Anschluss 13 des ersten Transistors 1 auf Masse schalten.
Dabei wird der positive Eingang des Komparators 47d durch die Ausgangsspannung u_A1 des ersten Operationsverstärkers 45 angesteuert. Der Spannungsteiler aus R₃ und R₄ kann den negativen Eingang des Komparators 47d ansteuern und damit in Form der Spannung u_E2 die Schaltschwelle des Komparators 47d auf die genannte, nicht-negative Ausgangsspannung u_A1,th des ersten Operationsverstärkers 45 festlegen, zum Beispiel auf u_E2 = u_A1,th = 0,4 V.
Dabei kann der Komparator 47d so konfiguriert sein, dass er für u_A1 => u_E2 an seinem Ausgang die Ausgangsspannung u_A2 = u_R2 erzeugt und damit den ersten Transistor 1 einschaltet, wohingegen er für u_A1 < u_E2 die Ausgangsspannung u_A2 = –u_R2 (z. B. 0 V) erzeugt und damit den ersten Transistor 1 ausschaltet.
Eine derartige Schwelleneinstellung kann auch in ähnlicher Weise durch Aufschaltung einer geeigneten Referenzspannung u_R an den Referenzspannungsanschluss „R" des Operationsverstärkers 45 im Ausführungsbeispiel nach 1 erfolgen.
Die gesamte Schaltung 100 kann beispielsweise als System-in-a-package mit drei Anschlusspins „A", „k" und „R" wie in 1 angedeutet ausgeführt werden. Anode und Kathode der aktiven Diode entsprechen dabei Source-Anschluss 11 bzw. Drain-Anschluss 30 des ersten MOSFET Transistors 1. Der weitere Anschlusspin „R" kann zur Zuführung einer Gate-Referenzspannung für die Mess-/Steuerschaltung 40 vorgesehen sein.
Damit kann in bestimmten Ausführungsformen der Erfindung ein integriertes aktives Diodensystem in Form einer Schaltung 100 bereitgestellt werden. Diese Schaltung 100 weist wenigstens jeweils einen – zum Beispiel n-Kanal MOSFET Transistor als wenigstens einen ersten Transistor 1 und wenigstens einen zweiten Transistor 2 auf. Dabei umfasst das integrierte Diodensystem einen ersten externen Anschluss „k" (Kathodenanschluss), der mit dem ersten Anschluss k des wenigstens einen ersten Transistors 1 verbunden ist und einem Drain-Anschluss 30 des jeweiligen MOSFET Transistors entspricht.
Ferner umfasst das integrierte Diodensystem einen zweiten externen Anschluss „A" (Anodenanschluss), der mit dem zweiten Anschluss A des wenigstens einen ersten Transistors 1 verbunden ist und einem Source-Anschluss 11 des jeweiligen MOSFET Transistors entspricht. Schließlich weist das integrierte Diodensystem einen dritten externen Anschluss „R" auf, der mit einem Referenzspannungsschluss für eine insbesondere als integrierter Operationsverstärker ausgeführte Mess-/Steuerschaltung 40 verbunden ist.
Weitere Ausführungsformen der Erfindung betreffen Halbleiterstrukturen zur Realisierung aktiver Dioden basierend auf Strommessung.
4 zeigt hierzu beispielhaft eine schematische Querschnittsdarstellung des Lagenaufbaus des ersten Transistors 1 und des zweiten Transistors 2 für eine aktive Diode gemäß einem Ausführungsbeispiel in Form von gemeinsam integrierten planaren MOSFET Transistorstrukturen.
Dabei entspricht der erste Anschluss k des ersten Transistors 1 und der erste Anschluss des zweiten Transistors 2 den verbundenen Drain-Anschlüssen D der in dem Halbleiter gebildeten n-Kanal MOSFET Transistorstrukturen in Form der gemeinsamen, n+-dotierten Drain-Schicht 30.
Die gemeinsame Drain-Schicht 30 ermöglicht eine räumlich eng benachbarte Integration des ersten 1 und des zweiten Transistors 2 als Basis für ein gutes Matching der Transistorparameter der genannten Transistoren, um eine möglichst genaue Spiegelung des ersten Stroms i₁ zu erlauben.
Weiter mit Bezug auf 4 entspricht der zweite Anschluss A des ersten Transistors 1 dem Source-Anschluss 11 der in 4 rechten n-Kanal MOSFET Transistorstrukturen. Analog entspricht der zweite Anschluss des zweiten Transistors 2 dem Source-Anschluss 21 der in 4 linken n-Kanal MOSFET Transistorstrukturen.
Der Source-Anschluss 11 des ersten Transistors 1 kontaktiert über schmale waagrechte Stege einer ersten wellenartigen oberen Leiterbahn eine Reihe gleichförmig beabstandeter n+-dotierter Source-Gebiete 11aa, 11ba, etc. der rechten MOSFET-Transistorstrukturen des ersten Transistors 1. Die genannten n+-dotierten Source-Gebiete 11aa, 11ba sind jeweils in p-dotierte Wannen 11ab, 11bb, etc. eingebettet. Oberhalb der n-dotierten Bereiche zwischen den p-dotierten Wannen 11ab, 11bb, etc. erstreckt sich eine erste Reihe entsprechend ebenso gleichförmig beabstandeter isolierter Leiterbahnen 13a, 13b, etc., welche zusammengenommen den Gate-Anschluss G und damit den Steueranschluss 13 des ersten Transistors 1 bilden.
Analog kontaktiert der Source-Anschluss 21 des zweiten Transistors 2 über weitere schmale waagrechte Stege einer zweiten wellenartigen oberen Leiterbahn eine Reihe gleichförmig beabstandeter n+-dotierte Source-Gebiete 21aa, 21ba, etc. der linken MOSFET-Transistorstrukturen des zweiten Transistors 2. Auch die nun genannten n+-dotierten Source-Gebiete 21aa, 21ba sind jeweils in p-dotierte Wannen 21ab, 21bb, etc. eingebettet. Wie schon beim ersten Transistor 1 erstreckt sich oberhalb der n-dotierten Bereiche zwischen den p-dotierte Wannen 21ab, 21bb, etc. eine zweite Reihe gleichförmig beabstandeter isolierter Leiterbahnen 23a, etc., welche zusammengenommen den Gate-Anschluss G und damit den Steueranschluss 23 des zweiten Transistors 2 bilden.
D. h., dass der zweite Anschluss 11 des ersten Transistors 1 und der zweite Anschluss 21 des zweiten Transistors 2 n+-dotierte Gebiete 11aa, 11ba, etc. bzw. 21aa, 21ba, etc. in p-dotierten Wannen 11ab, 11bb, etc. bzw. 21ab, 21bb, etc. umfassen, und die Steueranschlüsse 13, 23 des ersten 1 und des zweiten Transistors 2 planare Gates 13a, 13b, 13c, etc. bzw. 23a, etc. umfassen, in deren Bereichen die p-dotierten Wannen 11ab, 11bb, etc. bzw. 21ab, 21bb, etc. voneinander getrennt sind.
Folglich lässt die 4 erkennen, dass der erste 1 und der zweite Transistor 2 jeweils eine Vielzahl von einzelnen Transistorzellen mit jeweils räumlich getrennten Gates 13a, 13b, 13c, etc. bzw. 23a, etc. und Source-Gebieten 11aa, 11ba, etc. bzw. 21aa, 21ba, etc. umfasst.
In bestimmten Ausführungsformen basierend auf gemeinsam integrierten planaren MOSFET Transistorstrukturen können sich der erste 1 und der zweite Transistor 2 sich in ihrer Struktur und in ihrem Aufbau entsprechen.
Um zu ermöglichen, dass im oben genannten ersten Zustand der aktiven Diode, der auch als deren Betriebsmodus bezeichnet wird, in dem ein negativer erster Strom i₁ durch den ersten Transistor 1 bei negativer Drain-Source Spannung (u_DS < 0) fließt, auch aus den Transistorzellen des stromspiegelnden zweiten Transistors 2 ein negativer zweiter Strom K·i₁ gezogen wird, können die Transistorzellen des zweiten Transistors 2 („Stromspiegelzellen") analog zu den Transistorzellen des ersten Transistors 1 („Hauptzellen") ausgeführt werden.
Insbesondere können die Transistorzellen des zweiten Transistors 2 zum Beispiel mehrere n+-dotierte Source-Gebiete 21aa, 21ba, etc. umfassen, da der Strom über die pn-Übergange zwischen den p-Wannen 21ab, 21bb, etc. und dem als n+-Schicht 30 ausgeführten gemeinsamen Drain-Anschluss des ersten 1 und zweiten Transistors 2 bei eingeschaltetem Gate 23 infolge eines zu niedrigen Spannungsabfalls über dem gesamten zweiten Transistor 2 zum Erliegen kommen kann.
Die Integration dieser den zweiten Transistor 2 bildenden Stromspiegelzellen kann wie im in 4 gezeigten Ausführungsbeispiel monolithisch mit den Hauptzellen des ersten Transistors 1 erfolgen und ist damit in der Regel kostenneutral bis auf den von den Stromspiegelzellen eingenommenen Platz auf dem gemeinsamen Halbleitersubstrat.
Gemäß einem weiteren Ausführungsbeispiel zeigt 5 eine weitere schematische Querschnittsdarstellung eines weiteren beispielhaften Lagenaufbaus des ersten Transistors 1 und des zweiten Transistors 2 für eine aktive Diode in Form von gemeinsam integrierten Trench-MOSFET Transistorenstrukturen. Auch in 5 ist erkennbar, dass im Falle des Einsatzes von Trench-MOSFET Transistoren der erste 1 und der zweite Transistor 2 jeweils eine Vielzahl von einzelnen Transistorzellen mit jeweils räumlich getrennten Gates und Source-Gebieten umfassen kann.
Auch in bestimmten Ausführungsformen basierend auf gemeinsam integrierten Trench-MOSFET Transistorstrukturen können sich der erste 1 und der zweite Transistor 2 sich in ihrer Struktur und in ihrem Aufbau entsprechen.
Wie bereits angedeutet können die oben genannten Schaltungen für aktive Dioden oder das oben genannte Diodensystem Anwendung in beliebigen der Eingangs genannten Gleichrichter finden. Derartige Gleichrichter eignen sind dann durch ihren hohen Integrationsgrad, ihrer einfache Austauschbarkeit, ihre hohe Schaltgeschwindigkeit und/oder hohe Störunempfindlichkeit besonders gut für Systeme zur Spannungswandlung und/oder -regulierung.
Gemäß einer weiteren Ausführungsform betrifft die Erfindung ferner ein Verfahren zum Betrieb einer aktiven Diode. In bestimmten Ausführungsformen ist das genannten Verfahren insbesondere dazu geeignet, die Störunempfindlichkeit und/oder die Schaltgeschwindigkeit einer aktiven Diode in Form wenigstens eines Transistors zu erhöhen.
In einer Ausführungsform weist das Verfahren die folgende Schritte auf:
In einem Schritt wird mittels wenigstens einer Mess-/Steuerschaltung ein Strom i₁ bestimmt, welcher von einem ersten Anschluss k zu einem zweiten Anschluss A des Transistors als positiv definiert wird und welcher durch diesen Transistor steuerbar ist. In einem weiteren Schritt wird der Transistor durch die Mess-/Steuerschaltung derart angesteuert, dass der Transistor für Ströme i₁ unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ <= i_th <= 0) ein- und andernfalls abgeschaltet wird.
In einer weiteren Ausführungsform umfasst das Bestimmen des Stroms i₁ die Schritte:
In einem Schritt wird der Strom i₁ als erster Strom in einen zweiten Strom K·i₁ mittels wenigstens eines zweiten Transistors gespiegelt. In einem weiteren Schritt wird der zweite Strom K·i₁ mittels der Mess-/Steuerschaltung gemessen.
In dieser weiteren Ausführungsform umfasst das Ansteuern des ersten Transistors die Schritte:
In einem Schritt wird ein zu dem zweiten Strom K·i₁ gehörendes Steuersignal mittels der Mess-/Steuerschaltung erzeugt. In einem weiteren Schritt werden Steueranschlüsse des ersten und des zweiten Transistors durch das Steuersignal derart angesteuert, dass der erste Transistor für erste Ströme i₁ unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ <= i_th <= 0) ein- und andernfalls abgeschaltet wird.
In einer bestimmten Ausführungsform des Verfahrens wird als erster Transistor ein n-Kanal MOSFET Transistor gewählt, für den gilt i₁ = i_DS = –i_Ak und K > 0. In dieser Ausführungsform des Verfahrens umfasst das Erzeugen des Steuersignals die folgenden Schritte:
Falls ein negativer oder höchstens verschwindender zweiter Strom K·i_DS <= 0 gemessen wird, wird ein Einschalt-Steuersignal u_GS > u_th für den ersten Transistor erzeugt.
Wird hingegen ein positiver zweiter Strom K·i_DS > 0 ermittelt, wird ein Ausschalt-Steuersignal u_GS = 0 für den ersten Transistor erzeugt.
In einer weiteren bestimmten Ausführungsform des Verfahrens wird als erster Transistor ebenso ein n-Kanal MOSFET Transistor gewählt, für den gilt i₁ = i_DS = –i_Ak und K > 0. In dieser Ausführungsform des Verfahrens umfasst das Erzeugen des Steuersignals die folgenden Schritte: Falls ein negativer oder höchstens einen nicht-positiven Schwellwert erreichender zweiter Strom K·i_DS <= i_th <= 0 gemessen wird, wird ein Einschalt-Steuersignal u_GS > u_th für den ersten Transistor erzeugt.
Wird hingegen ein den negativen Schwellwert übersteigender zweiter Strom K·i_DS > i_th ermittelt, wird ein Ausschalt-Steuersignal u_GS = 0 für den ersten Transistor erzeugt.

1

1: erster Transistor (aktive Diode)
2: zweiter Transistor
11: Source-Anschluss des ersten Transistors (S)
13: Gate-Anschluss des ersten Transistors (G)
21: Source-Anschluss des zweiten Transistors (S)
23: Gate-Anschluss des zweiten Transistors (G)
30: gemeinsamer Drain-Anschluss des ersten und zweiten Transistors (D)
40: Mess-/Steuerschaltung
41: Stromsignaleingangsleitung
45: Operationsverstärker
46: Ausgangsleitung des Operationsverstärkers
100: Schaltung für eine aktive Diode („integriertes Diodensystem")

2

47a: Inverterstufe
47b: treibende CMOS-Inverterstufe
49: Ausgangsleitung der Treiberstufe

3a

40b: zustätzliche Mess-/Steuerschaltungsstufe
48: p-Kanal MOSFET Treiber Transistor

3b

47d: Komparator zur Schwelleneinstellung

4

11: Source-Anschluss des ersten Transistors (planarer n-Kanal MOSFET Transistor)
11aa: n+-Gebiet des Source-Anschlusses einer ersten Transistorzelle des ersten Transistors
11ab: p-Wanne des Source-Anschlusses einer ersten Transistorzelle des ersten Transistors
11ba: n+-Gebiet des Source-Anschlusses einer zweiten Transistorzelle des ersten Transistors
11bb: p-Wanne des Source-Anschluss einer zweiten Transistorzelle des ersten Transistors
13a: Gate-Anschluss einer ersten Transistorzelle des ersten Transistors
13b: Gate-Anschluss einer zweiten Transistorzelle des ersten Transistors
13c: Gate-Anschluss einer dritten Transistorzelle des ersten Transistors
21: Source-Anschluss des zweiten Transistors
21aa: n+-Gebiet des Source-Anschlusses einer ersten Transistorzelle des zweiten Transistors
21ab: p-Wanne des Source-Anschlusses einer ersten Transistorzelle des zweiten Transistors
23a: Gate-Anschluss des zweiten Transistors
30: n+-Schicht des gemeinsamen Drain-Anschlusses des ersten und zweiten Transistors

5

11: Source-Anschluss des ersten Transistors (n-Kanal Trench-MOSFET Transistor)
11ba: n+-Gebiet des Source-Anschlusses einer zweiten Transistorzelle des ersten Transistors
11bb: p-Wanne des Source-Anschlusses einer zweiten Transistorzelle des ersten Transistors
13b: Gate-Anschluss einer zweiten Transistorzelle des ersten Transistors
21: Source-Anschluss des zweiten Transistors
21ba: n+-Gebiet des Source-Anschlusses einer zweiten Transistorzelle des zweiten Transistors
21bb: p-Wanne des Source-Anschlusses einer zweiten Transistorzelle des zweiten Transistors
23b: Gate-Anschluss einer zweiten Transistorzelle des zweiten Transistors
30: n+-Schicht des gemeinsamen Drain-Anschlusses des ersten und zweiten Transistors

Claims

Schaltung (100), insbesondere aktive Diode, mit: – wenigstens einem Transistor (1), mit dem ein von einem ersten Anschluss (k) zu einem zweiten Anschluss (A) des Transistors (1) als positiv definierter Strom (i₁) steuerbar ist, – einer Mess-/Steuerschaltung (40) zur Bestimmung des Stroms (i₁), mittels derer der wenigstens eine Transistor (1) für Ströme (i₁) unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ <= i_th <= 0) ein- und andernfalls abschaltbar ist, – einer parallelen Mess-/Steuerschaltungsstufe (40b) für die Mess-/Steuerschaltung (40), wobei die Mess-/Steuerschaltungsstufe (40b) eingerichtet ist, im Falle eines positiven Stroms (i₁) durch den wenigstens einen Transistor (1) einen positiven Eingangsstrom (i_E) in die Mess-/Steuerschaltung (40) zu verstärken bzw. zu wandeln, und wobei durch die Mess-/Steuerschaltungsstufe (40b) im Falle der Erfassung eines positiven Stroms (i₁) durch den wenigstens einen Transistor (1) ein „Not-Aus" des wenigstens einen Transistors (1) zur Verhinderung einer hohen Verlustleistung in der Schaltung (100) herbeiführbar ist, indem der wenigstens eine Transistor (1) über die Mess-/Steuerschaltungsstufe (40b) durch einen besonders treiberfähigen Transistor (48) ausschaltbar ist.
Schaltung (100) nach Anspruch 1 mit: – wenigstens dem einen Transistor (1) als einem ersten Transistor und dem Strom (i₁) als einem ersten Strom, – wenigstens einem zweiten Transistor (2) zur Spiegelung des ersten Stroms (i₁) in einen zweiten Strom (K·i₁), – der Mess-/Steuerschaltung (40) zur Messung des zweiten Stroms (K·i₁) und zur Erzeugung eines zugehörigen Steuersignals, wobei Steueranschlüsse (13, 23) des wenigstens einen ersten (1) und zweiten Transistors (2) durch das Steuersignal derart ansteuerbar sind, dass der wenigstens eine erste (1) und der wenigstens eine zweite Transistor (2) für erste Ströme (i₁) unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ <= i_th <= 0) ein- und andernfalls abschaltbar ist.
Schaltung (100) nach Anspruch 1 oder 2, welche monolithisch integriert ist.
Schaltung (100) nach einem der vorangegangenen Ansprüche, wobei der wenigstens eine erste (1) und der wenigstens eine zweite Transistor (2) aus einer Gruppe ausgewählt ist, welche Feldeffekttransistoren, insbesondere n-Kanal MOSFET Transistoren, planare MOSFET Transistoren, Trench-MOSFET Transistoren, Field-plate Trench MOSFET Transistoren, Superjunction Transistoren, p-Kanal MOSFET Transistoren sowie Bipolartransistoren und Insulated Gate Bipolartransistoren (IGBTs) umfasst.
Schaltung (100) nach einem der Ansprüche 3 bis 4, wobei der wenigstens eine erste (1) und der wenigstens eine zweite Transistor (2) jeweils eine Vielzahl von einzelnen Transistorzellen mit jeweils räumlich getrennten Gates (13a, 13b, 13c, ..., 23a, ...) und Source-Gebieten (11aa, 11ba, 21aa, 21ba, ...) umfasst.
Schaltung (100) nach einem der Ansprüche 3 bis 5, wobei der wenigstens eine erste (1) und der wenigstens eine zweite Transistor (2) sich in ihrem Aufbau entsprechen.
Schaltung (100) nach einem der Ansprüche 3 bis 6, wobei der erste Anschluss (k) des wenigstens einen ersten Transistors (1) und ein erster Anschluss des wenigstens einen zweiten Transistors (2) eine gemeinsame Drain-Schicht (30) umfasst.
Schaltung (100) nach einem der Ansprüche 3 bis 7, wobei der zweite Anschluss (A) des wenigstens einen ersten Transistors (1) und ein zweiter Anschluss (21) des wenigstens einen zweiten Transistors (2) n+-dotierte Gebiete (11aa, 11ba, ..., 21aa, 21ba, ...) in p-dotierten Wannen (11ab, 11bb, ..., 21ab, 21bb, ...) umfassen, und die Steueranschlüsse (13, 23) des wenigstens einen ersten (1) und des wenigstens einen zweiten Transistors (2) planare oder vertikale Gates (13a, 13b, 13c, ..., 23a, ...) umfassen, in deren Bereichen die p-dotierten Wannen (11ab, 11bb, ..., 21ab, 21bb, ...) voneinander getrennt sind.
Schaltung (100) nach einem der Ansprüche 3 bis 8, wobei die Mess-/Steuerschaltung (40) wenigstens einen Operationsverstärker (45) umfasst.
Schaltung (100) nach einem der Ansprüche 3 bis 9, wobei die Mess-/Steuerschaltungsstufe (40b) wenigstens einen treiberfähigen p-Kanal MOSFET Transistor (48) zur Ansteuerung des Steueranschlusses (13) des wenigstens einen ersten Transistors (1) umfasst.
Integriertes aktives Diodensystem in Form einer Schaltung (100) nach einem der Ansprüche 4 bis 10 mit: – wenigstens einem MOSFET Transistor als wenigstens einem Transistor (1), – einem ersten externen Anschluss („k", Kathodenanschluss), der mit dem ersten Anschluss (k) des wenigstens einen Transistors (1) verbunden ist und einem Drain-Anschluss (D) des wenigstens einen MOSFET Transistors entspricht, – einem zweiten externen Anschluss („A", Anodenanschluss), der mit dem zweiten Anschluss (A) des wenigstens einen Transistors (1) verbunden ist und einem Source-Anschluss (S) des wenigstens einen MOSFET Transistors entspricht, – einem dritten externen Anschluss („R"), der mit einem Referenzspannungsschluss für die integriert ausgeführte Mess-/Steuerschaltung (40) verbunden ist.
Gleichrichter mit wenigstens einer aktiven Diode in Form einer Schaltung (100) nach einem der Ansprüche 1 bis 10 oder wenigstens einem integrierten aktiven Diodensystem nach Anspruch 11.
System zur Spannungswandlung und/oder -regulierung mit wenigstens einem Gleichrichter nach Anspruch 12.
Verfahren zum Betrieb einer aktiven Diode in Form wenigstens eines Transistors mit den Schritten: – Bestimmen eines Stroms (i₁), der von einem ersten Anschluss (k) zu einem zweiten Anschluss (A) des wenigstens einen Transistors als positiv definiert und durch diesen steuerbar ist, mittels einer Mess-/Steuerschaltung; – Ansteuern des wenigstens einen Transistors durch die Mess-/Steuerschaltung derart, dass dieser für Ströme (i₁) unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ <= i_th <= 0) ein- und andernfalls abgeschaltet wird, – im Falle eines positiven Stroms (i₁) durch den wenigstens einen Transistor: Verstärken bzw. Wandeln eines positiven Eingangsstroms (i_E) in die Mess-/Steuerschaltung durch eine parallele Mess-/Steuerschaltungsstufe für die Mess-/Steuerschaltung und Herbeiführen eines „Not-Aus" des wenigstens einen Transistors zur Verhinderung einer hohen Verlustleistung durch Ausschalten des wenigstens einen Transistors über die Mess-/Steuerschaltungsstufe durch einen besonders treiberfähigen Transistor.
Verfahren nach Anspruch 14 mit wenigstens dem einen Transistor als einem ersten Transistor, wobei das Bestimmen des Stroms (i₁) als einem ersten Strom die Schritte umfasst: – Spiegeln des ersten Stroms (i₁) in einen zweiten Strom (K·i₁) mittels wenigstens eines zweiten Transistors; – Messen des zweiten Stroms (K·i₁) mittels der Mess-/Steuerschaltung; und wobei das Ansteuern des wenigstens einen ersten Transistors die Schritte umfasst: – Erzeugen eines zu dem zweiten Strom (K·i₁) gehörenden Steuersignals mittels der Mess-/Steuerschaltung; und – Ansteuern von Steueranschlüssen des wenigstens einen ersten und wenigstens einen zweiten Transistors durch das Steuersignal derart, dass der wenigstens eine erste Transistor für erste Ströme (i₁) unterhalb und höchstens bis zu einem vorbestimmten, nicht-positiven Schwellwert (i₁ < i_th <= 0) ein- und andernfalls abgeschaltet wird.
Verfahren nach Anspruch 14 oder 15, wobei der wenigstens eine erste Transistor ein n-Kanal MOSFET Transistor ist mit i₁ = i_DS = –i_Ak und K > 0, und wobei das Erzeugen des Steuersignals umfasst: – für K·i_DS <= 0: Erzeugen eines Einschalt-Steuersignals u_GS > u_th für den wenigstens einen ersten Transistor; – für K·i_DS > 0: Erzeugen eines Ausschalt-Steuersignals u_GS = 0 für den wenigstens einen ersten Transistor.
Verfahren nach Anspruch 14 oder 15, wobei der wenigstens eine erste Transistor ein n-Kanal MOSFET Transistor ist mit i₁ = i_DS = –i_Ak und K > 0, und wobei das Erzeugen des Steuersignals umfasst: – für K·i_DS <= i_th <= 0: Erzeugen eines Einschalt-Steuersignals u_GS > u_th für den wenigstens einen ersten Transistor; für 0 > i_th < K·i_DS: Erzeugen eines Ausschalt-Steuersignals u_GS = 0 für den wenigstens einen ersten Transistor.