-
Technisches Gebiet
-
Die
Anmeldung bezieht sich auf eine elektrisch leitfähige Verbindung, im Besonderen
auf eine elektrisch leitfähige
Verbindung zwischen einem Halbleiterchip und einer elektrisch leitfähigen Oberfläche und
auf ein elektronisches Bauelement, das mindestens eine von diesen
elektrischen leitfähigen Verbindungen
umfasst, und auf Verfahren zur Herstellung der Verbindungsanordnung
und des elektronischen Bauelements.
-
Hintergrund
-
Halbleiterchips
werden typischerweise in einer Baugruppe zur Verfügung gestellt,
die eine Umverdrahtungsanordnung umfasst. Die Umverdrahtungsanordnung
stellt elektrische Verbindungen zwischen den Anschlussfeldern des
Halbleiterchips und folglich den Bauteilstrukturen des Halbleiterchips
und den externen Anschlussoberflächen
der Halbleiterbaugruppe zur Verfügung.
Die externen Anschlussoberflächen
ermöglichen,
dass die Baugruppe, auf eine Leiterplatte höherer Ebene, wie zum Beispiel eine
gedruckte Leiterplatte, montiert werden kann.
-
Je
nach Art des Halbleiterchips und der Umverdrahtungsanordnung können die
elektrischen Verbindungen zwischen dem Halbleiterchip und der Umverdrahtungsanordnung
innerhalb der Baugruppe auf eine Anzahl von verschiedenen Wegen
zur Verfügung
gestellt werden, zum Beispiel durch Verbindungsdrähte, Löt zinnkugeln
oder Anschlusspins. Die Funktionalität der Baugruppe kann von den
elektrischen Verbindungen der Umverdrahtungsanordnung beeinträchtigt werden.
Die elektrischen Verbindungen können
eine hohe Impedanz einbringen und/oder Übersprechen oder auf Grund
von Bewegung der elektrischen Verbindung, zum Beispiel ein Durchbiegen
des Drahtes während
eines Formverfahrens, sogar Kurzschlüsse verursachen, was die Leistung
der Baugruppe beeinflusst. Außerdem
können
schwache Verbindungsstellen zwischen der elektrischen Verbindung
und den Anschlussfeldern einen hohen elektrischen Widerstand aufweisen,
der Überhitzung
und Ausfall der Baugruppe bewirken kann. Es ist deshalb wünschenswert,
die Zuverlässigkeit
der elektrischen Verbindungen innerhalb der Baugruppe weiter zu
verbessern, um die Zuverlässigkeit
und Leistung der Baugruppe zu verbessern.
-
Zusammenfassung
-
Eine
Verbindungsanordnung kann einen Halbleiterchip und eine elektrisch
leitfähige
Oberfläche
umfassen. Der Halbleiterchip kann eine erste Hauptoberfläche umfassen
und das elektrisch leitfähige
Substrat kann eine zweite Hauptoberfläche umfassen. Mindestens ein
Teil der zweiten Hauptoberfläche
kann zugewandt in Richtung und beabstandet in einem Abstand von
der ersten Hauptoberfläche
angeordnet werden, um eine Aussparung zur Verfügung zu stellen. Eine galvanisch
aufgebrachte metallische Schicht kann sich zwischen der ersten Hauptoberfläche und
der zweiten Hauptoberfläche
erstrecken und verbindet die erste Hauptoberfläche und die zweite Hauptoberfläche elektrisch.
-
Ein
Verfahren zur Herstellung einer Verbindungsanordnung kann umfassen,
einen Halbleiterchip zur Verfügung
zu stellen, der eine erste Hauptoberfläche umfasst, und ein erstes
elektrisch leitfähiges
Substrat zur Verfügung
zu stellen, das eine zweite Hauptoberfläche umfasst. Mindestens ein
Teil der zweiten Hauptoberfläche
kann in Richtung der ersten Hauptoberfläche zeigend angeordnet werden,
und die zweite Hauptoberfläche
kann in einem Abstand von der ersten Hauptoberfläche beabstandet werden, um
eine Aussparung zur Verfügung
zu stellen. Eine metallische Schicht kann galvanisch mindestens
auf der zweiten Hauptoberfläche
aufgebracht werden. Die galvanische Aufbringung kann fortgesetzt
werden, bis die metallische Schicht sich zwischen der ersten Hauptoberfläche und
der zweiten Hauptoberfläche
erstreckt und die galvanisch aufgebrachte metallische Schicht die
erste Hauptoberfläche
und die zweite Hauptoberfläche
elektrisch verbindet.
-
Kurze Beschreibung der Figuren
-
1 veranschaulicht
eine Verbindungsanordnung zwischen einem Halbleiterchip und einem elektrisch
leitfähigen
Substrat entsprechend einer ersten Ausführungsform,
-
2 veranschaulicht
eine Verbindungsanordnung zwischen einem Halbleiterchip und einem elektrisch
leitfähigen
Substrat entsprechend einer zweiten Ausführungsform,
-
3 veranschaulicht
eine Verbindungsanordnung zwischen einem Halbleiterchip und einem elektrisch
leitfähigen
Substrat entsprechend einer dritten Ausführungsform.
-
Detaillierte Beschreibung
-
Eine
Verbindungsanordnung umfasst einen Halbleiterchip und eine elektrisch
leitfähige
Oberfläche.
Der Halbleiterchip umfasst eine erste Hauptoberfläche, und
das elektrisch leitfähi ge
Substrat umfasst eine zweite Hauptoberfläche. Mindestens ein Teil der
zweiten Hauptoberfläche
ist angeordnete zeigend in Richtung der und beabstandet in einem
Abstand von der ersten Hauptoberfläche, um eine Aussparung zur
Verfügung
zu stellen. Eine galvanisch aufgebrachte metallische Schicht erstreckt
sich zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche und
verbindet die erste Hauptoberfläche
und die zweite Hauptoberfläche
elektrisch.
-
Die
erste Hauptoberfläche
und die zweite Hauptoberfläche
sind sowohl physisch als auch elektrisch durch eine galvanisch aufgebrachte
metallische Schicht verbunden, die sich direkt zwischen ihnen erstreckt.
Die galvanisch aufgebrachte metallische Schicht ist elektrisch leitfähig.
-
Eine
galvanisch aufgebrachte metallische Schicht kann in Bezug auf ihre
Struktur sowohl durch eine charakteristische Mikrostruktur unterschieden werden,
aus der der Wachstumsmechanismus und die Richtung bestimmt werden
können,
wie auch durch ihre Textur und kristallographische Perfektion. Eine
galvanisch aufgebrachte metallische Schicht kann deshalb unterschieden
werden von einer metallischen Schicht, die durch ein anderes Aufbringungsverfahren,
wie Kathodenzerstäubung
oder thermische Verdampfung ausgeformt wird, und von metallischen
Schichten, die durch eine metallische Folie zur Verfügung gestellt
werden, die typischerweise durch Rollen ausgeformt wird und sich
durch eine charakteristische Mikrostruktur und Rolltextur auszeichnet. Eine
galvanisch aufgebrachte Schicht kann strukturell auch von einer
aus einem Weichlot oder einem Diffusionslot ausgeformten metallischen
Schicht unterschieden werden. Die galvanisch aufgebrachte Schicht
kann zinnfrei sein und frei von Weichlot und Diffusionslot. Die
Verbindungsanord nung kann ebenfalls zinnfrei und frei von Weichlot
und Diffusionslot sein.
-
Mindestens
ein Bereich der galvanisch aufgebrachten metallischen Schicht ist
in der Aussparung zwischen der ersten Hauptoberfläche und
der zweiten Hauptoberfläche
angeordnet und erstreckt sich direkt von der ersten Hauptoberfläche zu der zweiten
Hauptoberfläche.
Die Schnittstelle zwischen der galvanisch aufgebrachten metallischen
Schicht und jeder der ersten und zweiten Hauptoberflächen ist
frei von weiteren Haftmitteln, auf Lötzinn basierte Materialien
einschließlich
Weichlot, wie auch den während
eines Diffusionslötprozesses
ausgeformten intermetallischen Phasen. Die Anordnung dieser Schnittstelle
ermöglicht
auch, dass die galvanisch aufgebrachte metallische Schicht von anderen
elektrisch leitfähigen
Verbindungsanordnungen unterschieden werden kann, wie zum Beispiel
von einer Diffusionslotverbindung, die ebenfalls durch galvanische
Aufbringung aufgebracht werden kann, die aber danach einer weiteren
Wärmebehandlung
unterzogen wird, um die Verbindung zu erzeugen. Die Schnittstellen
zwischen den galvanisch aufgebrachten metallischen Schichten der
Anmeldung sind frei von intermetallischen Phasen, die durch eine
Reaktion zwischen der metallischen Schicht und dem Material der
angrenzenden Oberflächen
bewirkt werden.
-
Die
galvanisch aufgebrachte metallische Schicht kann ein Metall oder
eine Legierung umfassen und kann im Wesentlichen aus Kupfer, Nickel,
einer auf Kupfer basierten Legierung und einer auf Nickel basierten
Legierung, wie zum Beispiel Nickel mit 1 Gewichtsprozent Phosphor
oder Nickel mit 1 Gewichtsprozent Vanadium bestehen.
-
Die
erste Hauptoberfläche
und die zweite Hauptoberfläche
können
ungefähr
parallel zu einander angeordnet werden. Dies erzeugt eine Aussparung
zwischen ihnen, die über
die Mehrheit des überlappenden
Bereichs ungefähr
dieselbe Höhe
hat. Dies vereinfacht die Herstellung der Verbindungsanordnung,
da die Dicke der galvanisch aufgebrachten Schicht, die erforderlich
sein kann, um sie physisch zusammenzufügen, annähernd gleichmäßig ist.
-
Das
Metall ist so für
die galvanisch aufgebrachte Metallschicht ausgewählt, dass eine Schnittstelle
mit niedrigem elektrischem Widerstand zwischen dem Metall der galvanisch
aufgebrachten Schicht und dem ersten Substrat und zwischen dem Metall
der galvanisch aufgebrachten Schicht und der Oberfläche des
Halbleiterchips zur Verfügung
gestellt wird.
-
In
diesem Zusammenhang wird Hauptoberfläche verwendet, um die Oberfläche der
größeren Fläche einer
geometrischen Form, wie zum Beispiel eines Quaders zu definieren.
Ein Halbleiterchip weist typischerweise zwei gegenüber liegende
Hauptoberflächen
auf, deren Breite und Länge
größer ist
als die Dicke des Chips. Die Seitenflächen, die die Dicke definieren,
werden deshalb nicht als Hauptoberflächen bezeichnet.
-
Die
erste Hauptoberfläche
des Halbleiterchips kann durch elektrisch leitfähiges Halbleitermaterial zur
Verfügung
gestellt werden. Die erste Hauptoberfläche des Halbleiters kann in
einer Ausführungsform
durch eine elektrisch leitfähige
metallische Oberfläche
zur Verfügung
gestellt werden. In diesem Zusammenhang wird metallisch verwendet, um
reine Metalle und Metalle zu umfassen, die einen kleinen Anteil,
in diesem Zusammenhang weniger als fünf Gewichtsprozent, vorzugsweise
we niger als 1,5 Gewichtsprozent, von einem oder mehreren weiteren Elementen
umfassen.
-
Wenn
die erste Hauptoberfläche
des Halbleiterchips zum Beispiel ein Anschlussfeld oder eine Elektrode
umfasst, die im Wesentlichen aus Silber oder Gold besteht, und wenn
die zweite Hauptoberfläche
des Substrats im Wesentlichen aus Kupfer besteht, kann die galvanisch
aufgebrachte metallische Schicht im Wesentlichen aus Kupfer oder
Nickel bestehen.
-
Kupfer,
Nickel und ihre Legierungen können gut
und zuverlässig
durch galvanische Verfahren aufgebracht werden, die bekannte galvanische
Zusammensetzungen des Bades verwenden, und durch Verwendung von
Parametern für
die Aufbringung innerhalb bekannter Größenordnungen.
-
Mindestens
ein Bereich der galvanisch aufgebrachten metallischen Schicht erstreckt
sich zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche und
kann sich im Wesentlichen zwischen der Gesamtheit der ersten Hauptoberfläche und
im Wesentlichen der Gesamtheit der zweiten Hauptoberfläche erstrecken
und kann die Aussparung im Wesentlichen ausfüllen. Der elektrische Kontaktwiderstand
des zwischen der ersten Hauptoberfläche des Halbleiterchips und
der zweiten Hauptoberfläche
des elektrisch leitfähigen
Substrats zur Verfügung
gestellten Kontakts wird zunehmend in dem Maß verringert, wie der Bereich, über den
die zwei Oberflächen
durch die galvanisch aufgebrachte metallische Schicht verbunden
sind, zunimmt.
-
Die
erste Hauptoberfläche
des Halbleiterchips und die zweite Hauptoberfläche des elektrisch leitfähigen Substrats
sind durch die direkt zwischen ihnen angeordnete galvanische metallische
Schicht auch physisch und mechanisch mit einander verbunden. Die
galvanisch aufgebrachte metallische Schicht stellt ein einfaches
und kompaktes Verfahren zur Verfügung,
um den Halbleiterchip und ein elektrisch leitfähiges Substrat elektrisch zu
verbinden. Weiterhin stellt die galvanisch aufgebrachte metallische
Schicht ein einfaches und kompaktes Verfahren zur Verfügung, um
einen elektrischen Kontakt mit großer Fläche zwischen einem Halbleiterchip
und einem elektrisch leitfähigen
Substrat zu erzeugen.
-
Die
Verbindungsanordnung kann weiterhin ein Abstandselement umfassen,
das in der Aussparung zwischen der ersten Hauptoberfläche des
Halbleiterchips und der zweiten Hauptoberfläche des elektrisch leitfähigen Substrats
angeordnet ist. Das Abstandselement trennt die erste Hauptoberfläche von
der zweiten Hauptoberfläche
durch eine Entfernung. Das Abstandselement kann sich zwischen der ersten
Hauptoberfläche
und der zweiten Hauptoberfläche
erstrecken.
-
Der
Abstand zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche, d,
kann im Bereich von 30 μm ≤ d ≤ 200 μm, vorzugsweise
50 μm ≤ d ≤ 150 μm liegen.
-
Eine
Aussparung, die abgesehen von dem Abstandselement leer ist, wird
zwischen der ersten Hauptoberfläche
und der zweiten Hauptoberfläche zur
Verfügung
gestellt, so dass die Lösung
des galvanischen Bads, durch das die metallische Schicht aufgebracht
wird, in die Aussparung fließen
und die Aussparung im Wesentlichen ausfüllen kann. Dies ermöglicht die
Aufbringung der metallischen Schicht aus der Lösung des galvanischen Bades
auf mindestens die zweite Hauptoberfläche.
-
Der
Abstand d, der zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche zur
Verfügung
gestellt wird, wird als ein Kompromiss zwischen der Leichtigkeit
und Zuverlässigkeit
der Positionierung der ersten Hauptoberfläche in Bezug auf die zweite
Hauptoberfläche
und der Zeitdauer gewählt,
die erforderlich sein kann, um eine metallisch Schicht aufzubringen,
die sich zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche erstreckt.
-
Das
Abstandselement kann durch eine einzelne Einheit zur Verfügung gestellt
werden oder kann durch eine oder mehrere physisch getrennte, über die
Schnittstelle zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche verteilte Einheiten
zur Verfügung
gestellt werden. In einer Ausführungsform
wird das Abstandselement durch eine oder mehrere in der Aussparung
angeordnete anhaftende Erhebungen zur Verfügung gestellt. Die am wenigsten
anhaftende Erhebung erstreckt sich zwischen der ersten Hauptoberfläche und
der zweiten Hauptoberfläche,
beabstandet die erste Hauptoberfläche von der zweiten Hauptoberfläche und
stellt eine Aussparung zur Verfügung,
die einen Abstand d aufweist. Eine anhaftende Erhebung kann zur
Verfügung
gestellt werden durch Verteilen eines Tropfens von Haftmittel auf
entweder die erste Hauptoberfläche
oder die zweite Hauptoberfläche,
bevor die zwei Oberflächen
einander gegenüber
liegend angeordnet werden. Das Haftmittel der anhaftenden Erhebung kann
ein elektrisch isolierendes Haftmittel umfassen.
-
Das
Abstandselement kann dadurch zur Verfügung gestellt werden, dass
die erste Hauptoberfläche
mit einem ersten Passelement und die zweite Hauptoberfläche mit
einem zweiten Passele ment versehen wird. Das zweite Passelement
ist angepasst, um in das erste Passelement zu passen. Die ersten
und zweiten Passelemente vereinen sich oder greifen ineinander ein
und beabstanden die erste Hauptoberfläche in einem Abstand von der
zweiten Hauptoberfläche.
In diesem Zusammenhang weisen die zwei Passelemente, die das Abstandselement
ergeben, eine an einander angepasste Form, so dass mindestens das
distale Ende von sowohl dem ersten Passelement und dem zweiten Passelement
so zusammenpassen, dass sie eine mechanisch stabile, ineinander
verzahnte Anordnung zur Verfügung
stellen. Die Passelemente sind so mit einer Höhe versehen, dass, wenn sie
zusammengesetzt werden, die erste Hauptoberfläche in einem Abstand d von
der zweiten Hauptoberfläche
beabstandet wird. Sowohl das erste Passelement als auch das zweite
Passelement können
jedes eine oder mehrere physische Einheiten umfassen.
-
In
einer Ausführungsform
kann das erste Passelement mindestens eine auf der ersten Hauptoberfläche des
Halbleiterchips angeordnete Auskragung umfassen. Die Auskragung
oder die Auskragungen können
durch Steigern der Dicke von einem oder mehreren Bereichen einer
großflächigen Elektrode
zur Verfügung
gestellt werden, die die erste Hauptoberfläche zur Verfügung stellt.
Die Auskragung kann ein Metall oder eine Legierung umfassen.
-
Alternativ
dazu kann die Auskragung von einer oder mehreren Auskragungen zur
Verfügung
gestellt werden, die angeordnet sind zwischen Elektroden oder Anschlussfeldern,
die auf der ersten Hauptoberfläche
des Halbleiterchips angeordnet sind. Die Auskragung oder die Auskragungen
können
Metall umfassen oder ein elektrisch nicht leitfähiges Material, wie zum Beispiel
einen strukturierten Photolack umfassen. In dieser Ausführungsform
umfasst das zweite, auf der zweiten Hauptoberflä che angeordnete Passelement
mindestens eine Vertiefung in der zweiten Hauptoberfläche, die
angepasst ist, um mit der einen Auskragung zusammen zu passen, die
das erstes Passelement zur Verfügung
stellt.
-
Sowohl
die laterale Anordnung wie auch die vertikale Anordnung der Auskragungen
und der Vertiefungen sind an einander angepasst, damit jede Auskragung
in eine Vertiefung passt und eine Aussparung zwischen der ersten
Hauptoberfläche
und der zweiten Hauptoberfläche
zur Verfügung
gestellt wird. Die Vertiefung kann durch selektives Ätzen in der
zweiten Hauptoberfläche
des elektrisch leitfähigen
Substrats zur Verfügung
gestellt werden.
-
In
einer Ausführungsform
kann das erste Passelement der ersten Oberfläche mindestens eine Vertiefung
umfassen, und das zweite Passelement der zweiten Oberfläche kann
mindestens eine Auskragung umfassen. Die Vertiefung und die Auskragung
sind angepasst, um zu einander zu passen, so dass die erste Hauptoberfläche von
der zweiten Hauptoberfläche
beabstandet wird, wenn sich das erste Passelement mit dem zweiten
Passelement vereint oder sich mit diesem verzahnt.
-
Die
Anmeldung bezieht sich auch auf ein elektronisches Bauelement, das
eine oder mehrere Verbindungsanordnungen entsprechend einer der schon
beschriebenen Ausführungsformen
umfasst.
-
Ein
elektronisches Bauelement kann ein vertikales Halbleiterbauteil,
mindestens eine elektrisch leitfähige
Anschlussklemme (Kontaktbügel
bzw. contact clip) und einen elektrisch leitfähigen Chipträger umfassen.
Das Halbleiterbauteil umfasst eine erste Hauptoberfläche und
eine dritte Hauptoberfläche,
die der ersten Hauptoberfläche
gegenüber
liegt. Die elektrisch leitfähige
Anschlussklemme umfasst eine zweite Hauptoberfläche. Mindestens ein Teil der zweiten
Hauptoberfläche
ist angeordnete in Richtung zeigend von und beabstandet in einem
Abstand von der ersten Hauptoberfläche, um eine erste Aussparung
zur Verfügung
zu stellen. Der elektrisch leitfähige
Chipträger
umfasst eine vierte Hauptoberfläche. Mindestens
ein Teil der vierten Hauptoberfläche
ist angeordnete in Richtung zeigend und beabstandet in einem Abstand
von der dritten Hauptoberfläche,
um eine zweite Aussparung zur Verfügung zu stellen. Eine erste
galvanisch aufgebrachte metallische Schicht erstreckt sich zwischen
der ersten Hauptoberfläche
und der zweiten Hauptoberfläche
und verbindet das Halbleiterbauteil elektrisch mit der Anschlussklemme.
Eine zweite galvanisch aufgebrachte metallische Schicht erstreckt
sich zwischen der dritten Hauptoberfläche und der vierten Hauptoberfläche und
verbindet das Halbleiterbauteil und den Chipträger elektrisch.
-
Eine
Anschlussklemme wird auch Kontaktbügel und Contact clip genannt.
-
Die
erste galvanisch aufgebrachte metallische Schicht ist elektrisch
leitfähig
und verbindet das Halbleiterbauteil und die Anschlussklemme physisch. Die
zweite galvanisch aufgebrachte metallische Schicht ist ebenfalls
elektrisch leitfähig,
und verbindet den Halbleiterchip und den Chipträger physisch.
-
Die
erste galvanisch aufgebrachte metallische Schicht ist physisch von
der zweiten galvanisch aufgebrachten metallischen Schicht getrennt.
Die Anschlussklemme ist physisch vom Chipträger isoliert und die erste
Oberfläche
des vertikalen Halb leiterbauteils ist elektrisch nicht durch eine
galvanisch aufgebrachte Schicht mit der dritten Hauptoberfläche des
vertikalen Halbleiterbauteils verbunden. Die Seitenflächen des
Halbleiterchips sind frei von den galvanisch aufgebrachten Metallschichten.
-
Die
ersten und zweiten galvanisch aufgebrachten metallischen Schichten
können
jedoch im Wesentlichen identische Zusammensetzungen umfassen und
eine ähnliche
durchschnittliche Dicke aufweisen, da die erste und zweite Vielzahl
von aufgebrachten metallischen Schichten im gleichen Prozessschritt
aufgebracht werden können.
Zwei oder mehr physisch getrennte elektrische Verbindungen können in
einem einzelnen Prozessschritt zur Verfügung gestellt werden.
-
Die
erste galvanisch aufgebrachte metallische Schicht kann auch auf
weiteren Oberflächen
der Anschlussklemme angeordnet werden, die nicht in Richtung der
ersten Hauptoberfläche
des vertikalen Halbleiterbauteils liegen. Die Anschlussklemme kann einen
flachen Verwebeteilbereich (web portion) umfassen, der eine untere
Oberfläche
aufweist, die die zweite Hauptoberfläche zur Verfügung stellt
und einen peripheren Randzonenbereich (peripheral rim portion),
der sich aus einem Kantenbereich des flachen Verwebeteilbereichs
in Richtungen in Richtung des vertikalen Halbleiterbauteils und
in Richtung der oberen Oberfläche
des Chipträgers
erstreckt. Der periphere Randzonenbereich kann sich dann in einen Fußbereich
erstrecken, der ungefähr
parallel zum flachen Verwebeteilbereich angeordnet ist und sich
in einer Richtung weg von dem vertikalen Halbleiterbauteil erstreckt.
Die erste galvanisch aufgebrachte metallische Schicht kann zum Beispiel
auch die obere Oberfläche
der An schlussklemme, den peripheren Randzonenbereich und den Fußteilbereich
der Anschlussklemme bedecken.
-
Unter
Verwebeteilbereich wird ein Teilbereich der Anschlussklemme verstanden,
der sich aus zumindest einen Randzonenbereich hinausragt. Der Verwebeteilbereich
kann sich zwischen zwei oder mehrere Randzonenbereiche erstrecken.
-
Ebenso
können
die Seitenflächen
und die untere Seite des Chipträgers
auch von der zweiten galvanisch aufgebrachten metallischen Schicht
bedeckt werden.
-
In
einer Ausführungsform
wird die untere Oberfläche
des Fußbereichs
der Anschlussklemme von der ersten galvanisch aufgebrachten Metallschicht
frei gehalten, und die untere Oberfläche des Chipträgers wird
von der zweiten galvanisch aufgebrachten metallischen Schicht frei
gehalten. Dies kann zur Verfügung
gestellt werden durch Bedecken der Oberflächen mit einer Schutzschicht,
bevor das galvanische Aufbringungsverfahren ausgeführt wird. Die
Schutzschicht kann dann nach der galvanischen Aufbringung entfernt
werden, um frei belassene Oberflächen
zur Verfügung
zu stellen, die das Material der Anschlussklemme beziehungsweise
des Chipträgers
umfassen. Diese Ausführungsform
kann zur Verfügung
gestellt werden, wenn das Material der galvanisch aufgebrachten
metallischen Schichten durch Weichlot nicht leicht benetzbar ist,
während das
Material der Anschlussklemme und des Chipträgers durch Weichlot benetzbar
ist. In dieser Ausführungsform
stellen die untere Oberfläche
des Chipträgers
und die untere Oberfläche
des Fußbereichs
der Anschlussklemme äußere Anschlussoberflächen des elektronischen
Bauelements zur Verfügung.
-
Die
erste Hauptoberfläche
wird durch das vertikale Halbleiterbauteil zur Verfügung gestellt
und kann von der unteren Oberfläche
der Anschlussklemme, die die zweite Hauptoberfläche der Verbindungsanordnung
zur Verfügung
stellt, durch ein Abstandselement entsprechend einer der zuvor beschriebenen Ausführungsformen
beabstandet werden.
-
Die
dritte Hauptoberfläche
der Verbindungsanordnung, die von der Oberfläche des vertikalen Halbleiterbauteils
zur Verfügung
gestellt wird, die der ersten Oberfläche gegenüber liegt, kann in einem Abstand
von der vierten, von der oberen Oberfläche des Chipträgers zur
Verfügung
gestellten Hauptoberfläche
beabstandet werden durch einen Abstand d, so dass die erste Aussparung
ungefähr
eine Höhe
aufweist wie die Höhe
der zweiten Aussparung. Dies vereinfacht das Aufbringungsverfahren,
da die Aufbringungsrate der ersten und zweiten metallischen Schichten
durch das galvanische Bad zeitabhängig ist. Wenn daher ein ähnlicher
Abstand von der metallischen Schicht gefüllt werden soll, die sich zwischen benachbart
angeordneten Oberflächen
erstreckt, kann die Zeit, die für
die Aufbringung von sowohl der ersten metallischen Schicht als auch
der zweiten metallischen Schicht benötigt wird, ungefähr die gleiche sein,
so dass die gesamte Aufbringungszeit minimiert wird.
-
Die
dritte Hauptoberfläche
und die vierte Hauptoberfläche
können
durch ein zweites Abstandselement von einander beabstandet werden.
Das zweite Abstandselement kann durch ein Abstandselement entsprechend
einer der schon für
das Beabstanden der ersten Hauptoberfläche von der zweiten Hauptoberfläche beschriebenen
Ausführungsformen zur
Verfügung
gestellt werden. Das zweite Abstandselement kann daher ein oder
mehrere anhaftende Erhebungen umfassen, wobei die anhaftenden Erhebungen
elekt risch isolierendes Haftmittel umfassen können. Das Abstandselement kann
auch zur Verfügung
gestellt dadurch Versehen der dritten Hauptoberfläche mit
einem dritten Passelement und der vierten Hauptoberfläche mit
einem vierten Passelement entsprechend einer der bereits beschriebenen
Ausführungsformen.
-
Das
vertikale Halbleiterbauteil kann eine vertikale Diode, ein vertikaler
Transistor oder ein vertikaler Leistungstransistor sein. Der vertikale
Leistungstransistor kann ein Leistungs-MOSFET (Metal Oxide Semiconductor Field
Effect Transistor) Bauteil, ein IGBT (Isolated Gate Bipolar Transistor)
oder BJT (Bipolar Junction Transistor) sein. Für ein Transistorbauteil umfasst
eine Oberfläche
eine erste Lastelektrode und eine Steuerelektrode, und die gegenüber liegende
Oberfläche
umfasst eine zweite Lastelektrode. In einem MOSFET Bauteil ist die
erste Lastelektrode eine Source, die Steuerelektrode ein Gate und die
zweite Lastelektrode ist ein Drain. In einem IGBT Bauteil ist die
erste Lastelektrode ein Emitter, ist die Steuerelektrode ein Gate,
und die zweite Lastelektrode ist ein Kollektor. In einem BJT Bauteil
ist die erste Lastelektrode ein Emitter, ist die Steuerelektrode eine
Basis, und die zweite Lastelektrode ist ein Kollektor.
-
Der
vertikale Leistungstransistor kann befestigt werden mit der elektrisch
mit dem Chipträger
verbundenen zweiten Lastelektrode oder mit der elektrisch mit der
Anschlussklemme verbundenen zweiten Lastelektrode. In der letzteren
Anordnung werden zwei Chipträger
zur Verfügung
gestellt, die physisch von einander getrennt sind. Die erste Lastelektrode ist
elektrisch mit einem ersten Chipträger verbunden, und die Steuerelektrode
ist elektrisch mit einem zweiten Chipträger verbunden. In der vorigen
Anordnung, in der die zweite Lastelektrode elektrisch mit dem Chipträger verbunden
ist, kann eine weitere Anschlussklemme zur Verfügung gestellt werden, die elektrisch
mit der Steuerelektrode verbunden ist und die physisch getrennt
ist von der ersten Anschlussklemme, die elektrisch mit der ersten
Lastelektrode verbunden ist.
-
Wenn
ein vertikaler Leistungstransistor zur Verfügung gestellt wird, wird eine
dritte galvanisch aufgebrachte metallische Schicht zur Verfügung gestellt,
die physisch und elektrisch von sowohl den ersten als auch den zweiten
galvanisch aufgebrachten metallischen Schichten getrennt ist. Die
dritte galvanisch aufgebrachte Schicht verbindet die Steuerelektrode
elektrisch mit dem zweiten Chipträgerteilbereich oder mit einer
zweiten Anschlussklemme in dem Fall, in dem die zweite Lastelektrode
auf den Chipträger
montiert ist.
-
Die
eine oder die mehreren Anschlussklemmen können jeweils mit einer Vielzahl
von Durchgangslöchern
ausgestattet werden, die sich von einer Hauptoberfläche zu der
gegenüber
liegenden Hauptoberfläche
erstrecken. Dies ermöglicht
es der Flüssigkeit
des galvanischen Bades, durch die Löcher zu fließen, und
verbessert die Aufbringung der galvanisch aufgebrachten metallischen
Schichten auf die unter der Anschlussklemme angeordneten Oberflächen.
-
In
einer Ausführungsform
umfasst ein elektronisches Bauelement ein laterales Halbleiterbauteil und
mindestens einen elektrisch leitfähigen Leiter. Das laterale
Halbleiterbauteil umfasst eine erste Hauptoberfläche und eine dritte Hauptoberfläche, die der
ersten Hauptoberfläche
gegenüber
liegt. Der mindestens ein elektrisch leitfähige Leiter umfasst eine zweite
Hauptoberfläche.
Mindestens ein Teil der zweiten Hauptoberflä che ist angeordnete in Richtung zeigend
von und beabstandet in einem Abstand von der ersten Hauptoberfläche, um
eine erste Aussparung zur Verfügung
zu stellen. Eine erste galvanisch aufgebrachte metallische Schicht
erstreckt sich zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche und
verbindet das Halbleiterbauteil elektrisch mit dem Leiter.
-
Laterales
Halbleiterbauteil wird hier verwendet, um ein laterales Transistorbauteil
zu bezeichnen und ein IC Bauteil zu bezeichnen. Laterales Halbleiterbauteil
wird daher verwendet, um ein Halbleiterbauteil zu bezeichnen, in
dem die Anschlussbereiche, die durch die Umverdrahtungsanordnung
der Baugruppe elektrisch verbunden werden sollen, auf nur einer
Hauptoberfläche
des Halbleiterbauteils angeordnet sind.
-
Ein
elektronisches Bauelement, das ein laterales Halbleiterbauteil umfasst,
kann eine Vielzahl von elektrisch leitfähigen Leitern umfassen. Die
Anzahl von elektrisch leitfähigen
Leitern kann der Anzahl von Anschlussbereichen entsprechen, auf
die unabhängig
elektrisch zugegriffen werden soll. Die elektrisch leitfähigen Leiter
können
von Zuleitungsfingern (Flachleiter) oder Anschlussklemmen (Kontaktbügel oder
Contact ckips) zur Verfügung
gestellt werden. Jeder Leiter ist direkt über einem Anschlussbereich
angeordnet und kann ungefähr
parallel zur äußersten
Oberfläche
des Anschlussbereichs sein.
-
Ein
Abstandselement kann zur Verfügung gestellt
werden, das in der ersten Aussparung angeordnet ist und die erste
Hauptoberfläche
des lateralen Halbleiterbauteils von der zweiten Hauptoberfläche des
elektrisch leitfähigen
Leiters beabstandet.
-
Wenn
zwei oder mehr elektrisch leitfäige
Leier zur Verfügung
gestellt werden, kann ein Abstandselement für jeden der leitfähigen Leiter
zur Verfügung
gestellt werden. Alternativ dazu kann ein einzelnes Abstandselement
zur Verfügung
gestellt werden, das alle elektrisch leitfähigen Leiter in einem Abstand von
der ersten Hauptoberfläche
des lateralen Halbleiterbauteils beabstandet. Dies kann durch Bereitstellen
einer rahmenartigen Auskragung um die peripheren Flankenbereiche
der ersten Oberfläche
des Halbleiterbauteils herum zur Verfügung gestellt werden. Das Abstandselement
kann in einer wie zuvor beschrieben Form zur Verfügung gestellt
werden. Das Abstandselement kann ein oder mehrere anhaftende Erhebungen
umfassen. Das Abstandselement kann durch ein Paar von zu einander
passenden Elementen zur Verfügung
gestellt werden, die gegenseitig ineinander greifen.
-
Die
Anmeldung stellt auch ein Verfahren zur Verfügung, um eine Verbindungsanordnung
herzustellen. Ein Halbleiterchip wird zur Verfügung gestellt, der eine erste
Hauptoberfläche
umfasst, und ein erstes elektrisch leitfähiges Substrat wird zur Verfügung gestellt,
das eine zweite Hauptoberfläche
umfasst. Mindestens ein Teil der zweiten Hauptoberfläche ist in
Richtung der ersten Hauptoberfläche
zeigend angeordnet, und die zweite Hauptoberfläche wird in einem Abstand von
der ersten Hauptoberfläche
beabstandet, um eine Aussparung zur Verfügung zu stellen. Eine metallische
Schicht wird galvanisch auf mindestens der zweiten Hauptoberfläche aufgebracht. Die
galvanische Aufbringung wird fortgesetzt, bis sich die metallische
Schicht zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche erstreckt
und die galvanisch aufgebrachte metallische Schicht die erste Hauptoberfläche und
die zweite Hauptoberfläche
elektrisch verbindet.
-
Nachdem
die erste Hauptoberfläche
des Halbleiterchips und die zweite Hauptoberfläche des elektrisch leitfähigen Substrats
einander gegenüber liegend
angeordnet worden sind und durch eine Aussparung von einander beabstandet
worden sind, wird die Anordnung in einem galvanischen Bad angeordnet.
Das galvanische Bad umfasst eine Lösung mit Ionen aus dem Metall,
das galvanisch aufgebracht werden soll, um eine metallische Schicht
auszuformen und eine Verbindungsanordnung zwischen dem Halbleiterchip
und dem elektrisch leitfähigen
Substrat zu erzeugen. Das galvanische Bad umfasst weiterhin Kationen,
um eine Ladungsbalance zur Verfügung
zu stellen, und kann weiterhin Ionen von Aktivatoren umfassen, zum
Beispiel pH-Puffer und Stabilisatoren, wie aus der Technik bekannt
ist.
-
Die
metallische Schicht kann galvanisch aufgebracht werden durch Anwenden
einer elektrischen Spannung zwischen der Anordnung und einer weiteren
Elektrode. Alternativ dazu kann ein stromloses galvanisches Aufbringungsverfahren
verwendet werden, um die metallische Schicht aus dem galvanischen
Bad aufzubringen. Galvanische Bäder
von bekannter Zusammensetzung können
in geeigneter Weise verwendet werden. Die Dicke der metallischen Schicht,
die während
des galvanischen Aufbringungsverfahrens aufgebracht wird, hängt von
der Länge
der Zeit ab, für
die die galvanische Aufbringung ausgeführt wird, wobei die Schicht
dicker wird je länger
das Verfahren ausgeführt
wird. Die galvanische Aufbringung wird fortgesetzt, bis sich die
metallische Schicht mindestens zu einem Teil zwischen der ersten
Hauptoberfläche
und der zweiten Hauptoberfläche
erstreckt. Vorzugsweise erstreckt sich die metallische Schicht zwischen
der Mehrheit der ersten Hauptoberfläche und der Mehrheit der zweiten Hauptoberfläche und
umfasst noch bevorzugter wenige Aussparungen oder Löcher und
ist noch bevorzugter lochfrei.
-
Das
galvanische Aufbringungsverfahren kann bei Raumtemperatur oder bei
einer Temperatur nur leicht über
der Raumtemperatur ausgeführt
werden, zum Beispiel bei weniger als 60° C, vorzugsweise weniger als
50° C, noch
bevorzugter bei weniger als 40° C.
Eine Beschädigung
am Halbleiterchip durch hohe Aufbringungstemperaturen, wie sie typischerweise
bei Lötprozessen
verwendet werden, im Besonderen bei Diffusionslötprozessen, wird vermieden.
-
Eine
galvanische Aufbringung ermöglicht
es auch, die Kosten der elektrischen Verbindung zu reduzieren, da
nur das Material, das tatsächlich
aufgebracht wird, um die Verbindungsanordnung auszuformen, aus dem
galvanischen Bad entfernt wird. Dies steht im Gegensatz zu Aufbringungsverfahren
wie Kathodenzerstäubung,
thermischer Verdampfung, chemischer und physische Verdampfungsablagerung,
bei denen die ganze Kammer, zusätzlich
zu dem Objekt, das beschichtet werden soll, ebenfalls mit dem Quellmaterial
bedeckt wird. Dieses Material kann normalerweise nicht wieder verwendet
werden und wird normalerweise verschwendet.
-
Die
Aussparung zwischen der ersten Hauptoberfläche des Halbleiterchips und
der zweiten Hauptoberfläche
des ersten elektrisch leitfähigen Substrats
kann durch Anordnen von einer oder mehreren anhaftenden Erhebungen
auf einer oder beiden der ersten Hauptoberflächen und der zweiten Hauptoberflächen zur
Verfügung
gestellt werden. Die anhaftende Erhebung oder die anhaftenden Erhebungen
können
in geeigneter Weise durch ein Aufbringungsverfahren aufgebracht
werden.
-
Die
Aussparung zwischen der ersten Hauptoberfläche des Halbleiterchips und
der zweiten Hauptoberfläche
des ersten elektrisch leitfähigen Substrats
kann zur Verfügung
gestellt werden durch Ausstatten der ersten Hauptoberfläche mit
einem ersten Passelement und der zweiten dazu passenden Oberfläche mit
einem zweiten Passelement. Die erste und die zweite Passelementseite
müssen
zu einander passen.
-
Das
erste Passelement kann durch Ausformen von mindestens einer Auskragung
auf der ersten Hauptoberfläche
des Halbleiterchips zur Verfügung
gestellt werden. Dies kann durch selektive Aufbringung eines Metalls,
einer Legierung oder eines elektrisch isolierenden Materials wie
zum Beispiel Polymer oder einer Keramik erreicht werden. Alternativ
dazu kann eine Schicht aufgebracht werden, die dann strukturiert
wird, um eine oder mehrere Auskragungen gewünschter Größe und lateraler Position zur
Verfügung
zu stellen. In einer Ausführungsform wird
die erste Hauptoberfläche
des Halbleiterchips von mindestens einer Elektrode zur Verfügung gestellt,
die eine Metallschicht umfasst. Eine Auskragung kann durch Steigern
der Dicke der Elektrode in einer definierten Region ausgeformt werden,
durch selektive Aufbringung des Metalls, das die Elektrode umfasst.
-
Eine
Vertiefung kann in der zweiten Hauptoberfläche durch selektives Ätzen der
zweiten Hauptoberfläche
ausgeformt werden. Die dreidimensionale Form und laterale Anordnung
der Auskragung oder der Auskragungen und der Vertiefung oder der
Vertiefungen wird so ausgewählt,
dass jede Auskragung zu einer Vertiefung passt, um so die erste
Hauptoberfläche
von der zweiten Hauptoberfläche
zu beabstanden und eine Aussparung zur Verfü gung zu stellen, die anfangs,
abgesehen von den Abstandselementen, frei von Material ist.
-
Ein
Verfahren, um einen elektrisch leitfähigen Anschluss zu erzeugen,
kann auch die Herstellung von einer oder mehreren weiteren elektrisch
leitfähigen
Anschlüssen
zwischen der gegenüber
liegenden Oberfläche
des Halbleiterchips, die als die dritte Hauptoberfläche bezeichnet
wird, und einem zweiten elektrisch leitfähigen Substrat umfassen, das eine
vierte Hauptoberfläche
umfasst.
-
Ein
zweites elektrisch leitfähiges
Substrat, das eine vierte Hauptoberfläche umfasst, wird zur Verfügung gestellt.
Mindestens ein Teil der vierten Hauptoberfläche ist zeigend in Richtung
der und beabstandet in einem Abstand von der dritten Hauptoberfläche des
Halbleiterchips angeordnet, um eine zweite Aussparung zur Verfügung zu
stellen. Ein galvanisches Aufbringungsverfahren wird ausgeführt, während dessen
eine erste galvanisch aufgebrachte metallische Schicht aufgebracht
wird, die sich zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche erstreckt,
und die den Halbleiterchip elektrisch mit dem ersten elektrisch
leitfähigen
Substrat verbindet, und eine zweite metallische Schicht wird galvanisch
aufgebracht, die sich zwischen der dritten Hauptoberfläche und
der vierten Hauptoberfläche
erstreckt und die den Halbleiterchip und das zweite elektrisch leitfähige Substrat
elektrisch verbindet.
-
Die
erste galvanisch aufgebrachte metallische Schicht ist physisch von
der zweiten galvanisch aufgebrachten Metallschicht getrennt. In
dieser Ausführungsform
werden zwei physisch getrennte Anschlussanordnungen im Wesentlichen
simultan aufge bracht. Diese Ausführungsform
kann in geeigneter Weise für
einen Halbleiterchip verwendet werden, der ein vertikales Halbleiterbauteil
ist, wobei in diesem Fall in demselben Aufbringungsverfahren eine Verbindungsanordnung
zu den zwei gegenüber
liegenden Oberflächen
des Halbleiterbauteils erzeugt werden kann.
-
In
einer Ausführungsform
ist das erste Substrat eines aus der Gruppe bestehend aus einer
Anschlussklemme, eines Leiters und einem Chipträger, und der Halbleiterchip
ist einer aus der Gruppe bestehend aus einer vertikalen Diode, einem
vertikalen Transistor und einem lateralen Halbleiterchip. In einer
Ausführungsform
kann das erste Substrat die Anschlussklemme oder ein Leiter sein,
der Halbleiterchip ist die vertikale Diode oder ein vertikaler Leistungstransistor,
und das zweite Substrat ist ein Chipträger.
-
Das
elektronische Bauelement kann weiterhin auch eine Kunststoffverkapselungsmischung
umfassen, die das Halbleiterbauteil und die obere und die Seitenflächen sowohl
der Anschlussklemme als auch des Chipträgers verkapselt. Die Kunststoffverkapselungsmischung
kann zusätzlich
zu Schutz des Halbleiterbauteils vor Umwelteinflüssen auch eine weitere elektrische
Isolierung zwischen den ersten und zweiten galvanisch aufgebrachten
metallischen Schichten zur Verfügung
stellen.
-
In
einer Ausführungsform
des Verfahrens wird eine Vielzahl von physisch getrennten Anschlussanordnungen
während
des gleichen Aufbringungsprozesses für eine Vielzahl von elektronischen Bauelementen
aufgebracht. Ein erstes Trägerstreifenband,
das eine Vielzahl von Bauteilpositionen umfasst, wird zur Verfügung gestellt.
Jede Bauteilposition stellt eine Anschlussklem me zur Verfügung, die ein
erstes Substrat zur Verfügung
stellt, das eine zweite Hauptoberfläche umfasst. Ein zweites Trägerstreifenband
wird zur Verfügung
gestellt, das eine Vielzahl von Bauteilpositionen umfasst. Jede
Bauteilposition umfasst einen Chipträger, der ein zweites Substrat
zur Verfügung
stellt, das eine vierte Hauptoberfläche umfasst. Eine Vielzahl
von Halbleiterchips wird ebenfalls zur Verfügung gestellt und jeder von diesen
umfasst eine erste Hauptoberfläche
und eine dritte Hauptoberfläche,
die der ersten Hauptoberfläche
gegenüber
liegt. Das erste Trägerstreifenband, das
zweite Trägerstreifenband
und die Vielzahl von Halbleiterchips werden so angeordnet, dass
an jeder der Bauteilpositionen während
der galvanischen Aufbringung eine metallische Schicht zwischen der
ersten Hauptoberfläche
und der zweiten Hauptoberfläche
und zwischen der dritten Hauptoberfläche und der vierten Hauptoberfläche aufgebracht
wird.
-
Ein
Trägerstreifenband
wird auch Flachleiterrahmenstreifen (leadframe strip) genannt.
-
Das
erste Trägerstreifenband
und das zweite Trägerstreifenband
werden deshalb so angeordnet, dass sie einen oder mehrere Halbleiterchips
zwischen der zweiten Hauptoberfläche
jeder Bauteilposition des ersten Trägerstreifenbandes und der vierten
Hauptoberfläche
jeder Bauteilposition des zweiten Trägerstreifenbandes umfassen.
Eine erste Aussparung wird zwischen dem Halbleiterchip und der oberen
Oberfläche
des Chipträgers
zur Verfügung gestellt,
und eine zweite Aussparung wird zwischen dem Halbleiterchip und
der unteren Oberfläche
des flachen Verwebeteilbereichs der Anschlussklemme zur Verfügung gestellt.
-
Das
galvanische Aufbringungsverfahren wird dann so ausgeführt, dass
eine Vielzahl von physisch getrennten metallischen Schichten aufgebracht
wird, um so an jeder der von den ersten beziehungsweise zweiten
Trägerstreifenbändern zur
Verfügung
gestellten Bauteilpositionen einen elektrisch leitfähigen Anschluss
zwischen der ersten Hauptoberfläche
des Halbleiterchips und der Anschlussklemme und zwischen der dritten
Hauptoberfläche
des Halbleiterchips und dem Chipträger zur Verfügung zu
stellen.
-
Das
erste Trägerstreifenband,
der Halbleiterchip und das zweite Trägerstreifenband können von einander
beabstandet werden unter Verwendung eines Abstandselements entsprechend
einer der schon beschriebenen Ausführungsformen. Mechanischer
Druck kann ausgeübt
werden auf eine der äußersten
Oberflächen
der zwei Trägerstreifenbänder, um
die Anordnung während
der anfänglichen
Stufen der galvanischen Aufbringung an Ort und Stelle zu halten,
bis die Anschlussanordnungen aufgebracht worden sind, die die Vielzahl
der Halbleiterchips sowohl physisch als auch elektrisch mit ihren
entsprechenden Anschlussklemmen und Chipträgern verbinden.
-
In
einer Ausführungsform
kann jede Bauteilposition des zweiten Trägerstreifenbandes zwei Chipträger umfassen.
Die Ausführungsform
des zweiten Trägerstreifenbandes
kann verwendet werden, wenn das Halbleiterbauteil ein vertikales
Transistorbauteil ist und wenn an jeder Bauteilposition die erste
Lastelektrode mit dem ersten Chipträger verbunden werden soll und
die Steuerelektrode mit dem zweiten Chipträger verbunden werden soll.
-
Die
Anmeldung bezieht sich auch auf die Verwendung von galvanischer
Aufbringung, um eine elektrische Verbindung zwischen einem Halbleiterchip
und einem elektrisch leitfähigen
Substrat, das diesem zugewandt angeordnet ist, zur Verfügung zu stellen.
Das Verfahren, galvanische Aufbringung zu verwenden, stellt einen
elektrisch leitfähigen
mechanischen Anschluss zwischen dem Halbleiterchip und einem elektrisch
leitfähigen
Substrat zur Verfügung. Galvanische
Aufbringung kann verwendet werden, um einen elektrisch leitfähigen Anschluss
zwischen einem Halbleiterchip und einem aus der Gruppe bestehend
aus einer Klemme, einem Leiter und einem Chipträger zur Verfügung zu
stellen. Der Halbleiterchip kann eine vertikale Diode, ein vertikaler
Transistor oder ein laterales Halbleiterbauteil sein. Das laterale
Halbleiterbauteil kann ein lateraler Transistor oder ein IC Chip
sein.
-
Galvanische
Aufbringung wird auch verwendet, um zwei oder mehr physisch getrennte
elektrisch leitfähige
Anschlussanordnungen für
ein elektronisches Bauelement während
desselben Aufbringungsprozesses zu erzeugen. Eine Umverdrahtungsanordnung
für ein
oder mehrere elektronische Bauelemente, die zwei oder mehr physisch
getrennte elektrische Verbindungen umfasst, wird durch die Verwendung
galvanischer Aufbringung zur Verfügung gestellt.
-
1 veranschaulicht
ein elektronisches Bauelement 1, das eine vertikale Halbleiterdiode 2, einen
Chipträger 3 und
eine Anschlussklemme (Kontaktbügel) 4 entsprechend
einer ersten Ausführungsform
der Erfindung umfasst.
-
Die
vertikale Diode 2 weist eine erste Hauptoberfläche 5 und
eine zweite Hauptoberfläche 6 auf,
die der ersten Hauptober fläche 5 gegenüber liegend
ist. Die erste Hauptoberfläche 5 umfasst
eine Kathodenelektrode 7, die eine Schicht aus Gold umfasst.
Die zweite Hauptoberfläche 6 umfasst
die Anodenelektrode 8, die ebenfalls eine Schicht aus Gold umfasst.
Der Chipträger 3 umfasst
eine Metallfolie und weist eine obere Oberfläche 9 und eine untere Oberfläche 10 auf.
Die obere Oberfläche 9 des
Chipträgers 3 liegt
in Richtung der ersten Hauptoberfläche 5 der vertikalen
Diode 2 zugewandt. Die äußerste Oberfläche der
Kathodenelektrode 7 ist durch ein einzelnes Abstandselement 11 in
einem Abstand von der oberen Oberfläche 9 des Chipträgers 3 beabstandet
mit einem Abstand, der in 1 mit d
bezeichnet ist.
-
Die
erste Hauptoberfläche 5 der
vertikalen Diode 2 ist ungefähr parallel zur oberen Oberfläche 9 des
Chipträgers 3 angeordnet.
Die zweite Hauptoberfläche 6 der
vertikalen Diode 2 ist zur ersten Hauptoberfläche 5 und
zur oberen Oberfläche 9 des Chipträgers 3 ebenfalls
ungefähr
parallel.
-
In
dieser Ausführungsform
umfasst das Abstandselement 11 eine Vertiefung 12 und
eine Auskragung 13, die angepasst sind, um zu einander
zu passen. Die Auskragung 13 wird in der Form eines dickeren
Bereichs der Kathode 7 zur Verfügung gestellt und umfasst Kupfer.
Die Auskragung 13 wurde hergestellt durch selektive Aufbringung
von Kupfers auf der Kathodenelektrode 7. Die Auskragung 13 weist eine
Höhe a
auf, die größer ist
als der Abstand d zwischen der ersten Hauptoberfläche 5 des
Chips 2 und der oberen Oberfläche 9 des Chipträgers 3.
-
Die
obere Oberfläche 9 des
Chipträgers 3 umfasst
eine Vertiefung 12, die eine laterale Größe und Position
aufweist, die angepasst ist, um die lateralen Abmessungen der Auskragung 13 aufzunehmen.
Die Vertiefung 12 weist eine Tiefe b auf, die geringer
ist als die Höhe
a der Auskragung 13 und wobei a ≈ b + d ist. Die Auskragung 13 und
die Vertiefung 12 stellen das erste Passelement beziehungsweise
das zweite Passelement zur Verfügung,
die, wenn sie zusammengefügt
werden, einen Abstand d zwischen der ersten Hauptoberfläche 5 der
Diode 2 und der oberen Oberfläche 9 des Chipträgers 3 zur Verfügung stellen.
-
Ebenso
ist ein zweites Abstandselement 11 auf der Anodenelektrode
angeordnet. Das zweite Abstandselement 11 umfasst ebenfalls
eine Auskragung 13, die im Wesentlichen dieselben Abmessungen
wie die auf der Kathodenelektrode 7 angeordnete Auskragung 13 aufweist.
-
Die
Anschlussklemme 4 umfasst einen flachen Verwebeteilbereich 15,
der sich in einem Kantenbereich in einen peripheren Randzonenbereich 16 erstreckt.
Der periphere Randzonenbereich 16 erstreckt sich in Richtungen
in Richtung der unteren Oberfläche 17 des
flachen Verwebeteilbereichs der Anschlussklemme 4 und weg
von der Seitenfläche 18 der
vertikalen Diode 2. Das distale Ende des peripheren Randzonenbereichs 16 erstreckt
sich in einen Fußbereich 19,
die sich in Richtungen weg von der Seitenfläche 18 der vertikalen
Diode 2 erstreckt. Die untere Oberfläche 17 des flachen
Verwebeteilbereichs 15 und die untere Oberfläche 20 des
Fußbereichs 19 der
Anschlussklemme 4 liegen in Ebenen, die ungefähr parallel
zu einander und parallel zu der ersten Hauptoberfläche 5 und
der zweiten Hauptoberfläche 6 der
Diode 2 sind. Die untere Oberfläche 20 des Fußbereichs 19 ist
im Wesentlichen koplanar mit der unteren Oberfläche 10 des Chipträgers 3.
Die Anschlussklemme 4 umfasst Kupfer und umfasst eine Metallfolie
oder Platte, die aus einer Metallplatte ausgestanzt und gebogen
wurde, um die erforderliche Form zur Verfügung zu stellen.
-
Die
untere Oberfläche 17 des
flachen Verwebeteilbereichs 15 umfasst ebenfalls eine Vertiefung 21 mit
Abmessungen, die im Wesentlichen den Abmessungen der Vertiefung 12 in
der oberen Oberfläche 9 des
Chipträgers 3 entsprechen.
Die laterale Anordnung der Vertiefung 21 in der unteren
Oberfläche 17 des
flachen Verwebeteilbereichs 15 ist so angepasst, dass das
distale Ende des vorstehenden Elements 13 innerhalb der
Vertiefung 21 aufgenommen wird. Die Tiefe der Vertiefung 21 und
die Höhe der
Auskragung 13 sind auch so angepasst, dass, wenn die Vertiefung 21 auf
der Auskragung 13 montiert wird und sich in diese einpasst,
die Entfernung zwischen der unteren Oberfläche 17 des flachen
Verwebeteilbereichs 15 und der zweiten Hauptoberfläche 6 der
Diode 2 ungefähr
d ist. In dieser Ausführungsform
beträgt
dieser Abstand d etwa 100 μm.
-
Das
elektronische Bauelement 1 umfasst weiterhin eine erste
metallische Anschlussschicht 22, die die Kathodenelektrode 7 der
Diode 2 elektrisch mit dem Chipträger 3 verbindet. Die
erste metallische Anschlussschicht 22 ist eine galvanisch
aufgebrachte Schicht aus Nickel, die eine durchschnittliche Dicke
von ungefähr
d aufweist und alle frei liegenden Oberflächen des Chipträgers 3 bedeckt.
Die erste galvanisch aufgebrachte metallische Schicht 22 erstreckt
sich deshalb direkt zwischen der oberen Oberfläche 9 des Chipträgers 3 und
der äußersten Oberfläche 5 der
Kathodenelektrode 7 der Diode 2 und füllt im Wesentlichen
die durch das Abstandselement 11 zur Verfügung gestellte
Aussparung 14 aus. Die erste galvanisch aufgebrachte Metallschicht 22 verbindet
die Kathodenelektrode 7 elektrisch mit dem Chipträger 3,
da sie sich direkt zwischen dem Oberflä chenbereich des Chipträgers 3 erstreckt,
der von der Kathodenelektrode 7 bedeckt ist. Der von der Auskragung 13 und
der Vertiefung 12 eingenommene Bereich wird durch die erste
metallische Schicht 22 nicht ausgefüllt.
-
Eine
zweite galvanisch aufgebrachte Metallschicht 23 bedeckt
die äußersten
Oberflächen
der Anschlussklemme 4. Die zweite galvanisch aufgebrachte
Metallschicht 23 umfasst ebenfalls Kupfer und weist ebenfalls
eine durchschnittliche Dicke von ungefähr d auf, die in dieser Ausführungsform
etwa 100 μm
beträgt.
Die zweite metallische Schicht 23 füllt im Wesentlichen die Aussparung 14 zwischen der
unteren Oberfläche 17 des
flachen Verwebeteilbereichs 15 und der äußersten Oberfläche 6 der
Anodenelektrode 8 aus. Die zweite galvanisch aufgebrachte
Metallschicht 23 erstreckt sich daher direkt zwischen der
unteren Oberfläche 17 der
Anschlussklemme 4 und der Anodenelektrode 8, die
sie auf diese Weise elektrisch leitend verbindet. Die erste galvanisch
aufgebrachte Schicht 22 und die zweite galvanisch aufgebrachte
Schicht 23 sind physisch von einander getrennt.
-
Die
galvanisch aufgebrachten Schichten 22 und 23 stellen
zwei getrennte physische und mechanische Anschlüsse zur Verfügung, einer
angeordnet direkt zwischen der Kathodenelektrode 7 und
dem Chipträger 3 und
einer angeordnet direkt zwischen der Anschlussklemme 4 und
der Anodenelektrode 8. Da die galvanisch aufgebrachten
Schichten 22 und 23 elektrisch leitfähiges Metall
umfassen, stellen diese Schichten auch die elektrische Verbindung
zwischen den zwei Elektroden 7 und 8 der Diode 2 und dem
Chipträger 3 beziehungsweise
der Anschlussklemme 4 zur Verfügung.
-
Die äußerste Oberfläche der
ersten metallischen Schicht 22, die auf der unteren Oberfläche 10 des
Chipträgers 3 angeordnet
ist, stellt eine äußere Anschlussoberfläche 24 des
elektronischen Bauelements 1 zur Verfügung, das auf eine Leiterplatte
höherer
Ebene montiert wird. Ebenso stellt die äußerste Oberfläche 24 der
auf der unteren Oberfläche 20 des Fußbereichs 19 der
Anschlussklemme 4 angeordneten zweiten Metallschicht 23 ebenfalls
eine äußere Anschlussoberfläche 24 des
elektronischen Bauelements 1 zur Verfügung.
-
Das
elektronische Bauelement 1 kann auch eine Kunststoffverkapselungsmischung
umfassen, in 1 nicht veranschaulicht, die
die Diode 2 und obere und Seitenoberflächen des Anschlusses 4 beziehungsweise
des Chipträgers 3 verkapselt.
Die unteren Oberflächen 24 des
Chipträgers 3 und
der Anschlussklemme 4, die die äußeren Anschlussoberflächen des
elektronischen Bauelements 1 zur Verfügung stellen, bleiben von der
Kunststoffverkapselungsmischung unbedeckt.
-
Das
elektronische Bauelement 1 kann zusammengesetzt werden
durch Bereitstellen eines ersten Trägerstreifenbandes (Flachleiterrahmenstreifens),
das eine Vielzahl von Anschlussklemmen 4 umfasst, wobei
eine Anschlussklemme 4 in jeder einer Vielzahl von Bauteilpositionen
angeordnet ist. Ein zweites Trägerstreifenband
(Flachleiterrahmenstreifen) wird zur Verfügung gestellt, das ebenfalls
eine Vielzahl von Bauteilpositionen umfasst. Im zweiten Trägerstreifenband
stellt jede Bauteilposition einen Chipträger 3 für das elektronische
Bauelement 1 zur Verfügung.
Die obere Oberfläche 9 von
jedem der Chipträger 3 umfasst
eine Vertiefung 12, die angepasst ist, um zu einer Auskragung 13 zu
passen, die auf dem Kathodenanschluss der Diode 2 zur Verfügung gestellt
wird. Ebenso umfasst die untere Oberfläche 17 von jedem der
flachen Verwebeteilbereiche 15 der Vielzahl von Anschlussklemmen 4 auch
eine Vertiefung 21, die angepasst ist, um zu der auf dem Anodenanschluss 8 angeordneten
Auskragung 13 der Diode 2 zu passen.
-
Eine
Diode 2 wird auf der oberen Oberfläche 9 von jedem der
Chipträger 3 des
zweiten Trägerstreifenbandes
so angeordnet, dass die Auskragung 13 in jeder der Bauteilpositionen
mit der Vertiefung 12 des Chipträgers 3 zusammenpasst.
Das zweite Trägerstreifenband
wird so über
der zweiten Hauptoberfläche 6 von
jeder der Vielzahl von Dioden 2 angeordnet, dass die Vertiefung 21 über das
distale Ende der Auskragung 13 positioniert wird, die in
jeder der Bauteilpositionen auf der Anode 8 angeordnet
ist. Die Anordnung kann durch Anwenden von mechanischem Druck auf
die obere Oberfläche
des ersten Trägerstreifenbandes
und/oder die untere Oberfläche
des zweiten Trägerstreifenbandes
zusammen gehalten werden.
-
Die
untere Oberfläche 17 des
flachen Verwebeteilbereichs 15 ist in einem Abstand von
ungefähr d
von der zweiten Hauptoberfläche 6 der
Diode 2 beabstandet und die obere Oberfläche 9 des
Chipträgers 3 ist
in einem Abstand von ungefähr
d von der ersten Hauptoberfläche 5 des
Kathodenanschlusses 7 der Diode 2 beabstandet.
Die zwischen der Diode 2 und dem Chipträger 3 beziehungsweise
der Anschlussklemme 4 erzeugten Aussparungen 14 sind in
diesem Stadium leer und ungefüllt.
-
Diese
Anordnung wird in ein galvanisches Aufbringungsbad gestellt und
ein galvanischer Aufbringungsprozess wird ausgeführt, in dem eine erste metallische
Schicht 22 auf den äußersten
Oberflächen
des Chipträgers 3 aufgebracht
wird. In dem Maß in
dem die Dicke der aufgebrachten Schicht 22 zunimmt, wird
die Aussparung zwischen der oberen Oberfläche 9 des Chipträgers 3 und
der äußersten Oberfläche 5 der
Kathode 7 kleiner und wird schließlich mindestens teilweise
gefüllt,
so dass sich mindestens Bereiche der ersten metallischen Schicht 22 direkt
zwischen der oberen Oberfläche 9 des
Chipträgers 3 und
der äußersten
Oberfläche 5 der
Kathode 7 erstrecken.
-
Diese
Bereiche, die sich direkt zwischen diesen zwei benachbarten Oberflächen erstrecken,
stellen sowohl eine physische Verbindung wie auch eine elektrische
Verbindung zwischen der Kathode 7 und dem Chipträger 3 zur
Verfügung.
-
Während des
Aufbringungsprozesses wird eine zweite metallische Metallschicht 23 auf
die Anschlussklemme 4 aufgebracht. Die zweite Metallschicht 23 bedeckt
die äußersten
Oberflächen
der Anschlussklemme 4, und die Aufbringung wird fortgeführt, bis
die Aussparung 14 oder die Lücke zwischen der unteren Oberfläche 17 des
flachen Verwebeteilbereichs 15 und der äußersten Oberfläche 6 des
Anodenanschlusses 8 durch die aufgebrachte Metallschicht 23 mindestens
teilweise gefüllt
ist. Mindestens Bereiche der zweiten Metallschicht 23 erstrecken
sich direkt zwischen der unteren Oberfläche 17 der Anschlussklemme 4 und
der äußersten
Oberfläche 6 der
Anode 8, um die Anschlussklemme 4 physisch und
elektrisch mit dem Anodenanschluss 8 zu verbinden. Die
zwei aufgebrachten Metallschichten 22 und 23 sind
jedoch nicht mit einander verbunden und sind physisch von einander
getrennt.
-
Nachdem
die zwei metallischen Schichten 22 und 23 galvanisch
aufgebracht worden sind, wird die von den zwei Trägerstreifenbändern und
den Dioden 2 ausgeformte zusammengesetzte Anordnung aus
dem galvanischen Bad entfernt und kann einem weiteren Formverfahren
unterzogen werden, um die Diode 2 und die oberen und die
Seitenoberflächen des
Chipträgers 3 und
der Anschlussklemme 4 von jedem der elektronischen Bauelemente 1 zu
verkapseln. Die unteren Oberflächen 24 der
ersten metallischen Schicht 22 und der zweiten metallischen Schicht 23,
die auf der unteren Oberfläche 10 des Chipträgers 3 beziehungsweise
des Fußbereichs 19 angeordnet
sind, bleiben frei von der Kunststoffverkapselungsmischung und stellen
die äußeren Anschlussoberflächen des
elektronischen Bauelements 1 zur Verfügung. Die einzelnen elektronischen
Bauelemente 1 können
dann von der zusammengesetzten, durch die zwei Trägerstreifenbänder und
die Vielzahl von Dioden 2 ausgeformten Anordnung einzeln abgetrennt
werden.
-
2 veranschaulicht
ein elektronisches Bauelement 25 entsprechend einer zweiten
Ausführungsform.
Das zweite elektronische Bauelement 25 umfasst eine Diode 2,
einen Chipträger 3 und
eine Anschlussklemme 4, wie in 1 für die erste
Ausführungsform
veranschaulicht.
-
In
der zweiten Ausführungsform
umfasst die Anschlussklemme 4 weiterhin eine Vielzahl von
im flachen Verwebeteilbereich 15 der Anschlussklemme 4 angeordneten
Durchgangslöchern 26.
Jedes der Durchgangslöcher 26 erstreckt
sich von der oberen Oberfläche 27 zur
unteren Oberfläche 17 des
flachen Verwebeteilbereichs 15 der Anschlussklemme 4. Mindestens
einige der Vielzahl von Durchgangslöchern 26 sind über dem
Anodenanschluss 8 der Diode 2 angeordnet. Die
Durchgangslöcher 26 ermöglichen
der Lösung
des galvanischen Bads, leichter in das Volumen zwischen der unteren
Oberfläche 17 der
Anschlussklemme 4 und der äußersten Oberfläche 6 der
Diode 2 einzudringen. Während
der galvanischen Aufbringung können
jegliche Gase, die erzeugte worden sein können, auch leichter durch die Durchgangslöcher 26 weg
von dem Schnittstellenbereich zwischen der Anschlussklemme 4 und
der Diode 2 entweichen. Die Qualität der in dem Anschlussbereich
zwischen der Anschlussklemme 4 und der Diode 2 angeordneten
Metallschicht 23 kann verbessert werden.
-
In
dieser Ausführungsform
bestehen der Chipträger 3 und
die Anschlussklemme 4 jeweils im Wesentlichen aus Kupfer,
und die galvanisch aufgebrachten Metallschichten 22 und 23 bestehen
im Wesentlichen aus Nickel.
-
Je
nach dem Durchmesser von jedem der Durchgangslöcher 26, können die
Durchgangslöcher 26 völlig von
der galvanisch aufgebrachten Metallschicht 23 ausgefüllt werden
oder können
eine Beschichtung an den Seitenwänden
der Durchgangslöcher 26 umfassen
und der mittlere Bereich der Durchgangslöcher 26 bleibt frei
von der zweiten Metallbeschichtung 23. Die Durchgangslöcher 26 können in
der Anschlussklemme 4 durch Ätzen, Stanzen oder Bohren hergestellt
werden.
-
Das
elektronische Bauelement 25 entsprechend der zweiten Ausführungsform
unterscheidet sich vom elektronischen Bauelement 1 entsprechend der
ersten Ausführungsform
auch darin, dass die untere Oberfläche 10 des Chipträgers 3 und
die untere Oberfläche 28 des
Fußbereichs 19 der
Anschlussklemme 4 von den galvanisch aufgebrachten Metallschichten 22 beziehungsweise 23 unbedeckt
bleiben. Die untere Oberfläche 10 des
Chipträgers 3 und die
untere Oberfläche 20 des
Fußbereichs 19 stellen die äußeren Anschlussoberflächen des
elektronischen Bauelements 25 zur Verfügung, die leicht gelötet werden
können.
-
Die
untere Oberfläche 10 des
Chipträgers 3 und
die untere Oberfläche 20 des
Fußbereichs 19 der Anschlussklemme 4 können vor
der Aufbringung der metallischen Schichten 22 und 23 von
einer Schutzschicht bedeckt werden. Die Schutzschicht kann durch
eine organische Oberflächenschutzschicht oder
eine anhaftende Folie zur Verfügung
gestellt werden. Die Schutzschicht wird dann entfernt, nachdem das
galvanische Aufbringungsverfahren ausgeführt worden ist, um die untere
Oberfläche 10 des Trägerstreifens 3 und
die untere Oberfläche 20 des Fußbereichs 19 der
Anschlussklemme 4 freizulegen.
-
3 veranschaulicht
ein elektronisches Bauelement 30 entsprechend der dritten
Ausführungsform.
Das elektronische Bauelement 30 umfasst ein vertikales
Leistungs-MOSFET Bauteil 31, einen Chipträger 3 und
eine Anschlussklemme 4.
-
In
der dritten Ausführungsform
umfasst der Chipträger 3 zwei
Chipträgerteilbereiche 32 und 33, die
physisch von einander getrennt sind und benachbart zu einander angeordnet
sind. Die zwei Chipträgerteilbereiche 32 und 33 weisen
je eine Oberfläche 9 auf,
wobei diese beiden im Wesentlichen zu einander und zu einer unteren
Oberfläche 10 koplanar sind,
und eine untere Oberfläche 10,
die der oberen Oberfläche 9 gegenüber liegt
und wobei diese beiden im Wesentlichen koplanar zu einander sind.
Das vertikale MOSFET Bauteil 31 weist eine erste Oberfläche 5 auf,
die eine Sourceelektrode 34 und eine Gateelektrode 35 umfasst.
Die Gateelektrode 35 ist lateral kleiner als die Sourceelektrode 34 und
ist in einem Kantenbereich der ersten Oberfläche 5 angeordnet. In
Anbetracht des in 3 veranschaulichten elektronischen
Bauelements 30 ist die Gateelektrode 35 in Richtung
der rechten Seite angeordnet. Die zweite Oberflä che 6 des MOSFET Bauteils 31 umfasst
eine Drainelektrode 36, die sich über die Mehrheit der zweiten
Oberfläche 6 erstreckt.
-
In
der dritten Ausführungsform
wird die erste größere Seite 5 des
MOSFET Bauteils 31 der oberen Oberfläche 9 von den zwei
Teilbereichen 32 und 33 des Chipträgers 3 durch
eine Vielzahl von anhaftenden Erhebungen 37 beabstandet.
Eine Vielzahl von anhaftenden Erhebungen 38, von denen
eine in der Querschnittsansicht gemäß 3 zu ersehen
ist, ist auf dem Bereich der ersten Oberfläche 5 angeordnet, in
dem die Sourceelektrode 34 angeordnet ist. Eine weitere
anhaftende Erhebung 39 ist an der Peripherie der ersten
Oberfläche 5 außerhalb
der Gateelektrode 35 angeordnet. Im Gegensatz zu der ersten
und zweiten Ausführungsform,
sind die obere Oberfläche 9 des
Chipträgers 3 und
die untere Oberfläche 17 des flachen
Verwebeteilbereichs 15 der Anschlussklemme 4 frei
von Vertiefungen.
-
Das
MOSFET Bauteil 31 ist mit seiner ersten Oberfläche 5 nach
unten in Richtung der oberen Oberfläche 9 des Trägerstreifens 3 liegend
angeordnet. Die Sourceelektrode 34 ist angeordnet zeigend in
Richtung der und ist angeordnet über
der oberen Oberfläche 9 des
ersten Teilbereichs 32 des Chipträgers 3, und die Gateelektrode 35 ist
angeordnet über und
in Richtung der oberen Oberfläche 9 des
zweiten Teilbereichs 33 des Chipträgers 3 liegend. Das
MOSFET Bauteil 31 ist so angeordnet, dass die ersten, im Bereich
der Sourceelektrode 34 angeordneten anhaftenden Erhebungen 38 auf
die obere Oberfläche 9 des
ersten Teilbereichs 32 des Chipträgers 3 montiert werden
und so, dass die an der Peripherie außerhalb der Gateelektrode 35 angeordnete
anhaftende Erhebung 39 auf der oberen Oberfläche 9 des zweiten
Teilbereichs 33 des Chipträgers 3 angeordnet
ist. Das MOSFET Bauteil 31 erstreckt sich über den
Bereich, der die zwei getrennten Teilbereiche 32 und 33 des
Chipträgers 3 physisch
trennt.
-
Die
Vielzahl der anhaftenden Erhebungen 37 weisen jeweils eine
Höhe auf,
die die erste Oberfläche 5 des
MOSFET Bauteils 31 von der oberen Oberfläche 9 des
Chipträgers 3 beabstandet,
um so eine Aussparung 14 zwischen diesen Oberflächen zu
erzeugen. Jede der anhaftenden Erhebungen 37 weist eine
Höhe von
ungefähr
d auf, die in dieser Ausführungsform
etwa 50 μm
beträgt.
Die obere Oberfläche 9 der
zwei Teilbereiche des Chipträgers 3 ist
gleichförmig
und frei von Vertiefungen. Ebenso werden in der unteren Oberfläche 17 der
Anschlussklemme 4 keine Vertiefungen zur Verfügung gestellt.
-
Die
Drainelektrode 36 liegt nach oben weg gerichtet vom Chipträger 3.
Eine weitere anhaftende Erhebung 40 ist auf der Drainelektrode 36 angeordnet,
die ebenfalls eine Höhe
von etwa 50 μm
aufweist. Die Anschlussklemme 4 weist im Wesentlichen dieselbe
Form auf wie die in den ersten und zweiten Ausführungsformen gemäß der 1 und 2 gezeigte.
Die untere Oberfläche 17 des
flachen Verwebeteilbereichs 15 der Anschlussklemme 4 ist
am distalen Ende der auf der Drainelektrode 36 angeordneten
anhaftenden Erhebung 40 angeordnet. Die untere Oberfläche 17 des
flachen Verwebeteilbereichs 15 der Anschlussklemme 4 ist über der
Drainelektrode 36 angeordnet und ist durch die anhaftende
Erhebung 40 in einem Abstand d von etwa 50 μm von der Drainelektrode 36 beabstandet.
-
Das
MOSFET Bauteil 31 umfasst Elektroden, das heißt eine
Sourceelektrode 34, eine Gateelektrode 35 und
eine Drainelektrode 36, die jede eine gleichförmige äußerste Oberfläche ohne
eine Auskragung aufweisen. Die Verwendung von anhaftenden Erhebun gen,
um die Abstandselemente zur Verfügung
zu stellen, ermöglicht,
dass ein unveränderten
MOSFET Bauteil 31 ohne zusätzliche Auskragungen oder Vertiefungen,
die einen Teil einer Abstandsstruktur ausformen, verwendet werden
kann.
-
Das
elektronische Bauelement 30 umfasst drei galvanisch aufgebrachte
metallische Schichten. Die erste metallische Schicht 22 ist
auf der oberen Oberfläche 9 und
Seitenflächen
der ersten Teilbereichs 32 des Chipträgers 3 angeordnet
und ein Teilbereich der ersten metallischen Schicht 22 erstreckt sich
zwischen der oberen Oberfläche 9 des
ersten Teilbereichs 32 des Chipträgers 3 und der Sourceelektrode 34.
Die erste metallische Schicht 22 verbindet deshalb die
Sourceelektrode 34 physisch und elektrisch mit dem ersten
Teilbereich 32 des Chipträgers 3.
-
Die
zweite metallische Schicht 23 bedeckt ähnlich wie die in den ersten
und zweiten Ausführungsformen
gemäß der 1 und 2 gezeigt
die äußeren Oberflächen der
Anschlussklemme 4 und erstreckt sich zwischen der unteren
Oberfläche 17 des
flachen Verwebeteilbereichs 15 und der oberen Oberfläche 6 der
Drainelektrode 36 des MOSFET Bauteils 31. Ein
Teilbereich der zweiten galvanisch aufgebrachten metallischen Schicht 23 erstreckt
sich direkt zwischen der unteren Oberfläche 17 des flachen
Verwebeteilbereichs 15 der Anschlussklemme 4 und
der äußersten
Oberfläche 6 der
Drainelektrode 36. Die zweite galvanisch aufgebrachte Schicht 23 verbindet
deshalb die Anschlussklemme 4 elektrisch und physisch mit
der Drainelektrode 36 des MOSFET Bauteils 31.
-
Das
elektronische Bauelement 30 umfasst weiterhin eine dritte
galvanisch aufgebrachte Metallschicht 41, die auf der seitli chen
und den oberen Oberflächen
des zweiten Teilbereichs 33 des Chipträgers 3 angeordnet
ist. Ein Bereich der dritten galvanisch aufgebrachten metallischen
Schicht 41 erstreckt sich zwischen der Gateelektrode 35 und
der oberen Oberfläche 9 des
zweiten Teilbereichs 33 des Chipträgers 3 und verbindet
die Gateelektrode 35 physisch und elektrisch mit dem zweiten
Teilbereich 33 des Chipträgers 3.
-
Die
drei galvanisch aufgebrachten metallischen Schichten 22, 23 und 33 sind
alle physisch von einander getrennt. Deshalb sind die drei Elektroden des
MOSFET Bauteils 31 unabhängig elektrisch von den zwei
Teilbereichen des Chipträgers 3 und
der Anschlussklemme 4 zugänglich.
-
In
der dritten Ausführungsform,
veranschaulicht in 3, bleiben die unteren Oberflächen der zwei
Chipträgerteilbereiche 32 und 33 und
des Fußbereichs 19 der
Anschlusszuleitung 4 frei von den galvanisch aufgebrachten
metallischen Schichten 22, 41 beziehungsweise 23,
und formen die äußeren Anschlussoberflächen 24 des
elektronischen Bauelements 30 aus. Das elektronische Bauelement 30 umfasst
auch eine Kunststoffverkapselungsmischung, die in 3 nicht
veranschaulicht wird. Die Kunststoffverkapselungsmischung verkapselt
das MOSFET Bauteil 31 und die obere und die Seitenflächen des
Chipträgers 3 und
der Anschlussklemme 4. Die Kunststoffverkapselungsmischung
stellt auch eine weitere elektrische Isolierung zwischen der ersten galvanisch
aufgebrachten metallischen Schicht 22, der zweiten galvanisch
aufgebrachten metallischen Schicht 23 und der dritten galvanisch
aufgebrachten metallischen Schicht 41 zur Verfügung.
-
Das
elektronische Bauelement 30 wird durch Bereitstellen eines
ersten Trägerstreifenbandes
zusammengefügt,
der eine Vielzahl von Bauteilpositionen umfasst, wobei jede Bauteilposition
eine Anschlussklemme 4 für ein elektronisches Bauelement 30 zur
Verfügung
stellt. Das zweite Trägerstreifenband
wird zur Verfügung
gestellt, wobei diese eine Vielzahl von Bauteilpositionen umfasst,
wobei jede Bauteilposition zwei Chipträgerteilbereiche 32 und 33 für ein elektronisches
Bauelement 30 umfasst. Die unteren Oberflächen 10 der
Chipträgerteilbereiche 32 und 33 wie
auch die untere Oberfläche 20 des Fußbereichs 19 der
Anschlussklemme 4 sind von einer Schutzbeschichtung bedeckt.
-
Eine
Vielzahl anhaftender Erhebungen 37 ist auf die obere Oberfläche 9 von
jeder der einen Chip tragenden Bereiche 32 und 33 verteilt
und das MOSFET Bauteil 31 wird so über die anhaftenden Erhebungen 37 positioniert,
dass die Gateelektrode 35 direkt angeordnet ist oberhalb
des und in einem Abstand durch die haftende Erhebung 39 beabstandet ist
von dem zweiten Teilbereich 33 des Chipträgers 3 und
so, dass die Sourceelektrode 34 direkt angeordnet ist über und
beabstandet ist in einem Abstand von der oberen Oberfläche 9 des
ersten Chipträgerteilbereichs 32.
-
Eine
weitere anhaftende Erhebung 40 ist auf der Drainelektrode 36 aufgebracht,
die nach oben von dem Chipträger 3 weg
liegt. Das zweite Trägerstreifenband,
das eine Vielzahl von Anschlussklemmen 4 umfasst, ist so
angeordnet, dass der flache Verwebeteilbereich 15 oberhalb
angeordnet ist und in einem Abstand beabstandet ist von der Drainelektrode 36 auf
der nach außen
hin zeigenden Seite des MOSFET Bauteils 31 und so, dass
die untere Oberfläche 20 des
Fußbereichs 19 benachbart
zu dem ersten Teilbereich 32 des Chipträgers 3 angeordnet ist
und so, dass die untere Oberfläche 20 ungefähr koplanar
ist mit der unteren Oberfläche 10 von
jedem der einen Chip tragenden Teilbereiche 32 und 33.
-
Die
Anordnung wird in ein galvanisches Bad gestellt und ein galvanisches
Aufbringungsverfahren wird ausgeführt, um die drei metallischen
Schichten 22, 23 und 41 aufzubringen.
-
Nach
der Aufbringung der metallischen Schichten ist die Sourceelektrode 34 durch
die erste metallische Schicht 22 mit dem ersten Teilbereich 32 des
Trägerstreifens 3 elektrisch
und physisch verbunden, ist die Gateelektrode 35 durch
die dritte metallischen Schicht 41 mit dem zweiten Teilbereich 33 des
Chipträgers 3 elektrisch
und physisch verbunden und ist die Drainelektrode 38 durch
die zweite metallische Schicht 23 mit der Anschlussklemme 4 elektrisch
und physisch verbunden.
-
Die
Anordnung wird dann aus dem galvanischen Bad entfernt und die einzelnen
elektronischen Bauelemente 30 werden von dem zusammengesetzten
Element abgetrennt, das von den zwei Trägerstreifenband und der Vielzahl
von MOSFET Bauteilen ausgeformt wird. Bevor das elektronische Bauelement 30 einzeln
von der zusammengesetzten Trägerstreifenbandanordnung
abgetrennt wird, kann ein Formverfahren ausgeführt werden, um ein Kunststoffgehäuse für jedes
der elektronischen Bauelemente 30 zur Verfügung zu
stellen.
-
- 1
- erstes
elektronisches Bauelement
- 2
- vertikale
Diode
- 3
- Chipträger
- 4
- Anschlussklemme
- 5
- erste
Hauptoberfläche
der Diode
- 6
- zweite
Hauptoberfläche
der Diode
- 7
- Kathodenelektrode
- 8
- Anodenelektrode
- 9
- obere
Oberfläche
des Chipträgers
- 10
- untere
Oberfläche
des Chipträgers
- 11
- Abstandselement
- 12
- Vertiefung
- 13
- Auskragung
- 14
- Aussparung
- 15
- flacher
Verwebeteilbereich
- 16
- peripherer
Randzonenbereich
- 17
- untere
Oberfläche
des flachen Verwebeteilbereichs
- 18
- Seitenfläche der
Diode
- 19
- Fußbereich
- 20
- untere
Oberfläche
des Fußbereichs
- 21
- Vertiefung
- 22
- erste
galvanisch aufgebrachte metallische Schicht
- 23
- zweite
galvanisch aufgebrachte metallische Schicht
- 24
- äußere Anschlussoberfläche
- 25
- zweites
elektronisches Bauelement
- 26
- Durchgangsloch
- 27
- obere
Oberfläche
der Anschlussklemme
- 30
- drittes
elektronisches Bauelement
- 31
- vertikaler
Leistungs-MOSFET
- 32
- erster
Chipträgerteilbereich
- 33
- zweiter
Chipträgerteilbereich
- 34
- Sourceelektrode
- 35
- Gateelektrode
- 36
- Drainelektrode
- 37
- anhaftende
Erhebung
- 38
- erste
anhaftende Erhebung
- 39
- zweite
anhaftende Erhebung
- 40
- dritte
anhaftende Erhebung
- 41
- dritte
galvanisch aufgebrachte Metallschicht