[go: up one dir, main page]

DE102007019551B4 - Semiconductor device and method of making the same - Google Patents

Semiconductor device and method of making the same Download PDF

Info

Publication number
DE102007019551B4
DE102007019551B4 DE102007019551A DE102007019551A DE102007019551B4 DE 102007019551 B4 DE102007019551 B4 DE 102007019551B4 DE 102007019551 A DE102007019551 A DE 102007019551A DE 102007019551 A DE102007019551 A DE 102007019551A DE 102007019551 B4 DE102007019551 B4 DE 102007019551B4
Authority
DE
Germany
Prior art keywords
heavy metal
main surface
semiconductor device
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007019551A
Other languages
German (de)
Other versions
DE102007019551B9 (en
DE102007019551A1 (en
Inventor
Dr. Schulze Hans-Joachim
Dr. Schmitt Markus
Dr. Sedlmaier Stefan
Dr. Mauder Anton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007019551A priority Critical patent/DE102007019551B9/en
Publication of DE102007019551A1 publication Critical patent/DE102007019551A1/en
Application granted granted Critical
Publication of DE102007019551B4 publication Critical patent/DE102007019551B4/en
Publication of DE102007019551B9 publication Critical patent/DE102007019551B9/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/052—Forming charge compensation regions, e.g. superjunctions by forming stacked epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement (100), umfassend ein Substrat (10) von einem ersten Leitungstyp (n) mit einer ersten Hauptoberfläche (15) des Halbleiterbauelements, eine Halbleiterschicht (20) vom ersten Leitungstyp, die auf dem Substrat (10) angeordnet ist und eine zweite Hauptoberfläche (25) des Halbleiterbauelements umfaßt, einen ersten Anschluß (D), der an der ersten Hauptoberfläche (15) des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß (S), der an der zweiten Hauptoberfläche (25) des Halbleiterbauelements angeordnet ist, ein Bodygebiet (30) von einem zum ersten Leitungstyp (n) entgegengesetzten zweiten Leitungstyp (p), das an die zweite Hauptoberfläche (25) angrenzt und zwischen dem ersten und dem zweiten Anschluß (D, S) angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche (25) in Richtung des Substrats (10) verlaufendes Kompensationsgebiet (40) vom zweiten Leitungstyp (p), wobei zumindest ein Bereich (21) der Halbleiterschicht (20) zumindest ein Schwermetall mit einer Konzentration von mindestens 1·1010 cm–3 aufweist, wobei die Halbleiterschicht...A semiconductor component (100) comprising a substrate (10) of a first conductivity type (s) with a first main surface (15) of the semiconductor component, a semiconductor layer (20) of the first conductivity type, which is arranged on the substrate (10) and a second main surface (25) of the semiconductor component comprises a first connection (D) which is arranged on the first main surface (15) of the semiconductor component, a second connection (S) which is arranged on the second main surface (25) of the semiconductor component, a body region ( 30) of a second conduction type (p) opposite to the first conduction type (n), which adjoins the second main surface (25) and is arranged between the first and the second connection (D, S), and at least one of the second main surface ( 25) compensation region (40) of the second conductivity type (p) running in the direction of the substrate (10), at least one region (21) of the semiconductor layer (20) having at least one heavy metal a concentration of at least 1 · 1010 cm -3, wherein the semiconductor layer ...

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Die vorliegende Erfindung betrifft ein Halbleiter-Bauelement und ein Verfahren zur Herstellung eines Halbleiter-Bauelements. Insbesondere betrifft die vorliegende Erfindung ein Kompensationsbauelement und ein Verfahren zur Herstellung eines Kompensationsbauelements.The present invention relates to a semiconductor device and a method of manufacturing a semiconductor device. In particular, the present invention relates to a compensation component and a method for manufacturing a compensation component.

Die Durchbruchspannung eines herkömmlichen Leistungstransistors und sein Durchlasswiderstand sind über die Dotierung und die Länge bzw. die Dicke der Driftstrecke, also des die Sperrspannung im Wesentlichen aufnehmenden Gebietes, miteinander verknüpft. Dabei führen eine hohe Dotierung und eine kurze Driftstrecke zu einem niedrigen Durchlasswiderstand, haben jedoch auch eine niedrige Durchbruchspannung zur Folge. Umgekehrt führen eine niedrige Dotierung und eine lange Driftstrecke zu einer hohen Durchbruchspannung, was jedoch zu einem hohen Durchlasswiderstand führt. Um diesen Zusammenhang hinsichtlich der Höhe der Dotierung zu entkoppeln, sind im Stand der Technik verschiedene Kompensationsstrukturen vorgeschlagen worden. Gemäß einem Beispiel werden dabei lateral zur Driftstrecke Säulen- oder Mauerbereiche ausgebildet, die von einem zur Driftstrecke entgegengesetzten Leitungstyp sind.The breakdown voltage of a conventional power transistor and its forward resistance are linked to one another via the doping and the length or the thickness of the drift path, that is to say the area essentially receiving the blocking voltage. A high doping and a short drift path lead to a low on-resistance, but also result in a low breakdown voltage. Conversely, a low doping and a long drift path lead to a high breakdown voltage, but this leads to a high on-resistance. To decouple this relationship with respect to the amount of doping, various compensation structures have been proposed in the prior art. According to one example, column or wall regions are formed laterally to the drift path and are of a line type opposite to the drift path.

So ist aus der Patentschrift DE 197 30 759 C1 ein vertikaler Leistungs-MOSFET mit in einer Innenzone angeordneten zusätzlichen säulenartigen Zonen bekannt. Die zusätzlichen säulenartigen Zonen haben den gleichen und den entgegengesetzten Leitfähigkeitstyp wie die Innenzone. Die Ladungsträgerlebensdauer ist in den zusätzlichen Zonen, die den gleichen Leitfähigkeitstyp wie die Innenzone aufweisen, vermindert, und die Innenzone ist so dimensioniert, dass die Raumladungszone den Übergang zwischen der Innenzone und einer Drainzone nicht erreicht.So is from the patent DE 197 30 759 C1 a vertical power MOSFET with arranged in an inner zone additional columnar zones known. The additional columnar zones have the same and opposite conductivity type as the inner zone. The carrier lifetime is reduced in the additional zones having the same conductivity type as the inner zone, and the inner zone is dimensioned such that the space charge zone does not reach the transition between the inner zone and a drain zone.

Die Patentschrift DE 103 37 457 B3 beschreibt ein MOS-Transistorbauelement, das nach dem Kompensationsprinzip funktioniert. Das Bauelement umfasst eine Source-Zone, eine Body-Zone und eine sich an die Body-Zone anschließende säulenförmig ausgebildete Kompensationszone, wobei Body-Zone und Source-Zone durch eine gemeinsame Anschlusselektrode kontaktiert sind. Benachbart zu der wenigstens einen Kompensationszone und der Body-Zone erstreckt sich ein Abschnitt einer Driftzone bis annähernd an die Anschlusselektrode, wobei zwischen der Anschlusselektrode und diesem Abschnitt der Driftzone eine Zwischenschicht aus einem schwachdotierten Halbleitermaterial angeordnet oder ein Schottky-Kontakt gebildet ist.The patent DE 103 37 457 B3 describes a MOS transistor device that works on the principle of compensation. The component comprises a source zone, a body zone and a column-shaped compensation zone adjoining the body zone, where the body zone and the source zone are contacted by a common connection electrode. Adjacent to the at least one compensation zone and the body zone, a portion of a drift zone extends approximately to the terminal electrode, wherein between the terminal electrode and this portion of the drift zone, an intermediate layer of a weakly doped semiconductor material arranged or a Schottky contact is formed.

Die Offenlegungsschrift DE 101 22 364 A1 beschreibt ein Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, das derart ausgestaltet ist, dass dessen Durchbruchspannung bei konstanter Temperatur als Funktion der Zeit zunimmt.The publication DE 101 22 364 A1 describes a semiconductor device according to the principle of carrier compensation, which is designed such that its breakdown voltage at constant temperature increases as a function of time.

Für bestimmte Anwendungen wie z. B. Zero-Voltage-Switching(ZVS)-Resonanzkonverter ist es bei Kompensationsbauelementen wünschenswert, die Schaltgeschwindigkeit der Bodydiode möglichst groß zu machen, um die Zerstörung des Bauteils bei Kommutierung, niedriger anliegender Last oder in besonderen Fehlerzuständen des Umrichters zu vermeiden. Außerdem ist z. B. für Brückenschaltungen eine geringe Speicherladung der Bodydiode zur Reduktion von Schaltverlusten oder zur Erhöhung der Zerstörungsschwelle vorteilhaft.For certain applications such. As zero-voltage switching (ZVS) resonant converter, it is desirable in Kompensationsbauelementen to make the switching speed of the body diode as large as possible in order to avoid the destruction of the component during commutation, lower applied load or in special fault conditions of the inverter. In addition, z. B. for bridge circuits a low storage charge of the body diode to reduce switching losses or increase the destruction threshold advantageous.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Im Hinblick auf das oben Gesagte wird ein Halbleiterbauelement bereitgestellt, umfassend ein Substrat von einem ersten Leitungstyp mit einer ersten Hauptoberfläche des Halbleiterbauelements, eine Halbleiterschicht vom ersten Leitungstyp, die auf dem Substrat angeordnet ist und eine zweite Hauptoberfläche des Halbleiterbauelements umfaßt, einen ersten Anschluß, der an der ersten Hauptoberfläche des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß, der an der zweiten Hauptoberfläche des Halbleiterbauelements angeordnet ist, ein Bodygebiet von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, das an die zweite Hauptoberfläche angrenzt und zwischen dem ersten und dem zweiten Anschluß angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche in Richtung des Substrats verlaufendes Kompensationsgebiet vom zweiten Leitungstyp, wobei zumindest ein Bereich der Halbleiterschicht zumindest ein Schwermetall mit einer Konzentration von mindestens 1·1010 cm–3 aufweist. Dabei umfasst die Halbleiterschicht einen von der zweiten Hauptoberfläche beabstandeten Bereich höherer Schwermetallkonzentration, in dem die Schwermetallkonzentration ein lokales Maximum aufweist, wobei der Bereich höherer Schwermetallkonzentration innerhalb der vom Substrat in Richtung zur zweiten Hauptoberfläche gesehen letzten 75% der Halbleiterschicht angeordnet ist.In view of the above, there is provided a semiconductor device comprising a substrate of a first conductivity type having a first main surface of the semiconductor device, a first conductivity type semiconductor layer disposed on the substrate and a second main surface of the semiconductor device, a first terminal disposed on the first main surface of the semiconductor device, a second terminal disposed on the second main surface of the semiconductor device, a body region of a second conductivity type opposite to the first conductivity type, adjacent to the second main surface and interposed between the first and second terminals and at least one second conductivity type compensation region extending from the second main surface toward the substrate, wherein at least a portion of the semiconductor layer comprises at least one heavy metal having a concentration of at least 1 × 10 5 10 cm -3 . In this case, the semiconductor layer comprises a region of higher heavy metal concentration spaced from the second main surface, in which the heavy metal concentration has a local maximum, wherein the region of higher heavy metal concentration is arranged within the last 75% of the semiconductor layer viewed from the substrate in the direction of the second main surface.

KURZBESCHREIBUNG DER FIGURENBRIEF DESCRIPTION OF THE FIGURES

Im Folgenden wird die Erfindung anhand von in den beigefügten Figuren gezeigten Ausführungsbeispielen beschrieben. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsbeispiele beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombination eines Ausführungsbeispiels mit Merkmalen und Merkmalskombinationen eines anderen Ausführungsbeispiels zu kombinieren.In the following the invention will be described with reference to exemplary embodiments shown in the attached figures. However, the invention is not limited to the specific embodiments described, but may be suitably modified and modified. It is within the scope of the invention, individual features and feature combination of an embodiment with Combining features and feature combinations of another embodiment.

1 zeigt ein Halbleiter-Bauelement gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. 1 shows a semiconductor device according to a first embodiment of the present invention.

2 zeigt den Verlauf der Schwermetallkonzentration in Tiefenrichtung des Halbleiter-Bauelements aus 1. 2 shows the course of the heavy metal concentration in the depth direction of the semiconductor device 1 ,

3 zeigt den Verlauf der Trägerlebensdauer in Tiefenrichtung des Halbleiter-Bauelements gemäß 1. 3 shows the course of the carrier lifetime in the depth direction of the semiconductor device according to 1 ,

4 zeigt ein Halbleiter-Bauelement gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. 4 shows a semiconductor device according to another embodiment of the present invention.

5 zeigt den Verlauf einer Schwermetallkonzentration in Tiefenrichtung des Halbleiter-Bauelements gemäß 4. 5 shows the course of a heavy metal concentration in the depth direction of the semiconductor device according to 4 ,

6 zeigt den Verlauf der Trägerlebensdauer in Tiefenrichtung des Halbleiter-Bauelements gemäß 4. 6 shows the course of the carrier lifetime in the depth direction of the semiconductor device according to 4 ,

7 zeigt den Verlauf der Trägerlebensdauer in Tiefenrichtung bei einem Halbleiter-Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. 7 shows the profile of the carrier lifetime in the depth direction in a semiconductor device according to an embodiment of the present invention.

8A bis 8E zeigen ein Herstellungsverfahren für ein Halbleiter-Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. 8A to 8E show a manufacturing method of a semiconductor device according to an embodiment of the present invention.

9A und 9B zeigen ein Herstellungsverfahren für ein Halbleiter-Bauelement gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. 9A and 9B show a manufacturing method of a semiconductor device according to another embodiment of the present invention.

10 zeigt ein Halbleiter-Bauelement gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zusammen mit dem Verlauf der Trägerlebensdauer in lateraler Richtung des Halbleiter-Bauelements. 10 shows a semiconductor device according to another embodiment of the present invention, together with the profile of the carrier lifetime in the lateral direction of the semiconductor device.

11A bis 11I zeigen ein Herstellungsverfahren für ein Halbleiter-Bauelement gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. 11A to 11I show a manufacturing method of a semiconductor device according to another embodiment of the present invention.

12 zeigt ein Halbleiter-Bauelement gemäß noch einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zusammen mit dem Verlauf der Trägerlebensdauer in lateraler Richtung und in Tiefenrichtung des Halbleiter-Bauelements. 12 shows a semiconductor device according to yet another embodiment of the present invention, along with the course of the carrier lifetime in the lateral direction and in the depth direction of the semiconductor device.

13 zeigt einen Vergleich verschiedener Lebensdauer-Einstellungen auf das Abschaltverhalten der Body-Diode. 13 shows a comparison of different life settings on the turn-off of the body diode.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen erläutert.The invention will be explained below with reference to exemplary embodiments.

1 zeigt ein Halbleiter-Bauelement gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Das Halbleiter-Bauelement 100 umfasst ein Substrat 10, das von einem ersten Leitungstyp n ist. Das Substrat 10 weist eine erste Hauptoberfläche 15 des Halbleiter-Bauelements auf. An der ersten Hauptoberfläche 15 ist ein erster Anschluss D des Halbleiter-Bauelements angeordnet. Auf dem Substrat 10 ist eine Halbleiterschicht 20 angeordnet, die eine zweite Hauptoberfläche 25 des Halbleiter-Bauelements umfasst. Typischerweise kann die Halbleiterschicht 20 eine kristalline Schicht sein. Eine kristalline Halbleiterschicht 20 kann sowohl polykristallin, monokristallin oder auch epitaktisch sein. Die Halbleiterschicht 20 ist ebenfalls vom ersten Leitungstyp n, wobei eine Dotierung der Halbleiterschicht 20 kleiner sein kann als eine Dotierung des Substrats 10. Typischerweise kann die Dotierung der Halbleiterschicht 20 wenigstens zehnmal kleiner sein als die Dotierung des Substrats 10. An der zweiten Hauptoberfläche 25 der Halbleiterschicht 20 ist ein zweiter Anschluss S des Halbleiter-Bauelements angeordnet. Beispielsweise kann es sich bei dem zweiten Anschluss S um einen Source-Anschluss eines Transistors handeln, wobei es sich dann bei dem ersten Anschluss D um einen Drain-Anschluss des Transistors handelt. 1 shows a semiconductor device according to a first embodiment of the present invention. The semiconductor device 100 includes a substrate 10 which is of a first conductivity type n. The substrate 10 has a first main surface 15 of the semiconductor device. At the first main surface 15 a first terminal D of the semiconductor device is arranged. On the substrate 10 is a semiconductor layer 20 arranged, which has a second main surface 25 of the semiconductor device. Typically, the semiconductor layer 20 to be a crystalline layer. A crystalline semiconductor layer 20 may be either polycrystalline, monocrystalline or epitaxial. The semiconductor layer 20 is also of the first conductivity type n, wherein a doping of the semiconductor layer 20 may be smaller than a doping of the substrate 10 , Typically, the doping of the semiconductor layer 20 at least ten times smaller than the doping of the substrate 10 , At the second main surface 25 the semiconductor layer 20 a second terminal S of the semiconductor device is arranged. For example, the second terminal S may be a source terminal of a transistor, in which case the first terminal D is a drain terminal of the transistor.

Das Halbleiter-Bauelement 100 umfasst weiterhin ein Body-Gebiet 30 von einem zweiten Leitungstyp p, der zu dem ersten Leitungstyp n entgegengesetzt ist. Das Body-Gebiet 30 grenzt an die zweite Hauptoberfläche 25 an und umschließt das Gebiet des zweiten Anschlusses S, das vom ersten Leitungstyp n ist. Auf diese Weise ist das Body-Gebiet 30 zwischen dem ersten und dem zweiten Anschluss D, S angeordnet.The semiconductor device 100 also includes a body area 30 of a second conductivity type p, which is opposite to the first conductivity type n. The body area 30 adjoins the second main surface 25 and encloses the area of the second terminal S, which is of the first conductivity type n. This is the body area 30 between the first and the second terminal D, S arranged.

Die Halbleiterstruktur 100 umfasst weiterhin einen Anschluss G für eine Gate-Elektrode, die oberhalb und isoliert von der Halbleiterschicht 20 angeordnet ist. Beispielsweise kann ein Gate-Oxid zwischen der Halbleiterschicht 20 und der Gate-Elektrode angeordnet sein. Auf diese Weise weist das Halbleiter-Bauelement 100 die Struktur eines Leistungstransistors auf. Zusätzlich umfasst das Halbleiter-Bauelement 100 zumindest ein Kompensationsgebiet 40 vom zweiten Leitungstyp p. Das Kompensationsgebiet 40 verläuft von der zweiten Hauptoberfläche 25 in Richtung auf das Substrat 10 hin. Beispielsweise kann das Kompensationsgebiet 40 als Säule oder als Mauer ausgebildet sein. In dem in 1 gezeigten Ausführungsbeispiel sind zwei nebeneinander angeordnete Kompensationsgebiete gezeigt. Zwischen diesen beiden Kompensationsgebieten 40 verläuft eine Driftstrecke 21 des Kompensationsbauelements. Die Dotierungsladung aus der Driftstrecke 21 findet ihre Gegenladung in den nicht-ausräumbaren Ladungen des Kompensationsgebiets 40. Auf diese Weise kann der Zusammenhang zwischen Durchbruchspannung und Durchlasswiderstand hinsichtlich der Höhe der Dotierung zumindest teilweise entkoppelt werden.The semiconductor structure 100 further comprises a gate G terminal G above and insulated from the semiconductor layer 20 is arranged. For example, a gate oxide may be interposed between the semiconductor layer 20 and the gate electrode. In this way, the semiconductor device 100 the structure of a power transistor. In addition, the semiconductor device includes 100 at least one compensation area 40 of the second conductivity type p. The compensation area 40 runs from the second main surface 25 towards the substrate 10 out. For example, the compensation area 40 be designed as a pillar or as a wall. In the in 1 shown embodiment, two juxtaposed compensation areas are shown. Between these two compensation areas 40 runs a drift path 21 of the compensation component. The doping charge from the drift path 21 finds its counter-charge in the non-expansible charges of the compensation area 40 , In this way, the relationship between the breakdown voltage and the forward resistance with respect to the amount of doping can be at least partially decoupled.

Gemäß dem in 1 gezeigten Ausführungsbeispiel der vorliegenden Erfindung weist der Bereich 21 der Halbleiterschicht 20 zumindest ein Schwermetall mit einer Konzentration von mindestens 1·1010 cm–3 auf. Typischerweise liegt dabei die Konzentration der Schwermetallatome in der Driftstrecke 21 im Bereich von 5·1012 cm–3 bis 1·1017 cm–3. Dabei kann als Schwermetall Platin und/oder Palladium verwendet werden.According to the in 1 shown embodiment of the present invention, the area 21 the semiconductor layer 20 at least one heavy metal having a concentration of at least 1 × 10 10 cm -3 . Typically, the concentration of heavy metal atoms in the drift path 21 in the range of 5 × 10 12 cm -3 to 1 × 10 17 cm -3 . It can be used as a heavy metal platinum and / or palladium.

Durch das Einbringen des Schwermetalls in die Driftstrecke 21 wird dort gezielt die ambipolare Lebensdauer der Ladungsträger, insbesondere die Lebensdauer der Minoritäts-Ladungsträger, abgesenkt. Die Schwermetallatome bewirken nämlich eine erhöhte Rekombinationsrate der Majoritäts- und Minoritäts-Ladungsträger. Auf diese Weise ist die lokale mittlere Trägerlebensdauer in der Driftstrecke 21 im wesentlichen umgekehrt proportional zur lokalen Schwermetallkonzentration in der Driftstrecke.By introducing the heavy metal into the drift path 21 the ambipolar lifetime of the charge carriers, in particular the service life of the minority charge carriers, is deliberately lowered there. The heavy metal atoms namely cause an increased recombination rate of the majority and minority charge carriers. In this way, the local mean carrier lifetime is in the drift path 21 essentially inversely proportional to the local heavy metal concentration in the drift path.

2 zeigt einen Verlauf einer Schwermetallkonzentration in dem Halbleiter-Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Dabei ist der Verlauf der Schwermetallkonzentration zwischen der zweiten Hauptoberfläche 25 und der ersten Hauptoberfläche 15 in Tiefenrichtung des Halbleiter-Bauelements gemäß 1 gezeigt. Die Schwermetallkonzentration in dem Halbleiter-Bauelement weist ein für Diffusionsprozesse typisches Wannenprofil auf. Mit anderen Worten fällt die Konzentration an Schwermetallatomen von der zweiten Oberfläche in die Halbleiterschicht 20 hinein relativ steil auf einen im Wesentlichen konstanten Wert im Bulk ab. Zur ersten Hauptoberfläche 15 hin steigt dann die Konzentration an Schwermetallatomen im Wesentlichen symmetrisch zum Abfall an der zweiten Hauptoberfläche 25 wieder an. Wie bereits gesagt, bildet sich ein solches Wannenprofil typischerweise beim thermischen Eindiffundieren der Schwermetallatome aus. Es soll jedoch darauf hingewiesen werden, dass aufgrund unterschiedlicher Kristallstrukturen und/oder Materialeigenschaften insbesondere das Substrat 10 eine Getterwirkung für die Schwermetallatome haben kann. In diesem Falle weicht der Verlauf der Schwermetallkonzentration von dem in 2 gezeigten Wannenprofil insofern ab, als dass der konstante Wert im Bulk des Substrats 10 höher liegt als in der Halbleiterschicht 20. Auch der Verlauf der Schwermetallkonzentration kann in der Halbleiterschicht 20 verändert sein. Als Schwermetalle für die Eindiffusion können typischerweise Platin und/oder Palladium und/oder Gold verwendet werden, da diese über eine hinreichend große Diffusionskonstante verfügen. Weiterhin kann das in 2 gezeigte Wannenprofil dadurch hergestellt werden, dass eine Schwermetallschicht auf der ersten Hauptoberfläche 15 und/oder der zweiten Hauptoberfläche 25 abgeschieden wird, und die Schwermetallatome in einem nachfolgenden thermischen Diffusionsschritt in das Halbleiter-Bauelement eindiffundiert werden. Dabei kann die Schwermetallschicht auf der ersten Hauptoberfläche 15 und/oder der zweiten Hauptoberfläche 25 vollständig oder zumindest abschnittsweise aufgebracht werden. Insbesondere können beispielsweise nur die Anschlussbereiche S, D mit dem Schwermetall beschichtet werden. Auf diese Weise wird erreicht, dass die Schwermetallabscheidung passend in das Gesamtherstellverfahren des Bauelements integriert wird. 2 FIG. 12 shows a profile of a heavy metal concentration in the semiconductor device according to an embodiment of the present invention. FIG. The course of the heavy metal concentration between the second main surface is 25 and the first main surface 15 in the depth direction of the semiconductor device according to 1 shown. The heavy metal concentration in the semiconductor device has a well profile typical for diffusion processes. In other words, the concentration of heavy metal atoms falls from the second surface into the semiconductor layer 20 into relatively steeply to a substantially constant value in the bulk. To the first main surface 15 In this case, the concentration of heavy metal atoms increases substantially symmetrically to the drop at the second main surface 25 back to. As already mentioned, such a trough profile typically forms during the thermal diffusion of the heavy metal atoms. It should be noted, however, that due to different crystal structures and / or material properties, in particular the substrate 10 can have a getter effect for the heavy metal atoms. In this case, the course of the heavy metal concentration deviates from that in 2 shown in that the constant value in the bulk of the substrate 10 is higher than in the semiconductor layer 20 , The course of the heavy metal concentration can also be in the semiconductor layer 20 to be changed. Platinum and / or palladium and / or gold can typically be used as heavy metals for the diffusion because they have a sufficiently large diffusion constant. Furthermore, the in 2 shown tray profile can be produced by a heavy metal layer on the first main surface 15 and / or the second major surface 25 is deposited, and the heavy metal atoms are diffused into the semiconductor device in a subsequent thermal diffusion step. In this case, the heavy metal layer on the first main surface 15 and / or the second major surface 25 be applied completely or at least in sections. In particular, for example, only the connection areas S, D can be coated with the heavy metal. In this way, it is achieved that the heavy metal deposition is suitably integrated into the overall manufacturing process of the component.

Die Wirkung der Schwermetallkonzentration im Kompensationsbauelement 100 wird nun anhand der 3 erläutert. 3 zeigt den Verlauf der Trägerlebensdauer im Halbleiter-Bauelement entlang der Tiefenrichtung von der zweiten Hauptoberfläche 25 zur ersten Hauptoberfläche 15. Der Verlauf der Trägerlebensdauer ist im Wesentlichen invers zum Verlauf der Schwermetallkonzentration. Dies liegt daran, dass die Schwermetallatome zu einer erhöhten Rekombinationsrate von Minoritäts-Ladungsträgern und Majoritäts-Ladungsträgern führen. Auf diese Weise wird die ambipolare Lebensdauer der Ladungsträger durch die Anwesenheit der Schwermetallatome herabgesetzt. Insbesondere sind hierbei die Minoritäts-Ladungsträger betroffen, deren relativer Anteil bedeutend niedriger ist als der Anteil der Majoritäts-Ladungsträger. Auf diese Weise kann durch das Einbringen von Schwermetallatomen in das Kompensationsbauelement die Trägerlebensdauer in diesem Bauelement gezielt, effektiv und stabil abgesenkt werden, ohne dass hierbei beispielsweise die Isolationsoxide, insbesondere das Gate-Oxid des Bauelements oder andere Chip-Abdeckungen und Isolierschichten geschädigt werden.The effect of heavy metal concentration in the compensation component 100 will now be based on the 3 explained. 3 shows the profile of the carrier lifetime in the semiconductor device along the depth direction of the second main surface 25 to the first main surface 15 , The course of the carrier lifetime is essentially inverse to the course of the heavy metal concentration. This is because the heavy metal atoms result in an increased recombination rate of minority carriers and majority carriers. In this way, the ambipolar lifetime of the charge carriers is reduced by the presence of the heavy metal atoms. In particular, in this case the minority carriers are affected, the relative proportion is significantly lower than the proportion of majority charge carriers. In this way, by introducing heavy metal atoms into the compensation component, the carrier lifetime in this component can be lowered in a targeted, effective and stable manner, without, for example, the insulation oxides, in particular the gate oxide of the component or other chip covers and insulating layers, being damaged.

Eine weitere Ausführungsform der vorliegenden Erfindung wird nun anhand der 4 erläutert. Der grundsätzliche Aufbau des in 4 gezeigten Kompensationsbauelements 100 ist vergleichbar mit dem in 1 gezeigten Kompensationsbauelement. Jedoch unterscheidet sich das in 4 gezeigte Kompensationsbauelement von dem Kompensationsbauelement gemäß 1 dahingehend, dass die Halbleiterschicht 20 einen von der zweiten Hauptoberfläche 25 beabstandeten Bereich 22 aufweist, in dem die Schwermetallkonzentration lokal höher ist, das heißt in dem die Schwermetallkonzentration ein lokales Maximum aufweist. Der Konzentrationsverlauf ist am Beispiel einer Platin-Konzentration in 5 gezeigt. Darin weist das Halbleiter-Bauelement 100 gemäß 4 ebenfalls ein Wannenprofil, wie es in der 2 gezeigt ist, auf. Darüber hinaus ist dem Wannenprofil jedoch ein lokales Maximum überlagert, wobei das lokale Maximum in Tiefenrichtung von der zweiten Hauptoberfläche beabstandet ist. Entsprechend weist die in 6 dargestellte Trägerlebensdauer, die sich wie oben erläutert invers zur Schwermetallkonzentration verhält, ein lokales Minimum in dem Bereich auf, in dem die Schwermetallkonzentration ihr lokales Maximum hat. Dementsprechend erfahren die Ladungsträger auf ihrer Driftstrecke vom Kanalgebiet 35 des Kompensationsbauelements hin zum Substrat 10 Bereiche unterschiedlicher Trägerlebensdauer. Auch wenn sich das obige Ausführungsbeispiel auf Platin als Schwermetall bezieht, treffen die Aussagen jedoch auch auf andere Schwermetalle, insbesondere auf Palladium und Gold, zu.Another embodiment of the present invention will now be described with reference to FIGS 4 explained. The basic structure of in 4 shown Kompensationsbauelements 100 is similar to the one in 1 shown compensation component. However, that differs in 4 shown Kompensationsbauelement of the compensation device according to 1 in that the semiconductor layer 20 one from the second main surface 25 spaced area 22 having, in which the heavy metal concentration is locally higher, that is, in which the heavy metal concentration has a local maximum. The concentration curve is based on the example of a platinum concentration in 5 shown. Therein, the semiconductor device 100 according to 4 Also a tub profile, as in the 2 is shown on. In addition, however, the tray profile is superimposed with a local maximum, the local maximum being spaced in the depth direction from the second main surface. Accordingly, the in 6 represented carrier lifetime, which, as explained above, inversely related to the heavy metal concentration, a local minimum in the region in which the heavy metal concentration has its local maximum. Accordingly, the charge carriers experience their drift path from the channel region 35 of the compensation component towards the substrate 10 Areas of different carrier lifetime. Although the above embodiment refers to platinum as a heavy metal, however, the statements also apply to other heavy metals, in particular palladium and gold.

Gemäß einer Ausführungsform kann der in 4 gezeigte Bereich 22 höherer Schwermetallkonzentration innerhalb der vom Substrat 10 in Richtung zur zweiten Hauptoberfläche 25 gesehen letzten 75% der Halbleiterschicht angeordnet sein. Die Richtung vom Substrat 10 zur zweiten Hauptoberfläche 25 ist in 4 durch den Pfeil auf der linken Seite gekennzeichnet und verläuft genau entgegengesetzt zur Tiefenrichtung des Bauelements. Mit anderen Worten befindet sich der Bereich 22 höherer Schwermetallkonzentration oberhalb des an das Substrat 10 angrenzenden Viertels 24 der Halbleiterschicht 20. Insbesondere kann der Bereich 22 in den oberen 50% oder sogar den oberen 30% der Halbleiterschicht, gesehen in Richtung vom Substrat 10 zur zweiten Hauptoberfläche 25, angeordnet sein. Typischerweise liegt die Dicke der Halbleiterschicht 20 in einem Bereich von 30 μm bis 80 μm, insbesondere in einem Bereich von 40 μm bis 60 μm.According to one embodiment, the in 4 shown area 22 higher heavy metal concentration within the substrate 10 towards the second main surface 25 seen last 75% of the semiconductor layer may be arranged. The direction from the substrate 10 to the second main surface 25 is in 4 indicated by the arrow on the left side and runs exactly opposite to the depth direction of the device. In other words, the area is 22 higher heavy metal concentration above the substrate 10 adjacent district 24 the semiconductor layer 20 , In particular, the area can 22 in the top 50% or even the top 30% of the semiconductor layer, seen in the direction of the substrate 10 to the second main surface 25 be arranged. Typically, the thickness of the semiconductor layer is 20 in a range of 30 microns to 80 microns, in particular in a range of 40 microns to 60 microns.

Gemäß einer weiteren Ausführungsform der Erfindung, kann das lokale Maximum der Schwermetallkonzentration im Bereich 22 die Schwermetallkonzentration innerhalb der vom Substrat 10 in Richtung zur zweiten Hauptoberfläche 25 gesehen, ersten 25% der Halbleiterschicht 24 um einen Faktor im Bereich von 2 bis 1000 übersteigen. Mit anderen Worten kann das lokale Konzentrationsmaximum den Wert im an das Substrat 10 angrenzenden Bereich 24 der Halbleiterschicht zweimal bis 1000-mal übersteigen. Die Ausdehnung des Bereichs 22 höherer Schwermetallkonzentration in Dicken- bzw. Tiefenrichtung der Halbleiterschicht 20 kann zwischen 0,3% und 25% der Dicke der Halbleiterschicht 20 betragen. Insbesondere kann die Ausdehnung des Bereichs 22 höherer Schwermetallkonzentration zwischen 0,5 bis 5% der Dicke der Halbleiterschicht betragen. Typischerweise liegt dabei die Konzentration der Schwermetallatome im Bereich 22 des lokalen Maximums zwischen 1·1012 cm–3 bis 1·1017 cm–3. Insbesondere kann dabei die Schwermetallkonzentration im Bereich des lokalen Maximums der Schwermetallkonzentration zwischen 1·1014 cm–3 und 1·1016 cm–3 liegen.According to a further embodiment of the invention, the local maximum of the heavy metal concentration in the range 22 the heavy metal concentration within the substrate 10 towards the second main surface 25 seen, first 25% of the semiconductor layer 24 by a factor in the range of 2 to 1000. In other words, the local concentration maximum may be the value in the substrate 10 adjacent area 24 of the semiconductor layer exceed twice to 1000 times. The extent of the area 22 higher heavy metal concentration in the thickness or depth direction of the semiconductor layer 20 may be between 0.3% and 25% of the thickness of the semiconductor layer 20 be. In particular, the extent of the area 22 higher heavy metal concentration between 0.5 to 5% of the thickness of the semiconductor layer. Typically, the concentration of heavy metal atoms is in the range 22 of the local maximum between 1 × 10 12 cm -3 to 1 × 10 17 cm -3 . In particular, the heavy metal concentration in the region of the local maximum of the heavy metal concentration can be between 1 × 10 14 cm -3 and 1 × 10 16 cm -3 .

Die vorstehend beschriebenen Eigenschaften hinsichtlich der Trägerlebensdauer des Halbleiter-Bauelements sind noch einmal in 7 verdeutlicht. Darin ist die Trägerlebensdauer in Tiefenrichtung des Halbleiter-Bauelements aufgetragen. Es ist deutlich zu erkennen, dass die Trägerlebensdauer im Bereich 22 ein lokales Minimum aufweist bzw. dass die Schwermetallkonzentration in diesem Bereich ein lokales Maximum aufweist.The properties described above with regard to the carrier lifetime of the semiconductor device are again in FIG 7 clarified. Therein, the carrier lifetime is plotted in the depth direction of the semiconductor device. It can be clearly seen that the carrier lifetime in the range 22 has a local minimum or that the heavy metal concentration in this area has a local maximum.

Im Weiteren wird nun anhand der 8 ein Herstellungsverfahren für ein Kompensationsbauelement, wie es in der 4 gezeigt ist, beschrieben. 8A zeigt eine Halbleiterstruktur für ein herkömmliches Kompensationsbauelement, die als Ausgangspunkt für das Herstellungsverfahren dient. Insbesondere ist hierbei festzuhalten, dass ein herkömmliches Kompensationsbauelement gemäß 8A keine über verfahrensbedingte Restkontaminationen hinausgehende Schwermetalleinlagerungen in der Halbleiterschicht 20 und im Substrat 10 aufweist. Weiterhin ist festzuhalten, dass auf der ersten Hauptoberfläche 15 der Drain-Anschluss D noch nicht hergestellt ist. In einem nächsten Schritt, der in 8B gezeigt ist, wird die in 8 gezeigte Halbleiterstruktur mit Ionen bestrahlt, um in der Halbleiterschicht 20 Leerstellen zu erzeugen. Als Ionen werden dabei typischerweise Protonen oder Heliumkerne verwendet, wobei typischerweise eine Bestrahlungsdosis im Bereich von 1·1010 cm–2 bis 1·1016 cm–2 verwendet wird. Insbesondere kann eine typische Bestrahlungsdosis im Bereich von 1·1012 cm–2 bis 1·1019 cm–2 liegen. Typische mittlere Energien der Ionen liegen im Bereich von 100 keV bis 7 MeV, das heißt, dass sowohl nieder- als auch hochenergetische Ionen je nach Anwendungszweck verwendet werden können. In dem gezeigten Beispiel erfolgt die Ionenbestrahlung von der zweiten Hauptoberfläche 25 des Halbleiter-Bauelements her. Die Bestrahlung kann jedoch ebenso gut von der ersten Hauptoberfläche 15 der Halbleiterstruktur her oder sogar von beiden Hauptoberflächen 15, 25 her erfolgen. Um den Bereich 22 erhöhter Schwermetallkonzentration zu bilden, wird die End-of-Range der Ionen-Bestrahlung auf einen Bereich, der dem späteren Bereich 22 erhöhter Schwermetallkonzentration entspricht, eingestellt. Insbesondere wird also die End-of-Range der Ionen-Bestrahlung auf einen Bereich innerhalb der vom Substrat 10 in Richtung zur zweiten Hauptoberfläche 25 gesehen letzten 75% der Halbleiterschicht 20 eingestellt. Auf diese Weise wird in dem Bereich, der in 8B als EOR gekennzeichnet ist, eine erhöhte Konzentration an Kristallschädigungen durch die Ionen-Bestrahlung erzeugt. Um ein gewünschtes Fehlstellenprofil in der Halbleiterschicht 20 zu erzeugen, kann die Ionen-Bestrahlung mindestens einmal mit beispielsweise einer von der ersten Bestrahlung verschiedenen mittleren Energie und/oder Dosis wiederholt werden. Insbesondere kann bei einer solchen wiederholten Bestrahlung auch die End-of-Range verschoben werden. Selbstverständlich können auch mehr als nur eine Wiederholung der Bestrahlung zur Erzeugung eines gewünschten Fehlstellenprofils genutzt werden. Typischerweise wird bei dem Bestrahlungsvorgang die End-of-Range auf einen Bereich eingestellt, der in einem Bereich von 0,1% bis 70% des Abstands zwischen dem Substrat 10 und der zweiten Hauptoberfläche 25 von der zweiten Hauptoberfläche 25 beabstandet ist. Weiterhin ist in 8B gezeigt, dass die Bestrahlung über die Gesamtfläche des Bauelements erfolgt. Es ist jedoch auch möglich, die Bestrahlung nur teilweise durchzuführen. Mit anderen Worten können bestimmte Bereiche des Bauelements bestrahlt werden, wohingegen andere Bereiche nicht bestrahlt werden. Beispielsweise können alle Bereiche außer den Kompensationsbereichen 40 bzw. dem gesamten Source-Anschlussbereich S, 30, 40 von einer Bestrahlung mit Ionen ausgenommen werden. Gleichermaßen kann auch der Chiprand je nach Bedarf von der Bestrahlung ausgenommen werden oder aber bestrahlt werden, wobei insbesondere ausschließlich der Chiprand bestrahlt werden kann. Dies kann mit den dem Fachmann geläufigen Mitteln, wie etwa einer Bestrahlung durch eine Maske hindurch oder eine auf dem Bauelement aufgebrachte Hardmask, erfolgen. Das Ergebnis der in 8B gezeigten Bestrahlung zeigt 8C. Dort ist in der Halbleiterschicht 20 ein Bereich 21 ausgebildet, in dem aufgrund der Ionen-Bestrahlung eine höhere Fehlstellendichte erzeugt wurde als im Rest des Bauelements. In einem nächsten Schritt wird nun ein Schwermetall, z. B. Platin oder Palladium, in das Bauelement diffundiert. Dazu wird auf der ersten Hauptoberfläche 15 des Substrats 10 eine Schicht 12 aus einem oder mehreren geeigneten Schwermetallen aufgebracht. In einem in 8D gezeigten nachfolgenden Temperaturschritt, der hier durch die geschlängelten Pfeile verdeutlicht wird, wird das Schwermetall 12 in das Bauelement thermisch eindiffundiert.In the following, the basis of the 8th a manufacturing method for a compensation component, as in the 4 is shown described. 8A shows a semiconductor structure for a conventional compensation component, which serves as a starting point for the manufacturing process. In particular, it should be noted that a conventional compensation component according to 8A no heavy metal deposits in the semiconductor layer beyond process-related residual contamination 20 and in the substrate 10 having. It should also be noted that on the first main surface 15 the drain terminal D is not yet made. In a next step, in 8B is shown, the in 8th shown semiconductor structure irradiated with ions to in the semiconductor layer 20 To create empty spaces. Typically, protons or helium nuclei are used as ions, wherein typically an irradiation dose in the range of 1 × 10 10 cm -2 to 1 × 10 16 cm -2 is used. In particular, a typical radiation dose may be in the range of 1 × 10 12 cm -2 to 1 × 10 19 cm -2 . Typical average energies of the ions are in the range of 100 keV to 7 MeV, which means that both low and high energy ions can be used depending on the application. In the example shown, ion irradiation is from the second major surface 25 of the semiconductor device forth. However, the irradiation may as well be from the first major surface 15 the semiconductor structure or even from both main surfaces 15 . 25 done here. To the area 22 To form increased heavy metal concentration, the end-of-range of ion irradiation will reach an area that is the later range 22 increased heavy metal concentration corresponds, set. In particular, therefore, the end-of-range of the ion irradiation to a range within that of the substrate 10 towards the second main surface 25 seen last 75% of the semiconductor layer 20 set. This way, in the area that is in 8B when EOR is characterized, an increased concentration of crystal damage produced by the ion irradiation. To a desired defect profile in the semiconductor layer 20 For example, the ion irradiation may be repeated at least once with, for example, a different average energy and / or dose than the first irradiation. In particular, in such a repeated irradiation and the end-of-range can be moved. Of course, more than just a repetition of the irradiation can be used to generate a desired defect profile. Typically, in the irradiation process, the end-of-range is set to a range in the range of 0.1% to 70% of the distance between the substrate 10 and the second main surface 25 from the second main surface 25 is spaced. Furthermore, in 8B shown that the irradiation takes place over the entire surface of the device. However, it is also possible to perform the irradiation only partially. In other words, certain areas of the device may be irradiated, whereas other areas are not irradiated. For example, all areas except the compensation areas 40 or the entire source connection region S, 30 . 40 be exempted from irradiation with ions. Similarly, the chip edge can also be exempted from the irradiation as required or irradiated, in which case only the edge of the chip can be irradiated. This can be done using the means familiar to the person skilled in the art, such as irradiation through a mask or a hardmask applied to the component. The result of in 8B shown irradiation shows 8C , There is in the semiconductor layer 20 an area 21 formed in which due to the ion irradiation, a higher defect density was generated than in the rest of the device. In a next step, a heavy metal, z. As platinum or palladium diffused into the device. This will be on the first main surface 15 of the substrate 10 a layer 12 applied from one or more suitable heavy metals. In an in 8D shown subsequent temperature step, which is illustrated here by the meandering arrows, the heavy metal 12 thermally diffused into the component.

Dabei bildet sich zum einen das diffusionsbedingte Wannenprofil aus 2 aus. Jedoch werden die durch die Bestrahlung erzeugten Fehlstellen bevorzugt mit Schwermetallatomen dekoriert, so dass sich im Bereich 21 der Bereich erhöhter Schwermetallkonzentration 22 ausbildet. Der thermische Diffusionsschritt wird typischerweise bei einer Temperatur im Bereich zwischen 600°C und 1000°C durchgeführt. Insbesondere der Temperaturbereich zwischen 700°C und 900°C ist für eine Schwermetall-Eindiffusion geeignet. Die Dauer des Diffusionsschritts wird gemäß dem Schwermetall sowie der Diffusionstemperatur gewählt. Typischerweise liegt dabei die Zeitdauer des Diffusionsschritts im Bereich von 5 Minuten bis 400 Minuten. In einem letzten in 8E gezeigten Ausheilschritt können Gateoxid-Schädigungen, die durch die Ionen-Bestrahlung auftreten, bei relativ niedrigen Temperaturen ausgeheilt werden. Dieser Schritt ist optional und kann entfallen, sofern eine Ausheilung nicht nötig ist.On the one hand, the diffusion-related trough profile is formed 2 out. However, the defects generated by the irradiation are preferably decorated with heavy metal atoms, so that in the area 21 the range of increased heavy metal concentration 22 formed. The thermal diffusion step is typically conducted at a temperature in the range between 600 ° C and 1000 ° C. In particular, the temperature range between 700 ° C and 900 ° C is suitable for heavy metal indiffusion. The duration of the diffusion step is chosen according to the heavy metal and the diffusion temperature. Typically, the duration of the diffusion step is in the range of 5 minutes to 400 minutes. In a last in 8E As shown in the annealing step, gate oxide damage caused by ion irradiation can be annealed at relatively low temperatures. This step is optional and can be omitted if a cure is not necessary.

Gemäß einem Beispiel wird nach Abschluss der Hochtemperatur-Prozesse zur Herstellung der zugrundeliegenden Halbleiterstruktur eine Bestrahlung mit hochenergetischen Protonen durchgeführt. Anschließend wird eine Platin-Diffusion bei Temperaturen im Bereich zwischen 650°C und 750°C mit einer Diffusionszeit zwischen 10 und 240 Minuten durchgeführt. Die durch die Bestrahlung erzeugten Leerstellen oder Leerstellenkomplexe werden zumindest teilweise mit Platin dekoriert. Auf diese Weise stellt sich ein vertikal inhomogenes Platinprofil, bzw. allgemeiner gesagt ein vertikal inhomogenes Schwermetallprofil, in dem Bauelement ein. Wie bereits erwähnt, liegt dabei die maximale Absenkung der Trägerlebensdauer im End-of-Range der Ionen-Bestrahlung. Mit anderen Worten dienen die Platin-Diffusion und der Einbau von Platin sozusagen als Detektor für das Vorhandensein von Leerstellen bzw. deren Konzentrationsverlauf. Nach erfolgter Eindiffusion kann die Platin-Konzentration z. B. mittels DLTS-Messungen ortsaufgelöst bestimmt werden. Bei dem beschriebenen Verfahren gemäß den Ausführungsbeispielen der vorliegenden Erfindung ist die erreichbare elektrisch aktive Platin-Konzentration in Kombination mit der bestrahlungsbedingten Leerstellenerzeugung bei derselben Diffusionstemperatur und Diffusionszeit erheblich höher als bei einer normalen Platin-Diffusion gemäß dem ersten Ausführungsbeispiel. Zusätzlich wird durch die Bestrahlung die spezielle Profilform mit einem lokalen Maximum in einem Bereich zwischen den Kompensationsgebieten erzielt, wodurch eine optimale Absenkung der Speicherladung der Body-Diode des Kompensationsbauelements bewirkt wird. Umgekehrt kann das Temperatur-Budget der Platin-Diffusion bei zusätzlicher Protonen-Bestrahlung abgesenkt werden, um die gleiche Platinmenge wie bei einer unbestrahlten Variante in den Siliziumkristall einzubauen. Mit kleinerem Temperatur-Budget ist insbesondere eine geringere Verschiebung der elektrischen Zellparameter, wie etwa Schicht- und Kontaktwiderständen, sowie eine geringe thermische Belastung des Zwischenoxids verbunden.According to one example, upon completion of the high temperature processes for fabricating the underlying semiconductor structure, irradiation with high energy protons is performed. Subsequently, a platinum diffusion is carried out at temperatures in the range between 650 ° C and 750 ° C with a diffusion time between 10 and 240 minutes. The vacancies or vacancy complexes generated by the irradiation are at least partially decorated with platinum. In this way, a vertically inhomogeneous platinum profile, or more generally a vertically inhomogeneous heavy metal profile, arises in the component. As already mentioned, the maximum reduction in carrier lifetime is in the end-of-range of ion irradiation. In other words, the platinum diffusion and the incorporation of platinum serve, so to speak, as a detector for the presence of vacancies or their concentration profile. After diffusion, the platinum concentration z. B. determined by DLTS measurements spatially resolved. In the described method according to the embodiments of the present invention, the achievable platinum electrically active concentration in combination with the irradiation-induced vacancy generation at the same diffusion temperature and diffusion time is considerably higher than in a normal platinum diffusion according to the first embodiment. In addition, the special profile shape with a local maximum in a region between the compensation regions is achieved by the irradiation, whereby an optimal reduction of the storage charge of the body diode of the compensation component is effected. Conversely, the platinum diffusion temperature budget can be lowered with additional proton irradiation to incorporate the same amount of platinum as in an unirradiated variant into the silicon crystal. With a smaller temperature budget, in particular a smaller shift of the electrical cell parameters, such as layer and contact resistances, as well as a low thermal load of the intermediate oxide is connected.

Gemäß einer anderen Ausführungsform werden die Leerstellen durch Helium-Bestrahlung von der zweiten Hauptoberfläche 25 (Source-Seite) mit einer Energie von 6,3 MeV bei einer Dosis von 8·1010 cm–2 durchgeführt. Der Defekt-Peak liegt unter diesen Bedingungen etwa 25 μm unter dem Gateoxid und führt zu geringen Diodenverlusten und zu einer guten Softness des Bauteils beim Schalten. Nach dem Eindiffundieren des Platins wird die Bestrahlung bei 220°C für vier Stunden ausgeheilt.According to another embodiment, the voids are by helium irradiation from the second major surface 25 (Source side) with an energy of 6.3 MeV at a dose of 8 × 10 10 cm -2 . The defect peak is under these conditions about 25 microns below the gate oxide and leads to low diode losses and good softness of the component during switching. After the diffusion of the platinum, the irradiation is annealed at 220 ° C for four hours.

Gemäß noch einer anderen Ausführungsform wird zunächst Platin entweder durch Ionenimplantation oder durch Erzeugen einer Platin- oder Platinsilizidschicht ein- bzw. aufgebracht. Anschließend wird das Platin thermisch eindiffundiert und danach eine Bestrahlung mit Ionen vorgenommen. Darauffolgend wird wiederum ein thermischer Diffusionsschritt ausgeführt, um die mittels der Ionenbestrahlung erzeugten Leerstellen mit Platin zu dekorieren.According to yet another embodiment, platinum is first applied or applied either by ion implantation or by creating a platinum or platinum silicide layer. Subsequently, the platinum is thermally diffused and then made an irradiation with ions. Subsequently, a thermal diffusion step is again carried out to decorate the voids produced by the ion irradiation with platinum.

Ein Herstellungsverfahren gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist in 9 gezeigt. Dabei wird das Schwermetall, z. B. Platin oder Palladium, nicht von einer Oberfläche des Bauelements her thermisch eindiffundiert, sondern mittels Ionen-Implantation direkt in der Halbleiterschicht 20 implantiert (siehe 9A). Die Implantation kann von beiden Seiten her erfolgen und selbstverständlich auch eine Implantation von Schwermetallatomen im Substrat 10 umfassen. Um den Bereich 22 erhöhter Schwermetallkonzentration zu bilden, wird die End-of-Range der Schwermetall-Implantation auf einen Bereich, der dem späteren Bereich 22 erhöhter Schwermetallkonzentration entspricht, eingestellt. Insbesondere wird also die End-of-Range der Schwermetall-Implantation auf einen Bereich innerhalb der vom Substrat 10 in Richtung zur zweiten Hauptoberfläche 25 gesehen letzten 75% der Halbleiterschicht 20 eingestellt. Um das gewünschte Schwermetall-Profil herzustellen, schließt sich typischerweise noch ein in 9B gezeigter Temperaturschritt an. In diesem Temperaturschritt findet eine Diffusion der implantierten Schwermetallatome in der Halbleiterschicht 20 bzw. dem Substrat 10 statt. Ein solcher Diffusionsschritt kann beispielsweise als Temperaturschritt mit einer Temperatur von 800°C oder mehr durchgeführt werden.A manufacturing method according to another embodiment of the present invention is disclosed in 9 shown. The heavy metal, z. As platinum or palladium, not thermally diffused from a surface of the device forth, but by ion implantation directly in the semiconductor layer 20 implanted (see 9A ). The implantation can be done from both sides and of course also an implantation of heavy metal atoms in the substrate 10 include. To the area 22 To form increased heavy metal concentration, the end-of-range of heavy metal implantation will be on a range of the later range 22 increased heavy metal concentration corresponds, set. In particular, therefore, the end-of-range of heavy metal implantation on a region within the substrate 10 towards the second main surface 25 seen last 75% of the semiconductor layer 20 set. In order to produce the desired heavy metal profile, typically includes a in 9B shown temperature step on. In this temperature step, diffusion of the implanted heavy metal atoms takes place in the semiconductor layer 20 or the substrate 10 instead of. Such a diffusion step may be performed, for example, as a temperature step at a temperature of 800 ° C or more.

Die in den vorhergehenden Ausführungsbeispielen erläuterten Schwermetallkonzentrationen sind typischerweise größer als 1·1010 cm–3.The heavy metal concentrations explained in the preceding embodiments are typically greater than 1 × 10 10 cm -3 .

Im Folgenden wird ein weiteres Ausführungsbeispiel der vorliegenden Erfindung beschrieben, wobei wiederum Bezug genommen wird auf die 8A bis 8C. Gemäß diesem Ausführungsbeispiel wird ebenfalls die in 8A gezeigte Halbleiterstruktur eines herkömmlichen Kompensationsbauelements bereitgestellt. In einem darauffolgenden Schritt, der in 8B gezeigt ist, wird diese Halbleiterstruktur mit Ionen, z. B. Protonen oder Heliumkernen, bestrahlt. Typischerweise liegt die Bestrahlungsdosis im Bereich 1·1016 cm–2 bis 1·1016 cm–2, wobei die Ionen eine mittlere Energie im Bereich von 100 keV bis 7 MeV aufweisen. Wie in den vorhergehenden Ausführungsbeispielen beschrieben, kann die Bestrahlung sowohl von der ersten Hauptoberfläche als auch von der zweiten Hauptoberfläche bzw. gleichzeitig von beiden Hauptoberflächen her erfolgen. Die End-of-Range der Ionen-Bestrahlung wird dabei ebenfalls auf einen Bereich innerhalb der vom Substrat 10 in Richtung zur zweiten Hauptoberfläche 25 gesehen letzten 75% der Halbleiterschicht 20 eingestellt. Dieser Bereich ist in 8B gestrichelt dargestellt und mit EOR bezeichnet. Insbesondere kann die End-of-Range auf einen Bereich eingestellt werden, der in einem Bereich von 0,1% bis 70% des Abstands zwischen dem Substrat 10 und der zweiten Hauptoberfläche 25 von der zweiten Hauptoberfläche 25 beabstandet ist, das heißt um genau diesen Abstand unterhalb der zweiten Hauptoberfläche liegt. Ebenfalls kann, wie bereits oben dargelegt, die Ionen-Bestrahlung (nicht gezeigt) ein- oder mehrmals mit beispielsweise von der ersten Bestrahlung verschiedenen mittleren Energien und/oder Dosen wiederholt werden, um ein gewünschtes Fehlstellenprofil zu erzeugen. Auf diese Weise wird ein Halbleiter-Bauelement erzeugt, bei dem in einem Bereich 21 der Halbleiterschicht 20 eine erhöhte Konzentration an Leerstellen vorliegt. Anders als in den vorhergehenden Ausführungsbeispielen wird nun aber kein Schwermetall in die Halbleiterschicht 20 eindiffundiert, sondern es wird lediglich das durch die Bestrahlung erzeugte Leerstellenprofil mit seinem lokalen Maximum im Bereich 21 genutzt, um in diesem Bereich 21 erhöhter Kristalldefekte, z. B. der Leerstellenkonzentration, die Trägerlebensdauer abzusenken. Insbesondere kann dieser von der zweiten Hauptoberfläche beabstandete Bereich 22 höherer Fehlstellenkonzentration eine Ausdehnung in Dickenrichtung der Halbleiterschicht aufweisen, die zwischen 0,3% und 25% der Dicke der Halbleiterschicht 20 beträgt. Es ist möglich, die Bestrahlung nur teilweise durchzuführen. Mit anderen Worten können bestimmte Bereiche des Bauelements bestrahlt werden, wohingegen andere Bereiche nicht bestrahlt werden. Beispielsweise können alle Bereiche außer den Kompensationsbereichen 40 bzw. dem gesamten Source-Anschlussbereich S, 30, 40 von einer Bestrahlung mit Ionen ausgenommen werden. Dies kann mit den dem Fachmann geläufigen Mitteln, wie etwa einer Bestrahlung durch eine Maske hindurch oder eine auf dem Bauelement aufgebrachte Hardmask, erfolgen. Es ist auch möglich, insbesondere bei Maskierung, Kristallschädigungen bis in die Tiefe des Kompensationsbereichs 40, beispielsweise durch mehrstufige Ionenbestrahlung, zu erzeugen.In the following, another embodiment of the present invention will be described, again referring to FIGS 8A to 8C , According to this embodiment, the in 8A shown semiconductor structure of a conventional compensation component. In a subsequent step, the in 8B is shown, this semiconductor structure with ions, for. As protons or helium nuclei irradiated. Typically, the irradiation dose is in the range 1 × 10 16 cm -2 to 1 × 10 16 cm -2 , the ions having an average energy in the range of 100 keV to 7 MeV. As described in the previous exemplary embodiments, the irradiation can take place both from the first main surface and from the second main surface or at the same time from both main surfaces. The end-of-range of the ion irradiation is likewise on an area within that of the substrate 10 towards the second main surface 25 seen last 75% of the semiconductor layer 20 set. This area is in 8B shown dashed and labeled EOR. In particular, the end-of-range can be set to a range in the range of 0.1% to 70% of the distance between the substrate 10 and the second main surface 25 from the second main surface 25 is spaced, that is by exactly this distance below the second major surface. Also, as stated above, the ion irradiation (not shown) may be repeated one or more times at, for example, average energies and / or doses other than the first irradiation to produce a desired defect profile. In this way, a semiconductor device is produced, in which in one area 21 the semiconductor layer 20 there is an increased concentration of vacancies. Unlike in the preceding embodiments, however, no heavy metal is now in the semiconductor layer 20 diffuses, but it is only the vacancy profile generated by the irradiation with its local maximum in the range 21 used to in this area 21 increased crystal defects, eg. B. the vacancy concentration to lower the carrier life. In particular, this may be spaced from the second main surface area 22 higher defect concentration have an extension in the thickness direction of the semiconductor layer, which is between 0.3% and 25% of the thickness of the semiconductor layer 20 is. It is possible to perform the irradiation only partially. In other words, certain areas of the device may be irradiated, whereas other areas are not irradiated. For example, all areas except the compensation areas 40 or the entire source connection region S, 30 . 40 be exempted from irradiation with ions. This can be done using the means familiar to the person skilled in the art, such as irradiation through a mask or a hardmask applied to the component. It is also possible, especially when masking, crystal damage down to the depth of the compensation area 40 For example, by multi-stage ion irradiation to produce.

Eine weitere Ausführungsform der vorliegenden Erfindung ist in 10 gezeigt. Das in 10 gezeigte Halbleiter-Bauelement umfasst, ähnlich wie das in 4 gezeigte Kompensationsbauelement, ein Substrat 10 von einem ersten Leitungstyp n mit einer ersten Hauptoberfläche 15 des Halbleiter-Bauelements, eine Halbleiterschicht 20 vom ersten Leitungstyp, die auf dem Substrat 10 angeordnet ist und eine zweite Hauptoberfläche 25 des Halbleiter-Bauelements umfasst, einen ersten Anschluss D, der an der ersten Hauptoberfläche 15 des Halbleiter-Bauelements angeordnet ist, einen zweiten Anschluss S, der an der zweiten Hauptoberfläche 25 des Halbleiter-Bauelements angeordnet ist, ein Body-Gebiet 30 von einem zum ersten Leitungstyp n entgegengesetzten zweiten Leitungstyp p, das an die zweite Hauptoberfläche 25 angrenzt und zwischen dem ersten und dem zweiten Anschluss D, S angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche 25 in Richtung des Substrats 10 verlaufendes Kompensationsgebiet 40 vom zweiten Leitungstyp p. In dem in 10 gezeigten Ausführungsbeispiel weist das Kompensationsgebiet 40 zumindest ein Schwermetall oder ein Fremdatom mit einer Konzentration von mindestens 1·1010 cm–3 auf. Dies ist dem unteren Teil der 10 zu entnehmen, in dem die Lebensdauer der Ladungsträger in lateraler Richtung des Halbleiter-Bauelements aufgetragen ist. Es ist deutlich erkennbar, dass die in den Kompensationsgebieten 40 erhöhte Fremdatom- oder Schwermetallkonzentration zu einer Lebensdauerabsenkung in diesen Kompensationsgebieten führt. Typischerweise weist das Kompensationsgebiet 40 eine höhere Konzentration an Schwermetallatomen auf als die vom Substrat 10 in Richtung zur zweiten Hauptoberfläche 25 gesehen ersten 25% der Halbleiterschicht, das heißt bezogen auf den Bereich 24 der Halbleiterschicht 20, der an das Substrat 10 angrenzt. Sollte der Bereich 24 eine über der verfahrensbedingten Restkontamination liegende Schwermetallkonzentration aufweisen, so liegt die Schwermetallkonzentration im Kompensationsbereich 40 typischerweise um einen Faktor im Bereich von 2 bis 1000 höher als im Bereich 24. Typischerweise liegt die Konzentration der Schwermetallatome im Kompensationsgebiet 40 im Bereich von 1·1012 cm–3 bis 1·1017 cm–3, insbesondere im Bereich 1·1013 cm–3 bis 1·1015 cm–3. Für die Herstellung des in 10 gezeigten Kompensationsbauelements mit lateraler Lebensdauer-Modulation ist es insbesondere günstig, wenn die Schwermetallatome in den Kompensationsgebieten 40 eine relativ kleine Diffusionskonstante aufweisen. Dadurch kann eine Ausdiffusion des Schwermetalls aus den Kompensationsgebieten 40 in die umgebende Halbleiterschicht 20 verhindert oder zumindest verringert werden. Insbesondere sind Diffusionskonstanten kleiner 5·10–8 cm2/s bei Diffusionstemperaturen im Bereich von 800°C bis 1150°C geeignet, um eine unerwünschte Ausdiffusion des Schwermetalls aus dem Kompensationsgebiet 40 während nachfolgender Temperaturschritte zu verhindern. Schwermetalle, die eine solch kleine Diffusionskonstante aufweisen, sind beispielsweise Wolfram und Molybdän. Auch das in 10 gezeigte Kompensationsbauelement mit lateraler Trägerlebensdauer-Modulation weist günstige Schalteigenschaften für das Bauelement auf.Another embodiment of the present invention is in 10 shown. This in 10 shown semiconductor device similar to that shown in FIG 4 Compensation component shown, a substrate 10 of a first conductivity type n having a first main surface 15 of the semiconductor device, a semiconductor layer 20 from the first Conductivity type, which is on the substrate 10 is arranged and a second main surface 25 of the semiconductor device comprises a first terminal D located on the first major surface 15 of the semiconductor device is arranged, a second terminal S, on the second main surface 25 of the semiconductor device is arranged, a body region 30 of a second conductivity type p, which is opposite to the first conductivity type n and which is connected to the second main surface 25 and disposed between the first and second terminals D, S, and at least one of the second main surface 25 in the direction of the substrate 10 extending compensation area 40 of the second conductivity type p. In the in 10 embodiment shown has the compensation area 40 at least one heavy metal or an impurity having a concentration of at least 1 × 10 10 cm -3 . This is the lower part of the 10 can be seen in which the lifetime of the charge carriers is applied in the lateral direction of the semiconductor device. It is clearly evident that in the compensation areas 40 Increased impurity or heavy metal concentration leads to a lifetime reduction in these compensation areas. Typically, the compensation area 40 a higher concentration of heavy metal atoms than that of the substrate 10 towards the second main surface 25 seen first 25% of the semiconductor layer, that is based on the range 24 the semiconductor layer 20 that is attached to the substrate 10 borders. Should the area 24 have a lying on the process-related residual contamination heavy metal concentration, the heavy metal concentration is in the compensation range 40 typically by a factor in the range of 2 to 1000 higher than in the range 24 , Typically, the concentration of heavy metal atoms is in the compensation region 40 in the range of 1 × 10 12 cm -3 to 1 × 10 17 cm -3 , in particular in the range of 1 × 10 13 cm -3 to 1 × 10 15 cm -3 . For the production of in 10 it is particularly favorable if the heavy metal atoms in the compensation areas 40 have a relatively small diffusion constant. As a result, an outdiffusion of the heavy metal from the compensation areas 40 into the surrounding semiconductor layer 20 prevented or at least reduced. In particular, diffusion constants s useful in diffusion temperatures in the range of 800 ° C to 1150 ° C, less than 5 × 10 -8 cm 2 / to an undesired diffusion of the heavy metal from the compensation region 40 during subsequent temperature steps to prevent. Heavy metals having such a small diffusion constant are, for example, tungsten and molybdenum. Also in 10 Compensation component shown with lateral carrier lifetime modulation has favorable switching characteristics for the device.

Im Folgenden wird nun anhand der 11 ein Herstellungsverfahren für ein Halbleiter-Bauelement, wie es in der 10 gezeigt ist, beschrieben. Darin wird zunächst ein Substrat 10 bereitgestellt, und auf diesem wird eine erste Schicht 201 der Halbleiterschicht 20 aufgebracht. Beispielsweise kann es sich um eine epitaktische Schicht handeln. Typischerweise kann die Halbleiterschicht 201 mit dem Bereich 24 des fertiggestellten Halbleiter-Bauelements korrespondieren. In einem nächsten Schritt, der in 11B gezeigt ist, wird auf der Halbleiterschicht 201 eine Maske 202 aufgebracht. Durch die Maske 202 hindurch wird nun eine Bubble-Implantation zur Erzeugung des Kompensationsgebiets 40 vorgenommen. Dabei können die zur Herstellung des zweiten Leitungstyps p verwendeten Ionen vor, nach oder gleichzeitig mit den Schwermetall-Ionen implantiert werden (11C). In einer Ausführungsform werden zur Herstellung des Kompensationsgebiets Bor-Ionen implantiert, wobei als Schwermetall mit niedriger Diffusionskonstante Wolfram verwendet wird. Auf diese Weise werden in der Halbleiterschicht 201 Bereiche 401 gebildet, in denen Bor- und Wolfram-Atome implantiert sind (siehe 11D). In einem nächsten Schritt wird eine zweite epitaktische Schicht 203 auf die erste Schicht aufgebracht. Die beiden epitaktischen Schichten bilden jedoch eine gemeinsame epitaktische Schicht, so dass die Grenzfläche zwischen den beiden Schichten 201, 203 nur gestrichelt dargestellt ist. Auf die in 11E gezeigte Struktur wird nun in einem nächsten Schritt (siehe 11F) eine Maske 204 aufgebracht und wiederum eine Implantation von Bor-Ionen und Wolfram-Ionen durch die Maske 204 hindurch vorgenommen. Auf diese Weise wird die in 11G gezeigte Struktur gebildet, bei der in der Schicht 203 Implantations-Bubbles 402 ausgebildet sind. Dieser Prozess kann nun mehrfach wiederholt werden, um das Kompensationsgebiet 40 auszubilden. Beispielsweise kann die in 11H gezeigte Struktur erzeugt werden, bei der in der epitaktischen Halbleiterschicht 20 mehrere Implantations-Bubbles 401, 402, 403, 404 übereinander angeordnet sind. Es wird nun ein Temperaturschritt durchgeführt, um die einzelnen Bubbles 401, 402, 403, 404 zusammenzudiffundieren. Im Ergebnis erhält man die in 11I gezeigte Struktur. Dabei ist über dem Substrat 10 eine epitaktische Halbleiterschicht 20 angeordnet, in der Kompensationsbereiche 40 ausgebildet sind. Die Kompensationsbereiche 40 sind von einem bestimmten Leitungstyp (hier p) und weisen überdies eine weitere Fremdatom- insbesondere eine Schwermetallkonzentration (hier Wolfram) auf. Auf diese Weise ist die Lebensdauer der Ladungsträger in lateraler Richtung der Halbleiterschicht 20 moduliert, da durch die Schwermetallkonzentration im Kompensationsgebiet 40 die Trägerlebensdauer dort abgesenkt ist.The following will now be based on the 11 a manufacturing method for a semiconductor device, as in the 10 is shown described. This is initially a substrate 10 provided, and on this is a first layer 201 the semiconductor layer 20 applied. For example, it may be an epitaxial layer. Typically, the semiconductor layer 201 with the area 24 of the finished semiconductor device correspond. In a next step, in 11B is shown on the semiconductor layer 201 a mask 202 applied. Through the mask 202 Through is now a bubble implantation to create the compensation area 40 performed. In this case, the ions used to produce the second conductivity type p can be implanted before, after or simultaneously with the heavy metal ions ( 11C ). In one embodiment, boron ions are implanted to make the compensation region, using tungsten as the heavy metal with a low diffusion constant. In this way, in the semiconductor layer 201 areas 401 formed in which boron and tungsten atoms are implanted (see 11D ). In a next step, a second epitaxial layer 203 applied to the first layer. However, the two epitaxial layers form a common epitaxial layer, leaving the interface between the two layers 201 . 203 only shown by dashed lines. On the in 11E The structure shown is now in a next step (see 11F ) a mask 204 applied and again an implantation of boron ions and tungsten ions through the mask 204 made through. In this way, the in 11G Structure shown formed in the layer 203 Implantation Bubbles 402 are formed. This process can now be repeated several times to the compensation area 40 train. For example, the in 11H shown structure in which in the epitaxial semiconductor layer 20 several implantation bubbles 401 . 402 . 403 . 404 are arranged one above the other. It is now a temperature step performed to the individual bubbles 401 . 402 . 403 . 404 zusammenzudiffundieren. The result is the in 11I shown structure. It is above the substrate 10 an epitaxial semiconductor layer 20 arranged in the compensation areas 40 are formed. The compensation ranges 40 are of a certain conductivity type (here p) and also have a further impurity concentration, in particular a heavy metal concentration (in this case tungsten). In this way, the lifetime of the charge carriers in the lateral direction of the semiconductor layer 20 modulated because of the heavy metal concentration in the compensation area 40 the carrier lifetime is lowered there.

Gemäß einer weiteren Ausführungsform des Herstellungsverfahrens werden in dem Kompensationsgebiet Leerstellen erzeugt. Dies kann beispielsweise durch Bestrahlung mit Ionen erfolgen, wobei diese durch eine Maske hindurch in das Kompensationsgebiet, nicht aber in die daneben angeordnete Driftstrecke der Halbleiterschicht 20 eingestrahlt werden. Gleichermaßen kann auch der Chiprand je nach Bedarf von der Bestrahlung ausgenommen werden oder aber bestrahlt werden, wobei insbesondere ausschließlich der Chiprand bestrahlt werden kann. Dabei ist es auch möglich, insbesondere bei Maskierung, Kristallschädigungen bis in die Tiefe des Kompensationsbereichs 40, beispielsweise durch mehrstufige Ionenbestrahlung, zu erzeugen. Es kann nun ein Schwermetall wie etwa Platin, Palladium oder Gold über die zweite Hauptoberfläche des Bauelements eindiffundiert werden bzw. direkt in das Bauelement implantiert und anschließend mittels eines Diffusionsschritts in die Leerstellen eingebaut werden. Bei diesem Verfahren können insbesondere Argon-Ionen zur Bestrahlung des Kompensationsgebietes verwendet werden.According to another embodiment of the manufacturing method are in the Compensation area created spaces. This can be done, for example, by irradiation with ions, which passes through a mask into the compensation region, but not into the drift path of the semiconductor layer arranged next to it 20 be irradiated. Similarly, the chip edge can also be exempted from the irradiation as required or irradiated, in which case only the edge of the chip can be irradiated. It is also possible, especially when masking, crystal damage down to the depth of the compensation area 40 For example, by multi-stage ion irradiation to produce. It is now possible to diffuse a heavy metal, such as platinum, palladium or gold, over the second main surface of the component or to implant it directly into the component and then to install it in the gaps by means of a diffusion step. In this method, in particular argon ions can be used to irradiate the compensation area.

Eine weitere Ausführungsform der vorliegenden Erfindung ist in 12 gezeigt. Dabei liegt eine Kombination der lateralen und der vertikalen Modulation der Trägerlebensdauer vor. Mit anderen Worten stellt die in 12 gezeigte Ausführungsform der vorliegenden Erfindung im Prinzip eine Kombination der Ausführungsbeispiele gemäß 4 und gemäß 10 dar, wobei die verschiedenen Merkmale des Kompensationsbauelements natürlich im einzelnen an eine jeweilige Anwendung angepaßt sein können. Zur Herstellung der in 12 gezeigten Ausführungsform können die oben beschriebenen Herstellungsverfahren auf beliebige geeignete Weise miteinander kombiniert werden, um die vertikale und laterale Modulation der Schwermetallkonzentration bzw. der Trägerlebensdauer zu erzeugen. Insbesondere ist hierbei zu beachten, dass typischerweise das im Kompensationsgebiet 40 verwendete Schwermetall eine kleinere Diffusionskonstante als das in der Driftstrecke verwendete Schwermetall aufweist. Beispielsweise ist die Diffusionskonstante von Wolfram oder Molybdän, das im Kompensationsgebiet 40 verwendet werden kann, kleiner als die Diffusionskonstante von Platin oder Palladium, das in die Driftstrecke der Halbleiterschicht 20 eingebracht werden kann.Another embodiment of the present invention is in 12 shown. There is a combination of lateral and vertical modulation of carrier lifetime. In other words, the in 12 shown embodiment of the present invention in principle a combination of the embodiments according to 4 and according to 10 Of course, the various features of the compensation component may be adapted in detail to a particular application. For the production of in 12 In the embodiment shown, the manufacturing methods described above may be combined with one another in any suitable manner to produce the vertical and lateral modulation of the heavy metal concentration or carrier lifetime. In particular, it should be noted here that typically in the compensation area 40 Heavy metal used has a smaller diffusion constant than the heavy metal used in the drift path. For example, the diffusion constant of tungsten or molybdenum is in the compensation region 40 can be used, smaller than the diffusion constant of platinum or palladium, in the drift path of the semiconductor layer 20 can be introduced.

Das in 12 gezeigte Ausführungsbeispiel der vorliegenden Erfindung weist den Vorteil auf, dass der Einschaltwiderstand des Kompensationsbauelements im Vergleich zu einer rein vertikalen Modulation der Trägerlebensdauer abgesenkt werden kann. So kann durch Einbringen eines Schwermetalls in das Kompensationsgebiet 40 die Lebensdauer abgesenkt werden, ohne den Einschaltwiderstand zu erhöhen.This in 12 The illustrated embodiment of the present invention has the advantage that the on-resistance of the compensation device can be lowered as compared to a purely vertical modulation of the carrier lifetime. Thus, by introducing a heavy metal into the compensation area 40 the life can be lowered without increasing the on-resistance.

13 zeigt die Effekte von unterschiedlichen Ausführungsformen zur Lebensdauereinstellung auf das Schaltverhalten der Body-Diode eines Kompensationsbauelements. Ausgangspunkt des Vergleichs ist ein experimentelles Ergebnis einer Helium-Bestrahlung von der Vorderseite (Source-Seite) her mit einer Ionen-Energie von 6,3 MeV, einer Dosis von 8·1016 cm–2 und einer Ausheilung der Bestrahlung bei 220°C für vier Stunden. Unter diesen Bedingungen liegt der Defekt-Peak bei etwa 25 μm unterhalb des Gateoxids und führt zu geringen Diodenverlusten und guter Softness. Damit verglichen wird das simulierte Schaltverhalten bei einer homogenen Platin-Konzentration, das heißt einem Wannenprofil, und zwei verschiedenen inhomogenen Platin-Profilen. Man erkennt, dass man mit einer homogenen Platin-Konzentration zwar das gleiche Verhalten wie durch Helium-Bestrahlung erreichen kann, wenn aber die homogene Platin-Hintergrundkonzentration, die durch die Diffusionstemperatur gesteuert werden kann, reduziert wird, zusätzlich aber ein Platin-Peak durch die Kombination aus Bestrahlung und Platin-Diffusion erzeugt wird, ein gleich gutes oder besseres Abschaltverhalten erzielt wird. Insbesondere sind die Stromspitzen weniger ausgeprägt und der Stromabriss weniger steil, das heißt das Kompensationsbauelement schaltet weicher. Dies ist insbesondere für bestimmte Anwendungen wie z. B. Zero-Voltage-Switching-Resonanzkonverter vorteilhaft, da die Schaltgeschwindigkeit der Body-Diode so möglichst groß gemacht werden kann, um die Zerstörung des Bauteils bei Kommutierung, niedriger anliegender Last oder in besonderen Fehlerzuständen des Umrichters zu vermeiden. Außerdem werden z. B. für Brückenschaltungen durch eine geringe Speicherladung der Bodydiode Schaltverluste vermindert und/oder die Zerstörungsschwelle erhöht. Gleichzeitig wird eine Veränderung der Einsatzspannung weitgehend ausgeschlossen und der Leckstrom des Bauelements bleibt deutlich unter dem Niveau von bestrahlten Bauelementen. 13 shows the effects of different embodiments for lifetime adjustment on the switching behavior of the body diode of a compensation component. The starting point of the comparison is an experimental result of helium irradiation from the front side (source side) with an ion energy of 6.3 MeV, a dose of 8 × 10 16 cm -2 and an annealing of the radiation at 220 ° C. for four hours. Under these conditions, the defect peak is about 25 μm below the gate oxide and leads to low diode losses and good softness. This compares the simulated switching behavior with a homogeneous platinum concentration, ie a well profile, and two different inhomogeneous platinum profiles. It can be seen that with a homogeneous platinum concentration, although the same behavior as by helium irradiation can be achieved, but the homogeneous platinum background concentration, which can be controlled by the diffusion temperature is reduced, but in addition a platinum peak through the Combination of irradiation and platinum diffusion is produced, an equally good or better shutdown behavior is achieved. In particular, the current peaks are less pronounced and the current interruption less steep, that is, the compensation device switches softer. This is especially for certain applications such. As zero-voltage switching resonant converter advantageous because the switching speed of the body diode can be made as large as possible in order to avoid the destruction of the component during commutation, lower applied load or in special fault conditions of the inverter. In addition, z. B. for bridge circuits reduced by a small storage charge of the body diode switching losses and / or increases the destruction threshold. At the same time a change in the threshold voltage is largely excluded and the leakage current of the device remains well below the level of irradiated components.

Zusätzlich ermöglicht es das Verfahren, die Trägerlebensdauer so stark abzusenken, dass die Abschaltverluste der Body-Diode von Kompensationsbauelementen ausreichend stark reduziert werden können, obwohl die benötigten Prozesstemperaturen deutlich unter vergleichbaren Werten wie z. B. bei der Platindiffusion liegen und somit auch der Einfluss auf die vorhergehenden Prozesse reduziert wird. Eine weitere vorteilhafte Eigenschaft der Trägerlebensdauer-Absenkung mittels der beschriebenen inhomogenen Schwermetallprofile besteht darin, dass der Quotient aus der Hochinjektions-Trägerlebensdauer und der Niedriginjektions-Lebensdauer im Fall höherer Driftzonen-Dotierung deutlich höher ist als in einer niedrig-dotierten Driftzone. Dies bewirkt, dass der in Sperrichtung fließende Strom erst bei deutlich geringeren Stromdichten abreißt, als es bei einem geringeren Quotienten aus Hochinjektions- zu Niedriginjektions-Lebensdauer der Fall ist.In addition, the method makes it possible to lower the carrier lifetime so much that the turn-off losses of the body diode compensation components can be sufficiently reduced, although the required process temperatures significantly below comparable values such. B. in the platinum diffusion and thus the influence on the previous processes is reduced. A further advantageous feature of the carrier lifetime reduction by means of the described inhomogeneous heavy metal profiles is that the quotient of the high injection carrier lifetime and the low injection lifetime is significantly higher in the case of higher drift zone doping than in a low-doped drift zone. This causes the current flowing in the reverse direction tears off only at significantly lower current densities, as is the case with a lower quotient of high injection to low injection life.

Claims (55)

Halbleiterbauelement (100), umfassend ein Substrat (10) von einem ersten Leitungstyp (n) mit einer ersten Hauptoberfläche (15) des Halbleiterbauelements, eine Halbleiterschicht (20) vom ersten Leitungstyp, die auf dem Substrat (10) angeordnet ist und eine zweite Hauptoberfläche (25) des Halbleiterbauelements umfaßt, einen ersten Anschluß (D), der an der ersten Hauptoberfläche (15) des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß (S), der an der zweiten Hauptoberfläche (25) des Halbleiterbauelements angeordnet ist, ein Bodygebiet (30) von einem zum ersten Leitungstyp (n) entgegengesetzten zweiten Leitungstyp (p), das an die zweite Hauptoberfläche (25) angrenzt und zwischen dem ersten und dem zweiten Anschluß (D, S) angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche (25) in Richtung des Substrats (10) verlaufendes Kompensationsgebiet (40) vom zweiten Leitungstyp (p), wobei zumindest ein Bereich (21) der Halbleiterschicht (20) zumindest ein Schwermetall mit einer Konzentration von mindestens 1·1010 cm–3 aufweist, wobei die Halbleiterschicht (20) einen von der zweiten Hauptoberfläche (25) beabstandeten Bereich (22) höherer Schwermetallkonzentration umfaßt, in dem die Schwermetallkonzentration ein lokales Maximum aufweist, und wobei der Bereich (22) höherer Schwermetallkonzentration innerhalb der vom Substrat (10) in Richtung zur zweiten Hauptoberfläche (25) gesehen letzten 75% der Halbleiterschicht angeordnet ist.Semiconductor device ( 100 ) comprising a substrate ( 10 ) of a first conductivity type (s) having a first main surface ( 15 ) of the semiconductor device, a semiconductor layer ( 20 ) of the first conductivity type which are on the substrate ( 10 ) and a second main surface ( 25 ) of the semiconductor device, a first terminal (D) connected to the first main surface ( 15 ) of the semiconductor device is arranged, a second terminal (S), which at the second main surface ( 25 ) of the semiconductor device, a body region ( 30 ) of a second conductivity type (p), which is opposite to the first conductivity type (n) and which is connected to the second main surface (p). 25 ) and disposed between the first and the second terminal (D, S), and at least one of the second main surface ( 25 ) in the direction of the substrate ( 10 ) Compensation area ( 40 ) of the second conductivity type (p), wherein at least one region ( 21 ) of the semiconductor layer ( 20 ) at least one heavy metal having a concentration of at least 1 × 10 10 cm -3 , wherein the semiconductor layer ( 20 ) one from the second main surface ( 25 ) spaced area ( 22 ) of higher heavy metal concentration, in which the heavy metal concentration has a local maximum, and wherein the range ( 22 ) higher heavy metal concentration within that of the substrate ( 10 ) towards the second main surface ( 25 ) seen last 75% of the semiconductor layer is arranged. Halbleiterbauelement nach Anspruch 1, wobei die Konzentration der Schwermetallatome im Bereich (21) der Halbleiterschicht (20) im Bereich von 5·1012 cm–3 bis 1·1017 cm–3 liegt.Semiconductor device according to claim 1, wherein the concentration of heavy metal atoms in the range ( 21 ) of the semiconductor layer ( 20 ) is in the range of 5 × 10 12 cm -3 to 1 × 10 17 cm -3 . Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Schwermetall Platin und/oder Palladium und/oder Gold ist.Semiconductor component according to claim 1 or 2, wherein the heavy metal is platinum and / or palladium and / or gold. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Schwermetallkonzentration ein diffusionsbedingtes Wannenprofil aufweist.Semiconductor component according to one of the preceding claims, wherein the heavy metal concentration has a diffusion-related trough profile. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das lokale Maximum eine Schwermetallkonzentration aufweist, die um einen Faktor im Bereich von 2 bis 1000 höher ist als die Schwermetallkonzentration innerhalb der vom Substrat (10) in Richtung zur zweiten Hauptoberfläche (25) gesehen ersten 25% der Halbleiterschicht (24).Semiconductor device according to one of the preceding claims, wherein the local maximum has a heavy metal concentration which is higher by a factor in the range of 2 to 1000 than the heavy metal concentration within that of the substrate ( 10 ) towards the second main surface ( 25 ) seen first 25% of the semiconductor layer ( 24 ). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der von der zweiten Hauptoberfläche beabstandete Bereich (22) höherer Schwermetallkonzentration eine Ausdehnung in Dickenrichtung der Halbleiterschicht aufweist, die zwischen 0,3% und 25% der Dicke der Halbleiterschicht (20) beträgt.A semiconductor device according to any one of the preceding claims, wherein the region spaced from the second major surface (Fig. 22 ) of higher heavy metal concentration has a thickness in the thickness direction of the semiconductor layer, which is between 0.3% and 25% of the thickness of the semiconductor layer ( 20 ) is. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Konzentration der Schwermetallatome im Bereich (22) höherer Schwermetallkonzentration im Bereich von 1·1012 cm–3 bis 1·101 cm–3 liegt.Semiconductor component according to one of the preceding claims, wherein the concentration of the heavy metal atoms in the range ( 22 ) higher heavy metal concentration in the range of 1 · 10 12 cm -3 to 1 · 10 1 cm -3 . Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (20) eine kristalline Schicht ist.Semiconductor component according to one of the preceding claims, wherein the semiconductor layer ( 20 ) is a crystalline layer. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Dotierung der Halbleiterschicht (20) wenigstens zehnmal kleiner ist als eine Dotierung des Substrats (10).Semiconductor component according to one of the preceding claims, wherein a doping of the semiconductor layer ( 20 ) is at least ten times smaller than a doping of the substrate ( 10 ). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Kompensationsgebiet (40) zumindest ein Schwermetall mit einer Konzentration von mindestens 1·1010 cm–3 aufweist.Semiconductor component according to one of the preceding claims, wherein the compensation region ( 40 ) has at least one heavy metal having a concentration of at least 1 × 10 10 cm -3 . Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement ein Leistungstransistor (100) ist, und wobei der erste Anschluß ein Drainanschluß und der zweite Anschluß ein Sourceanschluß des Leistungstransistors ist.Semiconductor component according to one of the preceding claims, wherein the semiconductor component is a power transistor ( 100 ), and wherein the first terminal is a drain terminal and the second terminal is a source terminal of the power transistor. Halbleiterbauelement nach Anspruch 11, wobei der Leistungstransistor ein Kompensationsbauelement ist.The semiconductor device of claim 11, wherein the power transistor is a compensation device. Halbleiterbauelement nach Anspruch 11 oder 12, wobei der Bereich (22) höherer Schwermetallkonzentration zwischen einem benachbart zur zweiten Hauptoberfläche (25) ausgebildeten Kanalgebiet (35) des Leistungstransistors und dem Substrat (10) angeordnet ist.A semiconductor device according to claim 11 or 12, wherein the region ( 22 ) higher heavy metal concentration between adjacent to the second major surface ( 25 ) formed channel area ( 35 ) of the power transistor and the substrate ( 10 ) is arranged. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend die Schritte: (a) Bereitstellen einer Halbleiterstruktur umfassend ein Substrat von einem ersten Leitungstyp mit einer ersten Hauptoberfläche des Halbleiterbauelements, eine Halbleiterschicht vom ersten Leitungstyp, die auf dem Substrat angeordnet ist und eine zweite Hauptoberfläche des Halbleiterbauelements umfaßt, einen ersten Anschluß, der an der ersten Hauptoberfläche des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß, der an der zweiten Hauptoberfläche des Halbleiterbauelements angeordnet ist, ein Bodygebiet von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, das an die zweite Hauptoberfläche angrenzt und zwischen dem ersten und dem zweiten Anschluß angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche in Richtung des Substrats verlaufendes Kompensationsgebiet vom zweiten Leitungstyp; (b) Erzeugen einer Schwermetallkonzentration von mindestens 1·1010 cm–3 zumindest in der Halbleiterschicht, wobei ein von der zweiten Hauptoberfläche beabstandeter Bereich höherer Schwermetallkonzentration in der Halbleiterschicht gebildet wird, wobei die Schwermetallkonzentration in dem Bereich höherer Schwermetallkonzentration ein lokales Maximum aufweist, und wobei der Bereich höherer Schwermetallkonzentration innerhalb der vom Substrat in Richtung zur zweiten Hauptoberfläche gesehen letzten 75% der Halbleiterschicht gebildet wird.A method of manufacturing a semiconductor device, comprising the steps of: (a) providing a semiconductor structure comprising a substrate of a first conductivity type having a first main surface of the semiconductor device, a semiconductor layer of the first conductivity type disposed on the substrate and including a second main surface of the semiconductor device, a first connection, at the first Main surface of the semiconductor device is arranged, a second terminal, which is arranged on the second main surface of the semiconductor device, a body region of a first conductivity type opposite to the second conductivity type, which is adjacent to the second main surface and disposed between the first and the second terminal, and at least a second conductivity type compensation region extending from the second main surface toward the substrate; (b) generating a heavy metal concentration of at least 1 × 10 10 cm -3 at least in the semiconductor layer, wherein a region of higher heavy metal concentration spaced from the second major surface is formed in the semiconductor layer, the heavy metal concentration having a local maximum in the region of higher heavy metal concentration, and wherein the region of higher heavy metal concentration is formed within the last 75% of the semiconductor layer viewed from the substrate towards the second main surface. Verfahren nach Anspruch 14, wobei die Schwermetallkonzentration gebildet wird durch die Schritte Aufbringen einer Schwermetallschicht auf der ersten Hauptoberfläche und/oder der zweiten Hauptoberfläche; Eindiffundieren des Schwermetalls in die Halbleiterschicht, um die Schwermetallkonzentration in der Halbleiterschicht zu bilden.The method of claim 14, wherein the heavy metal concentration is formed by the steps Depositing a heavy metal layer on the first main surface and / or the second main surface; Diffusing the heavy metal into the semiconductor layer to form the heavy metal concentration in the semiconductor layer. Verfahren nach Anspruch 14 oder 15, wobei die lokal höhere Konzentration von Schwermetallatomen durch Ionen-Implantation der Schwermetalle und einen anschließenden Temperaturschritt gebildet wird.The method of claim 14 or 15, wherein the locally higher concentration of heavy metal atoms is formed by ion implantation of the heavy metals and a subsequent temperature step. Verfahren nach einem der Ansprüche 14 bis 16, wobei die lokal höhere Konzentration von Schwermetallatomen gebildet wird durch die Schritte (b1) Bestrahlen der Halbleiterstruktur mit Ionen zur Erzeugung von Leerstellen in der Halbleiterschicht; (b2) Eindiffundieren des Schwermetalls, um die Leerstellen in der Halbleiterschicht mit dem Schwermetall zu besetzen.The method of any one of claims 14 to 16, wherein the locally higher concentration of heavy metal atoms is formed by the steps (b1) irradiating the semiconductor structure with ions to create vacancies in the semiconductor layer; (b2) diffusing the heavy metal to occupy the vacancies in the semiconductor layer with the heavy metal. Verfahren nach Anspruch 17, wobei die Ionen Protonen oder Heliumkerne sind.The method of claim 17, wherein the ions are protons or helium nuclei. Verfahren nach Anspruch 17 oder 18, wobei eine Bestrahlungsdosis im Bereich von 1·1012 cm–2 bis 1·1019 cm–2 liegt.A method according to claim 17 or 18, wherein an irradiation dose is in the range of 1 x 10 12 cm -2 to 1 x 10 19 cm -2 . Verfahren nach einem der Ansprüche 17 bis 19, wobei die Ionen eine mittlere Energie von 100 keV bis 7 MeV aufweisen.The method of any one of claims 17 to 19, wherein the ions have an average energy of 100 keV to 7 MeV. Verfahren nach einem der Ansprüche 17 bis 20, wobei die Bestrahlung von der zweiten Hauptoberfläche des Halbleiterbauelements her erfolgt.The method of any of claims 17 to 20, wherein the irradiation is from the second major surface of the semiconductor device. Verfahren nach einem der Ansprüche 17 bis 21, wobei die End-of-Range der Ionenbestrahlung auf einen Bereich innerhalb der vom Substrat in Richtung zur zweiten Hauptoberfläche gesehen letzten 75% der Halbleiterschicht eingestellt wird.A method according to any one of claims 17 to 21, wherein the end-of-range of ion irradiation is set to a range within the last 75% of the semiconductor layer viewed from the substrate toward the second major surface. Verfahren nach Anspruch 22, wobei die End-of-Range auf einen Bereich eingestellt wird, der in einem Bereich von 0,1% bis 70% des Abstands zwischen dem Substrat und der zweiten Hauptoberfläche von der zweiten Hauptoberfläche beabstandet ist.The method of claim 22, wherein the end-of-range is set to a range spaced from 0.1% to 70% of the distance between the substrate and the second major surface from the second major surface. Verfahren nach einem der Ansprüche 17 bis 23, wobei die Ionenbestrahlung mindestens einmal mit einer von der ersten Bestrahlung verschiedenen mittleren Energie und/oder Dosis wiederholt wird, um ein gewünschtes Fehlstellenprofil zu erzeugen.The method of any one of claims 17 to 23, wherein the ion irradiation is repeated at least once at a different average energy and / or dose than the first irradiation to produce a desired defect profile. Verfahren nach einem der Ansprüche 17 bis 24, wobei vor Schritt (b2) eine Schwermetallschicht auf der ersten Hauptoberfläche und/oder der zweiten Hauptoberfläche zumindest abschnittsweise aufgebracht wird.Method according to one of claims 17 to 24, wherein before step (b2), a heavy metal layer on the first main surface and / or the second main surface is applied at least in sections. Verfahren nach einem der Ansprüche 17 bis 24, wobei vor Schritt (b2) das Schwermetall in die Halbleiterschicht und/oder das Substrat implantiert wird.Method according to one of claims 17 to 24, wherein before step (b2) the heavy metal is implanted in the semiconductor layer and / or the substrate. Verfahren nach einem der Ansprüche 14 bis 26, wobei als Schwermetall Platin und/oder Palladium und/oder Gold verwendet wird.Method according to one of claims 14 to 26, wherein platinum and / or palladium and / or gold is used as the heavy metal. Verfahren nach einem der Ansprüche 17 bis 27, wobei der Diffusionsschritt (b2) bei einer Temperatur im Bereich zwischen 600°C und 1000°C durchgeführt wird.A method according to any one of claims 17 to 27, wherein the diffusion step (b2) is carried out at a temperature in the range between 600 ° C and 1000 ° C. Verfahren nach einem der Ansprüche 17 bis 28, wobei der Diffusionsschritt (b2) für eine Zeitdauer von 5 min bis 400 min durchgeführt wird.A method according to any one of claims 17 to 28, wherein the diffusion step (b2) is carried out for a period of 5 minutes to 400 minutes. Verfahren nach einem der Ansprüche 17 bis 29, wobei das Schwermetall vor Schritt (b1) in das Driftgebiet eindiffundiert wird und Schritt (b2) als Temperaturschritt mit einer Temperatur im Bereich von 600°C bis 950°C durchgeführt wird.A method according to any one of claims 17 to 29, wherein the heavy metal is diffused into the drift region prior to step (b1) and step (b2) is performed as a temperature step at a temperature in the range of 600 ° C to 950 ° C. Verfahren nach einem der Ansprüche 17 bis 30, weiterhin umfassend die Schritte: Erzeugen einer Schwermetallkonzentration von mindestens 1·1010 cm–3 zumindest in dem von der zweiten Hauptoberfläche in Richtung des Substrats verlaufendes Kompensationsgebiet.The method of any one of claims 17 to 30, further comprising the steps of: generating a heavy metal concentration of at least 1 x 10 10 cm -3 at least in the compensation region extending from the second major surface toward the substrate. Verfahren nach Anspruch 31, wobei das Schwermetall in dem Kompensationsgebiet Wolfram und/oder Molybdän ist.The method of claim 31, wherein the heavy metal in the compensation region is tungsten and / or molybdenum. Halbleiterbauelement, umfassend ein Substrat (10) von einem ersten Leitungstyp (n) mit einer ersten Hauptoberfläche (15) des Halbleiterbauelements, eine Halbleiterschicht (20) vom ersten Leitungstyp, die auf dem Substrat (10) angeordnet ist und eine zweite Hauptoberfläche (25) des Halbleiterbauelements umfaßt, einen ersten Anschluß (D), der an der ersten Hauptoberfläche (15) des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß (S), der an der zweiten Hauptoberfläche (25) des Halbleiterbauelements angeordnet ist, ein Bodygebiet (30) von einem zum ersten Leitungstyp (n) entgegengesetzten zweiten Leitungstyp (p), das an die zweite Hauptoberfläche (25) angrenzt und zwischen dem ersten und dem zweiten Anschluß (D, S) angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche (25) in Richtung des Substrats (10) verlaufendes Kompensationsgebiet (40) vom zweiten Leitungstyp (p), wobei zumindest das Kompensationsgebiet (40) zumindest ein Schwermetall mit einer Konzentration von mindestens 1·1010 cm–3 aufweist, wobei das Kompensationsgebiet (40) eine um einen Faktor im Bereich von 2 bis 1000 höhere Konzentration an Schwermetallatomen aufweist als die vom Substrat (10) in Richtung zur zweiten Hauptoberfläche (25) gesehen ersten 25% der Halbleiterschicht (24).Semiconductor device comprising a substrate ( 10 ) of a first conductivity type (s) having a first main surface ( 15 ) of the semiconductor device, a semiconductor layer ( 20 ) of the first conductivity type which are on the substrate ( 10 ) and a second main surface ( 25 ) of the semiconductor device, a first terminal (D) connected to the first main surface ( 15 ) of the semiconductor device is arranged, a second terminal (S), which at the second main surface ( 25 ) of the semiconductor device, a body region ( 30 ) of a second conductivity type (p), which is opposite to the first conductivity type (n) and which is connected to the second main surface (p). 25 ) and disposed between the first and the second terminal (D, S), and at least one of the second main surface ( 25 ) in the direction of the substrate ( 10 ) Compensation area ( 40 ) of the second conductivity type (p), wherein at least the compensation region ( 40 ) has at least one heavy metal with a concentration of at least 1 × 10 10 cm -3 , the compensation area ( 40 ) has a higher concentration of heavy metal atoms by a factor in the range of 2 to 1000 than that of the substrate ( 10 ) towards the second main surface ( 25 ) seen first 25% of the semiconductor layer ( 24 ). Halbleiterbauelement nach einem der Ansprüche 33 oder 10, wobei im Kompensationsgebiet (40) die Konzentration der Schwermetallatome im Bereich von 1·1012 cm–3 bis 1·1017 cm–3 liegt.Semiconductor component according to one of claims 33 or 10, wherein in the compensation region ( 40 ) the concentration of the heavy metal atoms is in the range of 1 × 10 12 cm -3 to 1 × 10 17 cm -3 . Halbleiterbauelement nach einem der Ansprüche 33 und 34 oder 10, wobei die Schwermetallatome bei Diffusionstemperaturen von 800°C bis 1150°C eine Diffusionskonstante kleiner 5·10–8 cm2/s aufweisen.Semiconductor component according to one of claims 33 and 34 or 10, wherein the heavy metal atoms at diffusion temperatures of 800 ° C to 1150 ° C have a diffusion constant less than 5 · 10 -8 cm 2 / s. Halbleiterbauelement nach einem der Ansprüche 33 bis 35 oder 10, wobei das Schwermetall Wolfram und/oder Molybdän ist.Semiconductor component according to one of claims 33 to 35 or 10, wherein the heavy metal is tungsten and / or molybdenum. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend die Schritte; (a) Bereitstellen einer Halbleiterstruktur umfassend ein Substrat von einem ersten Leitungstyp mit einer ersten Hauptoberfläche des Halbleiterbauelements, eine Halbleiterschicht vom ersten Leitungstyp, die auf dem Substrat angeordnet ist und eine zweite Hauptoberfläche des Halbleiterbauelements umfaßt, einen ersten Anschluß, der an der ersten Hauptoberfläche des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß, der an der zweiten Hauptoberfläche des Halbleiterbauelements angeordnet ist, ein Bodygebiet von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, das an die zweite Hauptoberfläche angrenzt und zwischen dem ersten und dem zweiten Anschluß angeordnet ist; sowie (b) Erzeugen eines von der zweiten Hauptoberfläche in Richtung des Substrats verlaufendes Kompensationsgebiets von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp mit einer Schwermetallkonzentration von mindestens 1·1010 cm–3, wobei das Kompensationsgebiet eine um einen Faktor im Bereich von 2 bis 1000 höhere Konzentration an Schwermetallatomen aufweist als die vom Substrat in Richtung zur zweiten Hauptoberfläche gesehen ersten 25% der Halbleiterschicht.A method of manufacturing a semiconductor device, comprising the steps of; (a) providing a semiconductor structure comprising a substrate of a first conductivity type having a first main surface of the semiconductor device, a first conductivity type semiconductor layer disposed on the substrate and a second main surface of the semiconductor device, a first terminal connected to the first main surface of the semiconductor device Semiconductor device is arranged, a second terminal, which is arranged on the second main surface of the semiconductor device, a body region of a first conductivity type opposite to the second conductivity type, which is adjacent to the second main surface and disposed between the first and the second terminal; and (b) generating a compensation region extending from the second major surface toward the substrate of a second conductivity type opposite the first conductivity type having a heavy metal concentration of at least 1 × 10 10 cm -3 , the compensation region being a factor in the range of 2 to 1000 has higher concentration of heavy metal atoms than the first 25% of the semiconductor layer viewed from the substrate in the direction of the second main surface. Verfahren nach Anspruch 37 oder 31, weiterhin umfassend die Schritte: Erzeugen einer Maske auf der zweiten Hauptoberfläche, wobei die Maske eine Öffnung über dem Kompensationsgebiet aufweist; Durchführen mindestens einer Implantation eines Schwermetalls in dem Kompensationsgebiet.The method of claim 37 or 31, further comprising the steps of: Creating a mask on the second major surface, the mask having an opening over the compensation area; Performing at least one implantation of a heavy metal in the compensation area. Verfahren nach Anspruch 37 oder 31, weiterhin umfassend die Schritte: (b1) Erzeugen einer Maske auf der zweiten Hauptoberfläche, wobei die Maske eine Öffnung über dem Kompensationsgebiet aufweist; (b2) Bestrahlen der Halbleiterstruktur mit hochenergetischen Ionen zur Erzeugung von Leerstellen in dem Kompensationsgebiet; (b3) Eindiffundieren eines Schwermetalls, um die Leerstellen in der Halbleiterschicht mit dem Schwermetall zu besetzen.The method of claim 37 or 31, further comprising the steps of: (b1) forming a mask on the second major surface, the mask having an opening over the compensation area; (b2) irradiating the semiconductor structure with high-energy ions to create vacancies in the compensation region; (b3) diffusing a heavy metal to occupy the vacancies in the semiconductor layer with the heavy metal. Verfahren nach Anspruch 39, wobei in Schritt (b2) Protonen oder Heliumkerne verwendet werden.The method of claim 39, wherein in step (b2) protons or helium nuclei are used. Verfahren nach Anspruch 37 oder 31, weiterhin umfassend die Schritte: (b4) Erzeugen einer epitaktischen Schicht auf dem Substrat; (b5) Implantieren eines Dotierstoffs vom zweiten Leitungstyp in das Kompensationsgebiet; (b6) Implantieren eines Schwermetalls in das Kompensationsgebiet.The method of claim 37 or 31, further comprising the steps of: (b4) forming an epitaxial layer on the substrate; (b5) implanting a dopant of the second conductivity type into the compensation region; (b6) implant a heavy metal into the compensation area. Verfahren nach Anspruch 41, wobei der Dotierstoff und das Schwermetall gleichzeitig implantiert werden.The method of claim 41, wherein the dopant and the heavy metal are implanted simultaneously. Verfahren nach Anspruch 41 oder 42, wobei die Schritte (b4) bis (b6) ein oder mehrmals wiederholt werden, wobei bei der Wiederholung in Schritt (b4) die epitaktische Schicht auf der bereits erzeugten epitaktischen Schicht erzeugt wird.A method according to claim 41 or 42, wherein steps (b4) to (b6) are repeated one or more times, wherein in the repetition in step (b4) the epitaxial layer is formed on the already produced epitaxial layer. Verfahren nach einem der Ansprüche 37 bis 43 oder 31, wobei das Schwermetall eine Diffusionskonstante bei Diffusionstemperaturen im Bereich von 800°C bis 1150°C kleiner 5·10–8 cm2/s aufweist.A method according to any one of claims 37 to 43 or 31, wherein the heavy metal has a diffusion constant at diffusion temperatures in the range of 800 ° C to 1150 ° C less than 5 x 10 -8 cm 2 / s. Verfahren nach Anspruch 44, wobei als Schwermetall Wolfram und/oder Molybdän verwendet werden. The method of claim 44, wherein tungsten and / or molybdenum are used as the heavy metal. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend die Schritte: (a) Bereitstellen einer Halbleiterstruktur umfassend ein Substrat von einem ersten Leitungstyp mit einer ersten Hauptoberfläche des Halbleiterbauelements, eine Halbleiterschicht vom ersten Leitungstyp, die auf dem Substrat angeordnet ist und eine zweite Hauptoberfläche des Halbleiterbauelements umfaßt, einen ersten Anschluß, der an der ersten Hauptoberfläche des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß, der an der zweiten Hauptoberfläche des Halbleiterbauelements angeordnet ist, ein Bodygebiet von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, das an die zweite Hauptoberfläche angrenzt und zwischen dem ersten und dem zweiten Anschluß angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche in Richtung des Substrats verlaufendes Kompensationsgebiet vom zweiten Leitungstyp; (b) Bestrahlen der Halbleiterstruktur mit Ionen zur Erzeugung von Leerstellen in der Halbleiterschicht, wobei die End-of-Range der Ionenbestrahlung auf einen Bereich innerhalb der vom Substrat in Richtung zur zweiten Hauptoberfläche gesehen letzten 75% der Halbleiterschicht eingestellt wird.A method of manufacturing a semiconductor device, comprising the steps of: (a) providing a semiconductor structure comprising a substrate of a first conductivity type having a first main surface of the semiconductor device, a first conductivity type semiconductor layer disposed on the substrate and a second main surface of the semiconductor device, a first terminal attached to the first main surface of the semiconductor device Semiconductor device is arranged, a second terminal, which is arranged on the second main surface of the semiconductor device, a body region of a first conductivity type opposite to the second conductivity type, which is adjacent to the second main surface and disposed between the first and the second terminal, and at least one of second conductive type compensation region extending to the second main surface toward the substrate; (b) Irradiating the semiconductor structure with ions to create vacancies in the semiconductor layer, wherein the end-of-range of ion irradiation is set to a range within the last 75% of the semiconductor layer viewed from the substrate toward the second major surface. Verfahren nach Anspruch 46, wobei die Ionen Argon-Ionen, Protonen oder Heliumkerne sind.The method of claim 46, wherein the ions are argon ions, protons or helium nuclei. Verfahren nach Anspruch 46 oder 47, wobei eine Bestrahlungsdosis im Bereich von 1·1010 cm–2 bis 1·1016 cm–2 liegt.The method of claim 46 or 47, wherein an irradiation dose is in the range of 1 x 10 10 cm -2 to 1 x 10 16 cm -2 . Verfahren nach einem der Ansprüche 46 bis 48, wobei die Ionen eine mittlere Energie von 100 keV bis 7 MeV aufweisen.The method of any of claims 46 to 48, wherein the ions have an average energy of 100 keV to 7 MeV. Verfahren nach einem der Ansprüche 46 bis 49, wobei die Bestrahlung von der zweiten Hauptoberfläche des Halbleiterbauelements her erfolgt.The method of any one of claims 46 to 49, wherein the irradiation is from the second major surface of the semiconductor device. Verfahren nach einem der Ansprüche 46 bis 49, wobei die Ionenbestrahlung lediglich im Bereich des Kompensationsgebiets erfolgt.Method according to one of claims 46 to 49, wherein the ion irradiation takes place only in the area of the compensation area. Verfahren nach einem der Ansprüche 46 bis 51, wobei die End-of-Range auf einen Bereich eingestellt wird, der in einem Bereich von 0,1% bis 70% des Abstands zwischen dem Substrat und der zweiten Hauptoberfläche von der zweiten Hauptoberfläche beabstandet ist.The method of any one of claims 46 to 51, wherein the end-of-range is set to a range spaced from 0.1% to 70% of the distance between the substrate and the second major surface from the second major surface. Verfahren nach einem der Ansprüche 46 bis 52, wobei die Ionenbestrahlung mindestens einmal mit einer von der ersten Bestrahlung verschiedenen mittleren Energie und/oder Dosis wiederholt wird, um ein gewünschtes Fehlstellenprofil zu erzeugen.The method of any one of claims 46 to 52, wherein the ion irradiation is repeated at least once at a different average energy and / or dose from the first irradiation to produce a desired defect profile. Halbleiterbauelement (100), umfassend ein Substrat (10) von einem ersten Leitungstyp (n) mit einer ersten Hauptoberfläche (15) des Halbleiterbauelements, eine Halbleiterschicht (20) vom ersten Leitungstyp, die auf dem Substrat (10) angeordnet ist und eine zweite Hauptoberfläche (25) des Halbleiterbauelements umfaßt, einen ersten Anschluß (D; 1), der an der ersten Hauptoberfläche (15) des Halbleiterbauelements angeordnet ist, einen zweiten Anschluß (S; 2), der an der zweiten Hauptoberfläche (25) des Halbleiterbauelements angeordnet ist, ein Bodygebiet (30) von einem zum ersten Leitungstyp (n) entgegengesetzten zweiten Leitungstyp (p), das an die zweite Hauptoberfläche (25) angrenzt und zwischen dem ersten und dem zweiten Anschluß (D; 1; S; 2) angeordnet ist, und zumindest ein von der zweiten Hauptoberfläche (25) in Richtung des Substrats (10) verlaufendes Kompensationsgebiet (40) vom zweiten Leitungstyp (p), wobei die Halbleiterschicht (20) einen von der zweiten Hauptoberfläche (25) beabstandeten Bereich (22) mit einer höheren Fehlstellenkonzentration umfaßt, in dem die Fehlstellenkonzentration ein lokales Maximum aufweist, wobei der Bereich (22) höherer Fehlstellenkonzentration innerhalb der vom Substrat (10) in Richtung zur zweiten Hauptoberfläche (25) gesehen letzten 75% der Halbleiterschicht angeordnet ist.Semiconductor device ( 100 ) comprising a substrate ( 10 ) of a first conductivity type (s) having a first main surface ( 15 ) of the semiconductor device, a semiconductor layer ( 20 ) of the first conductivity type which are on the substrate ( 10 ) and a second main surface ( 25 ) of the semiconductor device comprises a first terminal (D; 1) connected to the first main surface (D; 15 ) of the semiconductor device, a second terminal (S; 2) located on the second main surface (S; 25 ) of the semiconductor device, a body region ( 30 ) of a second conductivity type (p), which is opposite to the first conductivity type (n) and which is connected to the second main surface (p). 25 ) and is disposed between the first and the second terminal (D; 1; S; 2), and at least one of the second main surface (D; 25 ) in the direction of the substrate ( 10 ) Compensation area ( 40 ) of the second conductivity type (p), wherein the semiconductor layer ( 20 ) one from the second main surface ( 25 ) spaced area ( 22 ) having a higher vacancy concentration in which the vacancy concentration has a local maximum, the range ( 22 ) higher defect concentration within the substrate ( 10 ) towards the second main surface ( 25 ) seen last 75% of the semiconductor layer is arranged. Halbleiterbauelement nach Anspruch 54, wobei der von der zweiten Hauptoberfläche beabstandete Bereich (22) höherer Fehlstellenkonzentration eine Ausdehnung in Dickenrichtung der Halbleiterschicht aufweist, die zwischen 0,1% und 25% der Dicke der Halbleiterschicht (20) beträgt.The semiconductor device of claim 54, wherein the region spaced from the second major surface (FIG. 22 ) of higher defect concentration has an extension in the thickness direction of the semiconductor layer which is between 0.1% and 25% of the thickness of the semiconductor layer ( 20 ) is.
DE102007019551A 2007-04-25 2007-04-25 Semiconductor device and method of making the same Active DE102007019551B9 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007019551A DE102007019551B9 (en) 2007-04-25 2007-04-25 Semiconductor device and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007019551A DE102007019551B9 (en) 2007-04-25 2007-04-25 Semiconductor device and method of making the same

Publications (3)

Publication Number Publication Date
DE102007019551A1 DE102007019551A1 (en) 2008-10-30
DE102007019551B4 true DE102007019551B4 (en) 2012-05-31
DE102007019551B9 DE102007019551B9 (en) 2012-10-04

Family

ID=39777431

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007019551A Active DE102007019551B9 (en) 2007-04-25 2007-04-25 Semiconductor device and method of making the same

Country Status (1)

Country Link
DE (1) DE102007019551B9 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036147B4 (en) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Method for producing a semiconductor body with a recombination zone
CN106158927B (en) * 2016-08-25 2019-12-06 无锡新洁能股份有限公司 super junction semiconductor device with optimized switching characteristics and manufacturing method
DE102017130355B4 (en) * 2017-12-18 2025-11-20 Infineon Technologies Ag Method for forming a semiconductor device
US11990543B2 (en) 2020-12-02 2024-05-21 Wolfspeed, Inc. Power transistor with soft recovery body diode
US11769827B2 (en) 2020-12-02 2023-09-26 Wolfspeed, Inc. Power transistor with soft recovery body diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730759C1 (en) * 1997-07-17 1998-09-03 Siemens Ag Vertical power MOSFET
DE10122364A1 (en) * 2001-05-09 2002-11-21 Infineon Technologies Ag Compensation component, circuit arrangement and method
DE10337457B3 (en) * 2003-08-14 2005-01-20 Infineon Technologies Ag Compensation MOS-transistor component with Schottky contact between common electrode for both source zone and body zone and drift zone

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730759C1 (en) * 1997-07-17 1998-09-03 Siemens Ag Vertical power MOSFET
DE10122364A1 (en) * 2001-05-09 2002-11-21 Infineon Technologies Ag Compensation component, circuit arrangement and method
DE10337457B3 (en) * 2003-08-14 2005-01-20 Infineon Technologies Ag Compensation MOS-transistor component with Schottky contact between common electrode for both source zone and body zone and drift zone

Also Published As

Publication number Publication date
DE102007019551B9 (en) 2012-10-04
DE102007019551A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
DE102005026408B3 (en) Method for producing a stop zone in a semiconductor body and semiconductor device with a stop zone
DE102007026387A1 (en) Semiconductor device and method of making the same
DE10055446A1 (en) Insulated gate bipolar transistor manufacturing method used for electric power converter, involves forming buffer layer by proton irradiation from back side of substrate
DE2429705A1 (en) SEMI-CONDUCTOR ARRANGEMENT
DE102005009000A1 (en) By field effect controllable semiconductor device with improved inverse diode and manufacturing method thereof
DE112015006631T5 (en) Method for producing a semiconductor device
DE102006002903A1 (en) Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer
WO2001018870A2 (en) Charge compensating semiconductor device and method for the production thereof
DE112013000655T5 (en) Semiconductor device and manufacturing method thereof
DE102005035029A1 (en) Semiconductor component and method for its production
DE102015109545B4 (en) Transistor with field electrodes and improved avalanche breakdown behavior
DE102019112985B4 (en) Process for the production of semiconductor devices
DE102004039209B4 (en) Method for producing an n-doped field stop zone in a semiconductor body and semiconductor device with a field stop zone
DE102015112265A1 (en) Adjusting the carrier lifetime in a bipolar semiconductor device
DE102005043913A1 (en) Fabrication of doped semiconductor zone in semiconductor body for forming emitter or contact of vertical power semiconductor component, comprises introducing dopant particles to side of semiconductor body, irradiation and thermal treatment
DE102007019551B4 (en) Semiconductor device and method of making the same
DE10240107B4 (en) Edge termination for power semiconductor device and for diode and method for producing an n-type region for such edge termination
DE102005009020B4 (en) Method for generating a power transistor and thus generated integrated circuit arrangement
DE10245091B4 (en) Method of manufacturing a thin semiconductor device structure
DE102004009521B4 (en) High-voltage PMOS transistor, mask for manufacturing a tub and method for manufacturing a high-voltage PMOS transistor
DE102007017788A1 (en) Doping zone producing method for semiconductor body, involves executing short-time heat treatment at one temperature, and executing longer heat treatment at another temperature for forming doping zone
DE112006001791B4 (en) Non-punch-through high voltage IGBT for switching power supplies and method of making same
DE10203820A1 (en) Semiconductor component and method for its production
DE10261424B3 (en) Production of an emitter with a good ohmic contact used in the production of e.g. a diode comprises introducing an emitter into a surface region of a semiconductor body by doping in three steps
DE102008049664B3 (en) Method for producing semiconductor body of diode, involves forming n-conductive zone by implantation of protons in direction in semiconductor body in depth and by heating body for forming hydrogen-reduced donors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120901

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000