[go: up one dir, main page]

DE102007002965A1 - Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper - Google Patents

Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper Download PDF

Info

Publication number
DE102007002965A1
DE102007002965A1 DE102007002965A DE102007002965A DE102007002965A1 DE 102007002965 A1 DE102007002965 A1 DE 102007002965A1 DE 102007002965 A DE102007002965 A DE 102007002965A DE 102007002965 A DE102007002965 A DE 102007002965A DE 102007002965 A1 DE102007002965 A1 DE 102007002965A1
Authority
DE
Germany
Prior art keywords
silicon grains
layer
trench
dielectric layer
grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007002965A
Other languages
English (en)
Inventor
Anton Dr. Mauder
Alexander Dr. Gschwandtner
Wolfgang Dr. Wiebauer
Manfred Frank
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007002965A priority Critical patent/DE102007002965A1/de
Publication of DE102007002965A1 publication Critical patent/DE102007002965A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/64Variable-capacitance diodes, e.g. varactors 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141VDMOS having built-in components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Thin Film Transistor (AREA)

Abstract

Beschrieben wird ein Verfahren zur Herstellung einer kapazitiven Struktur oder einer Varistorstruktur in einem Graben eines Halbleiterkörpers, das umfasst: a) Herstellen einer Schicht mit Siliziumkörnern an wenigstens einer Oberfläche des Grabens, b) Trennen einzelner Siliziumkörner, c) Herstellen einer Dielektrikumsschicht auf den Siliziumkörnern und zwischen den getrennten Siliziumkörnern oder Herstellen komplementär zu der Grunddotierung der Siliziumkörner dotierter oberflächennaher Bereiche in den Siliziumkörnern zumindest im Bereich von Korngrenzen, an denen zwei benachbarte Siliziumkörner aneinander grenzen.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer kapazitiven Struktur oder einer Varistorstruktur in einem Graben eines Halbleiterkörpers, insbesondere einer benachbart zu einer Driftstrecke eines vertikalen Halbleiterbauelements angeordneten kapazitiven Struktur oder Varistorstruktur.
  • Leistungshalbleiterbauelemente mit einer Driftzone und einer benachbart zu der Driftzone angeordneten und kapazitiv mit der Driftzone gekoppelten Feldelektrode sind grundsätzlich bekannt und beispielsweise in US 4,903,189 (Ngo), US 4,941,026 (Temple), US 6,555,873 B2 (Disney), US 6,717,230 B2 (Kocon) oder US 6,853,033 B2 (Liang) beschrieben.
  • Das Vorsehen einer gegenüber der Driftzone isolierten Feldelektrode, die bei einem MOSFET beispielsweise auf dem Potential des Source-Anschlusses liegt, ermöglicht bei gleicher Spannungsfestigkeit eine höhere Dotierung der Driftzone und führt damit zu einer Verringerung des Einschaltwiderstandes des Bauelements. Die Feldelektrode stellt bei diesen Bauelementen eine Gegenladung zu der in der Driftzone vorhandenen, aus einer Dotierung resultierenden Ladung bereit. Ladungsträger in der Driftzone werden durch diese Gegenladung kompensiert, so dass die Spannungsfestigkeit des Bauelements trotz höherer Dotierung der Driftzone nicht reduziert wird.
  • Die Driftzone eines Leistungsbauelements, die sich je nach Art des Bauelements an einen pn-Übergang oder Schottky-Übergang anschließt, dient in bekannter Weise zur Aufnahme einer über dem Bauelement anliegenden Sperrspannung. Bei sperrend angesteuertem Leistungsbauelement nimmt die über der Driftzone anliegende elektrische Spannung ausgehend von die sem pn- oder Schottky-Übergang zu. Eine die Feldelektrode gegenüber der Driftzone isolierende Dielektrikumsschicht unterliegt bei sperrend angesteuertem Bauelement hierbei einer Spannungsbelastung, die bei Vorhandensein nur einer Feldelektrode – abhängig von der Spannungsfestigkeit des Bauelements – bis zu einigen hundert Volt betragen kann.
  • Um die Spannungsbelastung des Dielektrikums zu reduzieren, ist es aus der DE 103 39 455 A1 , der DE 103 39 488 A1 oder der US 6,677,641 bekannt, mehrere Feldelektroden in der Richtung, in der bei sperrendem Bauelement die Spannung in der Driftzone zunimmt, hintereinander anzuordnen. Diese Feldelektroden werden auf unterschiedliche elektrische Potentiale gelegt. Schwierig ist hierbei allerdings die Erzeugung dieser unterschiedlichen Potentiale.
  • Die Erzeugung unterschiedlicher Potentiale kann vermieden werden, wenn eine Feldelektrodenstruktur mit mehreren Feldelektroden vorgesehen sind, die kapazitiv aneinander gekoppelt sind und von denen eine oder mehrere an eine Elektrode für ein vorgegebenes Potential, beispielsweise Source-Potential bei einem Leistungs-MOSFET, gekoppelt ist. Eine derartige Struktur ist beispielsweise in der DE 10 2004 007 197 A1 oder der DE 10 2004 044 619 beschrieben.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer kapazitiven Struktur mit mehreren kapazitiv gekoppelten Kapazitäten oder einer Varistorstruktur in einem Halbleiterkörper zur Verfügung zu stellen, das insbesondere die Realisierung räumlich sehr kleiner Kapazitäten oder Varistoren ermöglicht.
  • Diese Aufgabe wird durch Verfahren nach den Ansprüchen 1 oder 11 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Bei einer Ausführungsform des erfindungsgemäßen Verfahrens sind zur Herstellung einer Kondensatorstruktur in einem Graben eines Halbleiterkörpers die Verfahrensschritte vorgesehen:
    • a) Herstellen einer Schicht mit Siliziumkörnern an Seitenwänden des Grabens,
    • b) Trennen einzelner Siliziumkörner,
    • c) Herstellen einer Dielektrikumsschicht auf den Siliziumkörnern und zwischen den getrennten Siliziumkörnern.
  • Bei einer Ausführungsform des Verfahrens zur Herstellung einer Varistorstruktur in einem Graben eines Halbleiterkörpers ist sind die Verfahrensschritte vorgesehen:
    • i) Herstellen einer Schicht mit Siliziumkörnern, die eine Grunddotierung aufweisen, an Seitenwänden des Grabens,
    • ii) Trennen einzelner Siliziumkörner,
    • iii) Herstellen komplementär zu der Grunddotierung der Siliziumkörner dotierter oberflächennaher Bereiche in den Siliziumkörnern zumindest im Bereich von Korngrenzen, an denen zwei benachbarte Siliziumkörner aneinander grenzen.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand von Figuren näher erläutert. Die Figuren dienen lediglich dazu, Ausführungsbeispiele der Erfindung zu erläutern, die in den Figuren dargestellten Strukturen sind nicht notwendigerweise maßstabsgerecht und nicht notwendigerweise skalierbar.
  • 1 veranschaulicht einzelne Verfahrensschritte zur Herstellung einer Kondensatorstruktur in einem Gra ben eines Halbleiterkörpers anhand eines Querschnitt durch einen Halbleiterkörper.
  • 2 veranschaulicht eine Abwandlung des in 1 dargestellten Verfahrens.
  • 3 zeigt im Querschnitt einen Leistungstransistor mit einer Driftstrecke und einer benachbart zu der Driftstrecke angeordneten Kondensatorstruktur.
  • 4 zeigt im Querschnitt eine Leistungsdiode mit einer Driftzone und einer benachbart zu der Driftzone angeordneten Kondensatorstruktur.
  • 5 zeigt eine Leistungs-Schottky-Diode mit einer Driftzone und einer benachbart zu der Driftzone angeordneten Kondensatorstruktur.
  • 6 zeigt im Querschnitt einen Halbleiterkörper mit einer in einem Graben des Halbleiterkörpers angeordneten Varistorstruktur.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementstrukturen mit gleicher Bedeutung.
  • 1A zeigt im Querschnitt einen Halbleiterkörper 100 nach Durchführung erster Verfahrensschritte zur Herstellung einer Kondensatorstruktur in einem Graben 103 des Halbleiterkörpers 100. Der Halbleiterkörper besteht beispielsweise aus Silizium und umfasst eine erste Seite 101, die nachfolgend als Vorderseite bezeichnet wird, und eine der ersten Seite 101 gegenüberliegende zweite Seite 102, die nachfolgend als Rückseite bezeichnet wird. Der Graben 103 erstreckt sich in dem dargestellten Beispiel ausgehend von der Vorderseite 101 in einer vertikalen Richtung in den Halbleiterkörper 100 hinein. Dieser Graben kann in einer Richtung senkrecht zu der in 1A dargestellten Zeichenebene langgestreckt ausgebildet sein und kann beispielsweise durch ein anisotropes Ätzverfahren unter Verwendung einer auf die Vorderseite 101 aufgebrachten Ätzmaske (nicht dargestellt) realisiert werden.
  • 1A zeigt den Halbleiterkörper 100 nach Herstellen einer Schicht mit Siliziumkörnern an Oberflächen des Grabens 103. Diese Oberflächen sind in dem dargestellten Beispiel Seitenwände des Grabens 103, die sich in der vertikalen Richtung des Halbleiterkörpers 100 erstrecken, sowie eine Bodenfläche des Grabens 103, die sich in einer horizontalen Richtung des Grabens erstreckt. Die Siliziumkörner enthaltende Schicht 11' muss hierbei nicht notwendigerweise an allen freiliegenden Oberflächen des Grabens 103 hergestellt werden muss, sondern die Herstellung einer solchen Schicht an nur einer der Oberflächen, beispielsweise der Bodenfläche, oder an nur einem Abschnitt einer der Oberflächen ist ausreichend. Diese Siliziumkörner aufweisende Schicht 11' ist beispielsweise eine sogenannte HSG-Schicht (HSG = Hemispherical Silicon Grain). zur Herstellung einer solchen HSG-Schicht wird beispielsweise amorphes Silizium bei atmosphärischem Druck, d. h. im Bereich von 1 bar, und bei Temperaturen unter 550°C auf die zu beschichtende Oberfläche abgeschieden. Nach der Abscheidung wird der Druck auf unter 20 Torr reduziert und die Temperatur wird bis auf die Kristallisationstemperatur von Silizium, beispielsweise auf eine Temperatur im Bereich von 600°C bis 800°C erhöht. Optional wird hierbei Silan (SiN4) in eine die beschichtete Oberfläche umgebende Atmosphäre eingebracht. Die Absenkung des Drucks und die Erhöhung der Temperatur bis auf die Kristallisationstemperatur führt zur Bildung einer Keimschicht aus kleinen kristallinen Körnern an der Oberfläche der amorphen Siliziumschicht. An die Herstellung dieser Keimschicht schließt sich eine Temperaturbehandlung an, bei der die Behandlungstemperatur im Bereich der Kristallisationstemperatur liegt und die zu einem Kristallwachstum ausgehend von den Kristallisationskeimen führt. Der Temperaturschritt findet in einer inerten Umgebung, beispielsweise einer Wasser stoffumgebung statt, wodurch eine Oxidation der Siliziumschicht während des Temperaturprozesses verhindert wird.
  • Das Kristallwachstum ist bedingt durch eine Oberflächendiffusion, die zu einer Anlagerung von Siliziumatomen an den Kristallisationskeimen und zu einer Verarmung an Siliziumatomen in der Umgebung der Kristallisationskeime führt. Im Ergebnis entsteht eine unebene noppenartige Siliziumschicht, deren Schichtdicke im Bereich der Siliziumkörner größer ist als in die Siliziumkörner umgebenden Bereichen. Die Größe der Siliziumkörner ist beispielsweise über die Dauer des Temperaturprozesses einstellbar, die insbesondere so kurz gewählt werden kann, dass ein Zusammenwachsen unmittelbar benachbarter Siliziumkörner vermieden wird. Das Herstellen solchen HSG-Schicht ist grundsätzlich bekannt und beispielsweise in Graßl: "Chemical Wafer Deposition (CVD) für zukünftige Technologien in einem Cluster-Tool", Shaker Verlag, Aachen, 2002, Seiten 71 bis 74, beschrieben.
  • 1B zeigt den Halbleiterkörper 100 nach Durchführung weiterer Verfahrensschritte, bei denen einzelne Siliziumkörner voneinander getrennt werden, um dadurch einen Anzahl separater, d. h. vollständig voneinander getrennter, Siliziumkörner 11 an der wenigstens einen beschichteten Oberfläche des Grabens 103 zu erhalten. Die Trennung der einzelnen Siliziumkörner erfolgt beispielsweise durch ein anisotropes Ätzverfahren, bei dem ein Ätzangriff auf die Siliziumkörner enthaltende Schicht (11' in 1A) in einer Richtung senkrecht zur Oberfläche der Schicht 11' erfolgt. Die Dauer dieses Ätzverfahrens ist hierbei so gewählt, dass die Schicht 11' abschnittsweise vollständig entfernt wird und zwar derart, dass eine Anzahl vollständig voneinander getrennter Schichtabschnitte der ursprünglich hergestellten Siliziumkörner enthaltenden Schicht 11' entstehen. Durch das anisotrope Ätzverfahren wird diese Halbleiterschicht gleichmäßig abgetragen, wobei die Schicht 11' in den Bereichen geringerer Schichtdicke, d. h. zwischen zwei Siliziumkörnern, vollstän dig entfernt wird. Es sei darauf hingewiesen, dass die in 1B mit dem Bezugszeichen 11 bezeichneten Halbleiterabschnitte nicht notwendigerweise nur aus einem Siliziumkorn, d. h. einem Siliziumeinkristall bestehen, sondern dass diese Abschnitte neben dem einzelnen Siliziumkörnern auch die Sillziumkörner umgebendes amorphes Silizium enthalten können. Diese nicht notwendigerweise einkristallinen Abschnitte 11 werden nachfolgend als Siliziumkörner bezeichnet.
  • 1C zeigt die Halbleiterstruktur nach Durchführung weiterer Verfahrensschritte, bei denen eine Dielektrikumsschicht 21 auf die Siliziumkörner 11 und auf freiliegende Oberflächen des Grabens 103 zwischen den Siliziumkörnern 11 aufgebracht wird. Diese Dielektrikumsschicht 21 wird beispielsweise in einem Ofen- oder Einzelscheiben-Abscheideprozess isotrop abgeschieden und besteht beispielsweise aus einem Oxid, wie z. B. TEOS (Tetraethylen-Oxisilan), Aluminiumoxid (Al2O3) oder Hafniumoxid (HfO2), oder aus einem Nitrid, wie z. B. Siliziumnitrid (Si3N4).
  • Alternativ oder zusätzlich zu dem Aufbringen einer Dielektrikumsschicht auf die Siliziumkörner 11 kann der Prozessatmosphäre gegen Ende des Keimwachstums ein zur Herstellung einer dielektrischen, einer leitfähigen oder einer semiisolierenden Schicht geeignetes Gas zugegeben werden, wie z. B. Distickstoffoxid (N2O) Silan (SiH4) oder Dichlorsilan (SiH2Cl2). Diese Beigabe bewirkt die Herstellung von sehr gleichmäßigen Körnern mit – je nach Zusatzstoff – leitfähigen, isolierenden bzw. semi-isolierenden Korngrenzen. Durch die Beigabe solcher Zusatzstoffe können insbesondere nichtstöchiometrische Verbindungen aus Silizium und Sauerstoff erzeugt werden, insbesondere auch "gelöster" Sauerstoff in Silizium. Ergebnis dieser Beigabe ist eine noppenartige Siliziumschicht, deren Oberfläche mit einer leitfähigen, einer elektrisch isolierenden oder einer semi-isolierenden Schicht überdeckt ist. In den dünnen Bereichen zwischen zwei Siliziumkörnern kann die abgeschiedene Schicht 11' dabei vollstän dig aus der Silizium und den Zusatzstoff enthaltenden Schicht bestehen. Bei Verwendung eines zur Bildung einer Dielektrikumsschicht führenden Zusatzstoffs kann auf den Ätzprozess dadurch gegebenenfalls verzichtet werden. Zur sicheren elektrischen Trennung der einzelnen Siliziumkörner kann der Ätzprozess dennoch durchgeführt werden.
  • Auf den Oberflächen des Grabens, auf die die Siliziumkörner enthaltende Schicht (11' in 1A) aufgebracht wird, kann vor dem Aufbringen dieser Schicht eine Dielektrikumsschicht 104 (gestrichelt dargestellt) hergestellt werden. Diese Dielektrikumsschicht 104 ist beispielsweise eine Oxidschicht, die durch Oxidation der Grabenoberfläche oder durch Abscheiden einer Oxidschicht hergestellt werden kann. Diese Dielektrikumsschicht 104 kann selbstverständlich auch aus einem anderen geeigneten Material mit dielektrischen Eigenschaften, wie z. B. Siliziumnitrid (Si3N4) oder auch aus Materialien mit größerer Dielektrizitätskonstante, wie beispielsweise Aluminiumoxid (Al2O3) oder Hafniumoxid (Hfo2) oder weiteren sogenannten high-k-Materialien hergestellt werden. Wenn eine solche Dielektrikumsschicht 104 auf den beschichteten Oberflächen des Grabens vorhanden ist, entsteht bereits mit Abscheiden der Dielektrikumsschicht 21 auf die Siliziumkörner 12 eine kapazitive Struktur mit einer Anzahl dielektrisch gegeneinander und gegenüber dem Halbleiterkörper 100 isolierter Kapazitäten. Jede dieser Kapazitäten umfasst eines der Siliziumkörner 21 und ein die Siliziumkörner umgebendes Dielektrikum 21, 104.
  • Die zuvor erläuterten Verfahrensschritte zur Herstellung einzelner Kapazitäten an der Oberfläche des Halbleiterkörpers 103 können – unter der Annahme, dass nach Herstellung der Kapazitäten der ursprüngliche Graben nicht bereits vollständig aufgefüllt ist – wiederholt durchgeführt werden, um einzelne voneinander getrennte Kapazitäten auf der ersten Dielektrikumsschicht 21 herzustellen. Eine erste Wiederholung dieser Verfahrensschritte wird nachfolgend anhand von 2 erläutert.
  • 2A zeigt die Bauelementstruktur nach Herstellen einer Siliziumkörner enthaltenden Schicht 12' auf der ersten Dielektrikumsschicht 21. Diese Schicht 12' ist beispielsweise eine HSG-Schicht, die anhand der bereits erläuterten Verfahrensschritte hergestellt werden kann.
  • 2B zeigt die Bauelementstruktur nach Trennen einzelner Siliziumkörner der zuvor aufgebrachten Schicht 12'. Dieses Trennen der einzelnen Siliziumkörner erfolgt beispielsweise durch ein anisotropes Ätzverfahren.
  • 2C zeigt die Bauelementstruktur nach Herstellen einer zweiten Dielektrikumsschicht 22 auf den zweiten Siliziumkörnern 12 und zwischen diesen Siliziumkörnern 12. Alternativ oder zusätzlich kann in bereits erläuterter Weise bereits während des Keimwachstums eine Dielektrikumsschicht auf den Siliziumkörnern hergestellt werden.
  • Ergebnis dieser weiteren anhand von 2 erläuterten Verfahrensschritte sind eine Anzahl Kapazitäten, die jeweils ein Siliziumkorn 12 aufweisen und die gegeneinander durch die zweite Dielektrikumsschicht 22 und gegen die zuerst hergestellten Kapazitäten dielektrisch durch die erste Dielektrikumsschicht 21 isoliert sind.
  • Die Verfahrensschritte zur Herstellung der einzelnen Kapazitäten, nämlich das Herstellen einer Schicht mit Siliziumkörnern, das Trennen der einzelnen Siliziumkörner und das Herstellen einer Dielektrikumsschicht auf den Siliziumkörnern und zwischen den getrennten Siliziumkörnern können abhängig von den Abmessungen des Grabens und den Abmessungen der hergestellten Kapazitäten so oft wiederholt werden, bis der Graben vollständig mit einer kapazitiven Struktur aufgefüllt ist, die eine Vielzahl einzelner dielektrisch gegeneinander isolierter Siliziumkörner enthält.
  • Eine Variante zur Trennung einzelner Siliziumkörner der Siliziumkörner enthaltenden Schicht (11' in 1A) ist im Ergebnis in 3 dargestellt. Bei diesem Verfahren wird die Siliziumkörner enthaltende Schicht 11' durch Anwenden eines Temperaturprozesses oxidiert. Die Dauer dieses Oxidationsprozesses ist hierbei so gewählt, dass die Schicht 11' in Bereichen zwischen zwei Siliziumkörnern, also in Bereichen mit geringerer Schichtdicke, vollständig, d. h. bis zu der darunter liegenden Dielektrikumsschicht 104 oder bis zu der darunter liegenden Grabenoberfläche oxidiert wird. Durch diesen Oxidationsprozess entstehen einzelne dielektrisch gegeneinander isolierte Siliziumkörner 11, was im Ergebnis in 3 dargestellt ist. Die durch diesen Oxidationsprozess hergestellte Oxidschicht kann als Dielektrikumsschicht zur Trennung der Siliziumkörner 11 gegenüber weiteren, während nachfolgender Verfahrensschritte hergestellter Siliziumkörner verwendet werden. Die Trennung der Siliziumkörner 11 und die Herstellung dieser Dielektrikumsschicht erfolgt bei diesem Verfahren durch nur einen einzigen Verfahrensschritt, nämlich die oberflächennahe Oxidation der die Siliziumkörner enthaltenden Schicht 11'. Auch bei Anwendung dieses Verfahrens zur Trennung der einzelnen Siliziumkörner kann bereits während des Keimwachstums eine Dielektrikumsschicht durch Zugabe eines geeigneten Gases zu der Prozessumgebung hergestellt werden.
  • Das zuvor erläuterte Verfahren zur Herstellung einer kapazitiven Struktur in einem Graben eines Halbleiterkörpers eignet sich insbesondere zur Herstellung einer sogenannten "Stacked-Capacitor"-Struktur, die benachbart zu einer Driftzone eines Leistungshalbleiterbauelementes angeordnet ist. Ein als MOS-Transistor ausgebildetes Leistungshalbleiterbauelement mit einer nach dem zuvor erläuterten Verfahren hergestellten kapazitiven Struktur ist ausschnittsweise in 4 dargestellt.
  • Ein Halbleiterkörper 100, in dem eine Transistorstruktur und die kapazitive Struktur angeordnet sind, umfasst bei diesem Bauelement zwei Halbleiterschichten 105, 106, von denen eine erste Halbleiterschicht 105 höher dotiert ist als eine zweite Halbleiterschicht 106. Die erste Halbleiterschicht 105 ist beispielsweise ein Halbleitersubstrat, die zweite Halbleiterschicht 106 ist beispielsweise eine Epitaxieschicht, die epitaktisch auf das Halbleitersubstrat 105 aufgebracht ist. Die höher dotierte erste Halbleiterschicht 105 bildet bei dieser Bauelementanordnung eine Drainzone 31 des MOS-Transistors, die durch eine Drainelektrode 37 kontaktiert ist. Diese Drainelektrode 37 bildet einen Drainanschluss D des MOS-Transistors und ist auf die Rückseite 102 des Halbleiterkörpers aufgebracht. Die zweite Halbleiterschicht 106 bildet abschnittsweise eine Driftzone 32 des MOS-Transistors, die durch eine komplementär zu der Driftzone 32 dotierte Bodyzone 33 von einer komplementär zu der Bodyzone 33 dotierten Sourcezone 34 getrennt ist. Zur Steuerung eines leitenden Kanals in der Bodyzone 33 zwischen der Sourcezone 34 und der Driftzone 32 ist eine Gateelektrode 34 vorhanden, die durch ein Gatedielektrikum 35 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert ist.
  • Der in 4 ausschnittsweise dargestellte MOS-Transistor ist als planarer Transistor realisiert, dessen Gateelektrode 34 oberhalb der Vorderseite 101 des Halbleiterkörpers angeordnet ist. Diese dargestellte Realisierungsmöglichkeit ist lediglich als Beispiel zu verstehen. Es sei darauf hingewiesen, dass beliebige weitere Transistorstrukturen, insbesondere Trenchstrukturen, bei denen die Gateelektrode in einem Graben und in lateraler Richtung des Halbleiterkörpers benachbart zu der Bodyzone angeordnet ist, im Zusammenhang mit der kapazitiven Struktur verwendet werden können.
  • Der Graben 103 mit der darin angeordneten kapazitiven Struktur erstreckt sich in dem dargestellten Beispiel durch die zweite Halbleiterschicht 106 bis an die erste Halbleiterschicht 105. In nicht näher dargestellter Weise besteht auch die Möglichkeit, dass sich der Graben mit der kapazitiven Struktur bis in die erste Halbleiterschicht 105 hineinerstreckt oder in der zweiten Halbleiterschicht 106 noch oberhalb der ersten Halbleiterschicht 105 endet. Die kapazitive Struktur mit den Siliziumkörnern 11, 12 und die Siliziumkörner gegeneinander isolierenden Dielektrikumsschichten 21, 22 ist mittels einer Dielektrikumsschicht 104, die zu Beginn des Herstellungsverfahrens der kapazitiven Struktur im Bereich der Grabenoberflächen hergestellt wurde, dielektrisch gegenüber dem Halbleiterkörper 100 isoliert. Die Dielektrikumsschicht kann insbesondere aus einem sogenannten high-k-Material mit einer relativen Dielektrizitätskonstante von größer als 30 bestehen. Die kapazitive Struktur ist bei dem dargestellten MOS-Transistor, der als vertikaler Transistor realisiert ist, in einer lateralen Richtung des Halbleiterkörpers 100 benachbart zu der Driftzone 32 angeordnet.
  • Die kapazitive Struktur funktioniert bei dem dargestellten Bauelement als kapazitiver Spannungsteiler, der parallel zu der Driftzone 32 geschaltet ist. Während des Betriebs des Bauelements liegt über diesem Spannungsteiler beispielsweise die zwischen Drain und Source D, S des MOS-Transistors anliegende Laststreckenspannung an. Um die kapazitive Struktur an einem der Drainzone 31 abgewandten Ende an Sourcepotential anzuschließen, ist eine Anschlusselektrode 41 vorhanden, die an die Sourceelektrode 36 angeschlossen werden kann, was in 4 gestrichelt dargestellt ist. Alternativ besteht auch die Möglichkeit, diese Anschlusselektrode 41 an die Gateelektrode 34 anstelle der Sourceelektrode 36 anzuschließen. Bei dieser Variante liegt über der kapazitiven Struktur dann die Gate-Drain-Spannung des MOS-Transistors an.
  • Die dargestellte kapazitive Struktur bewirkt bei sperrend angesteuertem Bauelement eine teilweise Kompensation der in der Driftzone 32 vorhandenen Dotierstoffladung, wie nachfolgend anhand des in 4 dargestellten MOS-Transistors erläutert wird. Dieser MOS-Transistor ist als n-leitender MOSFET realisiert, dessen Drainzone 31, Driftzone 32 und Sourcezone 34 n-dotiert sind und dessen Bodyzone 33 p-dotiert ist. Dieser MOS-Transistor sperrt bei Anlegen einer positiven Spannung zwischen Drain und Source D, S, wenn an der Gateelektrode 34 kein zur Ausbildung eines Inversionskanals in der Bodyzone 33 geeignetes Ansteuerpotential anliegt. Ausgehend von dem pn-Übergang zwischen der Bodyzone 33 und der Driftzone 32 bildet sich hierbei eine Raumladungszone in der Driftzone 32 in Richtung der Drainzone 31 aus. Das elektrische Potential in der Driftzone 32 nimmt dadurch ausgehend von dem pn-Übergang in Richtung der Drainzone 31 zu.
  • Bei anliegender Sperrspannung stellen sich unterschiedliche elektrische Potentiale der einzelnen Kapazitäten der in dem Graben 103 angeordneten kapazitiven Struktur ein, wobei die elektrischen Potentiale dieser Kapazitäten in vertikaler Richtung des Halbleiterkörpers in Richtung der Drainzone 31 zunehmen. Bedingt durch die kapazitive Kopplung einzelner Kapazitäten der in dem Graben angeordneten kapazitiven Struktur an die Driftzone 32 bewirken diese Kapazitäten im Sperrfall eine teilweise Kompensation der in der Driftzone 32 bei sich ausbreitender Raumladungszone vorhandenen positiven Donatorrümpfe. Die kapazitive Struktur im Graben bildet hierbei einen kapazitiven Spannungsteiler, welcher das Potential der benachbarten Driftzone 32 im Halbleiter maßgeblich beeinflusst und einen Verlauf des elektrischen Potentials in der Driftzone 32 so einstellt, dass in der Driftzone 31 ähnliche Werte für das elektrische Potential vorhanden sind, wie auf gleicher vertikaler Höhe in der kapazitiven Struktur im Graben. Diese Kompensation der in der Driftzone 32 vorhandenen Dotierstoffladung ermöglicht bei gleicher Dotierungskonzentration in der Driftzone 32 und damit bei gleichem Einschaltwiderstand eine höhere Spannungsfestigkeit des Bauelements bzw. ermöglicht bei einer gegebenen Spannungsfestigkeit eine höhere Dotierung der Driftzone und damit einen geringeren Einschaltwiderstand.
  • Während des Herstellungsverfahrens der in 4 dargestellten kapazitiven Struktur kann nach Durchführen der anhand der 1 und 2 erläuterten Verfahrensschritte ein Hohlraum verblieben, der mit einem elektrisch leitenden Material 42, beispielsweise leitendem Polysilizium, verfüllt werden kann, welches durch die Anschlusselektrode 41 kontaktiert ist. Anstelle des elektrisch leitenden Materials 42 kann ein solcher Hohlraum auch durch ein dielektrisches Material oder ein semiisolierendes Material verfüllt werden. Selbstverständlich besteht auch die Möglichkeit, einen solchen Hohlraum, der beispielsweise so klein ist, dass er durch Herstellen einer HSG-Schicht nicht mehr verfüllt werden kann, durch Herstellen einer weiteren kapazitiven Struktur zu "Verfüllen". Eine solche kapazitive Struktur kann beispielsweise durch abwechselndes Abscheiden eines leitenden Materials, beispielsweise dotiertes Polysilizium, und einer Dielektrikumsschicht hergestellt werden. Alternativ besteht die Möglichkeit, jeweils nach Abscheiden eines elektrisch leitenden Materials dieses elektrisch leitende Material oberflächennah zu oxidieren, bevor eine weitere Schicht elektrisch leitenden Materials in den Hohlraum eingebracht wird. Eine derart hergestellte weitere kapazitive Struktur ist in 4 gestrichelt dargestellt.
  • Ein mögliches Problem bei der Verwendung der zuvor erläuterten kapazitiven Struktur können Leckströme durch die einzelnen, die Siliziumkörner voneinander dielektrisch isolierenden Dielektrikumsschichten sein. Bei fehlerfrei hergestellten Dielektrikumsschichten mit einer Dicke von beispielsweise etwa 5...10 nm sind diese Leckströme sehr gering, da die Isolationswiderstände geeigneter Dielektra (beispielsweise Siliziumoxid, Siliziumnitrid, Aluminiumoxid oder Hafniumoxid) sehr hoch sind. Wenn, beispielsweise bedingt durch eine nicht gleichmäßige Dicke der Dielektrikumsschichten, die Isolati onswiderstände der Dielektrikumsschichten abschnittsweise geringer sind, können sich lokal größere Leckströme einstellen, was bei einer länger anliegenden Sperrspannung zu einer Akkumulation von Ladungsträgern in einzelnen Siliziumkörnern und dadurch zu einem "Driften" der Potentiale führen kann. Dies kann zu einer unerwünschten Potentialverteilung in der kapazitiven Struktur führen, die wiederum zu einem verschlechtertren Sperrverhalten des Bauelements führen kann. Eine solche fehlerhafte Potentialverteilung kann außerdem zu einer höheren Spannungsbelastung des die Driftzone 32 gegenüber der kapazitiven Struktur isolierenden Dielektrikumsschicht 104 bzw. zu einer höheren Spannungsbelastung der in der kapazitiven Struktur vorhandenen Dielektrikumsschichten führen, was im Extremfall zu einer Beschädigung des Bauelements führen kann.
  • Bei einer Ausführungsform der Erfindung ist daher vorgesehen, die die einzelnen Siliziumkörner voneinander trennenden Dielektrikumsschichten der kapazitiven Struktur ganz oder teilweise durch eine semileitende Schicht, wie beispielsweise semileitendes Polysilizium (SIPOS) zu ersetzen. Die Leitfähigkeit solcher semiisolierender Schichten kann über deren Abscheidebedingungen und deren Dotierung eingestellt werden und ist so gewählt, dass sie deutlich höher ist als bei reinen Isolatoren, dass sie jedoch niedrig genug ist, um einen gewünschten Leckstrom im Sperrbetrieb des Bauteils zu gewährleisten. Ein solcher Leckstrom verhindert eine Ladungsträgerakkumulation in einzelnen Kondensatoren der kapazitiven Struktur und damit ein Driften des elektrischen Potentials. Die Leitfähigkeit der semiisolierenden bzw. semileitenden Schicht sollte insbesondere so eingestellt werden, dass die effektive Kapazität der kapazitiven Struktur deutlich höher ist als die vertikale Kapazität des benachbarten Siliziums, d. h. bezogen auf die Beispiele, höher als die Kapazität der Driftzone 31 in vertikaler Richtung des Halbleiterkörpers. Die Herstellung solcher semileitender Schichten kann durch dieselben Verfahrensschritte erfolgen, die zuvor für die Her stellung der Dielektrikumsschichten erläutert wurden, d. h. durch Abscheiden nach Herstellen der getrennten Siliziumkörner und/oder durch Herstellen gegen Ende des Keimwachstums.
  • Es sei darauf hingewiesen, dass eine solche semiisolierende Schicht auch als Trennschicht zwischen der kapazitiven Struktur und der Driftzone 31 geeignet ist.
  • Die Verwendung der zuvor erläuterten kapazitiven Struktur ist auf beliebige Leistungsbauelemente mit einer eine Sperrspannung aufnehmenden Driftzone anwendbar. Diese kapazitive Struktur eignet sich insbesondere auch für einen IGBT, der sich von dem in 4 dargestellten MOSFET dadurch unterscheidet, dass dessen Drainzone 31 komplementär zu der Driftzone 32 dotiert ist, was in 4 durch die Dotierungsangabe in Klammern dargestellt ist. Die kapazitive Struktur eignet sich auch zur Anwendung in einem p-Kanal-MOSFET, dessen Bauelementzonen komplementär zu den in 4 dargestellten Bauelementzonen dotiert sind.
  • 5 zeigt ausschnittsweise im Querschnitt eine Leistungsdiode mit einer in einem Halbleiterkörper 100 angeordneten Driftzone 52, an die sich in einer lateralen Richtung des Halbleiterkörpers 100 eine bereits zuvor erläuterte kapazitive Struktur anschließt. Die Leistungsdiode weist im Bereich einer Vorderseite 101 des Halbleiterkörpers eine komplementär zu der Driftzone 52 dotierte Bauelementzone 53 auf, die in dem dargestellten Beispiel p-dotiert ist und die eine Anodenzone der Leistungsdiode bildet. Diese Bauelementzone ist durch eine Anschlusselektrode 54 kontaktiert, die einen Anodenanschluss A der Leistungsdiode bildet. Diese Anschlusselektrode 54 und eine die kapazitive Struktur kontaktierende Anschlusselektrode 41 können insbesondere als gemeinsame Elektrodenschicht realisiert sein. An die Driftzone 52 schließt sich in vertikaler Richtung des Halbleiterkörpers an einer der Anodenzone 53 abgewandten Seite eine Anschlusszone 51 des gleichen Leitungstyps wie die Driftzone 52 an, die ei ne Kathodenzone bildet und die durch eine Kathodenelektrode 55, die einen Kathodenanschluss K bildet, kontaktiert ist. Diese Anschlusszone 51 ist beispielsweise durch ein Halbleitersubstrat 105 realisiert, auf welches eine Epitaxieschicht 106 aufgebracht ist, in der die Driftzone 52 und die Anodenzone 53 realisiert sind. Die Anodenzone 53, die Kathodenzone 51 und die Driftzone 52 der Leistungsdiode werden auch als p-Emitter, n-Emitter und n-Basis bezeichnet.
  • Die dargestellte Leistungsdiode sperrt bei Anlegen einer positiven Spannung zwischen der Kathode und der Anode K, A, wodurch sich ausgehend von dem pn-Übergang zwischen dem p-Emitter 53 und der n-Basis 52 eine Raumladungszone in Richtung des n-Emitters ausbreitet. Das Verhalten der Leistungsdiode mit der benachbart zu der n-Basis 52 angeordneten kapazitiven Struktur entspricht im Sperrfall dem Verhalten des zuvor erläuterten MOS-Transistors im Sperrfall, so dass auf weitere Ausführungen hierzu verzichtet werden kann.
  • 6 zeigt ausschnittsweise im Querschnitt eine Leistungs-Schottky-Diode mit einer benachbart zu einer Driftzone bzw. n-Basis 52 angeordneten kapazitiven Struktur. Diese Schottky-Diode unterscheidet sich von der zuvor erläuterten Leistungsdiode im Wesentlichen dadurch, dass kein p-Emitter vorhanden ist, sondern dass die n-Basis 52 unmittelbar durch eine Anschlusselektrode 56 kontaktiert ist, wobei diese Anschlusselektrode 56 einen Schottky-Übergang zu der n-Basis 52 bildet. Die Anschlusselektrode 56 besteht hierbei aus einem für die Bildung eines solchen Schottky-Übergangs geeigneten Materials.
  • Das zuvor erläuterte Verfahren zur Herstellung einer kapazitiven Struktur in einem Graben eines Halbleiterkörpers lässt sich in nachfolgend erläuterter Weise für die Herstellung einer in einem Graben angeordneten Varistorstruktur abwandeln. Diese Varistorstruktur weist Bezug nehmend auf 7A eine Anzahl in dem Graben angeordneter Siliziumkörner 60 auf, die eine Grunddotierung eines ersten Leitungstyps aufweisen und die in oberflächennahen Bereichen, zumindest in solchen Bereichen, in denen benachbarte Siliziumkörner aneinandergrenzen, eine komplementäre Dotierung besitzen. 7B zeigt vergrößert ein solches Siliziumkorn 60, das einen grunddotierten Bereich 61 und im oberflächennahen Bereich komplementär dotierte Zonen 62 aufweist.
  • Die Herstellung einer solchen Varistorstruktur kann durch mehrmaliges Herstellen einer Siliziumkörner enthaltenden Schicht und anschließendes Trennen der Siliziumkörner unter Verwendung der bereits erläuterten Verfahrensschritte erfolgen. Zur Herstellung der einzelnen Siliziumkörner enthaltenden Schichten sind die Abscheideparameter, insbesondere die Temperatur und die verwendeten Prozessgase, beispielsweise so gewählt, dass amorphe Schichten entstehen und dass kein epitaktisches, monokristallines Silizium-Wachstum auf bereits abgeschiedenen Silizium-Körnern einsetzt. So werden bei Temperaturen unterhalb etwa 600°C amorphe Halbleiterschichten erzeugt, während oberhalb etwa 750°C poly- oder monokristalline Schichten hergestellt werden können. Die kristalline Struktur hängt dabei stark vom Druck im Reaktor sowie der Gaszusammensetzung (z. B. Silan, Chlorsilane, Wasserstoff, Chlorwasserstoff, Lachgas, Sauerstoff, Dotiergase wie Phosphin, Arsin, Diboran) ab, besonders im Übergangsbereich von 600°C...750°C. Nach Abschluss dieses Verfahrens ist der Graben 103 mit einzelnen Siliziumkörnern aufgefüllt. Zur Herstellung der oberflächennahen komplementär dotierten Zonen 62 können Dotierstoffatome, beispielsweise ausgehend von der Vorderseite 101 des Halbleiterkörpers in die kornförmige Struktur eindiffundiert werden. Als Dotierstoffmaterial eignet sich insbesondere ein Dotierstoffmaterial, das entlang von Korngrenzen rasch, in monokristallinem Silizium jedoch langsam diffundiert. Hierdurch wird erreicht, dass das Dotierstoffmaterial rasch in vertikaler Richtung zwischen den einzelnen Körner diffundiert, um dadurch deren oberflächennahe Bereiche zu dotieren, eine vollständige Umdotierung ein zelner Siliziumkörner wird hierdurch jedoch verhindert. Geeignete Dotierstoffmaterialien für die Herstellung p-dotierter oberflächennaher Bereiche sind beispielsweise Arsen, Antimon (Sb), Bismut (Bi). Für die Herstellung n-dotierter oberflächennaher Bereiche eignet sich beispielsweise Bor (B), Indium (In), Thallium (Tl).
  • Eine solche Varistorstruktur kann anstelle der zuvor erläuterten kapazitiven Struktur benachbart zur Driftzone von Leistungsbauelementen angeordnet werden. In nicht näher dargestellter Weise können hierzu die in den 4 bis 6 dargestellten kapazitiven Strukturen entsprechend durch die in 7A dargestellte Varistorstruktur ersetzt werden. Die Varistorstruktur kann hierbei durch eine Dielektrikumsschicht gegen die Driftzone isoliert sein, und sich unmittelbar an die Drainzone bzw. n-Emitterzone anschließen. Im Bereich der Vorderseite wird die Varistorstruktur entsprechend der kapazitiven Struktur durch eine Anschlusselektrode angeschlossen. Die Funktion der Varistorstruktur entspricht der Funktion der kapazitiven Struktur bei sperrendem Bauelement. Bei anliegender Sperrspannung nehmen die einzelnen Siliziumkörner der Varsitorstruktur unterschiedliche elektrische Potentiale an, die in der Richtung, in der bei sperrendem Bauelement das elektrische Potential in der Driftzone zunimmt, ebenfalls zunehmen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 4903189 [0002]
    • - US 4941026 [0002]
    • - US 6555873 B2 [0002]
    • - US 6717230 B2 [0002]
    • - US 6853033 B2 [0002]
    • - DE 10339455 A1 [0005]
    • - DE 10339488 A1 [0005]
    • - US 6677641 [0005]
    • - DE 102004007197 A1 [0006]
    • - DE 102004044619 [0006]
  • Zitierte Nicht-Patentliteratur
    • - "Chemical Wafer Deposition (CVD) für zukünftige Technologien in einem Cluster-Tool", Shaker Verlag, Aachen, 2002, Seiten 71 bis 74 [0021]

Claims (12)

  1. Verfahren zur Herstellung einer kapazitiven Struktur in einem Graben eines Halbleiterkörpers, das umfasst: a) Herstellen einer Schicht mit Siliziumkörnern an wenigstens einer Oberfläche des Grabens, b) Trennen einzelner Siliziumkörner, c) Herstellen einer Dielektrikumsschicht auf den Siliziumkörnern und zwischen den getrennten Siliziumkörnern.
  2. Verfahren nach Anspruch 1, bei dem die Verfahrensschritte a) bis c) wenigstens einmal wiederholt werden, wobei bei einer Wiederholung des Verfahrensschrittes a) die Schicht mit Siliziumkörnern auf der im jeweils vorangegangenen Verfahrensschritt c) hergestellten Dielektrikumsschicht hergestellt wird.
  3. Verfahren nach Anspruch l oder 2, bei dem das Trennen einzelner Siliziumkörner die Durchführung eines Ätzschrittes umfasst.
  4. Verfahren nach Anspruch 1 oder 2, bei dem das Trennen einzelner Siliziumkörner die Durchführung eines Oxidationsschrittes zur oberflächennahen Oxidation der Schicht mit Siliziumkörnern umfasst.
  5. Verfahren nach Anspruch 4, bei dem eine durch die oberflächennahe Oxidation entstehende Oxidationsschicht vor dem Herstellen der Dielektrikumsschicht entfernt wird.
  6. Verfahren nach Anspruch 4, bei dem die durch die oberflächennahe Oxidation entstehende Oxidationsschicht als Dielektrikumsschicht erhalten bleibt.
  7. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Dielektrikumsschicht eine semiisolierende Schicht ist.
  8. Verfahren nach Anspruch 7, bei dem die semiisolierende Schicht semiisolierendes Polysilizium umfasst.
  9. Verfahren nach Anspruch 7 oder 8, bei dem die spezifische elektrische Leitfähigkeit der semiisolierenden zwischen etwa 10–9 S/cm und etwa 10–14 S/cm liegt.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dielektrikumsschicht wenigstens teilweise bei der Herstellung der Siliziumkörner enthaltenden Schicht erfolgt.
  11. Verfahren zur Herstellung einer Varistorstruktur in einem Graben eines Halbleiterkörpers, das umfasst: i) Herstellen einer Schicht mit Siliziumkörnern, die eine Grunddotierung aufweisen, an Seitenwänden des Grabens, ii) Trennen einzelner Siliziumkörner, iii) Herstellen komplementär zu der Grunddotierung der Sillziumkörner dotierter oberflächennaher Bereiche in den Siliziumkörnern zumindest im Bereich von Korngrenzen, an denen zwei benachbarte Siliziumkörner aneinander grenzen.
  12. Verwendung einer nach einem Verfahren eines der vorangehenden Ansprüche hergestellten kapazitiven Struktur oder Varistorstruktur benachbart zu einer Driftzone eines Halbleiterbauelements.
DE102007002965A 2007-01-19 2007-01-19 Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper Ceased DE102007002965A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007002965A DE102007002965A1 (de) 2007-01-19 2007-01-19 Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007002965A DE102007002965A1 (de) 2007-01-19 2007-01-19 Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper

Publications (1)

Publication Number Publication Date
DE102007002965A1 true DE102007002965A1 (de) 2008-07-24

Family

ID=39530793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007002965A Ceased DE102007002965A1 (de) 2007-01-19 2007-01-19 Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE102007002965A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012055627A1 (de) * 2010-10-29 2012-05-03 Robert Bosch Gmbh Halbleiteranordnung mit schottkydiode
EP2600405A3 (de) * 2011-12-01 2014-07-16 Robert Bosch Gmbh Super trench schottky barrier schottkydiode
DE102014113557B4 (de) * 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
RU223705U1 (ru) * 2023-08-04 2024-02-29 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Кремниевая структура с диэлектрической изоляцией

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903189A (en) 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US20010024387A1 (en) * 1999-12-03 2001-09-27 Ivo Raaijmakers Conformal thin films over textured capacitor electrodes
US20020022316A1 (en) * 2000-08-07 2002-02-21 Martin Gutsche Method for fabricating capacitor electrodes
US20030038325A1 (en) * 1998-09-04 2003-02-27 Yasuhiro Sugawara Semiconductor device and method of fabricating the same
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US20040084714A1 (en) * 2002-10-30 2004-05-06 Renesas Technology Corp. Semiconductor memory device
US6853033B2 (en) 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
DE102004007197A1 (de) 2004-02-13 2005-09-01 Infineon Technologies Ag Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102004044619A1 (de) 2004-09-13 2006-03-30 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE102005047056B3 (de) * 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE102005011967B4 (de) * 2005-03-14 2007-07-19 Infineon Technologies Ag Halbleiterbauelement mit Driftstrecke und Grabenstruktur sowie Verfahren zur Herstellung desselben

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4903189A (en) 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US20030038325A1 (en) * 1998-09-04 2003-02-27 Yasuhiro Sugawara Semiconductor device and method of fabricating the same
US20010024387A1 (en) * 1999-12-03 2001-09-27 Ivo Raaijmakers Conformal thin films over textured capacitor electrodes
US20020022316A1 (en) * 2000-08-07 2002-02-21 Martin Gutsche Method for fabricating capacitor electrodes
US6853033B2 (en) 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6717230B2 (en) 2001-10-17 2004-04-06 Fairchild Semiconductor Corporation Lateral device with improved conductivity and blocking control
US20040084714A1 (en) * 2002-10-30 2004-05-06 Renesas Technology Corp. Semiconductor memory device
DE102004007197A1 (de) 2004-02-13 2005-09-01 Infineon Technologies Ag Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102004044619A1 (de) 2004-09-13 2006-03-30 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE102005011967B4 (de) * 2005-03-14 2007-07-19 Infineon Technologies Ag Halbleiterbauelement mit Driftstrecke und Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102005047056B3 (de) * 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Chemical Wafer Deposition (CVD) für zukünftige Technologien in einem Cluster-Tool", Shaker Verlag, Aachen, 2002, Seiten 71 bis 74

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012055627A1 (de) * 2010-10-29 2012-05-03 Robert Bosch Gmbh Halbleiteranordnung mit schottkydiode
US9263597B2 (en) 2010-10-29 2016-02-16 Robert Bosch Gmbh Semiconductor arrangement having a Schottky diode
EP2600405A3 (de) * 2011-12-01 2014-07-16 Robert Bosch Gmbh Super trench schottky barrier schottkydiode
DE102014113557B4 (de) * 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
RU223705U1 (ru) * 2023-08-04 2024-02-29 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Кремниевая структура с диэлектрической изоляцией

Similar Documents

Publication Publication Date Title
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE112020000199T5 (de) Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE2455730B2 (de) Feldeffekt-Transistor
DE102014103131A1 (de) Ein zweidimensionales Material enthaltende elektronische Komponente
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102010030180B4 (de) Transistorbauelement mit einer amorphen semiisolierenden Kanalsteuerschicht
DE102007004320A1 (de) Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE19933564C1 (de) Verfahren zur Herstellung eines Vertikal-Halbleitertransistorbauelements und Vertikal-Halbleitertransistorbauelement
DE102007002965A1 (de) Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper
DE102017103666A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Fertigung
EP0831520B1 (de) Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC)
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE102005043916B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120825