DE102007007071A1

DE102007007071A1 - Halbleiteranordnungen und Verfahren zur Herstellung derselben

Info

Publication number: DE102007007071A1
Application number: DE102007007071A
Authority: DE
Inventors: Jin-Ping Han; Alfred Chong (Yung Fu)
Original assignee: Infineon Technologies AG; Chartered Semiconductor Manufacturing Pte Ltd
Current assignee: Infineon Technologies AG; GlobalFoundries Singapore Pte Ltd
Priority date: 2006-02-17
Filing date: 2007-02-13
Publication date: 2007-09-06
Anticipated expiration: 2027-02-14
Also published as: US20070196996A1; DE102007007071B4; SG155216A1; US8017472B2; SG135090A1

Abstract

Halbleiteranordnungen und Verfahren zur Herstellung derselben werden offenbart. Isolationsgebiete werden ausgebildet, die ein Beanspruchung-veränderndes Material aufweisen, welches einen innerhalb eines Werkstücks ausgebildeten Graben zumindest teilweise beschichtet. Die Isolationsgebiete weisen ein über dem Beanspruchung-verändernden Material angeordnetes Isoliermaterial auf.

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung von Halbleiteranordnungen und insbesondere auf die Herstellung von Isolationsgebieten von Halbleiteranordnungen und Strukturen derselben.

Hintergrund

Halbleiteranordnungen werden in einer Vielzahl von elektronischen Anwendungen, wie z.B. Computern, Mobiltelefonen, Kleincomputeranordnungen und vielen anderen Anwendungen, verwendet. Heim-, Industrie- und Fahrzeuganordnungen, die in der Vergangenheit nur mechanische Komponenten umfassten, haben nun elektronische Teile, die z.B. Halbleiteranordnungen erfordern.

Halbleiteranordnungen werden durch Abscheiden vieler verschiedener Arten von Materialschichten über einem Halbleitersubstrat oder Wafer und Strukturieren der verschiedenen Materialschichten mittels Lithographie hergestellt. Die Materialschichten umfassen üblicherweise dünne Schichten von leitenden, halbleitenden und isolierenden Materialien, die zum Ausbilden integrierter Schaltungen (IC's, Integrated Circuits) strukturiert und geätzt werden. Es kann eine Vielzahl von z.B. auf einem einzelnen Die oder Chip ausgebildeten Transistoren, Speicheranordnungen, Schaltern, Leitbahnen, Dioden, Kondensatoren, logischen Schaltungen und anderen elektronischen Komponenten geben.

Isolationsgebiete werden häufig zum Bereitstellen einer elektrischen Isolation zwischen in einer integrierten Schaltung ausgebildeten aktiven Gebieten oder elektronischen Komponenten verwendet. Flache Grabenisolation (STI, Shallow Trench Isolation) und tiefe Grabenisolation (DT, Deep Trench) sind Beispiele für einige, in Halbleiteranordnungen weit verbreitete Arten von Isolationsgebieten, obwohl es auch andere Arten von Isolationsgebieten gibt, die ausgebildet werden können.

STI-Gebiete werden häufig in z.B. Komplementär-Metall-Oxid-Halbleiter-(CMOS, Complementary Metal Oxide Semiconductor) Anordnungen verwendet, die sowohl p-Kanal- als auch n-Kanal-Anordnungen in komplementären Anordnungen verwenden. Die p-Kanal- und n-Kanal-Anordnungen von CMOS-Anordnungen werden üblicherweise als p-Kanal-Metalloxid-Halbleiter-(PMOS, Positive Metal Oxide Semiconductor) und n-Kanal Metalloxid-Halbleiter-(NMOS, Negative Metal Oxide Semiconductor) Transistoren bezeichnet. Ein PMOS-Transistor ist in einer n-Wanne (z.B. einer mit n-Typ Dotierstoffen implantierten Wanne) ausgebildet und ein NMOS-Transistor ist in einer p-Wanne ausgebildet. Ein STI-Gebiet ist zwischen der n-Wanne bzw. p-Wanne des PMOS-Transistors bzw. NMOS-Transistors ausgebildet. In CMOS-Anwendungen erstreckt sich das STI-Gebiet üblicherweise innerhalb eines Halbleitersubstrats bis ungefähr zur Tiefe der maximalen n-Wannen- und p-Wannen-Dotierstoffkonzentration, z.B. bis ungefähr 200 bis 1000 nm.

Zum Ausbilden von Isolationsgebieten werden üblicherweise Gräben in einem Substrat ausgebildet und die Gräben werden mit Isoliermaterialien gefüllt. Ätzprozesse und chemischmechanische Polier-(CMP, Chemish Mechanical Polishing) Prozesse werden üblicherweise zum Entfernen von überschüssigem Isoliermaterial von der oberen Oberfläche des Substrats verwendet.

Es besteht ein Bedarf an verbesserten Verfahren zum Ausbilden von Isolationsgebieten und Strukturen derselben.

Zusammenfassung

Ausführungsbeispiele der vorliegenden Erfindung erzielen technische Vorteile durch das Bereitstellen neuer Verfahren zum Ausbilden von Isolationsgebieten und Strukturen derselben.

In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleiteranordnung ein Bereitstellen eines Werkstücks und ein Ausbilden zumindest eines Isolationsgebietes innerhalb des Werkstücks auf. Das zumindest eine Isolationsgebiet weist ein Beanspruchung-veränderndes (stress-altering) Material auf, das einen innerhalb des Werkstücks ausgebildeten Graben zumindest teilweise beschichtet. Ein Isoliermaterial ist über dem Beanspruchung-verändernden Material angeordnet.

Der vorangegangene Absatz hat die Merkmale und technischen Vorteile von Ausführungsbeispielen der vorliegenden Erfindung eher breit umrissen, damit die folgende ausführliche Beschreibung der Erfindung besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsbeispielen der Erfindung, welche den Gegenstand der Ansprüche der Erfindung darstellen, werden nachfolgend beschrieben. Vom Fachmann sollte wahrgenommen werden, dass die offenbarte Idee und spezifischen Ausführungsbeispiele leicht als Grundlage verwendet werden können, um andere Strukturen oder Prozesse, welche die gleichen Zielsetzungen wie die vorliegende Erfindung erfüllen, abzuändern oder zu entwickeln. Vom Fachmann sollte ebenso wahrgenommen werden, dass solche gleichwertigen Einrichtungen nicht vom Kern und Umfang der Erfindung, wie in den Ansprüchen dargelegt, abweichen.

Kurzbeschreibung der Zeichnungen

Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:

1 bis 3 Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen;

4 bis 9 Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen;

10 eine Schnittansicht eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung in Übereinstimmung mit noch einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt; und

11 eine Schnittansicht eines in einer CMOS-Anordnung implementierten Isolationsgebietes in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung zeigt.

Übereinstimmende Ziffern und Symbole in den verschiedenen Figuren beziehen sich im allgemeinen, soweit nicht anders angegeben, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele darzustellen und sind nicht notwendigerweise maßstabsgerecht gezeichnet.

Detaillierte Beschreibung beispielhafter Ausführungsbeispiele
Die Herstellung und Verwendung der derzeitigen bevorzugten Ausführungsbeispiele wird nachstehend im Detail erläutert. Allerdings sollte wahrgenommen werden, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Ideen bereitstellt, die in breitgefächerten spezifischen Zusammenhängen ausgeführt werden können. Die vorgestellten spezifischen Aus führungsbeispiele dienen lediglich der Veranschaulichung typischer Methoden, die Erfindung herzustellen und zu benutzen und beschränken nicht den Umfang der Erfindung.
Die vorliegende Erfindung wird mit Bezug auf die bevorzugten Ausführungsbeispiele in einem spezifischen Zusammenhang, nämlich dem Ausbilden von STI-Gebieten von Halbleiteranordnungen beschrieben. Die Erfindung kann jedoch ebenso für andere Isolationsgebiete von Halbleiteranordnungen, wie z.B. tiefe Graben-(DT) Isolationsgebiete, Isolationsgebiete, welche STI-Gebiete kombiniert mit DT-Isolationsgebieten umfassen, oder andere Arten von Isolationsgebieten verwendet werden.
Die 1 bis 3 zeigen Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung 100 in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Zunächst wird ein Werkstück 102 bereitgestellt. Das Werkstück 102 kann ein durch z.B. eine Isolierschicht bedecktes, Silizium oder andere Halbleitermaterialien umfassendes Halbleitersubstrat aufweisen. Das Werkstück 102 kann ebenso andere, nicht dargestellte, aktive Komponenten oder Schaltungen aufweisen. Das Werkstück 102 kann z.B. Silizium-Oxid über einkristallinem Silizium umfassen. Das Werkstück 102 kann andere leitende Schichten oder andere Halbleiterelemente, z.B. Transistoren, Dioden usw. aufweisen. Verbundhalbleiter, wie z.B. GaAs, InP, Si/Ge oder SiC können an Stelle von Silizium verwendet werden. Das Werkstück 102 kann z.B. ein Silizium-über-Isolator(SOI, Silicon-On-Insulator) oder Germanium-über-Isolator(GOI, Germanium-On-Insulator) Substrat umfassen.
Eine Hartmaske 104/106 wird über dem Werkstück 102 ausgebildet. Die Hartmaske 104/106 umfasst, wie dargestellt, vorzugsweise eine erste Isolierschicht 104 und eine über der ersten Isolierschicht 104 angeordnete, zweite Isolierschicht 106. Alternativ kann die Hartmaske 104/106 z.B. eine, nicht dargestellte, einzige Materialschicht oder drei oder mehr Materi alschichten umfassen. In dem bevorzugten, dargestellten Ausführungsbeispiel umfasst die erste Isolierschicht 104 vorzugsweise ungefähr 5 nm (50 Angström) Siliziumdioxid und die zweite Isolierschicht 106 umfasst vorzugsweise ungefähr 100 nm (1000 Angström) Siliziumnitrid. Alternativ kann die Hartmaske 104/106 andere Materialien und z.B. Abmessungen umfassen.
Eine Schicht von lichtempfindlichem Material 108 wird, wie in 1 dargestellt, über der Hartmaske 104/106 abgeschieden. Die Schicht von lichtempfindlichem Material 108 kann eine Schicht eines z.B. Photoresists umfassen.
Eine Lithographie-Maske 110 wird bereitgestellt. Die Lithographie-Maske 110 kann ein im wesentlichen transparentes Material 112 und ein, wie dargestellt über dem transparenten Material 112 angeordnetes opakes Material 114 umfassen. Das opake Material 114 der Lithographie-Maske 110 umfasst eine Struktur für einen Graben eines Isolationsgebietes. Alternativ kann die Lithographie-Maske 110 eine alternierende Phasenschiebermaske (alternating phase shift mask) umfassen und kann, zusätzlich zu und/oder eher als opake Gebiete und transparente Gebieten, z.B. nicht dargestellte, durchscheinende Gebiete umfassen.
Vorzugweise ist in einigen Ausführungsbeispielen die Struktur für den Isolationsgebiet-Graben auf der Lithographie-Maske 110 um einen Betrag x größer, um für eine Dicke eines Beanspruchung-verändernden Materials, welches, wie dargestellt, in dem Isolationsgebiet-Graben eingebettet wird, Platz zu bieten. In diesen Ausführungsbeispielen kann eine existierende Lithographie-Maske 110 zum Implementieren von Ausführungsbeispielen der vorliegenden Erfindung verändert werden, um z.B. die Öffnungen in der Struktur für die Gräben 118 um einen Betrag x auf allen Seiten breiter zu machen. Alternativ kann die Struktur für den Isolationsgebiet-Graben auf der Lithographie-Maske 110 im wesentlichen die gewünschten Ausmaße des z.B. isolierenden Teilbereichs des Isolationsgebiets aufweisen und es kann ein Überätz-Prozeß verwendet werden. In diesen Ausführungsbeispielen kann vorteilhafterweise eine existierende Lithographie-Maske 110 bei der Implementierung von Ausführungsbeispielen der vorliegenden Erfindung verwendet werden und eine Modifikation der existierenden Lithographie-Maske 110 ist nicht erforderlich. Ein Überätz-Prozess kann zum Untergraben der z.B. Hartmaske 104/106 (nicht dargestellt in den Zeichnungen) unter Verwendung eines Ätzprozesses mit z.B. einer isotropen oder ungerichteten Komponente verwendet werden. Der Ätzprozess kann auf einen längeren Zeitraum ausgedehnt werden, um das zusätzliche Ätzen des Werkstücks 102 z.B. um den Betrag x (lateral) und y (vertikal) innerhalb des Grabens 118 zu erzielen.
Die Struktur der Lithographie-Maske 110 wird auf die Schicht von lichtempfindlichem Material 108 übertragen, indem z.B. die Schicht von lichtempfindlichem Material 108 einem Licht 116 oder Energie durch die Maske 110, wie in 1 dargestellt, ausgesetzt wird. Die Schicht von lichtempfindlichem Material 108 wird entwickelt und belichtete Teilbereiche der Schicht von lichtempfindlichem Material 108 werden entfernt, wenn z.B. ein Positiv-Photoresist verwendet wird. Alternativ kann, nicht dargestellt, ebenso ein Negativ-Photoresist als Schicht von lichtempfindlichem Material 108 verwendet werden.
Die Hartmaske 104/106 wird dann strukturiert, z.B. durch Wegätzen von freiliegenden Teilbereichen der Hartmaske 104/106 unter Verwendung der Schicht von lichtempfindlichem Material 108 als eine Maske. Die Schicht von lichtempfindlichem Material 108 kann dann entfernt werden oder sie kann über der Hartmaskenschicht 104/106 verbleiben.
Die Hartmaske 104/106 (und optional, wenn die Schicht von lichtempfindlichem Material 108 nicht entfernt worden ist, ebenso die Schicht von lichtempfindlichem Material 108) wird als eine Maske verwendet, während freiliegende Teilbereiche des Werkstücks 102 zum Ausbilden eines Grabens 118 für jedes auszubildende Isolationsgebiet geätzt werden. In den Figuren der vorliegenden Patentanmeldung ist nur ein Graben 118 dargestellt; dennoch können, nicht dargestellt, eine Vielzahl, z.B. Dutzende, Hunderte oder Tausende von Gräben 118 in einem einzigen Werkstück 102 ausgebildet sein.
Der Graben 118 kann, wie dargestellt, zwischen einem ersten Gebiet 120 und einem zweiten Gebiet 122 der Halbleiteranordnung 100 ausgebildet sein. In einem Ausführungsbeispiel kann das erste Gebiet 120 ein Gebiet, in dem später ein NFET ausgebildet wird, umfassen und das zweite Gebiet 122 kann ein Gebiet, in dem später z.B. ein PFET ausgebildet wird, umfassen. In diesem Ausführungsbeispiel kann z.B. das erste Gebiet 120 mit einem p-Typ Dotierstoff implantiert sein und das zweite Gebiet 122 kann mit einem n-Typ Dotierstoff implantiert sein.
Alternativ kann in anderen Ausführungsbeispielen z.B. das erste Gebiet 120 ein Gebiet, in dem ein erstes aktives Gebiet ausgebildet wird, umfassen und das zweite Gebiet 122 kann ein Gebiet, in dem ein zweites aktives Gebiet ausgebildet wird, umfassen. Die ersten und zweiten aktiven Gebiete können z.B. nicht dargestellte Transistoren, Komplementär- Metall-Oxid-Halbleiter-(CMOS) Anordnungen, Speicheranordnungen, Logikanordnungen, Leistungsanordnungen, Schaltungskomponenten, Gruppen von Schaltungskomponenten oder Kombinationen derselben umfassen. Alternativ können die ersten und zweiten aktiven Gebiete der ersten und zweiten Gebiete 120 und 122 z.B. andere Anordnungen umfassen.
Der Graben 118 umfasst vorzugsweise eine Tiefe, die um einen Betrag y vertieft ist, um für das Beanspruchung-verändernde Material (nicht dargestellt in 1; s. 2 bei 124), welches in dem Isolationsgebiet eingebettet wird, Platz zu bieten, um ein Ausbilden einer z.B. ausreichenden Menge von Isoliermaterial (ebenfalls nicht in 1 dargestellt; s.
3 bei 128) innerhalb des Grabens 118 zu ermöglichen. Der Graben 118 kann, abhängig von dem Technology Node, der minimalen Strukturgröße, der Art der Verwendung der Halbleiteranordnung 100 und der Art der Isolation, wie z.B. tiefe oder flache Grabenisolation, z.B. eine Breite von ungefähr 200 nm oder größer umfassen und kann z.B. eine Tiefe von ungefähr 200 nm oder größer umfassen.
Als nächstes wird ein Beanspruchung-veränderndes Material 124 in dem Graben 118 ausgebildet, um, wie in 2 dargestellt, die Seitenwände und Bodenoberfläche des im Werkstück 102 ausgebildeten Grabens 118 zu beschichten. Das Beanspruchung-verändernde Material 124 umfasst vorzugsweise mit einem anderen Element, wie z.B. Ge oder C, kombiniertes Silizium, obwohl das Element ebenso andere Materialien umfassen kann. In einem Ausführungsbeispiel umfasst das Beanspruchungverändernde Material 124 vorzugsweise Silizium-Germanium (SiGe), obwohl das Beanspruchung-verändernde Material 124 alternativ andere Materialien, wie z.B. Siliziumcarbid (SiC) umfassen kann.
Das Beanspruchung-verändernde Material 124 wird vorzugsweise epitaktisch, in einigen Ausführungsbeispielen beispielsweise mittels eines Molekular-Strahl-Epitaxie-(MBE, Molecular Beam Epitaxy) Prozesses oder eines anderen epitaktischen Wachstumsprozesses, aufgewachsen. Alternativ kann das Beanspruchung-verändernde Material 124 durch andere Verfahren, wie z.B. durch einen Abscheideprozess, ausgebildet werden, z.B. können ein chemischer Dampfabscheidungs-(CVD, Chemical Vapor Depostion) Prozess, ein physikalischer Dampfabscheidungs(PVD, Physical Vapor Deposition) Prozess oder andere Abscheideprozesse ebenso verwendet werden. Ein epitaktischer Wachstumsprozess kann vorteilhafterweise zu z.B. einer Grenzfläche mit den Seitenwänden und der Bodenoberfläche des Grabens 118 innerhalb des Werkstücks 102 von besserer Qualität führen.
In Ausführungsbeispielen, in denen das Beanspruchung-verändernde Material 124 epitaktisch aufgewachsen ist, kann das epitaktische Wachstum ausgeführt werden, indem das Werkstück 102 z.B. einem Silizium-haltigen Gas, einem Element-haltigen Gas und einem oder mehreren Träger-Gasen ausgesetzt wird. In einem Ausführungsbeispiel, wobei das Beanspruchung-verändernde Material 124 epitaktisch aufgewachsenes SiGe umfasst, kann das epitaktische Wachstum des Beanspruchung-verändernden Materials 124 dadurch erreicht werden, dass das Werkstücks 102 z.B. einem Silizium-haltigen Gas und einem Germanium-haltigen Gas und ebenso einem Trägergas ausgesetzt wird.
Beispiele für Gase, die zum epitaktischen Aufwachsen eines epi-SiGe-Beanspruchung-verändernden Materials 124 verwendet werden können, weisen z.B. GeH₄, Silan (SiH₄), SiH₂Cl₂, HCl, N₂, H₂, He oder Kombinationen davon auf, obwohl alternativ ebenso andere Gase verwendet werden können. Wenn das Beanspruchung-verändernde Material 124 SiC umfasst, wird das Werkstück 102 vorzugsweise z.B. Silizium- und Kohlenstoffhaltigen Gasen ausgesetzt. Der epitaktische Wachstumsprozess zum Ausbilden des Beanspruchung-verändernden Materials 124 kann beispielsweise eine Temperatur von ungefähr 500 bis 900 Grad C, einen Druck von ungefähr 6,67 bis 69,99 hPa (5 bis 60 Torr) und eine Dauer von ungefähr 2 bis 3 Minuten umfassen, obwohl der epitaktische Wachstumsprozess alternativ andere Prozessparameter umfassen kann.
Das Beanspruchung-verändernde Material 124 kann eine Dicke von ungefähr 500 nm oder weniger umfassen und umfasst vorzugsweise eine derartige Dicke, dass in dem Graben 118 Platz bleibt, um einen Teilbereich des Grabens 118 mit einem Isoliermaterial (wie z. B. das in 3 gezeigte Isoliermaterial 128) zu füllen. Demnach ist die Dicke des Beanspruchungverändernden Materials 124 von z.B. der Breite und Tiefe des Grabens 118 abhängig. Das Beanspruchung-verändernde Material 124 kann eine Dicke von wenigen Zehn nm bis zu z.B. mehreren Hundert nm umfassen. Die Dicke des Beanspruchung-verändernden Materials 124 ist ebenso von z.B. dem Betrag der Beanspruchung abhängig, der wünschenswerterweise in dem Werkstück 102 nahe dem Beanspruchung-verändernden Material 124 erzeugt oder verursacht werden soll. Je dicker das Beanspruchung-verändernde Material 124 ist, umso mehr Beanspruchung wird z.B. in dem Werkstück 102 erzeugt werden.
In einigen Ausführungsbeispielen kann optional eine Schicht von halbleitendem Material 126 über dem Beanspruchung-verändernden Material 124 ausgebildet werden, um das Beanspruchung-verändernde Material 124, wie in 2 dargestellt, zu beschichten. Die Schicht von halbleitendem Material 126 umfasst vorzugsweise eine Dicke von ungefähr 10 nm (100 Angström) oder weniger und kann in einigen Ausführungsbeispielen eine Dicke von z.B. ungefähr 2 bis 5 nm (20 bis 50 Angström) umfassen. Die Schicht von halbleitendem Material 126 umfasst vorzugsweise z.B. Silizium, obwohl andere halbleitende Materialien ebenso verwendet werden können.
Die Schicht von halbleitendem Material 126 wird in einigen Ausführungsbeispielen vorzugsweise epitaktisch aufgewachsen, obwohl die Schicht von halbleitendem Material 126 alternativ ebenso z.B. abgeschieden werden kann. Wenn das Beanspruchungverändernde Material 124 epitaktisch ausgebildet ist, dann kann das Element-haltige Gas (wie z.B. GeH₄) während des epitaktischen Wachstums des Beanspruchung-verändernden Materials 124 zum Ausbilden einer z.B. Si umfassenden Schicht von halbleitenden Material 126 abgeschaltet werden. Die Schicht von halbleitendem Material 126 kann ebenso mittels eines Abscheideprozesses, wie z.B. einem CVD-Prozess, einem PVD-Prozess oder anderer Abscheideverfahren ausgebildet werden. Das halbleitende Material 126 kann ebenso auf der oberen Oberfläche des Beanspruchung-verändernden Materials 124 aufgewachsen oder abgeschieden werden, wobei es sich z.B., nicht dargestellt, über der oberen Oberfläche des Werkstücks 102 erstreckt. Das überschüssige halbleitende Material 126, das sich ausbilden kann, wird vorzugsweise weggeätzt oder in einem z.B. weiteren CMP-Prozess entfernt.
Als nächstes wird ein Isoliermaterial 130/128 über der Schicht von halbleitendem Material 126 ausgebildet, wie in 3 dargestellt, oder über dem Beanspruchung-verändernden Material 124, wenn eine Schicht von halbleitendem Material 126 nicht ausgebildet ist. Das Isoliermaterial 130/128 kann, wie dargestellt, einen Liner 130 und ein isolierendes Füllmaterial 128 aufweisen. Der Liner 130 kann ein Isoliermaterial wie z.B. Siliziumnitrid (Si_xN_y) umfassen und das isolierende Füllmaterial 128 kann in einem Ausführungsbeispiel z.B. Siliziumdioxid (SiO₂) umfassen. Das Isoliermaterial 130/128 umfasst vorzugsweise z.B. Si_xN_y, SiON, ein dielektrisches Material mit hoher dielektrischer Konstante (k), welches eine dielektrische Konstante von größer als ungefähr 3,9 aufweist (der ungefähre Wert der dielektrischen Konstante von SiO₂) oder Kombinationen oder mehrere Schichten davon, obwohl andere Isoliermaterialien ebenso verwendet werden können. Der Liner 130 des Isoliermaterials 130/128 kann durch Oxidation, Nitridation oder Abscheideverfahren ausgebildet werden. Der Liner 130 und das isolierende Füllmaterial 128 können durch CVD, PVD oder Niederdruck-CVD (LPCVD, Low Pressure CVD) ausgebildet werden, obwohl z.B. andere Abscheideverfahren ebenso verwendet werden können.
Das Isoliermaterial 130/128 kann von über der oberen Oberfläche der Hartmaske 104/106 entfernt werden, z.B. mittels eines CMP-Prozesses, Ätzprozesses oder Kombinationen davon. Ein Ätz- oder CMP-Prozess kann ebenso verwendet werden, um die Hartmaske 104/106 und Teilbereiche des Isoliermaterials 130/128 von z.B. über der oberen Oberfläche des Werkstücks 102, nicht dargestellt in 3, zu entfernen (s. 11, die das Isoliermaterial 128 koplanar mit der oberen Oberfläche des Werkstücks 102 nach einem CMP-Polierprozess zeigt). Das Isolationsgebiet 132 weist das Isoliermaterial 130/128, das Beanspruchung-verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 auf. In einer fertiggestellten Anordnung 100 kann sich das Isoliermaterial 130/128 z.B. etwas über einer oberen Oberfläche des Werkstücks 102 erheben und kann in einigen (nicht dargestellten) Gebieten des Werkstücks 102 eine positive Stufenhöhe aufweisen oder das Isoliermaterial 130/128 kann alternativ, wie in 11 gezeigt, koplanar mit einer oberen Oberfläche des Werkstücks 102 sein.
Erneut auf 3 Bezug nehmend, erzeugen das Beanspruchungverändernde Material 124 und die optionale Schicht von halbleitendem Material 126 eine Beanspruchung in dem Werkstück 102 an den Seitenwänden und der Bodenoberfläche des Grabens. Die Beanspruchung kann z.B. eine Zug- oder Druckbeanspruchung umfassen. Vorteilhafterweise verbessert die durch das Beanspruchung-verändernde Material 124 und das halbleitende Material 126 verursachte erhöhte Beanspruchung des Werkstücks 102 die Leistungsfähigkeit von in den aktiven Gebieten in dem ersten Gebiet 120 und dem zweiten Gebiet 122 des Werkstücks 102 ausgebildeten Bauelementen. Das Isolationsgebiet 132 stellt eine Isolation zwischen z.B. einem ersten aktiven Gebiet in dem ersten Gebiet 120 und einem zweiten aktiven Gebiet in dem zweiten Gebiet 122 bereit.
Das optionale halbleitende Material 126 stellt eine größere Beanspruchungsverstärkung für z.B. die Seitenwände und die Bodenoberfläche der Gräben innerhalb des Werkstücks 102 bereit. Das optionale halbleitende Material 126 verbessert ebenfalls die Grenzflächenqualität zwischen z.B. dem Beanspruchung-verändernden Material 124 und dem Isoliermaterial 130/128.
Gemäß dem in den 1 bis 3 gezeigten Ausführungsbeispiel wird ein Beanspruchung-veränderndes Material 124 innerhalb des Isolationsgrabens ausgebildet, das den Graben komplett beschichtet. Dies ist von Vorteil, wenn die Leistungsfähigkeit von Bauelementen in dem ersten Gebiet 120 und dem zweiten Gebiet 122 durch Steigern der Beanspruchung von z.B. beiden Gebieten 120 und 122 verbessert wird.
Dennoch kann es in einigen Anwendungen von Vorteil sein, die Beanspruchung in einem Gebiet 122, aber nicht in dem anderen Gebiet 120 des Werkstücks 102 zu erhöhen. Beispielsweise kann es in einigen Anwendungen wünschenswert sein, die Beanspruchung des Werkstücks 102 in dem zu einem PFET in dem zweiten Gebiet 122 benachbarten Graben 118 zu steigern, aber die Beanspruchung eines NFET in dem ersten Gebiet 120 nicht zu steigern. Das in den 4 bis 9 gezeigte Ausführungsbeispiel der vorliegenden Erfindung stellt ein Verfahren zur Steigerung der Beanspruchung einer Seite des Grabens (Gebiet 122), aber nicht der anderen Seite (Gebiet 120) dar, welches nachfolgend beschrieben wird.
4 bis 9 zeigen Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung 100 in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei ein Isolationsgebiet-Graben 118 teilweise mit einem Beanspruchung-verändernden Material 124 beschichtet ist.
In diesem Ausführungsbeispiel wird, nachdem ein Isolationsgebiet-Graben 118 in dem Werkstück 102, wie in 1 gezeigt, ausgebildet ist, ein Maskierungsmaterial 134 über der Bodenoberfläche der Hartmaske 104/106 und über den Seitenwänden und der unteren Oberfläche des Grabens 118 in dem Werkstück 102, wie in 4 gezeigt, abgeschieden. Das Maskierungsmaterial 134 umfasst vorzugsweise ein Isoliermaterial wie z.B. SiO₂, Si_xN_y, SiON oder Kombinationen und mehrere Schichten davon, obwohl alternativ andere Materialien verwendet werden können. Das Maskierungsmaterial 134 umfasst vorzugsweise eine Dicke, die geeignet ist, um eine Seite des Grabens 118 zu maskieren, während ein Beanspruchung-veränderndes Material 124 auf der anderen Seite 138 des Grabens 118 ausgebildet wird. Das Maskierungsmaterial 134 kann eine Dicke von unge fähr z.B. 50 nm oder weniger umfassen, obwohl das Maskierungsmaterial 134 ebenso andere Abmessungen umfassen kann.
Eine Schicht eines lichtempfindlichen Materials 136 wird, wie in 5 gezeigt, über dem Maskierungsmaterial 134 abgeschieden. Die Schicht von lichtempfindlichem Material 136 wird mittels Lithographie strukturiert (z.B. mittels einer Lithographiemaske wie z.B. der in 1 gezeigten Maske 110 mit einer Struktur zum Maskieren einer Seite 138 des Grabens 118) und die Schicht von lichtempfindlichem Material 136 wird als Maske verwendet, während Teilbereiche des Maskierungsmaterials 134 von dem zweiten Gebiet 122 des Werkstücks 102 auf einer Seite 138, wie in 6 gezeigt, weggeätzt werden. Die Schicht von lichtempfindlichem Material 136 wird dann entfernt oder abgelöst, und lässt das auf der oberen Oberfläche der Hartmaske 104/106 und auf den Seitenwänden und der Bodenoberfläche einer zum ersten Gebiet 120 benachbarten, ersten Seite des Grabens 118 angeordnete Maskierungsmaterial 134 zurück. Das Maskierungsmaterial 134 ist von einer zu dem zweiten Gebiet 122 benachbarten, zweiten Seite 138 des Grabens 118 zu diesem Zeitpunkt des Herstellungsprozesses, wie dargestellt, entfernt worden.
Als nächstes wird, wie in 7 gezeigt, ein Beanspruchungveränderndes Material 124 auf der zweiten Seite 138 des Grabens ausgebildet. Das Beanspruchung-verändernde Material 124 umfasst vorzugsweise durch ähnliche, wie z.B. für das in 2 gezeigte Beanspruchung-verändernde Material 124 beschriebene, Verfahren abgeschiedene oder ausgebildete ähnliche Materialien. In einem Ausführungsbeispiel umfasst das Beanspruchung-verändernde Material 124 vorzugsweise epitaktisch aufgewachsenes SiGe, welches wirksam bei der Erhöhung einer Druckbeanspruchung auf der zu einer z.B. in dem zweiten Gebiet 122 ausgebildeten PFET-Anordnung benachbarten, zweiten Seite 138 des Grabens 118 ist.
Das Maskierungsmaterial 134 verhindert in einigen Ausführungsbeispielen z.B. das Ausbilden des Beanspruchung-verändernden Materials 124. In dem in den 4 bis 7 gezeigten Ausführungsbeispiel verhindert das Maskierungsmaterial 134 das Ausbilden des Beanspruchung-verändernden Materials 124 in z.B. dem zum ersten Gebiet 120 benachbarten Graben. In anderen Ausführungsbeispielen kann das Beanspruchung-verändernde Material 124 über den gesamten Graben ausgebildet sein und mittels Lithographie von z.B. dem ersten Gebiet 120 entfernt sein, wobei das Beanspruchung-verändernde Material 124 auf dem zweiten Gebiet 122 auf z.B. der zweiten Seite 138 verbleibt.
Eine optionale Schicht von halbleitendem Material 126 kann, wie in 7 gezeigt, über dem Beanspruchung-verändernden Material 124 ausgebildet sein. Die Schicht von halbleitendem Material 126 umfasst in einem Ausführungsbeispiel vorzugsweise z.B. epitaktisch-aufgewachsenes Si. Das Beanspruchungverändernde Material 124 und die optionale Schicht von halbleitendem Material 126 können eine einachsige Druckbeanspruchung in einem Kanal einer in dem zweiten Gebiet 122 ausgebildeten PFET-Anordnung einbringen, wobei die Kanalbeweglichkeit verbessert und z.B. die Leistungsfähigkeit der PFET-Anordnung gesteigert wird. Das Maskierungsmaterial 134 wird dann, wie in 8 gezeigt, weggeätzt oder entfernt, z.B. mittels eines Ätzprozesses.
In einigen Ausführungsbeispielen wird der Graben 118 dann, wie in 9 gezeigt, mit einem Isoliermaterial 128 gefüllt. Das Isoliermaterial 128 umfasst vorzugsweise ein oder mehrere Materialien und wird ähnlich zu z.B. der Beschreibung des Isoliermaterials 128 in 3 abgeschieden. Vorteilhafterweise wird die Beanspruchung des Werkstücks 102 innerhalb des Grabens im ersten Gebiet 120 nicht verändert, weil das Beanspruchung-verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 nicht über dem Graben im ersten Gebiet 120 ausgebildet sind. Beispielsweise wird, wenn eine NFET-Anordnung im ersten Gebiet 120 ausgebildet ist und eine PFET-Anordnung im zweiten Gebiet 122 ausgebildet ist, die NFET-Anordnung nicht durch das Beanspruchung-verändernde Material 124 des Isolationsgebietes 142 in dem zweiten Gebiet 122 des Werkstücks 102 beeinflusst. Die Beanspruchung einer zweiten Seite 138 zu verändern, aber die Beanspruchung einer ersten Seite des Grabens des Isolationsgebietes 142 nicht zu verändern, kann in einigen Anwendungen vorteilhaft sein, z.B. wenn die Halbleiteranordnung 100 eine CMOS-Anordnung umfasst.
Wenn eine NFET-Anordnung in dem ersten Gebiet 120 ausgebildet ist und ein PFET-Anordnung in dem zweiten Gebiet 122 ausgebildet ist, umfasst das Beanspruchung-verändernde Material 124 in einigen Ausführungsbeispielen vorzugsweise SiGe, das wirksam beim Erhöhen der Druckbeanspruchung von Atomen in dem z.B. zu der zweiten Seite 138 des Grabens benachbarten Werkstück 102 ist. Alternativ umfasst, wenn eine PFET-Anordnung in dem ersten Gebiet 120 ausgebildet ist und eine NFET-Anordnung in dem zweiten Gebiet 122 ausgebildet ist, das Beanspruchung-verändernde Material 124 in einigen Ausführungsbeispielen vorzugsweise SiC, welches wirksam beim Erhöhen der Zugbeanspruchung von Atomen in dem zu z.B. der zweiten Seite 138 des Grabens benachbarten, Werkstück 102 ist. In dem in 9 gezeigten Ausführungsbeispiel verbessert ein Verändern der Beanspruchung im Werkstück 102 innerhalb des Grabens die Leistungsfähigkeit der in dem zweiten Gebiet 122 ausgebildeten Bauelementen, jedoch bleiben Anordnungen im ersten Gebiet 120 unbeeinflusst.
10 zeigt eine Schnittansicht eines Verfahrens zur Herstellung eines Isolationsgebietes 152 einer Halbleiteranordnung 100 in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In diesem Ausführungsbeispiel wird ein erstes Beanspruchung-veränderndes Material 148 auf einer ersten Seite 146 des Isolationsgebiet-Grabens ausgebildet und ein zweites Beanspruchung-verän derndes Material 124 wird auf einer zweiten Seite 138 des Isolationsgebiet-Grabens ausgebildet. Das zweite Beanspruchung-verändernde Material 124 ist vorzugsweise verschieden von dem ersten Beanspruchung-verändernden Material 148; beispielsweise kann das zweite Beanspruchung-verändernde Material 124 ein von dem ersten Beanspruchung-verändernde Material 148 verschiedenes Material oder Dicke umfassen. Die in 10 gezeigten, ersten und zweiten Beanspruchung-verändernden Materialien 148 und 124 werden vorzugsweise mittels ähnlicher Verfahren und Materialien, wie für das z.B. in den 2 und 7 gezeigte Beanspruchung-verändernde Material 124 beschrieben, ausgebildet.
Das erste Beanspruchung-verändernde Material 148 kann SiC umfassen und das zweite Beanspruchung-verändernde Material 124 kann in einigen Ausführungsbeispielen SiGe umfassen, z.B, in einem Ausführungsbeispiel, wobei ein erstes aktives Gebiet in dem ersten Gebiet 120 eine NFET-Anordnung umfasst und wobei ein zweites aktives Gebiet in dem zweiten Gebiet 122 eine PFET-Anordnung umfasst. Vorteilhafterweise wird in diesem Ausführungsbeispiel die Anordnungs-Leistungsfähigkeit der NFET-Anordnung in dem ersten Gebiet 120 durch die, durch das Beanspruchung-verändernde Material 148 bereitgestellte, Zugbeanspruchung in dem zu der NFET-Anordnung benachbarten Werkstück 102 verbessert und die Anordnungs-Leistungsfähigkeit der PFET Anordnung in dem zweiten Gebiet 122 wird durch die, durch das zweite Beanspruchung-verändernde Material 124 bereitgestellte, Erhöhung der Druckbeanspruchung in dem zu der PFET-Anordnung benachbarten Werkstück 102 verbessert.
Zur Herstellung der ein Isolationsgebiet 152 mit einem ersten Beanspruchung-verändernden Material 148 auf einer ersten Seite 146 und ein zweites Beanspruchung-veränderndes Material 124 auf einer zweiten Seite 138 aufweisenden Halbleiteranordnung 100 kann zuerst, wie mit Bezug auf die 5 bis 8 gezeigt und beschrieben, das zweite Beanspruchung-verändernde Material 124 und eine optionale zweite Schicht von halblei tendem Material 126 auf der zweiten Seite 138 ausgebildet werden. Dann wird ein Maskierungsmaterial 144 über der oberen Oberfläche der Hartmaske 104/106, über der Schicht von halbleitendem Material 126 oder zweitem Beanspruchung-verändernden Material 124 und über der ersten Seite 146 des Grabens ausgebildet. Das Maskierungsmaterial 144 umfasst vorzugsweise ähnliche Materialien und Abmessungen wie mit Bezug auf z.B. das Maskierungsmaterial 134 von 4 beschrieben ist. Das Maskierungsmaterial 144 wird wie in 10 gezeigt, über der ersten Seite 146 des Grabens entfernt, z.B. mittels einer Schicht von lichtempfindlichem Material und Lithographie (nicht gezeigt; S. 5 und 6). Das erste Beanspruchungverändernde Material 148 wird dann über der ersten Seite 146 des Isolationsgebiet- 152 Grabens ausgebildet und eine optionale erste Schicht von halbleitendem Material 150 kann, ebenfalls in 10 gezeigt, über dem ersten Beanspruchung-verändernden Material 148 ausgebildet werden. Ein Isoliermaterial 128 wird dann über dem Graben abgeschieden, um den Graben über den ersten und zweiten Beanspruchung-verändernden Materialien 148 und 124 oder über den ersten und zweiten Schichten von halbleitendem Material 150 und 126, wenn vorhanden, wie in 10 strichliert dargestellt, zu füllen.
Wieder kann, wie in den anderen hier beschriebenen Ausführungsbeispielen, eine optionale Schicht von halbleitendem Material 150 bzw. 126, wie in 10 gezeigt, über den ersten bzw. zweiten Beanspruchung-verändernden Materialien 148 bzw. 124 ausgebildet werden. Die Schicht von halbleitendem Material 150 bzw. 126 kann nach dem Ausbilden der ersten bzw. zweiten Beanspruchung-verändernden Materialien 148 bzw. 124 ausgebildet werden. Alternativ kann das zweite Beanspruchungverändernde Material 124 ausgebildet werden und ein Maskierungsmaterial 144 kann auf der zweiten Seite 138 über dem zweiten Beanspruchung-verändernden Material 124 ausgebildet werden. Das erste Beanspruchung-verändernde Material 124 wird dann auf der ersten Seite 146 des Grabens ausgebildet und das Maskierungsmaterial 144 wird dann entfernt (nicht in den Zeichnungen dargestellt). Eine einzige Schicht von halbleitendem Material (z.B. 150 oder 126) kann dann optional z.B. gleichzeitig über sowohl den ersten als auch den zweiten Beanspruchung-verändernden Materialien 148 und 124 ausgebildet werden.
11 zeigt eine Schnittansicht eines Isolationsgebietes 152 in Übereinstimmung mit einem in einer CMOS-Anordnung implementierten Ausführungsbeispiel der Erfindung. Die CMOS-Anordnung weist eine in dem ersten Gebiet 120 ausgebildete NFET-Anordnung und eine in dem zweiten Gebiet 122 ausgebildete PFET-Anordnung auf. Beispielsweise weist die NFET-Anordnung in dem ersten Gebiet 120, wie dargestellt, ein Gate-Dielektrikum-Material 160, ein über dem Gate-Dielektrikum-Material 160 angeordnetes Gate-Material 162 und über den Seitenwänden des Gates 162 und des Gate-Dielektrikums 160 ausgebildete isolierende Seitenwand-Abstandsstücke (sidewall spacer) 164 auf. Source- und Drain-Gebiete 166 sind in dem Werkstück 102 benachbart zum Gate und Gate-Dielektrikum 162/160 ausgebildet. Die in dem zweiten Gebiet 122 ausgebildete PFET-Anordnung weist, wie dargestellt, ein Gate-Dielektrikum-Material 161, ein über dem Gate-Dielektrikum-Material 161 angeordnetes Gate-Material 163 und über den Seitenwänden des Gates 163 und Gate-Dielektrikums 161 ausgebildete, isolierende Seitenwand-Abstandsstücke 165 auf. Source- und Drain-Gebiete 167 sind in dem Werkstück 102 benachbart zum Gate und Gate-Dielektrikum 163/161 ausgebildet.
Das Beanspruchung-verändernde Material 148 und die optionale Schicht von halbleitendem Material 150 steigern die Leistungsfähigkeit der NFET-Anordnung in dem ersten Gebiet 120 und das Beanspruchung-verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 steigern die Leistungsfähigkeit der PFET-Anordnung in dem zweiten Gebiet 122. Das Beanspruchung-verändernde Material 148 und die optionale Schicht von halbleitendem Material 150 erhöhen die Beanspruchung im Gebiet 170 des Werkstücks 102 benachbart zu dem Beanspruchung-verändernden Material 148. Ebenso erhöht das Beanspruchung-verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 die Beanspruchung in dem zu dem Beanspruchung-verändernden Material 124 benachbarten Gebiet 172 des Werkstücks 102. Entweder die NFET-Anordnung, die PFET-Anordnung oder sowohl die NFET-Anordnung als auch die PFET-Anordnung können das hierin beschriebene neuen Beanspruchung-verändernde Material 148 und 124 und optionale Schichten von halbleitendem Material 150 und 126 aufweisen.
In einigen Ausführungsbeispielen kann ein Beanspruchungveränderndes Material ebenso innerhalb eines Source-Gebietes oder Drain-Gebietes 167 eines PFETs und/oder eines Source- oder Drain-Gebiets 166 einer z.B. NFET-Anordnung eingebettet sein. Beispielsweise können die Source- und/oder Drain-Gebiete 166 der NFET-Anordnung in dem ersten Gebiet 120 und die Source- und/oder Drain-Gebiete 167 der PFET-Anordnung in dem zweiten Gebiet 122 ein Beanspruchung-veränderndes Material wie z.B. SiGe, SiC, Si, andere Beanspruchung-verursachende Materialien oder Kombinationen davon umfassen. Vorteilhafterweise erzeugt ein Beanspruchung-veränderndes Material mit in den Source- und Drain-Gebieten 167 eingebettetem SiGe eine einachsige Druckbeanspruchung in einem unter dem z.B. Gate-Dielektrikum 161 angeordneten Kanalgebiet der Transistoren in dem Werkstück 102.
Die Anordnungen in den aktiven Gebieten in dem ersten Gebiet 120 und dem zweiten Gebiet 122 können vor oder nach oder teilweise vor oder teilweise nach dem Ausbilden der z.B. neuen, hierin beschriebenen Isolationsgebiete 132, 142 und 152 ausgebildet werden.
Der Teilbereich des Isoliermaterials 128 der Isolationsgebiete 132, 142 und 152 umfasst in einigen Ausführungsbeispielen vorzugsweise die gleiche Tiefe und Breite wie z.B. ein üblicherweise für eine Bauart der Halbleiteranordnung 100 verwendetes Isolationsgebiet. Jedoch wird in diesen Ausführungsbei spielen die Tiefe bzw. Breite des Grabens 118 vorzugsweise um einen Betrag x bzw. y erhöht, um für das Ausbilden der neuen Beanspruchung-verändernden Materialien 124 und 148 und hierin beschriebenen, optionalen Schichten von halbleitendem Material 126 und 150 Platz zu bieten.
Vorteile von Ausführungsbeispielen der Erfindung weisen das Bereitstellen neuer Isolationsgebiet-Strukturen 132, 142 und 152 und Verfahren zur Herstellung derselben auf, wobei die Isolationsgebiete 132, 142 und 152 eine Isolation zwischen angrenzenden Funktionsgebieten und Anordnungen bereit stellen, während sie außerdem die Beanspruchung im Werkstück 102 steigern, und somit die Leistungsfähigkeit der aktiven Gebiete und Anordnungen steigern. Beispielsweise kann, wenn die aktiven Gebiete Transistoren umfassen, der Ein- und Ausschaltstrom (I_on und I_off) der Transistoren mittels der hierin beschriebenen Beanspruchung-verändernden Materialien 124 und 148 verändert werden. Das Beanspruchung-verändernde Material 124 kann den Einschaltstrom I_on für eine z.B. im zweiten Gebiet 122 einer Halbleiteranordnung 100 ausgebildete PFET- Anordnung erhöhen. Die Kanalbesweglichkeit kann ebenfalls verbessert werden.
Die Beanspruchung-verändernden Materialien 124 und 148 können in Isolationsgebieten 132, 142 und 152 in einer Vielzahl von Konfigurationen implementiert werden. Die Beanspruchung-verändernden Materialien 124 und 148 können symmetrisch oder asymmetrisch innerhalb z.B. eines Isolationsgebiets 132, 142 und 152 sein. Eine einzige Art von Beanspruchung-veränderndem Material 124 kann verwendet werden, um, wie in 3 gezeigt, die Beanspruchung des Werkstück 102 innerhalb eines gesamten Grabens 118 zu verändern. Das Beanspruchung-verändernde Material 124 kann die Zug- oder Druckbeanspruchung des z.B. zum Beanspruchung-verändernden Material 124 benachbarten Werkstücks 102 erhöhen. Alternativ kann das Beanspruchungverändernde Material 124, wie in 9 gezeigt, in einer Seite 138 eines Grabens 118, aber nicht in der anderen ausgebildet werden.
Zwei verschiedene Arten von Beanspruchung-verändernden Materialien 124 und 148 können, wie in 10 dargestellt, ebenfalls verwendet werden, wobei ein Beanspruchung-veränderndes Material 124 eine Druck- oder Zugbeanspruchung in dem zu einer Seite des Grabens benachbarten Werkstück 102 verursacht und wobei ein anderes Beanspruchung-veränderndes Material 148 eine Zug- oder Druckbeanspruchung in dem z.B. zu einer anderen Seite des Grabens benachbarten Werkstück verursacht. In einem weiteren Ausführungsbeispiel können die Beanspruchung-verändernden Materialien 124 und 148 die gleiche Art von Beanspruchung, z.B. Zug oder Druck, im ersten Gebiet 120 und zweiten Gebiet 122 des Werkstücks in unterschiedlichen Beträgen, bedingt durch z.B. eine unterschiedliche Dicke oder Materialart, erzeugen.
Vorteilhafterweise werden die Beanspruchung-verändernden Materialien 124 und 148 vorzugsweise früh im Herstellungsprozessablauf ausgebildet, so dass ein Hoch-Temperatur-Vorbehandlungsschritt (high temperature pre-bake step) des Werkstücks 102 vor dem Ausbilden der Beanspruchung-verändernden Materialien 124 und 148 durchgeführt werden kann. Der Hoch-Temperatur-Vorbehandlungsschritt kann eine Temperatur von z.B. ungefähr 800 bis 1000 Grad C umfassen, obwohl der Hoch-Temperatur-Vorbehandlungsschritt alternativ andere Temperaturen umfassen kann. Der Hoch-Temperatur-Vorbehandlungsschritt kann Verunreinigungen, wie z.B. Kohlenstoff und/oder Sauerstoff entfernen, die sich z.B. auf der Oberfläche des Grabens 118 befinden. Der Hoch-Temperatur-Vorbehandlungsschritt kann ebenso die Oberflächenchemie stabilisieren und z.B. die Qualität des Wachstums der epitaktischen Schichten, wie z.B. des Beanspruchung-verändernden Materials 124, 148 und der optionalen Schichten von halbleitendem Material 126 und 150 verbessern.
Darüber hinaus können die Beanspruchung-verändernden Materialien 124 und 148 vorteilhafterweise bei relativ hohen Temperaturen epitaktisch ausgebildet werden, wodurch z.B. der Durchsatz gesteigert wird.
Die Isolationsgebiete 132, 142 und 152 können flache Grabenisolation-(STI) Gebiete, tiefe Graben-(DT) Isolationsgebiete oder eine Kombination von sowohl STI-Gebieten als auch DT-Isolationsgebieten umfassen. Beispielsweise können die Isolationsgebiete 132, 142 und 152 STI-Gebiete umfassen, die eine Tiefe von einen wenigen Hundert nm innerhalb eines Werkstücks 102 umfassen oder die Isolationsgebiete 132, 142 und 152 können DT-Isolationsgebiete umfassen, die sich um ungefähr 1000 nm und mehr unter eine obere Oberfläche des Werkstücks 102 erstrecken. Alternativ können die Isolationsgebiete 132, 142 und 152 ein zu einer oberen Oberfläche des Werkstücks 102 benachbartes STI-Gebiet umfassen und können z.B. ein (nicht dargestelltes) unter dem STI-Gebiet angeordnetes DT-Isolationsgebiet aufweisen.
Obwohl Ausführungsbeispiele der vorliegenden Erfindung und ihre Vorteile im Detail beschrieben wurden, sollte verstanden werden, dass zahlreiche Änderungen, Ersetzungen und Umbauten vorgenommen werden können, ohne vom Kern und Umfang der durch die beigefügten Ansprüche definierten Erfindung abzuweichen. Beispielsweise wird vom Fachmann leicht nachvollzogen, dass viele hier beschriebene Eigenschaften, Funktionen, Verfahren und Materialien innerhalb des Umfangs der vorliegenden Erfindung verändert werden können. Darüber hinaus ist es nicht beabsichtigt, dass der Umfang der vorliegenden Erfindung auf die speziellen, in der Beschreibung dargestellten Ausführungsbeispiele des Prozesses, der Vorrichtung, der Herstellung, der Materialzusammensetzung, der Mittel, der Verfahren und Arbeitsschritte begrenzt werden soll. Der Fachmann wird aus der Offenbarung der vorliegenden Erfindung leicht ermessen, dass derzeit existierende oder noch zu entwickelnde Prozesse, Vorrichtungen, Erzeugnisse, Materialzusammensetzungen, Mittel, Verfahren oder Arbeitsschritte, welche im wesentlichen die gleiche Funktion erfüllen oder im wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden, hier dargestellten Ausführungsbeispiele, entsprechend der vorliegenden Erfindung verwendet werden können. Entsprechend ist es beabsichtigt, dass die beigefügten Ansprüche in ihrem Umfang solche Prozesse, Vorrichtungen, Erzeugnis, Materialzusammensetzungen, Mittel, Verfahren und Arbeitsschritte umfassen.

Claims

Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; und Ausbilden zumindest eines Isolationsgebiets innerhalb des Werkstücks, wobei das zumindest eine Isolationsgebiet ein Beanspruchung-veränderndes Material, welches einen innerhalb des Werkstücks ausgebildeten Graben zumindest teilweise beschichtet, und ein über dem Beanspruchung-verändernden Material angeordnetes Isolationsmaterial umfasst.
Verfahren nach Patentanspruch 1 mit dem weiteren Schritt: Ausbilden zumindest eines zu dem zumindest einen Isolationsgebiet benachbarten, aktiven Gebiets.
Verfahren nach Patentanspruch 2, wobei das Ausbilden des zumindest einen aktiven Gebiets ein Ausbilden eines zu einer ersten Seite des zumindest einen Isolationsgebiets benachbarten, ersten aktiven Gebiets und ein Ausbilden eines zu einer zweiten Seite des zumindest einen Isolationsgebietes benachbarten, zweiten aktiven Gebietes umfasst, wobei das zumindest eine Isolationsgebiet eine Isolation zwischen dem ersten aktiven Gebiet und dem zweiten aktiven Gebiet bereitstellt.
Verfahren nach Patentanspruch 3, wobei das Ausbilden des zumindest einen Isolationsgebiets innerhalb des Werkstücks ein Ausbilden eines zumindest einen Isolationsgebiets umfasst, welches das zu dem ersten aktiven Gebiet benachbart, aber nicht zu dem zweiten aktiven Gebiet benachbart angeordnete, Beanspruchung-verändernde Material umfasst.
Verfahren nach Patentanspruch 4, wobei das Ausbilden des zumindest einen Isolationsgebiets innerhalb des Werkstücks ein Ausbilden eines zumindest einen Isolationsgebiets umfasst, welches das Beanspruchung-verändernde Material umfasst, das ein zu dem ersten aktiven Gebiet benachbartes, erstes Beanspruchung-veränderndes Material und ein den zu dem zweiten aktiven Gebiet benachbarten Graben beschichtendes, zweites Beanspruchung-veränderndes Material umfasst, wobei das zweite Beanspruchung-verändernde Material von dem ersten Beanspruchung-verändernden Material verschieden ist.
Verfahren nach Patentanspruch 1, wobei das Ausbilden des zumindest eines Isolationsgebiets innerhalb des Werkstücks ein Ausbilden eines zumindest einen Isolationsgebiets umfasst, welches eine zwischen dem Beanspruchung-verändernden Material und dem Isoliermaterial angeordnete Schicht von halbleitendem Material umfasst.
Verfahren zum Ausbilden eines Isolationsgebiets einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Ausbilden eines Grabens in dem Werkstück; zumindest teilweises Beschichten des Grabens mit einem Beanspruchung-verändernden Material; und Füllen des Grabens mit einem Isoliermaterial.
Verfahren nach Patentanspruch 7, wobei das zumindest teilweise Beschichten des Grabens mit dem Beanspruchungverändernden Material ein epitaktisches Aufwachsen des Beanspruchung-verändernden Materials umfasst.
Verfahren nach Patentanspruch 7 mit dem weiteren Schritt: Beschichten des Beanspruchung-verändernden Materials mit einer Schicht von halbleitendem Material.
Verfahren nach Patentanspruch 9, wobei das Beschichten des Beanspruchung-verändernden Materials mit der Schicht von halbleitendem Material ein epitaktisches Aufwachsen einer Si liziumschicht umfasst.
Verfahren nach Patentanspruch 7, wobei das zumindest teilweise Beschichten des Grabens mit dem Beanspruchung-verändernden Material ein Abscheiden eines ersten Maskierungsmaterials über dem Graben, ein Entfernen des ersten Maskierungsmaterials von einer ersten Seite des Grabens und ein Beschichten der ersten Seite des Grabens mit dem Beanspruchungverändernden Material umfasst.
Verfahren nach Patentanspruch 11, wobei das Beanspruchung-verändernde Material ein erstes Beanspruchung-veränderndes Material umfasst, mit den weiteren Schritten: Entfernen des ersten Maskierungsmaterials von einer zweiten Seite des Grabens, Abscheiden eines zweiten Maskierungsmaterials über dem Graben, Entfernen des zweiten Maskierungsmaterials von der zweiten Seite des Grabens und Beschichten der zweiten Seite des Grabens mit einem zweiten Beanspruchungverändernden Material, wobei das zweite Beanspruchung-verändernde Material verschieden von dem ersten Beanspruchungverändernden Material ist.
Halbleiteranordnung mit: einem Werkstück; und zumindest einem innerhalb des Werkstücks angeordneten Isolationsgebiet, wobei das zumindest eine Isolationsgebiet einen innerhalb des Werkstücks ausgebildeten Graben, ein den Graben zumindest teilweise beschichtendes Beanspruchung-veränderndes Material und ein über dem Beanspruchung-verändernden Material angeordnetes Isoliermaterial umfasst.
Halbleiteranordnung nach Patentanspruch 13, dadurch gekennzeichnet, dass das Beanspruchung-verändernde Material SiGe, SiC oder sowohl SiGe als auch SiC umfasst.
Halbleiteranordnung nach Patentanspruch 13, dadurch gekennzeichnet, dass der Graben eine Tiefe innerhalb des Werk stücks von ungefähr 200 nm oder größer umfasst.
Halbleiteranordnung nach Patentanspruch 13, dadurch gekennzeichnet, dass das Beanspruchung-verändernde Material eine Dicke von ungefähr 500 nm oder weniger umfasst.
Halbleiteranordnung nach Patentanspruch 13, gekennzeichnet durch eine zwischen dem Beanspruchung-verändernden Material und dem Isoliermaterial angeordnete Schicht von halbleitendem Material.
Halbleiteranordnung nach Patentanspruch 17, dadurch gekennzeichnet, dass die Schicht von halbleitendem Material ungefähr 10 nm (100 Angström) Silizium oder weniger umfasst.
Halbleiteranordnung nach Patentanspruch 13, dadurch gekennzeichnet, dass das Isoliermaterial des Isolationsgebiets SiO₂, Si_xN_y, SiON, ein dielektrisches Material mit einer dielektrischen Konstante größer als ungefähr 3,9, oder Kombinationen oder mehrere Schichten davon umfasst.
Halbleiteranordnung mit: einem Werkstück; einem innerhalb des Werkstücks angeordneten, ersten aktiven Gebiet; einem innerhalb des Werkstücks zum ersten aktiven Gebiet benachbart angeordneten zweiten aktiven Gebiet; und einem zwischen dem ersten aktiven Gebiet und dem zweiten aktiven Gebiet angeordneten Isolationsgebiet, wobei das Isolationsgebiet einen zumindest teilweise mit einem Beanspruchung-verändernden Material beschichteten Graben in dem Werkstück umfasst und das Isolationsgebiet ein über dem Beanspruchung-verändernden Material angeordnetes Isoliermaterial aufweist.
Halbleiteranordnung nach Patentanspruch 20, dadurch gekennzeichnet, dass das Beanspruchung-verändernde Material Si lizium kombiniert mit einem Element umfasst.
Halbleiteranordnung nach Patentanspruch 20, dadurch gekennzeichnet, dass das erste aktive Gebiet einen p-Kanal Feldeffekt-Transistor (PFET) umfasst und das Beanspruchungverändernde Material SiGe umfasst, oder das zweite aktive Gebiet einen n-Kanal Feldeffekt-Transistor (NFET) umfasst und das Beanspruchung-verändernde Material SiC umfasst.
Halbleiteranordnung nach Patentanspruch 22, gekennzeichnet durch ein innerhalb eines Source- oder Drain-Gebiets des PFET oder NFET eingebettetes, Beanspruchung-veränderndes Material.
Halbleiteranordnung nach Patentanspruch 20, dadurch gekennzeichnet, dass der Graben des Isolationsgebiets eine erste Seite und eine zweite Seite aufweist, wobei das Isolationsgebiet ein über der ersten Seite des Grabens angeordnetes erstes Beanspruchung-veränderndes Material und ein über der zweiten Seite des Grabens angeordnetes zweites Beanspruchungveränderndes Material aufweist, wobei das zweite Beanspruchung-verändernde Material ein vom ersten Beanspruchungverändernden Material verschiedenes Material oder eine verschiedene Dicke aufweist.
Halbleiteranordnung nach Patentanspruch 24, dadurch gekennzeichnet, dass das erste Beanspruchung-verändernde Material eine Druckbeanspruchung in dem zu der ersten Seite des Grabens benachbarten Werkstück verursacht, und das zweite Beanspruchung-verändernde Material eine Zugbeanspruchung in dem zu der zweiten Seite des Grabens benachbarten Werkstück verursacht.
Halbleiteranordnung nach Patentanspruch 20, dadurch gekennzeichnet, dass das Isolationsgebiet ein flaches Grabenisolations-(STI) Gebiet, ein tiefes Graben-(DT) Isolationsgebiet oder sowohl ein STI-Gebiet als auch ein DT-Isolations gebiet umfasst.
Halbleiteranordnung nach Patentanspruch 20, dadurch gekennzeichnet, dass das erste aktive Gebiet und das zweite aktive Gebiet Transistoren, komplementäre Metall-Oxid-Halbleiter-(CMOS) Anordnungen, Speicheranordnungen, Logikanordnungen, Leistungsanordnungen, Schaltungskomponenten, Gruppen von Schaltungskomponenten oder Kombinationen davon umfassen.