[go: up one dir, main page]

DE102006055151A1 - Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006055151A1
DE102006055151A1 DE102006055151A DE102006055151A DE102006055151A1 DE 102006055151 A1 DE102006055151 A1 DE 102006055151A1 DE 102006055151 A DE102006055151 A DE 102006055151A DE 102006055151 A DE102006055151 A DE 102006055151A DE 102006055151 A1 DE102006055151 A1 DE 102006055151A1
Authority
DE
Germany
Prior art keywords
semiconductor
region
semiconductor region
conductivity type
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006055151A
Other languages
English (en)
Other versions
DE102006055151B4 (de
Inventor
Elmar Dr. Falk
Franz Dr. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006055151A priority Critical patent/DE102006055151B4/de
Publication of DE102006055151A1 publication Critical patent/DE102006055151A1/de
Application granted granted Critical
Publication of DE102006055151B4 publication Critical patent/DE102006055151B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/411PN diodes having planar bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65Lateral DMOS [LDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterbauelement weist ein Halbleitersubstrat (8) vom ersten Leitungstyp; zumindest ein erstes Halbleitergebiet (1) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das im Halbleitersubstrat (8) angeordnet ist; zumindest ein zweites Halbleitergebiet (2) vom zweiten Leitungstyp, das im Halbleitersubstrat (8) angeordnet und vom ersten Halbleitergebiet (1) beabstandet ist; und eine ausräumbare Halbleiterzone (6) vom zweiten Leitungstyp auf, welche sich zumindest vom ersten bis zum zweiten Halbleitergebiet erstreckt.

Description

  • HINTERGRUND
  • Um die Gefahr von elektrischen Durchbrüchen bei hochsperrenden Bauelementen wie beispielsweise Leistungsdioden oder Leistungshalbleitern abzumildern, wurden für planare pn-Übergänge mit inhomogenen Randbereichen Lösungsansätze entwickelt, um das elektrische Feld möglichst gleichmäßig innerhalb des Randbereichs abzubauen. Man spricht daher bei solchen Anordnungen auch von einem "Randabschluss" oder einer "Randstruktur".
  • Einer dieser Lösungsansätze sieht so genannte "Feldringe" vor. Zusätzliche Feldringe führen zu einer Spannungsaufteilung über dem Randbereich und daher zu einer erhöhten Spannungsfestigkeit des Bauteils.
  • Weitere Lösungsansätze sehen unter anderem Feldplatten, vorgelagerte Zonen (JTE, Junction Termination Extension; VLD, Variation of Lateral Doping), das RESURF-Prinzip (Reduced Surface Field), floatende Metallringe über dem Halbleiter und verschiedene Arten von Passivierungsschichten, beispielsweise α-Si, SIPOS (Semi-Insulating Polysilicon) und DLC (Diamond Like Carbon), vor.
  • Häufig werden für hochsperrende Bauelemente floatende Feldringe, kontaktiert mit ein- oder mehrstufigen Feldplatten eingesetzt. Solche Randabschlüsse haben jedoch einen hohen Flächenbedarf. Außerdem verbleiben an den Ecken des pn-Übergangs, beispielsweise am Rand einer p-Wanne, und an jedem Feldring elektrische Feldüberhöhungen. Diese treten bereits bei statischer Sperrbelastung auf und verstärken sich teilweise noch dramatisch beim dynamischen Abschalten des Bauelements. Durch mehrstufige Feldplatten lassen sich Feldüberhöhungen im Halbleitersubstrat bis zu einem gewissen Grad abschwächen. Allerdings treten dabei an den Feldplattenkanten Streufelder auf, die sowohl in dielektrischen Schichten auf dem Halbleitersubstrat als auch im Halbleiter selbst zu zusätzlichen Feldspitzen führen können. Um die gewünschten Eigenschaften zu erreichen, müssen Länge und Abstand der jeweiligen Feldplatten richtig dimensioniert werden, was relativ aufwändig ist. Auch bei optimaler Dimensionierung kann mit dieser Art von Randabschluss nicht die volle Volumendurchbruchspannung erreichen werden. Dabei bedeutet Volumendurchbruchsspannung die Durchbruchsspannung des Bauelements im Innenbereich, wo der pn-Übergang eben ist.
  • ZUSAMMENFASSUNG
  • In einem Ausführungsbeispiel wird ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement weist ein Halbleitersubstrat vom ersten Leitungstyp; zumindest ein erstes Halbleitergebiet vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das im Halbleitersubstrat angeordnet ist; zumindest ein zweites Halbleitergebiet vom zweiten Leitungstyp, das im Halbleitersubstrat angeordnet und vom ersten Halbleitergebiet beabstandet ist; und eine ausräumbare Halbleiterzone vom zweiten Leitungstyp auf, welche sich zumindest vom ersten bis zum zweiten Halbleitergebiet erstreckt.
  • Durch die ausräumbare Halbleiterzone werden Feldüberhöhungen am ersten und zweiten Halbleitergebiet wirksam abgeschwächt. Weiterhin können bei schnellen Einschaltvorgängen über die ausräumbare Halbleiterzone Ladungsträger vom zweiten Halbleitergebiet abfließen, so dass erheblich weniger freie Ladungsträger im zweiten Halbleitergebiet verbleiben und daher dort nicht zu Feldspitzen beitragen können. Darüber hinaus gestattet das Halbleiterbauelement den Einsatz von vergleichsweise einfach strukturierten Feldplatten, so dass auf aufwendig dimensionierte Feldplatten oder sogar auf Feldplatten insgesamt verzichtet werden kann. Dadurch vereinfacht sich erheblich die Prozessführung zur Herstellung des Halbleiterbauelements, wodurch sich Kosten einsparen lassen.
  • KURZBESCHREIBUNG DER FIGUREN
  • Im Folgenden wird die Erfindung anhand von in den anhängenden Figuren gezeigten Ausführungsbeispielen beschrieben, aus denen sich weitere Vorteile und Modifikationen ergeben. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsbeispiele beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombination eines Ausführungsbeispiels mit Merkmalen und Merkmalkombinationen eines anderen Ausführungsbeispiels zu kombinieren.
  • 1 zeigt ein Ausführungsbeispiel mit einem ersten und einem zweiten Halbleitergebiet und einer ausräumbaren Halbleiterzone.
  • 2 zeigt ein Ausführungsbeispiel mit einem ersten und einem zweiten Halbleitergebiet, einer vergrabenen ausräumbaren Halbleiterzone und einem vierten Halbleitergebiet, das einen Kanalstopper bildet.
  • 3 zeigt ein Ausführungsbeispiel mit einem ersten, zweiten und dritten Halbleitergebiet und einer ausräumbaren Halbleiterzone an der Oberfläche eines Halbleitersubstrats.
  • 4 zeigt ein Ausführungsbeispiel eines lateralen Halbleiterbauelements mit einem ersten, zweiten, dritten und vierten Halbleitergebiet und einer ausräumbaren Halbleiterzone, welche das erste, zweite und dritte Halbleitergebiet miteinander verbindet.
  • 5 zeigt eine Draufsicht auf die Oberfläche des in 4 gezeigten Ausführungsbeispiels.
  • 6 zeigt die Wirkungsweise der ausräumbaren Halbleiterzone anhand eines Ausführungsbeispiels mit einem ersten, zweiten und dritten Halbleitergebiet und einer ausräumbaren Halbleiterzone, die das erste, zweite und dritte Halbleitersubstrat miteinander verbindet.
  • 7 zeigt eine dreidimensionale Ansicht einer Modellstruktur eines lateralen Halbleiterbauelements, die für Simulationen verwendet wurde.
  • 8 zeigt eine Simulation der Potentialverteilung der Modellstruktur mit einer ausräumbaren Halbleiterzone an der Oberfläche des Halbleitersubstrats.
  • 9 zeigt eine Simulation der Potentialverteilung der Modellstruktur mit einer vergrabenen ausräumbaren Halbleiterzone.
  • 10 zeigt eine Prinzipdarstellung der Feldverteilung über einem ebenen pn-Übergang.
  • 11 zeigt die Ausdehnung der Verarmungszone im Randbereich eines planaren pn-Übergangs.
  • 12A bis 12C zeigen einzelne Verfahrensschritte zur Herstellung eines Halbleiterbauelements.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nachfolgend sollen einige Ausführungsbeispiele erläutert werden. Dabei sind gleiche strukturelle Merkmale in den Figuren mit gleichen Bezugszeichen gekennzeichnet.
  • Zur Verbesserung der Sperreigenschaften von pn-Übergängen und insbesondere zur Verbesserung der Durchbruchseigenschaften von Leistungshalbleitern im Randbereich von planaren pn-Übergängen ist eine ausräumbare Halbleiterzone vorgesehen. Zum besseren Verständnis wird zunächst auf 1 verwiesen, die einen Randbereich 20 eines Halbleitersubstrats 8 zeigt. Das Halbleitersubstrat 8 weist einen Rand 16 auf, der die äußere Kante des Halbleitersubstrats 8 bildet. Das Halbleitersubstrat 8 erstreckt sich lateral und hat in lateraler Richtung eine erheblich größere Ausdehnung als in vertikaler Richtung (Dickenrichtung). Beispielsweise ist das Halbleitersubstrat 8 eine dünne Kristallscheibe, die durch geeignete Trennverfahren aus einem Halbleiterwafer ausgeschnitten wurde.
  • Ein Innenbereich 18 ist vom Rand 16 beabstandet. Zwischen dem Innenbereich 18 und dem Rand 16 erstreckt sich der Randbereich 20. Die Ausdehnung des Innenbereichs 18 wird in etwa durch eine zum Rand 20 hin weisende Kante 38 eines ersten Halbleitergebiets 1 definiert. Bei dem ersten Halbleitergebiet 1 handelt es sich beispielsweise um einen Haupt- oder Lastübergang eines Leistungshalbleiters. Dieser Haupt- oder Lastübergang hat eine im Vergleich zum Randbereich 20 erheblich größere laterale Ausdehnung. In 1 ist zum besseren Verständnis lediglich ein äußerer Teilausschnitt des Halbleitersubstrats 8 dargestellt. Das Halbleitersubstrat 8 und damit auch das erste Halbleitergebiet 1 erstrecken sich in 1 noch weiter nach links.
  • Das erste Halbleitergebiet 1 bildet zusammen mit dem Halbleitersubstrat 8 zumindest in einem Teilabschnitt einen vertikalen pn-Übergang. Der vertikale pn-Übergang, d.h. die Grenzfläche zwischen erstem Halbleitergebiet 1 und Halbleitersubstrat 8, erstreckt sich im wesentlichen parallel zur lateralen Erstreckung des Halbleitersubstrats. Am Rand des ersten Halbleitergebiets 1 ist dagegen die Grenzfläche zwischen erstem Halbleitergebiet 1 und Halbleitersubstrat 8 gekrümmt. Der pn-Übergang ist dort nicht mehr vertikal, sondern dessen Ausrichtung ändert sich lokal.
  • Im Halbleitersubstrat 8 ist eine Halbleiterzone 6 angeordnet, die sich vom ersten Halbleitergebiet 1 zumindest bis zu einem zweiten Halbleitergebiet 2 erstreckt. Der Deutlichkeit wegen, ist die Halbleiterzone 6 gestrichelt dargestellt. Das erste und zweite Halbleitergebiet 1, 2 sind lateral voneinander beabstandet, d.h. sie berühren sich nicht, und erstrecken sich von einer ersten Oberfläche 10 des Halbleitersubstrats 8 aus in vertikaler Richtung in das Halbleitersubstrat 8 bis zu einer gewissen Tiefe. Das erste und zweite Halbleitersubstrat 1, 2 sind demnach im Halbleitersubstrat 8 an dessen erster Oberfläche 10 angeordnet. Der ersten Oberfläche 10 gegenüberliegend weist das Halbleitersubstrat 8 eine zweite Oberfläche 22 auf. Die erste Oberfläche 10 wird häufig auch als Hauptfläche des Halbleitersubstrats 8 bezeichnet, da das Halbleiterbauelement im wesentlich an dieser Oberfläche aufgebaut wird. Die erste und zweite Oberfläche 10, 22 des Halbleitersubstrats 8 liegen parallel zu dessen lateraler Erstreckung. Das erste Halbleitergebiet 1 hat entlang einer Linie, die in lateraler Erstreckung des Halbleitersubstrats 8 verläuft, eine größere Ausdehnung als das zweite Halbleitergebiet 2. Die laterale Ausdehnung des zweiten Halbleitergebiets 2 liegt etwa zwischen 3 μm und 50 μm. Diese Ausdehnung hängt auch von der Art und Weise der Herstellung ab. Die laterale Ausdehnung des ersten Halbleitergebiets kann bei Leistungshalbleitern dagegen bis zu mehreren Zentimetern betragen. Die lateral Ausdehnung ist auch von der zu schaltenden Stromstärke abhängig, da hohe Ströme entsprechend größere Flächen benötigen.
  • Das zweite Halbleitergebiet 2 bildet im vorliegenden Ausführungsbeispiel beispielsweise einen Feldring oder eine Feldzone, die beispielsweise in Draufsicht auf die erste Oberfläche 10 des Halbleitersubstrats 8 um das erste Halbleitergebiet 1 verläuft. Das zweite Halbleitergebiet 2 bildet dann einen geschlossenen Ring um das erste Halbleitergebiet 1. Zwischen Rand 16 und erstem Halbleitergebiet 1 ist daher umlaufend um das erste Halbleitergebiet 1 das zweite Halbleitergebiet 2 angeordnet. Damit ist auch der Innenbereich 18 vollständig vom Randbereich 20 umgeben. Das zweite Halbleitergebiet 2 hat die Funktion, die elektrischen Verhältnisse am äußeren Rand des ersten Halbleitergebiets 1 zu verbessern.
  • Typischerweise sind das erste und zweite Halbleitergebiet 1, 2 hochdotierte Gebiete im Vergleich zum eher schwach dotierten Halbleitersubstrat 8. Das erste und zweite Halbleitergebiet 1, 2 kann beispielsweise eine mittlere Störstellenkonzentration von etwa 1016/cm3 aufweisen. Diese Störstellenkonzentration wird an der Oberfläche des Halbleitersubstrats erreicht und nimmt mit der Tiefe ab. Typischerweise liegt die Störstellenkonzentration des ersten und zweiten Halbleitergebiets 1, 2 an der Oberfläche etwa zwischen 1015/cm3 und 1019/cm3. Im Gegensatz dazu ist das Halbleitersubstrat 8 schwach dotiert und weist eine Störstellenkonzentration von etwa 1012/cm3 bis etwa 1015/cm3 auf. Das Halbleitersubstrat 8 ist dabei vom ersten Leitungstyp, hingegen sind das erste und zweite Halbleitergebiet 1, 2 vom zum ersten Leitungstyp komplementären zweiten Leitungstyp.
  • Die Halbleiterzone 6, die vom zweiten Leitungstyp ist, weist dagegen eine geringe Störstellenkonzentration auf, so dass die Halbleiterzone 6 ausgeräumt wird, wenn der pn-Lastübergang zwischen erstem Halbleitergebiet 1 und Halbleitersubstrat 8 in Sperrrichtung betrieben wird. Unter ausräumbarer Halbleiterzone wird ein Halbleitergebiet verstanden, das eine Ladungsträgermenge an Störstellen (Störstellenladung) aufweist, die im wesentlichen gleich oder kleiner als die Durchbruchsladung ist. Die Ladungsträgermenge und die Durchbruchsladung werden dabei als Dosis angegeben, d.h. sie haben die Einheit Ladung/Fläche. Die Durchbruchsladung ist über die Poisson-Gleichung mit der kritischen Durchbruchsfeldstärke verknüpft, die für jedes Halbleitermaterial einen typischen Wert aufweist, der noch zusätzlich von der Störstellenkonzentration abhängt. Konkret wird dies im Zusammenhang mit 10 erläutert.
  • Typischerweise weist die Halbleiterzone 6 eine Störstellenkonzentration (Einheit pro Volumeneinheit) auf, die um einen Faktor von gleich oder größer 102, gleich oder größer 103 oder sogar gleich oder größer 104 geringer ist als die Störstellenkonzentration des ersten oder zweiten Halbleitergebiets 1, 2. Günstig ist, wenn die Halbleiterzone 6 eine um den Faktor 103 bis 104 geringere Störstellenkonzentration als das erste und zweite Halbleitergebiet 1, 2 hat. Die Halbleiterzone 6 ist dann um diesen Faktor schwächer dotiert. Dadurch soll erreicht werden, dass die Halbleiterzone 6 beim Betreiben des pn-Übergangs in Sperrrichtung vollständig ausgeräumt wird. Im Gegensatz dazu werden das erste und zweite Halbleitergebiet 1 und 2 nicht völlig ausgeräumt. Dazu ist deren Störstellenkonzentration zu hoch. Weiterhin hat die Halbleiterzone 6 in vertikaler Richtung typischerweise nur eine geringe Ausdehnung. Bevorzugt ist die vertikale Ausdehnung der Halbleiterzone 6 geringer als die vertikale Ausdehnung des ersten und zweiten Halbleitergebiets 1, 2. Beispielsweise kann die vertikale Ausdehnung der Halbleiterzone 6 etwa 5 μm betragen. Ein bevorzugter Bereich für die vertikale Ausdehnung der Halbleiterzone 6 liegt zwischen 2 um und 10 μm. Das erste und zweite Halbleitergebiet 1, 2 erstrecken sich ausgehend von der ersten Oberfläche 10 anwendungsabhängig bis in eine Tiefe von etwa 3-50 μm. Dabei erstrecken sich die Halbleitergebiete bei höheren Spannungsklassen tiefer in des Halbleitersubstrat als bei kleineren Spannungsklassen. Die vertikale Ausdehnung von Halbleitergebieten 1, 2 und Halbleiterzone 6 wird beispielsweise zum einen durch die Implantationsbedingungen und zum anderen durch den sich daran anschließenden Temperaturschritt bestimmt.
  • Im Ausführungsbeispiel gemäß 1 ist die Halbleiterzone 6 vergraben, d.h. sie ist von der ersten Oberfläche 10 des Halbleitersubstrats 8 beabstandet. Somit verbleibt zwischen der Halbleiterzone 6 und der ersten Oberfläche 10 ein Bereich des Halbleitersubstrats 8 vom ersten Leitungstyp. Das Maximum der Störstellenkonzentration der Halbleiterzone 6 kann dabei etwa auf Höhe des vertikalen pn-Übergangs des ersten Halbleitergebiets 1 liegen, d.h. beispielsweise in einer Tiefe von etwa 5 μm.
  • Wie in 2 gezeigt, kann auf der ersten Oberfläche 10 des Halbleitersubstrats 8 oberhalb des ersten und zweiten Halbleitergebiets 1, 2 jeweils eine optionale Feldplatte 12, 14 angeordnet sein, die mit dem jeweiligen Halbleitergebiet 1, 2 elektrisch leitend verbunden ist. Die Feldplatten 12, 14 dienen der zusätzlichen Abschwächung von elektrischen Feldüberhöhungen im Halbleitersubstrat.
  • Die Feldplatten 12, 14 können ein- oder mehrstufig sein. Die Feldplatte 12 ist mit dem ersten Halbleitergebiet 1 elektrisch leitend verbunden und liegt daher auf dem elektrischen Potential, das an das erste Halbleitergebiet 1 extern angelegt ist. Im Gegensatz dazu wird das zweite Halbleitergebiet 2 nicht mit einem festen externen Potential beaufschlagt wird. Das zweite Halbleitergebiet 2 ist beispielsweise ein floatender Feldring. Daher floatet (befindet sich nicht auf festem elektrischen Potential) auch die mit dem Halbleitergebiet 2 elektrisch leitend verbundene Feldplatte 14.
  • Feldüberhöhungen am ersten und zweiten Halbleitergebiet 1, 2 lassen sich auch durch mehrstufige Feldplatten abschwächen. Allerdings ist es mit Feldplatten nur bedingt möglich, elektrische Feldüberhöhungen am Rand des ersten und zweiten Halbleitergebiets 1, 2 gleichmäßig zu vermeiden, die bei statischer Sperrbelastung auftreten und sich teilweise noch dramatisch beim dynamischen Abschalten des Halbleiterbauelements verstärken. Die Wirksamkeit von Feldplatten hängt dabei wesentlich von deren geometrischer Ausgestaltung und insbesondere deren Abstand von der Oberfläche des Halbleitersubstrats ab. Dabei gilt, je näher die Feldplatte an der Oberfläche liegt, umso wirksamer wird zwar das Feldmaximum an den Ecken der Halbleitergebiete (Hauptgebiet und an Feldringe) abgeschwächt, umso größer wird aber die Feldspitze im Halbleiter unter der Kante am Ende der Feldplatte. Daher muss die Länge und Abstand der jeweiligen Feldplatte richtig dimensioniert werden.
  • Weiterhin ist in 2 ein viertes Halbleitergebiet 4 gezeigt, das vom zweiten Halbleitergebiet 2 beabstandet ist. Das vierte Halbleitergebiet 4 ist im Halbleitersubstrat 8 vom ersten Halbleitergebiet 1 aus gesehen hinter dem zweiten Halbleitergebiet 2 angeordnet. Das vierte Halbleitergebiet 4 ist in diesem Ausführungsbeispiel vom ersten Leitungstyp und erstreckt sich von der Oberfläche 10 des Halbleitersubstrats 8 in vertikaler Richtung bis zu einer gewissen Tiefe. Bei diesem in 2 gezeigten Ausführungsbeispiel bildet das vierte Halbleitergebiet 4 beispielsweise einen sogenannten Kanalstopper. Derartige Kanalstopper werden im Randbereich 20 und insbesondere am Rand 16 von Halbleitersubstraten 8 vorgesehen, um die Ausdehnung der Raumladungszone gegen den Rand 16 zu begrenzen. Typischerweise ist das vierte Halbleitergebiet 4 im Vergleich zum Halbleitersubstrat 8 hoch dotiert.
  • Zusätzlich ist in 2 eine Kontaktschicht 24 dargestellt, die auf der zweiten Oberfläche 22 des Halbleitersubstrats 8 angeordnet ist. Mittels der Kontaktschicht 24 kann das Halbleitersubstrat 8 kontaktiert werden. Bei beispielsweise hochsperrenden Dioden bildet die Kontaktschicht 24 die Kathode, während als Anode ebenfalls eine Kontaktschicht aufgebracht wird, die mit der Feldplatte 12 und dem ersten Halbleitergebiet 1 (Hauptgebiet) elektrisch leitend verbunden ist. Eine zwischen Anode und Kathode angelegte Spannung führt dann je nach deren Polarität zu einem Sperren oder Durchlassen des pn-Übergangs zwischen erstem Halbleitergebiet 1 und Halbleitersubstrat 8.
  • Eine erhebliche Verbesserung der Sperreigenschaften eines Halbleiterbauelements wird durch die ausräumbare Halbleiterzone 6 erreicht. In 2 ist zum besseren Verständnis beispielhaft die Dotierung der einzelnen Strukturen im Halbleitersubstrat 8 dargestellt. Dabei bedeutet "n" ein schwach dotiertes n-leitendes Gebiet, "n+" ein stark dotiertes n-leitendes Gebiet, "p+" ein stark dotiertes p-leitendes Gebiet und "p" ein schwach dotiertes p-leitendes Gebiet. P-leitend bedeutet, dass die Majoritätsladungsträger Löcher sind während dies bei n-leitenden Gebieten Elektronen sind. Das erste und zweite Halbleitergebiet 1, 2 sind p+-dotiert, die Halbleiterzone 6 ist p-dotiert, das Halbleitersubstrat ist n-dotiert und das vierte Halbleitergebiet 4 (hier Kanalstopper) ist n+-dotiert. Durch die Halbleiterzone 6 werden zusätzliche Ladungen und insbesondere feste Störstellen in das Halbleitersubstrat 8 eingebracht. Damit stehen mehr feste Störstellen zur Verfügung, an denen Feldlinien enden, die sonst bis zum ersten oder zweiten Halbleitergebiet 1, 2 reichen würden und dort zu lokalen elektrischen Feldstärkenspitzen führen. Dadurch wird die Spannungsfestigkeit im Randbereich des ersten Halbleitergebiets 1 verbessert, wodurch sich insgesamt die effektiv erreichbare Sperrspannung des in 2 gezeigten Diodenübergangs erheblich erhöht. Für den Fachmann ist es selbstverständlich, dass die hier beschriebenen Ausführungsbeispiele auch für in einem p-Halbleitersubstrat eingebettete n-Halbleitergebiete gelten, d.h. "n" und "p" können entsprechend ausgetauscht werden.
  • Im Sperrfall ist die Halbleiterzone 6 bei genügend hoher Sperrspannung ausgeräumt, d.h. es stehen dort keine freien Majoritätsladungsträger zum Ladungstransport zur Verfügung. Die Halbleiterzone hat dann einen hohen elektrischen Widerstand. Daher sind das erste und zweite Halbleitergebiet 1, 2 im Sperrfall elektrisch gegeneinander isoliert. Dadurch kann das zweite Halbleitergebiet 2 gegenüber dem auf festem Potential befindlichen ersten Halbleitergebiet 1 floaten.
  • Wie sich gezeigt hat, hat die Halbleiterzone 6 einen weiteren Vorteil. Beim schnellen Einschalten des Halbleiterbauelements bzw. des pn-Übergangs können Ladungen auf jeder Feldplatte verbleiben, da der pn-Übergang des zweiten Halbleitergebiets 2 beim Einschalten kurzzeitig sperrgepolt ist. Dadurch können ebenso sehr hohe elektrische Feldspitzen, jedoch an den zum ersten Halbleitergebiet 1 weisenden innenseitigen Kanten 17 der Feldplatten 14 auftreten. Derartige Feldspitzen sind insbesondere in Dielektrikas (hier nicht dargestellt) ausgeprägt, die auf der ersten Oberfläche 10 des Halbleitersubstrats 8 angeordnet sind. Zusätzlich können die elektrischen Feldspitzen auch im Halbleitersubstrat 8 auftreten, was zu einer Zerstörung des pn-Übergangs und damit des Halbleiterbauelements führen kann. Der negative Einfluss solcher Feldspitzen an zum ersten Halbleitergebiet 1 weisenden Kanten wurde in konventionellen Halbleiterbauelementen nicht ausreichend berücksichtigt. Die Halbleiterzone 6 verhindert dagegen solche elektrischen Feldspitzen.
  • Im Durchlassfall bzw. beim Umschalten von Sperr- in Durchlassrichtung füllt sich die Halbleiterzone 6 zumindest teilweise wieder mit Majoritätsladungsträgern, so dass eine zumindest teilweise elektrisch leitende Verbindung zwischen dem ersten und zweiten Halbleitergebiet 1 und 2 hergestellt wird. Dadurch können Ladungen, die beispielsweise im Sperrfall auf dem zweiten Halbleitergebiet 2 verblieben sind und von dort nicht abfließen konnten, zum ersten Halbleitergebiet 1 fließen.
  • In 3 ist ein weiteres Ausführungsbeispiel gezeigt. Bei diesem Ausführungsbeispiel ist im Vergleich zur 2 ein drittes Halbleitergebiet 3 vom zweiten Leitungstyp lateral zum zweiten Halbleitergebiet 2 beabstandet angeordnet, so dass das zweite Halbleitergebiet 2 zwischen dem ersten und dritten Halbleitergebiet liegt. Die zweiten und dritten Halbleitergebiete 2, 3 bilden hier Feldringe, die um das erste Halbleitergebiet 1 verlaufen. Dabei kann der laterale Abstand zwischen dem zweiten und dritten Halbleitergebiet 2, 3 größer als der laterale Abstand zwischen dem ersten und zweiten Halbleitergebiet 1, 2 sein. Dadurch wird die Wirkung der Feldringe verbessert. Ein Kanalstopper ist in diesem Ausführungsbeispiel nicht dargestellt, kann jedoch bei Bedarf hinzugefügt werden. Die ausräumbare Halbleiterzone 6 ist hier beispielsweise an der ersten Oberfläche 10 des Halbleitersubstrats 10 angeordnet und verbindet das erste Halbleitergebiet 1 mit dem zweiten und dritten Halbleitergebiet 2, 3. Wie sich gezeigt hat, gestattet diese Variante ebenfalls, elektrische Feldspitzen wirksam zu vermeiden. Gegebenenfalls können noch weitere Feldringe, beispielsweise 20 bis 50 Feldringe, vorgesehen werden.
  • 1 bis 3 zeigen vertikale Halbleiterbauelemente. Bei diesen ist insbesondere das erste Halbleitergebiet 1 mit einem Anschluss (z.B. Anode) sowie die zweite Oberfläche 22 (Rückseite) mit einem Anschluss bzw. Kontaktschicht 24 (z.B. Kathode) verbunden, um diese jeweils elektrisch zu kontaktieren.
  • In 4 ist ein Ausführungsbeispiel eines lateralen Halbleiterbauelements, beispielsweise eines Leistungstransistors, gezeigt, bei dem die ausräumbare Halbleiterzone 6, die hier wieder eine vergrabene Zone ist, das erste Halbleitergebiet 1 mit dem zweiten Halbleitergebiet 2 und dem optionalen dritten Halbleitergebiet 3 verbindet. Beabstandet zum zweiten und dritten Halbleitergebiet 2, 3 und zur Halbleiterzone 6 ist ein viertes Halbleitergebiet 4 angeordnet. Erstes, zweites und optionales drittes Halbleitergebiet 1 bis 3 sowie die Halbleiterzone 6 sind vom zweiten Leitungstyp im Gegensatz zum Halbleitersubstrat 8 und dem vierten Halbleitergebiet 4, die vom ersten Leitungstyp sind. Typischerweise ist das vierte Halbleitergebiet 4 im Gegensatz zum Halbleitersubstrat 8 hoch dotiert und stellt in diesem Ausführungsbeispiel eine Anschlusszone zum Kontaktieren einer Driftzone 15 dar. Bei lateralen Leistungstransistoren bildet das vierte Halbleitersubstrat 4 typischerweise Drain. Das vierte Halbleitergebiet 4 ist hier insbesondere mit einem Anschluss D (Drainanschluss) zum Kontaktieren des vierten Halbleitergebiets 4 verbunden, wobei der Anschluss D an der Oberfläche des vierten Halbleitergebiets 4 angeordnet ist. Zwischen der dem vierten Halbleitergebiet 4 zugewandten rechten Kante 38 des ersten Halbleitergebiets 1 und der dem ersten Halbleitergebiet 1 zugewandten linke Kante 43 des vierten Halbleitergebiets 4 erstreckt sich die Driftzone 15, die in diesem Ausführungsbeispiel ein lightly doped drain-Gebiet darstellt, in das das zweite und dritte Halbleitergebiet 2, 3 als Feldringe oder Feldzonen eingebettet sind. Es versteht sich von selbst, dass anwendungsabhängig mehr als ein Feldring bzw. Feldzone (zweites Halbleitergebiet), beispielsweise zwei Feldringe bzw. Feldzonen (zweites und drittes Halbleitergebiet) oder noch mehr Feldzonen bzw. Feldringe, in der Driftzone 15 eingebettet sein können.
  • Ein fünftes Halbleitergebiet 5 vom ersten Leitungstyp ist im ersten Halbleitergebiet 1 angeordnet und bildet dort Source. Insbesondere ist hier das fünfte Halbleitergebiet 5 mit einem Anschluss S (Sourceanschluss) zum Kontaktieren des fünften Halbleitergebiets 5 verbunden, wobei der Anschluss S an der Oberfläche des fünften Halbleitergebiets 5 angeordnet ist. Das fünfte Halbleitergebiet 5 ist von der zum vierten Halbleitergebiet 4 weisenden Kante 38 des ersten Halbleitergebiets 1, an welcher die Driftzone 15 beginnt, beabstandet. Damit stellt das erste Halbleitergebiet 1 einen Kanalbereich 37 (Bodygebiet) zwischen dem fünften Halbleitergebiet 5 und der Driftzone 15 dar, der über eine Gateelektrode 27, die oberhalb des Kanalbereichs 37 des ersten Halbleitergebiets 1 angeordnet ist, geschaltet werden kann. Das erste Halbleitergebiet 1 weist in dieser Ausführungsform keinen Anschluss auf. Die Driftzone 15 dient zum Abbau der hohen Spannung zwischen Source und Drain. Typischerweise ist das fünfte Halbleitergebiet im Vergleich zum Halbleitersubstrat 8 und dem ersten Halbleitergebiet 1 hoch dotiert.
  • Das Halbleitersubstrat 8 weist unterhalb eines ersten Halbleiterbereich 8a vom ersten Leitungstyp einen zweiten Halbleiterbereichs 8b vom zweiten Leitungstyp auf. Der zweite Halbleiterbereich 8b ist zur zweiten Oberfläche 22 des Halbleitersubstrats 8 gewandt und dient dem Abbau der Drainspannung in vertikaler Richtung. Das erste bis fünfte Halbleitergebiet 1 bi 5 sind an der ersten Oberfläche 10 im ersten Halbleiterbereich 8a eingebettet. Die Halbleiterzone 6 ist dagegen bevorzugt vollständig im ersten Halbleiterbereich 8a vergraben. Der zweite Halbleiterbereich 8b stellt hier einen tief vergraben Halbleiterbereich dar, der unterhalb der Halbleiterzone 6 und den Halbleitergebieten 1 bis 5 angeordnet und zu diesen beabstandet ist. Halbleiterbereich 8a ist im vorliegenden Ausführungsbeispiel n- oder n-dotiert und Halbleiterbereich 8b p-dotiert. Alternativ kann der Halbleiterbereich 8b auch n-dotiert sein. Halbleitersubstrate mit vertikal übereinander angeordneten komplementären Halbleiterbereichen lassen sich beispielsweise durch Epitaxie herstellen.
  • Die in 4 gezeigte Struktur stellt damit ein laterales Halbleiterbauelement mit einem lateralen pn-Übergang dar. Im Gegensatz zu einem vertikalen Halbleiterbauelement sind bei lateralen Halbleiterbauelementen das vierte und fünfte Halbleitergebiet 4, 5 mit jeweils einem Anschluss versehen, das erste Halbleitergebiet 1 dagegen nicht.
  • In 4 nicht dargestellt, lediglich an einer Stelle stellvertretend mit einer punktierten Linie, sind Feldplatten, die in Gräben angeordnet sind. Solche Gräben zeigt 5, welche eine Draufsicht auf die erste Oberfläche 10 des Halbleitersubstrats 8 darstellt. Zur Veranschaulichung der räumlichen Anordnung wird ein Bezugskoordinatensystem gewählt, wobei die erste Oberfläche 10 hier in der XZ-Ebene liegt. Diese Ebene zeigt 5. 4 zeigt dagegen einen Schnitt in XY-Ebene. Senkrecht zur XZ-Ebene, d.h. in XY-Ebene, erstreckt sich ein Graben 29 in –Y-Richtung. Der Graben 29 reicht in X-Richtung bis fast an das vierte Halbleitersubstrat 4 (Drain) heran. Im Graben 29 sind Feldplatten 12 und 14 dargestellt, die sich parallel zu den Grabenwänden in die Tiefe des Halbleitersubstrats 8 erstrecken. Die Feldplatte 12 ist dabei mit dem ersten Halbleitergebiet 1 und je eine Feldplatte 14 mit dem zweiten bzw. dritten Halbleitergebiet 2, 3 verbunden. Die Feldplatten 12, 14 im Graben 29 unterstützen das Ausräumen der vergrabenen Halbleiterzone 6 unter Sperrbedingungen. Die Feldplatte 12 kann auch direkt mit dem Source- oder Gatepotential verbunden sein.
  • Die in 5 gezeigte Struktur ist spiegelsymmetrisch bezüglich der Ebene 31, die hier parallel zur XY-Ebene liegt. Zum besseren Verständnis ist in 5 die in 4 gezeigte Schnittebene entlang von AA' eingezeichnet.
  • Die Feldplatten 12, 14 sind jeweils mit einer Kontaktstruktur 45 mit den jeweils zugehörigen Halbleitergebieten 1 bis 3 elektrisch leitend verbunden. Die Kontaktstrukturen 45 sind dabei nur im oberflächennahen Bereich angeordnet. Dagegen erstrecken sich die Feldplatten 12, 14 erheblich weiter in die Tiefe des Grabens 29.
  • Bei dem in 4 und 5 gezeigten Ausführungsbeispiel sind das erste Halbleitergebiet 1 p-dotiert, das zweite und dritte Halbleitergebiet 2, 3 p+- oder p-dotiert, das vierte und fünfte Halbleitergebiet 4 und 5 n+-dotiert, die Halbleiterzone 6 p-dotiert und der erste Halbleiterbereich 8a n-dotiert. Der zweite Halbleiterbereich 8b ist p-dotiert.
  • Die Wirkungsweise der ausräumbaren Halbleiterzone 6 soll ohne sich einschränken zu wollen nachfolgend am Beispiel eines Randabschlusses eines vertikalen pn-Übergangs erläutert werden. Dazu dient 6, die den Randbereich einer Leistungsdiode zeigt. Eine Anodenelektrode 28 ist auf der ersten Oberfläche 10 des Halbleitersubstrats 8 im Bereich des ersten, hier p+-dotierten, Halbleitergebiets 1 angeordnet. Gegenüberliegend auf der zweiten Oberfläche 22 des Halbleitersubstrats 8 ist eine Kathode 30 mit dem hier n dotierten Halbleitersubstrat 8 verbunden. Zwischen Anode 28 und Kathode 30 liegt eine Sperrspannung an. Das zweite und dritte Halbleitergebiet 2, 3 sind wie das erste Halbleitergebiet 1 p+-dotiert. Die Halbleiterzone 6 ist hier wieder vergraben und im Vergleich zu den Halbleitergebieten 1 bis 3 schwach p-dotiert. Das erste Halbleitergebiet 1 stellt hier wieder einen pn-Lastübergang dar, während das zweite und dritte Halbleitergebiet 2, 3 jeweils einen Feldring bildet. Die Ausdehnung der Verarmungs- oder Raumladungszone 32 im Sperrfall im n-Halbleitersubstrat 8 und im ersten, zweiten und dritten Halbleitergebiet 1 bis 3 ist punktiert dargestellt. Dabei ist erkennbar, dass sich die Raumladungszone 32 erheblich weiter im schwach dotierten Halbleitersubstrat 8 als in den stark dotierten Halbleitergebieten 1 bis 3 ausdehnt. Der Grund liegt darin, dass die Ladungsbilanz in der Raumladungszone 32 immer Null sein muss, d.h. dass immer genauso viele positive wie negative feste Ladungen vorhanden sein müssen. Dies kann jedoch nur erreicht werden, wenn sich die Raumladungszone 32 tiefer in das schwächer dotierte Halbleitersubstrat 8 ausdehnt.
  • Wie in 6 angedeutet, ist die Raumladungszone 32 unsymmetrisch bezüglich der linken Kanten 41 und der rechten Kanten 39 des zweiten und dritten Halbleitergebiets 2, 3. Dies liegt daran, dass an den linken Kanten 41 der pn-Übergang lokal in Durchlassrichtung liegt und daher die Raumladungszone 32 dort bis an die jeweils linke Kante 41 heranreicht.
  • Die elektrischen Feldlinien beginnen und enden an festen Ladungen, welche durch die Störstellen bereitgestellt werden. Im n-Halbleitersubstrat 8 sind es feste positive Ladungen oder Rümpfe 34 und in den p-dotierten Halbleitergebieten 1 bis 3 und der p-dotierten Halbleiterzone 6 feste negative Ladungen oder Rümpfe 36. Ein Teil der Feldlinien, die durch Pfeile dargestellt sind, endet an festen negativen Ladungen 36, die durch die Halbleiterzone 6 bereitgestellt werden. Dadurch wird die Feldstärke insbesondere an Kanten 38, 39 der ersten bis dritten Halbleitergebiete 1 bis 3 vermindert und dort auftretende elektrische Feldüberhöhungen vermieden.
  • Die elektrischen Potentiale der Feldringe, d.h. des zweiten und dritten Halbleitergebiets 2 und 3, stellen sich von selbst auf Werte ein, die zwischen den Potentialen von Anode 28 und Kathode 30 liegen. Liegt beispielsweise Anode 28 auf 0 V und Kathode auf 300 V so liegt das zweite Halbleitergebiet 2 beispielsweise bei etwa 100 V und das dritte Halbleitergebiet beispielsweise bei 200 V. Elektrisch mit den zweiten und dritten Halbleitergebieten 2 und 3 verbundene optionale Feldplatten befinden sich dann auf dem gleichen elektrischen Potential wie die mit ihnen verbundenen Halbleitergebiete. Dadurch wird ein gleichmäßiger Spannungsabfall insbesondere entlang der ersten Oberfläche 10 erreicht. Insgesamt lässt sich die Wahrscheinlichkeit für das Auftreten von elektrischen Durchbrüchen an Kanten 38, 39 und in gekrümmten Bereichen der pn-Übergange erheblich verringern und die effektive Durchbruchsspannung deutlich erhöhen. Im Ergebnis ergibt sich eine deutliche Verbesserung des Sperrverhaltens der Bauelemente. Die erreichbaren Durchbruchsspannungen sind höher als 75-80% der Volumendurchbruchsspannung und können bis an Werte nahe der Volumendurchbruchsspannung heranreichen.
  • Besonders deutlich wird die Verbesserung im Vergleich zu 11 ersichtlich, die einen planaren pn-Übergang ohne Randabschluss zeigt. An Kante 38 tritt eine starke Feldüberhöhung auf, die dort zu einem elektrischen Durchbruch weit unterhalb der Volumendurchbruchsspannung führt.
  • 7 zeigt eine dreidimensionale Modellstruktur eines lateralen pn-Übergangs für die Simulation der elektrischen Verhältnisse. Diese Modellstruktur ähnelt dem in 4 und 5 gezeigten Ausführungsbeispiel. Zu sehen sind links das Bodygebiet (erste Halbleitergebiet) 40 und rechts Drain 50. Dazwischen liegt das zu Drain 50 und Bodygebiet 40 schwach komplementär dotierte Halbleitersubstrat 42, in dem Feldringe 46 eingebracht sind. Die Feldringe 46 weisen Vertiefungen 48 auf, die mit einem elektrisch leitenden Material, beispielsweise Polysilizium, gefüllt sind und den Kontakt zu Feldplatten 44 herstellen. Die Feldplatten 44 liegen dabei parallel zu vertikalen Oberflächen von Grabenwänden im Halbleitersubstrat 42, die sich in die Tiefe des Halbleitersubstrats erstrecken. Die Hauptfläche 10 des Halbleitersubstrats liegt hier wieder in XZ_Ebene und der Graben erstreckt sich in –YX-Richtung. Die in 7 gezeigte YX-Ebene entspricht etwa der Symmetrieebene 31 in 5.
  • Die Simulationsergebnisse sind an Hand von Schnittebenen entlang der Symmetrieebene in den 8 und 9 gezeigt. Die jeweils der Simulation zu Grunde gelegte Struktur ist oberhalb der Ergebnisse, welche den Verlauf der elektrischen Potentiale zeigen, dargestellt. Die der Simulation zu Grunde gelegten Dotierkonzentrationen wurden jeweils auf maximale Durchbruchsspannung optimiert. In 8 ist die ausräumbare Halbleiterzone 52 an der Oberfläche des Halbleitersubstrats 42 angeordnet. Im Gegensatz dazu ist die ausräumbare Halbleiterzone 52 in 9 vergraben. Aus dem Vergleich der Simulationsergebnisse ergibt sich, dass eine vergrabene Halbleiterzone 52 im Vergleich zu einer an der Oberfläche angeordneten Halbleiterzone Feldstärkeüberhöhungen effektiver vermeiden kann. Zu erkennen ist dies insbesondere beim Vergleich des Potentialverlaufs in der rechten oberen Ecke. Bei der an der Oberfläche angeordneten Halbleiterzone 52 verdichten sich die Potentiallinien zu Drain 50 hin. Bei der vergrabenen Halbleiterzone 52 sind die Potentiallinien dagegen deutlich weniger dicht und entlang der Oberfläche des Halbleitersubstrats 42 eher äquidistant. Dies bedeutet, dass das elektrische Feld dort gleichmäßig abfällt. Feldstärkespitzen werden so vermieden. Durch die vergrabene Halbleiterzone 52 konnte eine Verbesserung der Sperrfähigkeit beispielsweise von 181 V auf 275 V, also um 52 % erreicht werden. Die Wirkung der ausräumbaren Halbleiterzone ist daher insbesondere bei Leistungshalbleitern von großem Vorteil, die für hohe Sperrspannungen ausgelegt sind.
  • Der Begriff Durchbruchsladung soll nachfolgend mit Bezug auf 10 erläutert werden. 10 zeigt im oberen Teil den schematisch angedeuteten typischen Verlauf des elektrischen Feldes über einen ebenen, abrupten pn-Übergang bei der Durchbruchsspannung. Im unteren Teil der 10 ist dazu ein pn-Übergang 54 dargestellt, der von einem stark p-dotiertem Gebiet (p+) 56 und einem schwach n-dotiertem Gebiet (n) 58 gebildet wird. Auf Grund der unterschiedlichen Dotierung hat die Verarmungszone, deren Ränder mit 59 bezeichnet sind, eine unterschiedliche Ausdehnung in den beiden Gebieten 56 und 58. Mit wD ist die Ausdehnung im n-Gebiet 58 und mit wA die Ausdehnung im p+-Gebiet 56 bezeichnet. Die Störstellenkonzentration ist dagegen mit NA für das p+-Gebiet 56 und mit ND für das n-Gebiet 58 angegeben. Aus der Poisson-Gleichung folgt NA·wA = ND·wD (1)
  • Aus der Poisson-Gleichung folgt weiterhin
    Figure 00160001
    so dass sich die Durchbruchsladung ND·wD zu ND·wD = krit·ε/q (3)ergibt, wobei Ekrit die kritische Feldstärke ist, bei der ein Volumendurchbruch auftritt, ε das Produkt aus absoluter und relativer Dielektrizitätskonstante und q die Elementarladung ist.
  • Die kritische Feldstärke Ekrit variiert mit der Störstellenkonzentration (Grunddotierung des Halbleitersubstrats) und nimmt mit abnehmender Grunddotierung ab. Die Grunddotierung bestimmt damit die Spannungsklasse. So ist beispielsweise die Grunddotierung für eine Spannungsklasse von 1200 V etwa 6·1013/cm3. Ekrit ist dann etwa 230 kV/cm. Bei einer Spannungsklasse von etwa 10 kV ist die Grunddotierung entsprechend geringer, so dass dann Ekrit etwa 165 kV/cm ist und die Durchbruchsladung etwa 1,1·1012/cm2 beträgt. Bei einer Spannungsklasse von etwa 100 V liegt dagegen Ekrit etwa zwischen 350 kV/cm und 400 kV/cm und die Durchbruchsladung beträgt etwa 2,4·1012/cm2. Allgemein gilt, das für hochsperrende Siliziumbauelemente Ekrit etwa 250 kV/cm oder kleiner ist, so dass sich damit eine Durchbruchsladung von etwa 1,6·1012 cm–2 oder kleiner ergibt. Für Niederspannungsbauelemente liegt Ekrit deutlich höher, so dass die Durchbruchsladung bei einigen 1012/cm2 liegen kann. Daher ist bei Siliziumhalbleiterbauelementen bevorzugt, wenn die Durchbruchsladung in der Halbleiterzone 6 kleiner als 5·1012/cm2 und insbesondere kleiner als 3·1012/cm2 ist. Andere Halbleitermaterialien weisen andere kritische Feldstärken auf. Damit sichergestellt ist, dass die ausräumbare Halbleiterzone im Sperrfall vollständig von freien Ladungsträgern geräumt werden kann, wird daher bei auf Siliziumhalbleitern basierenden Halbleiterbauelementen eine Ladungsträgerkonzentration von weniger als der Durchbruchsladung eingestellt. Dies lässt sich leicht durch die für die Herstellung der ausräumbaren Halbleiterzone verwendeten Implantationsdosis einstellen. Es versteht sich von selbst, dass die Ausführungsbeispiele nicht auf Siliziumhalbleiter beschränkt sind, sondern auch auf alle anderen Halbleitermaterialien wie etwa Germanium, Siliziumcarbid oder III-V-Halbleiter anwendbar sind.
  • Sofern die Störstellenkonzentration N räumlich inhomogen ist, ergibt sich die Durchbruchladung aus einer eindimensionalen Integration über N(x).
  • Bei den vorstehend beschriebenen Halbleiterbauelementen handelt es sich insbesondere um Leistungshalbleiterbauelemente, die sowohl als vertikale als auch als laterale Bauelemente ausgeführt sein können.
  • Nachfolgend soll mit Bezug auf 12A bis 12C ein Herstellungsverfahren zur Herstellung eines Halbleiterbauelements beschrieben werden.
  • In 12A wird ein Halbleitersubstrat 60 vom ersten Leitungstyp, beispielsweise ein schwach n-dotiertes Siliziumsubstrat, mit einer ersten Oberfläche 61 bereitgestellt. Mittels einer ersten Implantationsmaske 62 werden Dotierstoffe, beispielsweise Bor, vom zum ersten Leitungstyp komplementären zweiten Leitungstyp in die erste Oberfläche 61 mit einer ersten Implantationsdosis 68 von beispielsweise etwa 1014/cm2 eingebracht. Dabei werden die Dotierstoffe bis zu einer gewissen Tiefe implantiert. Durch einen nachfolgenden Ausheilschritt wird ein erstes Dotierungsgebiet 64 und ein dazu lateral beabstandetes zweites Dotierungsgebiet 66 geschaffen. Der Ausheilschritt dient zum Ausheilen von Kristallgitterschäden, die durch die Implantation hervorgerufen wurden, und dem Eintreiben und Aktivieren der Dotierstoffe. Die laterale Ausdehnung der Dotierungsgebiete 64 und 66 hängt zum einen von der Struktur der ersten Implantationsmaske 62 und zum anderen von der Dauer und der Temperatur des Ausheilschritts ab. In Abhängigkeit von der gewählten Temperatur können die Dotierungsstoffe unterschiedlich weit in das Halbleitersubstrat 60 eindiffundieren und vergrößern dadurch sowohl die laterale als auch die vertikale Ausdehnung der Dotierungsgebiete 64 und 66. So kann ein anfängliches Dotierungsgebiet mit einer lateralen Ausdehnung von etwa 10-15 μm durch den Ausheilschritt auf etwa 20-50 μm ausgedehnt werden.
  • Anschließend folgt, wie in 12B gezeigt, die Implantation von Dotierstoffen vom zweiten Leitungstyp, beispielsweise Bor, mit einer zweiten Implantationsdosis 72 unter Verwendung einer zweiten Implantationsmaske 70. Dadurch wird eine vergrabene Halbleiterzone 74 gebildet. Zu diesem Zweck ist die verwendete Implantationsenergie höher als die zur Bildung des ersten und zweiten Halbleitergebiets 64 und 66 verwendete Implantationsenergie, so dass die Dotierstoffe tiefer in das Halbleitersubstrat 60 bis etwa auf Höhe des pn-Übergangs zwischen den Halbleitergebieten 64, 66 und dem Halbleitersubstrat 60 implantiert werden. Die zweite Implantationsdosis 72 ist erheblich geringer als die erste Implantationsdosis 68, beispielsweise um einen Faktor gleich oder größer 102 oder gleich oder größer 103. Die zweite Implantationsdosis 72 liegt bei Siliziumsubstraten unterhalb der Durchbruchsladung, bevorzugt unterhalb von 1012/cm2. Ein Ausheilschritt kann sich anschließen.
  • Abschließend können noch, wie in 12C gezeigt, auf der ersten Oberfläche 61 Feldplatten 76 gebildet werden, die mit dem ersten und zweiten Halbleitergebiet 64, 66 elektrisch leitend verbunden sind. Außerdem kann auf einer der ersten Oberfläche 61 gegenüberliegenden zweiten Oberfläche 78 des Halbleitersubstrats 60 eine Kontaktschicht 80 aufgebracht werden.
  • Abweichend vom vorstehend beschriebenen Prozessverlauf kann auch zuerst die vergrabene Halbleiterzone 74 und dann das erste und zweite Halbleitergebiet 64, 66 gebildet werden. Außerdem ist es möglich, das erste und zweite Halbleitergebiet nacheinander zu schaffen. Ebenso kann lediglich ein einziger Ausheilschritt vorgesehen sein, mit dem das erste und zweite Halbleitergebiet 64, 66 und die vergrabene Halbleiterzone 74 ausgeheilt werden. Darüber hinaus kann das erste und zweite Halbleitergebiet 64, 66 auch durch Ausdiffusion von Dotierstoffen aus einer auf die erste Oberfläche 61 abgeschiedenen hochdotierten Schicht hergestellt werden.
  • 1
    erstes Halbleitergebiet/Lastübergang/Bodygebiet
    2
    zweites Halbleitergebiet/Feldring
    2
    Feldring
    3
    drittes Halbleitergebiet/Feldring
    4
    viertes Halbleitergebiet/Kanalstopper/Drain
    5
    fünftes Halbleitergebiet/Source
    6
    Halbleiterzone
    8
    Halbleitsubstrat
    8a
    n-Halbleitersubstrat
    8b
    p-Halbleitersubstrat
    10
    erste Oberfläche des Halbleitersubstrats
    12
    Feldplatte
    14
    Feldplatte
    15
    Driftzone (LDD)
    16
    Rand
    17
    Innenkante der Feldplatte 14
    18
    Innenbereich
    20
    Randbereich
    22
    zweite Oberfläche des Halbleitersubstrats
    24
    Kontaktschicht
    26
    Feldplatte
    27
    Gateelektrode
    28
    Anode
    29
    Graben
    30
    Kathode
    31
    Spiegelachse
    32
    Raumladungszone/Verarmungszone
    34
    feste positive Ladungen
    36
    feste negative Ladungen
    37
    Kanalbereich
    38
    Kante
    39
    Kante
    40
    Bodygebiet (erstes Halbleitergebiet)
    41
    Innenkante
    42
    Halbleitersubstrat
    43
    Kante des vierten Halbleitergebiets
    44
    Feldplatte
    45
    Kontaktstruktur
    46
    Feldring
    48
    Vertiefung
    50
    Drain
    52
    Halbleiterzone
    54
    pn-Übergang
    56
    p-Gebiet
    58
    n-Gebiet
    59
    Verarmungszone/Raumladungszone
    60
    Halbleitersubstrat
    61
    erste Oberfläche
    62
    erste Implantationsmaske
    64
    erstes Halbleitergebiet
    66
    zweites Halbleitergebiet
    68
    erste Implantationsdosis
    70
    zweite Implantationsmaske
    72
    zweite Implantationsdosis
    74
    Halbleiterzone
    76
    Feldplatte
    78
    zweite Oberfläche
    80
    Kontaktschicht

Claims (33)

  1. Halbleiterbauelement aufweisend: – ein Halbleitersubstrat (8) vom ersten Leitungstyp; – zumindest ein erstes Halbleitergebiet (1) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das im Halbleitersubstrat (8) angeordnet ist; – zumindest ein zweites Halbleitergebiet (2) vom zweiten Leitungstyp, das im Halbleitersubstrat (8) angeordnet und vom ersten Halbleitergebiet (1) beabstandet ist; und – eine ausräumbare Halbleiterzone (6) vom zweiten Leitungstyp, welche sich zumindest vom ersten bis zum zweiten Halbleitergebiet erstreckt.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Halbleiterzone (6) eine vergrabene Halbleiterzone ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Halbleiterzone (6) eine geringere Störstellenladung und/oder Störstellenkonzentration als das erste und zweite Halbleitergebiet (1, 2) aufweist.
  4. Halbleiterbauelement nach Anspruch 3, wobei die Störstellenkonzentration in der Halbleiterzone (6) um wenigstens einen Faktor 102 und insbesondere um wenigstens einen Faktor 103 kleiner als die Störstellenkonzentration des zweiten Halbleitergebiets (2) ist.
  5. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das Halbleitersubstrat (8) eine erste Oberfläche (10) aufweist und das erste und zweite Halbleitergebiet (1, 2) jeweils an der ersten Oberfläche (10) angeordnet sind.
  6. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Halbleitergebiet (1) zusammen mit dem Halbleitersubstrat (8) zumindest in einem Teilabschnitt einen vertikalen pn-Übergang bildet, der sich im wesentlichen parallel zur lateralen Erstreckung des Halbleitersubstrats (8) erstreckt.
  7. Halbleiterbauelement nach Anspruch 6, wobei das Maximum der Störstellenkonzentration der Halbleiterzone (6) etwa auf Höhe des vertikalen pn-Übergangs des ersten Halbleitergebiets (1) liegt.
  8. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei entlang einer Linie, die in lateraler Erstreckung des Halbleitersubstrats (8) verläuft, das erste Halbleitergebiet (1) eine größere Ausdehnung als das zweite Halbleitergebiet (2) hat.
  9. Halbleiterbauelement nach einem der vorherigen Ansprüche, weiterhin aufweisend zumindest ein drittes Halbleitergebiet (3) vom zweiten Leitungstyp, das im Halbleitersubstrat (8) so angeordnet ist, dass das zweite Halbleitergebiet (2) zwischen erstem und drittem Halbleitergebiet (1, 3) angeordnet und von diesen jeweils beabstandet ist.
  10. Halbleiterbauelement nach Anspruch 9, wobei sich die Halbleiterzone (6) zumindest vom ersten bis zum dritten Halbleitergebiet (1, 3) erstreckt.
  11. Halbleiterbauelement nach einem der vorherigen Ansprüche, weiterhin aufweisend zumindest ein viertes Halbleitergebiet (4) vom ersten Leitungstyp, das im Halbleitersubstrat (8) vom ersten Halbleitergebiet (1) aus gesehen hinter dem zweiten bzw. dritten Halbleitergebiet (2 bzw. 3) angeordnet und vom zweiten bzw. drittem Halbleitergebiet (2 bzw. 3) beabstandet ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei die Halbleiterzone (6) vom vierten Halbleitergebiet (4) beabstandet ist.
  13. Halbleiterbauelement nach Anspruch 11 oder 12, wobei ein fünftes Halbleitergebiet (5) vom ersten Leitungstyp im ersten Halbleitergebiet (1) angeordnet ist.
  14. Halbleiterbauelement nach einem der Ansprüche 11 bis 13, wobei eine Driftzone (15) zwischen dem ersten und vierten Halbleitergebiet (1, 4) angeordnet ist, in welcher das zweite bzw. dritte Halbleitergebiet (2, 3) angeordnet ist bzw. sind.
  15. Halbleiterbauelement nach Anspruch 14, wobei das fünfte Halbleitergebiet (5) von der Driftzone (15) beabstandet ist, so dass ein Kanalbereich (37) im ersten Halbleitergebiet (1) zwischen fünftem Halbleitergebiet (5) und Driftzone (15) verbleibt.
  16. Halbleiterbauelement nach Anspruch 15, wobei oberhalb des Kanalbereichs (37) eine Gateelektrode (27) angeordnet ist.
  17. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei auf dem Halbleitersubstrat (8) zumindest eine Feldplatte (14) angeordnet ist, die mit dem zweiten Halbleitergebiet (2) verbunden ist.
  18. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei die Halbleiterzone (6) eine Störstellenladung kleiner als als die Durchbruchsladung für das Halbleitersubstrat ist.
  19. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das Halbleitersubstrat (8) eine der ersten Oberfläche (10) gegenüberliegende zweite Oberfläche (22) aufweist, an welcher eine Kontaktschicht (24) angeordnet ist.
  20. Halbleiterbauelement aufweisend: – ein Halbleitersubstrat (8) vom ersten Leitungstyp mit einem Innenbereich (18) und einem Rand (16) sowie einem zwischen Innenbereich (18) und Rand (16) liegenden Randbereich (20); – zumindest ein erstes Halbleitergebiet (1) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das im Halbleitersubstrat (8) angeordnet ist und sich in Richtung der lateralen Erstreckung des Halbleitersubstrats (8) bis an den Randbereich (20) erstreckt; – ein zweites Halbleitergebiet (2) vom zweiten Leitungstyp, das im Randbereich (20) des Halbleitersubstrats (8) angeordnet und vom ersten Halbleitergebiet (1) beabstandet ist; – eine ausräumbare Halbleiterzone (6) vom zweiten Leitungstyp, welche das erste und das zweite Halbleitergebiet (1, 2) miteinander verbindet.
  21. Halbleiterbauelement nach Anspruch 20, wobei die Halbleiterzone (6) eine geringere Störstellenladung und/oder Störstellenkonzentration als das erste und zweite Halbleitergebiet (1, 2) aufweist.
  22. Halbleiterbauelement nach Anspruch 21, wobei die Störstellenkonzentration in der Halbleiterzone (6) um wenigstens einen Faktor 102 und insbesondere um wenigstens einen Faktor 103 kleiner als die Störstellenkonzentration des ersten und zweiten Halbleitergebiets (1, 2) ist.
  23. Halbleiterbauelement nach einem der Ansprüche 20 bis 22, wobei das Halbleitersubstrat (8) eine erste Oberfläche (10) aufweist, an welcher das erste und das zweite Halbleitergebiet (1, 2) angeordnet sind.
  24. Halbleiterbauelement nach Anspruch 23, wobei das Halbleitersubstrat (8) eine der ersten Oberfläche (10) gegenüberliegende zweite Oberfläche (22) aufweist, an welcher eine Kontaktschicht (24) angeordnet ist.
  25. Halbleiterbauelement aufweisend: – ein Halbleitersubstrat (8) vom ersten Leitungstyp; – zumindest ein erstes Halbleitergebiet (1) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das im Halbleitersubstrat (8) angeordnet ist; – zumindest ein viertes Halbleitergebiet (4) vom ersten Leitungstyp, das im Halbleitersubstrat (8) angeordnet und vom ersten Halbleitergebiet (1) beabstandet ist; – zumindest ein zweites Halbleitergebiet (2) vom zweiten Leitungstyp, das im Halbleitersubstrat (8) zwischen erstem und viertem Halbleitergebiet (1, 4) angeordnet und von diesen jeweils beabstandet ist; und – eine ausräumbare Halbleiterzone (6) vom zweiten Leitungstyp, welche sich zumindest vom ersten Halbleitergebiet (1) bis zum zweiten Halbleitergebiet (2) erstreckt, wobei – die Halbleiterzone (6) vom vierten Halbleitergebiet (4) beabstandet ist, so dass ein Halbleiterbereich (15) vom ersten Leitungstyp zwischen der Halbleiterzone (6) und dem dritten Halbleitergebiet (3) verbleibt.
  26. Halbleiterbauelement nach Anspruch 25, wobei die Störstellenkonzentration und/oder die Störstellenladung in der Halbleiterzone (6) kleiner als die Störstellenkonzentration und/oder die Störstellenladung des ersten und zweiten Halbleitergebiets (1, 2) ist.
  27. Halbleiterbauelement nach Anspruch 25 oder 26, wobei das Halbleitersubstrat (8) eine erste Oberfläche (10) aufweist, an welcher das erste, zweite und vierte Halbleitergebiet (1, 2, 4) angeordnet sind.
  28. Halbleiterbauelement nach Anspruch 27, wobei die Halbleiterzone (6) von der ersten Oberfläche (6) beabstandet angeordnet ist, so dass zwischen der Halbleiterzone (6) und der ersten Oberfläche (10) wenigstens ein Halbleiterbereich vom ersten Leitungstyp verbleibt.
  29. Halbleiterbauelement nach einem der Ansprüche 25 bis 28, wobei ein fünftes Halbleitergebiet (5) vom ersten Leitungstyp im ersten Halbleitergebiet (1) angeordnet ist.
  30. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: – Bereitstellen eines Halbleitersubstrats (60) vom ersten Leitungstyp; – Einbringen von Störstellen mit einer ersten Implantationsdosis (68) zur Bildung eines ersten und eines zweiten Halbleitergebiets (64, 66) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp; und – Einbringen von Störstellen mit einer zweiten Implantationsdosis (72) zur Bildung einer Halbleiterzone (74) vom zweiten Leitungstyp im Halbleitersubstrat (60), wobei die zweite Implantationsdosis (72) geringer als die erste Implantationsdosis (68) ist, wobei – das erste und zweite Halbleitergebiet (64, 66) so gebildet werden, dass sie voneinander beabstandet angeordnet sind; und – die Halbleiterzone (74) so gebildet wird, dass sie das erste Halbleitergebiet (64) mit dem zweiten Halbleitergebiet (66) verbindet.
  31. Verfahren nach Anspruch 30, wobei die zweite Implantationsdosis (72) um einen Faktor von wenigstens 102, bevorzugt um einen Faktor von wenigstens 10 kleiner als die erste Implantationsdosis (68) ist.
  32. Verfahren nach Anspruch 30 oder 31, wobei die zweite Implantationsdosis kleiner als die Durchbruchsladung für das Halbleitersubstrat ist.
  33. Verfahren nach einem der Ansprüche 30 bis 32, wobei das Halbleitersubstrat (60) eine erste Oberfläche (61) hat und das erste und zweite Halbleitergebiet (64, 66) im Halbleitersubstrat (60) an dessen erster Oberfläche (61) lateral zueinander beabstandet gebildet werden.
DE102006055151A 2006-11-22 2006-11-22 Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung Active DE102006055151B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006055151A DE102006055151B4 (de) 2006-11-22 2006-11-22 Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006055151A DE102006055151B4 (de) 2006-11-22 2006-11-22 Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102006055151A1 true DE102006055151A1 (de) 2008-05-29
DE102006055151B4 DE102006055151B4 (de) 2011-05-12

Family

ID=39326208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006055151A Active DE102006055151B4 (de) 2006-11-22 2006-11-22 Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102006055151B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
DE112012004043B4 (de) 2011-09-28 2018-03-22 Mitsubishi Electric Corporation Halbleitereinrichtung
CN119743988A (zh) * 2024-12-12 2025-04-01 杭州富加镓业科技有限公司 一种氧化镓基功率器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741167A1 (de) * 1997-09-18 1999-04-01 Siemens Ag Randstruktur für Halbleiterbauelement
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10226664A1 (de) * 2002-06-14 2004-01-08 Infineon Technologies Ag Kompensations-Halbleiterbauelement
DE102005041322A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001868B4 (de) * 2000-01-18 2006-03-16 Infineon Technologies Ag Avalanchefester Randabschluß für ein planares Halbleiterleistungsbauelement
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6472722B1 (en) * 2001-07-03 2002-10-29 Industrial Technology Research Institute Termination structure for high voltage devices
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE102004007196A1 (de) * 2004-02-13 2005-06-30 Infineon Technologies Ag Randabschluss für Halbleiterbauelement
DE102004013405B4 (de) * 2004-03-18 2010-08-05 Infineon Technologies Ag Leistungshalbleiterbauelement mit optimiertem Randbereich
DE102004040523B4 (de) * 2004-08-20 2008-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Feldringen
DE102004057792B4 (de) * 2004-11-30 2008-12-18 Infineon Technologies Austria Ag Halbleiterbauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741167A1 (de) * 1997-09-18 1999-04-01 Siemens Ag Randstruktur für Halbleiterbauelement
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10226664A1 (de) * 2002-06-14 2004-01-08 Infineon Technologies Ag Kompensations-Halbleiterbauelement
DE102005041322A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
US7821028B2 (en) 2007-12-21 2010-10-26 Semikron Elektronik Gmbh & Co. Kg Power semiconductor component with trench-type field ring structure
DE112012004043B4 (de) 2011-09-28 2018-03-22 Mitsubishi Electric Corporation Halbleitereinrichtung
CN119743988A (zh) * 2024-12-12 2025-04-01 杭州富加镓业科技有限公司 一种氧化镓基功率器件及其制备方法

Also Published As

Publication number Publication date
DE102006055151B4 (de) 2011-05-12

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE2853736C2 (de) Feldeffektanordnung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112012004043B4 (de) Halbleitereinrichtung
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
CH659542A5 (de) Halbleiterbauelement.
DE112011100533T5 (de) Halbleitervorrichtung
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE102015105718A1 (de) Halbleiterdiode
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP0869559A2 (de) Power diode
WO2006015822A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102004057792B4 (de) Halbleiterbauteil
DE102006055151B4 (de) Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative
R020 Patent grant now final

Effective date: 20110813

R083 Amendment of/additions to inventor(s)
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029060000

Ipc: H10D0062100000