DE102006045312B3

DE102006045312B3 - Halbleiteranordnung mit gekoppelten Sperrschicht-Feldeffekttransistoren

Info

Publication number: DE102006045312B3
Application number: DE102006045312A
Authority: DE
Inventors: Peter Dr. Friedrichs; Dietrich Dr. Stephani
Original assignee: SiCED Electronics Development GmbH and Co KG
Current assignee: Infineon Technologies AG
Priority date: 2006-09-26
Filing date: 2006-09-26
Publication date: 2008-05-21
Anticipated expiration: 2026-09-27
Also published as: WO2008037650A1; EP2067170A1

Abstract

Die Erfindung betrifft eine Halbleiteranordnung, mit einem ersten Sperrschicht-Feldeffekttransistor und einem zweiten Sperrschicht-Feldeffekttransistor, wobei jeder Sperrschicht-Feldeffekttransistor einen Halbleiterkörper (116) des einen Leitungstyps, der von einer Source-Elektrode (S1; S2) und einer von dieser beabstandeten Drain-Elektrode (D) kontaktiert ist, so dass zwischen der Source-Elektrode und der Drain-Elektrode im Halbleiterkörper ein Strompfad gebildet ist, und im Bereich des Strompfads im Halbleiterkörper vorgesehene Gebiete (117, 139, 122; 140, 128, 124) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die von einer Gate-Elektrode (G1; G2) kontaktiert sind und im Halbleiterkörper (116) den Strompfad steuernde Raumladungszonen aufbauen, umfasst, wobei die Drain-Elektrode der beiden Sperrschicht-Feldeffekttransistoren kurzgeschlossen sind, und die Source-Elektrode (S1) des ersten Feldeffekt-Transistors mit eldeffekttransistors kurzgeschlossen ist. Des Weiteren betrifft sie eine Schaltungsanordnung mit einer solchen Halbleiteranordnung, welche ein von dem Potenzial der Source-Elektrode (S2) des zweiten Sperrschicht-Feldeffekttransistors gesteuertes Schaltelement (104) umfasst, durch welches die Gate-Elektrode (G1) und die Source-Elektrode (S1) des ersten Sperrschicht-Feldeffekttransistors mit einer die Raumladungszonen vergrößernden Potenzialdifferenz verbunden werden können.

Description

Die Erfindung liegt auf dem technischen Gebiet der Halbleiterbauelemente und betrifft eine Halbleiteranordnung mit gekoppelten Sperrschicht-Feldeffekttransistoren, sowie eine diese Halbleiteranordnung enthaltende Schaltungsanordnung.
Insbesondere in leistungselektronischen Schaltungen werden Schalttransistoren zum Schalten von elektrischen Strömen eingesetzt. Ein solcher Schalttransistor soll einerseits einen möglichst niedrigen Durchlasswiderstand ("Einschaltwiderstand") R_ON haben, um so die Verlustleistung während des Betriebs gering zu halten, und andererseits ausreichend spannungsfest sein, um bei einer anliegenden Sperrspannung einen Spannungsdurchbruch zu vermeiden.
In Hinblick auf die Spannungsfestigkeit im Sperrfall haben sich in der leistungselektronischen Anwendung Sperrschicht-Feldeffekttransistoren ("Junction-Feldeffekttransistoren oder J-FETs") auf Basis von Siliziumkarbid (SiC) oder einem ähnlichen Halbleitermaterial mit großem Bandabstand als vorteilhaft erwiesen. Siliziumkarbid zeichnet sich insbesondere durch einen relativ geringen flächenspezifischen elektrischen Widerstand aus, so dass der Durchlasswiderstand eines auf SiC basierenden Schalttransistors vergleichsweise gering ist.
Es wird nun Bezug auf 1 genommen, worin in einer Schaltungsanordnung die typische Verwendung eines Sperrschicht-Feldeffekttransistors zum Schalten von elektrischem Strom durch eine Last in schematischer Weise dargestellt ist. Demnach ist eine Last 2 in Serie zu dem zwischen Source-Elektrode S und Drain-Elektrode D befindlichen Lastpfad (Leistungspfad) eines insgesamt mit der Bezugszahl 1 bezeichneten J-FETs geschaltet.
Der als Schalttransistor eingesetzte J-FET 1 ist typischerweise so aufgebaut, dass ein Halbleiterkörper beispielsweise vom n-Leitungstyp (Elektronenleitung) auf seinen gegenüberliegenden Oberflächen mit hochdotierten Halbleitergebieten ebenfalls vom n-Leitungstyp versehen ist, welche von einer Drain-Elektrode D und einer Source-Elektrode S aus einem geeigneten Material, beispielsweise einem Metall, wie Aluminium, kontaktiert sind. Zwischen Source- und Drain-Elektrode befindet sich ein Strompfad, durch welchen bei angelegter Spannung Strom fließen kann. Weiterhin sind im Strompfad zwischen Source- und Drain-Elektrode wenigstens zwei Gebiete vom p-Leitungstyp (Löcherleitung) im Abstand voneinander angeordnet, welche jeweils mit dem n-leitenden Halbleitergebiet einen pn-Übergang mit einer Raumladungszone (Verarmungszone) formen. Diese p-dotierten Gebiete sind an eine äußere Gate-Elektrode angeschlossen, um hierdurch über die Ausdehnung der Raumladungszonen den Stromfluss im Strompfad zwischen Source- und Drain-Elektrode zu steuern.
Ein solcher J-FET ist selbstleitend, das heißt, bei an der Gate-Elektrode anliegendem Nullpotenzial (U_GS = 0 fließt bei Anlegen einer Lastspannung (U_L) an Source- und Drain-Elektrode ein Laststrom (I_L) durch den Strompfad zwischen Source- und Drain-Elektrode. Liegt eine Spannung (U_GS) zwischen Gate und Source an, deren Betrag eine so genannte Abklemmspannung ("Pinch-Off-Spannung") übersteigt, das heißt |U_GS| > U_GS-Pinch-off, so befindet sich der J-FET 1 im Sperrzustand und der Laststrom I_L über die Last 2 wird abgeklemmt.
In einer Schaltungsanordnung, wie sie in 1 veranschaulicht ist, soll die Lastspannung U_L möglichst vollständig an der Last 2 abfallen, was voraussetzt, dass der J-FET 1 einen relativ geringen Durchlasswiderstand R_ON hat. Kommt es jedoch zum einem Kurzschluss an der Last 2, so liegt die volle Lastspannung U_L am J-FET 1 an, was zur Folge hat, dass der Strom im Lastpfad zwischen Source- und Drain-Elektrode des J-FETs 1 ansteigt. Der Strom durch den J-FET steigt jedoch lediglich bis zu einer kritischen Stromstärke ("Sättigungsstrom I_Sat") an, weil aufgrund der Tatsache, dass mit steigender Stromstärke durch den J-FET 1 der Durchlassspannungsabfall (Abfall der Lastspannung U_L) zwischen Source- und Drain-Elektrode ansteigt, die Gate-Elektrode gegenüber der Source-Elektrode negativ vorgespannt wird. Die hierdurch bewirkte Vergrößerung der Raumladungszonen hat eine Verminderung des Strompfad-Querschnitts und eine entsprechende Widerstandserhöhung zwischen Source- und Drain-Elektrode zur Folge. Steigt die Lastspannung U_L weiter an, so steigt auch der Sättigungsstrom I_Sat an, so dass ein J-FET im Allgemeinen durch eine pentodenartige Strom-Spannungs-Kennlinie gekennzeichnet ist, falls keine besonderen Maßnahmen getroffen werden. Der Sättigungsstrom I_Sat hängt, neben der Größe der anliegenden Lastspannung U_L, von den geometrischen Abmessungen des Strompfads und der mit der Dotierungskonzentration festgelegten Ladungsträgerkonzentration der Halbleitergebiete zwischen Source- und Drain-Elektrode ab.
Handelt es sich bei der Lastspannung U_L um eine in der Leistungselektronik übliche Spannung, welche beispielsweise in der Größenordnung von 700–1200 V liegt, so ist im Allgemeinen auch bei einer limitierten Stromstärke durch den J-FET im Kurzschlussfall aufgrund der starken Temperaturerhöhung, basierend auf der Verlustleistung aus dem Produkt von Sättigungsstrom I_Sat und Lastspannung U_L, mit einer Zerstörung des J-FETs zu rechnen.
Da die Ladungsträgerbeweglichkeit im technisch interessanten Temperaturbereich –55°C < T < 400°C abnimmt, zeigen Feldeffekttransistoren im Allgemeinen den weiteren Effekt, dass mit ansteigender Temperatur der Sättigungsstrom Isst abnimmt. In dieser Hinsicht als besonders vorteilhaft haben sich Schalttransistoren auf Basis von SiC erwiesen, welche einen geringeren flächenspezifischen Widerstand als Schalttransistoren auf Basis von Silizium (Si) haben und zudem auch höhere Temperaturen im Kurzschlussfall aushalten können. Beispielsweise wurde mit J-FETS auf Basis von SiC nachgewiesen, dass diese Kurzschlussströme limitieren und über einen Zeitraum von mehr als 100 μs ohne Zerstörung tragen können (siehe beispielsweise EP 0 992 069 B1 ).
Für die Auslegung von Schalttransistoren muss jedoch stets ein "Trade-Off" zwischen einem relativ geringen Durchlasswiderstand (hohe Dotierung des Halbleiterkörpers) und einem möglichst niedrigen Sättigungsstrom (niedrige Dotierung des Halbleiterkörpers) zur Vermeidung einer thermischen Überlastung im Kurzschlussfall gefunden werden.
Wie die Praxis zeigt, ist hier erreichbare Reduzierung des Sättigungsstroms im Allgemeinen in keiner Weise ausreichend, um den J-FET von einer thermischen Zerstörung im Kurzschlussfall zu schützen.
Bislang ist deshalb zur Vermeidung einer thermischen Zerstörung des Schalttransistors im Kurzschlussfall notwendig, den Schalttransistor mithilfe einer Logikschaltung, welche ein Abschaltsignal generiert, abzuschalten. Häufig erfolgt dies in der Weise, dass der Spannungsabfall am Schalttransistor im Kurzschlussfall ausgewertet wird. So werden beispielsweise bei einem Sense-Feldeffekttransistor ("SENSFET") oder Sense-IGBT einzelne Zellen zu einem Zellenfeld zusammengefasst, das als zusätzlicher Source-Anschluss zur Verfügung steht. Zwischen diesem und dem eigentlichen Source-Anschluss wird ein Widerstand geschaltet und der Spannungsabfall an ihm ausgewertet. Bei einem als "TEMPFET" bezeichneten Schalttransistor wird in einer chip-on-chip Technologie, also nicht monolithisch integriert, ein Thyristor zwischen Gate und Source geschaltet, der beim Erreichen einer bestimmten Temperatur die Eingangsspannung kurzschließt. Bei einem als "HITFET" bezeichneten Schalttransistor ist der Thyristor monolithisch integriert.
All die genannten Schalttransistoren beruhen auf einem Abschalten im Störfall beziehungsweise einem zwischen zwei Stromwerten oszillierenden Verhalten. Dies kann jedoch zu Störungen bei anderen, nicht kurzschlussbehafteten Verbrauchern im selben Schaltkreis führen. Insbesondere kann ein Schalttransistor bei Vorliegen von induktiven Komponenten im Kurzschlusskreis durch ein aktives Abschalten beschädigt werden. Zur Erzeugung eines Signals zum Abschalten des Schalttransistors ist eine Logikschaltung notwendig, welche Platz benötigt und Kosten verursacht. Zudem benötigt die Generierung eines Abschaltsignals eine relativ lange Zeitspanne, in welcher die Gefahr einer zwischenzeitlichen thermischen Zerstörung des Schalttransistors besteht.
Das US-Patent Nr. 6,750,698 B1 und die Veröffentlichung mit dem Titel "Silicon Carbide JFET Cascode Switch for Power Conditioning Applications", McNutt el al. in Proceedings of the IEEE Vehicle Power and Propulsion Conference, 2005, S. 574–581, zeigen jeweils ein Kaskadenschaltung aus zwei selbstsperrenden JFETs, bei welcher der Source-Anschluss des einen JFETs mit dem Gate-Anschluss des anderen JFETs verbunden ist.
Demgegenüber liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Halbleiteranordnung und eine die Halbleiteranordnung verwendende Schaltungsanordnung zur Verfügung zu stellen, mit denen die genannten Nachteile vermieden werden können.
Diese Aufgabe wird nach dem Vorschlag der Erfindung durch eine Halbleiteranordnung mit den Merkmalen von Anspruch 1 sowie durch eine Schaltungsanordnung mit den Merkmalen von Anspruch 5 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
Erfindungsgemäß ist eine Halbleiteranordnung gezeigt, welche einen selbstleitenden ersten Sperrschicht-Feldeffekttransistor (im Weiteren "Haupttransistor" genannt) und einen selbstleitenden zweiten Sperrschicht-Feldeffektransistor (im Weiteren "Hilfstransistor" genannt) umfasst, die miteinander gekoppelt sind.
Der Haupttransistor umfasst einen Halbleiterkörper des einen Leitungstyps, beispielsweise n-Leitungstyp (Elektronenleitung), welcher von einer Source-Elektrode und einer von dieser mit Abstand angeordneten Drain-Elektrode kontaktiert ist, so dass zwischen der Source-Elektrode und der Drain-Elektrode des Haupttransistors ein Strompfad im Halbleiterkörper gebildet ist. Er umfasst im Halbleiterkörper im Bereich des Strompfads weiterhin Dotiergebiete des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, beispielsweise p-Leitungstyp (Löcherleitung), die im Halbleiterkörper den Strompfad steuernde Raumladungszonen (Verarmungszonen) aufbauen. Die Dotiergebiete des anderen Leitungstyps sind von einer Gate-Elektrode zur Steuerung der Ausdehnung der Raumladungszonen kontaktiert.
Gleichermaßen umfasst der Hilfstransistor einen Halbleiterkörper des einen Leitungstyps, beispielsweise n-Leitungstyp (Elektronenleitung), welcher auf seiner Oberfläche von einer Source-Elektrode und einer von dieser beabstandeten Drain-Elektrode kontaktiert ist, so dass zwischen der Source-Elektrode und der Drain-Elektrode im Halbleiterkörper ein von dem Strompfad des Haupttransistors elektrisch isolierter Strompfad des Hilfstransistors gebildet ist. Er umfasst im Halbleiterkörper im Bereich des Strompfads weiterhin Dotiergebiete des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, beispielsweise p-Leitungstyp, die im Halbleiterkörper den Strompfad des Hilfstransistors steuernde Raumladungszonen aufbauen. Die Dotiergebiete sind von einer Gate-Elektrode zur Steuerung der Ausdehnung der Raumladungszonen des Hilfstransistors kontaktiert.
Vorteilhaft, jedoch nicht zwingend, sind in der erfindungsgemäßen Halbleiteranordnung die Drain- und Source-Elektroden von Haupt- und Hilfstransistor jeweils auf gegenüberliegenden Oberflächen des Halbleiterkörpers angeordnet, so dass vertikale Sperrschicht-Feldeffekttransistoren geformt werden.
In der erfindungsgemäßen Halbleiteranordnung sind die Drain-Elektrode des Haupttransistors und die Drain-Elektrode des Hilfstransistors elektrisch kurzgeschlossen. Vorteilhaft werden die Drain-Elektroden von Haupt- und Hilfstransistor als eine gemeinsame Drain-Elektrode geformt. Zudem ist die Source-Elektrode des Haupttransistors mit den im Halbleiterkörper des Hilfstransistors vorgesehenen, jeweils Raumladungszonen aufbauenden Dotiergebieten kurzgeschlossen. Zu diesem Zweck ist die Source-Elektrode des Haupttransistors mit der Gate-Elektrode des Hilfstransistors verbunden. Vorteilhaft, jedoch nicht zwingend, ist die Source-Elektrode des Haupttransistors mit einem Masseanschluss verbunden, so dass die Raumladungszonen aufbauenden Dotiergebiete des Hilfstransistors auf Nullpotenzial gelegt sind.
Gemäß einer besonders vorteilhaften Ausgestaltung der erfindungsgemäßen Halbleiteranordnung sind der Haupttransistor und der Hilfstransistor in einem selben Halbleiterkörper monolithisch integriert ausgebildet. In diesem Fall sind wenigstens die Raumladungszonen aufbauenden Gebiete von Haupt- und Hilfstransistor mittels einer Isolationseinrichtung voneinander elektrisch isolierbar bzw. isoliert. Hierdurch kann in vorteilhafter Weise ein im Wesentlichen gleiches Temperaturverhalten von Haupt- und Hilfstransistor erreicht werden.
Die Erfindung erstreckt sich ferner auf eine Schaltungsanordnung mit einer wie oben beschriebenen Halbleiteranordnung, welche ein von dem Potenzial der Source-Elektrode des Hilfstransistors gesteuertes Schaltelement umfasst, durch welches Gate- und Source-Elektrode des Haupttransistors mit einer die Raumladungszonen des Haupttransistors vergrößernden Potenzialdifferenz verbunden werden können. Zu diesem Zweck ist ein Steueranschluss des Schaltelements mit der Source-Elektrode des Hilfstransistors elektrisch leitend verbunden.
Bei dem Schaltelement kann es beispielsweise um ein mittels Feldeffekt steuerbares Schaltelement, wie ein MOSFET (Metal Oxid Field Effect Transistor), handeln. In diesem Fall ist die Source-Elektrode des Hilfstransistors mit der Gate-Elektrode des mittels Feldeffekt steuerbaren Transistors verbunden.
In einer vorteilhaften Ausgestaltung der Schaltungsanordnung ist beispielsweise ein Steuerkreis mit einer Strom-/Spannungsversorgung und einem seriell mit dem Schaltelement verschalteten Widerstand vorgesehen, wobei Gate- und Source-Elektrode des Haupttransistors über Abgriffe (Abzweige) die am Widerstand abfallende Spannung abgreifen.
In der erfindungsgemäßen Schaltungsanordnung kann die Gate-Elektrode des Haupttransistors durch das von dem Source-Potenzial des Hilfstransistors gesteuerte Schaltelement mit einem die Raumladungszonen vergrößernden Potenzial verbunden werden. Insofern wird die Gate-Elektrode des Haupttransistors gegenüber der Source-Elektrode des Haupttransistors mit einer Spannung geeigneten Vorzeichens vorgespannt, beispielsweise wird sie negativ vorgespannt, wenn die Raumladungszonen aufbauenden Halbleitergebiete des Haupttransistors vom p-Leitungstyp (Löcherleitung) sind.
Gemäß einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Schaltungsanordnung umfasst diese eine mit der Source-Elektrode des Hilfstransistors verbundene Spannungsteilerschaltung, beispielsweise eine Serienschaltung von Widerständen, welche mit einem Spannungsabgriff (Abzweig) versehen ist, der mit einem Steueranschluss des Schaltelements elektrisch leitend verbunden ist. In diesem Fall ist es besonders vorteilhaft, wenn der Hilfstransistor so ausgebildet ist, dass er anstelle einer herkömmlichen pentodenartige Strom-Spannungs-Kennlinie eine triodenartige Strom-Spannungs-Kennlinie aufweist.
Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Figuren genommen wird. Gleiche oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen bezeichnet.
1 zeigt eine Schaltungsanordnung eines herkömmlichen J-FETs mit einer mit dem Leistungspfad des J-FETs seriell verbundenen Last;
2 zeigt ein Schaltdiagramm der erfindungsgemäßen Halbleiteranordnung mit Haupt- und Hilfstransistor;
3 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Steuerung des Haupttransistors der erfindungsgemäßen Halbleiteranordnung;
4 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Steuerung des Haupttransistors der erfindungsgemäßen Halbleiteranordnung;
5 zeigt in einer schematischen Schnittdarstellung ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung;
6 zeigt ein Ersatzschaltbild der Halbleiteranordnung von 5;
7 zeigt in einer schematischen Schnittdarstellung ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung.
Die 1 wurde bereits in der Beschreibungseinleitung erläutert, so dass sich hier eine weitere Beschreibung erübrigt.
Es wird nun Bezug auf 2 und 3 genommen, worin ein Schaltdiagramm der erfindungsgemäßen Halbleiteranordnung mit Haupt- und Hilfstransistor und ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Steuerung des Haupttransistors der erfindungsgemäßen Halbleiteranordnung gezeigt ist.
Sei zunächst 2 betrachtet. Demnach umfasst die erfindungsgemäße Halbleiteranordnung, welche insgesamt mit der Bezugszahl 101 bezeichnet ist, zwei J-FETs, nämlich einen Haupttransistor, dessen Lastpfad (Leistungspfad) sich zwischen Drain-Anschluss (Drain-Elektrode) D und Source-Anschluss (Source-Elektrode) S1 erstreckt, und welcher von dem Gate-Anschluss (Gate-Elektrode) G1 gesteuert ist, und einen Hilfstransistor, dessen Lastpfad (Leistungspfad) sich zwischen Drain-Anschluss (Drain-Elektrode) D und Source-Anschluss (Source-Elektrode) S2 erstreckt, und welcher von dem Gate-Anschluss (Gate-Elektrode) G2 gesteuert ist.
Die Drain-Anschlüsse von Haupt- und Hilfstransistor sind kurzgeschlossen und formen so einen gemeinsanen Drain-Anschluss D. Zudem ist die Gate-Elektrode G2 des Hilfstransistors mit der Source-Elektrode S1 des Haupttransistors kurzgeschlossen. Die Source-Elektrode S1 des Haupttransistors ist vorzugsweise mit einem Masseanschluss verbunden, was in 2 nicht näher dargestellt ist. Die Source-Elektrode S2 des Hilfstransistors ist als "floatende" Elektrode mit keinem äußeren Potenzialanschluss verbunden.
In 3 ist ein Ausführungsbeispiel für eine Schaltungsanordnung mit der Halbleiteranordnung 101 von 2 schematisch dargestellt. In der Schaltungsanordnung von 3 ist eine Last 102 über eine elektrische Leitung 107 seriell mit dem sich zwischen Drain-Elektrode D und Source-Elektrode S1 erstreckenden Leistungspfad des Haupttransistors verbunden. Zudem ist in der Schaltungsanordnung ein Schaltkreis 109 angeordnet, welcher eine Serienschaltung eines mittels Feldeffekt steuerbaren Transistors 104 als Schaltelement zum Öffnen und Schließen des Steuerkreises 109, eine Strom-/Spannungsversorgung 105, sowie einen Widerstand 106 umfasst. Über jeweilige Abgriffe (Abzweige) 108, 113 greifen Gate-Elektrode G1 und Source-Elektrode S1 des Haupttransistors die über den Widerstand 106 abfallende Spannung ab, wodurch, bei durch das Schaltelement 104 geschlossenen Steuerkreis 109 die Gate-Elektrode G1 negativ gegenüber der Source-Elektrode vorgespannt wird. Zudem ist die Source-Elektrode S2 des Hilfstransistors über eine elektrische Leitung 103 mit dem Steueranschluss (Gate) des Feldeffekt-Transistors 104 verbunden, wodurch der Feldeffekt- Transistor geschaltet werden kann, um hierdurch den Steuerkreis 109 zu öffnen oder zu schließen.
Die Funktionsweise der erfindungsgemäßen Halbleiteranordnung von 2 und der erfindungsgemäßen Schaltungsanordnung von 3 ist wie folgt:
Ist der Steuerkreis 109 offen, befindet sich der Haupttransistor im selbstleitenden Zustand, so dass bei angelegter Lastspannung U_L ein Laststrom I_L durch die Last 102 und den zwischen Drain-Elektrode D und Source-Elektrode S1 befindlichen Lastpfad des Haupttransistors fließt, wie in 3 durch den Pfeil angedeutet ist. Da der Haupttransistor gewöhnlich so ausgelegt ist, dass er einen möglichst kleinen Durchlasswiderstand hat, fällt praktisch die gesamte Lastspannung U_L bereits an der Last 102 ab.
Tritt aber ein Kurzschluss in der Last 102 auf, so fällt praktisch die gesamte Lastspannung U_L an der Halbleiteranordnung 101 ab, mit der Folge eines starken Anstiegs der Stromstärke des durch den zwischen Drain-Elektrode D und Source-Elektrode S1 befindlichen Leistungspfad des Haupttransistors fließenden Stroms. Wie bereits eingangs erläutert wurde, steigt die Stromstärke im Leistungspfad des Haupttransistors bis zur Sättigungsstromstärke an, jedoch mit der Gefahr einer thermischen Zerstörung der Halbleiteranordnung aufgrund einer hohen elektrischen Verlustleistung, wie sie etwa in leistungselektronischen Anwendungen auftritt.
Im Kurzschlussfall führt das ansteigende Potenzial an der Drain-Elektrode D aber auch dazu, dass das Potenzial der Source-Elektrode S2 des Hilfstransistors ansteigt, quasi mit dem ansteigenden Potenzial der Drain-Elektrode D "mitgezogen" wird. Dies gilt nicht für das Potenzial der Gate-Elektrode G2 des Hilfstransistors, welches über die leitende Verbindung zur Source-Elektrode S1 des Haupttransistors auf einen bestimmten Potenzialwert, beispielsweise Nullpotenzial, festgeklemmt ist. Bei einem ansteigenden Drain-Potenzial kann das Potenzial der Source-Elektrode S2 somit nur bis zu einem kritischen Potenzialwert ansteigen, nämlich nur solange bis die Abklemmspannung zwischen Gate- und Source-Elektrode (U_GS-Pinch-off) des Hilfstransistors erreicht ist. In diesem Fall ist die Gate-Elektrode des Hilfstransistors so stark gegenüber seiner Source-Elektrode (negativ) vorgespannt, dass sich die Raumladungszonen der pn-Übergänge berühren und den Strompfad abklemmen. Der erreichte kritische Potenzialwert der Source-Elektrode S2 des Hilfstransistors kann somit im Kurzschlussfall in vorteilhafter Weise als Schwellwert zum Schalten eines Schaltelements eingesetzt werden.
Da die Source-Elektrode S2 des Hilfstransistors über die elektrische Leitung 103 mit dem Steueranschluss des (selbstsperrenden) Feldeffekt-Transistors 104 verbunden ist, liegt das bis zur Abklemmspannung ansteigende Potenzial der Source-Elektrode S2 auch dem Steueranschluss des Feldeffekt-Transistors an. Hierbei ist der Feldeffekt-Transistor 104 so ausgelegt, dass er bei Anlegen einer bestimmten Schwellspannung an seinen Steueranschluss, welche höchstens der Abklemmspannung des Hilfstransistors entspricht, in den leitenden Zustand übergeht, den Steuerkreis 109 schließt, so dass über die Abgriffe 108, 113 die Gate-Elektrode G1 des Haupttransistors gegenüber der Source-Elektrode S1 des Haupttransistors negativ vorgespannt wird. Dies hat zur Folge, dass der Sättigungsstrom durch den Haupttransistor im Kurzschlussfall in seiner Stromstärke verringert wird, wobei die Sättigungsstromstärke auf einen solchen Wert vermindert werden kann, dass die am Haupttransistor aufgrund der elektrischen Verlustleistung auftretende thermische Belastung so weit abgesenkt wird, dass eine Zerstörung des Haupttransistors verhindert werden kann.
In 4 ist ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Steuerung des Haupttransistors der erfindungsgemäßen Halbleiteranordnung gezeigt. Um unnötige Wiederholungen zu vermeiden, werden die lediglich die Unterschiede zum Ausführungsbeispiel von 3 erläutert und ansonsten wird auf die zu 3 gemachten Ausführungen Bezug genommen.
Das Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung von 4 unterscheidet sich von der Schaltungsanordnung von 3 dahin gehend, dass eine mit der Source-Elektrode S2 des Hilfstransistors verbundene Spannungsteilerschaltung, hier in Form einer Serienschaltung von Widerständen 111, 112, vorgesehen ist. Die Spannungsteilerschaltung ist mit einem zwischen die Widerstände 111, 112 greifenden Spannungsabgriff (Abzweig) 110 versehen, welcher über eine elektrische Leitung 114 mit dem Steueranschluss des Feldeffekttransistors 104 verbunden ist. Insbesondere für den Fall, dass der Hilfstransistors so ausgebildet ist, dass er eine triodenförmige Strom-Spannungs-Kennlinie hat, kann durch die Spannungsteilerschaltung eine Verminderung der Pinch-Off-Spannung auf einen für die Steuerung des Feldeffekttransistors 104 geeigneten Spannungswert erreicht werden. Somit können mittels geeigneter Spannungsteilung Schwellwerte genau definiert und Arbeitspunkte frei wählbar eingestellt werden.
Es wird nun Bezug auf 5 genommen, worin in einer schematischen Schnittdarstellung ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung gezeigt ist.
Der in 5 gezeigte Halbleiteraufbau umfasst einen ersten vertikalen J-FET (Haupttransistor), welcher in 5 auf der linken Seite dargestellt ist, und einen zweiten vertikalen J-FET (Hilfstransistor), welcher in 5 auf der rechten Seite dargestellt ist. Haupt- und Hilfstransistor sind in einem Halbleiterkörper monolithisch integriert geformt, jedoch wenigstens im Bereich ihrer Raumladungszonen erzeugenden Gebiete durch eine Isolationseinrichtung elektrisch voneinander getrennt bzw. trennbar. Der Aufbau von Haupttransistor, Hilfstransistor und Isolationseinrichtung wird nun im Detail erläutert.
Der Halbleiteraufbau umfasst als Halbleiterkörper ein schwach dotiertes erstes Halbleitergebiet 116 vom n-Leitungstyp ("Driftzone"), an dessen planaren, in 5 unteren Oberfläche 141 sich ein stark dotiertes zweites Halbleitergebiet 115 vom n-Leitungstyp ("Drain-Anschlusszone") befindet. Die Drain-Anschlusszone ist ihrerseits an ihrer der Oberfläche 141 abgewandten Oberfläche 136 von einer den beiden Transistoren gemeinsamen Drain-Elektrode (D) 134 kontaktiert, wobei die Drain-Anschlusszone 115 dazu dient, die Drain-Elektrode 134 an die Driftzone 116 ohm'sch anzuschließen. Die Drain-Elektrode 134 ist beispielsweise aus einem metallischen Material, wie Aluminium, gefertigt.
In der Driftzone 116 sind an ihrer der Oberfläche 141 gegenüber liegenden, in 5 oberen Oberfläche 137 dritte Halbleitergebiete 117, 139, 140, 124 vom p-Leitungstyp geformt, welche jeweils eine 5 nach oben offene wannenförmige Vertiefung aufweisen. Hierbei gehören die dritten Halbleitergebiete 117, 139 zum Haupttransistor, während die dritten Halbleitergebiete 124, 140 zum Hilfstransistor gehören.
Innerhalb einer jeden wannenförmigen Vertiefung der dritten Halbleitergebiete 117, 139 des Haupttransistors sind stark dotierte vierte Halbleitergebiete 118 vom n-Leitungstyp und stark dotierte fünfte Halbleitergebiete 119 vom p-Leitungstyp in lateraler Richtung (d. h. parallel zur Oberfläche 137 der Driftzone 116) nebeneinander angeordnet. Hierbei sind in dem dritten Halbleitergebiet 117 des Haupttransistors zwei vierte Halbleitergebiete 118 vom n-Leitungstyp angeordnet, welche ein einzelnes fünftes Halbleitergebiet 119 vom p-Leitungstyp umgeben. In dem dritten Halbleitergebiet 139 des Haupttransistors sind ein einzelnes viertes Halbleitergebiet 118 vom n-Leitungstyp und ein einzelnes fünftes Halbleitergebiet 119 vom p-Leitungstyp angeordnet, wobei sich das vierte Halbleitergebiet 118 auf der dem dritten Halbleitergebiet 117 zugewandten Seite befindet. Die innerhalb einer wannenförmigen Vertiefung eines dritten Halbleitergebiets 117, 139 des Haupttransistors befindlichen vierten Halbleitergebiete 118 und fünften Halbleitergebiete 119 grenzen jeweils an die Oberfläche 137 der Driftzone 116 an.
Gleichermaßen sind innerhalb einer jeden wannenförmigen Vertiefung der dritten Halbleitergebiete 140, 124 des Hilfstransistors stark dotierte vierte Halbleitergebiete 126 vom n-Leitungstyp und stark dotierte fünfte Halbleitergebiete 125 vom p-Leitungstyp in lateraler Richtung (d. h. parallel zur Oberfläche 137 der Driftzone 116) nebeneinander angeordnet. Hierbei sind in dem dritten Halbleitergebiet 124 des Hilfstransistors zwei vierte Halbleitergebiete 126 vom n-Leitungstyp angeordnet, welche ein einzelnes fünftes Halbleitergebiet 125 vom p-Leitungstyp umgeben. In dem dritten Halbleitergebiet 140 des Hilfstransistors sind ein einzelnes viertes Halbleitergebiet 126 vom n-Leitungstyp und ein einzelnes fünftes Halbleitergebiet 125 vom p-Leitungstyp angeordnet, wobei sich das vierte Halbleitergebiet 126 auf der dem dritten Halbleitergebiet 124 zugewandten Seite befindet. Die innerhalb einer wannenförmigen Vertiefung eines dritten Halbleitergebiets 124, 140 des Hilfstransistors befindlichen vierten Halbleitergebiete 126 und fünften Halbleitergebiete 125 grenzen jeweils an die Oberfläche 137 der Driftzone 116 an.
Die innerhalb einer selben wannenförmigen Vertiefung eines dritten Halbleitergebiets 117, 139 des Haupttransistors befindlichen vierten Halbleitergebiete 118 vom n-Leitungstyp und fünften Halbleitergebiete 119 vom p-Leitungstyp werden jeweils von einer selben Source-Elektrode (S1) 120 des Haupttransistors kontaktiert, welche beispielsweise aus einem metallischen Material, wie Aluminium, gefertigt ist. Um die Bildung eines parasitären Bipolartransistors zu vermeiden, sind die sich innerhalb einer selben wannenförmigen Vertiefung eines dritten Halbleitergebiets 117, 139 des Haupttransistors befindlichen vierten Halbleitergebiete 118 vom n-Leitungstyp und fünften Halbleitergebiete 119 vom p-Leitungstyp von der Source-Elektrode 120 kurzgeschlossen. Durch die starke Dotierung der vierten Halbleitergebiete 118 vom n-Leitungstyp und fünften Halbleitergebiete 119 vom p-Leitungstyp wird ein ohm'scher Anschluss ("Source-Anschlusszone") für die Source-Elektrode 120 des Haupttransistors geschaffen, wobei durch die fünften Halbleitergebiete 119 die Source-Elektrode 120 ohm'sch an die dritten Halbleitergebiete 117, 139 angeschlossen ist. Vorzugsweise ist die Source-Elektrode 120 des Haupttransistors mit einem elektrischen Masseanschluss verbunden, das heißt auf "Masse" (Nullpotenzial) gelegt.
Gleichermaßen werden die innerhalb einer selben wannenförmigen Vertiefung eines dritten Halbleitergebiets 124, 140 des Hilfstransistors befindlichen vierten Halbleitergebiete 126 vom n-Leitungstyp und fünften Halbleitergebiete 125 vom p-Leitungstyp jeweils von einer selben Source-Elektrode (S2) 130 des Hilfstransistors kontaktiert, welche beispielsweise aus Polysilizium oder einem metallischen Material, wie Aluminium, gefertigt ist. Um die Bildung eines parasitären Bipolartransistors zu vermeiden, sind die sich innerhalb einer selben wannenförmigen Vertiefung eines dritten Halbleitergebiets 124, 140 des Hilfstransistors befindlichen vierten Halbleitergebiete 126 vom n-Leitungstyp und fünften Halbleitergebiete 125 vom p-Leitungstyp von der Source-Elektrode 130 kurzgeschlossen. Durch die starke Dotierung der vierten Halbleitergebiete 126 vom n-Leitungstyp und fünften Halbleitergebiete 125 vom p-Leitungstyp wird ein ohm'scher Anschluss ("Source-Anschlusszone") für die Source-Elektrode 130 des Hilfstransistors geschaffen, wobei durch die fünften Halbleitergebiete 119 die Source-Elektrode 130 ohm'sch an die dritten Halbleitergebiete 124, 140 angeschlossen ist.
Weiterhin sind auf der Oberfläche 137 der Driftzone 116 sechste Halbleitergebiete 121, 137, 127 vom n-Leitungstyp angeordnet. Hierbei gehören die sechsten Halbeitergebiete mit der Bezugszahl 121 zum Haupttransistor, die sechsten Halbleitergebiete mit der Bezugszahl 127 gehören zum Hilfstransistor und das sechste Halbleitergebiet mit der Bezugszahl 131 gehört zur Isolationseinrichtung.
Die sechsten Halbeitergebiete 121 vom n-Leitungstyp des Haupttransistors und die dritten Halbleitergebiete 117, 139 des Haupttransistors sind relativ zueinander so angeordnet, dass ein jedes der sechsten Halbleitergebiete 121 des Haupttransistors die vierten Halbleitergebiete 118 vom n-Leitungstyp von zwei benachbarten dritten Halbleitergebiete 117, 139 kontaktiert, um so einen elektrischen Anschluss zwischen diesen zu schaffen. Gleichermaßen sind die sechsten Halbeitergebiete 127 vom n-Leitungstyp des Hilfstransistors und die dritten Halbleitergebiete 124, 140 des Hilfstransistors relativ zueinander so angeordnet, dass ein jedes der sechsten Halbleitergebiete 127 des Hilfstransistors die vierten Halbleitergebiete 126 vom n-Leitungstyp von zwei benachbarten dritten Halbleitergebiete 124, 140 kontaktiert, um so einen elektrischen Anschluss zwischen diesen zu schaffen. Das sechste Halbleitergebiet 131 vom n-Leitungstyp der Isolationseinrichtung und die angrenzenden dritten Halbleitergebiete 139, 140 von Haupt- und Hilfstransistor sind relativ zueinander so angeordnet, dass das sechste Halbleitergebiet 131 der Isolationseinrichtung die benachbarten dritten Halbleitergebiete 117, 139 kontaktiert, wobei die innerhalb der wannenförmigen Vertiefungen der dritten Halbleitergebiete 117, 139 befindlichen vierten Halbleitergebiete 118, 126 und fünften Halbleitergebiete 119, 125 nicht kontaktiert sind.
Auf einer der Oberfläche 137 der Driftzone 116 abgewandten Oberfläche der sechsten Halbleitergebiete 121, 131, 127 vom n-Leitungstyp sind jeweils siebte Halbleitergebiete 122, 132, 128 vom p-Leitungstyp angeordnet. Hierbei gehören die siebten Halbeitergebiete mit der Bezugszahl 122 zum Haupttransistor, während die siebten Halbleitergebiete mit der Bezugszahl 128 zum Hilfstransistor gehören. Das siebte Halbleitergebiet mit der Bezugszahl 132 gehört zur Isolationseinrichtung.
Die der Oberfläche 137 der Driftzone 116 abgewandte Oberfläche eines jeden der zum Haupttransistor gehörenden siebten Halbleitergebiete 122 vom p-Leitungstyp ist von einer Gate-Elektrode (G1) 123 kontaktiert. Gleichermaßen ist die der Oberfläche 137 der Driftzone 116 abgewandte Oberfläche eines jeden der zum Hilfstransistor gehörenden siebten Halbleitergebiete 128 vom p-Leitungstyp von einer Gate-Elektrode 129 kontaktiert. In entsprechender Weise ist die der Oberfläche 137 der Driftzone 116 abgewandte Oberfläche des zur Isolationseinrichtung gehörenden siebten Halbleitergebiets 132 vom p-Leitungstyp von einer weiteren Elektrode 133 kontaktiert. Die Elektroden können beispielsweise aus einem metallischen Material, wie Aluminium, gefertigt sein.
Die Gate-Elektrode 123, das siebte Halbleitergebiet 122 vom p-Leitungstyp und das sechste Halbleitergebiet 121 vom n-Leitungstyp, welche zum Haupttransistor gehören, die Gate-Elektrode 129, das siebte Halbleitergebiet 128 vom p-Leitungstyp und das sechste Halbleitergebiet 127 vom n-Leitungstyp, welche zum Hilfstransistor gehören, sowie die Elektrode 133, das siebte Halbleitergebiet 132 vom p-Leitungstyp und das sechste Halbleitergebiet 131 vom n-Leitungstyp, welche zur Isolationseinrichtung gehören, sind jeweils stapelförmig übereinander angeordnet.
Während die Gate-Elektrode (G1) 120 des Haupttransistors separat ansteuerbar ist, sind die Gate-Elektrode 129 des Hilfstransistors und die Elektrode 132 der Isolationseinrichtung über eine elektrische Verbindung 138 mit der Source-Elektrode (S1) 120 des Haupttransistors kurzgeschlossen.
Der in 5 gezeigte Halbleiteraufbau ist Teil eines Zellenfelds, in dem viele Zellen einen Haupttransistor und nur wenige (bis eine) Zellen den Hilfstransistor enthalte, wobei Haupt- und Hilfstransistor durch eine Isolationseinrichtung voneinander elektrisch getrennt sind. Zum Aufbau des Zellenfelds ist der in 5 gezeigte Teil des Zellenfelds des Haupttransistors in entsprechender Weise periodisch fortzusetzen. Haupt- und Hilfstransistor(en) sind somit in einem selben Halbleiterkörper (bzw. Halbleiteraufbau) monolithisch integriert. Dies hat den Vorteil einer wesentlich schnelleren Ansprechzeit im Fall eines Kurzschlusses einer seriell mit der erfindungsgemäßen Halbleiteranordnung verbundenen Last im Vergleich zu im Stand der Technik bekannten Maßnahmen, die auf der Auswertung des Drain-Potenzials beruhen und durch eine Logikschaltung erst ein Abschaltsignal generieren.
Durch die vierten Halbleitergebiete 118 vom n-Leitungstyp, die sechsten Halbleitergebiete 121 vom n-Leitungstyp, die Driftzone 116 und die Drain-Anschlusszone 115 wird für den Haupttransistor ein selbstleitender Strompfad (Elektronenleitung) zwischen Source-Elektrode 120 und Drain-Elektrode 134 geschaffen. Gleichermaßen wird durch die vierten Halbleitergebiete 126 vom n-Leitungstyp, die sechsten Halbleitergebiete 127 vom n-Leitungstyp, die Driftzone 116 vom n-Leitungstyp und die Drain-Anschlusszone 115 vom n-Leitungstyp für den Hilfstransistor ein selbstleitender Strompfad (Elektronenleitung) zwischen Source-Elektrode 130 und Drain-Elektrode 134 geschaffen.
Durch die (pn-)Übergänge der dritten Halbleitergebiete 117, 139, 140, 124 vom p-Leitungstyp zur n-leitenden Driftzone 116, sowie zu den sechsten Halbleitergebieten 121, 131, 127 vom n-Leitungstyp, werden jeweils Raumladungszonen (Verarmungszonen) gebildet. Gleichermaßen werden durch die (pn-)Übergänge der siebten Halbleitergebiete 122, 132, 128 vom p-Leitungstyp zu den sechsten Halbleitergebieten 121, 131, 127 vom n-Leitungstyp jeweils Raumladungszonen (Verarmungszonen) erzeugt. Die Ausdehnungen der Raumladungszone bestimmen sich hierbei durch die nach Maßgabe der Dotierungskonzentration der Halbleitergebiete vorliegenden Ladungsträgerkonzentrationen und den an den Übergängen anliegenden Potenzialdifferenzen. So können die Strompfade zwischen Source- und Drain-Elektroden von Haupt- und Hilfstransistor durch negatives Vorspannen der jeweiligen Gate-Elektroden 123, 129 und einer damit einher gehenden Vergrößerung der Raumladungszonen verengt beziehungsweise "abgeklemmt" werden. In dem in 5 dargestellten Halbleiteraufbau können die Strompfade besonders effektiv in Halbleiterbereichen der sechsten Halbleitergebiete 121, 131, 127 abgeklemmt werden, in denen sich, betrachtet in einer Projektionsrichtung senkrecht zur Oberfläche 137 der Driftzone 116, die dritten Halbleitergebiete 117, 139, 140, 124, und die siebten Halbleitergebiete 122, 132, 128, welche alle vom p-Leitungstyp sind, überlappen.
In entsprechender Weise können Haupt- und Hilfstransistor durch negatives Vorspannen der Elektrode 133 der Isolationseinrichtung und einer damit einher gehenden Vergrößerung der zugehörigen Raumladungszonen voneinander elektrisch isoliert werden.
Es wird nun Bezug auf 6 genommen, worin ein Ersatzschaltbild des Halbleiteraufbaus von 5 im Sperrfall dargestellt ist. Bei negativer Vorspannung der Gate-Elektrode G1 wird ein Stromfluss durch den zwischen Source-Elektrode S1 und Drain-Elektrode D befindlichen Lastpfad des Haupttransistors gesperrt, was durch die Diode 143 veranschaulicht ist. Gleichermaßen wird im Sperrfall der zwischen Source-Elektrode S2 und Drain-Elektrode D befindliche Lastpfad des Hilfstransistors gesperrt, was durch die Diode 142 veranschaulicht ist. In diesem Fall sind die Source-Gebiete von Haupt- und Hilfstransistor durch die Isolationseinrichtung voneinander elektrisch isoliert, was durch die beiden antiseriell geschalteten Dioden 144, 145 veranschaulicht ist, so dass die Source-Gebiete von Haupt- und Hilfstransistor auch unterschiedliche Potenzialwerte annehmen können.
Es wird nun Bezug auf 7 genommen, worin in einer schematischen Schnittdarstellung ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung gezeigt ist. Um unnötige Wiederholungen zu vermeiden, werden lediglich die Unterschiede zum Ausführungsbeispiel von 6 erläutert, und ansonsten wird auf die zu 6 gemachten Ausführungen verwiesen.
Das Ausführungsbeispiels von 7 unterscheidet sich von dem Ausführungsbeispiel von 6 durch die Ausgestaltung der Isolationseinrichtung zur elektrischen Isolierung der Source-Gebiete von Haupt- und Hilfstransistor. Während die Isolationseinrichtung von 6 eine Elektrode 133, einen siebten Halbleiterbereich 132 vom p-Leitungstyp und einen sechsten Halbleiterbereich 131 vom n-Leitungstyp umfasst, zeichnet sich die Isolationseinrichtung von 7 durch eine so genannte Metall-Isolator-Struktur aus. Hierbei ist eine metallische Elektrode 146 auf einer Isolationsschicht 135 aus einem elektrisch isolierenden Material vorgesehen, welche in Form einer vertikalen Struktur ausgebildet sind. Die Isolationsschicht 135 ist hierbei so angeordnet, dass sie, betrachtet in einer Projektionsrichtung senkrecht zur Oberfläche 137 der Driftzone 116, die dritten Halbleitergebiete 139, 140 von Haupt- und Hilfstransistor teilweise überlappt. Mittels Feldeffekt können die unterhalb der metallischen Elektrode 146 befindlichen Raumladungszonen an den (pn-)Übergängen der dritten Halbleitergebiete 139, 140 zur Driftzone 116 vergrößert werden, um hierdurch Haupt- und Hilfstransistor voneinander elektrisch zu isolieren.

1: J-FET
2: Last
101: Halbleiteranordnung
102: Last
103: elektrische Verbindung
104: Feldeffekttransistor
105: Strom-/Spannungsversorgung
106: Widerstand
107: elektrische Verbindung
108: Abzweig
109: Schaltkreis
110: Abzweig
111: Widerstand
112: Widerstand
113: Abzweig
114: elektrische Verbindung
115: zweites Halbleitergebiet
116: erstes Halbleitergebiet
117: drittes Halbleitergebiet des Haupttransistors
118: viertes Halbleitergebiet des Haupttransistors
119: fünftes Halbleitergebiet des Haupttransistors
120: Source-Elektrode des Haupttransistors
121: sechstes Halbleitergebiet des Haupttransistors
122: siebtes Halbleitergebiet des Haupttransistors
123: Gate-Elektrode des Haupttransistors
124: drittes Halbleitergebiet des Hilfstransistors
125: fünftes Halbleitergebiet des Hilfstransistors
126: viertes Halbleitergebiet des Hilfstransistors
127: sechstes Halbleitergebiet des Hilfstransistors
128: siebtes Halbleitergebiet des Hilfstransistors
129: Gate-Elektrode des Hilfstransistors
130: Source-Elektrode des Hilfstransistors
131: sechstes Halbleitergebiet der Isolationseinrichtung
132: siebtes Halbleitergebiet der Isolationseinrichtung
133: Elektrode der Isolationseinrichtung
134: Drain-Elektrode
135: Isolationsschicht
136: Oberfläche
137: Oberfläche
138: elektrische Verbindung
139: drittes Halbleitergebiet des Haupttransistors
140: drittes Halbleitergebiet des Hilfstransistors
141: Oberfläche
142: Diode (Hilfstransistor)
143: Diode (Haupttransistor)
144: Diode (Isolationseinrichtung)
145: Diode (Isolationseinrichtung)
146: metallische Elektrode

Claims

Halbleiteranordnung, mit einem selbstleitenden ersten Sperrschicht-Feldeffekttransistor und einem selbstleitenden zweiten Sperrschicht-Feldeffekttransistor, wobei jeder Sperrschicht-Feldeffekttransistor einen Halbleiterkörper (116) des einen Leitungstyps, der von einer Source-Elektrode (S1; S2) und einer von dieser beabstandeten Drain-Elektrode (D) kontaktiert ist, so dass zwischen der Source-Elektrode und der Drain-Elektrode im Halbleiterkörper ein Strompfad gebildet ist, und im Bereich des Strompfads im Halbleiterkörper vorgesehene Gebiete (117, 139, 122; 140, 128, 124) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die von einer Gate-Elektrode (G1; G2) kontaktiert sind und im Halbleiterkörper (116) den Strompfad steuernde Raumladungszonen aufbauen, umfasst, wobei die Drain-Elektroden der beiden Sperrschicht-Feldeffekttransistoren kurzgeschlossen sind, und die Source-Elektrode (S1) des ersten Feldeffekt-Transistors mit der Gate-Elektrode (G2) des zweiten Sperrschicht-Feldeffekttransistors kurzgeschlossen ist.
Halbleiteranordnung nach Anspruch 1, bei welcher der erste Sperrschicht-Feldeffekttransistor und der zweite Sperrschicht-Feldeffekttransistor in einem selben Halbleiterkörper (116) monolithisch integriert sind, wobei wenigstens die Raumladungszonen aufbauenden Gebiete (117, 139, 122; 140, 128, 124) des anderen, zum einen Leitungstyp entgegen gesetzten Leitungstyps der beiden Sperrschicht-Feldeffekttransistoren voneinander elektrisch isoliert sind.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche 1 bis 2, bei welcher die Source-Elektrode (S1) des ersten Sperrschicht-Feldeffekttransistors mit einem Masseanschluss verbunden ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche 1 bis 3, bei welcher Drain- und Source-Elektroden der beiden Sperrschicht-Feldeffekttransistoren jeweils auf gegenüberliegenden Oberflächen des Halbleiterkörpers angeordnet sind.
Schaltungsanordnung mit einer Halbleiteranordnung nach einem der vorhergehenden Ansprüche 1 bis 4, welche ein von dem Potenzial der Source-Elektrode (S2) des zweiten Sperrschicht-Feldeffekttransistors gesteuertes Schaltelement (104) umfasst, durch welches die Gate-Elektrode (G1) und die Source-Elektrode (S1) des ersten Sperrschicht-Feldeffekttransistors mit einer die Raumladungszonen vergrößernden Potenzialdifferenz gemäß dem Schaltzustand des Schaltelements verbunden werden.
Schaltungsanordnung nach Anspruch 5, welche eine mit der Source-Elektrode (S2) des zweiten Sperrschicht-Feldeffekttransistors verbundene Spannungsteilerschaltung (111, 112) umfasst, welche mit einem mit dem Schaltelement (104) elektrisch leitend verbundenen Spannungsabgriff (110) versehen ist.
Schaltungsanordnung nach Anspruch 6, bei welcher der zweite Sperrschicht-Feldeffekttransistor eine triodenartige Strom-Spannungs-Kennlinie aufweist.