DE102006033701A1

DE102006033701A1 - Herstellungsverfahren für ein elektronisches Bauelement und Bauelement in VQFN-Bauweise

Info

Publication number: DE102006033701A1
Application number: DE102006033701A
Authority: DE
Inventors: Michael Dipl.-Ing. Bauer (Fh); Christian Stümpfl; Ludwig Dipl.-Ing. Heitzer (Fh)
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-07-20
Filing date: 2006-07-20
Publication date: 2008-01-31
Anticipated expiration: 2026-07-21
Also published as: US8330260B2; DE102006033701B4; US20080017986A1

Abstract

Die Erfindung betrifft ein Herstellungsverfahren für ein elektronisches Bauelement in einer VQFN-Bauweise. Das Herstellungsverfahren ist durch folgende Verfahrensschritte gekennzeichnet: Verankern mindestens eines Halbleiterelementes, insbesondere eines Halbleiterchips (10), auf einem Ofersubstrat (20); Kontaktieren des mindestens einen Halbleiterelementes mit dem Opfersubstrat mit einem Ausbilden von Kontaktierungspunkten (30) auf dem Opfersubstrat; Ausbilden einer einer Verkapselung (40) auf der mit dem verankerten mindestens einen Halbleiterelement bestückten Oberseite des Opfersubstrates; Abtragen des Opfersubstrates mit einer Freilegung der Kontaktierungspunkte auf der Unterseite der Verkapselung.

Description

Die Erfindung betrifft ein Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise nach dem Oberbegriff des Anspruchs 1 und ein elektronisches Bauelement in VQFN-Bauweise nach dem Oberbegriff des Anspruchs 16.
Elektronische Bauelemente in VQFN- oder QFN-Bauweise sind Bauteile mit einem reduzierten oder fehlenden Leadframe. Die Bezeichnung QFN steht dabei als eine Abkürzung für die englische Bezeichnung „quad flat pack no-lead". Statt der von herkömmlichen Bauelementgehäusen bekannten Pins ("Beinchen") weisen derartige Bauelemente kurze Anschlussflächen auf, während das Gehäuse des Bauelementes eine nur oberhalb des Verdrahtungsträgers vorgesehene Verkapselung umfasst.
Derartige Bauelemente werden dort eingesetzt, wo eine möglichst platzsparende Gestaltung einer Leiterplatte oder einer vergleichbaren Schaltungsanordnung erforderlich ist. Sie können auch unter gewissen Umständen als ein Ersatz für elektronische Bauteile mit einer so genannten BGA-Konfiguration dienen. Die Bezeichnung BGA ist eine Abkürzung für „ball grid array" und beschreibt eine mit Lötbällen oder Lötkugeln besetzte Kontaktfläche, die auf der Unterseite eines derart gestalteten elektronischen Bauelementes ausgebildet ist.
Bauelemente der genannten Art werden durch Aufbringen eines Halbleiterelementes, beispielsweise eines Halbleiterchips, auf einen metallischen Träger hergestellt. Derartige Träger müssen strukturiert sein und verursachen durch ihre Herstellung hohe Kosten. Beim Aufbringen, insbesondere einem Kleben, größerer Chips bilden sich mitunter schlecht leitende Wärmebrücken aus, wodurch derartige Bauelemente sehr anfällig für Überhitzungen sind. Schließlich zeigt das elektronische Bauelement häufig eine schlechte MSL-Performanz mit einem MSL-Wert größer als 2 oder 3 durch eine ungenügende Haftung von Pressmasse und Klebstoff auf der Oberfläche des Leadframes.
Es besteht somit die Aufgabe, ein Herstellungsverfahren und eine Bauelementstruktur für eine kostengünstige Fertigung derartiger VQFN-Bauelemente anzugeben, das zu Bauelementen mit einer verbesserten Performanz und Betriebssicherheit führt und insbesondere in einer Großserienfertigung einsetzbar ist.
Diese Aufgabe wird mit einem Herstellungsverfahren mit den Merkmalen des Anspruchs 1 gelöst, wobei die nachfolgenden Unteransprüche zweckmäßige bzw. vorteilhafte Ausführungsformen und Varianten des Herstellungsverfahrens umfassen. Hinsichtlich des Vorrichtungsaspektes wird die Aufgabe mit einem elektronischen Bauelement mit den Merkmalen des Anspruchs 16 gelöst. Auch hier umfassen die Unteransprüche zweckmäßige bzw. vorteilhafte Ausführungsformen.
Das Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise ist durch folgende Verfahrensschritte gekennzeichnet:
Als erstes wird ein Opfersubstrat bereitgestellt. Im Anschluss daran wird ein Halbleiterelement, insbesondere ein Halbleiterchip, auf dem Opfersubstrat verankert. Das Halbleiterelement wird mit dem Opfersubstrat kontaktiert, wobei Kontaktierungspunkte auf dem Opfersubstrat ausgebildet werden. Als nächstes wird eine Verkapselung auf der mit dem Halbleiterelement bestückten Oberseite des Opfersubstrates ausgebildet. Das Opfersubstrat wird nach dem Ausbilden der Verkapselung abgetragen, wobei dabei die Kontaktierungspunkte auf der Unterseite der Verkapselung freigelegt werden.
Das erfindungsgemäße Herstellungsverfahren beruht somit darauf, die Halbleiterelemente auf einem Opfersubstrat anzuordnen, das nur zeitweilig als Unterlage bzw. Gegenfläche zur Herstellung von Kontaktierungen am Halbleiterelement gebraucht wird und nach der Fertigstellung der Kontaktierungen und der Verkapselung vollständig entfernt (geopfert) wird. Dadurch wird die Unterseite der Verkapselung mit dem nunmehr in der Verkapselung eingeschlossenen Halbleiterelement und den in der Verkapselung eingebetteten Kontaktierungspunkten vollständig freigelegt.
Es entfallen somit die aus den bekannten Herstellungsverfahren notwendigen kostenintensiven und kompliziert strukturierten Träger vollkommen, während bei den erfindungsgemäß hergestellten Bauelemente allein schon durch das komplette Fehlen eines konventionellen Trägers die erwähnten Performanzprobleme nicht mehr auftreten. Die so gefertigten Bauelemente weisen darüber hinaus auch einen besonders einfachen Aufbau auf.
Zum mechanischen Verankern der Halbleiterelemente auf dem Opfersubstrat wird ein Auflöten bzw. Auflegieren des Halbleiterelementes mit einer vorhergehenden Metallisierung des Opfersubstrates angewandt. Die Verankerung erfüllt dabei im wesentlichen nur den Zweck, das Halbleiterelement genau und gegen Verschiebungen gesichert auf dem Opfersubstrat zu platzieren.
Als Opfersubstrat können verschiedene Materialien zum Einsatz kommen. Bei einer ersten Ausführungsform wird auf einen metallisierten, ätz- und schleifbaren Silizium-Wafer zurückgegriffen. Derartige Substrate sind kostengünstig und fallen als Ausschuss oder Nebenprodukte bei der Chip-Herstellung an.
Alternativ dazu kann als Opfersubstrat ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Glaskörper verwendet werden. Ebenso kann ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Metallkörper verwendet werden, der insbesondere aus Nickel, einer Nickellegierung, Stahl, Kupfer oder eine Kupferlegierung besteht.
Schließlich bietet sich auch eine Ausführungsform des Opfersubstrates aus einem auf seiner Oberfläche metallisierten Faserverbundwerkstoff, insbesondere Papier, an. Derartige Werkstoffe sind leicht, kostengünstig und besonders gut abtragbar.
Zum Kontaktieren des Halbleiterelementes auf dem Opfersubstrat wird zweckmäßigerweise ein Drahtbonden angewendet. Hierzu werden bei einer zweckmäßigen Gestaltung des Bondens auf dem Opfersubstrat außerhalb der Peripherie des Halbleiterelementes eine Reihe von Bondbumps gesetzt und das Bonden zwischen den Bondbumps und Bondpads auf dem Halbleiterelement ausgeführt.
Alternativ zur Ausbildung der Bondbumps kann auch ein Reverse-Bonding zwischen Halbleiterelement und Opfersubstrat ausgeführt werden, wobei Nailheads auf dem Opfersubstrat ausgebildet werden. Die Bondbumps bzw. Nailheads dienen dazu, die Kontaktierungspunkte der entstehenden Drahtbondverbindungen auf dem Opfersubstrat hinreichend groß auszubilden, damit diese später auf der freiliegenden Unterseite der Verkapselung eine ausreichende Größe und Ausdehnung aufweisen.
Die Bondbumps stellen dabei kleine Erhebungen oder erhabene Punkte mit einer verbreiterten Grundfläche auf der Oberfläche des Opfersubstrates dar. Die Nailheads wiederum entstehen automatisch beim Reverse-Bonding-Prozess, bei dem ein Wedge einen Bond-Zyklus nicht auf dem Substrat, sondern auf dem Halbleiterelement abschließt.
Die Verkapselung wird zweckmäßigerweise mittels eines großflächigen Moldprozesses in Form einer Bedeckung mehrerer auf dem Opfersubstrat verankerter und kontaktierter Halbleiterelemente ausgeführt, wobei sich eine zusammenhängende, mehrere Halbleiterelemente überdeckende Pressmasseschicht herausbildet. Ein derartiger Verkapselungsschritt ist unter Bedingungen einer Großserienfertigung besonders zweckmäßig.
Das Abtragen des Opfersubstrates kann auf unterschiedlichem Wege erfolgen. Bei einer ersten Ausführungsform erfolgt das Abtragen durch ein Abschleifen des Materials des Opfersubstrates. Bei einer weiteren Ausführungsform wird das Opfersubstrat durch Abätzen oder ein Ablösen abgetragen. Der jeweils zweckmäßigste, zum Abtragen des Opfersubstrates verwendete Prozess richtet sich nach den chemisch-physikalischen Eigenschaften des das Opfersubstrat bildenden Materials.
Zweckmäßigerweise erfolgt nach dem Abtragen des Opfersubstrates ein Vereinzeln der zusammenhängenden Pressmasseschicht in eine Menge einzelner Bauelemente. Das Vereinzeln kann bei einer ersten Ausführungsform durch Schneiden, insbesondere ein Laserschneiden erfolgen. Bei einer zweiten Ausführungsform erfolgt das Vereinzeln durch Sägen und/oder Trennschleifen. Der jeweils zweckmäßigste Vereinzelungsprozess hängt von der Art des Verkapselungsmaterials bzw. der zu erreichenden Güte der Trennkanten der einzelnen Bauelemente ab.
Ein erfindungsgemäßes elektronisches Bauelement zeichnet sich durch eine substratlose Anordnung aus einem Halbleiterelement, insbesondere einem Halbleiterchip, und einer das Halbleiterelement mindestens auf dessen Oberseite überdeckenden Verkapselung mit einer Reihe von dem Halbleiterelement zur Unterseite der Verkapselung führenden Bonddrähten mit auf der Unterseite der Verkapselung eingebetten Kontaktierungspunkten aus.
Das Bauelement besteht demnach ausschließlich aus dem Halbleiterelement und der Verkapselung mit der eingebetten Kontaktierung. Aufwändige Trägermaterialien und Trägergestaltungen entfallen vollkommen. Das Bauteil ist durch den nachhaltig vereinfachten Aufbau besonders flach und platzsparend in Schaltungen einfügbar.
Die Kontaktierungspunkte sind bei einer ersten Ausführungsform als in die Verkapselung eingebettete Bonddrahtkugeln ausgebildet. Bei einer zweiten Ausführungsform sind die Kontaktierungspunkte als in die Verkapselung eingebettete Nailheads mit einem in der Verkapselung verborgenen Bonddrahtrest ausgebildet. Beide Ausführunsgformen weisen hinreichend große Kontaktierungspunkte auf.
Bei einer zweckmäßigen Erweiterung des elektronischen Bauelementes ist die Unterseite der Verkapselung als ein Ball Grid Arrag mit auf den Kontaktierungspunkten aufgebrachten Lötbällen ausgebildet. Das elektronische Bauelement kann damit wie ein BGA-Substrat oder ein Bauelement nach BGA-Bauweise verarbeitet und mit einem Leiterplatte kontaktiert werden.
Das Herstellungsverfahren und das elektronische Bauelement sollen nachfolgend anhand von Ausführungsbeispielen und Figuren näher erläutert werden. Es werden für gleiche oder gleich wirkende Teile in allen Figuren dieselben Bezugszeichen verwendet.
Es zeigt
1 eine beispielhafte Schichtstruktur des elektronischen Bauelementes mit Opfersubstrat und abgetragenem Opfersubstrat in einer Schnittdarstellung,
2 das in 1 gezeigte elektronische Bauelement in einer Ansicht von unten,
3 bis 8 eine Reihe beispielhafter Schritte des erfindungsgemäßen Herstellungsverfahrens in einer Großserienproduktion.
1 zeigt in der oberen Darstellung eine beispielhafte Schichtstruktur des elektronischen Bauelementes vor und nach dem Abtragen des Opfersubstrats. Ein Halbleiterelement 10, beispielsweise ein Halbleiterchip, ist auf dem Opfersubstrat 20 verankert und über eine Reihe von Kontaktierungspunkten 30 mit dessen Oberfläche kontaktiert. Die mit dem Halbleiterelement besetzte Oberfläche des Opfersubstrates sowie die Kontaktierungspunkte liegen unter einer Verkapselung 40.
Das Opfersubstrat 20 ist in der unteren Darstellung abgetragen. Die Kontaktierungspunkte 30 liegen nun auf der Unterseite der Verkapselung 40 frei und bilden nun die äußeren Kontaktierungsstellen des fertigen elektronischen Bauelementes in der VQFN-Bauweise.
Die Kontaktierungspunkte 30 sind für eine komplikationslose Kontaktierung des elektronischen Bauelementes als Bonddrahtkugeln oder Ballbumps 50 ausgebildet, von denen jeweils ein Bonddraht 51 zum Halbleiterelement 10 verläuft. Die Bonddrahtkugeln bilden dabei eine vergrößerte Grundfläche auf dem Opfersubstrat 20 und somit eine vergrößerte Kontaktfläche auf dem schließlich fertigen Bauelement nach dem Abtragen des Opfersubstrates aus.
Die Bonddrähte und Ballbumps bestehen aus dem für Halbleiterkontaktierungen üblichen Material, insbesondere Aluminium, Kupfer, Gold oder den entsprechenden Legierungen. Das Halbleiterelement 10 ist mit den üblichen Mitteln auf dem Opfersubstrat verankert, insbesondere aufgelötet oder auflegiert. Das Opfersubstrat und/oder das Halbleiterelement weisen zu diesem Zweck eine Metallisierung 52 auf.
2 zeigt beispielhaft eine Untersicht des erfindungsgemäßen Bauelementes. Zu erkennen ist die Unterseite der Verkapselung 40 mit dem darin eingebetteten Halbleiterelement 10 und den sich auf der Fläche der Verkapselung abzeichnenden Kontaktierungspunkten 30, insbesondere den nun freigelegten Unterseiten der Ballbumps 50. Wie aus der Figur zu ersehen ist, weisen die Kontaktierungspunkte eine zueinander definierte geometrische Lage auf und sind in diesem Beispiel entlang einer im wesentlichen quadratisch verlaufenden Linie angeordnet.
Die Unterseite ses elektronischen Bauelementes ist bei einer solchen Ausführungsform als ein Ball-Grid-Array (BGA) ausgebildet und kann wie ein BGA-Substrat auf einer Leiterplatte oder einem sonstigen Elementeträger kontaktiert werden.
Die 3 bis 8 zeigen beispielhafte Herstellungsschritte des erfindungsgemäßen Bauelementes, die insbesondere für eine Großserienfertigung geeignet sind.
3 zeigt einen beispielhaften Bestückungsprozess des Opfersubstrates 20. In dem hier dargestellten Beispiel handelt es sich um einen Siliziumwafer, der mindestens im Bereich der Verankerungsplätze des Halbleitersubstrates metallisierte Bereiche 52 aufweist. Bei dem Siliziumwafer handelt es sich beispielsweise um einen sogenannten „Dummy"-Wafer, der zur Auffüllung von Beschickungschargen in den Bearbeitungsprozessen zur Erzeugung von Halbleiterchips mitläuft, auf dem aber keine Halbleiterchips erzeugt werden, und der aus dem Produktionsprozess der Chipherstellung als Nebenprodukt anfällt.
Ebenso können Wafer zum Einsatz kommen, die als Ausschuss aus anderen Produktionsprozessen ausgesondert wurden bzw. nach einem gewissen Recycling-Prozess wieder in den Produktionsprozess überführt werden. Derartige Opfersubstrate in Form von Silizium-Wafern sind also im Prinzip ohne größeren Kosten- und Herstellungsaufwand verfügbar.
Die Metallisierung 52 weist eine Dicke im Bereich von bis zu 3 μm auf und wird zweckmäßigerweise in einem Gasphasenabscheidungsverfahren, insbesondere durch ein Sputtern oder Vakuumaufdampfen unter Verwendung der dazu üblichen Beschichtungsanlagen und -technologien aufgebracht.
Bei der Darstellung in 3 läuft ein größeres Opfersubstrat 20 in einer Produktionsanlage durch und wird in regelmäßigen Abständen mit den Halbleiterelementen 10 besetzt. Die Besetzung kann in eindimensionaler Richtung, d.h. entlang eines Streifens, erfolgen. Bevorzugt werden aber zweidimensionale Anordnungen von Halbleiterelementen auf einem einzigen größeren Opfersubstrat verankert werden. Das Besetzen und Verankern erfolgt durch Auflöten oder Auflegieren. Ein Aufkleben ist ebenso möglich.
Die auf dem Opfersubstrat 20 verankerten Halbleiterelemente werden nunmehr auf dem Opfersubstrat kontaktiert. Ein Beispiel hierfür zeigt 4. Bei diesem Beispiel werden zunächst in der Umgebung jedes verankerten Halbleiterelementes eine Reihe von Ballbumps oder Bonddrahtkugeln auf dem Opfersubstrat in der für das spätere Bauelement erforderlichen Kontaktgeometrie abgesetzt. Hierzu kann auf ein herkömmliches Wedge- oder Ballbonden zurückgegriffen werden. Die abgesetzten Ballbumps bilden dabei auf dem Opfersubstrat eine Reihe von Kontaktierungspunkten mit vergrößerten Kontaktflächen aus.
Anschließend erfolgt ein Bonden zwischen den Ballbumps und dem Halbleiterelement unter Verwendung eines herkömmlichen Wedge- oder Ballbondverfahrens.
Anstelle des Setzens der Ballbumps und des danach folgenden Bondens kann auch ein Reverse-Bonden zwischen dem Halbleiterelement und dem Opfersubstrat ausgeführt werden. Bei diesem Bondverfahren werden Nailheads mit Bonddrahtresten auf dem Opfersubstrat erzeugt und gleichzeitig das Halbleiterelement kontaktiert. Unter Hinweis auf die Darstellung in 4 ist anzumerken, dass mehr als zwei Kontaktierungspunkte je Halbleiterelement auf dem Opfersubstrat mit mehr als zwei Bonddrähten erzeugt werden können, wobei die Kontaktierungspunkte beispielsweise gemäß der Darstellung in 2 um die Halbleiterelemente herum verteilt sein können. Die konkrete Anordnung der Halbleiterelemente auf dem Opfersubstrat sowie die effektivste Raumaufteilung und Konzeption der Bondgeometrie wird in Abhängigkeit von dem zu erzeugenden Bauelement geplant.
Eine besondere Strukturierung des Opfersubstrates ist dabei nicht notwendig. Die Halbleiterelemente können in einer sehr hohen Dichte auf dem Opfersubstrat platziert werden. Die Pitchabstände können sehr fein realisiert werden und sind frei programmierbar.
Der Kontaktierung schließt sich ein Verkapselungsschritt an. Ein erster Teilschritt ist beispielhaft in 5 dargestellt. Im Folgenden wird ein Verkapseln unter Verwendung eines so genannten Moldprozesses, d.h. unter Auftragen einer Pressmasse beschrieben.
Die Anordnung der auf dem Opfersubstrat kontaktierten Halbleiterelemente wird mit einer Pressmatrize 61 überdeckt. Die Pressmatrize weist bei einer zweckmäßigen Ausgestaltung eine innere Formgebung auf, die ein späteres Vereinzeln der elektronischen Bauelemente erleichtert. Sie wird nachfolgend mit Pressmasse gefüllt.
Nach dem Einfüllen der Pressmasse und dem Entfernen der Pressmatritze ist die Anordnung der kontaktierten Halbleiterelemente auf dem Opfersubstrat flächig mit Pressmasse überdeckt. Diese bildet eine flächige Pressmasseschicht 60 aus, die gegebenenfalls eine Reihe von Sollbruchstellen 62 zum späteren Vereinzeln aufweist.
Das Opfersubstrat 10 wird im Anschluss daran abgetragen. Hierzu können insbesondere Ätz- oder Schleifverfahren zur Anwendung kommen. Die genaue Planung und technologische Gestaltung des Abtragens hängt vom Material und der Dicke des Opfersubstrats ab. Opfersubstrate aus Faserverbundwerkstoffen, insbesondere Papier oder verwandten Werkstoffen, können in einem kombinierten Ätz- und Abweichprozess abgetragen werden. Hierzu ist insbesondere die Einwirkung von Heißdampf unter Hinzugabe zellulosezersetzender Chemikalien möglich.
Opfersubstrate aus Glaswerkstoffen können unter der Einwirkung von Flusssäure oder dergleichen Verbindungen abgeätzt werden. Wegen den umweltgefährdenden Eigenschaften bzw. der Gefährlichkeit derartiger Chemikalien kann auch ein Abschleifen des Opfersubstrates erfolgen. Das Abschleifen wird entweder durch eine auf dem Opfersubstrat rotierende Schleiffläche oder durch einen Pulverstrahlprozess erreicht. Letzterer bietet den Vorteil einer hohen Abtragungsgeschwindigkeit und einer verschleißarmen und genauen Schleiftechnologie. Opfersubstrate aus Silizium oder Metallen können ebenso abgeschliffen oder abgeätzt werden. Hierzu werden die entsprechenden Chemikalien bzw. Schleiftechniken verwendet.
Als Ergebnis liegt die in 7 dargestellte Pressmasseschicht 60 mit den im Innern eingebetteten Halbleiterelementen und den auf der Unterseite freigelegten Ballbumps 50 vor. Das Gehäuse weist eine Reihe von Sollbruchstellen 62 auf, an denen die Bauelemente anschließend vereinzelt werden.
Hierzu wird die Pressmasseschicht zweckmäßigerweise auf eine Sägefolie, dem so genannten Dicing Tape, überführt und entlang der Sollbruchstellen getrennt. Der Trennvorgang kann durch ein Sägen, ein Laserschneiden oder ein Trennschleifen erfolgen. Durch die Keilwirkung der Sollbruchstellen wird der Trennvorgang vereinfacht. Alternativ dazu ist auch ein Brechen entlang der Sollbruchstellen unter Einwirkung eines auf die Sollbruchstellen aufgesetzten Keil- oder Stanzwerkzeuges möglich.
8 zeigt den Trennvorgang schematisch. Das auf das Dicing Tape aufgesetzte Gehäuse 60 wird entlang der Sollbruchstellen 62 getrennt. Das vereinzelte Bauelement 70 haftet auf dem Dicing Tape und fällt dadurch nicht unkontrolliert ab. Nach dem Trennen der einzelnen elektronischen Bauelemente wird das Dicing Tape mit den nun einzeln vorliegenden Bauelementen zu einer Entnahmestation bewegt, von der die nun einzeln vorliegenden Bauelemente entnommen und weiter verarbeitet werden können.
Das beschriebene Herstellungsverfahren ist durch die große Bauteilmenge, die auf einem Opfersubstrat angeordnet und quasi gleichzeitig erzeugt wird, sehr produktiv. Auf der Unterseite der elektronischen VQFN-Packages sind lötbare Oberflächen, d.h. die Kontaktierungen 30, unmittelbar vorhanden und ein zusätzliches Metallbeschichten (Plating) kann daher bei nachfolgenden Verarbeitungsschritten entfallen. Die Gehäuse selbst können extrem dünn, insbesondere in einer Dicke von weniger als 500 μm realisiert werden.
Die entstehenden Bauelemente weisen eine niedrige Feuchtigkeitssensitivität, d.h. einen MSL von 1 oder 2 auf.
Das Herstellungsverfahren bzw. das elektronische Bauelement wurden anhand von Ausführungsbeispielen näher erläutert. Es können im Rahmen fachmännischen Handelns weitere vorteilhafte bzw. zweckmäßige Änderungen vorgenommen werden. Weitere Ausführungsformen ergeben sich aus den Unteransprüchen.

10: Halbleiterelement
20: Opfersubstrat
30: Kontaktierungspunkt
40: Verkapselung
50: Ballbump
51: Bonddraht
52: Metallisierung
60: Pressmasseschicht
61: Pressmatritze
62: Sollbruchstelle
70: vereinzeltes Bauelement

Claims

Herstellungsverfahren für ein elektronisches Bauelement, mit den Schritten: – Bereitstellen eines Opfersubstrates (20), – Verankern eines Halbleiterelementes, insbesondere eines Halbleiterchips (10), auf dem Opfersubstrat, – Kontaktieren des Halbleiterelementes mit dem Opfersubstrat mit einem Ausbilden von Kontaktierungspunkten (30) auf dem Opfersubstrat, – Ausbilden einer Verkapselung (40) auf der mit dem Halbleiterelement bestückten Oberseite des Opfersubstrates, – Abtragen des Opfersubstrates mit einer Freilegung der Kontaktierungspunkte auf der Unterseite der Verkapselung.
Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Kontaktieren des Halbleiterelementes auf dem Opfersubstrat ein Drahtbonden angewendet wird.
Herstellungsverfahren nach Anspruch 2, dadurch gekennzeichnet, dass vor dem Ausführen des Bondens auf dem Obersubstrat eine Anordnung von Bondbumps (50) gesetzt wird und das Bonden zwischen den Bondbumps und Bondpads auf dem Halbleiterelement (10) ausgeführt wird.
Herstellungsverfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Bonden als ein Reverse-Bonding mit einem Ausbilden von Nailheads auf dem Opfersubstrat (20) ausgeführt wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Ausbilden der Verkapselung mit einem flächigen Moldprozess mit einer Bedeckung mehrerer auf dem Opfersubstrat verankerter und kontaktierter Halbleiterelemente mit einer Herausbildung einer zusammenhängenden, mehrere Halbleiterelemente überde ckenden Pressmasseschicht (60) erfolgt und nach dem Abtragen des Opfersubstrates ein Vereinzeln der zusammenhängenden Pressmasseschicht in eine Menge einzelner Bauelemente ausgeführt wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Abtragen des Opfersubstrates durch Abschleifen erfolgt.
Herstellungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Abtragen des Opfersubstrates durch Ätzen und/oder ein chemisches Ablösen erfolgt.
Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Vereinzeln der zusammenhängenden Pressmasseschicht (60) durch Schneiden, insbesondere Laserschneiden, erfolgt.
Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Vereinzeln der zusammenhängenden Pressmasseschicht durch Sägen und/oder Trennschleifen erfolgt.
Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Verankern des Halbleiterelementes (10) auf dem Opfersubstrat (20) ein Auflöten oder Auflegieren mit einer vorhergehenden Metallisierung des Opfersubstratoberfläche angewendet wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (20) ein auf der Oberseite metallisierter ätz- und schleifbarer Siliziumwafer verwendet wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (20) ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Glaskörper verwendet wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (20) ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Metallkörper, insbesondere bestehend aus Nickel, einer Nickellegierung, Stahl, Kupfer oder einer Kupferlegierung, verwendet wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (20) ein auf der Oberseite metallisierter ätz- und ablösbarer Faserverbundwerkstoff, insbesondere Papier verwendet wird.
Elektronisches Bauelement in VQFN-Bauweise, gekennzeichnet durch eine substratlose Anordnung aus einem Halbleiterelement, insbesondere einem Halbleiterchip (10), und einer das Halbleiterelement mindestens auf dessen Oberseite überdeckenden Verkapselung (40) mit einer Reihe von dem Halbleiterelement zur Unterseite der Verkapselung führenden Bonddrähten (51) mit auf der Unterseite der Verkapselung eingebetteten Kontaktierungspunkten (30).
Elektronisches Bauelement nach Anspruch 15, dadurch gekennzeichnet, dass die Kontaktierungspunkte (30) als in die Verkapselung (40) eingebettete Bonddrahtkugeln (50) ausgebildet sind.
Elektronisches Bauelement nach Anspruch 15, dadurch gekennzeichnet, dass die Kontaktierungspunkte (30) als in die Verkapselung (40) eingebettete Nailheads mit je einem in er Verkapselung verborgenen Bonddrahtrest ausgebildet sind.
Elektronisches Bauelement nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass die Unterseite der Verkapselung (70) als ein Ball Grid Array mit auf den Kontaktierungspunkten aufgebrachten Lötbällen ausgebildet ist.