[go: up one dir, main page]

DE102006014048A1 - Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur - Google Patents

Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur Download PDF

Info

Publication number
DE102006014048A1
DE102006014048A1 DE102006014048A DE102006014048A DE102006014048A1 DE 102006014048 A1 DE102006014048 A1 DE 102006014048A1 DE 102006014048 A DE102006014048 A DE 102006014048A DE 102006014048 A DE102006014048 A DE 102006014048A DE 102006014048 A1 DE102006014048 A1 DE 102006014048A1
Authority
DE
Germany
Prior art keywords
master
refresh
wordline
word line
driven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006014048A
Other languages
English (en)
Inventor
Wolfgang Hokenmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102006014048A1 publication Critical patent/DE102006014048A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Es werden Techniken und Vorrichtungen bereitgestellt, mit denen man den Stromverbrauch während Auffrischzyklen von DRAM-Bausteinen, die Wortleitungssegmente benutzen, reduzieren kann. Anstatt eine Master-Wortleitung jedes Mal, wenn ein entsprechendes Wortleitungssegment aufgefrischt wird, zu aktivieren und danach zu deaktivieren (vorzuladen), kann die Master-Wortleitung aktiviert bleiben, während entsprechende Wortleitungssegmente aufgefrischt werden.

Description

  • Hintergrund der Erfindung
  • Technisches Gebiet
  • Die Erfindung betrifft allgemein Speicherbausteine und insbesondere die Verringerung des Stromverbrauchs während Auffrisch-Operationen.
  • Die Entwicklung der Submikrometer-CMOS-Technologie hat zu einer zunehmenden Nachfrage nach schnellen Halbleiterspeicherbausteinen wie zum Beispiel dynamischen Direktzugriffsspeicher (DRAM)-Bausteinen, pseudostatischen Direktzugriffsspeicher-Bausteinen (PSRAM) und dergleichen geführt. Hier werden solche Speicherbausteine kollektiv als DRAM-Bausteine bezeichnet.
  • DRAM-Bausteine verwenden Speicherzellen (die auch als Speicherknoten bezeichnet werden), die aus einem Transistor und einem Kondensator bestehen. Der Zugriff auf die Zellen erfolgt durch Aktivieren einer Wortleitung, Einschalten des Transistors und Ankoppeln des Kondensators an eine Bitleitung. Die auf dem Kondensator gespeicherte Ladung wird dann durch einen Leseverstärker gelesen, um zu bestimmen, ob in der Zelle, auf die zugegriffen wird, ein logisches Bit "1" oder "0" von Daten gespeichert ist. Aufgrund von Leckstrom kann in den Kondensatoren gespeicherte Ladung soweit verloren werden, dass die entsprechenden Daten nicht mehr gültig sind.
  • Folglich benötigen DRAM-Bausteine Auffrischoperationen, um ihre gespeicherten Daten zu behalten. Auffrischoperationen werden in der Regel in regelmäßigen Zeitintervallen durchgeführt, indem man eine Wortleitung aktiviert, oder eine Anzahl von Wortleitungen, gefolgt durch ein Vorladen derselben Wortleitung oder Wortleitungen. Diese Operation wird für die nächste Wortleitung oder Menge von Wortleitungen wiederholt, bis der gesamte Chip aufgefrischt ist. Moderne DRAM-Bausteine bestimmen die Wortleitungsadresse für jede Auffrischoperation intern. Jede Auffrischoperation wird entweder extern mittels eines externen Befehls (z.B. ein Auffrischbefehl des Typs CAS vor RAS oder "CBR") eingeleitet oder intern, wenn sich der Baustein in einem "Selbstauffrischmodus" oder einem ähnlichen standby-artigen Modus befindet.
  • Um den Zugriff auf Speicherzellen zu optimieren (z.B. den Zugriff zu beschleunigen, die Signalführung zu vereinfachen und/oder das Layout zu vereinfachen), werden Wortleitungen manchmal gruppiert und durch Master-Wortleitungen gesteuert. 1 zeigt eine herkömmliche DRAM-Master-Wortleitungsanordnung 100. Während Auffrischoperationen werden lokale Wortleitungen oder "Wortleitungssegmente" 112 aktiviert durch: (a) Aktivierung der steuernden Master-Wortleitung 110 für die Gruppe und (b) Setzen eines Signals auf einer Steuerleitung 113 für einen entsprechenden Wortleitungssegmenttreiber 114 für ein bestimmtes Wortleitungssegment 112, während die Master-Wortleitung 110 aktiviert ist. Wie in dem Auffrischimpulsdiagramm von 2 dargestellt, wird in herkömmlichen DRAM-Bausteinen die Master-Wortleitung vor der Aktivierung jedes Wortleitungssegments aktiviert (204) und danach vorgeladen (202).
  • Für spezialisierte DRAM-Bausteine mit niedrigem Stromverbrauch, wie zum Beispiel den in Mobiltelefonen und persönlichen digitalen Assistenten (PDAs) verwendeten, ist es wichtig, den Stromverbrauch zu minimieren, typischerweise um die Batterielebensdauer zu vergrößern. Da diese Einrichtungen häufig einen Großteil ihres Lebens in Standby-Betriebsarten verbringen, die ein Auffrischen zum Behalten ihrer Daten (z.B. digitaler Bilder, Dateien usw.) erfordern, ist der Stromverbrauch während des Auffrischens besonders wichtig.
  • Leider führt jeder Zyklus des Vorladens und Aktivierens der Master-Wortleitung während Auffrischoperationen herkömmlicher DRAM-Bausteine zu einem zusätzlichen Stromverbrauch.
    •
  • Folglich wäre es wünschenswert, den Betrag des Stromverbrauchs zu reduzieren, der durch Vorladen und Aktivieren der Master-Wortleitung während Auffrischoperationen verursacht wird.
  • Kurzfassung der Erfindung
  • Ausführungsformen der Erfindung liefern im Allgemeinen Techniken und Vorrichtungen zum Verringern des Betrags des Stroms, der während Auffrischoperationen von DRAM-Bausteinen, die segmentierte Wortleitungen benutzen, verbraucht wird.
  • Eine Ausführungsform liefert ein Verfahren zum Auffrischen von Speicherzellen, auf die über Wortleitungssegmente zugegriffen wird, die durch Master-Wortleitungen angesteuert werden. Das Verfahren umfasst im Allgemeinen als Reaktion auf einen ersten Auffrischbefehl ein Aktivieren einer Master-Wortleitung, ein Aktivieren und Deaktivieren eines ersten Wortleitungssegments, das durch die Master-Wortleitung angesteuert wird; als Reaktion auf einen zweiten oder mehrere Auffrischbefehle Aktivieren und Deaktivieren eines entsprechenden zweiten oder mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, vor dem Deaktivieren der Master-Wortleitung; und als Reaktion auf einen dritten Auffrischbefehl Aktivieren und Deaktivieren eines dritten Wortleitungssegments, das durch die Master-Wortleitung angesteuert wird, und Deaktivieren der Master-Wortleitung.
  • Eine Ausführungsform liefert ein Verfahren zum Auffrischen von Speicherzellen, auf die über Wortleitungssegmente zugegriffen wird, die durch Master-Wortleitungen angesteuert werden. Das Verfahren umfasst im Allgemeinen ein Aktivieren einer Master-Wortleitung als Reaktion auf ein Auffrischsignal und vor einem Deaktivieren der Master-Wortleitung sequentielles Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen.
  • Eine andere Ausführungsform liefert ein weiteres Verfahren zum Auffrischen von Speicherzellen, auf die über Wortleitungssegmente zugegriffen wird, die durch Master-Wortleitungen angesteuert werden. Das Verfahren umfasst im Allgemeinen (a) ein Aktivieren einer Master-Wortleitung, die auf der Basis einer intern erzeugten Auffrischadresse ausgewählt wird, (b) vor einem Deaktivieren der gewählten Master-Wortleitung ein Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen, (c) ein Deaktivieren der Master-Wortleitung, (d) ein Einstellen der Auffrischadresse und (e) Wiederholen der Schritte (a)–(c), um Speicherzellen aufzufrischen, die mit Wortleitungssegmenten verbunden sind, die durch andere Master-Wortleitungen angesteuert werden.
  • Eine andere Ausführungsform liefert einen Speicherbaustein, der im Allgemeinen mehrere Speicherzellen, die mit Wortleitungssegmenten verbunden sind, die durch Master-Wortleitungen angesteuert werden, und Auffrischschaltkreise umfasst. Die Auffrischschaltkreise sind im Allgemeinen so konfiguriert, dass sie als Reaktion auf ein Auffrischsignal eine Master-Wortleitung aktivieren und vor einem Deaktivieren der Master-Wortleitung sequentiell mehrere Wortleitungssegmente aktivieren, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen.
  • Eine andere Ausführungsformen liefert einen Speicherbaustein, der im Allgemeinen mehrere Speicherzellen, die mit Wortleitungssegmenten verbunden sind, die durch Master-Wortleitungen angesteuert werden, und Auffrischschaltkreise umfasst. Die Auffrischschaltkreise sind im Allgemeinen konfiguriert zum:
    (a) Aktivieren einer Master-Wortleitung, die auf der Basis einer intern erzeugten Auffrischadresse ausgewählt wird, (b) Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen, vor einem Deaktivieren der gewählten Master-Wortleitung, (c) Deaktivieren der Master-Wortleitung, (d) Einstellen der Auffrischadresse und (e) Wiederholen der Schritte (a)–(c), um Speicherzellen aufzufrischen, die mit Wortleitungssegmenten verbunden sind, die durch andere Master-Wortleitungen angesteuert werden.
  • Eine andere Ausführungsform stellt einen dynamischen Direktzugriffsspeicher (DRAM)-Baustein bereit, der im Allgemeinen mehrere Master-Wortleitungen, mehrere Wortleitungssegmente, die durch die Master-Wortleitungen angesteuert werden, die jeweils mehrere damit verbundene Speicherzellen aufweisen, und Auffrischschaltkreise umfasst. Die Auffrischschaltkreise sind im Allgemeinen so konfiguriert, dass sie jede der Speicherzellen während eines Bausteinauffrischzyklus auffrischen, während dem jede der Master-Wortleitungen nur einmal aktiviert wird, um Speicherzellen aufzufrischen, die mit von diesen angesteuerten Wortleitungssegmenten verbunden sind.
    •
  • Kurze Beschreibung der Zeichnungen
  • Um die oben angeführten Merkmale der vorliegenden Erfindung im Detail verstehen zu können, wird eine konkretere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen, von denen einige in den angefügten Zeichnungen dargestellt sind, gegeben. Es ist jedoch zu beachten, dass die angefügten Zeichnungen nur typische Ausführungsformen der vorliegenden Erfindung darstellen und deshalb nicht als ihren Schutzumfang einschränkend betrachtet werden sollen, da die Erfindung für andere, gleichermaßen effektive Ausführungsformen offen sein kann.
  • 1 zeigt ein beispielhaftes Wortleitungssegment, das auf herkömmliche Weise aufgefrischt wird;
  • 2 ist ein Impulsdiagramm herkömmlicher Auffrischoperationen für das Wortleitungssegment von 1;
  • 3 zeigt einen beispielhaften DRAM-Baustein mit Wortleitungssegmenten, die gemäß Ausführungsformen der vorliegenden Erfindung aufgefrischt werden;
  • 4 zeigt ein beispielhaftes Wortleitungssegment, das gemäß Ausführungsformen der vorliegenden Erfindung aufgefrischt wird;
  • 5 ist ein Impulsdiagramm von Auffrischoperationen für das Wortleitungssegment von 4;
  • 6 zeigt beispielhafte Steuerschaltkreise zur Aktivierung von Master-Wortleitungen gemäß Ausführungsformen der vorliegenden Erfindung; und
  • 7 ist ein Flussdiagramm beispielhafter Operationen zur Durchführung von Auffrischoperationen gemäß Ausführungsformen der vorliegenden Erfindung.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform
  • Ausführungsformen der Erfindung liefern im Allgemeinen Techniken und Vorrichtungen, die benutzt werden können, um den Stromverbrauch während Auffrischzyklen von DRAM-Bausteinen, die Wortleitungssegmente benutzen, zu reduzieren. Anstatt eine Master-Wortleitung jedes Mal, wenn ein entsprechendes Wortleitungssegment aufgefrischt wird, zu aktivieren und danach zu deaktivieren (Vorladung), kann die Master-Wortleitung aktiviert bleiben, während entsprechende Wortleitungssegmente aufgefrischt werden. Der zum Laden und Entladen der Master-Wortleitungen und der damit verbundenen Bausteine notwendige Strom kann als Folge reduziert werden. Tatsächlich muss jede Master-Wortleitung möglicherweise nur einmal aktiviert werden, während der gesamte Baustein aufgefrischt wird, wodurch der Gesamtstromverbrauch, wenn sich die Einrichtung im Standby-Modus befindet, reduziert werden kann.
  • Wie später ausführlicher beschrieben werden wird, kann bei bestimmten Ausführungsformen für jeden intern erzeugten oder extern zugeführten Auffrischbefehl ein einziges Wortleitungssegment aktiviert werden. Bei solchen Ausführungsformen kann das mit jedem Befehl aufgefrischte Wortleitungssegment durch einen intern erzeugten Zeilenadressenzählwert bestimmt werden, der mit jedem Befehl eingestellt (z.B. inkrementiert) wird. Zugangssteuerschaltkreise können so konfiguriert werden, dass eine gegebene Master-Wortleitung aktiviert wird, wenn der Zeilenadressenzählwert erkannt wird, der dem ersten durch diese Master-Wortleitung angesteuerten entsprechenden Wortleitungssegment entspricht. Die Zugangssteuerschaltkreise können danach die Master-Wortleitung erst nach der Erkennung des Zeilenadressenzählwerts deaktivieren, der dem letzten durch die Master-Wortleitung angesteuerten Wortleitungssegment entspricht. Bei anderen Ausführungsformen können mit jedem Auffrischbefehl mehrere Wortleitungssegmente (z.B. alle Segmente, die durch eine gewählte Master-Wortleitung angesteuert werden) aktiviert werden.
  • Ein beispielhafter DRAM-Baustein
  • 3 zeigt einen beispielhaften DRAM-Baustein 304 mit Speicherarrays 305 mit Wortleitungssegmenten, die gemäß Ausführungsformen der vorliegenden Erfindung aufgefrischt werden. Wie dargestellt, kann der Baustein 304 eine Auffrischschaltung 312 enthalten, um Zellen in den Arrays 305 aufzufrischen, wenn sich der Baustein 304 in einem Standby-Modus befindet.
  • Abhängig von einem solchen Standby-Modus können Auffrischoperationen für jede Wortleitung (oder Zeile) in den Arrays 305 intern oder extern eingeleitet werden. Zum Beispiel kann eine Speichersteuerung 302 über Befehlsleitungen 306 Auffrischbefehle (z.B. CBR-Befehle), die durch den Befehlsdecoder 310 interpretiert werden, an den Baustein 304 ausgeben, um Auffrischoperationen einzuleiten. Als Alternative kann die Speichersteuerung 302 den Baustein 305 in einen Selbstauffrischmodus versetzen, wodurch Auffrischoperationen durch einen internen Selbstauffrischtimer 316 erzeugt werden. In jedem Fall wird die bestimmte Zeile von Zellen, die aufgefrischt wird, in der Regel durch eine Auffrischadresse bestimmt, die durch einen Zeilenadressenzähler 314 erzeugt wird, der automatisch mit jeder Auffrischoperation inkrementiert wird.
  • Ein Zeilenadressenmultiplexer 320 kann zwischen den durch den Zeilenadressenzähler 314 erzeugten Zeilenadressen und einer Zeilenadresse auswählen, die durch eine Adressendecoder- und Latchschaltung 311 auf der Basis einer extern zugeführten Adresse erzeugt wird. Anders ausgedrückt kann der Multiplexer 320 so gesteuert werden, dass der Zeilenadressenzählerwert während Auffrischoperationen gewählt wird, während die durch die Adressendecoder- und Latchschaltung 311 erzeugte Adresse während aktiver (Lese/Schreib-) Zugriffe durch die Speichersteuerung 302 ausgewählt wird.
  • Aktivierung einer Auffrischung der Master-Wortleitung
  • Die Zugriffssteuerschaltkreise 318 können im Allgemeinen so konfiguriert werden, dass Zeilen aktiviert werden, die der Zeilenadresse entsprechen, die von dem Zeilenadressenmultiplexer 320 empfangen wird. Die Zugriffssteuerschaltkreise 318 können so konfiguriert werden, dass sie Master-Wortleitungen während Auffrischoperationen aktiv halten, während jedes durch die Master-Wortleitung angesteuerte Wortleitungssegment aufgefrischt wird. Wie zuvor beschrieben können abhängig von der Ausführungsform mit jedem Auffrischbefehl ein einziges Wortleitungssegment oder mehrere Wortleitungssegmente aufgefrischt werden.
  • Wie in 4 dargestellt, können die Zugriffssteuerschaltkreise 318 so konfiguriert werden, dass sie einen Aktiv-Zyklus 404 für eine Master-Wortleitung 410 erzeugen, dessen Dauer lang genug ist, um Aktiv-Zyklen aller Wortleitungssegmente zu umfassen, die durch die Master-Wortleitung 410 angesteuert werden. Anders ausgedrückt, kann eine gewählte Master-Wortleitung aktiviert bleiben, während sich der Zeilenadressenzähler weiter inkrementiert, um die übrigen, durch die gewählte Master-Wortleitung angesteuerten Wortleitungssegmente zu wählen. Folglich kann jede Master-Wortleitung 410 nur einmal aufgefrischt werden, während der gesamte Baustein aufgefrischt wird, wodurch die Anzahl der Vorladezyklen (402) und der Auffrischstromverbrauch stark reduziert werden.
  • Wie in 5, die ein Impulsdiagramm von Auffrischoperationen gemäß Ausführungsformen der vorliegenden Erfindung zeigt, dargestellt, kann eine Master-Wortleitung (die auf der Basis des Zeilenadressenzählers gewählt wird) in Verbindung mit einer ansteigenden Flanke eines Bankauswahlsignals aktiviert werden. Statt die Master-Wortleitung an jeder fallenden Flanke des Bankauswahlsignals zu deaktivieren und vorzuladen, kann die Master-Wortleitung jedoch bis zu der fallenden Flanke der Bankauswahlleitung, die dem letzen Wortleitungssegment (das durch die gewählte Master-Wortleitung angesteuert wird) entspricht, das aufgefrischt wird, aktiv bleiben.
  • Zur Erzielung des "erweiterter" Aktivierungszyklus 404 für eine gewählte Master-Wortleitung können verschiedene Ansätze benutzt werden. Wie zum Beispiel in 5 dargestellt, kann das Wortleitungssegment ausgewählt werden, indem man die niedrigeren Bit der Zeilenadresse (RA <1:0>) untersucht. Deshalb kann in den Zugriffssteuerschaltkreisen 318 Logik implementiert werden, die während Auffrischoperationen eine gewählte Master-Wortleitung an einer ansteigenden Flanke der Bankauswahlleitung aktiviert und die gewählte Master-Wortleitung nur dann deaktiviert, wenn die niedrigeren Bit beide 1 sind (z.B. RA <1:0> = "11"), wodurch angezeigt wird, dass das letzte durch die gewählte Master-Wortleitung angesteuerte Wortleitungssegment aufgefrischt worden ist.
  • Wie in 6 dargestellt, kann die Master-Wortleitungs-Aktivierungslogik 610 (die z.B. in den Zugriffssteuerschaltkreisen 318 enthalten ist) als Eingabe das Bankauswahlsignal (BS) und die niedrigeren Bit der Zeilenadresse (RA <1:0>) empfangen. Die Master-Wortleitungs-Aktivierungslogik 610 kann Logik zum Aktivieren einer auf der Basis oberer Bit der Zeilenadresse (z.B. (RA <2:N>) ausgewählten Master-Wortleitung in Verbindung mit einer ansteigenden Flanke von BS und zum Vorladen der gewählten Master-Wortleitung erst nachdem alle entsprechenden Wortleitungssegmente aufgefrischt worden sind, enthalten. Zum Beispiel kann die Logik einen zurücksetzbaren Latch mit einem Ausgang enthalten, der an der ersten ansteigenden Flanke von BS gesetzt wird, wenn eine Master-Wortleitung ausgewählt wird (Beginn einer ACTIV-Periode 404), und an einer fallenden Flanke von BS zurückgesetzt wird, wenn das letzte entsprechende Wortleitungssegment (z.B. wie durch RA <1:0> = "11" angezeigt) aufgefrischt worden ist (Beginn einer VORLADUNG-Periode 402).
  • Wie dargestellt, kann die Wortleitungssegment-Auswahllogik 620 auf der Basis der niedrigeren Bit der Zeilenadressen Wortleitungssegment-Steuersignale (SEG <3:0>) erzeugen. Bei bestimmten Ausführungsformen kann, anstatt der Steuerung der Vorladezyklen auf der Basis der niedrigeren Bit der Zeilenadresse, die Master-Wortleitungs-Aktivierungslogik 610 ein Wortleitungssegment-Steuersignal (z.B. SEG3 = "1") auf das Auffrischen des letzten Wortleitungssegments hin untersuchen.
  • In bestimmten Fällen kann ein Auffrischzähler so konfiguriert werden, dass Auffrischzeilenadressen auf andere Weise als durch einfaches Inkrementieren durch einen Zähler erzeugt werden. Zum Beispiel kann man in bestimmten Fällen eine Graycode-Zähltechnik verwenden, um zu versuchen, die Anzahl der Zeilenadressenbit zu minimieren, die sich bei jedem Zählen ändern (wodurch das Ausmaß der Logikumschaltung und der entsprechende Stromverbrauch verringert werden). Anstatt einfach die niedrigeren Bit der Zeilenadresse zu untersuchen, um zu bestimmen, welches Segment ausgewählt ist, kann in solchen Fällen eine bestimmte andere Art der Decodierung verwendet werden, um eine Graycode-Ausgabe zu übersetzen.
  • Beispielhafte Auffrischoperationen
  • 7 ist ein Flussdiagramm beispielhafter Operationen, die darstellen, wie ein DRAM-Baustein gemäß Ausführungsformen der vorliegenden Erfindung aufgefrischt werden kann. Die Operationen beginnen im Schritt 702 zum Beispiel, wenn der Baustein in einen Selbstauffrischmodus versetzt wird oder ein externer Auffrischbefehl empfangen wird. Im Schritt 704 wird auf der Basis des aktuellen Werts des Auffrischadressenzählers eine Master-Wortleitung ausgewählt und in Schritt 706 wird die ausgewählte Master-Wortleitung aktiviert.
  • Im Schritt 708 eine Schleife von Operationen 710–714 zum Auffrischen jedes durch die gewählte Master-Wortleitung gesteuerten Wortleitungssegments, während die gewählte Wortleitungen aktiv gehalten wird. Im Schritt 710 wird ein durch die aktivierte MasterWortleitung angesteuertes Wortleitungssegment aktiviert, um etwaige damit verbundene Zellen aufzufrischen. Im Schritt 712 wird das aktivierte Wortleitungssegment vorgeladen (deaktiviert). Im Schritt 714 wird der Auffrischzähler inkrementiert, wodurch das nächste Wortleitungssegment ausgewählt wird.
  • Nachdem die Operationen 710–714 wiederholt wurden, um jedes durch die gewählte Master-Wortleitung angesteuerte Wortleitungssegment aufzufrischen, wird die gewählte Master-Wortleitung in Schritt 715 deaktiviert und die Operationen kehren zum Schritt 704 zurück, um die nächste Master-Wortleitung zu wählen. Die dargestellten Auffrischoperationen können wiederholt werden, bis der gesamte Baustein aufgefrischt worden ist, wobei jede Master-Wortleitung für jeden Baustein-Auffrischzyklus nur einmal aktiviert wird.
  • Natürlich können diese Operationen unterbrochen werden, zum Beispiel wenn der Baustein aus dem Standby-Modus austritt und für Normalbetrieb (z.B. zum Lesen/Schreiben von Daten) darauf zugegriffen wird. In diesem Fall kann auf eine Master-Wortleitung mit einer anderen Adresse als die gerade gewählte Master-Wortleitung zugegriffen werden. Als Reaktion kann jede gegenwärtig zum Auffrischen aktivierte Master-Wortleitung deaktiviert (vorgeladen) werden, während die neue Master-Wortleitung für den normalen Zugriff aktiviert wird. Anders ausgedrückt, kann die Auffrischoperation aufgeschoben werden, was dabei helfen kann, sicherzustellen, dass bestimmte Timing-Spezifikationen für den aktiven Zyklus erfüllt werden. Da die Master-Wortleitung die gerade aufgefrischt wurde, durch Zwang vorgeladen werden kann, können die Stromersparnisse etwas reduziert sein. Dies ist jedoch in der Regel akzeptabel, da in einem aktiven Modus in der Regel viel mehr Stromentnahme akzeptable ist als in einem Standby-(Auffrisch-)Modus. Da sich der Auffrischadressenzähler in der Regel nur dann ändert, wenn gerade Auffrischoperationen durchgeführt werden, können, sobald wieder in den Standby-Modus eingetreten wird, Auffrischoperationen an derselben Master-Wortleitung und demselben Wortleitungssegment, das gerade aufgefrischt wurde, als die Auffrischoperationen unterbrochen wurden, wieder aufgenommen werden.
  • Bei bestimmten Ausführungsformen können Auffrischoperationen in einem so genannten "Burst-Modus" durchgeführt werden, wobei mehrere Wortleitungssegmente schnell aufgefrischt werden. Statt zum Beispiel als Reaktion auf jeden extern zugeführten Auffrischbefehl oder jedes interne Auffrischsignal (das durch den Selbstauffrischtimer erzeugt wird) ein einziges Wortlei tungssegment aufzufrischen, können alle Wortleitungssegmente, die auf eine Master-Wortleitung gesteuert werden, in einem Burst aufgefrischt werden. Statt die Auffrischoperationen für jedes Wortleitungssegment mit einer Periode tREFRESH zu beabstanden, können anders ausgedrückt die Auffrischoperationen für jede Master-Wortleitung mit einer Periode von tREFRESH × N durchgeführt werden, wobei N die Anzahl der von einer Master-Wortleitung angesteuerten Wortleitungssegmente ist. Obwohl jede Master-Wortleitung immer noch nur einmal pro Gesamt-Baustein-Auffrischung aktiviert sein würde, kann dieser Ansatz zu kürzeren Aktiv-Perioden für jede Master-Wortleitung führen, wodurch in bestimmten Fällen entsprechender Leckstrom reduziert werden kann.
  • Schlussfolgerung
  • Durch Aktivhalten einer Master-Wortleitung während durch die Master-Wortleitung angesteuerte Wortleitungssegmente aufgefrischt werden, kann eine Anzahl von Strom verbrauchenden Vorlade- und Wiederaufladezyklen für die Master-Wortleitung im Vergleich zu herkömmlichen Auffrischtechniken eliminiert werden. Folglich kann die durch Vorladen und Wiederaufladen von Master-Wortleitungen verursachte Auffrisch-Stromaufnahme reduziert werden.
  • Obwohl das Obige Ausführungsformen der vorliegenden Erfindung betrifft, können andere und weitere Ausführungsformen der Erfindung konzipiert werden, ohne von deren grundlegendem Schutzumfang abzuweichen, und ihr Schutzumfang wird durch die folgenden Ansprüche bestimmt.

Claims (27)

  1. Verfahren zum Auffrischen von Speicherzellen, auf die über Wortleitungssegmente zugegriffen wird, die durch Master-Wortleitungen angesteuert werden, umfassend: – Aktivieren einer Master-Wortleitung als Reaktion auf ein Auffrischsignal; und – vor einem Deaktivieren der Master-Wortleitung sequentielles Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen.
  2. Verfahren nach Anspruch 1, wobei jede der mehreren Segment-Wortleitungen vor dem Empfang eines weiteren Auffrischsignals aktiviert wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Auffrischsignal als Reaktion auf einen extern empfangenen Befehl erzeugt wird.
  4. Verfahren nach Anspruch 1 oder 2, wobei die aktivierte Master-Wortleitung auf der Basis einer intern erzeugten Auffrischadresse ausgewählt wird.
  5. Verfahren nach Anspruch 4, ferner umfassend: Deaktivieren der Master-Wortleitung als Funktion eines oder mehrerer Bit der intern erzeugten Auffrischadresse.
  6. Verfahren zum Auffrischen von Speicherzellen, auf die über Wortleitungssegmente zugegriffen wird, die durch Master-Wortleitungen angesteuert werden, umfassend: – (a) Aktivieren einer Master-Wortleitung, die auf der Basis einer intern erzeugten Auffrischadresse ausgewählt wird; – (b) vor einem Deaktivieren der gewählten Master-Wortleitung Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen; – (c) Deaktivieren der Master-Wortleitung; – (d) Einstellen der Auffrischadresse; und – (e) Wiederholen der Schritte (a)–(c), um Speicherzellen aufzufrischen, die mit Wortleitungssegmenten verbunden sind, die durch andere Master-Wortleitungen angesteuert werden.
  7. Verfahren nach Anspruch 6, wobei das Aktivieren mehrerer durch die Master-Wortleitung angesteuerter Wortleitungssegmente ein sequentielles Aktivieren jedes durch die Master-Wortleitung angesteuerten Wortleitungssegments umfasst, wobei die Auffrischadresse nach jeder Wortleitungssegmentaktivierung eingestellt wird.
  8. Verfahren nach Anspruch 6 oder 7, wobei das Deaktivieren der Master-Wortleitung das Deaktivieren der Master-Wortleitung als Funktion eines oder mehrerer Bit der intern erzeugten Auffrischadresse umfasst.
  9. Speicherbaustein, umfassend: – mehrere Speicherzellen, die mit Wortleitungssegmen ten verbunden sind, die durch Master-Wortleitungen angesteuert werden; und – Auffrischschaltkreise, die so konfiguriert sind, dass sie als Reaktion auf ein Auffrischsignal eine Master-Wortleitung aktivieren und vor einem Deaktivieren der Master-Wortleitung sequentiell mehrere Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, aktivieren, um damit verbundene Speicherzellen aufzufrischen.
  10. Speicherbaustein nach Anspruch 9, wobei die Auffrischschaltkreise so konfiguriert sind, dass sie die Master-Wortleitung erst nachdem jedes durch die Master-Wortleitung angesteuerte Wortleitungssegment aktiviert wurde, deaktivieren.
  11. Speicherbaustein nach Anspruch 9 oder 10, wobei die Auffrischschaltkreise so konfiguriert sind, dass sie jede der mehreren Segment-Wortleitungen vor dem Empfang eines weiteren Auffrischsignals aktivieren.
  12. Speicherbaustein nach einem der Ansprüche 9 bis 11, wobei das Auffrischsignal als Reaktion auf einen extern empfangenen Befehl erzeugt wird.
  13. Speicherbaustein nach einem der Ansprüche 9 bis 12, wobei Auffrischschaltkreise so konfiguriert sind, dass sie Master-Wortleitungen zur Aktivierung auf der Basis einer intern erzeugten Auffrischadresse auswählen.
  14. Speicherbaustein nach Anspruch 13, wobei Auffrischschaltkreise so konfiguriert sind, dass sie die Master-Wortleitung als Funktion eines oder mehrerer Bit der intern erzeugten Auffrischadresse deaktivieren.
  15. Speicherbaustein, umfassend: – mehrere Speicherzellen, die mit Wortleitungssegmenten verbunden sind, die durch Master-Wortleitungen angesteuert werden; – Auffrischschaltkreise, die konfiguriert sind zum: – (a) Aktivieren einer Master-Wortleitung, die auf der Basis einer intern erzeugten Auffrischadresse ausgewählt wird; – (b) Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen, vor einem Deaktivieren der gewählten Master-Wortleitung; – (c) Deaktivieren der Master-Wortleitung; – (d) Einstellen der Auffrischadresse; und – (e) Wiederholen der Schritte (a)–(c), um Speicherzellen aufzufrischen, die mit Wortleitungssegmenten verbunden sind, die durch andere Master-Wortleitungen angesteuert werden.
  16. Speicherbaustein nach Anspruch 15, wobei die Auffrischschaltkreise so konfiguriert sind, dass sie mehrere Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, durch sequentielles Aktivieren jedes durch die Master-Wortleitung angesteuerten Wortleitungssegments aktivieren und die Auffrischadresse nach jeder Wortleitungssegmentaktivierung einstellen.
  17. Speicherbaustein nach Anspruch 15 oder 16, wobei die Auffrischschaltkreise so konfiguriert sind, dass sie die Master-Wortleitung als Funktion eines oder mehrerer Bit der intern erzeugten Auffrischadresse deaktivieren.
  18. Dynamischer Direktzugriffsspeicherbaustein, umfassend: – mehrere Master-Wortleitungen; – mehrere Wortleitungssegmente, die durch die Master-Wortleitungen angesteuert werden, die jeweils mehrere damit verbundene Speicherzellen aufweisen; und – Auffrischschaltkreise, die so konfiguriert sind, dass sie jede der Speicherzellen während eines Bausteinauffrischzyklus, während dem jede der Master-Wortleitungen nur einmal aktiviert wird, auffrischen, um Speicherzellen aufzufrischen, die mit von diesen angesteuerten Wortleitungssegmenten verbunden sind.
  19. Dynamischer Direktzugriffsspeicherbaustein nach Anspruch 18, wobei: – die Auffrischschaltkreise einen Auffrischadressenzähler und einen Auffrischtimer umfassen; und – die Auffrischschaltkreise so konfiguriert sind, dass sie als Reaktion auf ein durch den Auffrischtimer erzeugtes Auffrischsignal eine Master-Wortleitung aktivieren, die auf der Basis einer durch den Auffrischadressenzähler erzeugten Adresse ausgewählt wird.
  20. Dynamischer Direktzugriffsspeicherbaustein nach Anspruch 19, wobei die Auffrischschaltkreise so konfiguriert sind, dass sie als Reaktion auf das durch den Auffrischtimer erzeugte Auffrischsignal mehrere Wortleitungssegmente aktivieren, die durch die Master-Wortleitung angesteuert werden, bevor der Auffrischtimer ein weiteres Auffrischsignal erzeugt.
  21. Verfahren zum Auffrischen von Speicherzellen, auf die über Wortleitungssegmente zugegriffen wird, die durch Master-Wortleitungen angesteuert werden, umfassend: – als Reaktion auf einen ersten Auffrischbefehl Aktivieren einer Master-Wortleitung, Aktivieren und Deaktivieren eines ersten Wortleitungssegments, das durch die Master-Wortleitung angesteuert wird; – als Reaktion auf einen zweiten oder mehrere Auffrischbefehle Aktivieren und Deaktivieren eines entsprechenden zweiten oder mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, vor dem Deaktivieren der Master-Wortleitung; und – als Reaktion auf einen dritten Auffrischbefehl Aktivieren und Deaktivieren eines dritten Wortleitungssegments, das durch die Master-Wortleitung angesteuert wird, und Deaktivieren der Master-Wortleitung.
  22. Verfahren nach Anspruch 21, ferner umfassend das Einstellen eines internen Zeilenadressenzählers als Reaktion auf jeden Auffrischbefehl.
  23. Verfahren nach Anspruch 21 oder 22, wobei das mit jedem Auffrischbefehl aktivierte Wortleitungssegment auf der Basis des internen Zeilenadressenzählers bestimmt wird.
  24. Speicherbaustein, umfassend: – mehrere Speicherzellen, die mit Wortleitungssegmenten verbunden sind, die durch Master-Wortleitungenangesteuert werden; und – Mittel zum Aktivieren einer Master-Wortleitung als Reaktion auf ein Auffrischsignal und zum sequentiellen Aktivieren mehrerer Wortleitungssegmente, die durch die Master-Wortleitung angesteuert werden, um damit verbundene Speicherzellen aufzufrischen, vor einem Deaktivieren der Master-Wortleitung.
  25. Speicherbaustein nach Anspruch 24, wobei die Mittel zum Aktivieren einer Master-Wortleitung so konfiguriert sind, dass sie die Master-Wortleitung erst nachdem jedes durch die Master-Wortleitung angesteuerte Wortleitungssegment aktiviert worden ist, deaktivieren.
  26. Speicherbaustein nach Anspruch 24, wobei die Mittel zum Aktivieren der Master-Wortleitung so konfiguriert sind, dass sie jedes der mehreren Wortleitungssegmente vor dem Empfang eines weiteren Auffrischsignals aktivieren.
  27. Speicherbaustein nach Anspruch 24, wobei – der Speicherbaustein ferner Mittel zum internen Erzeugen einer Auffrischadresse umfasst; und – die Mittel zum Aktivieren der Master-Wortleitung so konfiguriert sind, dass sie Master-Wortleitungen zur Aktivierung auf der Basis der intern erzeugten Auffrischadresse auswählen.
DE102006014048A 2005-03-25 2006-03-27 Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur Ceased DE102006014048A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/089,860 US7170808B2 (en) 2005-03-25 2005-03-25 Power saving refresh scheme for DRAMs with segmented word line architecture
US11/089,860 2005-03-25

Publications (1)

Publication Number Publication Date
DE102006014048A1 true DE102006014048A1 (de) 2006-12-07

Family

ID=37034988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006014048A Ceased DE102006014048A1 (de) 2005-03-25 2006-03-27 Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur

Country Status (2)

Country Link
US (1) US7170808B2 (de)
DE (1) DE102006014048A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026468B2 (en) 2013-02-07 2018-07-17 Nvidia Corporation DRAM with segmented word line switching circuit for causing selection of portion of rows and circuitry for a variable page width control scheme

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
KR20090124506A (ko) * 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US20100114597A1 (en) 2008-09-25 2010-05-06 Algotec Systems Ltd. Method and system for medical imaging reporting
US8953856B2 (en) 2008-11-25 2015-02-10 Algotec Systems Ltd. Method and system for registering a medical image
EP2194505B1 (de) 2008-11-25 2015-03-11 Algotec Systems Ltd. Verfahren und Vorrichtung zur Segmentierung der Wirbelsäule und der Aorta in medizinischen Bilddaten gemäß Skelettatlas
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
US10096353B2 (en) 2013-11-07 2018-10-09 International Business Machines Corporation System and memory controller for interruptible memory refresh
US9972376B2 (en) * 2013-11-07 2018-05-15 International Business Machines Corporation Memory device for interruptible memory refresh
US9952956B2 (en) 2015-07-06 2018-04-24 International Business Machines Corporation Calculating the clock frequency of a processor
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
TWI676180B (zh) * 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111276175B (zh) * 2018-12-05 2022-03-15 华邦电子股份有限公司 一种内存装置以及虚拟静态随机存取内存的刷新方法
CN117198356A (zh) * 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11790980B2 (en) * 2021-08-20 2023-10-17 Micron Technology, Inc. Driver sharing between banks or portions of banks of memory devices
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
JPH04109488A (ja) * 1990-08-29 1992-04-10 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP3252666B2 (ja) * 1995-08-14 2002-02-04 日本電気株式会社 半導体記憶装置
JP3862333B2 (ja) * 1996-12-10 2006-12-27 株式会社ルネサステクノロジ 半導体記憶装置
US6570801B2 (en) * 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR100425470B1 (ko) * 2001-11-06 2004-03-30 삼성전자주식회사 Ｄｒａｍ 장치에서 리프레쉬 동작시의 잡음 피크를감소시키기 위한 부분 리프레쉬 방법 및 부분 리프레쉬 회로
JP2004030738A (ja) * 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026468B2 (en) 2013-02-07 2018-07-17 Nvidia Corporation DRAM with segmented word line switching circuit for causing selection of portion of rows and circuitry for a variable page width control scheme

Also Published As

Publication number Publication date
US20060215474A1 (en) 2006-09-28
US7170808B2 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
DE102006014048A1 (de) Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur
DE602004002300T2 (de) Selektive bankauffrischung
DE102014019386B4 (de) Lesen von Daten aus einer Speicherzelle
DE69828234T2 (de) Integrierte Halbleiterschaltungsvorrichtung
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE69521159T2 (de) Halbleiterspeicheranordnung
DE69424014T2 (de) Burstmode-Auffrischung für DRAMs
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE69126382T2 (de) Dynamischer Typ-Halbleiterspeicher mit einer Auffrischungsfunktion und Verfahren zu seiner Auffrischung
DE102006029703A1 (de) Dynamischer Halbleiterspeicher mit verbessertem Wiederauffrischungsmechanismus
DE102006033190A1 (de) DRAM und Verfahren für eine PASR-Operation für einen DRAM
DE102008026762A1 (de) Vorrichtung und Verfahren zum Betreiben einer integrierten Schaltung
DE69828021T2 (de) Halbleiterspeicheranordnung mit mehreren Banken
DE69521656T2 (de) Dynamischer Speicher
DE102013114251A1 (de) DRAM mit segmentierter Seitenkonfiguration
DE10233250A1 (de) Halbleiterspeichervorrichtung
DE102008011091A1 (de) Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs sowie entsprechend ausgestalteter Halbleiterspeicher
DE68915608T2 (de) Speicherarchitektur.
DE102008033691A1 (de) Verfahren und Vorrichtung für einen frühzeitigen Schreibvorgang
DE112005002659T5 (de) Doppelzellenbitleitungserfassungskonfiguration
DE102004060579A1 (de) Verfahren und Vorrichtung zum Steuern von Auffrischzyklen eines Mehrzyklusauffrischschemas bei einem dynamischen Speicher
DE102005003903B4 (de) System und Verfahren zumn Auffrischen einer dynamischen Speichervorrichtung
WO2007039252A1 (en) Memory device having low vpp current consumption
DE102006002888B4 (de) Direktzugriffsspeicher mit niedriger Anfangslatenz
DE102007060710B4 (de) Verfahren in einem halbleiterspeicherbauelement zum steuern der verbindung eines leseverstärkers mit und der trennung von einem ersten bzw. zweiten speicherarraysegment und entsprechende steuerschaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130913