[go: up one dir, main page]

DE102006009353B4 - Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung - Google Patents

Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung Download PDF

Info

Publication number
DE102006009353B4
DE102006009353B4 DE102006009353.4A DE102006009353A DE102006009353B4 DE 102006009353 B4 DE102006009353 B4 DE 102006009353B4 DE 102006009353 A DE102006009353 A DE 102006009353A DE 102006009353 B4 DE102006009353 B4 DE 102006009353B4
Authority
DE
Germany
Prior art keywords
wafer
layer
electrostatic
electrostatic charging
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006009353.4A
Other languages
English (en)
Other versions
DE102006009353A1 (de
Inventor
Andreas Jakob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Chemical Corp
Original Assignee
Nissan Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102006009353.4A priority Critical patent/DE102006009353B4/de
Application filed by Nissan Chemical Corp filed Critical Nissan Chemical Corp
Priority to JP2008556786A priority patent/JP5335443B2/ja
Priority to CN2007800071946A priority patent/CN101395703B/zh
Priority to KR1020087024061A priority patent/KR101458143B1/ko
Priority to PCT/EP2007/051952 priority patent/WO2007099146A1/de
Priority to EP07712404.8A priority patent/EP1994554B1/de
Priority to US12/280,758 priority patent/US8911583B2/en
Publication of DE102006009353A1 publication Critical patent/DE102006009353A1/de
Application granted granted Critical
Publication of DE102006009353B4 publication Critical patent/DE102006009353B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P72/72
    • H10P72/0428
    • H10P72/0442
    • H10P72/74

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zum Behandeln von Wafern mit Bauelementen beim Abdünnen des Wafers (1) und dem späteren Vereinzeln der Bauelemente und den gegebenenfalls dazwischen liegenden Fertigungsschritten, wobei die Vorderseite des Wafers (1) mit einer Schicht mit Trenneigenschaft (4) und einer Trägerschicht (5, 6) mit elektrostatischen Eigenschaften überzogen wird, wobei der Wafer (1) durch die Trägerschicht (5, 6) aufgrund ihrer elektrostatischen Eigenschaften fixiert wird.

Description

  • Anwendungsgebiet
  • Die Erfindung soll es erleichtern, dünnere Wafer zu fertigen und/oder sicherer zu bearbeiten und/oder den Fertigungsaufwand beim Herstellen von elektrischen Bauelementen und/oder Schaltungen, und/oder Sensoren u.s.w. zu reduzieren und/oder kostengünstiger zu gestalten und/oder - aber insbesondere - die Beschichtung der Rückseite des gedünnten Wafers ermöglichen und/oder erleichtern. Diese Erleichterung besteht in seiner Eignung für das elektrostatische Haltern und Trägern von Wafern.
  • Stand der Technik
  • Die Verfahrensweise im Stand der Technik kann von Anwender zu Anwender abweichen. Generell wird jedoch wie folgt verfahren. Bei der Herstellung von elektronischen Bauelementen und Schaltungen (Dioden, Transistoren, IC 's, Sensoren etc.) werden auf Wafer (Scheiben aus Silizium, GaAs etc.) mittels verschiedener Technologien Strukturen, Schichten u.a. aufgebracht. Gegenwärtig werden diese Wafer nach Abschluss der hierzu notwendigen Fertigungsschritte auf der Vorderseite (aktive Seite bzw. Seite auf der sich die aufgebrachten Strukturen befinden) mit einer Schutzfolie oder einer sonstigen Schutzschicht versehen. Diese Folie bzw. Schicht hat die Aufgabe, die Waferoberseite und somit die aufgebrachten elektrischen und mechanischen Strukturen während des anschließend folgenden Dünnens des Wafers (durch Grinden, Läppen, Schleifen, Ätzen usw. der Rückseite) zu schützen. Nach Aufbringen der Folie oder Schicht wird der Wafer auf der rückwärtigen Seite abgedünnt. Dadurch wird die ursprüngliche Dicke des Wafers reduziert. Die verbleibende Restdicke wird nachhaltig, von den zu erwartenden mechanischen Belastungen und/oder der nachfolgenden Prozessschritte bestimmt, die ohne signifikante Erhöhung einer Bruchgefahr überstanden werden müssen. Nach dem Abdünnen kann sich zur Verbesserung der Brucheigenschaften des Wafers eine chemische Behandlung der Waferrückseite anschließen. Nach eventuellen Reinigungsschritten wird die Schutzfolie von der Waferoberseite abgezogen bzw. entfernt. Es können sich nun eventuelle weitere Fertigungsschritte und/oder Maßnahmen der Verbesserung von Eigenschaften und/oder Untersuchungen anschließen. Vielfach wird die Rückseite des gedünnten Wafers mit einer metallischen Schicht überzogen. Dieses Beschichtungsverfahren erfolgt meist mittels Sputtern oder ähnlichen Abscheideverfahren im Vakuum und bedingt vielfach thermische Belastung und/oder thermische Unterstützung. Danach wird der Wafer mit der Rückseite nach unten (aktive Seite nach oben) auf eine Sägefolie {Expansionsfolie bzw. Rahmen) aufgelegt. Abschließend erfolgt das Sägen des Wafers (Vereinzeln der Bauteile) mittels Rotationstrennscheiben oder anderer mechanischer Sägevorrichtungen. Vereinzelt kommen hierbei auch bereits Lasertrennverfahren zur Anwendung. Vereinzelt werden Wafer hierbei auch gebrochen, wobei vereinzelt unterstützende Verfahren des Ritzens zur Anwendung gelangen. Mit den herkömmlichen Verfahren ist es sehr schwierig, dünne Wafer zu behandeln bzw. herzustellen. Diese Schwierigkeiten ergeben sich u.a. aus dem umstand, dass der Wafer nach dem Abdünnen mechanischen Belastungen ausgesetzt werden muss. Diese Belastungen treten u.a. auf:
    1. a) während dem Abziehen der Schutzfolie bzw. Schutzschicht, die während des Abdünnens die Wafervorderseite schützt,
    2. b) während des Auflegens des Wafers auf die Sägefolie, und
    3. c) während des Transportes zwischen dem Abdünnen und dem Vereinzeln des Wafers und aller eventuell dazwischen geschalteten Fertigungsschritte. Insbesondere aber bei der Beschichtung der Rückseite. Wobei es unerheblich ist, ob dieser Beschichtungsprozess vor oder nach dem Vereinzeln des Wafers stattfindet.
  • Alternativ zu den aufgezeigten Verfahren werden heute schon Verfahren zur Anwendung gebracht und/oder entwickelt, bei denen der Wafer auf der Oberfläche (der strukturierten Seite) bereits vor dem Dünnungprozess mittels Schleifen von Ritzstrukturen und/oder Ritzen und/oder chemischen Ätzen und oder Plasmaätzen von Gräben und/oder Strukturen so strukturiert wird, dass diese Strukturen während des sich anschließenden Dünnungsprozesses mittels mechanischer und oder chemischer Verfahren freigelegt werden und somit dabei eine Vereinzelung des Wafers stattfindet.
  • 1. Die US 2004 / 0 038 469 A1 offenbart ein Verfahren zum Abdünnen der Rückseite eines Wafers.
  • In der Erfinderanmeldung mit internationaler Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) wird nunmehr ein Verfahren beschrieben, bei der eine Trennschicht zur Anwendung kommt. Diese Trennschicht wird hierbei vorzugsweise direkt auf die aktive Seite des Wafers aufgebracht und mittels geeigneter Materialien verstärkt. Hierbei übernimmt dieses Material die Funktion eines Trägers, der mittels der Trennschicht wieder vom Wafer abgelöst werden kann.
  • Nachteile des Standes der Technik
  • In der als Stand der Technik aufgeführten internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) wird eine Trägerschicht erwähnt, die hinsichtlich ihrer technologischen Gestaltung nicht weiterführend beschrieben ist. In der Anmeldung DE 10 2006 004 834 A1 (Offenlegungsschrift) beim Deutschen Patent- und Markenamt wird eine Mehrlagenschichtsystem beschrieben, die zumindest aus einer harten Schicht besteht, welche den Träger vorrangig stabilisieren soll und einer weichen Schicht, welche sich der Topografie der Waferoberfläche - der aktiven Seite des Wafer - anpassen soll und diese vorrangig schützen soll. Die Benutzung des in beiden Erfindungen vereinfacht das Handling und Trägern eines Wafers. Die Methodik für eine Anwendung von Verfahren zum Haltern oder Fixieren von Wafern und ihres Trägers mittels elektrostatischer Verfahren wird allerdings nicht weiter beschrieben
  • Aufgabe der Erfindung
  • Der Erfindung liegt die Aufgabe zugrunde, die in der internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) aufgeführte Trägerschicht - die in der Anmeldung DE 10 2006 004 834 A1 (Offenlegungsschrift) beim Deutschen Patent- und Markenamt weiterführend beschrieben wird - so zu beschreiben, dass diese wirtschaftlich, effizient und technologisch einfach aufgebracht werden kann. Insbesondere soll hierbei aber das Haltern und/oder Fixieren des Wafers und seines Trägers vereinfacht werden, in dem hierfür auch Verfahren der elektrostatischen Aufladung anwendbar sind.
  • Lösung der Aufgabe
  • In der internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) wird ein Wafer beschrieben, der mit einer Trennschicht überzogen wurde. Mit der Anmeldung DE 10 2006 004 834 A1 (Offenlegungsschrift) beim Deutschen Patent- und Markenamt wird dieser weiterführend als Mehrlagenschichtsystem beschrieben. Er besteht hierbei zumindest aus einer Schicht Elastomer und einer harten Schicht.
  • Die Erfindung beschreibt, dass die beschriebenen Schichten und/oder weitere Schichten so modifiziert, hergestellt und/oder mit geeigneten Materialien angereichert sind, dass sie sich selber elektrostatisch aufladen lassen, oder von anderen elektrostatisch aufgeladenen Oberflächen und/oder Einrichtungen fixieren lassen. Es ist möglich, dass der Träger speziell für die Erlangung geeigneter elektrostatischer Eigenschaften mit einer Schicht versehen wird, die dieses erleichtert oder erst ermöglicht.
  • Diese Eigenschaft der elektrostatischen Aufladung oder der Eigenschaft sich von anderen elektrostatisch aufgeladenen Oberflächen und/oder Einrichtungen fixieren lassen kann von den für die Herstellung der Schicht und/oder Schichten verwendeten Materialien resultieren. Sie kann bei diesen Materialien aber durch Zugabe von geeigneten Materialien wie zum Beispiel geeigneten Metallen, Oxyden oder anderen anorganischen und/oder organischen und/oder anderen Materialien erzielt werden.
  • Vorteile der Erfindung
  • Die Erfindung ermöglicht die Realisierung wesentlicher technologischer Vorteile in der Fertigung und die Handhabung von Wafern bei der Herstellung von elektrischen Bauelementen, IC's, Sensoren usw.. Mit dem Verfahren wird die Fertigung vereinfacht und kostengünstiger gestaltet. Weiterhin können geringere Waferscheibendicken einfacher, wirtschaftlicher und sicherer realisiert werden.
  • Über die Vorteile der internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) hinaus ergeben sich Vorteile bei der wirtschaftlichen und effizienten Beschichtung eines Trägers für dünne Wafer.
  • Insbesondere die beschriebene Verfahrensweise, bei der der Träger mittels eines Schichtsystems (Mehrlagenfolie) aus einer Lage Elastomer und einer Lage Polyimid in Form einer konfektionierbaren Folie Anwendung erfährt, vereinfacht die wirtschaftliche Nutzung.
  • Der Wafer lässt sich nunmehr mittels der elektrostatischen Eigenschaften seines Trägers und/oder der Wechselwirkung des Trägers mit elektrostatisch aufgeladenen Oberflächen und Einrichtungen fixieren. Dieses trifft insbesondere bei Anwendungen zu, bei denen der Wafer im Vakuum prozessiert wird.
  • Beispielbeschreibung
  • Angenommene Voraussetzung ist, dass der Wafer bereits die Fertigungsschritte zum Aufbringen der elektrischen Bauelemente und/oder der mechanischen Strukturierung oder Schichten maßgeblich durchlaufen hat. Es hat nunmehr einen Durchmesser von 200mm eine Dicke von 800µm und besitzt auf seiner aktiven Seite Bumps mit einer Höhe von 80µm. Der Wafer soll abschließend auf eine Restdicke von 50µm gedünnt werden.
  • Der Wafer wir nunmehr mit einer Trägerschicht überzogen, wobei unerheblich ist, ob diese aus einer oder mehreren Schichten besteht. Aufgrund der Eigenschaft des Trägers und seiner Schicht oder Schichten kann dieser mittels elektrostatischer Aufladung durch ihn selbst oder einer anderen Oberfläche oder Einrichtung fixiert und/oder gehalten und/oder transportiert werden. Bei den Einrichtungen kann es sich um Chucks handeln wie sie zum Beispiel bei der Firma UNAXIS, Lichtenstein bei vakuumtechnischen Prozessen Anwendung erfahren und/oder von der Firma ProTec® in Siegen Deutschland als Chuck oder Einrichtung hergestellt und angeboten werden.
  • Im Folgenden wird die Erfindung anhand der Zeichnungen näher erläutert.
  • Es zeigen nicht maßstabsgerecht:
  • Zeichnung 1
  • Zeigt eine konfektionierte Folie bestehend aus einer Schicht Polyimid (z.B. Kapton®) und einer Schicht Elastomer (z.B. Silikon). Die Folie ist zum Schutz auf der Seite des Elastomers mit einer Folie überzogen, welche vor dem Aufbringen der Folie auf dem Wafer abgezogen wird.
  • Erste Schicht des Trägers (vorzugsweise Elastomer) bezeichnet mit 5
  • Zweite Schicht des Trägers (vorzugsweise Polyimid) (die hier beispielhaft für das elektrostatische Aufladen geeignet ist) bezeichnet mit 6
  • Achtung! Anstelle der dargestellten zweiten Schicht (6) kann auch jede andere Schicht oder alle Schichten für das elektrostatische Aufladen geeignet sein.
  • Schutzfolie bezeichnet mit 9
  • Zeichnung 2
  • Zeigt eine konfektionierte Folie, welche mit einem Wafer auf dessen strukturierter Seite verpresst (gebondet) wurde.
    • Wafer bezeichnet mit 1
    • Strukturierte (aktive) Zone des Wafers bezeichnet mit 2
    • Schutzschicht (Passivierung) der strukturierten (aktiven) Zone des Wafer bezeichnet mit 3 Trennschicht bezeichnet mit 4
    • Erste Schicht des Trägers (vorzugsweise Elastomer) bezeichnet mit 5
    • Zweite Schicht des Trägers (vorzugsweise Polyimid) bezeichnet mit 6
    • Bumps bezeichnet mit 7
    • Eventuelle Ritz- oder Ätzgräben bezeichnet mit 8

Claims (5)

  1. Verfahren zum Behandeln von Wafern mit Bauelementen beim Abdünnen des Wafers (1) und dem späteren Vereinzeln der Bauelemente und den gegebenenfalls dazwischen liegenden Fertigungsschritten, wobei die Vorderseite des Wafers (1) mit einer Schicht mit Trenneigenschaft (4) und einer Trägerschicht (5, 6) mit elektrostatischen Eigenschaften überzogen wird, wobei der Wafer (1) durch die Trägerschicht (5, 6) aufgrund ihrer elektrostatischen Eigenschaften fixiert wird.
  2. Verfahren nach Anspruch 1, wobei die Trägerschicht zumindest aus einer elastomeren Schicht (5) besteht, die für das elektrostatische Aufladen geeignet ist und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lässt.
  3. Verfahren nach Anspruch 1, wobei die Trägerschicht zumindest aus einer harten Schicht aus Polyimid (6) besteht, die für das elektrostatische Aufladen geeignet ist und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lässt.
  4. Verfahren nach Anspruch 1, wobei die Trägerschicht (5) zumindest aus einer Schicht besteht, die für das elektrostatische Aufladen geeignet ist und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lässt.
  5. Verfahren nach Anspruch 1, wobei die Trägerschicht (5) zumindest aus mehreren Schichten besteht, die für das elektrostatische Aufladen geeignet sind und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lassen.
DE102006009353.4A 2006-03-01 2006-03-01 Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung Active DE102006009353B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102006009353.4A DE102006009353B4 (de) 2006-03-01 2006-03-01 Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung
CN2007800071946A CN101395703B (zh) 2006-03-01 2007-03-01 晶片-载体装置及其制造方法、用于晶片-载体装置的层系统及其制造方法
KR1020087024061A KR101458143B1 (ko) 2006-03-01 2007-03-01 처리방법, 특히, 웨이퍼의 얇은 배면 처리방법, 웨이퍼-캐리어 배열 및 상기 타입의 웨이퍼-캐리어 배열의 제조방법
PCT/EP2007/051952 WO2007099146A1 (de) 2006-03-01 2007-03-01 Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
JP2008556786A JP5335443B2 (ja) 2006-03-01 2007-03-01 ウエハ支持構造体及び該ウエハ支持構造体の製造に用いられる層システム
EP07712404.8A EP1994554B1 (de) 2006-03-01 2007-03-01 Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
US12/280,758 US8911583B2 (en) 2006-03-01 2007-03-01 Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006009353.4A DE102006009353B4 (de) 2006-03-01 2006-03-01 Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung

Publications (2)

Publication Number Publication Date
DE102006009353A1 DE102006009353A1 (de) 2007-09-06
DE102006009353B4 true DE102006009353B4 (de) 2025-03-27

Family

ID=38329130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006009353.4A Active DE102006009353B4 (de) 2006-03-01 2006-03-01 Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung

Country Status (1)

Country Link
DE (1) DE102006009353B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038469A1 (en) 2000-08-30 2004-02-26 Masayuki Yamanoto Method of processing a semiconductor wafer
WO2004051708A2 (de) 2002-11-29 2004-06-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht
DE102006004834A1 (de) 2005-07-15 2007-05-16 Andreas Jakob Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbeiterherstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038469A1 (en) 2000-08-30 2004-02-26 Masayuki Yamanoto Method of processing a semiconductor wafer
WO2004051708A2 (de) 2002-11-29 2004-06-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht
DE102006004834A1 (de) 2005-07-15 2007-05-16 Andreas Jakob Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbeiterherstellung

Also Published As

Publication number Publication date
DE102006009353A1 (de) 2007-09-06

Similar Documents

Publication Publication Date Title
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE112015006857B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
EP1568071B1 (de) Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102017208405B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzfolie
DE102015216619B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017003219B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102015002542A1 (de) Waferteilungsverfahren
DE102010040441B4 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102018214337A1 (de) Verfahren zum Bearbeiten eines Substrats
DE112015006472T5 (de) Verfahren zum herstellen einer halbleiteranordnung
DE112017007552T5 (de) Schutzabdeckung für eine Verwendung bei einer Bearbeitung eines Wafers, Handhabungssystem für einen Wafer und eine Kombination aus einem Wafer und einer Schutzabdeckung
DE102015204698A1 (de) Verfahren zum Teilen eines Wafers
DE102020200375A1 (de) Werkstückeinheit
DE10320375B3 (de) Verfahren zum temporären Fixieren zweier flächiger Werksücke
DE10256247A1 (de) Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
DE102019211540A1 (de) Verfahren zum bearbeiten eines substrats
DE102006009353B4 (de) Mehrlagenschichtsystem zum Trägern von dünnen Wafern bei der Halbleiterherstellung mit der Eigenschaft zum Haltern mittels elektrostatischer Aufladung
DE102006009394B4 (de) Mehrlagenschichtsystem mit einer Schicht als Trennschicht zum Trägern von dünnen Wafern bei der Halbleiterherstellung, Verwendung des Schichtsystems beim und Verfahren zum Abdünnen eines Wafers
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102021203911A1 (de) Verfahren zum bearbeiten eines substrats und ein system zum bearbeiten eines substrats
EP3113219B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE60226341T2 (de) Reinigungstuch sowie verfahren zum reinigen einer vorrichtung zur behandlung von substraten
DE102006004834B4 (de) Verfahren zum Behandeln von Wafern beim Abdünnen

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: THIN MATERIALS AG, 82223 EICHENAU, DE

8181 Inventor (new situation)

Inventor name: JAKOB, ANDREAS, 82319 STARNBERG, DE

R012 Request for examination validly filed

Effective date: 20130221

R081 Change of applicant/patentee

Owner name: NISSAN CHEMICAL INDUSTRIES, LTD., JP

Free format text: FORMER OWNER: THIN MATERIALS AG, 82223 EICHENAU, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R081 Change of applicant/patentee

Owner name: NISSAN CHEMICAL INDUSTRIES, LTD., JP

Free format text: FORMER OWNER: THIN MATERIALS GMBH, 82223 EICHENAU, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021670000

Ipc: H01L0021683000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021683000

Ipc: H10P0072700000

R020 Patent grant now final