DE102006004851A1

DE102006004851A1 - Integrierter Halbleiterspeicher mit Erzeugung von Spannungen

Info

Publication number: DE102006004851A1
Application number: DE102006004851A
Authority: DE
Inventors: Roland Dr. Barth
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-02-02
Filing date: 2006-02-02
Publication date: 2007-08-09
Anticipated expiration: 2026-02-03
Also published as: US7443739B2; US20070183225A1; DE102006004851B4

Abstract

Ein integrierter Halbleiterspeicher (100) weist einen Taktanschluss (C100) zum Anlegen eines externen Taktsignals (CLK) auf. Lese- und Schreibzugriffe werden synchron zu dem externen Taktsignal (CLK) gesteuert. Ein Frequenzdoktor (160) ist zur Detektion der Frequenz des externen Taktsignals (CLK) mit dem Taktanschluss (C100) verbunden. In Abhängigkeit von der Frequenz des externen Taktsignals erzeugt die Frequenzdetektorschaltung ein Steuersignal (S1), mit dem ein steuerbarer Spannungsgenerator (170) angesteuert wird, der in Abhängigkeit von dem Steuersignal (S1) einen Pegel einer internen Versorgungsspannung (Vint1, Vint2) erzeugt, aus der weitere Steuer- und Versorgungsspannungen (VPP, VBH, VB) abgeleitet werden. Durch den integrierten Halbleiterspeicher wird es ermöglicht, den Pegel von intern erzeugten Spannungen des integrierten Halbleiterspeichers an die Frequenz des externen Taktsignals (CLK) anzupassen.

Description

Die Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem interne Betriebsspannungen von Spannungsgeneratoren auf einem Speicherchip des integrierten Halbleiterspeichers erzeugt werden. Des Weiteren betrifft die Erfindung ein Verfahren zum Betreiben eines integrierten Halbleiterspeichers, bei dem interne Spannungen von Spannungsgeneratoren, die auf einem Speicherchip des integrierten Halbleiterspeichers angeordnet sind, erzeugt werden.

Integrierte Halbleiterspeicher, beispielsweise DRAM (Dynamic Random Access Memory)-Halbleiterspeicher, weisen auf einem Speicherchip eine Vielzahl von Schaltungskomponenten auf. 1 zeigt einen integrierten Halbleiterspeicher 200, der ein Speicherzellenfeld 210 mit Speicherzellen SZ umfasst. Im Falle von DRAM-Speicherzellen weist eine Speicherzelle einen Speicherkondensator SC und einen Auswahltransistor AT auf. Die Speicherzellen sind jeweils an einem Kreuzungspunkt einer Wortleitung WL mit einer Bitleitung BL angeordnet.

Zur Durchführung eines Lesezugriffs wird an einen Steueranschluss S220 einer Steuerschaltung 220 ein Lesekommando LK angelegt. An einen Adressanschluss A200 wird eine Adresse angelegt, die in einem Adressregister 230 zwischengespeichert wird. Nachdem die Steuerschaltung 220 das Lesekommando LK an ihrem Steueranschluss S220 detektiert hat, wird eine durch die im Adressregister 230 zwischengespeicherte Adresse ausgewählte Speicherzelle für den Lesezugriff aktiviert. Zur Auswahl der durch die Adresse definierten Speicherzelle wählt ein Zeilendekoder 250 eine Zeilenleitung (Wortleitung) inner halb des Speicherzellenfeldes 210 aus. Dazu wird ein hoher Pegel einer Wortleitungssteuerspannung VPP auf die ausgewählte Wortleitung eingespeist.

Durch den hohen Pegel der Wortleitungssteuerspannung VPP wird der in 1 als n-Kanal-Feldeffekttransistor ausgebildete Auswahltransistor AT leitend gesteuert, so dass der Speicherkondensator SC der Speicherzelle SZ mit der angeschlossenen Bitleitung BL leitend verbunden ist.

Zur Auswahl der mit der aktivierten Speicherzelle SZ verbundenen Bitleitung BL ist ein Spaltendekoder 240 vorgesehen. Die durch den Spaltendekoder 240 ausgewählte Bitleitung wird anschließend mit einem in 1 nicht dargestellten Leseverstärker verbunden. Der Leseverstärker verstärkt das Potenzial auf der Bitleitung, das sich nach der Verbindung des Speicherkondensators SC in Folge des aktivierten Auswahltransistors AT auf der Bitleitung ausgebildet hat, auf einen niedrigen Spannungspegel VBL oder einen hohen Spannungspegel VBH. An dem Datenanschluss D200 wird somit ein Datum DQ mit einem hohen Potenzialpegel oder ein Datum DQ mit einem niedrigen Potenzialpegel erzeugt.

Zur Durchführung eines Schreibzugriffs auf die Speicherzelle SZ wird an den Steueranschluss S220 der Steuerschaltung 220 ein Schreibkommando SK angelegt. Durch die an dem Adressanschluss A200 angelegte Adresse wählt der Zeilendekoder 250 die mit der auszulesenden Speicherzelle verbundene Wortleitung und der Spaltendekoder 240 die an die auszulesende Speicherzelle angeschlossene Bitleitung aus. Durch Ansteuerung der ausgewählten Wortleitung mit dem hohen Potenzial der Wortleitungssteuerspannung VPP wird der Auswahltransistor AT der ausgewählten Speicherzelle in den leitenden Zustand ge steuert. Durch Ansteuerung der Bitleitung BL mit einem hohen Potenzialpegel der Bitleitungsspannung VBH lässt sich in der Speicherzelle ein Eins-Pegel abspeichern. Durch Ansteuern der Bitleitung BL mit dem niedrigen Potenzial der Bitleitungsspannung VBL lässt sich hingegen in der Speicherzelle SZ ein Datum mit einem Null-Pegel abspeichern. Die Potenzialzustände VBH beziehungsweise VBL werden dabei von dem Leseverstärker auf der Bitleitung BL in Abhängigkeit von dem an dem Datenanschluss D200 anliegenden Datum DQ erzeugt.

Die Steuerschaltung 220 weist einen Versorgungsspannungsanschluss V220 zum Anlegen einer Versorgungsspannung VB auf. Ebenso weisen der Spaltendekoder 240 einen Versorgungsspannungsanschluss V240 und der Zeilendekoder 250 einen Versorgungsspannungsanschluss V250 zum Anlegen der Versorgungsspannung VB auf. Die Versorgungsspannung VB wird von einem steuerbaren Spannungsgenerator 284 an einem Ausgangsanschluss A284 bereit gestellt.

Des Weiteren weist der integrierte Halbleiterspeicher steuerbare Spannungsgeneratoren 281, 282 und 283 auf. Der steuerbare Spannungsgenerator 281 erzeugt an einem Ausgangsanschluss A281 das hohe Potenzial der Wortleitungssteuerspannung VPP zum leitend Steuern des Auswahltransistors AT. Der steuerbare Spannungsgenerator 282 erzeugt an einem Ausgangsanschluss A282 das niedrige Potenzial der Bitleitungsspannung VBL, das zum Einspeichern des Null-Pegels in die Speicherzelle SZ auf die Bitleitung BL eingespeist wird. Der steuerbare Spannungsgenerator 283 erzeugt an einem Ausgangsanschluss A283 das hohe Potenzial der Bitleitungsspannung VBH, das zum Abspeichern eines Eins-Pegels in die Speicherzelle SZ auf die Bitleitung BL eingespeist wird.

Die Spannungsgeneratoren 281, 282, 283 und 284 erzeugen die Spannungen VPP, VBL, VBH und VB aus einer internen Versorgungsspannung Vint, die ihnen von einem weiteren steuerbaren Spannungsgenerator 270 zugeführt wird. Der steuerbare Spannungsgenerator 270 ist mit einem Versorgungsspannungsanschluss V200 zum Anlegen einer externen Versorgungsspannung Vext verbunden. Er erzeugt aus der externen Versorgungsspannung Vext die stabilisierte interne Versorgungsspannung Vint.

Um Fertigungstoleranzen ausgleichen zu können, ist der steuerbare Spannungsgenerator 270 trimmbar ausgebildet. Über ein Steuersignal AWS, das ihm an einem Steueranschluss S270 zugeführt wird, lässt sich somit der Pegel der internen Versorgungsspannung verändern. Der Pegel der internen Versorgungsspannung Vint lässt sich allerdings nicht beliebig erhöhen. Eine zu hohe Spannung würde beispielsweise bei Schaltungskomponenten auf dem Speicherchip des integrierten Halbleiterspeichers zu Degradationseffekten, wie beispielsweise Hot-Carrier-Effekten führen, so dass die Lebensdauer beispielsweise von Transistoren des integrierten Halbleiterspeichers reduziert wäre.

Für bestimmte Typen von integrierten Halbleiterspeichern, beispielsweise Halbleiterspeicher, die für Grafikanwendungen eingesetzt werden, wird auf eine lange Lebenszeit von Schaltungskomponenten auf dem Speicherchip verzichtet, da Entwicklungen auf diesem Gebiet sehr schnell voranschreiten, so dass auch die Produkte in diesem Segment sehr schnell bereits veraltet sind und durch neuere Speicher ersetzt werden. So liegt derzeit der Einsatz von Halbleiterspeichern für Grafikanwendungen im Bereich von circa fünf Jahren. Die Geschwindigkeit und Leistungsfähigkeit von integrierten Halbleiterspeicher, die für Grafikanwendungen vorgesehen sind, wird durch Hoch trimmen der internen Versorgungsspannung Vint gezielt erhöht. Das Hochtrimmen der internen Versorgungsspannung geschieht meist durch Aktivierung von so genannten Trimm-Optionen innerhalb eines On-Chip Spannungsgeneratorsystems des integrierten Halbleiterspeichers.

Zur Einstellung der Trimm-Optionen ist in 1 beispielhaft eine Speicherschaltung 260 mit Speicherelementen, beispielsweise Fuseelementen 261, vorgesehen. Bei integrierten Halbleiterspeichern, die beispielsweise für Grafikanwendungen vorgesehen sind, werden während des Fertigungsprozesses bestimmte Fuseelemente der Speicherschaltung 260 aktiviert. Der Zustand der Fuseelemente der Speicherschaltung 260 wird von einer Auswerteschaltung 290 ausgewertet. In Abhängigkeit von den aktivierten Fuseelementen wird von der Auswerteschaltung 290 ein Steuersignal AWS erzeugt, das dem Steueranschluss S270 des steuerbaren Spannungsgenerators 270 zugeführt wird. Somit lässt sich eine interne Versorgungsspannung Vint erzeugen, die oberhalb der internen Versorgungsspannung liegt, die üblicherweise zur Ansteuerung der steuerbaren Spannungsgeneratoren 281, 282, 283 und 284 verwendet wird. Dadurch werden von diesen Spannungsgeneratoren auch höhere Ausgangsspannungen VPP, VBL, VBH und VB erzeugt, die von der erhöhten internen Versorgungsspannung abgeleitet werden.

Ein Nachteil bei diesem Verfahren besteht allerdings darin, dass bereits bei der Fertigung der integrierten Halbleiterspeicher festgelegt werden muss, ob die auf dem Speicherchip vorhandenen Spannungsgeneratoren 270, 281, 282, 283 und 284 erhöhte Spannungen erzeugen. Diese frühe Dedizierung erfolgt bereits im Rahmen des Scheibentests, bei dem üblicherweise mittels Aktivierung von Laserfuses die On-Chip-Spannungen auf die für die jeweilige Zielanwendung bestimmten Werte getrimmt werden. Dazu sind jedoch hohe logistische Aufwände im Bereich der Produktplanung erforderlich.

Da der Zustand der Laserfuses nur einmal programmierbar ist, weisen derartige integrierte Halbleiterspeicher ferner eine mangelnde Flexibilität auf. So kann keine dynamische Spannungsregelung der On-Chip-Spannungen erfolgt. Wünschenswert ist es allerdings, den Pegel der internen Versorgungsspannung bei einer geringen Auslastung des Halbleiterspeichers, bei wenigen Speicherzugriffen pro Zeiteinheit, zu reduzieren. Durch mangelnde Flexibilität bei der Einstellung der internen Spannungen beziehungsweise durch die statische Vorgabe der internen Spannungen tritt somit bei derzeitigen integrierten Halbleiterspeichern eine hohe elektrische Verlustleistung auf.

Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem die Erzeugung von internen Spannungspegeln an die Anzahl der Speicherzugriffe angepasst ist. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Betreiben eines integrierten Halbleiterspeichers anzugeben, bei dem die Erzeugung von internen Spannungspegeln an die Anzahl der Speicherzugriffe angepasst ist.

Die Aufgabe in Bezug auf den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit einem Taktanschluss zum Anlegen eines Taktsignals, einem ersten steuerbaren Spannungsgenerator zur Erzeugung einer internen Betriebsspannung, die als Versorgungs- oder Steuerspannung einer Schaltungskomponente des integrierten Halbleiterspeichers zur Durchführung von Lese- und Schreibzugriffen zuführbar ist. Der integrierte Halbleiterspeicher umfasst des Weiteren einen Frequenzdetektor zur Detektion einer Frequenz des Taktsignals, der mit dem Taktanschluss verbunden ist. Der erste steuerbare Spannungsgenerator ist derart ausgebildet, dass er einen Pegel der internen Betriebsspannung in Abhängigkeit von der von dem Frequenzdetektor detektierten Frequenz des Taktsignals erzeugt.

Bei einer Weiterbildung des integrierten Halbleiterspeichers ist der Frequenzdetektor derart ausgebildet, dass er in Abhängigkeit von der Frequenz des Taktsignals ein erstes Steuersignal erzeugt. Der erste steuerbare Spannungsgenerator ist derart ausgebildet, dass er den Pegel der internen Betriebsspannung in Abhängigkeit von dem ersten Steuersignal erzeugt.

Gemäß einem weiteren Merkmal ist der erste steuerbare Spannungsgenerator derart ausgebildet, dass er einen ersten Pegel der internen Betriebsspannung erzeugt, wenn die Frequenzdetektorschaltung eine erste Frequenz des Taktsignals detektiert und einen zweiten Pegel der internen Betriebsspannung erzeugt, wenn die Frequenzdetektorschaltung eine zweite Frequenz des Taktsignals detektiert, wobei die zweite Frequenz des Taktsignals höher als die erste Frequenz des Taktsignals und der zweite Pegel der internen Betriebsspannung höher als der erste Pegel der internen Betriebsspannung ist.

Eine Weiterbildung des integrierten Halbleiterspeichers sieht den integrierten Halbleiterspeicher mit einem Versorgungsspannungsanschluss zum Anlegen einer externen Versorgungsspannung vor. Der integrierte Halbleiterspeicher umfasst des Weiteren einen zweiten steuerbaren Spannungsgenerator zur Erzeugung einer internen Versorgungsspannung mit einem Steueranschluss zur Ansteuerung mit einem Steuersignal, wobei der zweite steuerbare Spannungsgenerator mit dem Versorgungsspan nungsanschluss verbunden ist. Der Steueranschluss des zweiten steuerbaren Spannungsgenerators ist zur Ansteuerung mit dem ersten Steuersignal mit dem Frequenzdetektor verbunden. Der zweite steuerbare Spannungsgenerator ist derart ausgebildet, dass er aus der externen Versorgungsspannung einen Pegel der internen Versorgungsspannung in Abhängigkeit von dem ersten Steuersignal erzeugt. Der zweite steuerbare Spannungsgenerator ist zur Ansteuerung des ersten steuerbaren Spannungsgenerators mit der internen Versorgungsspannung mit dem ersten steuerbaren Spannungsgenerator verbunden. Der erste steuerbare Spannungsgenerator ist dabei derart ausgebildet, dass er den Pegel der internen Betriebsspannung in Abhängigkeit von dem Pegel der internen Versorgungsspannung erzeugt.

Des Weiteren umfasst der integrierte Halbleiterspeicher einen Spannungsdetektor zur Detektion eines Pegels der externen Versorgungsspannung, der mit dem Versorgungsspannungsanschluss verbunden ist. Der erste steuerbare Spannungsgenerator ist derart ausgebildet, dass er einen Pegel der internen Betriebsspannung in Abhängigkeit von dem von dem Spannungsdetektor detektierten Pegel der externen Versorgungsspannung erzeugt.

Eine andere Ausführungsform des integrierten Halbleiterspeichers sieht vor, dass der Spannungsdetektor derart ausgebildet ist, dass er in Abhängigkeit von dem Pegel der externen Versorgungsspannung ein zweites Steuersignal erzeugt. Der erste steuerbare Spannungsgenerator ist dabei derart ausgebildet, dass er den Pegel der internen Betriebsspannung in Abhängigkeit von dem zweiten Steuersignal erzeugt.

Bei einer anderen Ausführungsform des integrierten Halbleiterspeichers ist der erste steuerbare Spannungsgenerator der art ausgebildet, dass er einen ersten Pegel der internen Betriebsspannung erzeugt, wenn die Spannungsdetektorschaltung einen ersten Pegel der externen Versorgungsspannung detektiert und einen zweiten Pegel der internen Betriebsspannung erzeugt, wenn die Spannungsdetektorschaltung einen zweiten Pegel der externen Versorgungsspannung detektiert, wobei der zweite Pegel der externen Versorgungsspannung höher als der erste Pegel der externen Versorgungsspannung und der zweite Pegel der internen Betriebsspannung höher als der erste Pegel der internen Betriebsspannung ist.

Bei einer weiteren Ausführungsform des integrierten Halbleiterspeichers umfasst der integrierte Halbleiterspeicher eine Auswerteschaltung zur Auswertung des ersten Steuersignals und des zweiten Steuersignals und zur Erzeugung eines dritten Steuersignals. Die Auswerteschaltung ist derart ausgebildet ist, dass sie in Abhängigkeit von jeweiligen Zuständen des ersten und zweiten Steuersignals einen Zustand des dritten Steuersignals erzeugt. Der Steueranschluss des zweiten steuerbaren Spannungsgenerators ist zur Ansteuerung mit dem dritten Steuersignal mit der Auswerteschaltung verbunden ist. Der zweite steuerbare Spannungsgenerator ist derart ausgebildet, dass er den Pegel der internen Versorgungsspannung in Abhängigkeit von dem dritten Steuersignal erzeugt.

Bei einer anderen Ausführungsform des integrierten Halbleiterspeichers enthält der zweite steuerbare Spannungsgenerator eine erste Spannungserzeugerschaltung zur Erzeugung einer ersten internen Versorgungsspannung. Die erste Spannungserzeugerschaltung ist derart ausgebildet, dass sie die erste interne Versorgungsspannung mit einem Pegel erzeugt, der kleiner als der Pegel der externen Versorgungsspannung ist.

Bei einer anderen Ausführungsform des integrierten Halbleiterspeichers enthält der zweite steuerbare Spannungsgenerator eine zweite Spannungserzeugerschaltung zur Erzeugung einer zweiten internen Versorgungsspannung. Die zweite Spannungserzeugerschaltung ist derart ausgebildet, dass sie die zweite interne Versorgungsspannung mit einem Pegel erzeugt, der größer als der Pegel der externen Versorgungsspannung ist.

Die zweite Spannungserzeugerschaltung kann als eine Ladungspumpe ausgebildet sein.

In einer bevorzugten Ausführungsform weist der integrierte Halbleiterspeicher ein Speicherzellenfeld mit Speicherzellen auf, die jeweils an einem Kreuzungspunkt einer Zeilenleitung und einer Spaltenleitung angeordnet sind. Der integrierte Halbleiterspeicher weist des Weiteren einen Spaltendekoder zur Auswahl einer der Spaltenleitungen und einen Zeilendekoder zur Auswahl einer der Zeilenleitungen auf. Dem Spalten- und Zeilendekoder ist jeweils die interne Betriebsspannung als Versorgungsspannung zur Auswahl einer Spalten- und Zeilenleitung zur Durchführung der Lese- und Schreibzugriffe zuführbar.

Bei einer weiteren Ausführungsform des integrierten Halbleiterspeichers umfasst die Speicherzelle einen Auswahltransistor zur Auswahl der Speicherzelle für den Lese- und Schreibzugriff. Die interne Betriebsspannung ist dem Auswahltransistor als Steuerspannung zur Auswahl der Speicherzelle für den Lese- und Schreibzugriff zuführbar.

Im Folgenden wird ein Verfahren zum Betreiben eines integrierten Halbleiterspeichers angegeben. Das Verfahren sieht die Bereitstellung des integrierten Halbleiterspeichers mit einem Frequenzdetektor zum Detektieren einer Frequenz eines Taktsignals, das an einen Taktanschluss des integrierten Halbleiterspeichers anlegbar ist, und mit einem steuerbaren Spannungsgenerator zum Erzeugen einer internen Betriebsspannung, die als Versorgungs- oder Steuerspannung einer Schaltungskomponente des integrierten Halbleiterspeichers zur Durchführung von Lese- und Schreibzugriffen zuführbar ist, vor. An den Taktanschluss des integrierten Halbleiterspeichers wird das Taktsignal angelegt. Mittels des Frequenzdetektors wird die Frequenz des Taktsignals detektiert. Ein Pegel der internen Betriebsspannung wird in Abhängigkeit von der von dem Frequenzdetektor detektierten Frequenz des Taktsignals erzeugt. Die Schaltungskomponente des integrierten Halbleiterspeichers wird mit der internen Betriebsspannung zur Durchführung der Lese- und Schreibzugriffe angesteuert.

Gemäß einer Weiterbildung des Verfahrens erzeugt der steuerbare Spannungsgenerator einen ersten Pegel der internen Betriebsspannung, wenn die Frequenzdetektorschaltung eine erste Frequenz des Taktsignals detektiert, und einen zweiten Pegel der internen Betriebsspannung, wenn die Frequenzdetektorschaltung eine zweite Frequenz des Taktsignals detektiert, wobei die zweite Frequenz des Taktsignals höher als die erste Frequenz des Taktsignals und der zweite Pegel der internen Betriebsspannung höher als der erste Pegel der internen Betriebsspannung ist.

Bei einer Weiterbildung des Verfahrens wird der integrierte Halbleiterspeicher mit einem Spannungsdetektor zur Detektion eines Pegels einer externen Versorgungsspannung, die einem Versorgungsspannungsanschluss des integrierten Halbleiterspeichers zuführbar ist, bereitgestellt. Bei dem Schritt des Erzeugens des Pegel der internen Betriebsspannung wird der Pegel der internen Betriebsspannung in Abhängigkeit von der von der von dem Frequenzdetektor detektierten Frequenz des Taktsignals und in Abhängigkeit von dem von dem Spannungsdetektor detektierten Pegel der externen Versorgungsspannung erzeugt.

Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert.
Es zeigen:
1 eine erste Ausführungsform eines integrierten Halbleiterspeichers mit Erzeugung von internen Spannungen,
2 eine zweite Ausführungsform eines integrierten Halbleiterspeichers mit Erzeugung von internen Spannungen,
3 eine Abhängigkeit der internen Versorgungsspannung von einer extern angelegten Taktfrequenz,
4 eine dritte Ausführungsform eines integrierten Halbleiterspeichers mit Erzeugung von internen Spannungen.
2 zeigt einen integrierten Halbleiterspeicher 100, der ähnlich dem in 1 gezeigten integrierten Halbleiterspeicher 200 ein Speicherzellenfeld 110, in dem Speicherzellen, beispielsweise DRAM-Speicherzellen, entlang von Wortleitungen und Bitleitungen angeordnet sind, enthält. Zur Aktivierung einer Speicherzelle für einen Lese- oder Schreibzugriff wird eine Steuerschaltung 120 an einem Steueranschluss S20 von einem Kommandosignal KS angesteuert. Eine Speicherzelle innerhalb des Speicherzellenfeldes 110 lässt sich durch Anlegen einer Adresse an einen Adressanschluss A100 eines Adressregisters 130 auswählen. Ein Spaltendekoder 140 wählt in Abhängigkeit von einer angelegten Spaltenadresse eine Bitleitung innerhalb des Speicherzellenfeldes 110 für den Speicherzugriff aus. Ein Zeilendekoder 150 wählt in Abhängigkeit von einer angelegten Zeilenadresse eine Wortleitung innerhalb des Speicherzellenfeldes 110 aus.
Der integrierte Halbleiterspeicher 100 der 2 wird synchron zu einem Taktsignal CLK betrieben, das an einem Taktanschluss C100 der Steuerschaltung 120 zugeführt wird. Erfindungsgemäß wird das Taktsignal CLK einem Frequenzdetektor 160 zugeführt. Dieser wertet die Frequenz des Taktsignals CLK aus und erzeugt ausgangsseitig ein Steuersignal S1, das einem Steueranschluss S170 eines steuerbaren Spannungsgenerators 170 zugeführt wird.
Der steuerbare Spannungsgenerator 170 ist mit einem Versorgungsspannungsanschluss V100 zum Anlegen einer externen Versorgungsspannung Vext verbunden und weist eine Spannungserzeugerschaltung 171 auf, die zur Erzeugung einer internen Versorgungsspannung Vint1 dient. Die Spannungserzeugerschaltung 171 ist so ausgebildet, dass sie die interne Versorgungsspannung Vint1 mit einem Pegel erzeugt, der geringer als ein Pegel der externen Versorgungsspannung Vext ist. Die Spannungserzeugerschaltung 171 ist beispielsweise als eine Spannungsteilerschaltung ausgebildet.
Der Pegel der internen Versorgungsspannung Vint1 wird steuerbaren Spannungsgeneratoren 182, 183 und 184 zugeführt. Der steuerbare Spannungsgenerator 182 erzeugt an einem Ausgangsanschluss A182 den niedrigen Pegel der Bitleitungsspannung VBL, der zur Abspeicherung des Null-Pegels in einer Speicher zelle des Speicherzellenfeldes 110 verwendet wird. Der steuerbare Spannungsgenerator 183 erzeugt an einem Ausgangsanschluss A183 den hohen Pegel der Bitleitungsspannung VBH, der auf eine Bitleitung des Speicherzellenfeldes 110 zur Abspeicherung des Eins-Pegels in einer Speicherzelle eingespeist wird. Der steuerbare Spannungsgenerator 184 erzeugt an einem Ausgangsanschluss A184 die Versorgungsspannung VB, die Schaltungskomponenten des integrierten Halbleiterspeichers, wie beispielsweise der Steuerschaltung 120, dem Spaltendekoder 140 oder dem Zeilendekoder 150, an einem Versorgungsspannungsanschluss V120, V140 beziehungsweise V150 als Versorgungsspannung zugeführt wird.
Des Weiteren umfasst der steuerbare Spannungsgenerator 170 eine Spannungserzeugerschaltung 172, die beispielsweise als eine Ladungspumpe ausgebildet ist. Sie erzeugt ausgangsseitig eine interne Versorgungsspannung Vint2, die einem steuerbaren Spannungsgenerator 181 zugeführt wird. Der steuerbare Spannungsgenerator 181 erzeugt an einem Ausgangsanschluss A181 den hohen Pegel einer Wortleitungsspannung VPP, der im Allgemeinen oberhalb des Pegels der externen Versorgungsspannung liegt. Durch einen Pegel, der oberhalb eines Pegels der externen Versorgungsspannung liegt, wird sichergestellt, dass ein Auswahltransistor AT einer Speicherzelle SZ zuverlässig in den leitenden Zustand geschaltet wird.
Im Betrieb des integrierten Halbleiterspeichers 100 detektiert der Frequenzdetektor 160 die Frequenz des externen Taktsignals CLK und erzeugt in Abhängigkeit von der detektierten Frequenz einen Pegel des Steuersignals S1. In Abhängigkeit von dem Pegel des Steuersignals S1 erzeugt die Spannungserzeugerschaltung 171 des steuerbaren Spannungsgenerators 170 einen Pegel der internen Versorgungsspannung Vint1.
Aus dem Pegel der internen Versorgungsspannung Vint1 wird durch die steuerbaren Spannungsgeneratoren 182, 183 und 184 ein Pegel der Spannungen VBL, VBH und VB abgeleitet. Ebenso erzeugt die Ladungspumpe 172 in Abhängigkeit von dem Pegel des Steuersignals S1 einen Pegel der internen Versorgungsspannung Vint2. Der hohe Pegel der Wortleitungsspannung VPP wird von dem steuerbaren Spannungsgenerator 181 in Abhängigkeit von dem Pegel der internen Versorgungsspannung Vint2 erzeugt.
Die Schaltungsanordnung ist dabei derart ausgelegt, dass bei Detektion einer hohen Frequenz des externen Taktsignals CLK der Pegel des Steuersignals S1 derart von der Frequenzdetektorschaltung 160 verändert wird, dass der Spannungsgenerator 171 einen hohen Spannungspegel der internen Versorgungsspannung Vint1 erzeugt, der jedoch weiterhin unter dem Pegel der externen Versorgungsspannung liegt, und die Ladungspumpe 172 einen hohen Spannungspegel der internen Versorgungsspannung Vint2 erzeugt, der oberhalb dem Pegel der externen Versorgungsspannung liegt. Somit werden auch von den Spannungsgeneratoren 181, 182, 183 und 184 im Falle der Ansteuerung des integrieren Halbleiterspeichers mit einer hohen Frequenz des externen Taktsignals, die beispielsweise in einem Bereich von 800 MHz liegt, hohe Pegel der Spannungen VPP, VBL, VBH und VB erzeugt. Hohe Pegel der Versorgungsspannung VB zur Versorgung von Schaltungskomponenten des integrierten Halbleiterspeichers beziehungsweise hohe Pegel der Bitleitungsspannung VBH liegen beispielsweise in einem Bereich zwischen 1,5 V und 1,7 V. Durch die Erzeugung von hohen internen Spannungspegeln lässt sich die Zugriffsgeschwindigkeit erhöhen und somit der erhöhten Taktfrequenz anpassen.
Wenn der integrierte Halbleiterspeicher hingegen von einer niedrigen Frequenz des externen Taktsignals CLK, beispielsweise einer Frequenz von 100 MHz, angesteuert wird, so erzeugt der Frequenzdetektor 160 einen entsprechenden Zustand des Steuersignals S1, wodurch die Spannungserzeugerschaltung 171 einen im Vergleich zu dem hohen Pegel der internen Versorgungsspannung Vint1, der bei einer Ansteuerung des integrierten Halbleiterspeichers mit einer hohen Taktfrequenz des Taktsignals CLK generiert wird, niedrigeren Pegel der internen Versorgungsspannung Vint1 erzeugt beziehungsweise wodurch die Ladungspumpe 172 einen im Vergleich zu dem hohen Pegel der internen Versorgungsspannung Vint2 niedrigeren Pegel der internen Versorgungsspannung Vint2 erzeugt. Dadurch sind auch die von den steuerbaren Spannungsgeneratoren 181, 182, 183 und 184 erzeugten Spannungspegel der Spannungen VPP, VBL, VBH und VB, die von den internen Versorgungsspannungen Vint1 beziehungsweise Vint2 abgeleitet werden, reduziert.
Durch das vorgeschlagene Schaltungskonzept lässt sich die interne Spannungserzeugung dynamisch an die Frequenz des angelegten Taktsignals anpassen. Durch eine Absenkung der internen Spannungen bei Ansteuerung des integrierten Halbleiterspeichers mit einer niedrigen Frequenz des Taktsignals CLK lässt sich die Verlustleistung reduzieren. Zudem kann ein spannungs-/feldstärkegetriebener Beitrag von Leckströmen mit einer Absenkung der internen Spannungen vermindert werden.
3 zeigt eine Abhängigkeit der von der Spannungserzeugerschaltung 171 erzeugten internen Versorgungsspannung Vint1 und eine Abhängigkeit der von der Ladungspumpe 172 erzeugten internen Versorgungsspannung Vint2 von der Frequenz des externen Taktsignals CLK. Beim Betreiben des integrierten Halbleiterspeicher mit einer niedrigen Taktfrequenz, die unter halb eines spezifizierten Frequenzwertes CLKmin von beispielsweise 150 MHz liegt, erzeugt die Spannungserzeugerschaltung 171 einen konstanten niedrigen Pegel der internen Versorgungsspannung Vint1. Beim Ansteigen der Taktfrequenz über den spezifizierten Frequenzwert CLKmin bis zu einem spezifizierten Frequenzwert CLKmax, der beispielsweise bei einer Frequenz von 700 MHz liegt, nimmt die von der Spannungserzeugerschaltung 171 erzeugte interne Versorgungsspannung Vint1 kontinuierlich zu, bis sie nahezu den Pegel der externen Versorgungsspannung Vext erreicht. Oberhalb des spezifizierten Frequenzwertes CLKmax erzeugt die Spannungserzeugerschaltung 171 einen konstant hohen Pegel der internen Versorgungsspannung Vint1.
Der von der Ladungspumpe 172 erzeugte Pegel der internen Versorgungsspannung Vint2 liegt bei einer Taktfrequenz bis zu dem spezifizierten Frequenzwert CLKmin im Bereich der externen Versorgungsspannung Vext. Wenn die angelegte Taktfrequenz zwischen den spezifizierten Frequenzwerten CLKmin und CLKmax liegt, nimmt auch der von der Ladungspumpe 172 erzeugte Pegel der internen Versorgungsspannung Vint2 zu, bis er ab dem Überschreiten der spezifizierten Taktfrequenz CLKmax auf einem hohen Pegel, der oberhalb des Pegels der externen Versorgungsspannung Vext liegt, konstant gehalten wird.
Bei der Erzeugung der internen Versorgungsspannungen Vint1 und Vint2 ist es nicht zwingend erforderlich, dass die Abhängigkeit der internen Versorgungsspannungen Vint1, Vint2 von der externen Frequenz den dargestellten linearen Verlauf zwischen den Frequenzen CLKmin und CLKmax aufweist. Die Pegel der interne Versorgungsspannungen sollten jedoch mit zunehmender Frequenz des externen Taktsignals ebenfalls zunehmen.
4 zeigt eine weitere Ausführungsform eines integrierten Halbleiterspeichers 100'. Aus Vereinfachungsgründen sind das Speicherzellenfeld 110, die Steuerschaltung 120, das Adressregister 130 sowie der Spalten- und Zeilendekoder 140 und 150 nicht dargestellt. Der erfindungsgemäße Halbleiterspeicher 100' weist den Frequenzdetektor 160 auf, dem das Taktsignal CLK von dem Taktanschluss C100 zugeführt wird. Des Weiteren weist er einen Spannungsdetektor 190 auf, der mit einem Versorgungsspannungsanschluss V100' zum Anlegen der externen Versorgungsspannung Vext verbunden ist.
Der Frequenzdetektor 160 erzeugt in Abhängigkeit von der Frequenz des externen Taktsignals CLK ausgangsseitig einen Pegel des Steuersignals S1, das einem Steueranschluss S10a einer Auswerteeinheit 10 zugeführt wird. Der Spannungsdetektor 190 detektiert einen Pegel der externen Versorgungsspannung Vext und erzeugt in Abhängigkeit von dem detektierten Pegel der externen Versorgungsspannung einen Pegel des Steuersignals S2, das einem Steueranschluss S10b der Auswerteschaltung 10 zugeführt wird. Die Auswerteschaltung 10 erzeugt ausgangsseitig ein Steuersignal S3 das dem Steueranschluss S170 des steuerbaren Spannungsgenerators 170 zugeführt wird. Der steuerbare Spannungsgenerator 170 umfasst die Spannungserzeugerschaltung 171 zur Erzeugung der internen Versorgungsspannung Vint1 und die Spannungserzeugerschaltung 172, die ähnlich der Ausführungsform der 2 als eine Ladungspumpe zur Erzeugung der internen Versorgungsspannung Vint2 ausgebildet ist.
Die Spannungserzeugerschaltung 171 erzeugt die interne Versorgungsspannung Vint1 mit einem Pegel, der unterhalb dem Pegel der externen Versorgungsspannung liegt. Die Ladungspumpe 172 erzeugt einen Pegel der internen Versorgungsspannung Vint2, der oberhalb dem Pegel der externen Versorgungsspannung liegt.
Im Gegensatz zu der in 2 dargestellten Ausführungsform wird bei der in 4 dargestellten Ausführungsform neben der Frequenz des Taktsignals CLK zusätzlich der Pegel der externen Versorgungsspannung Vext zur Erzeugung der internen Versorgungsspannung Vint1 und Vint2 berücksichtigt. Die Auswerteschaltung 10 ist derart ausgebildet, dass sie bei einer niedrigen Frequenz des externen Taktsignals CLK, das ihr durch einen entsprechenden Zustand des Steuersignals S1 von dem Frequenzdetektor 160 angezeigt wird, das Steuersignal S3 derart erzeugt, dass der steuerbare Spannungsgenerator 170 die internen Versorgungsspannungen Vint1 und Vint2 mit einem niedrigen Pegel erzeugt.
Beim Ansteigen des Frequenzwertes des externen Taktsignals CLK wird das Steuersignal S3 von der Auswerteschaltung 10 derart erzeugt, dass der Pegel der internen Versorgungsspannung Vint1 und Vint2 von dem steuerbaren Spannungsgenerator 170 mit einem höheren Pegel erzeugt wird als er bei der Ansteuerung des integrierten Halbleiterspeichers mit dem niedrigen Pegel des Taktsignals CLK erzeugt wird.
Zusätzlich zu dem Steuersignal S1 wertet die Auswerteschaltung auch den Zustand des Steuersignals S2 aus, das den anliegenden Pegel der externen Versorgungsspannung Vext angibt. In Abhängigkeit von dieser Zusatzinformation wird der in Abhängigkeit von dem Steuersignal S1 eingestellte Zustand des Steuersignals S3 dann derart verändert, dass der von dem steuerbaren Spannungsgenerator 170 erzeugte Pegel der internen Versorgungsspannung geringfügig nach unten oder oben vertrimmt wird.
Der erfindungsgemäße integrierte Halbleiterspeicher ermöglicht eine dynamische Anpassung der chipinternen Spannungen an die externe Taktfrequenz beziehungsweise eine dynamische Anpassung der chipinternen Spannungen an die externe Taktfrequenz unter zusätzlicher Berücksichtigung der externen Versorgungsspannung. Dadurch lässt sich die Verlustleistung, beispielsweise beim Betrieb des integrierten Halbleiterspeichers im Stand-By-Mode, in dem der integrierte Halbleiterspeicher von einer niedrigen Taktfrequenz beziehungsweise einer niedrigen Versorgungsspannung angesteuert wird, gegenüber einem integrierten Halbleiterspeicher mit einer statischen Erzeugung von internen Spannungen deutlich reduzieren. Darüber hinaus ist eine logistische Trennung von Halbleiterspeichern in Halbleiterspeicher, die beispielsweise für Grafikanwendungen mit hohen internen Spannungen betrieben werden und in solche Halbleiterspeicher, die beispielsweise in Steuerrechnern ohne komplexe Grafikfunktionen eingesetzt werden, innerhalb des Fertigungsprozesses nicht mehr erforderlich.

10: Auswerteschaltung
100: integrierter Halbleiterspeicher
110: Speicherzellenfeld
120: Steuerschaltung
130: Adressregister
140: Spaltendekoder
150: Zeilendekoder
160: Frequenzdetektor
170: steuerbarer Spannungsgenerator
171: Spannungserzeugerschaltung
172: Ladungspumpe
181, 182, 183, 184: steuerbare Spannungsgeneratoren
200: integrierter Halbleiterspeicher
210: Speicherzellenfeld
220: Steuerschaltung
230: Adressregister
240: Spaltendekoder
250: Zeilendekoder
260: Speicherschaltung
270: steuerbarer Spannungsgenerator
281, 282, 283, 284: steuerbare Spannungsgeneratoren
290: Auswerteeinheit
AT: Auswahltransistor
BL: Bitleitung
CLK: Taktsignal
S: Steuersignal
SC: Speicherkondensator
SZ: Speicherzelle
VB: Versorgungsspannung für interne Schaltungskomponenten
VBH: Bitleitungs-High-Spannung
VBL: Bitleitungs-Low-Spannung
Vext: externe Versorgungsspannung
Vint: interne Versorgungsspannung
VPP: Wortleitungs-High-Spannung
WL: Wortleitung

Claims

Integrierter Halbleiterspeicher – mit einem Taktanschluss (C100) zum Anlegen eines Taktsignals (CLK), – mit einem ersten steuerbaren Spannungsgenerator (181, 182, 183, 184) zur Erzeugung einer internen Betriebsspannung (VB, VPP, VBH, VBL), die als Versorgungs- oder Steuerspannung einer Schaltungskomponente (110, 120, 130, 140) des integrierten Halbleiterspeichers zur Durchführung von Lese- und Schreibzugriffen zuführbar ist, – mit einem Frequenzdetektor (160) zur Detektion einer Frequenz des Taktsignals, der mit dem Taktanschluss (C100) verbunden ist, – bei dem der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er einen Pegel der internen Betriebsspannung (VB, VPP, VBH, VBL) in Abhängigkeit von der von dem Frequenzdetektor (160) detektierten Frequenz des Taktsignals (CLK) erzeugt.
Integrierter Halbleiterspeicher nach Anspruch 1, – bei dem der Frequenzdetektor (160) derart ausgebildet ist, dass er in Abhängigkeit von der Frequenz des Taktsignals (CLK) ein erstes Steuersignal (S1) erzeugt, – bei der der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er den Pegel der internen Betriebsspannung (VB, VPP, VBH, VBL) in Abhängigkeit von dem ersten Steuersignal (S1) erzeugt.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 oder 2, bei dem der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er einen ersten Pegel der internen Betriebsspannung (VB, VPP, VBH, VBL) erzeugt, wenn die Frequenzdetektorschaltung (160) eine erste Frequenz des Taktsignals detektiert, und einen zweiten Pegel der internen Betriebsspannung erzeugt, wenn die Frequenzdetektorschaltung (160) eine zweite Frequenz des Taktsignals detektiert, wobei die zweite Frequenz des Taktsignals höher als die erste Frequenz des Taktsignals und der zweite Pegel der internen Betriebsspannung höher als der erste Pegel der internen Betriebsspannung ist.
Integrierter Halbleiterspeicher nach einem der Ansprüche 2 oder 3, – mit einem Versorgungsspannungsanschluss (V100) zum Anlegen einer externen Versorgungsspannung (Vext), – mit einem zweiten steuerbaren Spannungsgenerator (170) zur Erzeugung einer internen Versorgungsspannung (Vint1, Vint2) mit einem Steueranschluss (S170) zur Ansteuerung mit einem Steuersignal (S1, S3), der mit dem Versorgungsspannungsanschluss (V100) verbunden ist, – bei dem der Steueranschluss (S170) des zweiten steuerbaren Spannungsgenerators (170) zur Ansteuerung mit dem ersten Steuersignal (S1) mit dem Frequenzdetektor (160) verbunden ist, – bei dem der zweite steuerbare Spannungsgenerator (170) derart ausgebildet ist, dass er aus der externen Versorgungsspannung (Vext) einen Pegel der internen Versorgungsspannung (Vint1, Vint2) in Abhängigkeit von dem ersten Steuersignal (S1) erzeugt, – bei dem der zweite steuerbare Spannungsgenerator (170) zur Ansteuerung des ersten steuerbaren Spannungsgenerators (181, 182, 183, 184) mit der internen Versorgungsspannung (Vint1, Vint2) mit dem ersten steuerbaren Spannungsgenerator verbunden ist, – bei dem der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er den Pegel der internen Betriebsspannung (VB, VPP, VBH, VBL) in Abhängigkeit von dem Pegel der internen Versorgungsspannung (Vint2, Vint2) erzeugt.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 4, – mit einem Spannungsdetektor (190) zur Detektion eines Pegels der externen Versorgungsspannung (Vext), der mit dem Versorgungsspannungsanschluss (V100) verbunden ist, – bei dem der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er einen Pegel der internen Betriebsspannung in Abhängigkeit von dem von dem Spannungsdetektor (190) detektierten Pegel der externen Versorgungsspannung (Vext) erzeugt.
Integrierter Halbleiterspeicher nach Anspruch 5, – bei dem der Spannungsdetektor (190) derart ausgebildet ist, dass er in Abhängigkeit von dem Pegel der externen Versorgungsspannung (Vext) ein zweites Steuersignal (S2) erzeugt, – bei dem der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er den Pegel der internen Betriebsspannung in Abhängigkeit von dem zweiten Steuersignal (S2) erzeugt.
Integrierter Halbleiterspeicher nach einem der Ansprüche 5 oder 6, – bei dem der erste steuerbare Spannungsgenerator (181, 182, 183, 184) derart ausgebildet ist, dass er einen ersten Pegel der internen Betriebsspannung erzeugt, wenn die Spannungsdetektorschaltung (190) einen ersten Pegel der externen Versorgungsspannung detektiert und einen zweiten Pegel der internen Betriebsspannung erzeugt, wenn die Spannungsdetektorschaltung einen zweiten Pegel der externen Versorgungsspannung detektiert, wobei der zweite Pegel der externen Versorgungsspannung höher als der erste Pegel der externen Versorgungsspannung und der zweite Pegel der internen Betriebsspannung höher als der erste Pegel der internen Betriebsspannung ist.
Integrierter Halbleiterspeicher nach einem der Ansprüche 6 oder 7, – mit einer Auswerteschaltung (10) zur Auswertung des ersten Steuersignals (S1) und des zweiten Steuersignals (S2) und zur Erzeugung eines dritten Steuersignals (S3), – bei dem die Auswerteschaltung (10) derart ausgebildet ist, dass sie in Abhängigkeit von jeweiligen Zuständen des ersten und zweiten Steuersignals (S1, S2) einen Zustand des dritten Steuersignals (S3) erzeugt, – bei dem der Steueranschluss (S170) des zweiten steuerbaren Spannungsgenerators (170) zur Ansteuerung mit dem dritten Steuersignal (S3) mit der Auswerteschaltung (10) verbunden ist, – bei dem der zweite steuerbare Spannungsgenerator (170) derart ausgebildet ist, dass er den Pegel der internen Versorgungsspannung (Vint1, Vint2) in Abhängigkeit von dem dritten Steuersignal (S3) erzeugt.
Integrierter Halbleiterspeicher nach einem der Ansprüche 4 bis 8, – bei dem der zweite steuerbare Spannungsgenerator (170) eine erste Spannungserzeugerschaltung (171) zur Erzeugung einer ersten internen Versorgungsspannung (Vint1) enthält, – bei dem die erste Spannungserzeugerschaltung (171) derart ausgebildet ist, dass sie die erste interne Versorgungsspan nung (Vint1) mit einem Pegel erzeugt, der kleiner als der Pegel der externen Versorgungsspannung (Vext) ist.
Integrierter Halbleiterspeicher nach Anspruch 9, – bei dem der zweite steuerbare Spannungsgenerator (170) eine zweite Spannungserzeugerschaltung (172) zur Erzeugung einer zweiten internen Versorgungsspannung (Vint2) enthält, – bei dem die zweite Spannungserzeugerschaltung (172) derart ausgebildet ist, dass sie die zweite interne Versorgungsspannung (Vint2) mit einem Pegel erzeugt, der größer als der Pegel der externen Versorgungsspannung (Vext) ist.
Integrierter Halbleiterspeicher nach Anspruch 10, bei dem die zweite Spannungserzeugerschaltung als eine Ladungspumpe (172) ausgebildet ist.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 11, – mit einem Speicherzellenfeld (110) mit Speicherzellen (SZ), die jeweils an einem Kreuzungspunkt einer Zeilenleitung (WL) und einer Spaltenleitung (BL) angeordnet sind, – mit einem Spaltendekoder (140) zur Auswahl einer der Spaltenleitungen (BL), – mit einem Zeilendekoder (150) zur Auswahl einer der Zeilenleitungen (WL), – bei dem dem Spalten- und Zeilendekoder (140, 150) jeweils die interne Betriebsspannung (VB) als Versorgungsspannung zur Auswahl einer Spalten- und Zeilenleitung (BL, WL) zur Durchführung der Lese- und Schreibzugriffe zuführbar ist.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 12, – bei dem die Speicherzelle (SZ) einen Auswahltransistor (AT) zur Auswahl der Speicherzelle (SZ) für den Lese- und Schreibzugriff umfasst, – bei dem die interne Betriebsspannung (VPP) dem Auswahltransistor (AT) als Steuerspannung zur Auswahl der Speicherzelle für den Lese- und Schreibzugriff zuführbar ist.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers, umfassend die folgenden Schritte: – Bereitstellen des integrierten Halbleiterspeichers mit einem Frequenzdetektor (160) zum Detektieren einer Frequenz eines Taktsignals (CLK), das an einen Taktanschluss (C100) des integrierten Halbleiterspeichers anlegbar ist, und mit einem steuerbaren Spannungsgenerator (181, 182, 183, 184) zum Erzeugen einer internen Betriebsspannung (VB, VPP, VBH, VBL), die als Versorgungs- oder Steuerspannung einer Schaltungskomponente (110, 120, 130, 140) des integrierten Halbleiterspeichers zur Durchführung von Lese- und Schreibzugriffen zuführbar ist, – Anlegen des Taktsignals (CLK) an den Taktanschluss (C100) des integrierten Halbleiterspeichers, – Detektieren der Frequenz des Taktsignals (CLK) mittels des Frequenzdetektors (160), – Erzeugen eines Pegels der internen Betriebsspannung (VB, VPP, VBL, VBH) in Abhängigkeit von der von dem Frequenzdetektor (160) detektierten Frequenz des Taktsignals (CLK), – Ansteuern der Schaltungskomponente (110, 120, 140, 150) des integrierten Halbleiterspeichers mit der internen Betriebsspannung (VB, VPP, VBL, VBH) zur Durchführung der Lese- und Schreibzugriffe.
Verfahren nach Anspruch 14, bei dem der steuerbare Spannungsgenerator (181, 182, 183, 184) einen ersten Pegel der internen Betriebsspannung erzeugt, wenn die Frequenzdetektorschaltung (160) eine erste Frequenz des Taktsignals detektiert, und einen zweiten Pegel der interne Betriebsspannung erzeugt, wenn die Frequenzdetektorschaltung (160) eine zweite Frequenz des Taktsignals detektiert, wobei die zweite Frequenz des Taktsignals höher als die erste Frequenz des Taktsignals und der zweite Pegel der internen Betriebsspannung höher als der erste Pegel der internen Betriebsspannung ist.
Verfahren nach einem der Ansprüche 14 oder 15, – bei dem der integrierte Halbleiterspeicher mit einem Spannungsdetektor (190) zur Detektion eines Pegels einer externen Versorgungsspannung (Vext), die einem Versorgungsspannungsanschluss (V100) des integrierten Halbleiterspeichers zuführbar ist, bereit gestellt wird, – bei dem bei dem Schritt des Erzeugens des Pegels der internen Betriebsspannung der Pegel der internen Betriebsspannung in Abhängigkeit von der von dem Frequenzdetektor (160) detektierten Frequenz des Taktsignals (CLK) und in Abhängigkeit von dem von dem Spannungsdetektor (190) detektierten Pegel der externen Versorgungsspannung (Vext) erzeugt wird.