-
Die
Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem
Speicherzellen zum Erhalt ihres Speicherinhalts aufgefrischt werden.
Des Weiteren betrifft die Erfindung ein Verfahren zum Testen eines
integrierten Halbleiterspeichers, bei dem Speicherzellen zum Erhalt
ihres Speicherinhalts aufgefrischt werden.
-
Ein
integrierter Halbleiterspeicher, beispielsweise ein DARM (Dynamic
Random Access)-Halbleiterspeicher weist Speicherzellen auf, die
entlang von Wortleitungen und Bitleitungen in einem Speicherzellenfeld
angeordnet sind. Eine DRAM-Speicherzelle umfasst dabei einen Auswahltransistor
und einen Speicherkondensator. Zum Auslesen einer Speicherzelle
wird auf die Wortleitung, die an die Speicherzelle angeschlossen
ist, eine Steuerspannung eingespeist, die den Auswahltransistor
der auszulesenden Speicherzelle leitend steuert. Dadurch ist der
Speicherkondensator mit der Bitleitung leitend verbunden. Zwischen
dem Speicherkondensator und der Bitleitung kommt es im Folgenden
zu einem Ladungsausgleich, bei dem die Ladung der Zelle auf die Zell-
und Bitleitungskapazität
aufgeteilt wird. Entsprechend dem Verhältnis der beiden Kapazitäten (Transfer-Ratio)
führt dies
zu einer Auslenkung der Bitleitungsspannung. Der sich einstellende
Signalhub auf der Bitleitung wird von einem Leseverstärker, der
am Ende der Bitleitung angeordnet ist, mit einer konstanten Spannung
auf einer Referenzbitleitung verglichen und anschließend verstärkt.
-
Der
Speicherkondensator einer Speicherzelle eines dynamischen Speicherbausteins
umfasst zwei möglichst
großflächige, gut
leitende Schichten, die durch ein dünnes, hochohmiges Dielektrikum
getrennt werden. Bei der technologischen Realisierung von Minimalstrukturen
auf einem Speicherchip lässt sich
nicht vermeiden, dass eine Vielzahl von hochohmigen Leckstrompfaden
zur Zellumgebung oder über das
Dielektrikum der Zelle existieren. Die hochohmigen Leckstrompfade,
die stark temperaturabhängig sind,
können
zu einer Entladung der in dem Speicherkondensator gespeicherten
Ladung und damit zum Datenverlust der Speicherzelle führen. Um
sicherzustellen, dass der korrekte Dateninhalt einer Speicherzelle
ausgelesen werden kann, darf eine Restladung auf dem Speicherkondensator
einer Speicherzelle nicht unterschritten werden. Dazu muss der Dateninhalt
einer Speicherzelle beziehungsweise die ausreichende Zellrestladung
innerhalb eines definierten Zeitraums immer wieder neu aufgeladen
werden.
-
Speicherbausteine
werden im Allgemeinen in unterschiedlichen Betriebsmodi betrieben.
Der sogenannte Self-Refresh-Modus von Speicherbausteinen wird, vor
allem bei Laptop-Anwendungen, zum Stromsparen eingesetzt. Wenn sich
eine auf einem Rechner befindliche Anwendung im Standby-Mode befindet,
werden die Speichermodule auf dem Motherboard eines Rechners in
einen sogenannten Schlaf-Modus versetzt. In diesem deaktivierten
Betriebszustand werden keine Kommandos oder Adressen von einem Controllerbaustein
an den Speicherbaustein weitergeleitet. Im deaktivierten Betriebszustand
des Speicherbausteins wird die Ladungserhaltung innerhalb der Speicherzellen
durch chipinterne Refresh-Kommandos gewährleistet. Die Abstände zwischen
den Refresh-Kommandos garantieren eine ausreichende Ladung in den
Speicherzellen, so dass bei einem Speicher zugriff die gespeicherten
Daten aus den Speicherzellen wieder korrekt ausgelesen werden können.
-
Wenn
die Zeiträume
zwischen den internen Refresh-Kommandos sehr kurz gewählt sind,
sinkt die Gefahr eines Datenverlusts. Andererseits steigt jedoch
die Stromaufnahme des Halbleiterspeichers während des Stromspar-Modus an.
Wenn hingegen die Intervalle zwischen den internen Refresh-Kommandos
lange gewählt
werden, sinkt der Stromverbrauch des Halbleiterspeichers, es erhöht sich
jedoch das Risiko eines Datenverlusts, da der Speicherinhalt der
Speicherzellen in sehr großen
Abständen aufgefrischt
wird. Man ist daher bestrebt, beim Auffrischen der Speicherzellen
die Ladungserhaltung bei möglichst
geringem Stromverbrauch zu sichern.
-
Da
die Ladungserhaltung in den Speicherzellen abhängig von der Temperatur ist,
werden die Refresh-Intervalle an die Chiptemperatur des Halbleiterspeichers
angepasst. So werden bei niedrigen Temperaturen, bei denen die Ladung
im Allgemeinen für
einen längeren
Zeitraum in den Speicherzellen erhalten bleibt, die Refresh-Intervalle
verlängert,
wohingegen bei hohen Temperaturen, bei denen eine Schwund der Zellladung
schneller erfolgt, die Refresh-Intervalle verkürzt werden. Dadurch kann zumindest
bei niedrigen Chiptemperaturen der Leistungsverbrauch eines Halbleiterspeichers
reduziert werden.
-
Zum
Abtesten der Funktionalität
eines Halbleiterspeichers in Bezug auf das Auffrischen von Speicherinhalten
im Self-Refresh-Betrieb
wird der Halbleiterspeicher zunächst
in einem aktiven Betriebszustand betrieben, in dem Lese- und Schreibzugriffe
auf Speicherzellen des integrierten Halbleiterspeichers erfolgen.
Dabei werden Daten mit Datenwerten in die Speicherzellen des Halbleiterspeichers
eingelesen. Der Halbleiterspeicher wird anschließend im Self-Refresh-Betrieb
betrieben, in dem die gespeicherten Daten in bestimmten zeitlichen
Abständen
aufgefrischt werden. Die Refresh-Frequenz wird dabei von dem Halbleiterspeicher
selbst intern erzeugt. Nach einer gewissen Betriebszeit im Self-Refresh-Betrieb
wird der Halbleiterspeicher wieder in den aktiven Betriebszustand
umgeschaltet. Im aktiven Betriebszustand werden die Dateninhalte
aus den Speicherzellen ausgelesen und mit den zuvor eingeschriebenen
Datenwerten verglichen. Bausteine, die in einem solchen Test ausfallen,
können
entweder zu große
interne Refresh-Intervalle aufweisen oder in Bezug auf die Ladungserhaltung
schwache Zellen, sogenannte Retention-schwache Zellen, oder aber
eine Kombination aus beiden Phänomenen
aufweisen.
-
Ein
Abtesten eines integrierten Halbleiterspeichers im Self-Refresh-Betriebszustand
ist nur dann effektiv, wenn durch geeignete Testvorhalte Grenzgänger von
Bausteinen nicht bei einer Kundenapplikation ausfallen. Stattdessen
ist es wünschenswert,
wenn derartige marginal funktionsfähige Bausteine bereits beim
Testen vom Hersteller identifiziert werden können. Dies ist derzeit beim
Testen im Self-Refresh-Modus nicht möglich, da die Refresh-Intervalle
im Self-Refresh-Modus beim Testen des integrierten Halbleiterspeichers
nicht modifiziert werden können.
Die getesteten Intervalle sind exakt die gleichen Intervalle, in
denen der Halbleiterspeicher beim späteren Betrieb bei einem Kunden
aufgefrischt wird. Da die Speicherbausteine in der späteren Anwendung
deutlich länger
im Self-Refresh-Betrieb betrieben werden, als dies von einem Hersteller
im Rahmen eines Tests getestet werden kann, besteht ein Risiko,
dass im Test marginal funktionsfähige
Bausteine erst im späteren
Betrieb bei einem Kunden ausfallen.
-
Wenn
bei einem Halbleiterspeicherbaustein die internen Refresh-Intervalle
nicht temperaturabhängig
von dem Speicherbaustein gewählt
sind, kann ein Testvorhalt für
die höchste
und niedrigste Temperatur der im Datenblatt angegebenen Betriebstemperaturen
durch entsprechende Temperaturvorhalte eingestellt werden. Wenn
hingegen, wie dies im Allgemeinen bei Halbleiterspeichern üblich ist,
die internen Refresh-Intervalle
von dem Speicherbaustein temperaturabhängig erzeugt werden, können sich
im Self-Refresh-Betrieb bei beliebigen Temperaturen kritische Kombinationen
aus internen Refresh-Raten und Retention-schwachen Zellen ergeben.
Ein Testvorhalt im Self-Refresh-Betrieb lässt sich folglich nicht mehr
durch einen Temperaturvorhalt erreichen. Da die Refresh-Intervalle an die
sich ändernden Chiptemperaturen
angepasst werden, kann die generelle Funktionalität eines
Halbleiterspeichers im Self-Refresh-Betrieb durch das Testen des
Halbleiterspeichers bei einer über
oder unter den im Datenblatt spezifizierten Temperaturen liegenden
Testtemperatur nicht garantiert werden. Selbst beim Testen des Self-Refresh-Betriebs bei beliebigen
Temperaturen innerhalb des spezifizierten Temperaturbereichs sind
bei temperaturabhängig
gewählten
Refresh-Intervallen keine Testvorhalte möglich. Hingegen entsprechen
die intern generierten Refresh-Intervalle bei einer bestimmten Chiptemperatur
exakt den gleichen Werten wie beim späteren Betrieb in einer Anwendung
bei einem Kunden.
-
Die
Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher
anzugeben, bei dem das Auffrischen von Speicherzellen mit hoher
Zuverlässigkeit
testbar ist. Eine weitere Aufgabe der vorliegenden Erfindung ist
es, ein Verfahren zum Testen eines integrierten Halbleiterspeichers anzugeben,
mit dem das Auffrischen von Speicherzellen mit großer Zuverlässigkeit
testbar ist.
-
Die
Aufgabe betreffend den integrierten Halbleiterspeicher wird gelöst durch
einen integrierten Halbleiterspeicher mit Auffrischung von Speicherzellen,
der ein Temperatursensor zur Detektion einer Chiptemperatur des
integrierten Halbleiterspeichers, ein Anschluss zum Anlegen eines
Kommandosignals, eine Frequenzerzeugungseinheit zum Erzeugen eines
Frequenzsignals mit einer Frequenz, wobei die Frequenz abhängig von
der von dem Temperatursensor detektierten Chiptemperatur ist, und
eine Speicherzelle zur Speicherung eines Datums, wobei das gespeicherte
Datum mit der Frequenz des Frequenzsignals aufgefrischt wird, umfasst.
Beim Anlegen eines ersten Zustands des Kommandosignals erzeugt die
Frequenzerzeugungseinheit bei einer von dem Temperatursensor detektierten
Chiptemperatur das Frequenzsignal mit einer ersten Frequenz. Beim
Anlegen eines zweiten Zustands des Kommandosignals erzeugt die Frequenzerzeugungseinheit bei
der gleichen Chiptemperatur das Frequenzsignal mit einer zweiten
Frequenz, die gegenüber
der ersten Frequenz erniedrigt ist.
-
Gemäß einer
Ausführungsform
des integrierten Halbleiterspeichers ist der Temperatursensor derart
ausgebildet, dass er in Abhängigkeit
von der detektierten Chiptemperatur ausgangsseitig ein Auswertesignal
erzeugt.
-
Bei
einer Weiterbildung des integrierten Halbleiterspeichers umfasst
der integrierte Halbleiterspeicher eine Steuerschaltung zur Erzeugung
eines Steuersignals zur Einstellung der Frequenz des Frequenzsignals.
-
Eine
weitere Ausführungsform
des integrierten Halbleiterspeichers sieht vor, dass der Temperatursensor
als Auswertsignal eine Auswertespannung erzeugt. Die Steuerschaltung
wird eingangsseitig von der Auswertespannung angesteuert und erzeugt ausgangsseitig
als Steuersignal eine Steuerspannung. Die Frequenzerzeugungseinheit
weist einen Steueranschluss zum Anlegen der Steuerspannung auf.
Die Frequenzerzeugungseinheit ist derart ausgebildet, dass sie die
Frequenz des Frequenzsignals in Abhängigkeit von der Steuerspannung
erzeugt. Die Steuerschaltung ist derart ausgebildet, dass sie in
Abhängigkeit
von dem Kommandosignal die Auswertespannung als Steuerspannung dem
Steueranschluss der Frequenzerzeugungseinheit zuführt oder die
Auswertespannung verändert
und die veränderte Auswertespannung
als Steuerspannung dem Steueranschluss der Frequenzerzeugungseinheit
zuführt.
-
Bei
einer weiteren Ausführungsform
des integrierten Halbleiterspeichers ist die Frequenzerzeugungseinheit
als ein spannungsgesteuerter Oszillator ausgebildet.
-
Eine
weitere Ausführungsform
des integrierten Halbleiterspeichers sieht einen Anschluss zum Anlegen
einer Bezugsspannung vor. Die Steuerschaltung weist einen Eingangsanschluss
zum Anlegen der Auswertespannung, einen ersten steuerbaren Schalter,
einen ersten Widerstand und einen zweiten Widerstand auf. Der Temperatursensor
ist zwischen den Eingangsanschluss der Steuerschaltung und den Anschluss
zum Anlegen der Bezugsspannung geschaltet. Der erste steuerbare
Schalter und der erste Widerstand sind parallel zwischen den Eingangsanschluss
der Steuerschaltung und den Steueranschluss der Frequenzerzeugungseinheit geschaltet.
Die Frequenzerzeugungseinheit ist parallel zu dem zweiten Widerstand
zwischen den Steueran schluss der Frequenzerzeugungseinheit und den Anschluss
zum Anlegen der Bezugsspannung geschaltet.
-
In
einer bevorzugten Ausführungsform
ist der erste Widerstand über
den ersten steuerbaren Schalter niederohmig überbrückbar.
-
Gemäß einem
weiteren Merkmal des integrierten Halbleiterspeichers weist derselbe
einen zweiten steuerbaren Schalter auf. In Reihe zu dem ersten Widerstand
ist ein dritter Widerstand geschaltet. Der dritte Widerstand ist über den
zweiten steuerbaren Schalter niederohmig überbrückbar.
-
In
einer bevorzugten Ausführungsform
ist der erste und zweite steuerbare Schalter jeweils als ein Transistor
ausgebildet.
-
Bei
einer Weiterbildung des integrierten Halbleiterspeichers umfasst
die Frequenzerzeugungseinheit einen Steueranschluss zum Anlegen des
Auswertesignals, eine Oszillatorschaltung mit einem Ausgangsanschluss
zur Erzeugung eines Grundfrequenzsignals mit einer Grundfrequenz,
eine erste Frequenzteilerschaltung und eine zweite Frequenzteilerschaltung.
Die Oszillatorschaltung ist derart ausgebildet, dass sie an dem
Ausgangsanschluss das Grundfrequenzsignal mit der Grundfrequenz
in Abhängigkeit
von dem Auswertesignal erzeugt. Die erste Frequenzteilerschaltung
und die zweite Frequenzteilerschaltung sind eingangsseitig jeweils
mit dem Ausgangsanschluss der Oszillatorschaltung verbindbar. Die
erste Frequenzteilerschaltung ist derart ausgebildet, dass sie in
Abhängigkeit
von der Grundfrequenz des Grundfrequenzsignals und einem Teilerverhältnis der
ersten Frequenzteilerschaltung aus der Grundfrequenz des Grundfrequenzsignals
das Frequenzsignal mit der ersten Frequenz erzeugt. Die zweite Frequenzteilerschaltung ist
derart ausgebildet, dass sie in Abhängigkeit von der Grundfrequenz
des Grundfrequenzsignals und einem Teilerverhältnis der zweiten Frequenzteilerschaltung aus
der Grundfrequenz des Grundfrequenzsignals das Frequenzsignal mit
der zweiten Frequenz erzeugt.
-
Im
Folgenden wird ein Verfahren zum Testen eines integrierten Halbleiterspeichers
angegeben. Das Verfahren sieht das Bereitstellen eines integrierten
Halbleiterspeichers mit einem Anschluss zum Anlegen eines Kommandosignals,
mit Speicherzellen, in denen jeweils ein Datum speicherbar ist und
mit einer Frequenzerzeugungseinheit, die in Abhängigkeit von einer Chiptemperatur
auf einem Speicherchip des integrierten Halbleiterspeichers und
einem Zustand des Kommandosignals ein Frequenzsignal mit einer Frequenz
erzeugt, wobei zum Erhalt eines in einer der Speicherzellen gespeicherten
Datums das Datum mit der Frequenz des Frequenzsignals aufgefrischt
wird. Ein zweiter Zustand des Kommandosignals wird an den Anschluss
zum Anlegen des Kommandosignals angelegt. Eine erste Chiptemperatur des
integrierten Halbleiterspeichers wird detektiert. Das Frequenzsignals
wird von der Frequenzerzeugungseinheit bei der detektierten ersten
Chiptemperatur mit einer zweiten Frequenz erzeugt, wobei die zweite
Frequenz gegenüber
einer ersten Frequenz des Frequenzsignals erniedrigt ist und die
erste Frequenz von der Frequenzerzeugungseinheit erzeugt wird, wenn
der erste Zustand des Kommandosignals an den Anschluss zum Anlegen
des Kommandosignals angelegt wird und die erste Chiptemperatur detektiert
wird.
-
Weitere
Ausführungsbeispiele
in Bezug auf den integrierten Halbleiterspeicher und das Verfahren
sind den Unteransprüchen
zu entnehmen.
-
Die
Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele
der vorliegenden Erfindung zeigen, näher erläutert.
-
Es
zeigen:
-
1 einen
integrierten Halbleiterspeicher mit einer Auffrischung von Speicherzellen,
-
2 eine
erste Ausführungsform
einer Schaltung zur Einstellung von Refresh-Intervallen zum Auffrischen
von Speicherzellen,
-
3 eine
zweite Ausführungsform
einer Schaltung zur Einstellung von Refresh-Intervallen zum Auffrischen
von Speicherzellen,
-
4 eine erste Abhängigkeit von Refresh-Intervallen/Refresh-Frequenzen
von einer Chiptemperatur des Halbleiterspeichers,
-
5 eine zweite Abhängigkeit von Refresh-Intervallen/Refresh-Frequenzen
von einer Chiptemperatur des integrierten Halbleiterspeichers.
-
1 zeigt
eine Ausführungsform
eines integrierten Halbleiterspeichers 1000, bei dem Speicherzellen
in regelmäßigen Abständen bezüglich ihres Speicherinhalts
aufgefrischt werden. Der integrierte Halbleiterspeicher 1000 umfasst
ein Speicherzellenfeld 100, in dem Speicherzellen SZ, entlang
von Wortleitungen WL und Bitleitungen BL angeordnet sind. Eine Speicherzelle
SZ ist beispielhaft als eine DRAM-Speicherzelle ausgebildet, die
einen Speicherkondensator SC und einen Aus wahltransistor AT umfasst. Über ein
entsprechendes Steuerpotenzial auf der Wortleitung WL lässt sich
der Speicherkondensator SC der dargestellten Speicherzelle SZ leitend
mit der Bitleitung BL verschalten. Danach können Daten in Form einer Ladung
in dem Speicherkondensator gespeichert werden oder das in der Speicherzelle
gespeicherte Datum ausgelesen werden.
-
Zur
Ansteuerung des Speicherzellenfeldes 100 zur Durchführung von
Lese- und Schreibzugriffen ist eine Steuereinheit 200 vorgesehen,
die mit dem Speicherzellenfeld 100 in Verbindung steht.
Zur Durchführung
der Lese- und Schreibzugriffe wird an einen Steueranschluss S200a
ein Komandosignal KS mit einem entsprechenden Zustand angelegt.
Zur Auswahl einer Speicherzelle für den Lese- oder Schreibzugriff
ist ein Adressregister 600 mit einem Adressanschluss A600
zum Anlegen von Adresssignalen vorgesehen. Zum Auffrischen des Speicherinhalts
der Speicherzellen wird in einem aktiven Betriebszustand des integrierten
Halbleiterspeichers ein Kommandosignal RKS an einen Steueranschluss S200b
der Steuerschaltung 200 angelegt. Im aktiven Betriebszustand
sind Lese- und Schreibzugriffe auf die Speicherzellen des Halbleiterspeichers
ausführbar.
Bei jedem Zustandswechsel des Kommandosignals RKS erfolgt beispielsweise
ein Refresh-Vorgang innerhalb des Speicherzellenfeldes. Im Unterschied zum
aktiven Betriebszustand erfolgt im Standby-Betrieb (Schlaf-Modus)
ein Self-Refresh-Betrieb des Speichers. Dabei werden die Refresh-Kommandos intern
auf dem Speicherchip des Halbleiterspeichers erzeugt. Dazu stellt
eine Frequenzerzeugungseinheit 500 ein Frequenzsignal RFS,
das eine Refresh-Frequenz kennzeichnet, bereit. Das Frequenzsignal RFS
ist ein periodisches Signal, das der Steuereinheit 200 zugeführt wird,
die die Speicherzellen des Speicherzellenfeldes SZ im Self-Refresh-Betrieb
entsprechend der Frequenz des Frequenzsignals auffrischt.
-
Des
Weiteren ist eine Temperatursensorschaltung 300 vorgesehen,
die eine Chiptemperatur des integrierten Halbleiterspeichers ermittelt.
Sie erzeugt ausgangsseitig ein Temperatur-Auswertesignal TS, das in einer ersten
Ausführungsform
des integrierten Halbleiterspeichers einer Steuerschaltung 400 eingangsseitig
zugeführt
wird und in einer zweiten Ausführungsform
des integrierten Halbleiterspeichers der Frequenzerzeugungseinheit 500 eingangsseitig
zugeführt
wird. Die Steuerschaltung 400 wird des Weiteren von Testmode-Steuersignalen
TMS0, TMS1 oder TMS2 angesteuert. Die Zustände der Testmode-Steuersignale
werden von der Steuereinheit 200 in Abhängigkeit von den Zuständen TM_off, TM_on1
oder TM_on2 des externen Kommadosignals TM erzeugt, die an den Adressanschluss
A600 des integrierten Halbleiterspeichers angelegt werden.
-
Mit
dem in 1 gezeigten integrierten Halbleiterspeicher wird
es ermöglicht,
die Frequenz des Frequenzsignals RFS beim Testen des integrierten Halbleiterspeichers
gegenüber
der Frequenz des Frequenzsignals RFS im späteren Betrieb des integrierten
Halbleiterspeichers zu erhöhen
beziehungsweise die zeitlichen Intervalle, in denen Speicherzellen
aufgefrischt werden, gegenüber
einem späteren Betrieb
bei einem Kunden zu verlängern.
-
2 zeigt
eine erste Ausführungsform
einer integrierten Schaltung zur unterschiedlichen Einstellung der
Frequenz des Frequenzsignal RFS im Testbetrieb gegenüber dem
späteren
Betrieb in einer Rechneranwendung bei einem Anwender. Die Temperatursensorschaltung 300 ist
zwischen einen Eingangsanschluss E400 der Steuerschaltung 400 und einen
Versorgungsanschluss V zum Anlegen einer Bezugsspannung VSS, beispielswei se
eines Massepotenzials, geschaltet. Die Steuerschaltung 400 weist
einen Widerstand 410 auf, der in Reihe mit einem Widerstand 430 zwischen
den Eingangsanschluss E400 der Steuerschaltung 400 und
einen Steueranschluss S500 der Frequenzerzeugungseinheit 500 geschaltet
ist. Parallel zu dem Widerstand 430 ist ein steuerbarer
Schalter 450 geschaltet, der einen Steueranschluss S450
zum Anlegen des Testmode-Steuersignals TMS2 aufweist. Wenn der steuerbare
Schalter 450 leitend gesteuert wird, lässt sich der Widerstand 430 niederohmig überbrücken.
-
Des
Weiteren ist zwischen den Eingangsanschluss E400 der Steuerschaltung 400 und
den Steueranschluss S500 der Frequenzerzeugungseinheit 500 ein
steuerbarer Schalter 440 geschaltet, der einen Steueranschluss
S440 zum Anlegen des Testmode-Steuersignals TMS1 aufweist. Durch
ein leitend Steuern des steuerbaren Schalters TMS1 lässt sich
der Eingangsanschluss E400 mit dem Steueranschluss S500 niederohmiger
verbinden, als er über die
Schaltung aus dem Widerstand 410 und der Parallelschaltung
aus dem Widerstand 430 und dem steuerbaren Schalter 450 verbindbar
ist.
-
Darüber hinaus
weist die Steuerschaltung 400 einen Widerstand 420 auf,
der zwischen den Steueranschluss S500 der Frequenzerzeugungseinheit
und den Versorgungsanschluss V zum Anlegen der Bezugsspannung VSS
geschaltet ist. Die Frequenzerzeugungseinheit 500 ist ebenfalls
zwischen dem Steueranschluss S500 und dem Versorgungsanschluss V
zum Anlegen der Bezugsspannung VSS angeordnet. Sie erzeugt ausgangsseitig
das Frequenzsignal RFS.
-
Im
Folgenden wird die Funktionsweise der in 2 gezeigten
Schaltungsanordnung dargestellt. Zunächst wird der integrier te Halbleiterspeicher
in einem aktiven Betriebszustand betrieben, in dem Lese- und Schreibzugriffe
auf Speicherzellen des Speicherzellenfeldes ausführbar sind. Zum Betreiben des
integrierten Halbleiterspeichers im aktiven Betriebszustand wird
zunächst
ein zustand eines Kommandosignals MS an einen Steueranschluss S200c
angelegt, der der Steuereinheit 200 den aktiven Betriebszustand
anzeigt. Im aktiven Betriebszustand werden Daten in die Speicherzellen
eingelesen und in Abhängigkeit
von einer Frequenz des Refresh-Kommandsignals MS, das an einen Steueranschluss S200c
angelegt wird, aufgefrischt. Die für einen Schreib- und Lesezugriff
auszuwählenden
Speicherzellen werden durch Anlegen eines Adresssignals an den Adressanschluss
A600 ausgewählt.
-
Danach
wird der integrierte Halbleiterspeicher durch einen entsprechenden
Zustandswechsel des Kommandosignals MS in einen Schlaf-Modus (Standby-Modus)
versetzt, in dem keine Schreib- und Lesezufgriffe mehr erfolgen.
Im Standby-Modus ist gleichzeitig der Self-Refresh-Betrieb des Speicher eingeschaltet.
Nachfolgend wird die Erzeugung des Frequenzsignals RFS zum Abtesten
des Speichers im Self-Refresh-Betrieb beschrieben.
-
In
Abhängigkeit
von einer Chiptemperatur auf dem Speicherchip des integrierten Halbleiterspeichers
erzeugt der Temperatursensor 300 ausgangsseitig die Auswertespannung
TS, die der Steuerschaltung 400 zugeführt wird. Im Normalbetriebszustand
des integrierten Halbleiterspeichers, beispielsweise beim Betrieb
des integrierten Halbleiterspeichers in einer Rechnerapplikation
bei einem Anwender, wird an den Adressanschluss das der Zustand TM_off
des Kommadosignals TM angelegt. Die Steuereinheit 200 erzeugt
daraufhin das Testmode-Steuersignal TMS1 mit einem Zustand, durch
den der steuerbare Schalter 440 leitend gesteuert wird.
Des Weiteren erzeugt die Steuereinheit 200 ausgangsseitig
das Testmode-Steuersignal TMS2 derart, dass der steuerbare Schalter 450 gesperrt
wird. In diesem Fall wird die Auswertespannung TS direkt dem Steueranschluss
S500 der Frequenzerzeugungseinheit 500 zugeführt.
-
Die
Frequenzerzeugungseinheit 500 ist beispielsweise als ein
spannungsgesteuerter Oszillator ausgebildet. Somit wird in Abhängigkeit
von der von der Temperatursensorschaltung 300 detektierten Chiptemperatur
eine Frequenz des Frequenzsignals RFS erzeugt, mit der die Speicherzellen
des Speicherzellenfeldes 100 aufgefrischt werden. Die Frequenzerzeugungseinheit 500 ist
dabei derart ausgebildet, dass bei hohen Chiptemperaturen höhere Frequenzen
des Frequenzsignals RFS erzeugt werden, als wenn niedrige Chiptemperaturen
detektiert werden.
-
Im
Testbetriebszustand des integrierten Halbleiterspeichers wird an
den Adressanschluss A600 ein Zustand TM_on1 des Kommandosignals TM
oder ein Zustand TM_on2 des Kommandosignals TM angelegt. Wenn die
Steuereinheit 200 feststellt, dass an den Adressanschluss
A600 ein Kommandosignal TM mit der charakteristischen Bitfolge TM_on1 angelegt
wird, werden die Testmode-Steuersignal TMS1 und TMS2 derart erzeugt,
dass der steuerbare Schalter 440 gesperrt gesteuert wird
und der steuerbare Schalter 450 leitend gesteuert wird.
Aufgrund des Spannungsabfalls am Widerstand 410 wird der Steueranschluss
S500 somit von einer gegenüber der
Spannung TS niedrigeren Spannung TS1 angesteuert.
-
Aufgrund
der Ansteuerung des Steueranschlusses S500 des spannungsgesteuerten
Oszillators mit einer niedrigeren Steuerspannung wird das Frequenzsignal
RFS mit einer niedrigeren Frequenz erzeugt. Die Widerstände 410 und 420 können dabei derart
dimensioniert sein, dass die Frequenz des Frequenzsignals RFS gegenüber der
im Betrieb bei einem Anwender erzeugten Frequenz um zehn Prozent
niedriger ausfällt.
Dadurch wird es ermöglicht, im
Testbetriebszustand bei der gleichen Chiptemperatur, wie in einem
Normalbetriebszustand die Speicherzellen mit einer niedrigeren und
damit kritischeren Auffrischfrequenz aufzufrischen.
-
Wenn
an den Adressanschluss A600 das Kommandosignal TM mit dem Zustand
TM_on2 angelegt wird, erzeugt die Steuerschaltung 200 ausgangsseitig
die Testmode-Steuersignale TMS1 und TMS2 in der Weise, dass der
steuerbare Schalter 440 und der steuerbare Schalter 450 gesperrt
gesteuert werden. In diesem Fall liegt an dem Steueranschluss S500
des spannungsgesteuerten Oszillators nicht mehr der volle Pegel
der Spannung TS sondern ein gegenüber der Spannung TS und der
Spannung TS1 nochmals verminderter Pegel einer Steuerspannung TS2
an. Durch den nochmals verminderten Pegel der Steuerspannung am
Steueranschluss S500 erzeugt der spannungsgesteuerte Oszillator 500 das Frequenzsignal
RFS mit einer gegenüber
der Ansteuerung und mit der Steuerspannung TS1 nochmals reduzierten
Frequenz. Bei geeigneter Dimensionierung der Widerstände 410, 420 und 430 wird
es beispielsweise ermöglicht,
dass das Frequenzsignal RFS mit einer gegenüber der Ansteuerung mit der Spannung
TS um zwanzig Prozent verminderten Frequenz erzeugt wird. Dadurch
wird es ermöglicht,
im Testbetriebszustand des integrierten Halbleiterspeichers die
Auffrischfrequenzen zum Auffrischen der Speicherzellen des Speicherzellenfeldes 100 nochmals
zu vermindern.
-
4A zeigt
die Abhängigkeit
der Auffrischintervalle ΔI
von der Chiptemperatur T beim Betrieb des integrierten Halbleiterspeichers
im Self-Refresh-Betrieb des Normalbetriebszu stands, bei dem der
Adressanschluss A600 von dem Zustand TM_off des Kommandosignal TM
angesteuert wird, und im Self-Refresh-Betrieb
des Testbetriebszustands, bei dem der Adressanschluss A600 von den
Zuständen TM_on1
und TM_on2 des Kommandosignals angesteuert wird. 4B zeigt
die Abhängigkeit
der Refresh-Frequenz F von der von der Temperatursensorschaltung
detektierten Chiptemperatur beim Betrieb des Halbleiterspeichers
in den oben genannten Betriebszuständen. Aufgrund der linearen
Strom-/Spannungsabhängigkeit über den
Widerständen 410, 420 und 430 lässt sich
mit der in 2 gezeigten Schaltungsanordnung
eine lineare Abhängigkeit
der Refresh-Intervalle beziehungsweise der Refresh-Frequenzen von
der detektierten Chiptemperatur erzeugen.
-
3 zeigt
eine weitere Ausführungsform und
Verschaltung der Temperatursensorschaltung 300, der Steuerschaltung 400 und
der Frequenzerzeugungseinheit 500 zur Erzeugung des Frequenzsignals
RFS. Die Temperatursensorschaltung 300 erzeugt in Abhängigkeit
von der detektierten Chiptemperatur ausgangsseitig das Temperatur-Auswertesignal
TS, das einem Steueranschluss S500a der Frequenzerzeugungseinheit 500 zugeführt wird.
Die Steuerschaltung 400 wird von der Steuereinheit 200 mit
den Testmode-Steuersignalen TMS0, TMS1 oder TMS2 angesteuert. In
Abhängigkeit
von den Testmode-Steuersignale erzeugt sie an einem Steueranschluss
S500b ein Steuersignal FS.
-
Die
Frequenzerzeugungseinheit 500 umfasst eine Frequenzerzeugerschaltung 550,
die in Abhängigkeit
von der detektierten Chiptemperatur beziehungsweise in Abhängigkeit
von einem Pegel des Temperatur-Auswertesignals TS ein Grundfrequenzsignal
GFS mit einer Grundfrequenz F0 erzeugt, das einem Ausgangsanschluss
A550 der Frequenzerzeugerschaltung 550 zugeführt wird.
Die Frequenzerzeugerschaltung 550 ist beispielsweise als
ein spannungsgesteuerter Oszillator ausgebildet. An den Ausgangsanschluss
A550 ist eine steuerbare Schaltungseinheit 540 angeschlossen.
Ausgangsseitig ist die steuerbare Schaltungseinheit 540 mit
einer Frequenzteilerschaltung 510, einer Frequenzteilerschaltung 520 und
einer Frequenzteilerschaltung 530 verbunden. In Abhängigkeit
von dem Steuersignal FS lässt
sich die steuerbare Schaltungseinheit 540 derart schalten,
dass das Grundfrequenzsignal GFS der Frequenzteilerschaltung 510,
der Frequenzteilerschaltung 520 oder der Frequenzteilerschaltung 530 zugeführt wird.
Die Frequenzteilerschaltungen weisen unterschiedliche Teilerverhältnisse
auf. In einer bevorzugten Ausführungsform
sind die Teilerverhältnisse
derart gewählt,
dass die von der Frequenzteilerschaltung 520 erzeugte Frequenz
des Frequenzsignals RFS zehn Prozent und die von der Frequenzteilerschaltung 520 erzeugte
Frequenz F3 zwanzig Prozent niedriger als die von der Frequenzteilerschaltung 510 erzeugte
Frequenz F1 sind.
-
Im
Folgenden wird die Funktionsweise der in 3 gezeigten
Schaltungsanordnung näher
beschrieben. Der integrierte Halbleiterspeicher wird zunächst, wie
bei der Ausführungsform
der 2 beschrieben, in einem aktiven Betriebszustand
betrieben, in dem Lese- und Schreibzugriffe auf Speicherzellen des
Speicherzellenfeldes 100 ausgeführt werden. Dazu wird der Steueranschlusses
S200c mit einem ersten Zustand des Steuersignals MS angesteuert.
Der Inhalt der Speicherzellen wird bei einer Ansteuerung des Steueranschlusses
S200b mit dem Refresh-Kommandosignal RKS, das beispielsweise von
einem Speichercontroller erzeugt wird, aufgefrischt. Ein Zustandswechsel
des Steuersignals MS bewirkt, dass der integrierte Halbleiterspeicher
im Standby-Modus betrieben wird. Im Stand-by-Modus wird die Refresh-Frequenz von
dem Halbleiterspeicher intern durch die Frequenzerzeugungseinheit 500 erzeugt.
-
Bei
einem Standy-Betrieb außerhalb
des Testbetriebs liegt an dem Adressanschluss A600 das Kommandosignal
TM mit dem Zustand TM_off an. In diesem Fall erzeugt die Steuereinheit 200 ausgangsseitig
das Testmode-Steuersignal TMS0, das der Steuerschaltung 400 zugeführt wird.
Die Steuerschaltung 400 steuert daraufhin die steuerbare Schaltungseinheit 540 mit
einem Steuersignal FS in der Weise an, dass der Ausgangsanschluss
A550 der Frequenzerzeugerschaltung mit der Frequenzteilerschaltung 510 verbunden
wird. Die Frequenzteilerschaltung 510 erzeugt aus der ihr
zugeführten Grundfrequenz
F0 das Frequenzsignal RFS mit einer Frequenz F1. In diesem Fall
werden die Speicherzellen des Speicherzellenfeldes mit der Refresh-Frequenz F1 aufgefrischt.
-
Wenn
hingegen der integrierte Halbleiterspeicher im Self-Refresh-Betrieb betrieben
wird, und an den Adressanschluss A600 ein Kommandosignal TM mit
dem Zustand TM_on1 angelegt wird, erzeugt die Steuereinheit 200 das
Testmode-Steuersignal TMS1. Die Steuerschaltung 400 steuert
daraufhin die steuerbare Schaltungseinheit 540 mit dem
Steuersignal FS in der Weise an, dass der Ausgangsanschluss A550
der Frequenzerzeugerschaltung 550 mit der Frequenzteilerschaltung 520 verbunden
wird. Aus der Grundfrequenz F0 wird somit ein Frequenzsignal RFS
mit der Frequenz F2 erzeugt.
-
Wenn
der Adressanschluss A600 im Self-Refresh-Betrieb mit dem Zustand
TM_on2 des Kommandosignals TM angesteuert wird, erzeugt die Steuereinheit 200 ausgangsseitig
das Testmode-Steuersignal
TMS2, mit dem die Steuerschaltung 400 angesteuert wird.
Die Steuerschaltung 400 steuert daraufhin die steuerbare
Schaltungseinheit 540 derart mit dem Steuersignal FS an,
dass der Ausgangsanschluss A550 mit der Frequenzteiler schaltung 530 verbunden
wird. Aus der Grundfrequenz F0 wird somit das Frequenzsignal RFS
mit einer Frequenz F3 erzeugt.
-
Somit
können
die Speicherzellen des integrierten Halbleiterspeichers im Self-Refresh-Betrieb während eines
Tests des Halbleiterspeichers mit den gegenüber der Refresh-Frequenz F1
erniedrigten Refresh-Frequenzen F2 und F3 betrieben werden, wodurch
sich das Verhalten des Speichers bei kritischen Refresh-Frequenzen
abtesten lässt.
-
Die 4 und 5 zeigen
Abhängigkeiten
der Refresh-Intervalle ΔI und der
Refresh-Frequenzen F in Abhängigkeit
von der detektierten Chiptemperatur T, die mit der in 3 gezeigten
Schaltungsanordnung erzeugbar sind. Neben dem in den 4A und 4B gezeigten
linearen Zusammenhang zwischen den Refresh-Intervallen/Refresh-Frequenzen und
der detektierten Chiptemperatur T ist es insbesondere mit der in 3 gezeigten
Ausführungsform möglich, die
in den 5A und 5B gezeigten diskreten
Refresh-Intervalle/Refresh-Frequenzen
zu erzeugen. Dazu ist der spannungsgesteuerte Oszillator 550 derart
ausgebildet, dass er die erzeugte Grundfrequenz F0 in Abhängigkeit
von der Chiptemperatur stufenweise verändert.
-
Nachdem
die Refresh-Frequenzen verkürzt beziehungsweise
die Refresh-Intervalle im Testbetriebszustand verlängert worden
sind, wird der Halbleiterspeicher wieder in den aktiven Betriebszustand umgeschaltet.
Im aktiven Betriebszustand wird der Inhalt der Speicherzellen ausgelesen
und mit den Daten, die vor dem Betreiben im Testbetriebszustand in
die Speicherzellen eingelesenen worden sind, verglichen. Wenn die
Datenwerte übereinstimmen,
hat der Halbleiterspeicherbaustein den Test erfolgreich bestanden.
-
- 100
- Speicherzellenfeld
- 200
- Steuereinheit
- 300
- Temperatursensorschaltung
- 400
- Steuerschaltung
- 410,
420, 430
- Widerstand
- 440,
450
- steuerbarer
Schalter
- 500
- Frequenzerzeugungseinheit
- 510,
520, 530
- Frequenzteilerschaltungen
- 540
- steuerbare
Schaltungseinheit
- 550
- Frequenzerzeugerschaltung
- 600
- Adressregister
- AT
- Auswahltransistor
- BL
- Bitleitung
- FS
- Steuersignal
- KS
- Kommandosignal
- MS
- Kommandosignal
für Self-Refresh-Betrieb
- RFS
- Frequenzsignal
- RKS
- Refresh-Kommandosignal
- S
- Steueranschluss
- SC
- Speicherkondensator
- SZ
- Speicherzelle
- TM_off,
TM_on
- Zustände des
Kommandosignals TM
- MS
- Testmode-Steuersignal
- TS
- Temperatur-Auswertesignal
- WL
- Wortleitung