DE102005063405B4

DE102005063405B4 - Speicherelement, Speicherausleseelement und Speicherzelle

Info

Publication number: DE102005063405B4
Application number: DE102005063405A
Authority: DE
Inventors: Tim Schönauer; Michael Kund; Thomas Niedermeier; Jörg BERTHOLD
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2005-06-28
Filing date: 2005-06-28
Publication date: 2010-03-18
Anticipated expiration: 2025-06-29
Also published as: DE102005030143B4; DE102005030143A1; US7400526B2; DE102005063405A1; US20070002618A1

Abstract

Speicherausleseelement zum Auslesen eines Speicherzustands eines Speicherelements, wobei das Speicherelement ein Widerstandselement und ein weiteres Widerstandselement aufweist, wobei ein Verhältnis der Widerstandswerte des Widerstandselements und des weiteren Widerstandselements den Speicherzustand darstellt, und wobei das Speicherausleseelement eine Potentialreduktionseinrichtung aufweist, die ausgebildet ist, um beim Auslesen des Speicherelements ein Potential an dem Widerstandselement zu reduzieren, wenn der Widerstandswert größer als der weitere Widerstandswert ist, oder um beim Auslesen des Speicherelements ein Potential an dem weiteren Widerstandselement zu reduzieren, wenn der weitere Widerstandswert größer als der Widerstandswert ist.

Description

Die Erfindung betrifft nichtflüchtige Speicherung unter Verwendung von Widerstandselementen, insbesondere unter Verwendung von Phase-Change-Memory-Elementen (PCM).
Speicherzellen werden in allen Anwendungen benötigt, die eine Datenspeicherung erfordern. Typische Halbleiter-Schaltkreise umfassen Datenspeicherzellen, die entweder zwischen logischen Elementen, wie z. B. Auffangregistern (latch), oder die als Blockspeicher, wie beispielsweise SRAM (Static Random Access Memory), ausgebildet sind. Ein Blockspeicher besteht typischerweise aus einem Array von Speicherzellen, wobei gleichzeitig nur einige wenige Zellen einer Schreib- oder einer Auslese-Operation unterworfen werden. Daher können die Spalten eines Blockspeicher-Arrays gemeinsame flächenaufwändige Elemente aufweisen, wie z. B. Leseverstärker, die die Speicher- oder Auslese-Operation unterstützen. Andererseits kann es im Falle von verteilten Datenspeicherzellen, die z. B. ein Teil eines logischen Schaltkreises sind, erforderlich sein, dass diese Zellen die gespeicherte Information dauerhaft liefern, wenn die Zelle andauernd ausgelesen wird.
Es gibt eine Vielzahl von Implementierungen der flüchtigen Speicherzellen, bei denen die gespeicherte Information beim Abschalten der Versorgungsleistung verloren geht, und von nichtflüchtigen Speicherzellen. In 9a bis 9c sind einige aus dem Stand der Technik bekannte Speicherzellen dargestellt, wobei in 9a eine 6T-SRAM-Zelle, in 9b eine Flash-Zelle, und 9c eine Latch-Zelle gezeigt ist.
Nachteilig an den SRAM-Zellen und den Latch-Zellen ist, dass sie flüchtig sind und einen erheblichen Flächenbedarf aufweisen. Die Flash-Technologie benötigt eine zweite, hohe Versorgungsspannung (12 V–18 V), zu deren Erzeugung flächen verbrauchende Spannungspumpen, die z. B. ein Übersprechen verursachen, notwendig sind. Die Flash-Technologie zeichnet sich ferner durch ein nur begrenztes Skalierungspotential aus und erlaubt nur eine begrenzte Anzahl von Schreibzyklen.
Moderne Speichertechnologien umfassen typischerweise große Speichermodule, die auf Wiederstandselementen, wie z. B. ferroelektrische Direktzugriffspeichern (Random Access Memory; RAM), magnetoresistiven RAMs oder Phasenwechsel-RAMs (Phase-Change RAMs) basieren. Diese Architekturen zielen jedoch meist auf die oben genannten Array-basierten Blockspeicher ab, wobei nur einige Zellen gleichzeitig ausgelesen werden.
Eine vielversprechende Technologie für Speicherschaltkreise ist die bereits erwähnte Phasenwechsel-Speicher-Technologie (Phase-Change-Memory; PCM), deren Charakteristik der Charakteristik von zwei programmierbaren Widerstandselementen R1 und R2 nahe kommt. Das grundlegende Prinzip der PCM-Elemente basiert auf einem thermisch herbeigeführten, reversiblen Phasenwechsel zwischen einer amorphen und einer kristallinen (z. B. polykristallinen) Phase eines Chalkogenid-Glases.
Der amorphe Zustand ergibt einen hohen, der polykristalline Zustand hingegen einen niedrigen Widerstand. Der Phasenwechsel wird durch Wärme herbeigeführt, die aufgrund eines Stromflusses durch das Widerstandselement entsteht. Die Dauer und die Stärke des Stroms bestimmt, ob das Element anschließend einen hohen oder einen niedrigen Widerstandswert aufweist. Die Phase-Change-Technologie wird gegenwärtig hinsichtlich deren Verwendung insbesondere in Blockspeichern intensiv erforscht. Typische Werte für Phase-Change-Elemente sind ein Rücksetzstrom (Reset-Strom, an to off) von 200 μA über 10 ns und ein anschließender Widerstandswert Roff im Bereich von 1 MΩ, sowie ein Setzstrom (Set-Strom, off to on) von etwa 50 μA und 50 ns Dauer, der in einem anschließenden Widerstandswert Ron im Bereich von 10 kΩ resultiert.
Nichtflüchtige Speicherzellen, die programmierbare Widerstandselemente verwenden, sind aus dem Stand der Technik bekannt. US 2004/0125643 A1 offenbart eine nichtflüchtige Speicherzelle, die in 10 dargestellt ist. Der Schaltkreis umfasst einen Schreib-/Lese-Controller (20), zwei programmierbare Widerstandselemente (R1 und R2) sowie einen Schalter (SW2). Die Widerstandselemente werden basierend auf der PCM-Technologie programmiert. Während der Schreib-Operation wird durch eine Wahl der geeigneten Polaritäten der Kontrollsignale WRC1, WRC2 und WRC3 ein Strom durch die Widerstandselemente R1 oder/und R2 erzwungen, wodurch sie programmiert werden. Während der Auslese-Operation wird durch ein Anlegen eines niedrigen WRC2 (WRC2 = low) und eines hohen WRC3 (WRC3 = high) ein Transmissions-Tor (20, transmission gate) in einen nichtleitenden Zustand überführt, sodass sich am Knoten F, in Abhängigkeit von den Zuständen der Widerstandselemente und der Knoten D und E, ein Spannungspegel einstellt, der den Schalter SW2 steuert.
Nachteilig an dem obigen Konzept ist die unflexible Schreib-Operation. PCM-Elemente werden typischerweise in den hochohmigen Zustand unter Verwendung eines Stroms einer hohen Amplitude für eine kurze Zeitdauer und in den niederohmigen Zustand unter Verwendung eines niedrigeren Stroms für eine längere Zeitdauer programmiert. Hierzu müssen über R1 und R2 verschiedene Spannungen erzeugt werden, sodass die Amplituden der Ströme durch die Widerstandselemente durch eine Differenz der Spannungen über den Widerstandselementen erzeugt werden. Die Amplituden der Ströme hängen somit voneinander ab, sodass deren genaue und individuelle Einstellung nicht möglich ist. Darüber hinaus müssen über den Widerstandselementen unterschiedliche Spannungen erzeugt werden, was mit einem hohen Aufwand verbunden ist. Es entstehen ferner hohe Verluste (leakage), weil die PCM-Elemente in dem hochohmigen Zustand einen Widerstandswert im Bereich von 1 MΩ erreichen. Läge man eine Spannung von etwa 1 V zwischen die Knoten D und E, so würde ein Kreuzstrom von etwa 1 μA fließen. Ein derartiger Verluststrom (Leckage-Strom) ist für die meisten Anwendungen nicht akzeptabel. Ein weiterer Nachteil an dem obigen Konzept ist, dass beim Auslesen der Speicherzellen eine Gefahr eines destruktiven Auslesens besteht. Ein Strom, der zum Auslesen der gespeicherten Information durch R1 und R2 fließt, könnte die gespeicherte Information bei einer ungenauen Einstellung löschen.
US 2004/0141363 A1 offenbart einen nichtflüchtigen Flip-Flop. Der Basisschaltkreis ist in 11a dargestellt. Es handelt sich dabei um eine konventionelle SRAM-Zelle, die um einen Pass-Transistor (9, 10) und um ein Widerstandselement (11, 12), das eine Metallisierung (Plate-line, PL) mit jedem der Inverter (5, 6) verbindet, erweitert wurde. Die Bit-Leitungen (BL1, BL2) sind mit den kreuzgekoppelten Invertern über Transistoren (7, 8) verbunden. Ein in 11b dargestelltes Zeitdiagramm zeigt ein Beispiel für eine Schreib-Operation, bei der beide Widerstandselemente zunächst durch eine geeignete Pulssequenz der Signale ”CL” und ”PL” zurückgesetzt werden. Danach wird mit einem kurzen Puls auf der gemeinsamen Steuersignalleitung (CL) eines der beiden Widerstandselemente in einen Zustand mit einem niedrigen Widerstand gesetzt. Es hängt von dem Zustand der Knoten 5 und 6 ab, welches der beiden Elemente in den niederohmigen Zustand überführt (gesetzt) wird. Wie in 11b dargestellt, können sich die Reset-Operation oder die Set-Operation entweder in einer Pulslänge oder in der angelegten Spannung unterscheiden.
In 11d ist ein Zeitdiagramm bei einer Lese-Operation dargestellt, wobei ein Puls auf die ”CL”-Leitung gelegt wird, während ein Potential der ”PL”-Leitung in Richtung der vollen Versorgungsspannung rampenförmig erhöht wird. In Abhängigkeit des Widerstands der PCM-Elemente werden die Knoten 5 und 6 mit unterschiedlicher Geschwindigkeit aufgeladen. Während des rampenförmigen Erhöhens des Potentials der ”PL”-Leitung wird die Versorgungsspannung für die Inverter eingeschaltet, so dass die Inverter die Ausgangssignale gemäß den vorgeladenen Knoten 5 und 6 ausgeben.
Nachteilig an der obigen Zelle ist, dass das Auslesen fehleranfällig ist. Nachteilig ist ferner, dass ein destruktives Auslesen der PCM-Elemente, bei dem die gespeicherte Information während des Auslesens gelöscht wird, nur durch eine genaue Spannungsrampe auf der ”PL”-Leitung verhindert werden kann. Das erhöht die Herstellungskosten, weil hierfür zwangsläufig Bauelemente mit geringeren Toleranzen vorzusehen sind. Darüber hinaus wird aufgrund der zur Vermeidung der Auslesefehler notwendig genauen Steuerung der Steuerungsaufwand erhöht, was eine Komplexitätserhöhung nach sich zieht. Ferner sind die n-MOS-Passtransistoren nicht in der Lage, den vollen Spannungshub zu übertragen, wodurch eine fehlerfreie Ausführung der Schreib-Operation bei den PCM-Elementen verhindert werden kann. Die Schreib-Operation ist darüber hinaus unflexibel, weil entweder nur die Pulslänge für die Set/Reset-Operation geändert (genauere Anforderungen an die PCM-Technologie) oder eine zweite Versorgungsspannung benötigt wird, was mit zusätzlichen Kosten verbunden ist.
Ein weiterer Nachteil an der bekannten Zelle ist, dass nach einem Abschalten der Versorgungsspannung die Sequenz des genau hochgerampten ”PL”-Signals, synchronisiert auf eine scharfe Rampe der Gesamtversorgungsspannung, und ein Puls des ”CL”-Signals einen hohen Aufwand erfordern, um ein robustes Wiederherstellen der richtigen Werte zu gewährleisten, und um ein destruktives Auslesen zu verhindern.
Aus dem Stand der Technik, z. B. aus US 2004/0141363 A1 , sind Schreibmechanismen bekannt, bei denen die Speicherung (d. h. das Beschreiben) eines hohen oder eines niedrigen Widerstandszustands in dem programmierbaren PCM-Element entweder durch eine Änderung einer Dauer einer Breite eines Programmierungs-Strompulses, wie in 12a dargestellt, oder durch ein Anlegen einer höheren Spannung, wie in 12b darge stellt, erfolgt. Nachteilig dabei ist, dass bei einer ausschließlichen Änderung der Strompulsbreite Anforderungen an die PCM-Technologie gestellt werden, die gegenwärtig von den meisten PCM-Prozesstechnologien nicht erfüllt werden. Die Bereitstellung von verschiedenen Spannungspegeln ist auch nicht zweckmäßig. Bei vielen Anwendungen gibt es keine zweite, geeignete Spannungsversorgung auf dem Chip. Eine Erzeugung und Verteilung einer zweiten Spannung durch eine Ladungspumpe ist mit einem zusätzlichem Flächenverbrauch und somit mit zusätzlichen Kosten verbunden. Eine Ableitung einer Spannung mit einem niedrigen Spannungswert aus einer Spannung mit einem höheren Spannungswert verursacht ferner neben einem Steuerungsaufwand (Overhead) auch Probleme aufgrund eines reduzierten Signalhubs.
Es ist die Aufgabe der Erfindung, ein effizientes Konzept zum Beschreiben und zum Auslesen von Speicherelementen mit Widerstandselementen, die in verschiedenen Zuständen verschiedene Widerstandswerte aufweisen, zu schaffen, wobei eine einzige Versorgungsspannung sowohl zum Beschreiben als auch zum Auslesen benötigt wird.
Diese Aufgabe wird durch ein Speicherausleselement gemäß Anspruch 1 und durch eine Speicherzelle gemäß Anspruch 10 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen sind Gegenstand von Unteransprüchen.
Der Erfindung liegt die Erkenntnis zugrunde, dass beim Beschreiben des Speicherelements, d. h. beim Überführen der Widerstandselemente in die für die Widerstandswerte charakteristischen Zustände, auf eine zweite Versorgungsspannung verzichtet werden kann, wenn die Widerstandselemente in die jeweiligen Zustände bei derselben Spannung ausschließlich durch Ströme überführt werden.
Handelt es sich bei den Widerstandselementen beispielsweise um die bereits erwähnten PCM-Elemente, so kann erfindungsgemäß der Übergang von einem kristallinen Zustand, der durch einen niedrigen Widerstandswert gekennzeichnet ist, in einen amorphen Zustand, der durch einen hohen Widerstandswert gekennzeichnet ist, dadurch realisiert werden, dass durch das Widerstandselement ein Strom mit einer Amplitude erzeugt wird, die ausreichend ist, um genügend Wärme zu erzeugen, sodass der Zustandsübergang stattfindet. Sollte hingegen von dem amorphen Zustand in den kristallinen Zustand gewechselt werden, so wird durch das sich im amorphen Zustand befindende Widerstandselement ein Strom mit einer beispielsweise niedrigeren Amplitude erzeugt, sodass genügend Wärme erzeugt wird, um das Widerstandselement von dem amorphen in den kristallinen, beispielsweise in den polykristallinen, Zustand zu überführen.
Um einen Strom mit einer hohen Amplitude zu ermöglichen, muss über einem PCM-Element oft eine Aktivierungsspannung erzeugt werden, die im Bereich von 1 V (z. B. 0.8 V–0.9 V oder 0.9 V–1 V) liegen kann. Wird die Aktivierungsspannung überschritten, dann gilt die lineare Strom-Spannungsbeziehung gemäß dem Ohmschen Gesetz nicht. Daher kann ein Strom mit einer großen Amplitude durch eine relativ geringe Spannungsänderung erzeugt werden. Eine Darstellung der Strom-Spannungs-Abhängigkeit bei PCM-Elementen findet sich in A. Pirovano, A. L. Lacaita: Low-Field Amorphous State Resistance and Threshold Voltage Drift in Chalcogenide Materials, IEEE Transactions an Electronic Devices, Vol. 51, No. 5, Mai 2004, und in A. Redelli et al.: Electronic Switching Effect and Phase-Change Transition in Chalcogenide Materials, IEEE Electronic Device Letters, Vol. 25, No. 10, Oktober 2004.
Um die mit Hilfe des Stroms zusätzlich zu erzeugende Leistung zu minimieren oder um beispielsweise die Schaltzeiten zu verkürzen, kann es vorteilhaft sein, dass über dem Widerstandselement eine höhere Spannung, beispielsweise 1.2 V oder 1.5 V, erzeugt wird. Somit kann das Widerstandselement beispielsweise schneller in den jeweiligen Zustand überführt werden. Eine höhere Spannung kann jedoch dazu führen, dass der Zustand des Widerstandselements beim Auslesen der Speicherzelle geändert wird, was mit einer Löschung der gespeicherten Information gleichzusetzen ist (destruktives Auslesen). Dies kann insbesondere dann problematisch sein, wenn das Speicherelement zusätzlich zu dem Widerstandselement ein weiteres Widerstandselement aufweist, wobei ein Verhältnis der Widerstandswerte des Widerstandselements und des weiteren Widerstandselements den Speicherzustand darstellt. In diesem Fall kann beim Auslesen der Speicherzelle der Fall auftreten, dass über dem Widerstandselement mit dem höheren Widerstandswert eine höhere Spannung abfällt, die zu einer Umprogrammierung des Widerstandselementes führen kann, bei der das Widerstandselement in einen anderen Zustand überführt wird. Um das destruktive Auslesen zu verhindern, wird gemäß einem Aspekt der Erfindung beim Auslesen des Speicherelements eine Potentialdifferenz über demjenigen Widerstandselement reduziert, das einen größeren Widerstandswert aufweist. Somit kann trotz der höheren Spannung, die im Falle einer Beschreibung der Elemente vorteilhaft sein kann, dennoch verhindert werden, dass eine Umprogrammierung der Widerstandselemente beim Auslesen des Speicherelementes auftritt.
Ein Vorteil der folgenden Erfindung liegt darin, dass eine einzige Versorgungsspannung ausreichend ist, um die Widerstandselemente in beide Zustände zu überführen. Die erfindungsgemäßen Schaltkreise arbeiten daher bevorzugt mit einer einzigen Versorgungsspannung. Aufgrund der Stromsteuerung ist eine höhere Spannung, z. B. eine weitere Versorgungsspannung, um z. B. einen Reset durchzuführen, jedoch nicht notwendig.
Ein weiterer Vorteil ist darin zu sehen, dass der Steuerungsaufwand gering ist. Zum Erzeugen der Ströme kann eine Stromerzeugungseinrichtung, die z. B. eine Stromquelle umfassen kann, eingesetzt werden. Besteht die Stromerzeugungseinrich tung beispielsweise aus zwei Transistoren, wobei jedem Widerstandselement ein Transistor zugeordnet ist, so kann das Setzen und das Zurücksetzen (Set/Reset) der Widerstandselemente in die jeweiligen Zustände separat gesteuert werden.
Das erfindungsgemäße Konzept zeichnet sich ferner durch eine hohe Flexibilität aus, weil eine Stromamplitude und eine Pulsbreite in Abhängigkeit von der durchzuführenden Set- und Reset-Operation eingestellt werden können, wodurch auch eine Verwendung einer einfachen PCM-Prozesstechnologie ermöglicht wird.
Ein weiterer Vorteil ist, dass die Pulsbreiten symmetrisch sein können. Eine Änderung der Stromamplitude ermöglicht eine Verwendung von Schreibpulsen mit gleichen Pulslängen für das Setzen und für das Zurücksetzen der Widerstandselemente. Bei einer Anpassung der PCM-Prozesstechnologie an das erfindungsgemäße Konzept könnten beispielsweise die Pulsbreiten oder auch die Pulsamplituden reduziert werden, wodurch beispielsweise eine Leistungsreduktion erzielt werden könnte.
Das erfindungsgemäße Konzept ist nicht auf PCM-Elemente beschränkt, sondern kann überall dort eingesetzt werden, wo eine Informationsspeicherung mit Hilfe von Widerstandselementen, die mindestens zwei Zustände reversibel annehmen können (z. B. magnetoresistive Elemente), durchgeführt werden kann.
Weitere Ausführungsbeispiele der Erfindung werden mit Bezug auf die beiliegenden-Zeichnungen erläutert. Es zeigen:
1 ein prinzipielles Blockdiagramm eines erfindungsgemäßen Speicherelements gemäß einem Ausführungsbeispiel;
2 Programmierströme für PCM-Elemente;
3a–3d Speicherelemente gemäß weiteren Ausführungsbeispielen der Erfindung;
4a–4f Speicherelemente gemäß weiteren Ausführungsbeispielen der Erfindung;
5a ein Speicherausleseelement gemäß einem Ausführungsbeispiel der Erfindung;
5b–5c Speicherausleseelemente gemäß weiteren Ausführungsbeispielen der Erfindung;
6a eine Speicherzelle gemäß einem Ausführungsbeispiel der Erfindung;
6b Signaldiagramme für die Speicherzelle aus 6a gemäß einem Ausführungsbeispiel;
7 eine Speicherzelle gemäß einem weiteren Ausführungsbeispiel der Erfindung;
8a eine Speicherzelle gemäß einem weiteren Ausführungsbeispiel der Erfindung;
9a eine SRAM-Zelle;
9b eine Flash-Zelle;
9c eine Latch-Zelle;
10 eine nichtflüchtige Speicherzelle;
11a eine nichtflüchtige Speicherzelle;
11b–11d Zeitdiagramme für die Speicherzelle aus 11a; und
12a–12b Programmierung von PCM-Elementen.
Das in 1 dargestellte Speicherelement umfasst ein Widerstandselement 101 mit einem ersten Anschluss 103 und einem zweiten Anschluss 105. Das Speicherelement umfasst ferner eine Stromerzeugungseinrichtung 107, deren Ausgang mit dem ersten Anschluss 103 des Widerstandselements 101 gekoppelt, beispielsweise elektrisch verbunden, ist.
Die Stromerzeugungseinrichtung 107 kann ferner einen Anschluss 109 umfassen, an den ein Bezugspotential, beispielsweise ein Massepotential, anlegbar ist.
Das Widerstandselement 101 weist in einem ersten Zustand einen ersten Widerstandswert und in einem zweiten Zustand einen zweiten Widerstandswert auf, wobei sich beide Widerstandswerte voneinander unterscheiden. Darüber hinaus sind die Zustände reversibel, sodass das Widerstandselement 101 sowohl von dem ersten in den zweiten als auch von dem zweiten in den ersten Zustand überführbar ist. Bei dem Widerstandselement 101 kann es sich beispielsweise um ein PCM-Element handeln, bei dem der erste Zustand beispielsweise ein amorpher Zustand und bei dem der zweite Zustand ein kristalliner Zustand, beispielsweise ein polykristalliner Zustand ist, was im Folgenden angenommen wird. Die folgenden Darstellungen gelten jedoch auch für den Fall, dass der erste Zustand der kristalliner und der zweite Zustand ein amorpher ist, und auch für den Fall, dass das Widerstandselement 101 kein PCM-Element ist.
Die Stromerzeugungseinrichtung 107 ist ausgebildet, um beim Anliegen eines vorbestimmten Potentials, beispielsweise des Versorgungspotentials, an dem zweiten Anschluss 105 des Widerstandselements 101 einen Strom mit einer ersten Amplitude durch das Widerstandselement 101 zu erzeugen, um das Widerstandselement zum Einstellen des ersten Widerstandswertes in den ersten Zustand zu überführen, und/oder um beim Anliegen des vorbestimmten Potentials an dem zweiten Anschluss 105 des Widerstandselements 101 einen Strom mit einer zweiten Amplitude, die sich von der ersten Amplitude unterscheidet, durch das Widerstandselement 101 zu erzeugen, um das Widerstandselement zum Einstellen des zweiten Widerstandswerts in den zweiten Zustand zu überführen.
Handelt es sich bei dem ersten Zustand des Widerstandselements 101 um einen amorphen Zustand, so beträgt der Widerstandswert etwa 1 MΩ. Handelt es sich bei dem zweiten Zustand um den kristallinen Zustand, so beträgt der zweite Widerstandswert beispielsweise etwa 10 kΩ. Die erste Amplitude kann beispielsweise 200 μA, die zweite Amplitude kann beispielsweise 50 μA betragen.
Um das Widerstandselement 101 zu beschreiben, kann das in 1 dargestellte Speicherelement ausgebildet sein, um das vorbestimmte Potential, beispielsweise das Versorgungspotential (Versorgungsspannung) von 1.2 V–1.5 V oder 3 V, an den zweiten Anschluss 105 des Widerstandselements 101 zu legen. Um die bereits erwähnte Aktivierungsspannung (beispielsweise 0.8 V, 0.9 V oder 1 V) über dem Widerstandselement zu erzeugen, kann das Speicherelement ferner ausgebildet sein, um an den Anschluss 109 der Stromerzeugungseinrichtung 107 ein Bezugspotential, beispielsweise ein Massepotential, zu legen, sodass sich zwischen den Anschlüssen 103 und 105 des Widerstandselements 103 eine Potentialdifferenz, die beispielsweise die Aktivierungsspannung übersteigt, ausbildet. Das vorbestimmte Potential kann jedoch auch ein Bezugspotential sein, das beispielsweise ein Massepotential repräsentiert und das sich von dem Versorgungspotential unterscheidet.
Das in 1 dargestellte Speicherelement kann, wie bereits erwähnt, ausgebildet sein, um das vorbestimmte Potential an den Anschluss 105 des Widerstandselements 101 und um das Bezugspotential an den Anschluss 109 der Stromerzeugungseinrichtung 107 zu legen. Hierzu kann das Speicherelement beispielsweise einen Spannungs-Controller aufweisen, der ausge bildet ist, um die Potentiale an die Anschlüsse 105 und 109, beispielsweise beim Beschreiben des Widerstandselements 101, zu legen. Gemäß einem weiteren Aspekt können die Anschlüsse 105 und 109 jedoch mit Spannungsversorgungsanschlüssen verbunden sein.
Erfindungsgemäß kann die Stromerzeugungseinrichtung 107 ausgebildet sein, um den Strom mit der ersten Amplitude für eine erste Zeitdauer zu erzeugen, und um den Strom mit der zweiten Amplitude für eine zweite Zeitdauer zu erzeugen, sodass Strompulse entstehen, die gleiche Pulsbreiten und unterschiedliche Pulsamplituden aufweisen.
Gemäß einem weiteren Aspekt ist es jedoch möglich, dass beide Pulse neben unterschiedlichen Amplituden auch unterschiedliche Pulsbreiten aufweisen, sodass die Pulsbreite als ein zusätzlicher Steuerungsfreiheitsgrad ausgenutzt werden kann.
Gemäß einem Aspekt umfasst die Stromerzeugungseinrichtung 107 eine Stromquelle, die ausgebildet ist, um die Ströme mit einer ersten und/oder mit einer zweiten Amplitude zu erzeugen. Gemäß einem weiteren Aspekt kann die Stromerzeugungseinrichtung 107 ausgebildet sein, um eine Amplitude eines Stroms auf die erste und/oder auf die zweite Amplitude zu begrenzen. Hierzu kann die Stromerzeugungseinrichtung 107 eine Transistorschaltung aufweisen.
2 zeigt ein Beispiel von (idealisierten) Programmierströmen zum Programmieren von PCM-Elementen. Der Puls mit der Amplitude 200 μA kann eingesetzt werden, um das Widerstandselement in den amorphen Zustand zurückzusetzen, wobei die Pulsbreite 20 ns beträgt (Reset, amorph). In 2 ist ferner ein weiterer Strompuls mit der Amplitude 50 μA dargestellt, der zum Überführen des Widerstandselements in den polykristallinen Zustand erzeugt wird, wobei die Pulsdauer beispielsweise 50 ns betragen kann (Set, poly-X). Wie oben er wähnt, können die beiden Pulse jedoch gleiche Pulsbreiten zwischen 20–50 ns aufweisen.
Gemäß einem weiteren Aspekt können die erste und die zweite Amplitude gleich sein. In diesem Fall werden Ströme gleicher Amplituden und unterschiedlicher Zeitdauer erzeugt, um das Widerstandselement in den ersten oder in den zweiten Zustand zu überführen.
Die erfindungsgemäßen Schaltkreise beziehen sich generell auf Speicherzellen, die Widerstandselemente R verwenden, welche programmiert werden können, um idealerweise entweder leitend (R = 0 Ω) oder nicht-leitend (R = ∞) zu sein. Die Widerstandselemente können beispielsweise durch einen Strom für eine vorbestimmte Zeitdauer programmiert werden, wie beispielsweise in 2 dargestellt. Der programmierte Widerstandswert wird auch bei Abwesenheit einer Versorgungsspannung beibehalten. Somit liefert die erfindungsgemäße Implementierung nichtflüchtige Speicherelemente bzw. nichtflüchtige Speicherzellen. Ein Widerstandselement wird mit Hilfe eines Stroms programmiert, sodass eine zweite Versorgungsspannung nicht notwendig ist. Da die Widerstandselemente in den oberen Lagen, beispielsweise auf einem Metallstapel (metal stack) eines CMOS-Prozesses, auf einem oberen Ende eines Transistors implementiert werden können, ist die erfindungsgemäße Lösung flächeneffizient.
Gemäß einem weiteren Aspekt liefert die folgende Erfindung Basisschaltkreise, die ausgebildet sind, um die erfindungsgemäßen Set- und Reset-Operationen durchzuführen. Die erfindungsgemäßen Lösungen erlauben eine Variierung einer Amplitude eines Programmierstroms während der Set- und Reset-Operation. Der Programmierstrom ist der Strom, der zum Überführen des Widerstandselements in den ersten oder in den zweiten Zustand durch das Widerstandselement erzeugt wird. Gemäß einem Aspekt der Erfindung können die Amplituden der Programmierströme im Bereich der typischen I_on-Ströme (Einschaltströme) der Transistoren in gegenwärtigen CMOS-Prozesstechnologien liegen. Ein Transistor kann daher verwendet werden, um einen Maximalstrom durch das Widerstandselement zu begrenzen, um z. B. eine Beschädigung desselben oder um ein destruktives Auslesen zu vermeiden.
3a zeigt ein Speicherelement mit einem Widerstandselement R1, das einen ersten Anschluss 301 und einen zweiten Anschluss 303 aufweist. Das Speicherelement umfasst ferner eine Stromerzeugungseinrichtung, die mit dem ersten Anschluss des Widerstandselements R1 gekoppelt ist. Die Stromerzeugungseinrichtung umfasst einen ersten Transistor N1b zum Erzeugen des Stroms mit der ersten Amplitude und einen zweiten Transistor N1a zum Erzeugen des Stroms mit der zweiten Amplitude. Ein erster Anschluss des Transistors N1a ist mit einem ersten Anschluss des Transistors N1b verbunden. Ein zweiter Anschluss des Transistors N1a ist mit einem zweiten Anschluss des Transistors N1b verbunden. Die zweiten Anschlüsse der Transistoren N1a und N1b sind mit dem ersten Anschluss 301 des Widerstandselements R1 verbunden. Wie in 3a dargestellt, sind die ersten Anschlüsse der Transistoren N1a und N1b mit einem Massepotential, welches das Bezugspotential darstellt, verbunden. Der zweite Anschluss 303 des Widerstandselements R1 ist hingegen mit dem vorbestimmten Potential, das ein Versorgungspotential ist (z. B. 1.2 V oder 1.5 V), verbunden.
Die Transistoren N1a und N1b können beispielsweise N-Kanal-Feldeffekttransistoren sein. Um die Ströme mit der unterschiedlich hohen Amplitude zu erzeugen, kann eine Gate-Breite W_Na des Transistors N1a geringer als eine Gate-Breite W_N1b des Transistors N1b sein. Gemäß einem weiteren Aspekt können die Transistoren N1a und N1b derart beschaffen sein, dass eine Schwellenspannung V_{Th_N1b} des Transistors N1b geringer als eine Schwellenspannung V_{ThN_1a} des Transistors N1a ist.
Die Transistoren N1a und N1b weisen Steueranschlüsse (Steuereingänge) auf, an die Steuersignale (Set und Reset) anlegbar sind. Beim Anlegen des Reset-Steuersignals an den Steueranschluss des Transistors N1b wird beispielsweise der Strom mit der ersten Amplitude erzeugt, um das Widerstandselement R1 in den ersten Zustand, bei dem es sich beispielsweise um den amorphen Zustand im Falle von PCM-Elementen handeln kann, zu überführen. Beim Anlegen eines Set-Steuersignals an dem Steueranschluss des Transistors N1a wird hingegen ein Strom mit der zweiten Amplitude erzeugt, um das Widerstandselement R1 in den zweiten Zustand, bei dem es sich um einen kristallinen Zustand handeln kann, zu überführen. Bei dem Set-Steuersignal und bei dem Reset-Steuersignal kann es sich um komplementäre Signale handeln, sodass zu einem Zeitpunkt nur einer der Transistoren N1a und N1b aktiv ist.
3b zeigt ein Speicherelement gemäß einem weiteren Ausführungsbeispiel der Erfindung. Das Speicherelement umfasst ein Widerstandselement R2 mit einem ersten Anschluss 305 und einem zweiten Anschluss 307, und eine Stromerzeugungseinrichtung, die einen ersten Transistor P2b und einen zweiten Transistor P2a umfasst. Die Transistoren sind, wie in 3a dargestellt, miteinander verbunden. Insbesondere sind die ersten Anschlüsse der Transistoren P2b und P2a mit dem ersten Anschluss 305 des Widerstandselements R2 verbunden.
Im Unterschied zu dem in 3a dargestellten Ausführungsbeispiel ist der zweite Anschluss 307 des Widerstandelements R2 mit dem Massepotential, das ein Bezugspotential darstellt, verbunden. Darüber hinaus sind die zweiten Anschlüsse der Transistoren P2b und P2a mit dem durch einen Pfeil gekennzeichneten Versorgungspotential, das das vorbestimmte Potential darstellt, verbunden.
Der Transistor P2b ist ausgebildet, um den Strom mit der ersten Amplitude zu erzeugen, um das Widerstandselement R2 in den ersten Zustand, bei dem es sich um den amorphen Zustand handeln kann, zu überführen. Der zweite Transistor P2a ist hingegen ausgebildet, um den Strom mit der zweiten Amplitude zu erzeugen, um das Widerstandselement R2 in den zweiten Zustand, beispielsweise in den kristallinen Zustand, zu überführen. Die Steuerung der Transistoren entspricht der im Zusammenhang mit dem in 3a dargestellten Ausführungsbeispiel beschriebenen Steuerung. Eine Gate-Breite W_P2b des Transistors P2b ist z. B. größer als eine Gate-Breite W_P2a des Transistors P2a. Gemäß einem weiteren Aspekt kann ein Betrag |V_{Th_P2a}| der Schwellenspannung des Transistors P2a größer als ein Betrag |V_{Th_P2b}| der Schwellenspannung des Transistors P2b sein.
Die unterschiedliche Anordnung der in 3a und 3b dargestellten Stromerzeugungseinrichtung ist darin begründet, dass die Stromerzeugungseinrichtung aus 3a aus N-Kanal-Feldeffekttransistoren und die Stromerzeugungseinrichtung aus 3b aus P-Kanal-Feldeffekttransistoren aufgebaut ist. Bei einer Aktivierung eines der Transistoren N1a oder N1b aus 3a wird das Massepotential weitgehend unverfälscht an den ersten Anschluss 301 des Widerstandselements R1 übertragen, sodass sich über dem Widerstandselement R1 die gewünschte Potentialdifferenz zwischen dem Versorgungspotential und dem Bezugspotential einstellt. Bei einer Aktivierung eines der Transistoren P2b oder P2a aus 3b wird hingegen das Versorgungspotential an den Anschluss 305 des Widerstandelements R2 weitgehend unverfälscht übertragen, sodass sich über dem Widerstandselements R2 die gewünschte Potentialdifferenz zwischen dem Versorgungspotential und dem Massepotential einstellt.
Erfindungsgemäß kann es sich bei den Set-Signalen aus 3a und 3b sowie bei den Reset-Signalen um jeweils komplementäre Signale handeln. Daher können z. B. die Transistoren N1a und P2b unter Verwendung eines Signals sowie deren komplementären Version gleichzeitig aktiviert werden.
Die erfindungsgemäße Stromerzeugungseinrichtung ist generell ausgebildet, um beim Anliegen einer vorbestimmten Spannung (Potentialdifferenz) über dem Widerstandselement einen Strom mit der ersten Amplitude durch das Widerstandselement zu erzeugen, um das Widerstandselement zum Einstellen des ersten Widerstandswertes in den ersten Zustand zu überführen und/oder um beim Anliegen der vorbestimmten Spannung über dem Widerstandselement einen Strom mit der zweiten Amplitude durch das Widerstandselement zu erzeugen, um das Widerstandselement zum Einstellen des zweiten Widerstandswertes in den zweiten Zustand zu überführen. Die vorbestimmte Spannung wird durch eine Differenz der an den Anschlüssen des Widerstandselements anlegbaren Potentiale, beispielsweise Versorgungspotential und Bezugspotential, das ein Massepotential sein kann, bestimmt. Somit wird lediglich eine Spannungsquelle benötigt, um das Widerstandselement in den ersten und/oder in den zweiten Zustand zu überführen. Bei der vorbestimmten Spannung kann es sich um eine Spannung handeln, die die bereits erwähnte Aktivierungsspannung von 1–3 V übersteigt.
3c zeigt ein weiteres Ausführungsbeispiel eines Speicherelementes. Im Unterschied zu dem in 3a dargestellten Ausführungsbeispiel sind die zweiten Anschlüsse der Transistoren N1a und N1b getrennt ausgeführt und nicht miteinander verbunden. Dadurch wird ermöglicht, dass die Bezugspotentiale an die zweiten Anschlüsse der Transistoren N1a und N1b unabhängig voneinander anlegbar sind. So kann die Pulsbreite der erzeugten Ströme durch ein Anlegen der Bezugsspannung an die zweiten Anschlüsse der Transistoren gesteuert werden.
3d zeigt ein weiteres Ausführungsbeispiel eines Speicherelements. Der Unterschied zu dem in 3b dargestellten Ausführungsbeispiel ist, dass die zweiten Anschlüsse der Transistoren P2a und P2b voneinander getrennt sind, sodass an diese, unabhängig voneinander, beispielsweise ein Versorgungspotential anlegbar ist.
Die in 3a bis 3d dargestellten Schaltkreise erzeugen zwei verschiedene Programmierströme unter Verwendung von zwei Transistoren. Einer der Transistoren ist ausgebildet, um einen relativ hohen I_on für die Reset-Operation (z. B. Überführung in den ersten Zustand) zu erzeugen. Der andere Transistor ist ausgebildet, um einen relativ niedrigen I_on für die Set-Operation (z. B. Überführung in den ersten Zustand) zu erzeugen. Der Strom I_on kann durch eine Wahl eines unterschiedlichen Breiten-/Längenverhältnisses der Gate-Bereiche der Transistoren oder der unterschiedlichen Schwellenspannung der Transistoren variiert werden.
4a zeigt ein Speicherelement gemäß einem weiteren Ausführungsbeispiel. Im Unterschied zu dem in 3a dargestellten Ausführungsbeispiel umfasst die Stromerzeugungseinrichtung einen einzigen Transistor N1, der ein N-Kanal-Feldeffekttransistor sein kann. Ein erster Anschluss des Transistors N1 ist mit dem ersten Anschluss 301 des Widerstandselements 303 verbunden. An einen zweiten Anschluss des Transistors N1 ist ein Bezugspotential, beispielsweise ein Massepotential, anlegbar, um die gewünschte Potentialdifferenz über dem Widerstandselement R1 zu erzeugen. Der Strom mit der ersten Amplitude und der Strom mit der zweiten Amplitude werden durch ein Anlegen von verschiedenen Potentialen an einen Steuereingang des Transistors N1 erzeugt. Der Passtransistor N1 kann beispielsweise mit Hilfe eines Hochpegels (H-Pegels, Vdd_set), der z. B. aus der Versorgungsspannung abgeleitet werden kann (durch z. B. einen Passtransistor oder einen Spannungsteiler), und der notwendig ist, um den Transistor N1 in einen leitfähigen Zustand zu überführen, aktiviert werden. Der Passtransistor N1 kann jedoch mit einem höheren Spannungspegel (Vdd_reset), z. B. mit dem Versorgungsspannungspegel, der den Passtransistor N1 in einen Übersteuerungsmodus überführt, aktiviert werden, was einen höheren Ion ermöglicht. An den Steueranschluss (Gate-Anschluss) des Transistors N1 ist ferner Vss anlegbar, um den Transistor zu öffnen.
Durch eine geringfügige Veränderung von z. B. der Gatespannung kann daher unter Ausnutzung einer nichtlinearen Strom-Spannungskennlinie eines Feldeffekttransistors ein Strom mit einer großen Amplitude erzielt werden. Somit kann z. B. bei einer Substratsteuerung der Reset mit einem geringeren Spannungshub durchgeführt werden.
4b zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speicherelements. Im Unterschied zu dem in 3b dargestellten Ausführungsbeispiel umfasst die Stromerzeugungseinrichtung einen einzigen P-Kanal-Feldeffekttransistor P2, dessen erster Anschluss mit dem ersten Anschluss 305 des Widerstandselements R2 verbunden ist. Um einen Strom mit der ersten Amplitude zu erzeugen, wird an einen Steueranschluss (Gate-Anschluss) des Transistors P2 ein Potential Vss_reset angelegt. Um einen Strom mit der zweiten Amplitude zu erzeugen wird hingegen Vss_set angelegt. Zum Öffnen des Transistors P2 wird an dessen Steuereingang Vdd angelegt. Ein zweiter Anschluss des Transistors P2 ist beispielsweise mit einem durch einen Pfeil gekennzeichneten Versorgungspotential verbunden, sodass das Versorgungspotential beim Aktivieren von P2 unverfälscht an den ersten Anschluss 305 des Widerstandselements R2 übertragen wird.
4c zeigt ein weiteres Ausführungsbeispiel eines Speicherelements. Im Unterschied zu dem in 4a dargestellten Ausführungsbeispiel umfasst das in 4c dargestellte Speicherelement einen Transistor 401, der ein N-Kanal-Transistor sein kann. Ein erster Anschluss des Transistors 401 ist mit dem ersten Anschluss 305 des Widerstandselements R1 gekoppelt. An einen zweiten Anschluss des Transistors 401 ist ein Bezugspotential, beispielsweise ein Massepotential, anlegbar. Der Transistor 401 weist ferner einen ersten Steueranschluss 403 auf, der beispielsweise ein Gate-Anschluss sein kann. Der Transistor 401 umfasst ferner einen zweiten Steueranschluss 405, bei dem es sich um einen Substratanschluss (z. B. Bulk-Anschluss) handeln kann.
4d zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speicherelements, das, im Unterschied zu dem in 4b dargestellten Ausführungsbeispiel, einen Transistor 407 aufweist, der ein P-Kanal-Feldeffekttransistor sein kann. Ein erster Anschluss des Transistors 407 ist mit dem ersten Anschluss 305 des Widerstandselements R2 verbunden. An einen zweiten Anschluss des Transistors 407 ist beispielsweise ein durch den Pfeil angedeutetes Versorgungspotential anlegbar. Der Transistor 407 umfasst ferner einen ersten Steueranschluss 409, bei dem es sich um einen Gate-Anschluss handeln kann, und einen zweiten Anschluss 411, bei dem es sich um einen Bulk-Anschluss handeln kann.
In den in 4c und 4d dargestellten Ausführungsbeispielen wird die Stromerzeugungseinrichtung von den Transistoren 401 bzw. 407 gebildet. Zum Erzeugen der Ströme mit der ersten und der zweiten Amplitude wird an den ersten Steuereingang 403 des Transistors 401 beispielsweise ein Signal Set1 angelegt, um den Transistor 401 zu aktivieren. Die Stromamplitude kann hingegen über das an den zweiten Steueranschluss 405 (Bulk-Anschluss) anzulegende Signal Set1bias eingestellt werden. Zum Erzeugen eines Stroms mit der ersten oder mit der zweiten Amplitude wird gemäß dem in 4d dargestellten Ausführungsbeispiel an den ersten Steueranschluss 409 des Transistors 407 ein Signal Set2 angelegt, um den Transistor zu aktivieren. Die Strom-Amplitude kann beispielsweise über den Bulk-Anschluss 411 mit Hilfe des Signal-Sets2bias eingestellt werden. Wie es in den 4c und 4d dargestellt ist, wird ein Betrieb in Sperr- und/oder in Vorwärtsrichtung (reverse biasing, forward biasing) durchgeführt, um die verschiedenen Programmierströme zu realisieren. Die notwendigen Spannungspegel für Biasing stehen insbesondere in den Schaltungen zur Verfügung, bei denen Biasing z. B. zur Leakage-Minimierung (Back-Biasing) bzw. zur Geschwindigkeitssteuerung (Forward-Biasing) für die Logik-Schaltungen eingesetzt wird (z. B. Tripple-Well-Prozess-Transistoren)
4e zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes. Die Stromerzeugungseinrichtung umfasst den Transistor N1b sowie einen Transistor 413, bei dem es sich um einen P-Kanal-Feldeffekttransistor handeln kann (z. B. P2a aus 3b). Die ersten Anschlüsse der Transistoren 413 und N1b sind miteinander und mit dem ersten Anschluss 301 des Widerstandselements R1 verbunden. Die zweiten Anschlüsse der Transistoren 413 und N1b sind miteinander verbunden, wobei an diese ein Bezugspotential, beispielsweise ein Massepotential, anlegbar ist.
4f zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes mit einer Stromerzeugungseinrichtung, die den Transistor P2a sowie einen Transistor 415 umfasst, bei dem es sich um einen N-Kanal-Feldeffekttransistor handeln kann, beispielsweise um den Transistor N1a aus 3a. Die an die Steuereingänge der in den 4e und 4f dargestellten Transistoren anlegbaren Signale set” und reset” sind komplementär zu einander.
In den in 4e und 4f dargestellten Ausführungsbeispielen werden verschiedene Elemente für die Set- oder für die Reset-Operation verwendet. Um einen hohen Strom (und um eine Übertragung der Spannung Vss-Level) zu ermöglichen, wird für die Reset-Operation ein NMOS-Element 413 bzw. 413 Verwendet. Um einen niedrigeren Strom (und um nur eine Übertragung des Spannungspegels Vss – Vth_pmos zu ermöglichen, wird für die Set-Operation z. B. ein PMOS-Element 413 bzw. 413 Verwendet.
Wie in den 3a bis 3d und 4a bis 4f dargestellt, werden die Programmierströme über die Steueranschlüsse der jeweiligen Transistoren eingestellt. Die erfindungsgemäße Stromerzeugungseinrichtung ist, im Allgemeinen, steuerbar und beispielsweise ausgebildet, um ein erstes Steuersignal zu empfangen und, ansprechend auf das erste Steuersignal, um den Strom mit der ersten Amplitude zu erzeugen, und um ein zwei tes Steuersignal zu empfangen, und, ansprechend auf das zweite Steuersignal, um den Strom mit der zweiten Amplitude zu erzeugen. Bei den Steuersignalen kann es sich beispielsweise um den in 3a bis 3d sowie 4a und 4f dargestellten Steuersignale Set, Reset, Vdd_set, Vdd_reset, Vss, Vss_set, Vss_reset, Vdd, set1, set1bias, set2, set2bias oder set” handeln.
Gemäß einem weiteren Aspekt kann das Speicherelement ein Steuerelement aufweisen, das ausgebildet ist, um das erste und/oder um das zweite Steuersignal zu erzeugen. Das Steuerelement kann beispielsweise ausgebildet sein, um Daten mit unterschiedlichen Signalpegeln zu empfangen und um, in Abhängigkeit von den Signalpegeln, das erste oder das zweite Steuersignal zu erzeugen.
Gemäß einem weiteren Aspekt umfasst das Speicherelement ein weiteres Widerstandselement mit einem ersten Widerstandswert in dem ersten Zustand und einem zweiten Widerstandswert in dem zweiten Zustand. Das weitere Widerstandselement und das Widerstandselement können identisch sein. Die Stromerzeugungseinrichtung kann beispielsweise mit einem ersten Anschluss des weiteren Widerstandselementes gekoppelt und ausgebildet sein, um beim Anliegen des vorbestimmten Potentials an dem zweiten Anschluss des weiteren Widerstandselements einen Strom mit der ersten oder zweiten Amplitude durch das weitere Widerstandselement zu erzeugen, um das weitere Widerstandselement in den ersten oder in den zweiten Zustand zu überführen. Mit anderen Worten ausgedrückt ist die Stromerzeugungseinrichtung ausgebildet, um bei einer vorbestimmten Spannung (Potentialdifferenz der an den Anschlüssen des weiteren Widerstandselements anliegenden Potentiale) über dem weiteren Widerstandselement den Strom mit der ersten oder mit der zweiten Amplitude zu erzeugen, wobei die vorbestimmte Spannung einen Spannungswert aufweist, der notwendig ist, um einen Stromfluss durch das weitere Widerstandselement zu ermöglichen. Somit kann ein Speicherzustand des Speicherele ments beispielsweise durch ein Verhältnis der Widerstandswerte des Widerstandselements und des weiteren Widerstandselements dargestellt werden. Die Überführung des weiteren Widerstandselements in den jeweiligen Zustand kann wie im Zusammenhang mit dem Widerstandselement bereits beschrieben durchgeführt werden.
Handelt es sich bei den Passtransistoren beispielsweise um Transistoren mit 500 mV Schwellenspannung, was z. B. einer Nominalspannung eines 90 nm CMOS-Prozesses mit High-Vt-Transistoren (Hochschwellenspannungstransistoren) entspricht, so kann die Versorgungsspannung (bzw. das Versorgungspotential z. B. 1.2 V betragen.
Gemäß einem weiteren Aspekt schafft die Erfindung ein Speicherausleseelement, das ausgebildet ist, um einen Speicherzustand eines Speicherelements auszulesen.
Das Speicherausleseelement umfasst erfindungsgemäß eine Potentialreduktionseinrichtung, die ausgebildet ist, um ein Potential an dem Widerstandselement beim Auslesen des Speicherelements zu reduzieren, wenn der Widerstandswert größer als der weitere Widerstandswert ist, oder um ein Potential an dem weiteren Widerstandselement beim Auslesen des Speicherelements zu reduzieren, wenn der weitere Widerstandswert größer als der Widerstandswert ist. Die Potentialreduktionseinrichtung kann z. B. ausgebildet sein, um das Potential, das an einem Anschluss des Widerstandselementes anliegt, hinsichtlich eines an einem weiteren Anschluss des Widerstandselementes anliegenden Potentials zu reduzieren, so dass eine Potentialdifferenz über dem Widerstandselement reduziert wird, wodurch ein destruktives Auslesen verhindert werden kann.
Liegen beispielsweise an einem ersten Anschluss des ersten Widerstandselements ein Versorgungspotential und an einem zweiten Anschluss des Widerstandselements ein Massepotential an, so kann die Potentialdifferenz über dem Widerstandsele ment (d. h. die Spannung) zu hoch sein, sodass beim Auslesen des Widerstandselements dessen Zustand geändert und somit die gespeicherte Information gelöscht wird (destruktives Auslesen). Um dies zu verhindern und um dennoch die Verwendung von einer einzigen Versorgungsspannung zu ermöglichen, ist die Potentialreduktionseinrichtung ausgebildet, um das Potential an dem Widerstandselement zu reduzieren. Dabei wird das Potential bezüglich eines weiteren Potentials reduziert. Liegt beispielsweise an dem ersten Anschluss des Widerstandselements das Versorgungspotential, so ist die Potentialreduktionseinrichtung ausgebildet, um das Potential an dem zweiten Anschluss des Widerstandselements in Bezug auf das Potential an dem ersten Anschluss des Widerstandselements zu erhöhen, so daß die Potentialdifferenz verringert wird. Dies ist gleichbedeutend damit, dass das Potential des zweiten Anschlusses des Widerstandselements, im Falle einer positiven Versorgungsspannung, bezüglich des Massepotentials erhöht wird.
Um die Potentialdifferenz über dem Widerstandselement zu verringern, kann die Potentialreduktionseinrichtung jedoch ausgebildet sein, um das an dem ersten Anschluss des Widerstandselements anliegende Versorgungspotential hinsichtlich des an dem zweiten Anschluss anliegenden Bezugspotentials, z. B. Massepotentials, zu verringern.
Zum Auslesen des Speicherzustands des Speicherelements kann das Speicherausleseelement gemäß einem Aspekt ausgebildet sein, um an einen Anschluss des Widerstandselements ein erstes Potential, beispielsweise das Versorgungspotential, zu legen, und an einen Anschluss des weiteren Widerstandselements ein zweites Potential, beispielsweise ein Bezugspotential, das ein Massepotential sein kann, zu legen, sodass sich über dem Widerstandselement und über dem weiteren Widerstandselement eine Potentialdifferenz ausbildet, die den Speicherzustand des Speicherelements repräsentiert. Das Speicherausleseelement kann ferner ausgebildet sein, um ein Po tential an einem Knoten zwischen den beiden, gekoppelten Widerstandselementen abzugreifen, um den Speicherzustand auszulesen, wobei das Potential den Speicherzustand darstellt.
Gemäß einem weiteren Aspekt umfasst die Potentialreduktionseinrichtung einen Schalter, der mit dem Widerstandselement gekoppelt ist und mit diesem eine erste Anordnung bildet, und einen weiteren Schalter, der mit dem weiteren Widerstandselement gekoppelt ist und mit diesem eine zweite Anordnung bildet. Die erste Anordnung und die zweite Anordnung sind beispielsweise in Reihe geschaltet und über einen Knoten verbunden. Das Speicherausleseelement ist bevorzugt ausgebildet, um eine Spannung über der ersten Anordnung zu erzeugen, um eine Spannung über der zweiten Anordnung zu erzeugen, um den Schalter und den weiteren Schalter gleichzeitig zu aktivieren, um an dem Knoten ein Potential, das den Speicher repräsentiert, zu erzeugen, und um, zum Auslesen des Speicherzustands, das Potential abzugreifen.
Um die gewünschte Potentialreduktion zu erzielen, kann der Schalter ausgebildet sein, um eine Spannung, beispielsweise um eine Gegenspannung, zu erzeugen, die über dem Schalter abfällt und die größer als eine Spannung ist, die über dem weiteren Schalter abfällt, wenn der Widerstandswert größer als der weitere Widerstandswert ist, um eine Spannung über dem Widerstandselement zu reduzieren, sodass ein destruktives Auslesen verhindert wird. Analog kann der weitere Schalter ausgebildet sein, um eine Spannung zu erzeugen, die über dem weiteren Schalter abfällt, beispielsweise eine Gegenspannung, und die größer als eine Spannung ist, die über dem Schalter abfällt, wenn der weitere Widerstandswert größer als der Widerstandswert ist, sodass eine Spannung über dem weiteren Widerstandselement reduziert wird.
5a zeigt ein Speicherausleseelement gemäß einem Ausführungsbeispiel der Erfindung. Das Speicherausleseelement umfasst das Widerstandselement R1, das in Reihe mit einem P- Kanal-Feldeffekttransistor P1 geschaltet ist, wodurch eine erste Anordnung 501 gebildet wird. Das Speicherausleseelement umfasst ferner das zweite Widerstandselement R2, das in Reihe mit einem N-Kanal-Feldeffekttransistor N2 geschaltet ist, wodurch eine zweite Anordnung 503 gebildet wird. Die Transistoren P1 und N2 sind über einen Knoten 505 miteinander verbunden. Die beiden Transistoren P1 und N2 werden mit Hilfe der Signale read” und read, die komplementär zueinander sind, gleichzeitig aktiviert.
Zum Auslesen des Speicherzustands kann das Speicherelement ausgebildet sein, um an den ersten Anschluss 303 des Widerstandselements R1 das Versorgungspotential und an den zweiten Anschluss 307 des Widerstandselements R2 das Bezugspotential, beispielsweise das Massepotential, zu legen. Befindet sich das Widerstandselement R1 in einem hochohmigen Zustand und befindet sich das Widerstandselement R2 in einem niederohmigen Zustand, so wird beim gleichzeitigen Aktivieren der Schalter P1 und N2 das niedrigere Bezugspotential über den Transistor N2 an den Knoten 505 übertragen und repräsentiert somit den Speicherzustand. Gleichzeitig erzeugt der Transistor P1 eine Schwellenspannung, die über P1 abfällt, und die eine Potentialdifferenz über R1 verringert, sodass ein destruktives Auslesen verhindert wird.
Befindet sich beispielsweise das Widerstandselement R1 in einem niederohmigen Zustand und das Widerstandselement R2 in einem hochohmigen Zustand, so wird beim gleichzeitigen Aktivieren der Schalter P1 und N2 das hohe Versorgungspotential über den Schalter P1 an den Punkt 505 übertragen. Gleichzeitig erzeugt der Transistor N2 eine Schwellenspannung, die die Potentialdifferenz über R2 verringert und somit einem destruktiven Auslesen entgegenwirkt. Das Potential an dem Knoten 505 repräsentiert somit den Speicherzustand für diese Kombination der Widerstandswerte und kann beispielsweise über einen Anschluss Y, der mit dem Knoten 503 Verbunden ist, abgegriffen werden. Diese Aufgabe kann beispielsweise das Spei cherausleseelement übernehmen. Das Speicherausleseelement kann ferner ausgebildet sein, um die Potentiale an die Anschlüsse 303 und 307 der Widerstandselemente zu legen. Gemäß einem weiteren Aspekt können die Anschlüsse 303 und 307 fest mit Potentialebenen verbunden sein.
5b zeigt ein weiteres Ausführungsbeispiel eines Speicherausleseelementes. Im Unterschied zu dem in 5a dargestellten Ausführungsbeispiel ist die Reihenfolge der Elemente in der jeweiligen Reihenschaltung bestehend aus dem Transistor P1 und dem Widerstandselement R1 sowie bestehend aus dem Transistor N2 und dem Widerstandselement R2 vertauscht. Zum Auslesen des Speicherzustands wird an die freien Anschlüsse der Transistoren P1 und N2, d. h. an die Anschlüsse, die nicht mit einem der Widerstandselemente verbunden sind, beispielsweise das Versorgungs- und das Bezugspotential gelegt, sodass ein Potential, das sich bei einer Aktivierung der Transistoren P1 und N2 einstellt, über den Abgriffspunkt Y abgegriffen werden kann.
Beim Anliegen des Versorgungspotentials an dem freien Anschluß des Transistors N2 und beim Anliegen des Bezugspotentials an dem freien Anschluß des Transistors P1 fallen über P1 und N2 Schwellenspannungen ab, so daß an Y ein verringerter Spannungshub übertragen wird. Dennoch ist die Anordnung von Vorteil, weil bei gleichzeitiger Deaktivierung von P1 und N2 die Widerstandselemente R1 und R2 z. B. von äußeren Anschlußpunkten vollständig entkoppelt werden. Wird z. B. an Y eine Lastkapazität angeschlossen, so wird sich kein Leakage-Strom durch die Widerstandselemente ausbilden, was zu einer erhöhten Stabilität des Speicherelementes führt. Der geringere Spannungshub kann z. B. durch einen Detektor erfaßt werden, dessen Entscheidungsschwelle den verringerten Spannungshub bereits berücksichtigt.
5c zeigt ein weiteres Ausführungsbeispiel eines Speicherausleseelements. Im Unterschied zu dem in 5a darge stellten Speicherausleseelement umfasst das in 5c dargestellte Speicherausleseelement eine Kapazität 507 (Kapazitätselement C_load), die zwischen den Knoten 505 und Masse geschaltet ist. Der zweite Anschluss 303 des Widerstandselements R1 ist mit dem Versorgungspotential und der zweite Anschluss 307 des Widerstandselements R2 ist mit dem Massepotential verbunden.
Die in 5a bis 5c dargestellten Ausführungsbeispiele der Speicherelemente zum Auslesen von zwei komplementären Widerstandselementen verwenden jeweils Passtransistoren, um die Widerstandselemente von einem Ausgangsknoten zu isolieren und auch einen Stromfluss durch die Widerstandselemente zu verhindern. Während der Auslese-Operation wird das ”read”-Signal aktiv und es wird eine Spannung am Ausgang Y erzeugt, die von den Widerstandswerten der beiden Elemente R1 und R2 abhängt. Im Falle eines dauerhaften Auslesens speichert die Ausgangslast C_load einen Ausgangswert, der regelmäßig durch ein gepulstes ”read”-Signal stabilisiert werden könnte (refresh). Es wird jedoch angenommen, dass ein kurzer Auslesepuls ausreichend ist, um die Ausgangslast zu entladen, aufzuladen/aufzufrischen, worauf eine lange Periode eines inaktiven Auslesesignals folgt. PCM-Elemente werden üblicherweise bei einer niedrigeren Spannung ausgelesen als während der Schreib-Operation, um ein destruktives Auslesen zu verhindern. Mit dem erfindungsgemäßen Auslesemechanismus kann dieselbe Spannung zum Auslesen und zum Beschreiben verwendet werden. Die bevorzugte Implementierung ist in 5a gezeigt. Eine alternative Lösung zeigt 5b. In 5c ist ein Ausführungsbeispiel eines Schaltkreises gezeigt, das ein in der Speicherzelle gespeichertes Informationsbit an die Lastkapazität C_load überträgt.
Die in 5a bis 5c dargestellten Passtransistoren können ferner mit Hilfe von anderen Transistortypen, wie z. B. zwei NMOS-Transistoren, implementiert werden. Obwohl zwei Passtransistoren desselben Typs aufgrund derselben Polarität der Steuersignale sowie der Möglichkeit eines dichteren Layouts einfacher zu implementieren wären, wäre es hier nicht möglich, den vollen Spannungshub zu übertragen.
Die Erfindung schafft ferner eine Speicherzelle mit dem erfindungsgemäßen Speicherelement und dem erfindungsgemäßen Speicherausleseelement, wobei das Speicherelement ein weiteres Widerstandselement aufweist. Das Widerstandselement und das weitere Widerstandselement werden bevorzugt in komplementäre Zustände überführt, sodass ein Verhältnis der Widerstandswerte, die sich in den Zuständen einstellen, den Speicherzustand bzw. den Speicherinhalt darstellt.
6a zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Speicherzelle.
Das Speicherelement umfasst das Widerstandselement R1, das weitere Widerstandselement R2, einen Transistor N3, der ein N-Kanal-Feldeffekttransistor sein kann und der zwischen einen Eingang 601 der Speicherzelle und den ersten Anschluss 301 des Widerstandselements R1 gekoppelt ist. Das Speicherelement umfasst ferner einen Transistor N1, der ein N-Kanal-Feldeffekttransistor sein kann, und der zwischen den ersten Anschluss 301 des Widerstandselements R1 und einen Potentialknoten, an den ein Potential anlegbar ist, geschaltet ist.
Das Speicherelement umfasst ferner einen Transistor P3, der ein P-Kanal-Feldeffekttransistor sein kann, und der zwischen den Eingang 601 der Speicherzelle und den ersten Anschluss 305 des Widerstandselements R2 geschaltet ist. Das Speicherelement umfasst ferner einen Transistor P2, der ein P-Kanal-Feldeffekttransistor sein kann, der zwischen den ersten Anschluss 305 des Widerstandselements R2 und einen Potentialknoten, an den beispielsweise das Versorgungspotential anlegbar ist, geschaltet ist. Die Stromerzeugungseinrichtung umfasst die Transistoren N1, N3, P2 und P3.
Das Speicherausleseelement umfasst einen Transistor P1, der ein P-Kanal-Feldeffekttransistor sein kann, und einen Transistor N2, der ein N-Kanal-Feldeffekttransistor sein kann. Die Transistoren P1 und N2 sind über einen Knoten miteinander verbunden und ergeben eine Schaltung, die zwischen den ersten Anschluss 301 des Widerstandselements R1 und den ersten Anschluss 305 des Widerstandselements R2 geschaltet ist. Der Knoten zwischen den Transistoren P1 und N2 ist mit einem Ausgangsanschluss 603 der Speicherzelle verbunden.
Die Speicherzelle umfasst ferner einen Eingangs-Treiber 605 und einen Ausgangs-Treiber 607. Der Eingangs-Treiber 605 und der Ausgangs-Treiber 607 sind identisch aufgebaut und bestehen, wie in dem in 6a dargestellten Ausführungsbeispiel, aus zwei Feldeffekttransistoren verschiedenen Typs, die mit den Steueranschlüssen (Gate) miteinander verbunden sind. Statt des Inverters kann jedoch auch ein Nand-Gatter vorgesehen werden.
Der Treiber 605 ist vorgesehen, um ein Signal zu empfangen, das beispielsweise durch einen Spannungspegel charakterisiert ist, und um dieses Signal zu stabilisieren, sodass an dem Anschluss 601 der Speicherzelle ein Signal (data) mit einem stabilen Spannungspegel anliegt.
Gemäß einem Aspekt ist der Treiber 605 ausgebildet, um denjenigen Strom möglichst unverfälscht zur Verfügung zu Stellen, der von der Stromerzeugungseinrichtung erzeugt wird.
Der Ausgangs-Treiber 607 ist vorgesehen, um das an dem Anschluss 603 der Speicherzelle anliegende Signal zu stabilisieren, und um über einen Ausgang Z ein stabiles Signal auszugeben.
Die Stromerzeugungseinrichtung ist ausgebildet, um Steuersignale (write” und write), die komplementär zueinander sein können, zu empfangen, um entweder das Widerstandselement R1 oder das weitere Widerstandselement R2 beispielsweise von dem ersten, amorphen Zustand in den zweiten, kristallinen Zustand zu überführen. Beim Anliegen eines Versorgungspotentials an dem zweiten Anschluss 303 des Widerstandselements R1 und beim Anliegen eines Bezugspotentials, beispielsweise des Massepotentials, an dem zweiten Anschluss 307 des weiteren Widerstandselements R2, wird bei einer Aktivierung des Transistors N3 das Widerstandselement R1 nur dann in den zweiten Zustand überführt, wenn an dem Anschluss 601 beispielsweise das Bezugspotential anliegt, das eine Amplitude (Pegel) eines Signals (data) darstellen kann, und wenn durch R1 der Strom mit der zweiten Amplitude erzeugt wird. Liegt an dem Anschluss 601 hingegen das Versorgungspotential an, das einen zweiten Amplitudenwert des Signals darstellen kann, so fließt durch R1 kein Strom, sodass ein Zustandswechsel nicht herbeigeführt wird. Das positive Potential wird hierdurch durch den Transistor P3 an den Anschluss 305 transferiert, sodass R2 in den zweiten Zustand überführt werden kann, wenn durch R2 der Strom mit der zweiten Amplitude erzeugt wird. Zum Überführen der Widerstandselemente R1 und R2 in den amorphen Zustand (Zurücksetzen), werden an die Steueranschlüsse der Transistoren N1 und P2 Steuersignale reset und reset” angelegt.
Gemäß einem Aspekt ist der Anfangszustand der Widerstandselemente R1 und R2 der erste Zustand (hochohmiger Zustand).
Im Allgemeinen ist die Stromerzeugungseinrichtung ausgebildet, um ein an dem Eingang 601 der Speicherzelle anlegbares Signal (data) zu empfangen und um einen Strom mit der zweiten Amplitude nur durch R1 zu erzeugen, wenn das Signal einen ersten Signalpegel, beispielsweise das Bezugspotential, aufweist, und um den Strom mit der zweiten Amplitude nur durch R2 zu erzeugen, wenn das Signal einen zweiten Signalpegel, beispielsweise Versorgungspotential, aufweist. Die Transistoren P3 und N3 werden dabei bevorzugt und gleichzeitig aktiviert.
6b zeigt ein mit einem Betrieb der Speicherzelle zusammenhängendes Signal- und Zustandsdiagramm.
Während der Ausleseoperation können die ”write” und ”reset”-Signale einen niedrigen Pegel aufweisen (low), wobei das ”read”-Signal gepulst werden kann. Unter der Annahme, dass die Widerstandselemente R1 und R2 sich während eines hohen Pegels des ”read”-Signals stets in einem Komplementärzustand befinden (z. B. R1 hochohmig, R2 niederohmig), kann am Knoten Y entweder ein niedriger oder ein hoher Spannungspegel erzeugt werden, der sich beispielsweise bei einer Versorgungsspannung von 1 V für einen Widerstandswert von 1 MΩ für R1 und einem Widerstandswert von 10 kΩ für R2 einem Spannungspegel von 0,01 V nähert.
Weist das ”read”-Signal einen niedrigen Pegel auf, so wird der vorherige Wert in einer Kapazität eines Ausgangs-Tors (z. B. Inverter) gespeichert. Im Falle von typischen 130 nm CMOS-Elementen mit regulären Schwellenspannungen Vth (C_input = 4fF, V_dd = 1 V, I_off < 0,2 nA) sinkt der gespeicherte Spannungspegel lediglich auf 75% über zumindest 5 μs. Bei einer Betriebsfrequenz von 100 MHz ist es daher notwendig, in jedem 500-ten Zyklus einen Refresh durchzuführen.
Bevor die Widerstandselemente komplementär programmiert werden, können sie durch Erzeugen eines kurzen Pulses des ”reset”-Signals zurückgesetzt werden, der einen hohen Reset-Strom durch R1 und R2 triggert und der R1 und R2 in den amorphen Zustand, in dem sie hochohmig sind, übergehen läßt. Der hohe Strom kann z. B. durch ein grosses W/L-Verhältnis der Transistoren N1 und P2 gewährleistet werden. Ein anschließender langer Puls des ”write”-Signals erzwingt einen niedrigeren Set-Strom durch einen der beiden Widerstandselemente in Abhängigkeit von „data” (ist ”data” beispielsweise hoch, dann fließt ein Set-Strom durch R2 und es fließt kein Strom durch R1). Der niedrigere Strom kann z. B. durch ein geringeres W/L-Verhältnis der Transistoren N3 und P3 gewährleistet werden.
Nach einem Abschalten der Versorgungsspannung und einem anschließenden Einschalten der Versorgungsspannung ist ein einfacher ”read”-Puls ausreichend, um den gespeicherten Wert am Ausgang der Zelle auszugeben.
Wenn eine Auffrischung (refresh) eines Ausgangs-Treibers nicht zweckmäßig ist, können Halteschaltkreise eingesetzt werden, um den auszulesenden Wert am Ausgang der Speicherzelle aufzufangen (latch). Ferner kann einr Rückkopplung von Z auf Y, über z. B. einen Inverter, vorgesehen werden.
7 zeigt eine Speicherzelle gemäß einem weiteren Ausführungsbeispiel der Erfindung. Im Unterschied zu dem in 6a dargestellten Ausführungsbeispiel umfasst die Speicherzelle ein Auffangregister 701 (latched Output), dessen Eingang mit dem Ausgangsanschluss 603 der (Kern-)Speicherzelle verbunden ist (die Kern-Speicherzelle umfasst die umrandeten Elemente).
Das Auffangregister 701 (Latch-Register) umfasst N-Kanal-Feldeffekttransistoren N4, N5 und P-Kanal-Feldeffekttransistoren P4 und P5, die in der in 7 dargestellten Weise verschaltet sind. Das Auffangregister 701 umfasst ferner einen N-Kanal-Feldeffekttransistor und einen P-Kanal-Feldeffekttransistor, der der Schaltung bestehend aus den Transistoren N4, N5, P4 und P5 nachgeschaltet ist.
Die Funktionsweise der Speicherzelle, die in 7 dargestellt ist, ist ähnlich zu der Funktionsweise der gepulsten Speicherzelle aus 6a mit Ausnahme der Auslese-Operation. Während der Auslese-Operation wird der rückgekoppelte Schaltkreis P4, P5, N5 und N4 durch P4 und N4 abgeschaltet, während P1 und N2 leitend sind und den gespeicherten Wert zu den Ausgangsknoten Y und Z hin treiben. Nachdem der Auslesepuls beendet ist, funktioniert der Rückkopplungsschaltkreis wie ein Halteelement und überführt den Ausgangswert in einen stabilen Wert.
Die erfindungsgemäßen Basisschaltkreisstrukturen für das Beschreiben und das Auslesen der PCM-Elemente können in allen Schaltkreistypen eingesetzt werden, die eine Programmierung der PCM-Elemente oder eine Detektion von deren Widerstandswerten erfordern. Die erfindungsgemäße nichtflüchtige Speicherzellenstruktur ist ein Beispiel für einen Schaltkreis, der die Vorteile der erfindungsgemäßen Substrukturen, z. B. der Speicherelemente und der Speicherausleseelemente, ausnutzt.
Mögliche Anwendungen der erfindungsgemäßen nichtflüchtigen Speicherzelle könnten beispielsweise im Bereich der konfigurierbaren Logikschaltkreise (z. B. FPGAs) liegen, wo verteilte Konfigurationsspeicherzellen zum Steuern von Schaltern, um geeignete Verbindungen zu erzeugen, und zum Implementieren von Look-up-Tabellen benötigt werden.
8a zeigt eine Speicherzelle gemäß einem weiteren Ausführungsbeispiel. Im Unterschied zu der in 7 dargestellten Speicherzelle umfasst die Speicherzelle einen Schalter 801, der beispielsweise ein Transistor sein kann, dessen Steueranschluss mit dem Ausgangsanschluss 603 der Speicherzelle verbunden ist, wobei das Bezugspotential das Massepotential ist.
8b zeigt eine Speicherzelle gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Im Unterschied zu dem in 7 dargestellten Ausführungsbeispiel umfasst die in 8b dargestellte Speicherzelle zusätzlich ein Ausgangstor 803, das ein Transmissions-Gate sein kann. Das Ausgangstor 803 umfasst bevorzugt einen N-Kanal-Feldeffekttransistor und einen P-Kanal-Feldeffekttransistor und ist mit der Speicherzelle, wie in 8b dargestellt, verbunden. Das Ausgangstor 803 dient dazu, um sowohl einen niedrigen Spannungspegel, beispielsweise 0 V, als auch einen hohen Spannungspegel, beispielsweise 3 V, unverfälscht an einen Ausgang zu übertragen.
Die erfindungsgemäße Speicherzelle ist, verglichen mit einer SRAM-Zelle, aufgrund ihres nichtflüchtigen Charakters sowie der Fehlerresistenz vorteilhaft. Verglichen mit einer Flash-Zelle benötigt die erfindungsgemäße Speicherzelle eine einzige Versorgungsspannung. Darüber hinaus kann die der Speicherzelle zugrunde liegende Prozesstechnologie einfach an die neuesten Logikprozesse, bei denen die PCM-Zelle beispielsweise in einer Metallschicht implementiert werden kann (BEOL), angepasst werden. Im Vergleich mit bekannten PCM-Zellen ist die erfindungsgemäße Speicherzelle vorteilhaft, weil sie beispielsweise ein destruktives Auslesen verhindert. Die Leckstrom-Verluste werden darüber hinaus auf ein akzeptables Niveau reduziert. Darüber hinaus wird eine Programmierung der Widerstandselemente durch eine veränderliche Strom-Amplitude und/oder Pulsbreite ohne eine zweite Versorgungsspannung ermöglicht.
Das erfindungsgemäße Speicherausleseelement, das beispielsweise in den 5a bis 5c dargestellt ist, und das von der Speicherzelle verwendet werden kann, trägt durch eine starke Reduktion eines konstanten Stromflusses durch die Widerstandselemente R1 und R2 zu einer Verlustreduktion bei, weil ein Widerstand eines Transistors im ausgeschalteten Zustand im Bereich von GΩ liegt, während ein Widerstand eines PCM-Elements im Bereich von MΩ liegt.
Erfindungsgemäß wird eine einzige Spannung zum Auslesen und zum Beschreiben der Widerstandselemente benötigt. Gemäß einem weiteren Ausführungsbeispiel ist das Speicherausleseelement ausgebildet, um ein Steuersignal zu erzeugen, das eine Form eines kurzen Auslesepulses, beispielsweise 5 ns aufweist, und das die Passtransistoren P1 und N2 zum Auslesen des Speicherzustandes aktiviert.
Ein destruktives Auslesen wird verhindert, weil ein kurzer Auslesepuls innerhalb von R1 und R2 keine Wärmeentwicklung ermöglicht, die einen unerwünschten Phasenwechsel herbeiführen könnte. Ein derartiger Schaltkreis erlaubt es, identische Versorgungsspannung für das Auslesen und für das Beschreiben der PCM-Element einzusetzen. Des Weiteren wird durch die Wahl der Passtransistoren (N- bzw. P-Typ) P1 und N2 gewährleistet, dass beim Auslesen eine um die Schwellenspannung reduzierte Potentialdifferenz über den Widerstandselementen abfällt. Hingegen fällt die volle Potentialdifferenz beim Schreiben über den zu programmierenden Widerstandselementen durch die Wahl des Typs der Passtransaistoren (N- bzw. P-Typ) P3 und N3 ab.
Bei den Widerstandselementen handelt es sich bevorzugt um PCM-Elemente. Es können jedoch andere Elemente vorgesehen werden, die in der Lage sind, dauerhaft verschiedene Widerstandswerte anzunehmen. Ein Vorteil der PCM-Technologie ist, dass eine Skalierung nicht nachteilig sondern von Vorteil ist. Je kleiner die Strukturen werden, desto geringere Ströme werden benötigt, um einen Phasenwechsel herbeizuführen. Darüber hinaus können die Phasenwechselelemente (Phase-Change-Elemente) mit sublithografischen Techniken in den oberen Schichten eines CMOS-Prozesses realisiert werden und können daher über die Transistoren gestapelt werden, z. B. über die Transistoren, die notwendig sind, um die Speicherzelle zu bilden. PCM-Elemente weisen ferner eine gute Stabilität der Betriebstemperatur auf. Darüber hinaus zeichnen sich PCM-Elemente durch eine gute Charakteristik hinsichtlich einer Aufrechterhaltung der Eigenschaften aus (mehr als 10 Jahre Aufrechterhaltung bei 110°C). Die Erfindung verwendet Elemente, deren Widerstandswert derart geändert werden kann, dass er auch ohne Vorliegen einer Versorgungsspannung beibehalten wird (Nichtflüchtigkeit).
Die Erfindung schafft Basisschaltkreise, die mit Widerstandselementen zusammenwirken. Es werden beispielsweise zwei programmierbare Widerstandselemente eingesetzt, die komplementär angeordnet sind. Die erfindungsgemäßen Prinzipien sind jedoch auch bei Anordnungen mit einzelnen Widerstandselementen anwendbar. Die Set- und die Reset-Operationen werden so durchgeführt, dass es möglich ist, nicht nur eine Pulslänge des Programmierstroms zu variieren, sondern auch dessen Amplitude, wie es beispielsweise in 3a und 3b dargestellt ist.
Der Widerstandswert der PCM-Elemente kann ohne eine Änderung der PCM-Elemente evaluiert werden, d. h., dass eine Auslese-Operation bei derselben Versorgungsspannung wie die Schreib-Operation (Speicher-Operation) und mit minimalen Leckstrom-Verlusten durchgeführt wird, wie beispielsweise in 5b dargestellt. Das bevorzugte Ausführungsbeispiel in 6a verdeutlicht die Datenspeicherung in nichtflüchtigen Speicherzellen, die die erfindungsgemäßen Vorteile ausnutzt.

Claims

Speicherausleseelement zum Auslesen eines Speicherzustands eines Speicherelements, wobei das Speicherelement ein Widerstandselement und ein weiteres Widerstandselement aufweist, wobei ein Verhältnis der Widerstandswerte des Widerstandselements und des weiteren Widerstandselements den Speicherzustand darstellt, und wobei das Speicherausleseelement eine Potentialreduktionseinrichtung aufweist, die ausgebildet ist, um beim Auslesen des Speicherelements ein Potential an dem Widerstandselement zu reduzieren, wenn der Widerstandswert größer als der weitere Widerstandswert ist, oder um beim Auslesen des Speicherelements ein Potential an dem weiteren Widerstandselement zu reduzieren, wenn der weitere Widerstandswert größer als der Widerstandswert ist.
Speicherausleseelement gemäß Anspruch 1, wobei das Widerstandselement und das weitere Widerstandselement Phasenwechsel-Speicherelemente sind, deren Zustand den Speicherzustand darstellt, und wobei die Potentialreduktionseinrichtung ausgebildet ist, um eine Spannung über dem Widerstandselement zu reduzieren, um beim Auslesen des Speicherzustands eine Änderung des Zustands des Widerstandselements zu verhindern, oder eine Spannung über dem weiteren Widerstandselement zu reduzieren, um beim Auslesen des Speicherzustands eine Änderung des Zustands des weiteren Widerstandselements zu verhindern.
Speicherausleseelement gemäß Anspruch 1 oder 2, das ausgebildet ist, um zum Auslesen des Speicherzustands an einen Anschluss des Widerstandselements ein erstes Potential zu legen und an einen Anschluss des weiteren Widerstandselements ein zweites Potential zu legen, wobei das erste Potential und das zweite Potential unterschiedlich sind.
Speicherausleseelement gemäß einem der Ansprüche 1 bis 3, wobei die Potentialreduktionseinrichtung folgende Merkmale aufweist: einen Schalter (P1, N2), der mit dem Widerstandselement (R1, R2) gekoppelt ist, wobei der Schalter (P1, N2) und das Widerstandselement (R1, R2) eine erste Anordnung bilden; einen weiteren Schalter (P1, N2), der mit dem weiteren Widerstandselement (R1, R2) gekoppelt ist, wobei der weitere Schalter (P1, N2) und das weitere Widerstandselement (R1, R2) eine zweite Anordnung bilden; wobei die erste Anordnung mit der zweiten Anordnung über einen Knoten (505) gekoppelt ist, und wobei das Speicherausleseelement ausgebildet ist, um zum Auslesen des Speicherzustands den Schalter (P1, N2) und den weiteren Schalter (P1, N2) gleichzeitig zu aktivieren, um an dem Knoten (505) ein Potential zu erzeugen, das den Speicherzustand repräsentiert.
Speicherausleseelement gemäß Anspruch 4, wobei der Schalter (P1, N2) ausgebildet ist, um eine Spannung zu erzeugen, die über dem Schalter (P1, N2) abfällt, wenn ein Widerstandswert des Widerstandselementes (R1, R2) größer als ein weiterer Widerstandswert des weiteren Widerstandselementes (R1, R2) ist, um eine Spannung über dem Widerstandselement (R1, R2) zu reduzieren, und wobei der weitere Schalter (P1, N2) ausgebildet ist, um eine Spannung zu erzeugen, die über dem weiteren Schalter abfällt, und die größer als eine Spannung ist, die über dem Schalter (P1, N2) abfällt, wenn der weitere Widerstandswert größer als der Widerstandswert ist, um eine Spannung über dem weiteren Widerstandselement (R1, R2) zu reduzieren.
Speicherausleseelement gemäß Anspruch 4 oder 5, wobei die erste Anordnung eine Reihenschaltung aus dem Schalter (P1, N2) und dem Widerstandselement (R1, R2) umfasst, wobei die zweite Anordnung eine Reihenschaltung aus dem weiteren Schalter (P1, N2) und dem weiteren Widerstandselement (R1, R2) umfasst, und wobei das Speicherausleseelement ausgebildet ist, um zum Auslesen des Speicherzustands eine Spannung über die erste und über die zweite Anordnung zu legen, um an dem Knoten (505) ein Potential zu erzeugen, das den Speicherzustand repräsentiert.
Speicherausleseelement gemäß einem der Ansprüche 4 bis 6, wobei der Schalter (P1) ein P-Kanal-Feldeffekttransistor ist und der weitere Schalter (N2) ein N-Kanal-Feldeffekttransistor ist, oder wobei der Schalter (P1) ein N-Kanal-Feldeffekttransistor ist und der weitere Schalter (N2) ein P-Kanal-Feldeffekttransistor ist.
Speicherausleseelement gemäß einem der Ansprüche 4 bis 7, das ferner ein Kapazitätselement (507) aufweist, wobei ein erster Anschluss des Kapazitätselements (507) mit dem Knoten (505) verbunden ist, wobei an einen zweiten Anschluss des Kapazitätselements (507) ein Potential anlegbar ist, und wobei das Kapazitätselement (507) ausgebildet ist, um eine Ladungsmenge aufzunehmen, die den Speicherzustand repräsentiert.
Speicherausleseelement gemäß Anspruch 8, das ausgebildet ist, um den Schalter (P1, N2) und den weiteren Schalter (P1, N2) nach einem Aufladen des Kapazitätselements (507) zu deaktivieren, und um den Schalter (P1, N2) oder den weiteren Schalter (P1, N2) pulsweise zu aktivieren, um die gespeicherte Ladungsmenge aufrechtzuerhalten.
Speicherzelle mit einem Speicherelement und einem Speicherausleseelement nach einem der Ansprüche 1 bis 9, wobei das Speicherelement aufweist: ein Widerstandselement (101, R1, R2) mit einem ersten Widerstandswert in einem ersten Zustand und einem zweiten Widerstandswert in einem zweiten Zustand, wobei das Widerstandselement (101, R1, R2) von dem ersten Zustand in den zweiten Zustand und von dem zweiten Zustand in den ersten Zustand überführbar ist, und wobei der erste Widerstandswert und der zweite Widerstandswert unterschiedlich sind; eine Stromerzeugungseinrichtung (107), die mit einem ersten Anschluss (103) des Widerstandselements (101, R1, R2) gekoppelt ist, wobei die Stromerzeugungseinrichtung ausgebildet ist, um beim Anliegen eines vorbestimmten Potentials an einem zweiten Anschluss (105) des Widerstandselements einen Strom mit einer ersten Amplitude durch das Widerstandselement (101, R1, R2) zu erzeugen, um das Widerstandselement (101, R1, R2) zum Einstellen des ersten Widerstandswertes in den ersten Zustand zu überführen, oder um beim Anliegen des vorbestimmten Potentials an dem zweiten Anschluss (105) des Widerstandselements (101, R1, R2) einen Strom mit einer zweiten Amplitude durch das Widerstandselement (101, R1, R2) zu erzeugen, um das Widerstandselement (101, R1, R2) zum Einstellen des zweiten Widerstandswertes in den zweiten Zustand zu überführen, wobei der erste Widerstandswert einen ersten Speicherzustand darstellt und wobei der zweite Widerstandswert einen zweiten Speicherzustand darstellt; und ein weiteres Widerstandselement.
Speicherzelle gemäß Anspruch 10, in welcher das Speicherelement ausgebildet ist, um das vorbestimmte Potential an den zweiten Anschluss (105) des Widerstandselements (101, R1, R2) zu legen.
Speicherzelle gemäß Anspruch 10 oder 11, wobei das vorbestimmte Potential ein Versorgungspotential oder ein Bezugspotential ist.
Speicherzelle gemäß einem der Ansprüche 10 bis 12, bei der das Widerstandselement (101, R1, R2) ein Phasenwechsel-Speicherelement ist.
Speicherzelle gemäß einem der Ansprüche 10 bis 13, bei der die Stromerzeugungseinrichtung (107) einen Transistor (N1, P2, 401, 407) zum Erzeugen des Stroms durch das Widerstandselement (R1, R2) umfasst, wobei an einen Steueranschluss des Transistors (N1, P2, 401, 407) eine Steuerspannung anlegbar ist, und wobei eine Amplitude des Stroms von einem Steuerspannungswert abhängig ist.
Speicherzelle gemäß Anspruch 14, wobei der Steueranschluss ein Gate-Anschluss oder ein Bulk-Anschluss ist.
Speicherzelle gemäß Anspruch 14 oder 15, wobei der Transistor (N1, P2, 401, 407) ausgebildet ist, um den Strom mit der ersten Amplitude zu erzeugen, wenn die Steuerspannung einen ersten Steuerspannungswert aufweist, und um den Strom mit der zweiten Amplitude zu erzeugen, wenn die Steuerspannung einen zweiten Steuerspannungswert aufweist.
Speicherzelle gemäß einem der Ansprüche 10 bis 16, bei der die Stromerzeugungseinrichtung (107) einen ersten Transistor (N1b, P2b) zum Erzeugen des Stroms mit der ersten Amplitude und einen zweiten Transistor (N1a, P2a) zum Erzeugen des Stroms mit der zweiten Amplitude aufweist.
Speicherzelle gemäß Anspruch 17, bei der ein erster Anschluss des ersten Transistors (N1b, P2b) mit einem ersten Anschluss des zweiten Transistors (N1a, P2a) gekoppelt ist, bei dem die ersten Anschlüsse mit dem Widerstandselement (R1, R2) gekoppelt sind, und bei dem an einen zweiten Anschluss des ersten Transistors (N1b, P2b) und an einen zweiten Anschluss des zweiten Transistors (N1a, P2a) ein Bezugspotential anlegbar ist.
Speicherzelle gemäß Anspruch 17 oder 18, bei der der erste Transistor (N1b, P2b) und der zweite Transistor (N1a, P2a) Feldeffekttransistoren sind, wobei eine Gate-Breite des ersten Transistors (N1b, P2b) geringer als eine Gate-Breite des zweiten Transistors (N1a, P2a) ist, oder wobei eine Schwellenspannung des zweiten Transistors (N1a, P2a) geringer als eine Schwellenspannung des ersten Transistors (N1b, P2b) ist.
Speicherzelle gemäß einem der Ansprüche 10 bis 19, bei der die Stromerzeugungseinrichtung (107) ausgebildet ist, um den Strom mit der ersten Amplitude für eine erste Zeitdauer zu erzeugen, und um den Strom mit der zweiten Amplitude für eine zweite Zeitdauer zu erzeugen, wobei die zweite Zeitdauer geringer als die erste Zeitdauer ist, oder wobei die zweite Zeitdauer und die erste Zeitdauer gleich sind.
Speicherzelle gemäß einem der Ansprüche 10 bis 19, wobei die Stromerzeugungseinrichtung (107) ausgebildet ist, um ein erstes Steuersignal zu empfangen, und, ansprechend auf das erste Steuersignal, um den Strom mit der ersten Amplitude zu erzeugen, und um ein zweites Steuersignal zu empfangen, und, ansprechend auf das zweite Steuersignal, um den Strom mit der zweiten Amplitude zu erzeugen.
Speicherzelle gemäß Anspruch 21, die ferner ein Steuerelement aufweist, das ausgebildet ist, um das erste Steuersignal und um das zweite Steuersignal zu erzeugen.
Speicherzelle gemäß einem der Ansprüche 10 bis 22, wobei die Stromerzeugungseinrichtung (107) ausgebildet ist, um durch das Widerstandselement (101, R1, R2) den Strom mit der zweiten Amplitude zu erzeugen, um das Widerstandselement von dem ersten Zustand in den zweiten Zustand zu überführen.
Speicherzelle gemäß einem der Ansprüche 10 bis 23, die ferner ein weiteres Widerstandselement (R2) mit einem ersten Widerstandswert in dem ersten Zustand und einem zweiten Widerstandswert in dem zweiten Zustand aufweist, wobei die Stromerzeugungseinrichtung (107) mit einem ersten Anschluss (305) des weiteren Widerstandselements (R2) gekoppelt ist, wobei die Stromerzeugungseinrichtung (107) ausgebildet ist, um beim Anliegen des vorbestimmten Potentials an einem zweiten Anschluss (307) des weiteren Widerstandselements (R2) einen Strom mit der ersten Amplitude durch das weitere Widerstandselement (R2) zu erzeugen, um das weitere Widerstandselement (R2) in den ersten Zustand zu überführen, oder um beim Anliegen des vorbestimmten Potentials an dem zweiten Anschluss (307) einen Strom mit der zweiten Amplitude durch das weitere Widerstandselement (R2) zu erzeugen, um das weitere Widerstandselement (R2) in den zweiten Zustand zu überführen.
Speicherzelle nach einem der Ansprüche 10 bis 24, wobei das weitere Widerstandselement einen ersten Widerstandswert in einem ersten Zustand und einen zweiten Widerstandswert in einem zweiten Zustand aufweist, wobei das weitere Widerstandselement von dem ersten Zustand in den zweiten Zustand und von dem zweiten Zustand in den ersten Zustand überführbar ist, wobei der erste und der zweite Widerstandswert unterschiedlich sind, wobei die Stromerzeugungseinrichtung mit einem ersten Anschluss des weiteren Widerstandselements gekoppelt ist, und wobei die Stromerzeugungseinrichtung ausgebildet ist, um beim Anliegen eines vorbestimmten Potentials an einem zweiten Anschluss des weiteren Widerstandselements einen Strom mit der ersten Amplitude durch das weitere Widerstandselement zu erzeugen, um das weitere Widerstandselement in den ersten Zustand zu überführen, oder um beim Anliegen des vorbestimmten Potentials an dem zweiten Anschluss des weiteren Widerstandselements einen Strom mit der zweiten Amplitude durch das weitere Widerstandselement zu erzeugen, um das weitere Widerstandselement in den zweiten Zustand zu überführen.
Speicherzelle gemäß Anspruch 25, wobei die Stromerzeugungseinrichtung ausgebildet ist, um Steuersignale zu empfangen, und, in Abhängigkeit von den Steuersignalen, um einen Strom mit der ersten Amplitude oder um einen Strom mit der zweiten Amplitude durch das Widerstandselement oder durch das weitere Widerstandselement zu erzeugen.
Speicherzelle gemäß einem der Ansprüche 25 oder 26, wobei die Stromerzeugungseinrichtung einen Transistor (N1) zum Erzeugen des Stroms mit der ersten Amplitude durch das Widerstandselement, einen weiteren Transistor (N3) zum Erzeugen des Stroms mit der zweiten Amplitude durch das Widerstandselement, einen weiteren Transistor (P2) zum Erzeugen des Stroms mit der ersten Amplitude durch das weitere Widerstandselement und einen weiteren Transistor (P3) zum Erzeugen des Stroms mit der zweiten Amplitude durch das weitere Widerstandselement aufweist.
Speicherzelle gemäß Anspruch 27, wobei die Transistoren (N1, N3) N-Kanal-Feldeffekttransistoren sind, und wobei die Transistoren (P2, P3) P-Kanal-Feldeffekttransistoren sind, oder wobei die Transistoren (N1, N3) P-Kanal-Feldeffekttransistoren sind und wobei die Transistoren (P2, P3) N-Kanal-Feldeffekttransistoren sind.
Speicherzelle gemäß einem der Ansprüche 26 bis 28, die ausgebildet ist, um die Steuersignale zum Steuern der Stromerzeugungseinrichtung zu erzeugen.