[go: up one dir, main page]

DE102005063258B4 - Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement - Google Patents

Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement Download PDF

Info

Publication number
DE102005063258B4
DE102005063258B4 DE102005063258A DE102005063258A DE102005063258B4 DE 102005063258 B4 DE102005063258 B4 DE 102005063258B4 DE 102005063258 A DE102005063258 A DE 102005063258A DE 102005063258 A DE102005063258 A DE 102005063258A DE 102005063258 B4 DE102005063258 B4 DE 102005063258B4
Authority
DE
Germany
Prior art keywords
spacer layer
contact
side wall
protective
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005063258A
Other languages
English (en)
Other versions
DE102005063258A1 (de
Inventor
Stefan Tegen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102005063258A priority Critical patent/DE102005063258B4/de
Publication of DE102005063258A1 publication Critical patent/DE102005063258A1/de
Application granted granted Critical
Publication of DE102005063258B4 publication Critical patent/DE102005063258B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/077
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/485Bit line contacts
    • H10W20/069

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen eines elektrischen Kontakts (310) für ein in oder auf einem Substrat (10) befindliches elektrisches Bauelement, wobei
– der Kontakt in einem Zwischenraum (120) zwischen benachbarten elektrischen Leiterbahnen (30a, 30b) des Substrats (10) örtlich neben einer der Leiterbahnen (30a, 30b) und elektrisch getrennt von dieser angeordnet wird,
– auf die Leiterbahnen jeweils eine Schutzkappe (60a, 60b) aus nichtleitendem Material aufgebracht wird;
– vor dem Aufbringen des Kontakts (310) auf dem Seitenwandbereich (80) der Leiterbahnen (30a, 30b) und auf dem Seitenwandbereich (70) der Schutzkappen (60a, 60b) eine erste Spacerschicht (100) aufgetragen wird, die die Leiterbahnen (30a, 30b) nach Aufbringen des Kontaktes (310) jeweils elektrisch von dem Kontakt (310) trennt,
– der Zwischenraum (120) nach dem Auftragen der ersten Spacerschicht (100) mit einem Füllmaterial (130) gefüllt wird,
– das Füllmaterial (130) in einem Ätzschritt gemeinsam mit der ersten Spacerschicht (100) bis zu einer vorgegebenen Tiefe...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines elektrischen Kontakts für ein in oder auf einem Substrat befindliches elektrisches Bauelement, wobei der Kontakt in einem Zwischenraum zwischen benachbarten elektrischen Leiterbahnen des Substrats örtlich neben einer der Leiterbahnen und elektrisch getrennt von dieser angeordnet wird, gemäß dem Oberbegriff des Anspruchs 1.
  • Derartige Verfahren zum Herstellen von Kontakten werden beispielsweise bei der Produktion von DRAM-Speicherzellen eingesetzt.
  • Die DE 101 41 301 A1 beschreibt ein Herstellungsverfahren für eine DRAM-Vorrichtung, bei der ein Kontakt räumlich zwischen zwei Bitleiterbahnen gebildet wird.
  • In der US 6,165,879 A wird ein Verfahren zur Herstellung einer Metalloxid-Halbleitervorrichtung für ein DRAM vorgestellt. Das Verfahren geht von einer Struktur aus, die zwei auf einem Substrat vorhandene Leiterbahnen umfasst.
  • Die EP 0 771 024 A1 beschreibt ein Verfahren zur Herstellung eines selbst ausrichtenden Halbleiterbauelementkontakts örtlich zwischen zwei Leiterbahnen.
  • Ein anderes Verfahren zur Herstellung eines selbst ausrichtenden Kontakts ist aus der US 6,235,593 B1 bekannt. Dabei wird räumlich neben einer Leiterbahn ein Kontakt hergestellt, der gegenüber der Leiterbahn durch einen ersten Spacer aus Siliziumoxid elektrisch getrennt ist.
  • Aufgrund der im Bereich der elektronischen Bauelemente fortschreitenden Miniaturisierung tritt das Problem auf, dass bei der Herstellung eines Kontaktes Kurzschlüsse zur benachbarten Leiterbahn auftreten können.
  • Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein zuverlässiges Verfahren zum Herstellen von elektrischen Kontakten anzugeben, bei dem Kurschlüsse zwischen Kontakt und benachbarter Leiterbahn vermieden und eine kapazitive Kopplung zwischen Kontakt und Leiterbahn so gering wie möglich gehalten wird.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Die Merkmale des Oberbegriffs des Anspruchs 1 sind aus der US 6 235 593 B1 bekannt.
  • Danach weist das erfindungsgemäße Verfahren folgende Verfahrensschritte auf:
    • – der elektrische Kontakt wird in einem Zwischenraum zwischen benachbarten elektrischen Leiterbahnen des Substrats örtlich neben einer der Leiterbahnen des Substrats und elektrisch getrennt von dieser angeordnet,
    • – auf die Leiterbahnen wird jeweils eine Schutzkappe aus nichtleitendem Material aufgebracht,
    • – vor dem Aufbringen des Kontakts auf dem Seitenwandbereich der Leiterbahnen und auf dem Seitenwandbereich der Schutzkappen wird eine erste Spacerschicht aufgetragen, die die Leiterbahnen jeweils elektrisch von dem Kontakt trennt,
    • – der Zwischenraum wird nach dem Auftragen der ersten Spacerschicht mit einem Füllmaterial gefüllt,
    • – das Füllmaterial wird gemeinsam mit der ersten Spacerschicht bis zu einer vorgegeben Tiefe weggeätzt, so dass die erste Spacerschicht in einem oberen Seitenwandabschnitt der Schutzkappen entfernt wird und in einem unteren Seitenwandabschnitt stehen bleibt,
    • – auf dem oberen Seitenwandabschnitt der Schutzkappen wird eine zweite Spacerschicht aufgetragen, wobei die zweite Spacerschicht aus einem anderen Material als die zuvor aufgetragene erste Spacerschicht besteht und die zweite Spacerschicht die erste Spacerschicht gegen einen senkrecht zur Oberfläche des Substrats erfolgenden gerichteten, anisotropen Ätzangriff schützt.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass sich durch die zusätzliche seitliche Spacerschicht eine ausreichende Isolation zwischen Kontakt und Leiterbahn erreichen lässt.
  • Um eine besonders gute kapazitive Entkopplung zwischen Kontakt und Leiterbahn zu erreichen, wird es als vorteilhaft angesehen, wenn für die Spacerschicht ein Isolationsmaterial mit einer möglichst kleinen Dielektrizitätskonstante verwendet wird. Siliziumoxid ist beispielsweise besser geeignet als Siliziumnitrid, weil es eine Dielektrizitätskonstante von nur ca. 3,9 aufweist, im Gegensatz zu Siliziumnitrid mit einer Dielektrizitätskonstante von ca. 7,8. Zusätzliche Kopplungskapazitäten zwischen Kontakt und Leiterbahn sind beispielsweise bei DRAM-Speicherbausteinen oder auch bei elektronischen Logikbausteinen deshalb unerwünscht, weil diese die Schaltgeschwindigkeit der „Chips" begrenzen und im Falle von Speicherbausteinen größere Speicherkondensatoren erforderlich machen als dies ohne kapazitive „Zusatzkopplung" der Fall ist.
  • Das erfindungsgemäße Verfahren verwendet zwei Spacerschichten, nämlich eine „untere" erste Spacerschicht, die die Leiterbahn von dem Kontakt trennt und kapazitiv bestmöglich entkoppelt; für die erste Spacerschicht wird demgemäß ein Material mit einer möglichst kleinen Dielektrizitätskonstante gewählt. Die Funktion der zweiten „oberhalb" bzw. im oberen Seitenwandabschnitt der Schutzkappe angeordneten Spacerschicht besteht darin, die „unterhalb" angeordnete Spacerschicht im weiteren Verfahrensverlauf zu schützen. Wird nämlich als erste Spacerschicht beispielsweise Siliziumoxid auf getragen, so ist dieses unter Umständen nicht widerstandsfähig genug, um Ätzangriffen, die während der weiteren Kontaktherstellung erforderlich sind, standzuhalten. Um dieses Problem zu bewältigen, wird im oberen Seitenwandabschnitt der Schutzkappe die zweite Spacerschicht aufgetragen, die vorzugsweise aus einem widerstandsfähigeren Material wie beispielsweise Polysilizium besteht. Da die zweite Spacerschicht auf der nichtleitenden Schutzkappe aufliegt, muss die zweite Spacerschicht im Übrigen nicht aus nichtleitendem Material bestehen; vielmehr kann sie beispielsweise auch aus einem hochleitfähigen Polysilizium bestehen, dass zusammen mit dem Kontaktmaterial des Kontaktes elektrisch zusammenwirkt und somit einen Bestandteil des elektrischen Kontakts bildet.
  • Vor dem Füllen des Zwischenraums mit Füllmaterial – also nach dem Aufbringen der ersten Spacerschicht auf dem Seitenwandbereich der Schutzkappen sowie auf dem Seitenwandbereich der Leiterbahnen – wird vorzugsweise noch ein Schutzliner, beispielsweise ein Siliziumnitridliner, aufgebracht, der gegenüber den im Weiteren Verfahrensverlauf verwendeten Ätzmitteln widerstandsfähiger als das Material der ersten Spacerschicht (z. B. Siliziumoxidmaterial) ist.
  • Nach dem Füllen des Zwischenraums wird auf der Oberseite der Schutzkappen bevorzugt eine Isolationsschicht aufgebracht und derart strukturiert, dass auf der Oberseite der Schutzkappen der beiden Leiterbahnen jeweils ein Isolationsabschnitt gebildet wird.
  • Besonders bevorzugt sind die Isolationsabschnitte jeweils kleiner als die Oberseite der jeweiligen Schutzkappe, so dass bei der Bildung der zweiten Spacerschicht Stufen entstehen. Durch eine solche Dimensionierung und die Stufenbildung lassen sich vergrößerte Landeflächen („landing pads") – also größere Kontaktflächen – für eine spätere Kontaktierung der fertiggestellten Kontakte ermöglichen.
  • Nach der Herstellung der zweiten Spacerschicht auf dem oberen Seitenwandabschnitt der Schutzkappen wird das Füllmaterial bevorzugt vollständig entfernt; unmittelbar oder mittelbar anschließend wird in den Zwischenraum ein leitendes Kontaktmaterial eingefüllt, das den elektrischen Kontakt bildet.
  • Nach der Herstellung der zweiten Spacerschicht und noch vor dem Einfüllen des leitenden Kontaktmaterials in den Zwischenraum kann außerdem noch ein Implantationsschritt durchgeführt werden, durch den leitfähige Bereiche, vorzugsweise Source- oder Drainbereiche eines Feldeffekttransistors, in dem Substrat gebildet werden.
  • Mit dem beschriebenen Verfahren kann auf einem Substrat, auf dem eine Mehrzahl an Leiterbahnen vorhanden ist, eine Vielzahl an Kontakten zwischen den Leiterbahnen hergestellt werden.
  • Um die hergestellten Kontakte elektrisch voneinander zu trennen, kann nach dem Einfüllen des leitenden Kontaktmaterials beispielsweise ein CMP-Schritt (CMP: Chemical Mechanical Polishing) durchgeführt werden.
  • Besonders bevorzugt wird das beschriebene Verfahren im Bereich der Mikroelektronik durchgeführt, wobei Kontakte für Source- oder Drain-Anschlüsse von Feldeffektransistoren, insbesondere solche einer Speicherzelle, hergestellt werden. Die Kontakte werden in diesem Falle durch die erste Spacerschicht beispielsweise von Gate-Leiterbahnen des jeweiligen Transistors oder eines benachbarten Transistors getrennt.
  • Die Erfindung bezieht sich außerdem auf ein elektronisches Bauelement, insbesondere eine DRAM-Speicherzelle, mit zumindest einem Feldeffektransistor mit einem Gatekontakt, der mit einer Leiterbahn in Verbindung steht, und mit einem elektrischen Source- oder Drain-Kontakt neben der Leiterbahn.
  • Der Erfindung liegt diesbezüglich die Aufgabe zugrunde, ein elektronisches Bauelement, insbesondere eine DRAM-Speicherzelle, anzugeben, bei dem Kurschlüsse zwischen dem Kontakt und der benachbarten Leiterbahn vermieden werden und eine kapazitive Kopplung zwischen dem Kontakt und der Leiterbahn so gering wie möglich gehalten wird.
  • Diese Aufgabe wird erfindungsgemäß durch ein elektronisches Bauelement mit den Merkmalen des Anspruchs 12 gelöst.
  • Die Merkmale des Oberbegriffs des Anspruchs 12 sind aus der DE 101 41 301 A1 bekannt.
  • Danach ist eine Schutzkappe aus nichtleitendem Material auf der Oberseite der Leiterbahn aufgebracht, auf dem Seitenwandbereich der Leiterbahn sowie auf einem unteren Seitenwandabschnitt der Schutzkappe ist eine erste Spacerschicht aus nichtleitendem Material vorhanden, auf einem oberen Seitenwandabschnitt der Schutzkappe ist eine zweite Spacerschicht aus einem anderen Material als die erste Spacerschicht aufgetragen, und das Kontaktmaterial des Kontakts grenzt seitlich an die erste Spacerschicht auf der Leiterbahn, seitlich an die erste Spacerschicht auf dem unteren Seitenwandabschnitt der Schutzkappe und seitlich an die zweite Spacerschicht auf dem oberen Seitenwandabschnitt der Schutzkappe mittelbar oder unmittelbar an. Dabei besteht die erste Spacerschicht aus Oxid-Material oder weist Oxid-Material auf und die zweite Spacerschicht besteht aus Polysilizium-Material oder weist Polysilizium-Material auf.
  • Eine vorteilhafte Ausgestaltung des erfindungsgemäßen elektronischen Bauelements ist im Unteranspruch angegeben. Bezüglich der Vorteile des elektronischen Bauelements und bezüglich der Vorteile der vorteilhaften Ausgestaltung des elektronischen Bauelements wird auf die obigen Ausführungen im Zusammenhang mit dem erfindungsgemäßen Verfahren verwiesen.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert. Dabei zeigen beispielhaft:
  • 1 ein Ausführungsbeispiel für ein erfindungsgemäßes elektronisches Bauelement während eines beispielhaften Herstellungsverfahrens im Querschnitt;
  • 2 das Bauelement gemäß 1 nach einer weiteren Bearbeitung und
  • 3 das Bauelement gemäß den 1 und 2 nach der Fertigstellung der Kontakte.
  • In den 1 bis 3 werden für identische oder vergleichbare Elemente der Übersicht halber stets dieselben Bezugszeichen verwendet.
  • In der 1 erkennt man ein Siliziumsubstrat 10, auf dem eine Gateoxidschicht 20 aufgetragen ist. Auf der Gateoxidschicht 20 befinden sich zwei Gate-Leiterbahnen 30a und 30b, die jeweils durch eine obere Leiterbahnschicht 40 und eine untere Leiterbahnschicht 50 gebildet sind. Die untere Leiterbahnschicht 50 besteht beispielsweise aus hochdotiertem Polysilizium, während die obere Leiterbahnschicht 40 beispielsweise aus Metall besteht.
  • Auf den beiden Gate-Leiterbahnen 30a und 30b ist jeweils eine Schutzkappe 60a bzw. 60b aufgebracht. Die Schutzkappen 60a und 60b bestehen beispielsweise aus Nitrit.
  • Die in der 1 dargestellten Gate-Leiterbahnen 30a und 30b sowie die darüber befindlichen Schutzkappen 60a und 60b lassen sich beispielsweise herstellen, indem auf die Gateoxidschicht 20 zunächst unstrukturiert die untere Leiterbahnschicht 50, die obere Leiterbahnschicht 40 sowie eine Nitrid-Schutzkappenschicht 60 (z. B. aus Siliziumnitrid) aufgebracht werden. Das aus diesen drei Schichten 40, 50 und 60 bestehende Schichtpaket wird anschließend im Rahmen eines Maskierungs – und Ätzschrittes derart strukturiert, dass die in der 1 dargestellten Gate-Leiterbahnen 30a und 30b sowie die darauf befindlichen Schutzkappen 60a und 60b gebildet werden.
  • Auf die Seitenwandbereiche 70 der beiden Schutzkappen 60a und 60b sowie auf die Seitenwandbereiche 80 der beiden Gate-Leiterbahnen 30a und 30b wird nachfolgend eine erste Spacerschicht 100 – vorzugsweise aus einem nichtleitenden Material mit einer relativ kleiner Dielektrizitätskonstante wie bei spielsweise einem Siliziumoxid-Material – aufgebracht und anisotrop, und zwar senkrecht zur Oberfläche des Substrates 10, geätzt. Durch diesen Ätzschritt bilden sich auf den Seitenwandbereichen 70 und 80 sogenannte Spacer 100'. Nach der Fertigstellung der Spacer 100' wird vorzugsweise – jedoch ist dies nicht zwingend erforderlich – ein Schutzliner 110 (z. B. aus Siliziumnitrid-Material) ganzflächig aufgebracht.
  • Der zwischen den Leiterbahnen 30a und 30b befindliche Zwischenraum 120 wird in einem weiteren Prozessschritt mit einem Füllmaterial 130 aus einem isolierenden Material, beispielsweise einem Oxid (z. B. BPSG – oder SOG-Oxid (BPSG: Bor-Phosphor-Silikat-Glas (stark dotiertes SiO2); SOG: Spin-On-Glas (gut verfließendes SiO2-Material)) gefüllt. Auf das resultierende Schichtpaket wird eine Isolationsschicht 140 aufgebracht, die beispielsweise ebenfalls aus einem Oxid, insbesondere einem LPTEOS-Oxid (LPTEOS: Low Pressure Oxidabscheidung) besteht.
  • Die Isolationsschicht 140 wird mit einer Maske 150 mit einer Lochstruktur versehen, die in der 1 bereits vorstrukturiert ist und aus einer Hartmaskenschicht 160 sowie einer Fotolackschicht 170 besteht. Die Maske 150 wird strukturiert und das resultierende Schichtpaket einem Ätzschritt unterworfen. Bei diesem Ätzschritt wird die Isolationsschicht 140 sowie das Füllmaterial 130 bis zu einer vorgegebenen Tiefe T geätzt (vgl. 2). Bei dieser Ätzung wird gleichzeitig das auf einem oberen Seitenwandabschnitt 200 der beiden Schutzkappen 60a und 60b befindliche Spacermaterial der ersten Spacerschicht 100 gemeinsam mit der darauf befindlichen Schutzlinerschicht 110 entfernt. Ein unterer Seitenwandabschnitt 210 der beiden Schutzkappen 60a und 60b bleibt dabei von der ersten Spacerschicht 100, dem Schutzliner 110 sowie dem Füllmaterial 130 bedeckt.
  • Durch den beschriebenen Ätzschritt wird die Isolationsschicht 140 derart strukturiert, dass sich zwei Isolationsabschnitte 230a und 230b bilden, die jeweils auf der Oberseite der Schutzlinerschicht 110 und damit auf den Schutzkappen 60a bzw. 60b angeordnet sind.
  • Auf die resultierende Struktur wird anschließend eine zweite Spacerschicht, vorzugsweise aus einem leitenden Polysilizium-Material, aufgetragen, so dass die oberen Seitenwandabschnitte 200 der beiden Schutzkappen 60a und 60b sowie die beiden Isolationsabschnitte 230a und 230b von der zweiten Spacerschicht abgedeckt werden. Die zweite Spacerschicht ist in der 2 mit dem Bezugszeichen 250 gekennzeichnet. Die resultierende Struktur zeigt die 2.
  • In nachfolgenden Verfahrensschritten wird die in der 2 dargestellte Struktur einem anisotropen Ätzschritt unterworfen, bei dem das Füllmaterial 130 im Zwischenraum 120 vollständig entfernt wird. Die zweite Spacerschicht 250 liegt – wie sich in der 2 erkennen lässt – oberhalb der ersten Spacerschicht 100, so dass bei diesem anisotropen Ätzschritt die untere Oxid-Spacerschicht 100 von der oberen zweiten Polysilizium-Spacerschicht 250 geschützt wird. Bei dem anisotropen Ätzschritt wird somit im Wesentlichen nur das Füllmaterial 130 weggeätzt; die erste Spacerschicht 100 auf dem unteren Seitenwandabschnitt 210 der beiden Schutzkappen 60a und 60b sowie im unteren Seitenwandbereich 80 der beiden Leiterbahnen 30a und 30b bleibt dabei weitgehend unversehrt. Die Schutzlinerschicht 110 verbleibt bei diesem Ätzschritt je nach Prozessführung auf der ersten Spacerschicht 100 oder wird von dieser entfernt.
  • Wie bereits erwähnt und wie sich in der 2 erkennen lässt, befindet sich die zweite Spacerschicht 250 auf dem oberen Seitenwandabschnitt 200 und die erste Spacerschicht 100 auf dem unteren Seitenwandabschnitt 210, so dass also die zweite Spacerschicht 250 „oberhalb" der ersten Spacerschicht 100 liegt; unter dem Begriff „oberhalb" ist also die relative Lage der beiden Spacerschichten auf den Seitenwandabschnitten gemeint und nicht deren relative Lage zueinander: Relativ zueinander liegen die beiden Spacerschichten 100 und 250 – bezogen auf die Seitenwandabschnitte 200 und 210 – „nebeneinander" und nicht „aufeinander".
  • Nachdem das Füllmaterial 130 aus dem Zwischenraum 120 vollständig entfernt ist, können im Rahmen eines Implantationsschrittes Source- und/oder Drain-Bereiche in das Siliziumsubstrat 10 implantiert werden, indem entsprechende Dotierstoffe in das Substrat 10 eingebracht werden. Durch diesen Implantationsschritt wird eine in den 1 bis 3 nicht weiter dargestellte Feldeffekttransistorstruktur im Substrat 100 gebildet.
  • Nach dem Implantationsschritt wird Kontaktmaterial 300 in den Zwischenraum 120 eingeführt, womit die Bildung fertiger Kontakte 310 auf dem Siliziumsubstrat 10 abgeschlossen wird. Dies zeigt die 3.
  • Wie sich in den 2 und 3 erkennen lässt, sind die Isolationsabschnitte 230a und 230b kleiner als die Oberfläche der beiden Schutzkappen 60a und 60b, so dass beim Abscheiden bzw. Aufbringen der zweiten Spacerschicht 250 Stufen 350 entstehen. Der Vorteil dieser Stufen 350 besteht darin, dass die Landeflächen 360 der Kontakte 310 breiter sind als die Breite A des Zwischenraumes 120 zwischen den Leiterbahnen 30a und 30b. Eine Kontaktierung der hergestellten Kontakte 310 ist somit einfacher möglich als bei einer anderen Prozessführung, bei der die Isolationsabschnitte 230a und 230b dieselbe Größe bzw. Fläche aufweisen wie die darunter liegende Oberseite der beiden Schutzkappen 60a und 60b und damit keine Stufen 350 gebildet werden.
  • 10
    Siliziumsubstrat
    20
    Gateoxidschicht
    30
    Gate-Leiterbahnschicht
    30a, 30b
    Gate-Leiterbahn
    40
    obere Leiterbahnschicht
    50
    untere Leiterbahnschicht
    60
    Schutzkappenschicht
    60a, 60b
    Schutzkappen
    70
    Seitenwandbereich der Schutzkappen
    80
    Seitenwandbereich der Leiterbahnen
    100
    erste Spacerschicht
    100'
    Spacer
    110
    Schutzliner
    120
    Zwischenraum
    130
    Füllmaterial
    140
    Isolationsschicht
    150
    Maske
    160
    Hartmaskenschicht
    170
    Fotolackmaske
    200
    oberer Seitenwandabschnitt der Schutzkappen
    210
    unterer Seitenwandabschnitt der Schutzkappen
    230a, 230b
    Isolationsabschnitte
    250
    zweite Spacerschicht
    300
    Kontaktmaterial
    310
    Kontakte
    350
    Stufen
    360
    Landeflächen

Claims (13)

  1. Verfahren zum Herstellen eines elektrischen Kontakts (310) für ein in oder auf einem Substrat (10) befindliches elektrisches Bauelement, wobei – der Kontakt in einem Zwischenraum (120) zwischen benachbarten elektrischen Leiterbahnen (30a, 30b) des Substrats (10) örtlich neben einer der Leiterbahnen (30a, 30b) und elektrisch getrennt von dieser angeordnet wird, – auf die Leiterbahnen jeweils eine Schutzkappe (60a, 60b) aus nichtleitendem Material aufgebracht wird; – vor dem Aufbringen des Kontakts (310) auf dem Seitenwandbereich (80) der Leiterbahnen (30a, 30b) und auf dem Seitenwandbereich (70) der Schutzkappen (60a, 60b) eine erste Spacerschicht (100) aufgetragen wird, die die Leiterbahnen (30a, 30b) nach Aufbringen des Kontaktes (310) jeweils elektrisch von dem Kontakt (310) trennt, – der Zwischenraum (120) nach dem Auftragen der ersten Spacerschicht (100) mit einem Füllmaterial (130) gefüllt wird, – das Füllmaterial (130) in einem Ätzschritt gemeinsam mit der ersten Spacerschicht (100) bis zu einer vorgegebenen Tiefe (T) weggeätzt wird, so dass die erste Spacerschicht (100) in einem oberen Seitenwandabschnitt (200) der Schutzkappen (60a, 60b) entfernt wird und in einem unteren Seitenwandabschnitt (210) stehen bleibt, – auf dem oberen Seitenwandabschnitt (200) der Schutzkappen (60a, 60b) eine zweite Spacerschicht (250) aufgetragen wird, wobei die zweite Spacerschicht (250) aus einem anderen Material als die zuvor aufgetragene erste Spacerschicht (100) besteht, dadurch gekennzeichnet, dass nach dem Ätzschritt ein Teil des Füllmaterials (130) stehen bleibt und die zweite Spacerschicht (250) die erste Spacerschicht (100) gegen einen senkrecht zur Oberfläche des Sub strats (10) erfolgenden gerichteten, anisotropen Ätzangriff zum Entfernen des stehen gebliebenen Teils des Füllmaterials (130) schützt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Spacerschicht (100) eine Oxidschicht oder eine Oxidenthaltende Schicht auf dem Seitenwandbereich (80) der Leiterbahn aufgetragen wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach dem Aufbringen der ersten Spacerschicht (100) auf dem Seitenwandbereich (70) der Schutzkappen sowie auf dem Seitenwandbereich (80) der Leiterbahnen und vor dem Füllen des Zwischenraums (120) mit Füllmaterial (130) ein Schutzliner (110) aufgebracht wird, der gegenüber den im Weiteren Verfahrensverlauf verwendeten Ätzmitteln widerstandsfähiger als das Material der ersten Spacerschicht (100) ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Füllen des Zwischenraums (120) auf der Oberseite der Schutzkappen eine Isolationsschicht (140) aufgebracht und derart strukturiert wird, dass auf der Oberseite der Schutzkappen der beiden Leiterbahnen jeweils ein Isolationsabschnitt (230a, 230b) gebildet wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Isolationsabschnitte (230a, 230b) jeweils kleiner als die Oberseite der jeweiligen Schutzkappe (60a, 60b) sind, so dass beim Aufbringen der zweite Spacerschicht (250) Stufen (350) in dieser entstehen.
  6. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Herstellung der zweiten Spacerschicht (250) auf dem oberen Seitenwandabschnitt (200) der Schutzkappen das Füllmaterial (130) vollständig entfernt wird und in den Zwischenraum (120) ein leitendes Kontaktmaterial (300) eingefüllt wird, das den elektrischen Kontakt (310) bildet.
  7. Verfahren nach einem der voranstehenden Ansprüche , dadurch gekennzeichnet, dass nach der Herstellung der zweiten Spacerschicht (250) und vor dem Einfüllen des leitenden Kontaktmaterials in den Zwischenraum ein Implantationsschritt durchgeführt wird, durch den leitfähige Bereiche, vorzugsweise Source- oder Drainbereiche eines Feldeffekttransistors, in dem Substrat (100) gebildet werden.
  8. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Substrat eine Mehrzahl an Leiterbahnen (30a, 30b) vorhanden ist und eine Mehrzahl an Kontakten (310) zwischen den Leiterbahnen hergestellt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass nach dem Einfüllen des leitenden Kontaktmaterials (300) ein CMP-Schritt durchgeführt wird, mit dem die Kontakte (310) elektrisch voneinander getrennt werden.
  10. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass ein Kontakt (310) für einen Source- oder Drain-Anschluss eines Feldeffektransistors einer Speicherzelle hergestellt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Kontakt (310) von einer Gate-Leiterbahn (30a, 30b) eines Transistors durch die erste Spacerschicht (100) getrennt wird.
  12. Elektronisches Bauelement, insbesondere eine DRAM-Speicherzelle, mit zumindest einem Feldeffektransistor mit einem Gatekontakt, der mit einer Leiterbahn (30a) in Verbindung steht, und mit einem elektrischen Source- oder Drain-Kontakt neben der Leiterbahn (30a), wobei – eine Schutzkappe (60a) aus nichtleitendem Material auf der Oberseite der Leiterbahn (30a) aufgebracht ist, – auf dem Seitenwandbereich (80) der Leiterbahn sowie auf einem unteren Seitenwandabschnitt (210) der Schutzkappe (60a) eine erste Spacerschicht (100) aus nichtleitendem Material vorhanden ist, – auf einem oberen Seitenwandabschnitt (200) der Schutzkappe (60a) eine zweite Spacerschicht (250) aus einem anderen Material als die erste Spacerschicht (100) aufgetragen ist, – und das Kontaktmaterial (300) des Kontakts (310) seitlich an die erste Spacerschicht (100) auf der Leiterbahn (30a), seitlich an die erste Spacerschicht (100) auf dem unteren Seitenwandabschnitt (210) der Schutzkappe (60a) und seitlich an die zweite Spacerschicht (250) auf dem oberen Seitenwandabschnitt (200) der Schutzkappe (60a) mittelbar oder unmittelbar angrenzt, wobei – die erste Spacerschicht (100) aus Oxid-Material besteht oder Oxid-Material aufweist dadurch gekennzeichnet, dass die zweite Spacerschicht (250) aus Polysilizium-Material besteht oder Polysilizium-Material aufweist.
  13. DRAM-Speicherzelle nach Anspruch 12, dadurch gekennzeichnet, dass die Schutzkappe (60a) aus einem elektrisch nichtleitenden Material besteht.
DE102005063258A 2005-12-30 2005-12-30 Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement Expired - Fee Related DE102005063258B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005063258A DE102005063258B4 (de) 2005-12-30 2005-12-30 Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005063258A DE102005063258B4 (de) 2005-12-30 2005-12-30 Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement

Publications (2)

Publication Number Publication Date
DE102005063258A1 DE102005063258A1 (de) 2007-07-12
DE102005063258B4 true DE102005063258B4 (de) 2008-08-21

Family

ID=38169811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005063258A Expired - Fee Related DE102005063258B4 (de) 2005-12-30 2005-12-30 Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement

Country Status (1)

Country Link
DE (1) DE102005063258B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771024A1 (de) * 1995-10-27 1997-05-02 Siemens Aktiengesellschaft Ätzverfahren zur Herstellung von randlosen Kontakten mit Seitenwand-Abstandsstücken und selektiver Ätzprozess
US6165879A (en) * 1999-10-26 2000-12-26 United Microelectronics Corp. Method for improving manufacturing process of self-aligned contact
US6235593B1 (en) * 1999-02-18 2001-05-22 Taiwan Semiconductor Manufacturing Company Self aligned contact using spacers on the ILD layer sidewalls
US6287957B1 (en) * 1999-10-07 2001-09-11 Worldwide Semiconductor Manufacturing Corporation Self-aligned contact process
US6368957B1 (en) * 1998-10-05 2002-04-09 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE10141301A1 (de) * 2000-08-23 2002-05-08 Samsung Electronics Co Ltd Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771024A1 (de) * 1995-10-27 1997-05-02 Siemens Aktiengesellschaft Ätzverfahren zur Herstellung von randlosen Kontakten mit Seitenwand-Abstandsstücken und selektiver Ätzprozess
US6368957B1 (en) * 1998-10-05 2002-04-09 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US6235593B1 (en) * 1999-02-18 2001-05-22 Taiwan Semiconductor Manufacturing Company Self aligned contact using spacers on the ILD layer sidewalls
US6287957B1 (en) * 1999-10-07 2001-09-11 Worldwide Semiconductor Manufacturing Corporation Self-aligned contact process
US6165879A (en) * 1999-10-26 2000-12-26 United Microelectronics Corp. Method for improving manufacturing process of self-aligned contact
DE10141301A1 (de) * 2000-08-23 2002-05-08 Samsung Electronics Co Ltd Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
DE102005063258A1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102013104236B4 (de) Halbleitervorrichtung, verfahren zur herstellung derselben und verfahren zum betreiben derseleben
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102012207116B4 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10296608B4 (de) Verfahren zum Herstellen einer Speicherzelle
DE69838202T2 (de) Endpunktfühlung und Apparat
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE10236682A1 (de) Halbleitervorrichtung
DE4420365A1 (de) Isolierverfahren bei der Herstellung von Halbleiterkomponenten und eine integrierte Schaltung für eine Speicheranordnung
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102022109859B4 (de) Dichtungsringstruktur mit zickzackmuster und verfahren zum bilden derselben
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE4312468A1 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE69932664T2 (de) Verfahren und Vorrichtung zum Schutz eines Gebietes, welches einem zu ätzenden Gebiet benachbart ist, und Verfahren zur Herstellung einer Sicherung
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE19531773A1 (de) Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis
DE102005063258B4 (de) Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement
DE10305365B4 (de) Verfahren und Anordnung zum Kontaktieren von Anschlüssen eines Bipolartransistors
DE4447254C2 (de) Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors
DE102011010362A1 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee