[go: up one dir, main page]

DE102005060930A1 - Speicheranwendungstester mit vertikal montierter Hauptplatine - Google Patents

Speicheranwendungstester mit vertikal montierter Hauptplatine Download PDF

Info

Publication number
DE102005060930A1
DE102005060930A1 DE102005060930A DE102005060930A DE102005060930A1 DE 102005060930 A1 DE102005060930 A1 DE 102005060930A1 DE 102005060930 A DE102005060930 A DE 102005060930A DE 102005060930 A DE102005060930 A DE 102005060930A DE 102005060930 A1 DE102005060930 A1 DE 102005060930A1
Authority
DE
Germany
Prior art keywords
socket
memory
motherboards
test
interface board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005060930A
Other languages
English (en)
Inventor
Jong Koo Suwon Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniTest Inc
Original Assignee
UniTest Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniTest Inc filed Critical UniTest Inc
Publication of DE102005060930A1 publication Critical patent/DE102005060930A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • DTEXTILES; PAPER
    • D05SEWING; EMBROIDERING; TUFTING
    • D05BSEWING
    • D05B43/00Spool-pin assemblies incorporated in sewing machines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • DTEXTILES; PAPER
    • D05SEWING; EMBROIDERING; TUFTING
    • D05BSEWING
    • D05B91/00Tools, implements, or accessories for hand sewing
    • D05B91/14Thread-spool pins
    • DTEXTILES; PAPER
    • D05SEWING; EMBROIDERING; TUFTING
    • D05BSEWING
    • D05B91/00Tools, implements, or accessories for hand sewing
    • D05B91/16Thread-spool receptacles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016Apparatus features
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf einen Speicheranwendungstester zum Testen einer Halbleiter-Speichervorrichtung, welche aufweist: eine Vielzahl von Hauptplatinen mit einem Speichersockel, wobei die Vielzahl von Hauptplatinen senkrecht montiert sind; eine Schnittstellenplatine, die über jeder der Hauptplatinen angeordnet ist, wobei die Schnittstellenplatine einen Testsockel beinhaltet, der darauf angeordnet ist, um die Halbleiter-Speichervorrichtung einzusetzen; sowie einen Hochgeschwindigkeitssteckverbinder, der darunter angeordnet ist und elektrisch mit dem Testsockel verbunden wird; und eine HiFix-Platine, die senkrecht angeordnet ist, um mit jeder der Hauptplatinen parallel zu sein, wobei die HiFix-Platine einen Steckverbinder zum Verbinden mit dem Speichersockel der Hauptplatine beinhaltet; sowie einen Sockel, der elektrisch mit dem Steckverbinder verbunden ist, wobei der Hochgeschwindigkeitssteckverbinder der Schnittstellenplatine in den Sockel eingesetzt wird. DOLLAR A Gemäß der vorliegenden Erfindung wird eine Vielzahl von Hauptplatinen wirksam integriert, so dass ein Speicheranwendungstester mehrerer Speichervorrichtungen gleichzeitig testen kann, und eine Begrenzung der Trace-Länge aufgrund der Integration der Hauptplatinen wird wirksam gelöst.

Description

  • Verwandte Anmeldungen
  • Die vorliegende Offenbarung bezieht sich auf den Hauptgegenstand, der in der koreanischen Prioritätsanmeldung Nr.10-2005-0032726, angemeldet am 20. April 2005, welche hierin durch Bezugnahme vollständig eingeschlossen ist, enthalten ist.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Speicheranwendungstester, und insbesondere auf einen Speicheranwendungstester, in dem die Hauptplatine vertikal montiert ist, um den Testdurchsatz zu steigern.
  • Herkömmlich wird eine automatische Testausrüstung (ATE = Automatic Test Equipment) zum Testen einer Halbleitervorrichtung verwendet, indem ein bestimmtes Signalmuster auf die Halbleitervorrichtung angewendet wird und ein Signal, das von der Halbleitervorrichtung ausgegeben wird, analysiert wird, um einen Mangel der Halbleitervorrichtung festzustellen.
  • Jedoch wird, da die Testausrüstung, wie zum Beispiel das ATE, teuer ist, die preisliche Wettbewerbsfähigkeit aufgrund hoher Testkosten zerstört. Des weiteren ist, da ein solcher Test eher in einer gesonderten Versuchsumgebung durchgeführt wird als in einer Umgebung, in der die Halbleitervorrichtung tatsächlich installiert und verwendet wird, eine Genauigkeit des Tests vermindert, da eine Eigenschaft bezüglich unterschiedlichen Rauschens in der tatsächlichen Umgebung nicht eingebaut ist, was eine ungenaue Feststellung des Mangels zur Folge hat.
  • Um die oben genannten Probleme zu beseitigen, ist der Fall, dass ein Anwendungstest verwendet wird, bei dem die Halbleitervorrichtung tatsächlich in einer elektronischen Vorrichtung in der Umgebung montiert ist, in der die Halbleitervorrichtung tatsächlich installiert und verwendet wird, d. h. eine Anwendungsumgebung, besser. Wenn zum Beispiel ein Test einer DRAM-Vorrichtung, welche in einem PC verwendet wird, durchgeführt wird, wird das DRAM-Modul tatsächlich in eine Hauptplatine des PCs eingesetzt und ein Testprogramm wird entsprechend der tatsächlichen Umgebung ausgeführt, um den Mangel abhängig von einem Durchführungsergebnis festzustellen.
  • Ein Beispiel der Anwendungstest-Ausrüstung, die für den PC verwendet wird, wird in der koreanischen Patentanmeldung Nummer 10-2002-0004428 mit dem Titel "Semiconductor Memory Testing Equipment", angemeldet am 25. Januar 2002 von SiliconTech Incorporated, offenbart. 1 ist eine schematische Darstellung, welche einen herkömmlichen Speicheranwendungstester zum Testen einer Speichervorrichtung, die in eine Einheit eines Moduls gepackt ist, darstellt.
  • Wie in 1 dargestellt, sind gemäß dem herkömmlichen Anwendungstester eine waagerecht montierte Hauptplatine 110 für einen PC, eine Oberfläche, auf der sich eine CPU 120 befindet, eine Speichersteuerung 130 sowie eine Mehrzahl von Speichersockeln 140 nach unten zeigend montiert, um mechanische Störungen zu vermeiden, und ein entgegengesetzter Sockel 150 (eine Art Speichersockel) entsprechend einer der Mehrzahl von Speichersockeln 140 ist umgekehrt mit einer Richtung nach oben zeigend eingesetzt. Eine Schnittstellenplatine 160, auf der das zu testende Speichermodul 200 montiert ist, wird auf der Hauptplatine 110 montiert, und ein Handhaber (nicht dargestellt) lädt das in einen Testsockel 170 einzusetzende Speichermodul. Der Testsockel 170 wird mit dem entgegengesetzten Sockel 150 der Hauptplatine über einen Steckverbinder 180 verbunden, damit ein Signalaustausch zwischen dem Speichermodul 200 und der Speichersteuerung 130 möglich wird.
  • 2 ist ein Diagramm, welches schematisch einen herkömmlichen Speicheranwendungstester zum Testen einer Speichervorrichtung durch eine Einheit einer Komponente darstellt, wobei ein Testsockel 170' konfiguriert ist, um, im Gegensatz zu 1, eine einzelne Komponente, die von dem Handhaber geladen wird, unterzubringen, und die weitere Konfiguration ist gleich zu 1.
  • Wie oben beschrieben wird gemäß dem herkömmlichen Speicheranwendungstester eine einzelne Schnittstellenplatine auf der waagerecht montierten Hauptplatine montiert, so dass die Speichervorrichtung in den Sockel durch eine Einheit eines Moduls oder einer Komponente eingesetzt werden kann. Wenn andererseits eine Vielzahl von Hauptplatinen montiert werden sollte, um einen Testdurchsatz des Anwendungstesters pro Zeiteinheit zu steigern, belegt jede der Hauptplatinen gemäß der waagerechten Anordnungsstruktur übermäßig eine waagerechte Fläche, und eine beachtliche Zeit wird von dem Handhaber benötigt, um die Speichervorrichtung zu laden/auszuwerfen.
  • Um diese Probleme zu lösen, können die waagerecht montierten Hauptplatinen senkrecht gestapelt werden. Jedoch kann eine Trace-Länge zwischen einer Hauptplatine in der Grundschicht und der Schnittstellenplatine über eine erlaubte Grenze steigen, was zu einer Minderung der Zuverlässigkeit des Testergebnisses aufgrund eines Systemmangel führt. Damit der Speicheranwendungstester genau arbeitet, sollten eine Trace-Länge von der Speichersteuerung auf der Hauptplatine über den entgegengesetzten Sockel zu dem Speichersockel der Schnittstellenplatine und eine Signalintegrität erhalten bleiben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist ein Ziel der vorliegenden Erfindung, eine Installationsstruktur vorzusehen, in die eine Vielzahl von Hauptplatinen wirksam integriert werden, so dass ein Speicheranwendungstester mehrere Vorrichtungen gleichzeitig testen kann, und zusätzlich ein Schema vorzusehen, in dem eine Grenze in der Trace-Länge aufgrund der Integration der Hauptplatinen wirksam gelöst wird.
  • Um die oben beschriebenen Ziele der vorliegenden Erfindung zu erreichen, wird ein Speicheranwendungstester zum Testen einer Halbleiter-Speichervorrichtung unter Verwendung von Hauptplatinen vorgesehen, wobei der Tester aufweist: eine Vielzahl von Hauptplatinen mit einem Speichersockel, wobei die Vielzahl von Hauptplatinen senkrecht montiert ist; eine Schnittstellenplatine, die über jeder der Hauptplatinen angeordnet ist, wobei die Schnittstellenplatine einen Testsockel beinhaltet, der darauf angeordnet ist, um die Halbleiter-Speichervorrichtung einzusetzen, sowie einen Hochgeschwindigkeitssteckverbinder, der darunter angeordnet ist und elektrisch mit dem Testsockel verbunden wird; und eine HiFix-Platine, die senkrecht angeordnet ist, um mit jeder der Hauptplatinen parallel zu sein, wobei die HiFix-Platine einen Steckverbinder zum Verbinden mit dem Speichersockel der Hauptplatine beinhaltet sowie einen Sockel, der elektrisch mit dem Steckverbinder verbunden ist, wobei der Hochgeschwindigkeitssteckverbinder der Schnittstellenplatine in den Sockel eingesetzt wird.
  • Es wird bevorzugt, dass die HiFix-Platine einen Repeater aufweist, um einen Signalweg in der Mitte zwischen der Halbleiter-Speichervorrichtung und der Hauptplatine abzuschließen und um ein Signal dazwischen zu puffern und weiterzuleiten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGSFIGUREN
  • 1 ist ein Diagramm, welches schematisch einen herkömmlichen Speicheranwendungstester zum Testen einer Speichervorrichtung, die durch eine Einheit eines Moduls gepackt ist, darstellt.
  • 2 ist ein Diagramm, welches schematisch einen herkömmlichen Speicheranwendungstester zum Testen einer Speichervorrichtung durch eine Einheit einer Komponente darstellt.
  • 3 ist ein Diagramm, welches schematisch eine Konfiguration eines Speicheranwendungstesters zum Testen einer Speichervorrichtung, die durch eine Einheit eines Moduls gepackt ist, gemäß einer bevorzugten Ausführungsform der Erfindung darstellt.
  • 4 ist ein Diagramm, welches schematisch eine Konfiguration eines Speicheranwendungstesters zum Testen einer Speichervorrichtung, die durch eine Einheit einer Komponente gepackt ist, gemäß einer bevorzugten Ausführungsform der Erfindung darstellt.
  • 5 ist ein Diagramm, welches beispielhaft einen Repeater aus 3 und 4 unter Verwendung einer FB-DIMM-Architektur darstellt.
  • 6 ist ein Diagramm, welches beispielhaft einen Repeater-Kreis gemäß einer bevorzugten Ausführungsform der Erfindung darstellt.
  • 7 ist ein Blockdiagramm, welches ein seriell verbundenes FB-DIMM-Modul unter Verwendung einer Punkt-zu-Punkt-Verbindungsfunktion darstellt.
  • 8 ist ein Diagramm, welches eine Anordnungsstruktur eines Anwendungstesters zum Testen einer Vielzahl von FB-DIMM-Modulen unter Verwendung einer einzelnen Hauptplatine darstellt.
  • 9 ist ein Diagramm, welches eine Anordnungsstruktur eines Anwendungstesters mit einer Vielzahl von senkrecht montierten Hauptplatinen darstellt.
  • GENAUE BESCHREIBUNG DER ERFINDUNG
  • Ausführungsformen gemäß der vorliegenden Erfindung werden nachfolgend genauer unter Bezugnahme auf die beigefügten Zeichnungsfiguren beschrieben.
  • 3 und 4 sind Diagramme, welche schematisch eine Konfiguration eines Speicheranwendungstesters zum Testen einer Speichervorrichtung, die durch eine Einheit eines Moduls und einer Komponente gepackt ist, jeweils gemäß einer bevorzugten Ausführungsform der Erfindung darstellen.
  • Unter Bezugnahme auf 3 weist der Speicheranwendungstester zum Testen der Speichervorrichtung, die durch die Einheit des Moduls gepackt ist, eine senkrecht montierte Hauptplatine 110 auf, wobei ein unterer Bereich und Seitenbereiche innerhalb des Testers befestigt werden können. Ein Chipsatz, wie beispielsweise eine CPU 120, und eine Speichersteuerung 130, eine Vielzahl von Speichersockeln 140 werden auf einer ersten Oberfläche der Hauptplatine 110 montiert. Ein entgegengesetzter Sockel 150 entsprechend einer der Vielzahl von Speichersockeln 140 wird auf einer zweiten Oberfläche der Hauptplatine 110 gegenüber der ersten Oberfläche angeordnet. Der Grund dafür, dass der entgegengesetzte Sockel auf der zweiten Oberfläche gegenüber der ersten Oberfläche, wo der Chipsatz montiert ist, angeordnet ist, besteht darin, eine Verbindung einer Schnittstellenplatine mechanisch zu vereinfachen, und ein Sockel kann auf der ersten Oberfläche, auf welcher der Chipsatz montiert ist, bei Bedarf montiert werden.
  • Die Schnittstellenplatine 160 ist auf der Hauptplatine 110 angeordnet. Die Schnittstellenplatine 160 beinhaltet einen Testsockel 170, der auf einem oberen Bereich derselben angeordnet ist, um ein Speichermodul 200 einzusetzen, sowie einen Hochgeschwindigkeitssteckverbinder 180, der auf einem unteren Bereich derselben angeordnet ist, wobei der Hochgeschwindigkeitssteckverbinder 180 elektrisch mit dem Testsockel 170 über eine Streifenleitung (nicht dargestellt) der Schnittstellenplatine 160 verbunden ist. Der Hochgeschwindigkeitssteckverbinder bezieht sich auf einen so genannten geeigneten Steckverbinder, der im Allgemeinen für einen solchen Speicher verwendet wird, welcher eine Betriebsgeschwindigkeit von 400/533/800 MHz aufweist. Jedoch ist der Hochgeschwindigkeitssteckverbinder nicht darauf begrenzt, mit dem Speicher mit einer Betriebsgeschwindigkeit von 400/533/800 MHz verwendet zu werden. Der Hochgeschwindigkeitssteckverbinder kann ein üblicher Steckverbinder sein, welcher mit Speichern oder Vorrichtungen mit anderen Betriebsgeschwindigkeiten verwendet wird.
  • Eine HiFix-Platine 310 dient zum Bereitstellen eines Signalwegs zwischen der Hauptplatine 110 und der Schnittstellenplatine 160. Die HiFix-Platine 310 ist senkrecht angeordnet, damit diese parallel zu der Hauptplatine ist. Die HiFix-Platine 310 beinhaltet einen Steckverbinder 320, der auf einem unteren Bereich derselben angeordnet ist, um den entgegengesetzten Sockel 150 der Hauptplatine und einen Sockel der rechteckigen Art 330, die auf einem oberen Bereich derselben angeordnet ist, zu verbinden, wobei eine Einsetzfläche des Steckverbinders 330 nach oben zeigt, so dass der Hochgeschwindigkeitssteckverbinder 180 senkrecht eingesetzt werden kann.
  • Die HiFix-Platine 310 weist einen Repeater 340 auf, um einen Signalweg in der Mitte zwischen dem Steckverbinder 320 und der mit dem Sockel 330 verbundenen Streifenleitung (nicht dargestellt) abzuschließen, und ebenfalls um ein Signal zwischen der Hauptplatine 110 und einem Speichermodul 200 zu puffern und weiterzugeben. Eine genauere Beschreibung des Repeaters 340 wird unter Bezugnahme auf 5 und 6 gegeben.
  • Unter Bezugnahme auf 4 dient der Speicheranwendungstester aus 4 zum Testen der Speichervorrichtung, die durch die Einheit der Komponente gepackt ist. Dementsprechend wird der Testsockel 170 zum Einsetzen des Moduls aus 3 durch einen Testsockel 170' zum Einsetzen der Komponente ersetzt, und eine Vielzahl von Testsockeln 170' können entsprechend der Anzahl von Speichervorrichtungen, die in einem einzelnen Speichermodul gepackt sind, montiert werden.
  • Während andererseits eine Hauptplatine und Komponenten, die mit dieser verbunden sind, in 3 und 4 dargestellt sind, wird darauf hingewiesen, dass eine Vielzahl dieser senkrecht montierten Hauptplatinen in einer waagerechten Richtung für eine Erweiterung, wie in 9 dargestellt, angeordnet werden kann. Wenn die Vielzahl der Hauptplatinen senkrecht angeordnet ist, um den Tester zu konfigurieren, kann jede der Hauptplatinen mit einem einzelnen Testerserver über LAN (Ethernet) oder eine Kommunikationsleitung wie beispielsweise RS-232C verbunden werden, und durch diese Konfiguration kann der Testerserver ein Testergebnis von jeder der Hauptplatinen sammeln oder automatisch ein Kommando, das für einen Test erforderlich ist, an jede der Hauptplatinen übermitteln. Zusätzlich kann der gesamte Testvorgang über eine Kommunikation zwischen dem Testserver und einem Handhaber automatisiert werden.
  • 5 ist ein Diagramm, welches beispielhaft einen Repeater aus 3 und 4 unter Verwendung einer- FB-DIMM- (Fully Buffered DIMM) Architektur, angeboten von Intel Corporation, beispeilhaft darstellt, wobei ein verwendetes Speichermodul ein FB-DIMM-Modul ist.
  • Wie dargestellt verwendet der Repeater 340 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung eine AMB- (Advanced Memory Buffer) Vorrichtung, die in der FB-DIMM-Architektur definierk ist, und kann einen Signalweg zwischen der Speichersteuerung 130 und einem FB-DIMM-Modul 200' abschließen, und kann sowohl mit der Speichersteuerung 130 als auch dem FB-DIMM-Modul 200' innerhalb eines 12-Zoll-Bereichs verbunden werden.
  • Wie dargestellt ist die AMB-Vorrichtung auf dem FB-DIMM-Modul 200' montiert, um nicht nur einen Signalaustausch wie beispielsweise ein Datum, einen Takt und einen C/A zwischen der Speichersteuerung 130 und jeder Speichervorrichtung eines Moduls zu übermitteln, sondern auch die Punkt-zu-Punkt-Verbindungsfunktion bereit zu stellen, wobei eine Vielzahl der FB-DIMM-Module, wie in 7 dargestellt, verkettet werden können. Die Vielzahl der Module können unter Verwendung einer einzelnen Hauptplatine, wie in 8 dargestellt, getestet werden, wenn die Punkt-zu-Punkt-Verbindungsfunktion verwendet wird.
  • Für die Punkt-zu-Punkt-Verbindungsfunktion beinhaltet die AMB-Vorrichtung eine Durchlasslogik zum Übermitteln eines Speichersignals zu anderen Modulen. Gemäß der bevorzugten Ausführungsform der Erfindung wird ein Speichersignalweg der HiFix-Platine 310, welche aus der Streifenleitung besteht, in der Mitte abgeschlossen und die AMB-Vorrichtung oder ein Bereich derselben ist mit einem Anschluss verbunden, so dass eine Trace-Länge zwischen der Speichersteuerung 130 und dem FB-DIMM-Speichermodul verdoppelt werden kann. Als Ergebnis, im Gegensatz zum Stand der Technik, kann eine Begrenzung aufgrund der Trace-Länge ausgelöscht werden, selbst dann, wenn die HiFix-Platine hinzugefügt wird.
  • Wenn andererseits das FB-DIMM-Modul verwendet wird, sollten die Speichersteuerung der Hauptplatine und der Testsockel 170 aus 3 eine FB-DIMM-Schnittstelle unterstützen. Zusätzlich kann, im Fall des FB-DIMM-Moduls, der Speicherkomponenten-Tester aus 4 für einen Test der AMB-Komponente verwendet werden basierend auf dem Konzept, dass ein Signalaustausch zwischen der Speichersteuerung und der AMB-Vorrichtung aufgebaut wird. Das heißt, dass, wenn die AMB-Vorrichtung von vielen Logik-Vorrichtungsherstellern bereit gestellt wird, es erforderlich ist, die AMB-Vorrichtung vor einer Anordnung der AMB-Vorrichtung in dem Speichermodul zu testen. Für einen solchen Fall kann die AMB-Vorrichtung in dem Testsockel aus 4 installiert und getestet werden.
  • 6 ist ein Diagramm, in welchem beispielhaft ein Repeater-Kreis gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung dargestellt wird, wobei jede Speichersignalleitung, die aus einem differentiellen Paar besteht, dargestellt ist, was ebenfalls zum Beispiel durch die AMB-Vorrichtung verkörpert sein kann.
  • Wie dargestellt, weist der Repeater einen Puffer auf, um jedes Speichersignal zu puffern, das von einer Seite der Speichersteuerung oder des Speichermoduls eingegeben wird, um zu der anderen Seite ausgegeben zu werden, sowie die Anschlusswiderstände R1, R2, R2, und R22, die jeweils mit einem Eingabe- und einem Ausgabeanschluss des Puffers verbunden sind. Da die Eingabe- und die Ausgabeanschlüsse einen getrennten Signalweg auf der Basis des Puffers des Repeaters bilden, um Impedanz zu erreichen, kann der Abstand zwischen der Speichersteuerung und dem Speichermodul wie oben beschrieben verdoppelt werden.
  • Andererseits wird gemäß der Ausführungsform ein gesonderter entgegengesetzter Sockel umgekehrt eingesetzt. Jedoch kann der auf der Hauptplatine montierte Speichersockel so wie er ist verwendet werden, um die HiFix-Platine zu verbinden. Zusätzlich sind der Sockel und der Steckverbinder beispielhaft als Verbindungsmittel zwischen der Hauptplatine, der HiFix-Platine und Schnittstellenplatine dargestellt, wobei der Sockel und der Steckverbinder mit äquivalenten Verbindungsmitteln ersetzt werden können.
  • Zusätzlich kann, während die Ausführungsform beispielhaft einen Fall darstellt, wo der entgegengesetzte Sockel für eine der Vielzahl von Speichersockeln umgekehrt eingesetzt wird, um die HiFix-Platine und Schnittstellenplatine zu verbinden, der entgegengesetzte Sockel für jeden Speichersockel eingesetzt werden, um den Signalweg sowohl für das HiFix-Platine als auch die Schnittstellenplatine zu bilden. In diesem Fall kann eine Vielzahl von Repeatern entsprechend jedem Signalweg oder ein einzelner Repeater verwendet werden, welcher eine Vielzahl von Eingabe-/Ausgabekanälen unterstützt.
  • Obwohl die vorliegende Erfindung insbesondere unter Bezugnahme auf die bevorzugte Ausführungsform derselben dargestellt und beschrieben wurde, wird dem Durchschnittsfachmann offensichtlich sein, dass unterschiedliche Änderungen in Form und Details daran durchgeführt werden können, ohne von dem Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen.
  • Wie oben beschrieben, können gemäß der vorliegenden Erfindung, da die Vielzahl von Hauptplatinen senkrecht montiert ist, mehr Hauptplatinen in einem begrenzten Raum integriert werden, so dass der Speicheranwendungstester mehrere Speichervorrichtungen gleichzeitig testen kann. Zusätzlich kann, da ein Raum zwischen den Schnittstellenplatinen aufgrund einer verbesserten Integrationsdichte gemindert wird, die Vielzahl von Speichermodulen oder – komponenten entsprechend der Vielzahl an Hauptplatinen gleichzeitig unter Verwendung des Handhabers geladen/entnommen werden, und eine Vorlaufzeit aufgrund einer Änderung von Speichermodulen wird merklich reduziert.
  • Des weiteren wird durch Verwendung des Repeaters in der HiFix-Platine, die entsprechend der senkrechten Montage der Hauptplatine hinzugefügt wurde, der Signalweg zwischen der Speichersteuerung und dem Speichermodul zweigeteilt. Als Ergebnis wird die Trace-Länge zwischen der Speichersteuerung und dem Speichermodul beinahe verdoppelt, und eine Minderung der Zuverlässigkeit aufgrund des Hinzufügens der HiFix-Platine wird vermieden.

Claims (8)

  1. Speicheranwendungstester zum Testen einer Halbleiter-Speichervorrichtung unter Verwendung von Hauptplatinen, wobei der Tester aufweist: eine Vielzahl von Hauptplatinen mit einem Speichersockel, wobei die Vielzahl von Hauptplatinen senkrecht montiert ist; eine Schnittstellenplatine, die über jeder der Hauptplatinen angeordnet ist, wobei die Schnittstellenplatine einen Testsockel beinhaltet, der darauf angeordnet ist, um die Halbleiter-Speichervorrichtung einzusetzen, sowie einen Hochgeschwindigkeitssteckverbinder, der darunter angeordnet ist und elektrisch mit dem Testsockel verbunden wird; und eine HiFix-Platine, die senkrecht angeordnet ist, um mit jeder der Hauptplatinen parallel zu sein, wobei die HiFix-Platine einen Steckverbinder zum Verbinden mit dem Speichersockel der Hauptplatine beinhaltet sowie einen Sockel, der elektrisch mit dem Steckverbinder verbunden ist, wobei der Hochgeschwindigkeitssteckverbinder der Schnittstellenplatine in den Sockel eingesetzt wird.
  2. Tester gemäß Anspruch 1, wobei die HiFix-Platine einen Repeater aufweist, um einen Signalweg in der Mitte zwischen der Halbleiter-Speichervorrichtung und der Hauptplatine anzuschließen und um ein Signal dazwischen zu puffern und weiterzugeben.
  3. Tester gemäß einem der Ansprüche 1 und 2, wobei der Speichersockel der Hauptplatine einen entgegengesetzten Sockel aufweist, der auf einer Oberfläche gegenüber einer Oberfläche, wo ein Hauptplatinen-Chipsatz montiert ist, angeordnet ist.
  4. Tester gemäß einem der Ansprüche 1 und 2, wobei der Testsockel der Schnittstellenplatine einen Komponentensockel aufweist, welcher eine darin durch eine Einheit einer Komponente eingesetzte Halbleiter-Speichervorrichtung aufweist.
  5. Tester gemäß Anspruch 4, wobei der Testsockel der Schnittstellenplatine auf sich einen Sockel aufweist, der für die Montage mit einer AMB-Vorrichtung geeignet ist.
  6. Tester gemäß einem der Ansprüche 1 und 2, wobei der Testsockel der Schnittstellenplatine einen Modulsockel zum Einsetzen eines Speichermoduls, welches aus gepackten Halbleiter-Speichervorrichtungen besteht, aufweist.
  7. Tester gemäß Anspruch 6, wobei der Testsockel der Schnittstellenplatine einen Sockel aufweist, welcher eine FB-DIMM-Schnittstelle unterstützt.
  8. Tester gemäß Anspruch 7, wobei die Schnittstellenplatine eine Vielzahl an elektrisch miteinander verbundenen Testsockeln aufweist.
DE102005060930A 2005-04-20 2005-12-20 Speicheranwendungstester mit vertikal montierter Hauptplatine Withdrawn DE102005060930A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0032726 2005-04-20
KR1020050032726A KR100549425B1 (ko) 2005-04-20 2005-04-20 마더보드가 수직 설치된 메모리 실장 테스터

Publications (1)

Publication Number Publication Date
DE102005060930A1 true DE102005060930A1 (de) 2006-11-16

Family

ID=37178644

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005060930A Withdrawn DE102005060930A1 (de) 2005-04-20 2005-12-20 Speicheranwendungstester mit vertikal montierter Hauptplatine

Country Status (5)

Country Link
US (1) US7327151B2 (de)
JP (1) JP4249175B2 (de)
KR (1) KR100549425B1 (de)
DE (1) DE102005060930A1 (de)
TW (1) TWI274351B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023134156A1 (de) * 2023-09-21 2025-03-27 Intelligent Memory Limited Multiplatten-hauptplatinen-tester

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7509532B2 (en) * 2000-09-13 2009-03-24 Kingston Technology Corp. Robotic memory-module tester using adapter cards for vertically mounting PC motherboards
KR20080006749A (ko) 2006-07-13 2008-01-17 삼성전자주식회사 메모리 모듈 실장 테스트 시스템
US20080235542A1 (en) * 2007-03-22 2008-09-25 Duncan Gurley Electronic testing device for memory devices and related methods
KR101033962B1 (ko) 2009-01-08 2011-05-11 주식회사 아이티엔티 반도체 디바이스 테스트 시스템
US7884631B2 (en) * 2009-02-25 2011-02-08 Kingston Technology Corp. Parking structure memory-module tester that moves test motherboards along a highway for remote loading/unloading
KR101534163B1 (ko) * 2009-04-01 2015-07-06 삼성전자주식회사 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템
US8199515B2 (en) * 2009-12-22 2012-06-12 International Business Machines Corporation DIMM riser card with an angled DIMM socket and a straddled mount DIMM socket
TWI477962B (zh) * 2010-12-17 2015-03-21 Hon Hai Prec Ind Co Ltd 主機板介面測試裝置
US9183071B1 (en) * 2013-12-02 2015-11-10 Leidos, Inc. System and method for automated hardware compatibility testing
US9665505B2 (en) * 2014-11-14 2017-05-30 Cavium, Inc. Managing buffered communication between sockets
CN105489250A (zh) * 2015-12-30 2016-04-13 苏州恒成芯兴电子技术有限公司 一种基于小型闪存的测试装置及方法
US11546992B2 (en) * 2017-08-07 2023-01-03 Sanmina Corporation Modular motherboard for a computer system and method thereof
KR102736430B1 (ko) 2023-01-20 2024-12-02 주식회사 이노웰 메모리 모듈 검사 방법 및 이를 적용하는 시스템
KR20250081473A (ko) 2023-11-29 2025-06-05 티비테크놀러지 주식회사 메모리 모듈 검사 방법 및 이를 적용하는 시스템
US20250244360A1 (en) * 2024-01-26 2025-07-31 Nanya Technology Corporation Testing equipment and adapter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705932A (en) * 1995-10-10 1998-01-06 Xilinx, Inc. System for expanding space provided by test computer to test multiple integrated circuits simultaneously
US5704489A (en) * 1996-02-14 1998-01-06 Smith; Paul E. SIMM/DIMM board handler
US5986447A (en) * 1997-05-23 1999-11-16 Credence Systems Corporation Test head structure for integrated circuit tester
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6415397B1 (en) * 1998-04-08 2002-07-02 Kingston Technology Company Automated multi-PC-motherboard memory-module test system with robotic handler and in-transit visual inspection
KR100385399B1 (ko) * 2000-04-19 2003-05-23 삼성전자주식회사 반도체 소자 검사용 기판과 그 기판을 포함하는 반도체소자 검사 장치
KR20000049745A (ko) 2000-04-27 2000-08-05 우상엽 반도체 메모리 테스트 장치
US6742144B2 (en) * 2000-09-13 2004-05-25 Kingston Technology Co. Local heating of memory modules tested on a multi-motherboard tester
US7509532B2 (en) * 2000-09-13 2009-03-24 Kingston Technology Corp. Robotic memory-module tester using adapter cards for vertically mounting PC motherboards
TW561263B (en) 2001-03-10 2003-11-11 Samsung Electronics Co Ltd Parallel test board used in testing semiconductor memory devices
DE10137345B4 (de) * 2001-07-31 2004-07-08 Infineon Technologies Ag Schaltungsvorrichtung zur Prüfung zumindest eines von einer integrierten Schaltung ausgegebenen Prüfsignals, eine Anordnung eines Testsystems für integierte Schaltungen, eine Verwendung der Anordnung sowie ein Verfahren zur Prüfung zumindest eines Prüfsignals
DE10319516A1 (de) * 2003-04-30 2004-12-09 Infineon Technologies Ag Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen
US7177211B2 (en) * 2003-11-13 2007-02-13 Intel Corporation Memory channel test fixture and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023134156A1 (de) * 2023-09-21 2025-03-27 Intelligent Memory Limited Multiplatten-hauptplatinen-tester

Also Published As

Publication number Publication date
US20060242468A1 (en) 2006-10-26
JP4249175B2 (ja) 2009-04-02
TWI274351B (en) 2007-02-21
KR100549425B1 (ko) 2006-02-06
JP2006300922A (ja) 2006-11-02
TW200638428A (en) 2006-11-01
US7327151B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
DE102005060930A1 (de) Speicheranwendungstester mit vertikal montierter Hauptplatine
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE3709032C2 (de)
DE10060438B4 (de) Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
DE112004002981T5 (de) Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente
DE10210902A1 (de) Paralleltestplatine und zugehöriges Speichermodultestverfahren
DE10330593B4 (de) Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
DE102006051514B4 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE102005060081A1 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE112007001936B4 (de) Erweitertes Gehäusesubstrat und Verfahren zum Koppeln eines Substrates eines IC- Gehäuses mit einem Sockel
DE69731713T2 (de) Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls
DE10208757B4 (de) Verfahren und Magazinvorrichtung zur Prüfung von Halbleitereinrichtungen
DE102004022347B4 (de) Speichersystem mit Motherboard und zugehöriges Montageverfahren
DE10319516A1 (de) Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102005051497B3 (de) Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
DE102022203866A1 (de) Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems
DE3839539A1 (de) Multikompatible halteeinrichtung fuer zu pruefende leiterplatten bzw. flachbaugruppen, und fuer kontaktstift-traegerplatten und niederhalteplatten zur verwendung in pruefgeraeten
DE10323413B4 (de) Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen
DE2848621C2 (de) Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung
DE102004042074A1 (de) Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens
DE10129625A1 (de) Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten
EP1130408A2 (de) Verfahren und Vorrichtung zur Anpassung/Abstimmung von Signallaufzeiten auf Leitungssystemen oder Netzen zwischen integrierten Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: DF-MP, 80333 MUENCHEN

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee