[go: up one dir, main page]

DE102005041174A1 - Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses - Google Patents

Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses Download PDF

Info

Publication number
DE102005041174A1
DE102005041174A1 DE102005041174A DE102005041174A DE102005041174A1 DE 102005041174 A1 DE102005041174 A1 DE 102005041174A1 DE 102005041174 A DE102005041174 A DE 102005041174A DE 102005041174 A DE102005041174 A DE 102005041174A DE 102005041174 A1 DE102005041174 A1 DE 102005041174A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor chip
conductive layer
semiconductor device
planar conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005041174A
Other languages
English (en)
Inventor
Ralf Otremba
Henrik Dr. Ewe
Josef Hoeglauer
Erwin Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005041174A priority Critical patent/DE102005041174A1/de
Priority to US11/468,112 priority patent/US7821128B2/en
Publication of DE102005041174A1 publication Critical patent/DE102005041174A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H10W90/00
    • H10W70/614
    • H10W40/778
    • H10W70/093
    • H10W70/60
    • H10W72/536
    • H10W72/5363
    • H10W72/884
    • H10W72/90
    • H10W72/9415
    • H10W74/00
    • H10W74/127
    • H10W90/722
    • H10W90/724
    • H10W90/732
    • H10W90/736

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Leistungshalbleiterbauteil (1) mit einem Halbleiterchipstapel (4) und Leitungen (5) innerhalb eines Gehäuses (6). Die Leitungen verbinden elektrisch großflächige Kontaktbereiche (7) von Leistungshalbleiterbauteilkomponenten (8) innerhalb des Gehäuses (6) untereinander. Dabei weist mindestens eine der Leitungen (5) eine großflächige planare Leitschicht (9) auf. Diese planare Leitschicht (9) verbindet die großflächigen Kontaktbereiche (7) elektrisch untereinander.

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauteil mit einem Halbleiterchipstapel innerhalb eines Gehäuses und mit Leitungen, welche großflächige Kontaktbereiche von Leistungshalbleiterbauteilkomponenten innerhalb des Gehäuses untereinander elektrisch verbinden. Insbesondere betrifft die Erfindung ein Leistungshalbleiterbauteil mit Leistungsfeldeffekttransistoren in Brücken-, Parallel- oder Serienschaltung, wobei das Leistungshalbleiterbauteil einen Basisleistungshalbleiterchip mit großflächigen Außenelektroden auf Ober- und Rückseite aufweist, und mindestens einen gestapelten Halbleiterchip, als Leistungshalbleiterchip, als Steuerchip und/oder als Logikchip trägt, der mit mindestens einer großflächigen Elektrode auf einer entsprechend großen Außenelektrode der Oberseite des Basisleistungshalbleiterchips oberflächenmontiert ist.
  • Aus der Druckschrift DE 196 35 582 C1 ist ein Leistungshalbleiterbauelement für Brückenschaltung mit sogenannten High-Side-Schaltern bzw. Low-Side-Schaltern bekannt, das einen ersten Basisleistungshalbleiterchip aufweist, der einen vertikalen ersten Transistor enthält. Ein weiterer zweiter Leistungshalbleiterchip mit einem zweiten vertikalen Transistor ist auf dem ersten Basisleistungshalbleiterchip montiert, so dass die Leitungsstrecken der beiden Transistoren über die oberflächenmontierten großflächigen Kontakte in Serie geschaltet sind. Eine derartige Anordnung lässt sich, wie es die 6 und 7 zeigen, in einfacher Weise zu einer Vollbrücke erweitern.
  • 6 zeigt die aus dem Stand der Technik bekannte Brückenschaltung 616 von Leistungshalbleiterchips, wobei der Basisleistungshalbleiterchip 61 auf einer sogenannten Kühlfläche 66 montiert ist, und zwei sourceseitig voneinander isolierte Halbleiterschalter H1 und H2 enthält. Die beiden Drainanschlüsse der Halbleiterschalter H1 und H2 bilden die Rückseite des Basisleistungshalbleiterchips 61, die auf der Kühlfläche 66 montiert ist. Auf den auf der Oberseite des Basisleistungshalbleiterchips 61 befindlichen Sourceflächen der beiden Transistoren H1 und H2 sind dann zwei weitere Leistungshalbleiterchips 62 und 63 gestapelt.
  • Diese gestapelten Leistungshalbleiterchips 62 und 63 weisen jeweils weitere Leistungstransistoren L1 und L2 auf. Dazu sind die Drainbereiche der Transistoren L1 und L2 auf den jeweiligen Sourcebereich der Leistungstransistoren H1 und H2 montiert und bilden die Knotenpunkte 64 und 65, die über die jeweiligen Außenanschlüsse 610 und 614 anschließbar sind. Die jeweiligen Sourcebereiche der Leistungstransistoren L1 und L2 sind über die Außenanschlüsse 67 und 68 ebenfalls durch Bondung kontaktierbar. Die Außenanschlüsse 69, 611, 613 und 615 dienen der Ansteuerung der jeweiligen Transistoren H1, H2, L1 und L2 der Vollbrücke 616.
  • Eine Realisierung der Brückenschaltung 616 zeigt die 7, bei der die Brückenschaltung 616 in einem oberflächenmontierbaren Gehäuse 720 mit externen Anschlüssen 722 angeordnet ist. Dabei sind die beiden an der Oberfläche des Basisleistungshalbleiterbauteils 61 befindlichen Sourceflächen der Transistoren H1 und H2 größer, als die auf ihnen montierten zweiten und dritten gestapelten Leistungshalbleiterchips 62 und 63. Dadurch kann die Kontaktierung durch die Kontaktie rungsflächen an den Knoten 64 und 65 auf einfache Weise mittels Bonddrähten 724 und 726 mit den Außenanschlüssen 722 erfolgen. Auch die Sourceflächen der Halbleiterchips 62 und 63 werden ebenfalls von oben durch Bonddrähte 723 und 725 mit jeweiligen von außen zugänglichen Anschlüssen 722 verbunden.
  • Bei dieser Anordnung ist es von Nachteil, dass die Low-Side-Schalter L1 und L2, die in den Leistungshalbleiterchips 62 und 63 enthalten sind, in ihren Drainanschlussgrundflächen auf die Größe der jeweiligen Sourcekontaktierflächen der High-Side-Schalter H1 und H2 auf dem Basisleistungshalbleiterchip 61 angewiesen sind. Somit lässt der Basisleistungshalbleiterchip 61 auf seinen großflächigen Außenkontakten keine großen Variationsmöglichkeiten zu, da die zu stapelnden Leistungshalbleiterchips in jedem Fall im Stand der Technik über die jeweiligen vorhandenen großflächigen Außenkontakte oberflächenmontiert werden. Auch die zulässige Stromaufnahme der Brückenschaltungszweige ist durch die begrenzte Größe der gestapelten Leistungshalbleiterbauelemente 62 und 63 deutlich eingeschränkt.
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und ein Leistungshalbleiterbauteil mit einem Stapel aus Leistungshalbleiterchips anzugeben, bei dem die Konstruktion und der Typ der gestapelten Halbleiterchips nicht von der flächigen Erstreckung einer Sourceelektrode oder einer Emitterelektrode eines Leistungshalbleiterchips abhängig ist, so dass sowohl der Typ des gestapelten Halbleiterchips als auch die Anordnung und Größe der gestapelten Halbleiterchips variiert werden kann.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauteil mit einem Halbleiterchipstapel und mit Leitungen innerhalb eines Gehäuses, welche großflächige Kontaktbereiche von Leistungshalbleiterbauteilkomponenten innerhalb des Gehäuses untereinander elektrisch verbinden, geschaffen. Dazu weist mindestens eine der Leitungen eine großflächige planare Leitschicht auf, welche die großflächigen Kontaktbereiche untereinander elektrisch verbindet.
  • Ein derartiges Leistungshalbleiterbauteil hat den Vorteil, dass nicht nur Leistungsfeldeffekttransistoren in Brücken-, Parallel- oder Serienschaltung stapelbar sind, sondern dass auf der großflächigen planaren Leitschicht unterschiedliche Halbleiterchips gestapelt werden können, die unterschiedliche Funktionen, wie Steuerfunktionen oder Logikfunktionen oder Funktionen von Halbbrücken und Brückenzweigen übernehmen. Diese Leitschicht ersetzt auch die sonst üblichen Bonddrähte oder Bondbänder, welche bisher Abstände mittels eines Bondbogens überwinden, wie es die anliegende 7 entsprechend der oben zitierten Druckschrift offenbart.
  • In einer bevorzugten Ausführungsform der Erfindung überbrückt die Leitschicht großflächig Abstände zwischen den Komponenten auf einer planaren isolierenden Trägerschicht. Eine derartige Leitschicht mit planarer isolierender Trägerschicht hat den Vorteil, dass große Abstände überbrückt werden können, die sich zwischen den einzelnen Leistungshalbleiterbauteilkomponenten ergeben, und zwischen denen elektrische Verbindungen herzustellen sind.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Halbleiterchipstapel in dem Leistungshalbleiterbauteil einen Halbleiterchip auf, der mit seiner Rückseite auf der planaren Leitschicht angeordnet ist. Damit liegt der Halbleiterchip mit seiner Rückseite auf gleichem Potential wie die Leitschicht, sofern eine elektrisch leitfähige, stoffschlüssige Verbindung zwischen der Rückseite des Halbleiterchips und der Leitschicht vorliegt. Ein derartiger Halbleiterchip kann auch mit seiner Rückseite isoliert auf die planare Leitschicht aufgebracht werden, so dass die planare Leitschicht lediglich als Träger des gestapelten Halbleiterchips dient. In diesem Fall besteht die stoffschlüssige Verbindung aus einem isolierenden Klebstoff. Im Prinzip können auf der planaren Leitschicht beliebig viele Halbleiterchips mit unterschiedlichen Funktionen aufgebracht werden, da die planare Leitschicht nicht allein auf die flächige Erstreckung der Oberseite des Basisleistungshalbleiterchips begrenzt ist.
  • In einer weiteren Ausführungsform der Erfindung ist die planare Leitschicht im Bereich des gestapelten Halbleiterchips strukturiert, wobei die Struktur der planaren Leitschicht einer Flip-Chip Anordnung des gestapelten Halbleiterchips angepasst ist. Im Prinzip wird damit die planare Leitschicht zu einem Verdrahtungsmuster, auf dem Halbleiterchips, die Flip-chip-Kontakte aufweisen, gestapelt sind.
  • Weiterhin ist es vorgesehen, dass der Halbleiterchipstapel als Basishalbleiterchip einen Leistungshalbeiterchip aufweist, der auf seiner Oberseite und auf seiner Rückseite großflächige Elektroden besitzt. Diese großflächigen Elektroden können im Fall eines Feldeffektleistungsbauteils eine Sourceelektrode und eine Drainelektrode sein, und im Fall eines bipolaren Leistungstransistors eine Emitterelektrode und eine Kollektorelektrode aufweisen.
  • In einer weiteren Ausführungsform der Erfindung ist die Rückseitenelektrode des Leistungshalbeiterchips auf einem großflächigen oberflächenmontierbaren Außenkontakt des Leistungshalbleiterbauteils angeordnet. Ein derartiger großflächiger und oberflächenmontierbarer Außenkontakt hat den Vorteil, dass über einen derartigen Außenkontakt die Verlustwärme des Leistungshalbleiterchipstapels abgeführt werden kann. Ferner hat es den Vorteil, dass eine Kühlfläche oder eine Wärmesenke von außen auf dem Außenkontakt montiert werden kann, um eine größere Verlustwärme abführen zu können.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Oberseite des Basisleistungshalbleiterchips eine großflächige zweite Elektrode auf, die stoffschlüssig mit der planaren Leitschicht verbunden ist. Damit ist der Vorteil verbunden, dass nun die Leitschicht eine Potentialfläche bildet, die bei stoffschlüssiger elektrischer Verbindung mit der zweiten Elektrode des Basisleistungshalbleiterchips, dieses Potential für den gestapelten Halbleiterchip bereithält.
  • In einer weiteren Ausführungsform der Erfindung überbrückt die großflächige planare Leitschicht Abstände zwischen einer Flachleiterchipinsel und Außenrandkontakten auf einer Randseite des Leistungshalbleiterbauteils. Dieses hat den Vorteil, dass das Potential der zweiten Elektrode des Basisleistungshalbleiterchips über die Leitschicht auf eine Mehrzahl von Außenrandkontakten gelegt werden kann, ohne dass Bonddrahtverbindungen oder Bondbandverbindungen erforderlich sind. Dazu kann die Leitschicht von einer isolierenden planaren Isolationsschicht gestützt werden.
  • Weiterhin ist es vorgesehen, dass die großflächige planare Leitschicht der Randkontur eines Basisleistungshalbleiterchips des Halbleiterchipstapels angepasst ist. Dabei kann auch die Randkontur durch eine isolierende Stützschicht, die zwischen Randkontur und angepasster Leitschicht angeordnet ist, dafür sorgen, dass Strukturen des Basisleistungshalbleiterchips nicht durch die Leitschicht kurzgeschlossen werden.
  • Weiterhin ist es vorgesehen, dass der gestapelte Halbleiterchip ein Logik- oder Steuerchip ist. Damit ist der Vorteil verbunden, dass beispielsweise Brückenschaltungen zusätzlich durch Logik- und Steuerchips ergänzt werden können, die ihrerseits auf der Leitschicht angeordnet sind, und das Potential der zweiten Elektrode auf der Oberseite des Basisleistungshalbleiterchips aufweisen.
  • Für eine Brückenschaltung weist das Leistungshalbleiterbauteil zwei nebeneinander angeordnete, großflächige, planare Leitschichten auf entsprechenden Sourceelektroden eines Basisleistungshalbleiterchips mit zwei High-Side-Schaltern auf. Auf diesen zwei großflächigen planaren Leitschichten sind entsprechend zwei Leistungshalbleiterchips als Low-Side-Schalter einer H-Brückenschaltung angeordnet, wie sie aus dem Stand der Technik bekannt ist, jedoch nun mit einer Leitschicht-Technologie, die einen zuverlässigeren Aufbau ermöglicht, im Gegensatz zu der aus dem Stand der Technik bekannten H-Brückenschaltung, die Leitungen ausschließlich aus Bonddrahtverbindungen aufweist. Die Anfälligkeit derartiger Bonddrahtverbindungen ist hinreichend aus der einschlägigen Literatur bekannt und wird nun durch die erfindungsgemäße Leitschicht überwunden, so dass ein Leistungshalbleiterbauteil mit einem Halbleiterchipstapel zur Verfügung steht, der Leitungen innerhalb eines Gehäuses aufweist, die zuverlässiger sind, als die bekannten Bondverbindungsleitungen in Band- oder Drahtform.
  • Zusammenfassend ist festzustellen, dass mittels der hier angegebenen Chip-on-Chip-Montage unter Nutzung einer planaren Verbindungstechnik mittels einer Leitschicht, die bisher im Stand der Technik vorhandene Chipflächenbegrenzung aufhebt, da hier der gestapelte Halbleiterchip auf den Kontaktbereich des darunter liegenden Basisleistungshalbleiterchips elektrisch leitend oder isolierend angeordnet werden kann und die Leitschicht beliebig über die Komponenten eines Basisleistungshalbleiterbauteils erstreckt werden kann. Auch ist mit der Leitschicht die Möglichkeit verbunden, eine mehrlagige Anwendung der planaren Verbindungstechnik, oder aber eine Kombination mit Drahtbond, Flipchip-Montage und Clipbond-Technik zu realisieren.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, einer ersten Ausführungsform der Erfindung mit einem Halbleiterchipstapel;
  • 2 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil der ersten Ausführungsform der Erfindung mit einem Basisleistungshalbleiterchip vor dem Aufbringen eines gestapelten Halbleiterchips;
  • 3 zeigt eine schematische Draufsicht auf den Basisleistungshalbleiterchip gemäß 2;
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, einer zweiten Ausführungsform der Erfindung mit einem Halbleiterchipstapel;
  • 5 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, einer dritten Ausführungsform der Erfindung;
  • 6 zeigt eine Prinzipskizze einer H-Brückenschaltung, gemäß dem Stand der Technik;
  • 7 zeigt einen schematischen Querschnitt durch ein oberflächenmontierbares Gehäuse mit der Brückenschaltung gemäß 6.
  • 1 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 1, einer ersten Ausführungsform der Erfindung mit einem Halbleiterchipstapel 4 und mit Leitungen 5 innerhalb eines Gehäuses 6. Diese Leitungen 5 verbinden teilweise großflächige Kontaktbereiche 7 von Leistungshalbleiterbauteilkomponenten 8 innerhalb des Gehäuses 6, untereinander und mit Außenrandkontakten 22 auf den Randseiten 23 des Gehäuses 6. Mindestens eine dieser Leitungen 5 weist eine großflächige planare Leitschicht 9 auf. Diese großflächige planare Leitschicht 9 verbindet elektrisch die großflächigen Kontaktbereiche 7 untereinander und überbrückt großflächig Abstände 10 zwischen den Komponenten 8 auf einer planaren, isolierenden Trägerschicht 11. Zu den Komponenten 8 gehören eine Flachleiterchipinsel 21 mit einem großflächigen oberflächenmontierbaren Außenkontakt 20, auf dem ein Basisleistungshalbleiterchip 15 mit seiner großflächigen Rückseitenelektrode 19 seiner Rückseite 17 angeordnet ist.
  • In dieser ersten Ausführungsform der Erfindung werden mit der planaren Leitschicht 9 Außenrandkontakte 22 über den Abstand 10 mit einer großflächigen Elektrode 18 auf der Oberseite 16 eines Basisleistungshalbleiterchips 14 elektrisch verbunden. Außerdem ist die planare Leitschicht 9 in ihrer flächigen Erstreckung so groß, dass sie stoffschlüssig mit der Rückseite 13 eines gestapelten Halbleiterchips 12 verbunden werden kann. Soll diese Rückseite 13 auf das Potential der Leitschicht 9 gelegt werden, so wird die Rückseite 13 des gestapelten Halbleiterchips 12 über eine leitende Schicht mit der Leitschicht 9 elektrisch verbunden, während bei einer Potentialtrennung der Rückseite 13 von der Leitschicht 9 auch ein isolierender Kleber zur stoffschlüssigen Verbindung des gestapelten Halbleiterchips 12 auf dem Basisleistungshalbleiterchip 14 eingesetzt werden kann.
  • In dieser Ausführungsform der Erfindung weist der gestapelte Halbleiterchip 12 auf seiner aktiven Oberseite 25 Kontaktflächen 26 auf, die teilweise ebenfalls mit dem Potential der Leitschicht 9 verbunden werden sollen. Dieses geschieht über entsprechende Bonddrähte 27, welche die Kontaktflächen 26 des gestapelten Halbleiterchips 12 mit der Leitschicht 9 verbinden. Im Prinzip können auf dieser großflächigen planare Leitschicht 9 auch weitere Halbleiterchips angeordnet werden, die weitere Funktionen übernehmen.
  • 2 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 1 der ersten Ausführungsform der Er findung mit einem Basisleistungshalbleiterchip 14 vor dem Aufbringen eines gestapelten Halbleiterchips. Die oberste Komponente dieses Aufbaus ist die großflächige planare Leitschicht 9, die einerseits die großflächige Elektrode 18 des Basisleistungshalbleiterchips 14 stoffschlüssig bedeckt und die andererseits an die Randkontur 24 dieses Leistungshalbleiterchips 15 derart angepasst ist, dass sie dieser Randkontur 24, welche durch eine isolierende Trägerschicht 11 verstärkt ist, folgt. Die isolierende Trägerschicht 11 überbrückt auch einen Abstand 10 mit der Leitschicht 9, die dann die großflächige Elektrode 18 mit Außenrandkontakten 23 des Gehäuses verbindet. Auch dieser Bereich ist planar ausgebildet und kann bei Bedarf weitere Halbleiterchips eines Halbleitermoduls tragen.
  • 3 zeigt eine schematische Draufsicht auf den Basisleistungshalbleiterchip 14 gemäß 2, wobei eine gestrichelte Linie 28 die Umrisse des späteren Kunststoffgehäuses angibt. Auf der großflächigen Leitschicht 9 ist in dieser Phase der Herstellung noch kein Halbleiterchip angeordnet und ferner wird mit dieser Darstellung gezeigt, dass eine Vielzahl von Halbleiterchips unterschiedlichen Typs auf der großflächigen Leitschicht 9 stapelbar sind. Neben der Leitschicht 9, die der Kontur des Basisleistungshalbleiterchips 14 folgt und sich bis zu den Außenrandkontakten 22 erstreckt, ist in dieser Darstellung eine schmale Leiterbahn 29 aus Leitschichtmaterial zu sehen, die sich von einer Gateelektrode 30 auf der Oberseite 16 des Basisleistungshalbleiterchips 14 zu einer Kontaktanschlussfläche 31 eines Außenrandkontaktes 22 erstreckt. Die Leitschicht 9 wird von einer großflächigen planare isolierenden Trägerschicht 11 getragen, die bereits vor der großflächigen Leitschicht 9 auf die Komponenten 8 des Leistungshalbleiterbauteils 1 aufgebracht wird.
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 2, einer zweiten Ausführungsform der Erfindung mit einem Halbleiterchipstapel 4. Komponenten mit gleichen Funktionen wie in der ersten Ausführungsform der Erfindung werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Auch diesmal ist der Halbleiterchip 12 mit seiner Rückseite 13 auf der Leitschicht 9 aufgebracht und über die gesamte Leitschicht und die Oberseite 25 des gestapelten Halbleiterchips 12 ist eine breite Isolationsschicht 32 aufgebracht, die wiederum großflächig und planar ist, sodass auf ihr eine weitere Metallverdrahtung 34 angebracht werden kann. Von der Metallverdrahtung 34 führen Durchkontakte 33 zu den Kontaktflächen 26 auf der aktiven Oberseite 25 des gestapelten Halbleiterchips 12. Somit kommt diese zweite Ausführungsform der Erfindung vollständig ohne Bondverbindungen aus.
  • 5 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 3, einer dritten Ausführungsform der Erfindung. Auch hier werden Komponenten mit gleichen Funktionen wie in den vorhergehenden Ausführungsformen mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied der dritten Ausführungsform zu den vorhergehenden Ausführungsformen liegt darin, dass die Leitschicht 9 derart strukturiert ist, dass sie Metallkontakte 35 aufweist, die in Anordnung und Größe an die Anordnung und Größe von Flipchip-Kontakten 36 eines gestapelten Halbleiterchips 12 angepasst sind. Mit den unterschiedlichen Ausführungsformen 1 bis 3 wird gezeigt, dass mit der Leitschicht 9 die Möglichkeit gegeben ist, eine Vielzahl unterschiedlicher Halbleiterchips auf der Leitschicht 9 zu stapeln, so dass neben der in 6 gezeigten Brückenschaltungen auch andere Funktionen verwirklicht werden können.
  • 1
    Leistungshalbleiterbauteil (1. Ausführungsform)
    2
    Leistungshalbleiterbauteil (2. Ausführungsform)
    3
    Leistungshalbleiterbauteil (3. Ausführungsform)
    4
    Halbleiterchipstapel
    5
    Leitungen
    6
    Gehäuse
    7
    großflächiger Kontaktbereich
    8
    Leistungshalbleiterbauteilkomponente
    9
    großflächige planare Leitschicht
    10
    Abstand
    11
    planare isolierende Trägerschicht
    12
    Halbleiterchip
    13
    Rückseite des Halbleiterchips
    14
    Basisleistungshalbleiterchip
    15
    Leistungshalbleiterchip
    16
    Oberseite des Leistungshalbleiterchips
    17
    Rückseite des Leistungshalbleiterchips
    18
    großflächige Elektrode (zweite)
    19
    großflächige Rückseitenelektrode (erste)
    20
    Außenkontakt (großflächig, oberflächenmontierbar)
    21
    Flachleiterchipinsel
    22
    Außenrandkontakt
    23
    Randseite
    24
    Randkontur des Leistungshalbleiterchips
    25
    aktiven Oberseite eines gestapelten Halbleiterchips
    26
    Kontaktfläche des gestapelten Halbleiterchips
    27
    Bonddraht
    28
    gestrichelte Linie
    29
    Leiterbahn
    30
    Gateelektrode
    31
    Kontaktanschlussfläche
    32
    zweite Isolationsschicht
    33
    Durchkontakt
    34
    Metallverdrahtung
    35
    Metallkontakt
    36
    Flipchip-Kontakt
    61
    Basisleistungshalbleiterchip
    62
    Leistungshalbleiterchip
    63
    Leistungshalbleiterchip
    64
    Knotenpunkt
    65
    Knotenpunkte
    66
    Kühlfläche
    67
    Außenanschluss
    68
    Außenanschluss
    69
    Außenanschluss
    610
    Außenanschluss
    611
    Außenanschluss
    613
    Außenanschluss
    614
    Außenanschluss
    615
    Außenanschluss
    616
    Brückenschaltung
    720
    Gehäuse
    722
    Anschlüsse (extern)
    723
    Bonddraht
    724
    Bonddraht
    725
    Bonddraht
    726
    Bonddraht
    H1
    High-Side-Schalter
    H2
    High-Side-Schalter
    L1
    Low-Side-Schalter
    L2
    Low-Side-Schalter

Claims (11)

  1. Leistungshalbleiterbauteil mit einem Halbleiterchipstapel (4) und mit Leitungen (5) innerhalb eines Gehäuses (6), welche großflächige Kontaktbereiche (7) von Leistungshalbleiterbauteilkomponenten (8) innerhalb des Gehäuses (6) untereinander elektrisch verbinden, wobei mindestens eine der Leitungen (5) eine großflächige planare Leitschicht (9) aufweist, welche die großflächigen Kontaktbereiche (7) untereinander elektrisch verbindet.
  2. Leistungshalbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die planare Leitschicht (9) Abstände (10) zwischen den Komponenten (8) großflächig auf einer planaren isolierenden Trägerschicht (11) planar überbrückt.
  3. Leistungshalbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterchipstapel (4) einen Halbleiterchip (12) aufweist, der mit seiner Rückseite (13) auf der planaren Leitschicht (9) angeordnet ist.
  4. Leistungshalbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die planare Leitschicht (9) im Bereich des gestapelten Halbleiterchips (12) strukturiert ist, wobei die Struktur der planaren Leitschicht (9) einer Flip-Chip Anordnung des gestapelten Halbleiterchips (12) angepasst ist.
  5. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (4) als Basishalbleiterchip (14) einen Leistungshalbeiterchip (15) aufweist, der auf seiner Oberseite (16) und auf seiner Rückseite (17) großflächige Elektroden (18, 19) aufweist.
  6. Leistungshalbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, dass die Rückseitenelektrode (19) des Leistungshalbeiterchips (15) auf einem großflächigen oberflächenmontierbaren Außenkontakt (20) des Leistungshalbleiterbauteils (1) angeordnet ist.
  7. Leistungshalbleiterbauteil nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Oberseite (16) des Leistungshalbleiterchips eine großflächige zweite Elektrode (18) aufweist, die stoffschlüssig mit der planaren Leitschicht (9) verbunden ist.
  8. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die großflächige planare Leitschicht (9) Abstände (10) zwischen einer Flachleiterchipinsel (21) und zwischen Außenrandkontakten (22) auf einer Randseite (23) des Leistungshalbleiterbauteils überbrückt.
  9. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die großflächige planare Leitschicht der Randkontur (24) eines Leistungshalbleiterchips (15) des Halbleiterchipstapels (4) angepasst ist.
  10. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der gestapelte Halbleiterchip (12) ein Logik- oder Steuerchip ist.
  11. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwei großflächige planare Leitschichten (9) auf Sourceelektroden eines Leistungshalbleiterchips (15) mit zwei High-Side-Schaltern angeordnet sind, und auf den zwei großflächigen planaren Leitschichten (9) zwei Leistungshalbleiterchips (15) als Low-Side-Schalter einer H-Brückenschaltung angeordnet sind.
DE102005041174A 2005-08-30 2005-08-30 Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses Ceased DE102005041174A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005041174A DE102005041174A1 (de) 2005-08-30 2005-08-30 Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
US11/468,112 US7821128B2 (en) 2005-08-30 2006-08-29 Power semiconductor device having lines within a housing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041174A DE102005041174A1 (de) 2005-08-30 2005-08-30 Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses

Publications (1)

Publication Number Publication Date
DE102005041174A1 true DE102005041174A1 (de) 2007-03-15

Family

ID=37762862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041174A Ceased DE102005041174A1 (de) 2005-08-30 2005-08-30 Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses

Country Status (2)

Country Link
US (1) US7821128B2 (de)
DE (1) DE102005041174A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020106929B4 (de) 2019-03-15 2024-01-25 Infineon Technologies Ag Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007035902A1 (de) * 2007-07-31 2009-02-05 Siemens Ag Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8436429B2 (en) * 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
US20130196539A1 (en) * 2012-01-12 2013-08-01 John Mezzalingua Associates, Inc. Electronics Packaging Assembly with Dielectric Cover
US10128219B2 (en) 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US9313897B2 (en) 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
US9303327B2 (en) 2013-01-10 2016-04-05 Infineon Technologies Ag Electric component with an electrophoretically deposited film
CN106134059B (zh) * 2014-03-05 2019-04-02 Abb瑞士股份有限公司 多级转换器
US10192680B2 (en) 2015-11-04 2019-01-29 Payton Planar Magnetics Ltd. Planar transformer components comprising electrophoretically deposited coating
EP3343600A1 (de) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
DE102020122784B4 (de) * 2020-09-01 2022-04-28 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einem dreidimensional vorgeformten Isolationsformkörper und Verfahren zu deren Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
TW450432U (en) * 2000-06-15 2001-08-11 Siliconix Taiwan Ltd Connecting structure of power transistor
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004140169A (ja) * 2002-10-17 2004-05-13 Rohm Co Ltd パッケージ型半導体装置
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
DE102004019443B3 (de) 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
US7479691B2 (en) * 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7524775B2 (en) * 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020106929B4 (de) 2019-03-15 2024-01-25 Infineon Technologies Ag Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
US20070045745A1 (en) 2007-03-01
US7821128B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102007013186A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102014118836A1 (de) Halbleiterbauteil
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE112020003763T5 (de) Halbleiterbauteil
DE102020106492A1 (de) Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
DE102015204878A1 (de) Leistungshalbleitervorrichtung
DE112021002280T5 (de) Strommesswiderstand und Strommessgerät
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102022120081A1 (de) Leistungsschaltungsmodul
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
EP0738008B1 (de) Leistungshalbleitermodul
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102015103555B4 (de) Elektronisches Bauteil
WO2015043795A2 (de) Leistungsmodul, stromrichter und antriebsanordnung mit einem leistungsmodul
DE102014104013A1 (de) Leistungshalbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final