DE102005018858B4

DE102005018858B4 - Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten

Info

Publication number: DE102005018858B4
Application number: DE102005018858A
Authority: DE
Inventors: Andreas Dr. Menkhoff; Holger Gryska
Original assignee: Infineon Technologies AG
Current assignee: Apple Inc
Priority date: 2005-04-22
Filing date: 2005-04-22
Publication date: 2009-09-10
Anticipated expiration: 2025-04-23
Also published as: US8775492B2; DE102005018858A1; US20060250287A1

Abstract

Digitales Filter,
welches eine digitale Eingangsfolge (1) in eine digitale Ausgangsfolge (2) umsetzt,
mit einer Integratorstufe (3) und
einer weiteren Stufe (4),
wobei die Integratorstufe (3) und die weitere Stufe (4) mit einer unterschiedlichen Taktfrequenz arbeiten und
die Integratorstufe (3) mehrere rückgekoppelte Verzögerungsglieder (5) umfasst,
dadurch gekennzeichnet,
dass das digitale Filter (10; 11) derart ausgestaltet ist, dass jedes rückgekoppelte Verzögerungsglied (5) auf einen für das jeweilige rückgekoppelte Verzögerungsglied (5) bestimmten Wert setzbar ist, und
dass jeder bestimmte Wert unabhängig von einer Belegung der rückgekoppelten Verzögerungsglieder (5) ist.

Description

Die vorliegende Erfindung betrifft ein digitales Filter, insbesondere ein digitales Filter, dessen Übertragungsfunktion an die Übertragungsfunktion eines FIR-Filters angenähert werden kann, und ein Verfahren zur Bestimmung von Koeffizienten des digitalen Filters.
Die DE 199 19 575 C1 betrifft eine Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor.
Die EP 0 889 588 B1 betrifft eine Filterkombination zur Umsetzung einer Abtastrate eines digitalisierten Signals. Der Grundgedanke der EP 0 889 588 B1 besteht dabei darin, die Schaltung zur Bandbegrenzung und die Schaltung zur Abtastratenwandlung miteinander zu verschmelzen.
In der US 2003/00 699 11 A1 werden ein Filterverfahren und ein Filter, welches dieses Filterverfahren implementiert, beschrieben. Dabei wird ein Signal durch mindestens ein reales FIR-Filter mit mindestens einem Sperrfrequenzpaar, dessen unterschiedliche Frequenzen auf unterschiedlichen Seiten mindestens einer Faltungsfrequenz symmetrisch sind, gefiltert. Dabei werden rückgekoppelte Verzögerungsglieder eines digitalen Dezimationsfilters, welches keine Integratorstufe aufweist, zurückgesetzt (d. h. auf den Wert 0 gesetzt).
Die US 5751 615 A betrifft eine Implementierung eines digitalen Mehrstufen-Dezimationsfilters für einen Analog-Digital-Wandler.
Die DE 37 44 187 A1 beschreibt ein einstellbares digitales elektrisches Filter, bei dem der gesamte Übertragungsfrequenzbereich in M Teilfrequenzbereiche unterteilt ist und bei dem die Übertragungsfaktoren der einzelnen Teilfrequenzbereiche einstellbar sind. Zwar wird der gesamte Übertragungsfrequenzbereich des digitalen elektrischen Filters gemäß in M Teilfrequenzbereiche unterteilt, aber es wird kein Verfahren zur Bestimmung von Koeffizienten angegeben, bei welchem eine Impulsantwort eines vorgegebenen FIR-Filters in mehrere Segmente aufgeteilt wird.
Auf dem Gebiet der digitalen Signalverarbeitung existieren unterschiedlichste Filter zur Abtastratenwandlung. Dabei spricht man von einer Abtastratenwandlung, wenn eine Eingangsfolge einer Schaltung, beispielsweise eines Filters, in eine Ausgangsfolge der Schaltung überführt wird, wobei die Eingangsfolge und die Ausgangsfolge unterschiedliche Signalraten bzw. Abtastraten aufweisen.
Bei einem FIR-Filter (FIR = Finite Impuls Response, d. h. Filter mit einer endlichen Impulsantwort) wird eine sehr einfache Signalverarbeitung mit einer hohen Taktrate und eine komplizierte Signalverarbeitung auf einer im Vergleich niedrigen Taktrate vollzogen. Dabei ist es nach dem Stand der Technik üblich, ein FIR-Filter derart aufzubauen, dass jeder Eingangswert mit einem Filterkoeffizienten gewichtet wird und anschließend eine Summe aller gewichteten Eingangswerte gebildet wird. Da dabei häufig eine Gewichtung (d. h. eine Multiplikation mit einem Koeffizienten) und eine Addition bewerkstelligt werden muss, ist die Schaltungstechnik von digitalen Signalprozessoren heute extra so ausgelegt, dass die Gewichtung und Addition in einem Schritt bzw. einem Befehl erfolgt.
Man unterscheidet bei FIR-Filtern Dezimationsfilter und Interpolationsfilter, welche in der Regel eine Integratorstufe und eine weitere Stufe aufweisen, die mit unterschiedlichen Taktfrequenzen arbeiten. Bei einem Dezimationsfilter weist die Eingangsfolge eine höhere Signalrate als die Ausgangsfolge auf, während es bei einem Interpolationsfilter genau umgekehrt ist.
Bei einem Dezimationsfilter mit einem Dezimationsfaktor von 32 (Verhältnis der höheren Signalrate zur niedrigeren Signalrate) benötigt man beispielsweise bei 128 Abgriffen (Taps) 128 Multiplikationen und Additionen bei der niedrigen Taktrate, was vier Multiplikationen und Additionen bei der hohen Taktrate entspricht.
Mit FIR-Filtern lassen sich bezüglich der Übertragungsfunktion der FIR-Filter nahezu beliebig ausgestaltete Dämpfungen im Durchlass- und Sperrbereich erzielen.
Soll mit einem möglichst aufwandsarm zu implementierenden FIR-Filter ein sehr schmaler Durchlassbereich realisiert werden, so greift man dabei häufig auf Kammfilter zurück (siehe „Multirate Filter Designs Using Comb Filters”, IEEE Transactions Circuit and Systems, Seiten 913–924, November 1984). Dabei wird bei der Interpolation (ein Kammfilter wird als Interpolationsfilter eingesetzt) die Eingangsfolge mit einer vergleichbar niedrigen Signalrate auf die weitere Stufe gegeben und in eine Ausgangsfolge mit einer hohen Signalrate überführt. Dagegen wird bei der Dezimation (ein Kammfilter wird als Dezimationsfilter eingesetzt) die Eingangsfolge mit einer vergleichbar hohen Signalrate auf die Integratorstufe gegeben und in eine Ausgangsfolge mit einer im Vergleich niedrigen Signalrate überführt. Das heißt, sowohl als Interpolationsfilter als auch als Dezimationsfilter arbeitet die Integratorstufe des Kammfilters mit einer höheren Taktfrequenz als seine weitere Stufe. Dabei weist die Integratorstufe mindestens ein rückgekoppeltes Verzögerungsglied beziehungsweise einen Integrierer oder Integrator und die weitere Stufe mindestens ein Verzögerungsglied auf. Ein Kammfilter höherer Ordnung erhält man, wenn die Integratorstufe mehrere rückgekoppelte Verzögerungsglieder oder die weitere Stufe mehrere Verzögerungsglieder aufweist. Die Struktur eines Kammfilters ist schaltungstechnisch einfach aufzubauen.
Das Kammfilter besitzt allerdings den Nachteil, dass die Nullstellen der Übertragungsfunktion aufeinander und nicht nebeneinander liegen, wodurch die Übertragungsfunktion des Kammfilters nur schmalbandige Sperrbereiche aufweist, was den Namen „Kammfilter” erklärt.
Ein weiterer Nachteil besteht darin, dass die rückgekoppelten Verzögerungsglieder beziehungsweise Integratoren der Integratorstufe ein unendliches Gedächtnis aufweisen, so dass ein einmal beispielsweise durch Leakage auftretender Bitfehler nur durch ein Abschalten des Kammfilters korrigiert werden kann.
Deshalb ist es eine Aufgabe der vorliegenden Erfindung, ein digitales Filter mit einer Integratorstufe bereitzustellen, bei welchem die Übertragungsfunktion auch breitbandigere Sperrbereiche als ein Kammfilter aufweisen kann. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein digitales Filter bereitzustellen, bei welchem ein einmal auftretender Bitfehler im Vergleich zu einem Kammfilter rasch korrigiert wird. Schließlich ist es eine Aufgabe der vorliegenden Erfindung, ein digitales Filter bereitzustellen, welches im Vergleich zu einem Kammfilter einen geringeren Stromverbrauch aufweist.
Darüber hinaus liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Bestimmung der Koeffizienten eines derartigen digitalen Filters bereitzustellen.
Erfindungsgemäß werden diese Aufgaben durch ein digitales Filter nach Anspruch 1 beziehungsweise ein Verfahren zur Bestimmung von Koeffizienten eines digitalen Filters nach Anspruch 26 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungen der Erfindung.
Im Rahmen der vorliegenden Erfindung wird ein digitales Filter bereitgestellt, welches eine digitale Eingangsfolge in eine digitale Ausgangsfolge umsetzt, wobei die Eingangsfolge eine andere Signalrate als die Ausgangsfolge aufweist. Dabei weist das digitale Filter eine Integratorstufe und eine weitere Stufe auf, wobei die Integratorstufe und die weitere Stufe mit unterschiedlichen Taktfrequenzen arbeiten. Die Integratorstufe besitzt mehrere rückgekoppelte Verzögerungsglieder und das digitale Filter ist derart ausgestaltet, dass jedes dieser rückgekoppelten Verzögerungsglieder insbesondere zu einem für alle rückgekoppelten Verzögerungsglieder gleichen Zeitpunkt auf einen für das jeweilige rückgekoppelte Verzögerungsglied bestimmten Wert, insbesondere auf 0, setzbar ist. Der für jedes rückgekoppelte Verzögerungsglied bestimmte Wert ist unabhängig von einer Belegung der rückgekoppelten Verzögerungsglieder.
Dass alle rückgekoppelten Verzögerungsglieder des digitalen Filters auf einen vorbestimmten Wert setzbar sind, kann dabei dadurch realisiert werden, dass das digitale Filter eine Steuerung aufweist, welche in Abhängigkeit eines vorbestimmten Zustands des digitalen Filters, einen speziellen Eingang (beispielsweise einen Rücksetzeingang) jedes rückgekoppelten Verzögerungsglieds derart ansteuert, dass das jeweilige rückgekoppelte Verzögerungsglied auf den entsprechenden vorbestimmten Wert gesetzt wird.
Wenn die rückgekoppelten Verzögerungsglieder auf einen vorbestimmten Wert gesetzt werden, wird ein eventuell vorhandener Bitfehler eliminiert. Darüber hinaus lässt sich das erfindungsgemäße digitale Filter derart ausgestalteten, dass es eine Übertragungsfunktion aufweist, bei welcher die Nullstellen nebeneinander liegen, weshalb die Übertragungsfunktion im Vergleich zu einer Übertragungsfunktion eines Kammfilters breitbandigere Sperrbereiche aufweist.
Insbesondere, wenn die rückgekoppelten Verzögerungsglieder auf 0 zurückgesetzt werden, kann die Größe (beispielsweise die Wortbreite) der rückgekoppelten Verzögerungsglieder im Vergleich zu digitalen Filtern nach dem Stand der Technik kleiner ausgestaltet sein, was zu einem im Vergleich zum Stand der Technik geringeren Stromverbrauch führt.
Bei einer bevorzugten Ausführungsform ist das digitale Filter als ein Dezimationsfilter ausgestaltet, so dass die Integratorstufe eingangsseitig und die weitere Stufe ausgangsseitig angeordnet ist. Dabei weist die weitere Stufe eingangsseitig ein Gewichtungsnetzwerk, welches eine Linearkombination der Ausgänge der Integratorstufe mit Koeffizienten des digitalen Filters realisiert, und ausgangsseitig ein Verzögerungsgliednetzwerk, welches ein oder mehrere Verzögerungsglieder umfasst, auf. Dabei sind die Ausgänge der Integratorstufe mit den Eingängen des Gewichtungsnetzwerks und die Ausgänge des Gewichtungsnetzwerks mit den Eingängen des Verzögerungsgliednetzwerks verbunden. Dabei können sowohl die rückgekoppelten Verzögerungsglieder der Integratorstufe wie auch die Verzögerungsglieder der weiteren Stufe, wenn die weitere Stufe mehrere Verzögerungsglieder umfasst, in Reihe angeordnet sein. Darüber hinaus kann jeweils nur jeder N-te Wert jedes Ausgangs der rückgekoppelten Verzögerungsglieder einen Eingangswert für die weitere Stufe bilden.
Indem die Koeffizienten des digitalen Filters entsprechend gewählt werden, kann das digitale Filter derart ausgestaltet werden, dass es nahezu jede beliebige Übertragungsfunktion aufweist.
Bei einer weiteren bevorzugten erfindungsgemäßen Ausführungsform ist das digitale Filter als ein Interpolationsfilter ausgestaltet, so dass die weitere Stufe eingangsseitig und die Integratorstufe ausgangsseitig angeordnet ist. Dabei weist die weitere Stufe eingangsseitig ein Verzögerungsgliednetzwerk, welches ein oder mehrere Verzögerungsglieder umfasst, und ausgangsseitig ein Gewichtungsnetzwerk, welches insbesondere eine Linearkombination von Ausgangswerten des Verzögerungsgliednetzwerkes und Koeffizienten des digitalen Filters realisiert, auf. Dabei können wiederum die rückgekoppelten Verzögerungsglieder der Integratorstufe und die Verzögerungsglieder der weiteren Stufe, wenn die weitere Stufe mehrere Verzögerungsglieder aufweist, in Reihe angeordnet sein. Insbesondere kann das digitale Filter derart ausgestaltet sein, dass zu jedem N-ten Takt der Integratorstufe jeder Ausgangswert des Gewichtungsnetzwerks einen Eingangswert der Integratorstufe bildet.
Ähnlich wie bei dem erfindungsgemäßen Dezimationsfilter kann durch eine geeignete Wahl der Koeffizienten des erfindungsgemäßen Interpolationsfilters eine nahezu beliebige Übertragungsfunktion realisiert werden.
Bei einer erfindungsgemäßen Ausführungsform können einige oder alle rückgekoppelten Verzögerungsglieder der Integratorstufe (vorzugsweise gemäß der „Switched Capacitor”-Technologie ausgestaltete) analoge Integratoren sein, wenn die rückgekoppelten Verzögerungsglieder periodisch rückgesetzt werden.
Analoge Integratoren können im Vergleich zu digital aufgebauten rückgekoppelten Verzögerungsgliedern vorteilhafter Weise kompakter aufgebaut werden. Sie können allerdings nur eingesetzt werden, wenn das digitale Filter derart ausgestaltet ist, dass es zu keinem Überlauf der rückgekoppelten Verzögerungsglieder beziehungsweise Integratoren kommen kann. Dies ist erfindungsgemäß dadurch der Fall, dass die rückgekoppelten Verzögerungsglieder oder bei dieser Ausführungsform die analogen Integratoren periodisch rückgesetzt werden.
Im Rahmen der vorliegenden Erfindung wird auch ein Verfahren zur Bestimmung von Koeffizienten für das vorab beschriebene digitale Filter bereitgestellt. Dabei wird eine Impulsantwort eines vorgegebenen FIR-Filters in L Segmente aufgeteilt und für jedes Segment ein dem jeweiligen Segment angenähertes Polynom M-1-ten Grades bestimmt. Aus den M·L Koeffizienten der Polynome werden dann M·L Koeffizienten des digitalen Filters bestimmt.
Insbesondere ist es von Vorteil, dass digitale Filter nicht mehr als Summe von gewichteten Eingangswerten zu beschreiben, sondern vielmehr als Summe von gewichteten Integratorausgängen bei der Dezimation beziehungsweise als Summe von gewichteten zeitlich verschobenen Eingangswerten bei der Interpolation. Liegt beispielsweise bei einem erfindungsgemäßen Dezimationsfilter ein Impuls als Eingangssignal an, so ist die zeitliche Funktion des Ausgangswerts am vom Eingang her gesehen ersten Integratorausgang eine Konstante, am zweiten Integratorausgang eine Gerade, am dritten Integratorausgang eine Parabel zweiter Ordnung, am vierten Integratorausgang eine Parabel dritter Ordnung usw..
Die vorliegende Erfindung eignet sich insbesondere zum Einsatz bei der digitalen Signalverarbeitung, um einen digitalen Eingangstrom mit einer Rate in einen digitalen Ausgangstrom mit einer anderen Rate umzusetzen, wobei die Übertragungsfunktion der eines FIR-Filters entspricht. Selbstverständlich ist die Erfindung nicht auf diesen bevorzugten Anwendungsfall beschränkt, sondern sie kann zum Aufbau beliebiger digitaler Filter eingesetzt werden.
Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
1 stellt eine erste Ausführungsform eines erfindungsgemäßen Interpolationsfilters dar.
2 stellt eine erste Ausführungsform eines erfindungsgemäßen Dezimationsfilters dar.
3 stellt eine Impulsantwort eines mit einem erfindungsgemäßen Filter zu realisierenden FIR-Filters dar, welche in verschiedene Segmente geteilt ist.
4 stellt ein erfindungsgemäßes Filter dar, wobei die Koeffizienten derart gewählt sind, dass die Übertragungsfunktion des erfindungsgemäßen Filters einem vorgegebenen Hamming-Fenster gleicht.
5 stellt die Übertragungsfunktion beziehungsweise den Frequenzgang des Hemming-Fensters im Vergleich zu der daran angenäherten Übertragungsfunktion des erfindungsgemäßen Filters dar.
6 stellt eine spezielle Ausführungsform eines erfindungsgemäßen Interpolationsfilters dar.
7 stellt eine spezielle Ausführungsform eines erfindungsgemäßen Dezimationsfilters dar.
In 1 ist ein erfindungsgemäßes Interpolationsfilter 10 dargestellt, welches eine an einem Eingang 1 des Filters 10 anliegende Eingangsfolge 1 in eine an einem Ausgang 2 des Filters 10 abgreifbare Ausgangsfolge 2 umsetzt. Dabei teilt eine gestrichelte Linie das Filter 10 in eine Integratorstufe 3 und eine weitere Stufe 4, wobei die Integratorstufe 3 mit einem um einen Faktor N schnelleren Takt als die weitere Stufe 4 arbeitet. Der Takt der Integratorstufe 3 beziehungsweise weiteren Stufe 4 wird dabei Registern der Integratorstufe 3 beziehungsweise der weiteren Stufe 4 zugeführt.
Eingangsseitig der weiteren Stufe 4 ist ein Verzögerungsgliednetzwerk bzw. Registernetzwerk 14 angeordnet, welches L-1 Register 6 umfasst, welche in Reihe angeordnet sind, wobei jeweils ein Ausgang eines der Register 6 mit einem Eingang eines nachfolgenden Registers 6 verbunden ist. Der Eingang des ersten Registers 6 ist mit dem Eingang des Interpolationsfilters 10 verbunden. Ausgangswerte A₂-A_L der Register 6 sowie ein Ausgangswert bzw. Wert A₁ des Eingangs des Interpolationsfilters 10 bilden Eingänge eines Gewichtungsnetzwerks, welches M Abschnitte 7 umfasst. In jedem Abschnitt 7 wird jeder Ausgangswert A₁–A_L jeweils mit einem Koeffizienten K^I _1,1–K^I _L,M multipliziert und aufaddiert, woraus sich M Summen S^I ₁–S^I _M ergeben. Zu jedem Takt der weiteren Stufe 4, das heißt zu jedem N-ten Takt der Integratorstufe 3 werden diese Summen über M Abtaster 13 der Integratorstufe 3 zugeführt.
Die Integratorstufe 3 besteht dabei aus M-1 rückgekoppelten Registern 5 welche in Reihe angeordnet sind, wobei jeweils der Ausgang jedes Registers auf einen Summationsknoten zurückgeführt wird, dessen Ausgang mit dem Eingang des jeweiligen Registers verbunden ist. M-1 Summen S^I ₁–S^I _M-1 werden jeweils zu dem N-ten Takt der Integratorstufe 3 in die rückgekoppelten Register 5 geladen (d. h. das entsprechende rückgekoppelte Register wird auf den Wert der entsprechenden Summe gesetzt), wobei die übrig bleibende Summe S^I _M dem Summationsknoten desjenigen rückgekoppelten Registers 5 zugeführt wird, welches am weitesten vom Ausgang 2 der Integratorstufe 3 beziehungsweise des Interpolationsfilters 10 entfernt liegt.
In 2 ist ein Dezimationsfilter 11 dargestellt, welches ebenfalls eine Integratorstufe 3 und eine weitere Stufe 4 umfasst. Wiederum arbeitet die Integratorstufe 3 mit einem Takt, welcher um den Faktor N größer als der Takt ist, mit welchem die weitere Stufe 4 arbeitet. Im Unterschied zum in der 1 dargestellten Interpolationsfilter 10 ist die Integratorstufe 3 bei dem Dezimationsfilter 11 eingangsseitig und die weitere Stufe 4 ausgangsseitig angeordnet.
Ähnlich wie bei dem Interpolationsfilter 10 sind M rückgekoppelte Register 5 der Integratorstufe 3 in Reihe angeordnet, so dass der Ausgang eines Registers jeweils mit einem Summationsknoten verbunden ist, dessen Ausgang mit dem Eingang des nächsten Registers verbunden ist. Dabei werden zu jedem N-ten Takt der Integratorstufe 3 die Werte der Ausgänge der rückgekoppelten Register 5 der weiteren Stufe 4 als Eingangswerte E₁–E_M zugeführt und zusätzlich werden zu jedem N-ten Takt die rückgekoppelten Register 5 auf den Wert 0 zurückgesetzt.
Die weitere Stufe 4 umfasst ein Gewichtungsnetzwerk, welches L Abschnitte aufweist, und ein Registernetzwerk 14, welches L-1 Register 6 umfasst. In jedem Abschnitt 7 werden die Eingangswerte E₁–E_M jeweils mit einem Koeffizienten K^D _1,1–K^D _L,M gewichtet und zusammenaddiert, woraus sich für jeden Abschnitt 7 eine Summe S^D ₁–S^D _L ergibt, welche dem Registernetzwerk 14 zugeführt werden. Dieses Registernetzwerk 14 umfasst L-1 Register 6, welche in Reihe angeordnet sind. Dabei ist jedes Register 6 ausgangsseitig mit einem Summationsknoten verbunden, welchem auch eine Summe S^D ₁–S^D _L-1 zugeführt wird, wobei der Ausgang dieses Summationsknotens mit dem Eingang des nächsten Registers 6 verbunden ist. Der Ausgang des Summationsknotens am Ausgang des letzten Registers 6 ist mit dem Ausgang 2 der weiteren Stufe 4 beziehungsweise des Dezimationsfilters 11 gleichzusetzen, wohingegen die Summe S^D _L dem ersten Register 6 eingangsseitig zugeführt wird.
Um die Koeffizienten des erfindungsgemäßen Dezimationsfilters 11 bzw. Interpolationsfilters 10 zu bestimmen, damit dieses Dezimationsfilter 11 bzw. Interpolationsfilter 10 eine Übertragungsfunktion aufweist, welche einem vorgegebenen FIR-Filter entspricht, wird erfindungsgemäß folgendermaßen vorgegangen, wie es mit Hilfe der 3 im Folgenden erläutert wird.
In einem ersten Schritt wird die Impulsantwort 9 des vorgegebenen FIR-Filters ermittelt, welche in 3 dargestellt ist und welche bei dem gewählten Beispiel 24 Stützstellen besitzt. Dabei ist in 3 auf der X-Achse die Zeit und auf der Y-Achse die Amplitude aufgetragen. Wenn der Dezimationsfaktor bzw. Interpolationsfaktor N mit 8 gewählt wird, kann die Impulsantwort 9 in drei gleich lange Segmente 8 der Länge 8 (jeweils acht Stützstellen) aufgeteilt werden, wodurch der Faktor L mit 3 gewählt ist. Werden nun die drei Segmente 8 jeweils durch Polynome der zweiten Ordnung angenähert, wie es in 3 dargestellt ist, wird dadurch der Faktor M ebenfalls auf 3 eingestellt, d. h. M-1 entspricht der Ordnung der Polynome. Aus den aus der Annäherung ermittelten Koeffizienten k_1,1–k_3,3 der Polynome lassen sich nun sowohl die Koeffizienten K^I _1,1–K^I _3,3 des Interpolationsfilters 10 wie auch die Koeffizienten K^D _1,1–K^D _3,3 des Dezimationsfilters 11 berechnen.
Ist die Anzahl der Stützstellen der Segmente (8 in 3) gleich M, d. h. die Anzahl der Stützstellen ist um 1 größer als die Ordnung der Polynome, dann werden die Stützstellen exakt bestimmt, so dass es sich dabei um keine Annäherung mehr handelt.
Die Berechnung der Koeffizienten eines erfindungsgemäßen Dezimationsfilters soll durch folgendes Beispiel weiter erläutert werden. Dabei sei angenommen, dass ein Tiefpass, dessen Übertragungsfunktion ein Hamming-Fenster ist und dessen Impulsantwort 128 Stützstellen aufweist, durch das erfindungsgemäße Dezimationsfilter realisiert werden soll. Der Wert W der 128 Stützstellen wird dabei durch folgende Formel berechnet:
Wählt man den Faktor N, das heißt den Dezimationsfaktor, mit 32, so unterteilt sich die Impulsantwort in vier Segmente (d. h. L = 4) mit jeweils 32 Stützstellen, so dass diese vier Segmente jeweils mit einem Polynom anzunähern sind. Dabei werden bei diesem Beispiel die vier Segmente jeweils mit einem quadratischen Polynom, Polynom 2. Ordnung (d. h. M = 3), angenähert, obwohl eine Potenzreihenentwicklung des Kosinus auch viel höhere Potenzen aufweist. Durch die vier Polynome werden somit 12 Koeffizienten bestimmt, aus welchen dann die 12 Koeffizienten des Gewichtungsnetzwerks des Dezimationsfilters 11 bestimmt werden. In 4 ist das Dezimationsfilter 11 dargestellt, wobei die in 4 angegebenen Koeffizienten des Gewichtungsnetzwerks entsprechend dem vorab skizzierten Verfahren berechnet worden sind. Dabei ist der Dezimationsfaktor 32, was bedeutet, dass

– die Register der Integratorstufe 32-mal so schnell getaktet werden wie die Register der weiteren Stufe,
– die Register der Integratorstufe nach jedem 32-ten Takt der Integratorstufe auf 0 zurückgesetzt werden, und
– nach jedem 32-ten Takt der Integratorstufe die Ausgangswerte der Register der Integratorstufe von der weiteren Stufe übernommen werden.

In 5 ist die Übertragungsfunktion des originalen Hamming-Fensters zusammen mit der Übertragungsfunktion des erfindungsgemäßen Dezimationsfilters 11 dargestellt. Dabei ist auf der X-Achse das Verhältnis der Frequenz zur Frequenz der Integratorstufe dargestellt, während auf der Y-Achse die Dämpfung dargestellt ist. Man erkennt, dass die Übertragungsfunktion des erfindungsgemäßen Dezimationsfilters 11 hinreichend gut mit der Übertragungsfunktion des originalen Hamming-Fensters übereinstimmt. Dabei ist zu berücksichtigen, dass zur Berechnung eines Ausgangswerts des originalen Hamming-Fensters 128 Befehle auf einem gängigen DSP (Digitalen Signalprozessor) durchgeführt werden müssen, wobei dabei unter einem Befehl die Multiplikation eines Koeffizienten mit einem Eingangswert und das Aufaddieren auf eine Zwischensumme verstanden wird. Dagegen werden zur Berechnung eines Ausgangswerts des in 4 dargestellten erfindungsgemäßen Dezimationsfilters 11 nur 15 solcher Befehle (12 Koeffizienten und jeweils einen Summationsknoten am Ausgang der 3 Register der weiteren Stufe) benötigt. Das heißt, der Aufwand zur Berechnung eines Ausgangswertes des erfindungsgemäßen Dezimationsfilters 11 beträgt nur 11,7% des Aufwandes, welcher zur Berechnung eines Ausgangswertes des originalen Hamming-Fensters benötigt wird.
Bei einem weiteren Vergleich zwischen herkömmlichen Dezimationsfiltern bzw. Interpolationsfiltern und erfindungsgemäßen Dezimationsfiltern bzw. Interpolationsfiltern zeigt sich, dass bei einer vorgegebenen Rate der Ausgangswerte der Aufwand bei herkömmlichen Filtern proportional zum Faktor N (Dezimationsfaktor) ansteigt, während bei erfindungsgemäßen Filtern nur die Wortbreite von Multiplizierern angepasst werden muss, da die rückgekoppelten Register seltener zurückgesetzt werden, so dass sie sich höher aufakkumulieren. Die Anzahl der Multiplizierer bleibt jedoch bei den erfindungsgemäßen Filtern konstant.
Erfindungsgemäß ist es möglich, den Aufwand zur Berechnung der Ausgangswerte weiter zu reduzieren, indem bei dem erfindungsgemäßen Filter mehrere Befehle zusammengefasst werden. Dies ist insbesondere dann sinnvoll, wenn das erfindungsgemäße Filter auf einer sehr hohen Frequenz arbeitet und direkt in Hardware (und nicht mittels eines DSP) implementiert wird. Eine Zusammenfassung von mehreren Befehlen soll im Folgenden genauer ausgeführt werden. Dazu sei angenommen, dass ein erfindungsgemäßes Interpolationsfilter (siehe 1) und ein erfindungsgemäßes Dezimationsfilter (siehe 2) existiert, welche ein herkömmliches Kammfilter 3. Ordnung realisieren und deren Koeffizienten in Tabelle 1 dargestellt sind.

K^I _i,j bzw. K^D _i,j j = 1 j = 2 J = 3

i = 1 0 0 1

i = 2 (N – 1)·N/2 N –2

i = 3 (N + 1)·N/2 –N 1

Tabelle 1: Koeffizienten des erfindungsgemäßen Filters
Gemäß obiger Tabelle 1 gilt beispielsweise für den Koeffizienten K^I _2,1 = (N – 1)·N/2 = K^D _2,1, vergleiche dazu 1 und 2. Dabei ist N der Dezimationsfaktor beziehungsweise Interpolationsfaktor.
Ein erfindungsgemäßes Interpolationsfilter 10 mit den in Tabelle 1 dargestellten Koeffizienten lässt sich durch Zusammenfassen verschiedener Befehle weiter vereinfachen, wie es in 6 dargestellt ist.
Das erfindungsgemäße Interpolationsfilter 10 weist eingangsseitig eine weitere Stufe 4 und ausgangsseitig eine Integratorstufe 3 auf. Dabei werden die Register 31, 32 der weiteren Stufe 4 mit dem Takt der weiteren Stufe 4 und die rückgekoppelten Register 33, 34 der Integratorstufe 3 mit dem Takt der Integratorstufe 3 getaktet. Der Takt der Integratorstufe 3 ist N-mal schneller als der Takt der weiteren Stufe 4.
Das Eingangssignal 1 wird zum einen einem Summationsknoten 46 und zum anderen einem ersten Register 31 der weiteren Stufe 4 zugeführt. Der Ausgang des ersten Registers 31 wird einem zweiten Register 32 der weiteren Stufe 4, einem Multiplizierer 41 und einem Multiplizierer 42 zugeführt. Der Multiplizierer 41 multipliziert den Ausgangswerts des ersten Registers 31 mit 2, wobei ein entstehende Ausgangswert V^I ₁ des Multiplizierers 41 durch den Summationsknoten 46 mit dem Eingangswert 1 des Interpolationsfilters 10 addiert wird, wodurch sich ein Wert V^I ₂ ergibt, welcher einem Summationsknoten 47 zugeführt wird. In diesem Summationsknoten 47 wird der Wert mit dem Ausgangswert des zweiten Registers 32 addiert, wodurch sich ein erster Ausgangswert A₁ der weiteren Stufe 4 ergibt. Mit dem Multiplizierer 42 wird der Ausgangswert des ersten Registers 31 mit N multipliziert, wodurch sich ein Wert V^I ₃ ergibt. Durch einen Multiplizierer 43 wird der Ausgangswert des zweiten Registers 32 mit N multipliziert, was einen Wert V^I ₄ ergibt. In einem Summationsknoten 48 wird der Wert V^I ₄ von dem Wert V^I ₃ subtrahiert, wodurch sich ein zweiter Ausgangswert A₂ der weiteren Stufe 4 ergibt. In einem weiteren Summationsknoten 49 wird der Wert V^I ₃ mit dem Wert V^I ₄ addiert, wodurch sich ein Wert V^I ₅ ergibt. Mithilfe des Multiplizierers 44 wird der Wert V^I ₅ mit N multipliziert, was einen Wert V^I ₆ ergibt. Durch einen Summationsknoten 50 wird der zweite Ausgangswert A₂ von dem Wert V^I ₆ subtrahiert, was einen Wert V¹ ₇ ergibt. Zur Berechnung eines dritten Ausgangswerts A₃ der weiteren Stufen 4 wird der Wert V^I ₇ durch einen Multiplizierer 45 halbiert.
Nach jedem N-ten Takt (N entspricht dem Interpolationsfaktor) der Integratorstufe 3 werden die drei Ausgangswerte A₁–A₃ der weiteren Stufe 4 von der Integratorstufe 3 wie folgt übernommen. Der zweite Ausgangswert A₂ wird in ein erstes rückgekoppeltes Register 33 der Integratorstufe 3 und der dritte Ausgangswerts A₃ wird in ein zweites rückgekoppeltes Register 34 der Integratorstufe 3 geladen. Dagegen wird der erste Ausgangswert A₁ einem Summationsknoten 51 zugeführt, welchem auch der Ausgang des ersten rückgekoppelten Registers 33 zugeführt ist. Der Ausgang dieses Summationsknotens 51 ist mit dem Eingang des ersten rückgekoppelten Registers 33 verbunden. Der Ausgang des ersten rückgekoppelten Registers 33 ist mit einem Summationsknoten 52 verbunden, welchem auch der Ausgang des zweiten rückgekoppelten Registers 34 zugeführt ist und dessen Ausgang mit dem Eingang des zweiten rückgekoppelten Registers 34 verbunden ist. Der Ausgang des zweiten rückgekoppelten Registers 34 ist auch der Ausgang 2 der Integratorstufe und damit des Interpolationsfilters 10.
Unter der Voraussetzung, dass die Eingangswerte des Interpolationsfilters 10 maximal 1 sein können, können die Maximalwerte berechnet werden, welche von der weiteren Stufe 4 in die rückgekoppelten Register 33, 34 der Integratorstufe 3 übernommen werden. Diese betragen für die in 6 dargestellte Ausführungsform für das erste rückgekoppelte Register 33 2·N und für das zweite rückgekoppelte Register 34 N². Das heißt, dass die Wortbreite der rückgekoppelten Register zum Eingang des Interpolationsfilters 10 hin abnimmt, was im Gegensatz zu herkömmlichen Kammfiltern steht.
Darüber hinaus können die rückgekoppelten Register 33, 34 bei einem nicht dargestellten Ausführungsbeispiel auch durch analoge Integratoren ersetzt werden, da es aufgrund des Rücksetzens nicht möglich ist, dass die (analogen) Integratoren überlaufen.
In ähnlicher Weise kann auch ein erfindungsgemäßes Dezimationsfilter 11 realisiert werden, was in 7 dargestellt ist. Auch das Dezimationsfilter 3 besitzt eine Integratorstufe 3 und eine weitere Stufe 4. Die Register 21–23 der Integratorstufe 3 werden mit dem Takt der Integratorstufe 3 und die Register 24, 25 der weiteren Stufe 4 werden mit dem Takt der weiteren Stufe 4 getaktet. Wie bei dem Interpolationsfilter 10 ist auch bei dem Dezimationsfilter 11 der Takt der Integratorstufe 3 N-mal schneller als der Takt der weiteren Stufe 4.
Der Eingang der Integratorstufe 3 und damit des Dezimationsfilters 11 ist mit einem Summationsknoten 61 verbunden, mit welchem auch der Ausgang des ersten rückgekoppelten Registers 21 der Integratorstufe 3 verbunden ist, wobei der Ausgang dieses Summationsknotens 61 dem ersten rückgekoppelten Register 21 zugeführt wird. Der Ausgang des ersten rückgekoppelten Registers 21 wird auch einem Summationsknoten 62 zugeführt, welchem wiederum der Ausgang des zweiten rückgekoppelten Registers 22 zugeführt ist und dessen Ausgang dem zweiten rückgekoppelten Register 22 eingangsseitig zugeführt wird. In ähnlicher Weise wird der Ausgang des zweiten rückgekoppelten Registers 22 auch einem weiteren Summationsknoten 63 zugeführt, welchem ebenfalls der Ausgang des dritten rückgekoppelten Registers 23 zugeführt ist, wobei der Ausgang des Summationsknotens 63 mit dem Eingang des dritten rückgekoppelten Registers 23 verbunden ist.
Zu jedem N-ten Takt der Integratorstufe 3 werden die drei rückgekoppelten Register 21–23 auf 0 zurückgesetzt. Darüber hinaus werden zu diesem Zeitpunkt die Ausgangswerte (vor dem Zurücksetzen) der drei rückgekoppelten Register 21–23 von der weiteren Stufe 4 übernommenen und bilden drei Eingangswerte E₁–E₃ der weiteren Stufe. In einem Multiplizierer 64 wird der erste Eingangswert E₁ halbiert und ergibt somit einen Wert V^D ₁. Der Wert V^D ₁ wird in einem Summationsknoten 66 von dem zweiten Eingangswert E₂ abgezogen, wodurch sich ein Wert V^D ₂ ergibt. In einem weiteren Multiplizierer 65 wird der Wert V^D ₁ mit N multipliziert, was einen Wert V^D ₃ ergibt. In einem Summationsknoten 67 wird der Wert V^D ₂ mit dem Wert V^D ₃ zusammen gezählt, woraus sich ein Wert V^D ₄ ergibt. Dieser Wert V^D ₄ wird in einem Multiplizierer 74 mit N multipliziert was einen Wert V^D ₅ ergibt. Der Wert V^D ₂ wird in einem Summationsknoten 68 von dem Wert V^D ₃ abgezogen, was einen Wert V^D ₆ ergibt. Um einen Wert V^D ₇ zu erhalten, wird in einem Multiplizierer 69 der Wert V^D ₆ mit N multipliziert. In einem Summationsknoten 70 wird der dritte Eingangswert E₃ mit dem Wert V^D ₇ addiert und eingangsseitig einem ersten Register 24 der weiteren Stufe 4 zugeführt. Mit einem Multiplizierer 71 wird der dritte Eingangswert E₃ mit 2 multipliziert, was einen Wert V^D ₈ ergibt. In einem Summationsknoten 72 wird der Wert V^D ₈ von dem Wert V^D ₅ abgezogen, woraus sich ein Wert V^D ₉ ergibt. Die Summation von dem Ausgang des ersten Registers 24 und dem Wert V^D ₉ wird in einem Summationsknoten 73 durchgeführt, dessen Ausgang einem zweiten Register 25 der weiteren Stufe 4 zugeführt wird. In einem Summationsknoten 75 wird der dritte Eingangswert E₃ und der Ausgang des zweiten Registers 25 addiert, woraus sich der Ausgangswert 2 der weiteren Stufe 4 und damit der Ausgangswert 2 des erfindungsgemäßen Dezimationsfilters 11 ergibt.
Unter der Voraussetzung, dass der Eingangswert des Dezimationsfilters 11 maximal 1 ist, kann der höchstmögliche Wert, welchen die rückgekoppelten Register 21–23 jeweils maximal aufweisen können, berechnet werden. Für einen Dezimationsfaktor N von 16 beträgt der maximale Wert des ersten rückgekoppelten Registers 21 16, des zweiten rückgekoppelten Registers 22 128 und des dritten rückgekoppelten Registers 23 688. Damit ist es ausreichend, das erste rückgekoppelte Register 21 mit einer Kapazität für 5 Bit, das zweite rückgekoppelte Register 22 für 8 Bit und das dritte rückgekoppelte Register 23 für 10 Bit auszulegen. Dies ist mit einem herkömmlichen Kammfilter dritter Ordnung zu vergleichen, wobei der Maximalwert 4096 beträgt, was einer Kapazität von 12 Bit entspricht.
Festzuhalten bleibt darüber hinaus, dass sowohl bei dem Interpolationsfilter 10 der 6 als auch bei dem Dezimationsfilter 11 der 7 jeweils nur eine Multiplikation mit 2, eine Multiplikation mit 1/2 und drei Multiplikationen mit N durchgeführt werden müssen. Dabei wird die Multiplikation mit 2 durch einen Shiftoperation um 1 Bit zum höchstwertigen Bit hin und die Multiplikation mit 1/2 durch eine Shiftoperation um 1 Bit zum niederwertigsten Bit hin realisiert. Wenn N geeignet gewählt wird, beispielsweise als Zweierpotenz, wird auch die Multiplikation mit N durch eine Shiftoperation, beispielsweise um ld(N) Bits zum höchstwertigen Bit hin, realisiert.
Des weiteren sollte erwähnt werden, dass durch das Setzen der rückgekoppelten Register der Integratorstufe 3 alle N Takte ein etwaiger Bitfehler, welcher sich beispielsweise durch Leakage eingeschlichen hat, spätestens nach N Takten der Integratorstufe 3 korrigiert beziehungsweise eliminiert ist.
Zusätzlich kann, da die Integratoren der Integratorstufe 3 durch rückgekoppelte Register ausgeführt sind, die Taktfrequenz der Integratorstufe sehr hoch gewählt werden.

Claims

Digitales Filter, welches eine digitale Eingangsfolge (1) in eine digitale Ausgangsfolge (2) umsetzt, mit einer Integratorstufe (3) und einer weiteren Stufe (4), wobei die Integratorstufe (3) und die weitere Stufe (4) mit einer unterschiedlichen Taktfrequenz arbeiten und die Integratorstufe (3) mehrere rückgekoppelte Verzögerungsglieder (5) umfasst, dadurch gekennzeichnet, dass das digitale Filter (10; 11) derart ausgestaltet ist, dass jedes rückgekoppelte Verzögerungsglied (5) auf einen für das jeweilige rückgekoppelte Verzögerungsglied (5) bestimmten Wert setzbar ist, und dass jeder bestimmte Wert unabhängig von einer Belegung der rückgekoppelten Verzögerungsglieder (5) ist.
Digitales Filter nach Anspruch 1, dadurch gekennzeichnet, dass das digitale Filter (10; 11) derart ausgestaltet ist, dass zu einem für alle rückgekoppelten Verzögerungsglieder (5) gleichen Zeitpunkt jedes rückgekoppelte Verzögerungsglied (5) auf einen für das jeweilige rückgekoppelte Verzögerungsglied (5) vorbestimmten Wert gesetzt wird.
Digitales Filter nach Anspruch 2, dadurch gekennzeichnet, dass das digitale Filter (10; 11) derart ausgestaltet ist, dass das Setzen auf einen vorbestimmten Wert periodisch erfolgt.
Digitales Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das digitale Filter derart ausgestaltet ist, dass das digitale Filter ein Dezimationsfilter (11) ist, so dass die Integratorstufe (3) eingangsseitig und die weitere Stufe (4) ausgangsseitig des digitalen Filters (11) angeordnet ist, dass die weitere Stufe (4) eingangsseitig ein Gewichtungsnetzwerk und ausgangsseitig ein Verzögerungsgliednetzwerk (14), welches mindestens ein Verzögerungsglied (6) umfasst, umfasst, dass dem Gewichtungsnetzwerk Ausgangssignale der Integratorstufe (3) eingangsseitig zugeführt sind, und dass Ausgangssignale (S^D ₁–S^D _L) des Gewichtungsnetzwerks dem Verzögerungsgliednetzwerk (14) eingangsseitig zugeführt sind.
Digitales Filter nach Anspruch 4, dadurch gekennzeichnet, dass das Gewichtungsnetzwerk durch eine Linearkombination der Ausgangssignale der Integratorstufe (3) Eingangssignale (S^D ₁–S^D _L) für das Verzögerungsgliednetzwerk (14) bereitstellt.
Digitales Filter nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die rückgekoppelten Verzögerungsglieder (5) der Integratorstufe (3) in Reihe angeordnet sind.
Digitales Filter nach einem der Ansprüche 4–6, dadurch gekennzeichnet, dass für den Fall, dass das mindestens eine Verzögerungsglied der weiteren Stufe (4) mehrere Verzögerungsglieder (6) umfasst, diese in Reihe angeordnet sind.
Digitales Filter nach einem der Ansprüche 4–7, dadurch gekennzeichnet, dass jeweils ein N-ter Wert jedes Ausgangs der rückgekoppelten Verzögerungsglieder (5) einen Eingangswert (E₁–E₃) der weiteren Stufe (4) darstellt.
Digitales Filter nach einem der Ansprüche 4–8, dadurch gekennzeichnet, dass das digitale Filter (11) derart ausgestaltet ist, dass die weitere Stufe (4) L Abschnitte (7) und L-1 Verzögerungsglieder (6) umfasst, wobei L größer als 1 ist, dass jeder Abschnitt (7) derart ausgestaltet ist, dass er eine Funktion
realisiert, wobei i von 1 bis L läuft und ein Index des entsprechenden Abschnitts (7) ist, j ein Index des entsprechenden Eingangswerts der weiteren Stufe (4) ist, M die Anzahl der rückgekoppelten Verzögerungsglieder (5) der Integratorstufe (3) angibt, E_j ein Eingangswert der weiteren Stufe (4) ist, K^D _i,j ein Koeffizient und S^D _i ein Ausgangswert des i-ten Abschnitts (7) ist, dass dem ersten Verzögerungsglied der weiteren Stufe die Summe S^D _L zugeführt wird, dass der Ausgang jedes Verzögerungsgliedes (6) der weiteren Stufe (4) mit jeweils der Summe S^D _i verknüpft wird, wobei i von 1 bis L-1 läuft.
Digitales Filter nach Anspruch 9, dadurch gekennzeichnet, dass die Koeffizienten derart eingestellt sind, dass Nullstellen der Übertragungsfunktion des digitalen Filters (11) nebeneinander liegen.
Digitales Filter nach einem der Ansprüche 4–10, dadurch gekennzeichnet, dass die Integratorstufe (3) ein erstes, zweites und drittes rückgekoppeltes Verzögerungsglied (21–23) umfasst, dass das erste rückgekoppelte Verzögerungsglied (21) eingangsseitig mit dem Eingang (1) des Filters (11), das zweite rückgekoppelte Verzögerungslied (22) eingangsseitig mit dem Ausgang des ersten rückgekoppelten Verzögerungsglied (21) und das dritte rückgekoppelte Verzögerungslied (23) eingangsseitig mit dem Ausgang des zweiten rückgekoppelten Verzögerungsglied (22) verbunden ist, dass das Filter (11) derart ausgestaltet ist, dass jeweils ein N-ter Wert des Ausgangs des ersten rückgekoppelten Verzögerungsglieds (21) der weiteren Stufe (4) als erster Eingangswert (E₁), ein N-ter Wert des Ausgangs des zweiten rückgekoppelten Verzögerungsglieds (22) der weiteren Stufe (4) als zweiter Eingangswert (E₂) und ein N-ter Wert des Ausgangs des dritten rückgekoppelten Verzögerungsglieds (23) der weiteren Stufe (4) als dritter Eingangswert (E₃) zur Verfügung gestellt ist, dass eine erste Variable (V₁) bestimmt wird, indem der erste Eingangswert (E₁) durch 2 dividiert wird, dass eine zweite Variable (V₂) bestimmt wird, indem die erste Variable (V₁) von dem zweiten Eingangswert (E₂) abgezogen wird, dass eine dritte Variable (V₃) bestimmt wird, indem die erste Variable (V₁) mit N multipliziert wird, dass eine vierte Variable (V₄) bestimmt wird, indem die zweite Variable (V₂) und die dritte Variable (V₃) addiert werden, dass eine fünfte Variable (V₅) bestimmt wird, indem die vierte Variable (V₄) mit N multipliziert wird, dass eine sechste Variable (V₆) bestimmt wird, indem die zweite Variable (V₂) von der dritten Variable (V₃) abgezogen wird, dass eine siebte Variable (V₇) bestimmt wird, indem die sechste Variable (V₆) mit N multipliziert wird, dass eine achte Variable (V₈) bestimmt wird, indem der dritte Eingangswert (E₃) mit 2 multipliziert wird, dass eine neunte Variable (V₉) bestimmt wird, indem die achte Variable (V₈) von der fünften Variable (V₅) abgezogen wird, dass eine Summe aus der siebten Variable (V₇) und dem dritten Eingangswert (E₃) einem ersten Verzögerungsglied (24) der weiteren Stufe (4) eingangsseitig zugeführt wird, dass eine Summe aus dem Ausgangswert des ersten Verzögerungsglieds (24) der weiteren Stufe (4) und der neunten Variable (V₉) einem zweiten Verzögerungsglied (25) der weiteren Stufe (4) eingangsseitig zugeführt wird, und dass eine Summe aus dem Ausgangswert des zweiten Verzögerungsglieds (25) der weiteren Stufe (4) und dem dritten Eingangswert (E₃) den Wert des Ausgangs (2) des Filters (11) ergibt.
Digitales Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der vorbestimmte Wert, auf welchen jedes rückgekoppelte Verzögerungsglied (5) gesetzt wird, für alle rückgekoppelten Verzögerungsglieder (5) 0 ist.
Digitales Filter nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass das digitale Filter derart ausgestaltet ist, dass das digitale Filter ein Interpolationsfilter (10) ist, so dass die weitere Stufe (4) eingangsseitig und die Integratorstufe (3) ausgangsseitig des digitalen Filters (10) angeordnet ist, dass die weitere Stufe (4) eingangsseitig ein Verzögerungsgliednetzwerk (14), welches mindestens ein Verzögerungsglied (6) umfasst, und ausgangsseitig ein Gewichtungsnetzwerk umfasst, dass dem Gewichtungsnetzwerk eingangsseitig Ausgangssignale (A₁–A_L) des Verzögerungsgliednetzwerkes (14) zugeführt sind, und dass Ausgangssignale (S^I ₁–S^I _M) des Gewichtungsnetzwerkes der Integratorstufe (3) zugeführt sind.
Digitales Filter nach Anspruch 13, dadurch gekennzeichnet, dass das Gewichtungsnetzwerk durch eine Linearkombination der Ausgangssignale (A₁–A_L) des Verzögerungsgliednetzwerks (14) die Eingangssignale für die Integratorstufe (3) bereitstellt.
Digitales Filter nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die rückgekoppelten Verzögerungsglieder (5) der Integratorstufe (3) in Reihe angeordnet sind.
Digitales Filter nach einem der Ansprüche 13–15, dadurch gekennzeichnet, dass für den Fall, dass das mindestens eine Verzögerungsglied (6) der weiteren Stufe (4) mehrere Verzögerungsglieder (6) umfasst, diese in Reihe angeordnet sind.
Digitales Filter nach einem der Ansprüche 13–16, dadurch gekennzeichnet, dass zu jedem N-ten Takt der Integratorstufe (3) jedes Ausgangssignal (S^I ₁–S^I _M) des Gewichtungsnetzwerkes einen Eingangswert der Integratorstufe (3) darstellt.
Digitales Filter nach einem der Ansprüche 13–17, dadurch gekennzeichnet, dass das digitale Filter (10) derart ausgestaltet ist, dass die weitere Stufe (4) M Abschnitte (7) und L-1 Verzögerungsglieder (6) umfasst, wobei L und M größer als 1 sind, dass jeder Abschnitt (7) derart ausgestaltet ist, dass er eine Funktion
realisiert, wobei i von 1 bis M läuft und ein Index des entsprechenden Abschnitts (7) ist, j für j größer als 1 ein Index eines entsprechenden Ausgangswerts eines Verzögerungsglieds (6) der weiteren Stufe (4) und für j gleich 1 ein Index des Werts des Eingangs (1) des Filters (10) ist, die Anzahl der rückgekoppelten Verzögerungsglieder (5) der Integratorstufe (3) gleich M-1 ist, A_j für j größer als 1 ein Ausgangswert eines Verzögerungsglieds (6) der weiteren Stufe (4) und für j gleich 1 der Wert des Eingangs (1) des Filters (10) ist, Kⁱ _j,i ein Koeffizient und S^I _i eine Summe des i-ten Abschnitts (7) ist, dass jedes rückgekoppelte Verzögerungsglied (5) der Integratorstufe (3) mit jeweils einer Summe S^I _i geladen wird, wobei i von 1 bis M-1 läuft, und eine Summe S^I _M dem am weitesten vom Ausgang (2) des Filters (10) entfernten rückgekoppelten Verzögerungsglied (5) eingangsseitig zugeführt wird.
Digitales Filter nach Anspruch 18, dadurch gekennzeichnet, dass die Koeffizienten derart eingestellt sind, dass Nullstellen der Übertragungsfunktion des digitalen Filters (10) nebeneinander liegen.
Digitales Filter nach einem der Ansprüche 13–19, dadurch gekennzeichnet, dass die weitere Stufe (4) ein erstes Verzögerungsglied (31), welches eingangsseitig mit dem Eingang (1) des Filters (10) verbunden ist, und ein zweites Verzögerungsglied (32), welches eingangsseitig mit dem Ausgang des ersten Verzögerungsglieds (31) verbunden ist, umfasst, dass das Filter (10) derart ausgestaltet ist, dass eine erste Variable (V^I ₁) bestimmt wird, indem der Ausgangswert des ersten Verzögerungsgliedes (31) mit 2 multipliziert wird, dass eine zweite Variable (V^I ₂) bestimmt wird, indem die erste Variable (V^I ₁) von dem Wert des Eingangs (1) des Filters (10) subtrahiert wird, dass ein erster Ausgangswert (A₁) der weiteren Stufe (4) bestimmt wird, indem die zweite Variable (V^I ₂) mit dem Ausgangswert des zweiten Verzögerungsglieds (32) addiert wird, dass eine dritte Variable (V^I ₃) bestimmt wird, indem der Ausgangswert des ersten Verzögerungsglieds (31) mit N multipliziert wird, dass eine vierte Variable (V^I ₄) bestimmt wird, indem der Ausgangswert des zweiten Verzögerungsglieds (32) mit N multipliziert wird, dass ein zweiter Ausgangswert (A₂) der weiteren Stufe (4) bestimmt wird, indem die vierte Variable (V^I ₄) von der dritten Variable (V^I ₃) subtrahiert wird, dass eine fünfte Variable (V^I ₅) bestimmt wird, indem die dritte Variable (V^I ₃) und die vierte Variable (V^I ₄) addiert werden, dass eine sechste Variable (V^I ₆) bestimmt wird, indem die fünfte Variable (V^I ₅) mit N multipliziert wird, dass eine siebte Variable (V^I ₇) bestimmt wird, indem der zweite Ausgangswert (A₂) der weiteren Stufe (4) von der sechsten Variable (V^I ₆) abgezogen wird, dass ein dritter Ausgangswert (A₃) der weiteren Stufe (4) bestimmt wird, indem die siebte Variable (V^I ₇) durch 2 dividiert wird, dass die Integratorstufe (3) ein erstes rückgekoppeltes Verzögerungsglied (33) und ein zweites rückgekoppeltes Verzögerungsglied (34) umfasst, dass das zweite rückgekoppelte Verzögerungsglied (34) eingangsseitig mit dem Ausgang des ersten rückgekoppelten Verzögerungsglieds (33) und der Ausgang des zweiten rückgekoppelten Verzögerungsglieds (34) mit dem Ausgang (2) des Filters (10) verbunden ist, dass zu jedem N-ten Takt der Integratorstufe das erste rückgekoppelte Verzögerungsglied (33) auf den zweiten Ausgangswert (A₂) der weiteren Stufe (4) und das zweite rückgekoppelte Verzögerungsglied (34) auf den dritten Ausgangswert (A₃) der weiteren Stufe (4) gesetzt und der erste Ausgangswert (A₁) der weiteren Stufe (4) dem ersten rückgekoppelten Verzögerungsglied (33) eingangsseitig zugeführt wird.
Digitales Filter nach Anspruch 11 oder 20, dadurch gekennzeichnet, dass das Filter (10; 11) derart ausgestaltet ist, dass eine Multiplikation oder Division mit einer Zahl Z, wobei Z folgender Gleichung genügt: Z = 2ⁿ mit n ∊ N, durch eine Shiftoperation um n realisiert ist, wobei bei einer Multiplikation in Richtung des höchstwertigsten Bits und bei einer Division in Richtung des niederwertigsten Bits geshiftet wird.
Digitales Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die rückgekoppelten Verzögerungsglieder (5; 21; 22; 23; 33; 34) der Integratorstufe (3) analoge Integratoren sind.
Digitales Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die rückgekoppelten Verzögerungsglieder (5; 21; 22; 23; 33; 34) der Integratorstufe (3) rückgekoppelte Register sind, welche mit einem Takt der Integratorstufe (3) getaktet sind.
Digitales Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jedes rückgekoppelte Register (5; 21; 22; 23; 33; 34) jeweils eine von einer Ausgestaltung des digitalen Filters abhängige Wortbreite aufweist, welche gerade ausreicht, um ohne einen Überlauf jede beliebige Eingangsfolge des digitalen Filters (10; 11) zu verarbeiten.
Digitales Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verzögerungsglieder (6; 24; 25; 31; 33) der weiteren Stufe (4) Register sind, welche mit einem Takt der weiteren Stufe (4) getaktet sind.
Verfahren zur Bestimmung von Koeffizienten für ein digitales Filter nach einem der Ansprüche 1–25, damit das Filter (10; 11) eine Übertragungsfunktion eines vorgegebenen FIR-Filters aufweist, dadurch gekennzeichnet, dass eine Impulsantwort (9) des vorgegebenen FIR-Filters in mehrere Segmente (8) aufgeteilt wird, dass für jedes Segment (8) ein dem jeweiligen Segment (8) angenähertes Polynom P_j der Form
bestimmt wird, wobei M-1 den Grad jedes Polynoms und t eine Stützstelle der Impulsantwort (9) angibt und k_i,j den i-ten Koeffizienten des j-ten Polynoms beschreibt, und dass Koeffizienten (K^D _i,j; K^I _i,j) des Filters (10; 11) abhängig von den Koeffizienten der Polynome bestimmt werden.
Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass jedes Segment (8) eine Anzahl von Stützstellen der Impulsantwort (9) umfasst, welche gleich einem Dezimationsfaktor oder Interpolationsfaktors N des Filters (10; 11) ist.
Verfahren nach Anspruch 26 oder 27, dadurch gekennzeichnet, dass die Bestimmung der Koeffizienten (K^D _i,j; K^I _i,j) des Filters (10; 11) in Abhängigkeit von dem Aufbau der Integratorstufe (3) und der vorbestimmten Werte, auf welche die rückgekoppelten Verzögerungsglieder (5) der Integratorstufe (3) setzbar sind, erfolgt.